CN111627372B - 一种移位寄存器及其电路、显示面板和电子设备 - Google Patents

Abstract

本发明实施例公开了一种移位寄存器及其电路、显示面板和电子设备，该移位寄存器包括：输入电路、触发输出电路和反相输出电路；输入电路用于控制第一节点和第二节点的电位，以驱动触发输出电路向第一扫描引线输出第一电压信号，且驱动反相输出电路向第二扫描引线输出第二电压信号，第一电压信号和第二电压信号不同。本发明实施例提供的移位寄存器，在每个输出时段可以同时传递两个不同的电压信号，既可以传递低电平信号，也可以传递高电平信号，适用于驱动任意一种可以接收两种不同相位扫描信号的像素电路。

Description

一种移位寄存器及其电路、显示面板和电子设备

技术领域

本发明实施例涉及移位寄存器技术领域，尤其涉及一种移位寄存器及其电路、显示面板和电子设备。

背景技术

移位寄存器用于驱动像素电路，还用于在时钟信号的作用下使其中的数据依次左移或右移。

现有像素电路的晶体管多采用低温多晶硅LTPS技术制备形成，漏流较大，无法做到满足低频显示画质要求。为了实现低频显示，可以将像素电路中开关晶体管更换为N型晶体管。N型晶体管采用高电平扫描信号导通，PMOS晶体管采用低电平扫描信号导通。

然而，现有移位寄存器电路主要输出负电平扫描信号，无法同时输出正负电平信号，导致无法驱动适用于低频显示的像素电路。

发明内容

本发明实施例提供一种移位寄存器及其电路、显示面板和电子设备，以同时输出正负电平信号。

本发明实施例提供了一种移位寄存器，包括：输入电路、触发输出电路和反相输出电路；

所述输入电路的第一控制端与第一时钟信号端电连接、第二控制端与第二时钟信号端电连接、移位信号输入端与上级移位寄存器的移位信号输出端电连接、第一信号输入端与第一电源端电连接、第二信号输入端与第二电源端电连接、第一输出端与第一节点电连接以及第二输出端与第二节点电连接，用于控制所述第一节点和所述第二节点的电位；

所述触发输出电路的第三信号输入端与所述第一电源端电连接、第四信号输入端与所述第一时钟信号端电连接、第三控制端与所述第一节点电连接以及第四控制端与所述第二节点电连接，所述触发输出电路的移位信号输出端分别与第三节点、第一扫描引线和下级移位寄存器的移位信号输入端电连接；

所述反相输出电路的第五控制端与所述第三节点电连接、第六控制端与第三时钟信号端电连接、第五信号输入端与所述第一电源端电连接、第六信号输入端与所述第二电源端电连接以及扫描信号输出端与第二扫描引线电连接；

所述输入电路用于控制所述第一节点和所述第二节点的电位，以驱动所述触发输出电路向所述第一扫描引线输出第一电压信号，且驱动所述反相输出电路向所述第二扫描引线输出第二电压信号，所述第一电压信号和所述第二电压信号不同。

基于同一发明构思，本发明实施例还提供了一种移位寄存器电路，包括多级级联的移位寄存器，所述移位寄存器如上所述，上级移位寄存器的移位信号输出端与下级移位寄存器的移位信号输入端连接。

基于同一发明构思，本发明实施例还提供了一种显示面板，包括显示区和非显示区，所述显示区包括多行像素电路，所述非显示区包括多级级联的移位寄存器，一级所述移位寄存器用于驱动至少一行所述像素电路；

所述移位寄存器包括移位信号输出端和扫描信号输出端，所述像素电路包括第一扫描端和第二扫描端，所述移位寄存器的移位信号输出端和所对应一行所述像素电路的第一扫描端通过第一扫描引线连接，所述移位寄存器的扫描输出端和所对应一行所述像素电路的第二扫描端通过第二扫描引线连接。

基于同一发明构思，本发明实施例还提供了一种电子设备，包括如上所述的显示面板。

本发明实施例提供的移位寄存器，在每个输出时段可以同时传递两个不同的电压信号，既可以传递低电平信号，也可以传递高电平信号，适用于驱动任意一种可以接收两种不同相位扫描信号的像素电路。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。

图1是本发明实施例提供的一种移位寄存器的示意图；

图2是图1所示移位寄存器的时序控制图；

图3是移位寄存器的第一时段电路图；

图4是移位寄存器的第二时段电路图；

图5是移位寄存器的第三时段电路图；

图6是移位寄存器的第四时段电路图；

图7是移位寄存器的第五时段电路图；

图8是移位寄存器的第六时段电路图；

图9是本发明实施例提供的另一种移位寄存器的示意图；

图10是本发明实施例提供的一种移位寄存器电路的示意图；

图11是本发明实施例提供的另一种移位寄存器电路的示意图；

图12是本发明实施例提供的一种显示面板的示意图；

图13是一种现有像素电路的示意图；

图14是本发明实施例提供的一种电子设备的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。

参考图1所示，为本发明实施例提供的一种移位寄存器的示意图。本实施例提供的移位寄存器包括：输入电路1、触发输出电路2和反相输出电路3；输入电路1的第一控制端与第一时钟信号端XCK电连接、第二控制端与第二时钟信号端CK电连接、移位信号输入端IN与上级移位寄存器的移位信号输出端电连接、第一信号输入端与第一电源端电连接、第二信号输入端与第二电源端电连接、第一输出端与第一节点N1电连接以及第二输出端与第二节点N2电连接，用于控制第一节点N1和第二节点N2的电位；触发输出电路2的第三信号输入端与第一电源端电连接、第四信号输入端与第一时钟信号端XCK电连接、第三控制端与第一节点N1电连接以及第四控制端与第二节点N2电连接，触发输出电路2的移位信号输出端NEXT分别与第三节点N3、第一扫描引线和下级移位寄存器的移位信号输入端电连接；反相输出电路3的第五控制端与第三节点N3电连接、第六控制端与第三时钟信号端CK2电连接、第五信号输入端与第一电源端电连接、第六信号输入端与第二电源端电连接以及扫描信号输出端OUT与第二扫描引线电连接；输入电路1用于控制第一节点N1和第二节点N2的电位，以驱动触发输出电路2向第一扫描引线输出第一电压信号，且驱动反相输出电路3向第二扫描引线输出第二电压信号，第一电压信号和第二电压信号不同。

本实施例中，输入电路1接收第一时钟信号端XCK信号，还接收第二时钟信号端CK信号，在XCK信号和CK信号的控制下，根据移位信号输入端IN信号、第一电源端信号和第二电源端信号，控制第一节点N1、第二节点N2以及电路内部第四阶段的电位。

触发输出电路2接收第一节点N1信号，还接收第二节点N2信号，在N1信号和N2信号的控制下，根据第一电源端信号和第一时钟信号端XCK，控制第三节点N3的电位，从而通过第一扫描引线驱动电连接的像素电路，还控制触发下级移位寄存器工作与否。

反相输出电路3接收第三节点N3信号，还接收第三时钟信号端CK2信号，在N3信号和CK2信号的控制下，根据第一电源端信号和第二电源端信号，控制扫描信号输出端OUT信号，从而通过第二扫描引线驱动电连接的像素电路。

可选第一电源端为高电平信号端VGH，且第二电源端为低电平信号端VGL。则反相输出电路3在N3信号和CK2信号的控制下，可选VGH与扫描信号输出端OUT的传输路径导通，以使OUT给第二扫描引线输出高电平信号；或者，可选VGL与扫描信号输出端OUT的传输路径导通，以使OUT给第二扫描引线输出低电平信号。可选第一电压信号和第二电压信号的相位相反。

本实施例中，第一输出时段，输入电路1控制第一节点N1和第二节点N2的电位，驱动触发输出电路2向第一扫描引线输出低电平信号，同时还驱动反相输出电路3向第二扫描引线输出高电平信号。第二输出阶段，输入电路1控制第一节点N1和第二节点N2的电位，驱动触发输出电路2向第一扫描引线输出高电平信号，同时还驱动反相输出电路3向第二扫描引线输出低电平信号。

本实施例提供的移位寄存器，在每个输出时段可以同时传递两个不同的电压信号，既可以传递低电平信号，也可以传递高电平信号，适用于驱动任意一种可以接收两种不同相位扫描信号的像素电路。

以上是本发明提供的移位寄存器的总体结构，下文将从多个实施例阐述本发明实施例提供的移位寄存器的具体结构和工作原理。

示例性的，在上述技术方案的基础上，如图1所示可选输入电路1包括第一开关T1至第六开关T6以及第一电容C1；第一开关T1的控制端电连接第一节点N1、输入端电连接第一电源端VGH以及输出端电连接第二开关T2的输入端；第二开关T2的控制端电连接第一时钟信号端XCK以及输出端电连接第四开关T4的控制端；第四开关T4的输入端电连接移位信号输入端IN以及输出端电连接第一节点N1；第三开关T3和第五开关T5的控制端均电连接第二时钟信号端CK，第三开关T3的输出端电连接第四开关T4的控制端以及输入端电连接移位信号输入端IN，第五开关T5的输入端电连接第二电源端VGL以及输出端电连接第一节点N1；第六开关T6的控制端电连接第二电源端VGL、输入端电连接第三开关T3的输出端以及输出端电连接第二节点N2；第一电容C1耦接于第一电源端VGH和第一节点N1之间。可选第三开关T3为双栅晶体管，设置第三开关T3的输出端为第四节点N4。

如图1所示可选触发输出电路2包括第八开关T8、第九开关T9和第二电容C2；第八开关T8的控制端电连接第一节点N1、输入端电连接第一电源端VGH以及输出端电连接移位信号输出端NEXT；第九开关T9的控制端电连接第二节点N2、输入端电连接第一时钟信号端XCK以及输出端电连接移位信号输出端NEXT；第二电容C2耦接于第二节点N2和移位信号输出端NEXT之间。本实施例中，本级移位寄存器的移位信号输出端NEXT电连接第三节点N3以控制反相输出电路3，还电连接第一扫描引线以给其传输移位输出信号，还电连接下级移位寄存器的移位信号输入端以控制下级移位寄存器工作与否。

如图1所示可选反相输出电路3包括第十开关T10至第十四开关T14以及第三电容C3；第十开关T10的控制端与第三节点N3电连接、输入端与第一电源端VGH电连接以及输出端与第十二开关T12的输入端电连接；第十一开关T11的控制端与第三时钟信号端CK2电连接、输入端与第二电源端VGL电连接以及输出端与第十二开关T12的输入端电连接；第十二开关T12的控制端与第二电源端VGL电连接以及输出端与第十四开关T14的控制端电连接；第十四开关T14的输入端与第二电源端VGL电连接以及输出端与扫描信号输出端OUT电连接；第十三开关T13的控制端与第三节点N3电连接、输入端与第一电源端VGH电连接以及输出端与扫描信号输出端OUT电连接；第三电容C3耦接于第十四开关T14的控制端与扫描信号输出端OUT之间。本实施例中第十四开关T14的控制端设定为第五节点N5，第十一开关T11的输出端设定为第六节点。

如图1所示可选移位寄存器中每个开关均为PMOS晶体管。在其他实施例中，还可选每个开关均为NMOS晶体管。

图2是图1所示移位寄存器的时序控制图。

图3是第一时段移位寄存器的电路图。第一时段t1，IN端接收低电平信号，CK端接收高电平信号，XCK接收高电平信号，CK2接收高电平信号，N4节点稳定为高电平。

t1时段，输入电路1中T2、T3、T4和T5关断，T1和T6导通；第二节点N2电位与第四节点N4电位相同，且均为高电平；第一电容C1的设置避免第一节点N1悬空，且将第一节点N1稳定至低电平。N1节点为低电平，N2节点为高电平，触发输出电路2中T9关断，T8导通，第二电容C2将第三节点N3稳定为高电平，移位信号输出端NEXT输出为高电平信号。N3节点为高电平，T10、T11和T13关断，T12导通，第五节点N5和第六节点N6电位相同，第三电容C3避免第五节点N5悬空，且将N5节点电位稳定至低电平，T14导通，扫描信号输出端OUT被下拉至低电平。

图4是第二时段移位寄存器的电路图。第二时段t2，IN端接收低电平信号，CK端接收低电平信号，XCK接收高电平信号，CK2接收高电平信号。

t2时段，输入电路1中T2关断，T1、T3、T4、T5和T6导通；N4节点下拉为低电平，即N2节点为低电平；第一节点N1稳定为低电平。N1节点为低电平，N2节点为低电平，触发输出电路2中T8和T9导通，第三节点N3稳定为高电平，移位信号输出端NEXT输出为高电平信号。N3节点为高电平，T10、T11和T13关断，T12导通，第五节点N5和第六节点N6电位相同，第三电容C3避免第五节点N5悬空，且将N5节点电位稳定至低电平，T14导通，扫描信号输出端OUT被下拉至低电平。

图5是第三时段移位寄存器的电路图。第三时段t3，IN端接收高电平信号，CK端接收高电平信号，XCK接收高电平信号，CK2接收低电平信号。

t3时段，输入电路1中T1、T2、T3和T5关断，N4节点为低电平，T4导通，T6导通；第二节点N2电位与第四节点N4电位相同，且均为低电平；N1节点电位与IN端相同，且在第一电容C1下稳定为高电平。N1节点为高电平，N2节点为低电平，触发输出电路2中T9导通，T8关断，XCK给第二电容C2充电，使第三节点N3稳定为高电平，移位信号输出端NEXT输出为高电平信号。N3节点为高电平，T10和T13关断，T11和T12导通，第六节点N6电位被进一步下拉为L1，第三电容C3将第五节点N5电位稳定至低电位，T14导通，扫描信号输出端OUT被下拉至低电平。

图6是第四时段移位寄存器的电路图。第四时段t4，IN端接收高电平信号，CK端接收高电平信号，XCK接收高电平信号，CK2接收高电平信号。

t4时段，输入电路1中T1、T2、T3和T5关断，N4节点为低电平，T4导通，T6导通；第二节点N2电位与第四节点N4电位相同，且均为低电平；N1节点电位与IN端相同，且在第一电容C1下稳定为高电平。N1节点为高电平，N2节点为低电平，触发输出电路2中T9导通，T8关断，XCK给第二电容C2充电，使第三节点N3稳定为高电平，移位信号输出端NEXT输出为高电平信号。N3节点为高电平，T10、T11和T13关断，T12导通，第三电容C3将第五节点N5电位稳定至低电位，第五节点N5电位等于第六节点N6电位，使第六节点N6稳定至低电位L2，T14导通，扫描信号输出端OUT被下拉至低电平。

图7是第五时段移位寄存器的电路图。第五时段t5，IN端接收高电平信号，CK端接收高电平信号，XCK接收低电平信号，CK2接收高电平信号。

t5时段，输入电路1中T1、T3和T5关断，N4节点稳定为低电平，T2、T4和T6导通；第二节点N2电位与第四节点N4电位相同，且均为低电平；N1节点电位与IN端相同，且在第一电容C1下稳定为高电平。N1节点为高电平，N2和N4节点为低电平，触发输出电路2中T9导通，T8关断，N3节点被放电，第二节点N2在第二电容C2的作用下被从L3下拉至更低电位L4，第四节点N4也被第二节点N2下拉至更低电位L6，第二节点N2电位比N4节点电位下拉幅度大，即|L3-L4|大于|L5-L6|；N3节点被放电使移位信号输出端NEXT输出为低电平信号。N3节点为低电平，T10和T13导通，T11关断，T12导通，N5节点和N6节点上拉为VGH，T14关断，扫描信号输出端OUT输出高电平VGH。

图8是第六时段移位寄存器的电路图。第六时段t6，IN端接收高电平信号，CK端接收高电平信号，XCK接收高电平信号，CK2接收低电平信号。

t6时段，输入电路1中T1、T2、T3和T5关断，N4节点为低电平，T4和T6导通；第二节点N2电位为低电平；N1节点电位与IN端相同，且在第一电容C1下稳定为高电平。N1节点为高电平，N2和N4节点为低电平，触发输出电路2中T9导通，T8关断，N3节点被充电，第二节点N2在第二电容C2的作用下被上拉至L3，第四节点N4也被第二节点N2上拉至L5，N3节点被充电使移位信号输出端NEXT输出为高电平信号。N3节点为高电平，T10和T13关断，T11导通，T12导通，N5节点和N6节点放电为低电平，T14导通，扫描信号输出端OUT输出低电平VGL。

本实施例中，如第五时段所示，移位寄存器的NEXT端输出为低电平时，OUT端输出为高电平，可以驱动具有两个不同相位扫描信号端的像素电路；在其他时段，移位寄存器的NEXT端输出为高电平时，OUT端输出为低电平，可以驱动具有两个不同相位扫描信号端的像素电路。显然，在每个输出时段，移位寄存器的NEXT端和OUT端始终输出相位相反的电压信号，适用于驱动任意一种可以接收两种不同相位扫描信号的像素电路。

以上是本发明提供的移位寄存器的总体结构，下文将从多个实施例阐述本发明实施例提供的移位寄存器的具体结构和工作原理。

示例性的，在上述技术方案的基础上，如图9所示可选输入电路1还包括第七开关T7；第七开关T7的控制端电连接第二时钟信号端CK，第七开关T7耦接于移位信号输入端IN和第三开关T3的输入端之间。可选反相输出电路3还包括第十五开关T15；第十五开关T15的控制端与第三节点N3电连接，第十五开关T15耦接于第十开关T10的输出端和第十二开关T12的输入端之间。

本实施例中，可选T3、T7、T10和T15均为单栅晶体管。输入电路1中两个单栅晶体管T3和T7串联设置，可以稳定第四节点N4的电位，且防止漏电，提高移位寄存器的电性能稳定性。反相输出电路3中两个单栅晶体管T10和T15串联设置，可以稳定第六节点N6的电压，且防止漏电，提高移位寄存器的电性能稳定性。

可选反相输出电路3还包括第四电容C4和第一电阻R1；第一电阻R1耦接于扫描信号输出端OUT与第三电容C3之间，第四电容C4的第一极板与扫描信号输出端OUT电连接，第四电容C4的第二极板接地。第四电容C4和第一电阻R1构成一个RC电路，该RC电路可以对输出至扫描信号输出端OUT的信号进行滤波，使OUT端稳定输出低电平信号VGL或高电平信号VGH。

本实施例提供移位寄存器，能够实现正负电平移位并稳定输出。

基于同一发明构思，本发明实施例还提供了一种移位寄存器电路，如图10所示该移位寄存器电路包括多级级联的移位寄存器10，移位寄存器10如上任意实施例所述的结构，上级移位寄存器10的移位信号输出端NEXT与下级移位寄存器10的移位信号输入端IN连接。

如图10所示可选一级移位寄存器10驱动一行像素电路20，像素电路包括第一扫描端和第二扫描端，第一扫描引线S1与所对应的一行像素电路20的第一扫描端电连接，第二扫描引线S2与所对应的一行像素电路20的第二扫描端电连接。每个像素电路包括第一扫描端和第二扫描端，一级移位寄存器10驱动的一条第一扫描引线S1与所对应的一行中每个像素电路的第一扫描端电连接，该级移位寄存器10驱动的一条第二扫描引线S2与所对应的一行中每个像素电路的第二扫描端电连接。移位寄存器10给每个像素电路提供两种相反相位的扫描信号。

如图11所示可选一级移位寄存器10还驱动下级移位寄存器20所对应的下一行像素电路20，触发输出电路的移位信号输出端NEXT还与第三扫描引线S3电连接；像素电路还包括第三扫描端，移位寄存器10的第三扫描引线S3与下一行像素电路20的第三扫描端电连接。对于移位寄存器电路中首级移位寄存器10驱动的一行像素电路20，其中像素电路的第三扫描端的扫描信号可以直接由驱动芯片(未示出)输出。

本实施例提供的移位寄存器电路，可以驱动任意一种接收两种相反相位扫描信号的像素电路，不限制像素电路的结构。对于不同的像素电路结构，移位寄存器电路与像素电路的连接方式也有所不同，不限于图10或图11所示；此外，显示面板还可以包括多个并列移位寄存器电路，一个像素电路与多个移位寄存器电路中的移位寄存器分别电连接，不限于图10或图11所示。

本实施例中，任意一个输出时段，移位寄存器10的NEXT端和OUT端始终输出相位相反的电压信号，适用于驱动任意一种可以接收两种不同相位扫描信号的像素电路，实现正负电平移位。

基于同一发明构思，本发明实施例还提供了一种显示面板，如图12所示该显示面板包括显示区AA和非显示区DA，显示区AA包括多行像素电路20，非显示区DA包括多级级联的移位寄存器，一级移位寄存器用于驱动至少一行像素电路20；移位寄存器包括移位信号输出端和扫描信号输出端，像素电路包括第一扫描端和第二扫描端，移位寄存器的移位信号输出端和所对应一行像素电路的第一扫描端通过第一扫描引线连接，移位寄存器的扫描输出端和所对应一行像素电路的第二扫描端通过第二扫描引线连接。

本实施例中，多级级联的移位寄存器构成至少一个移位寄存器电路100，该移位寄存器电路100设置在非显示区DA。本实施例提供的显示面板，移位寄存器的NEXT端和OUT端始终输出相位相反的电压信号，适用于驱动任意一种可以接收两种不同相位扫描信号的像素电路，实现正负电平移位。

可选像素电路包括开关晶体管，开关晶体管为采用氧化物作为有源层的N型晶体管。可选氧化物为IGZO。

如图13所示为一种现有像素电路的示意图，该像素电路的晶体管均为PMOS晶体管。PMOS晶体管的主要制备工艺为低温多晶硅LTPS技术，采用LTPS技术制备的PMOS晶体管，其中开关晶体管M4和M5的漏流较大，存储电容Cst也会有漏流，无法满足低频显示画质要求，例如1-5hz，在1Hz使帧保持情况较差。基于此，可以将图13中与N1节点电连接的开关晶体管M4和/或M5换成采用氧化物作为有源层的N型晶体管，能够降低开关晶体管的漏流，实现低频显示。N型晶体管采用高电平扫描信号导通，像素电路中还包括采用LTPS技术制备的PMOS晶体管，其采用低电平扫描信号导通，可以使用如图10所示的移位寄存器电路进行驱动，实现了低频显示和正负扫描信号驱动。

可选显示面板为有机发光显示面板，但不限于此。

基于同一发明构思，本发明实施例还提供了一种电子设备，如图14所示该电子设备包括上任意实施例所述的显示面板。可选该电子设备100为智能手机或其他。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种移位寄存器，其特征在于，包括：输入电路、触发输出电路和反相输出电路；

所述输入电路的第一控制端与第一时钟信号端电连接、第二控制端与第二时钟信号端电连接、移位信号输入端与上级移位寄存器的移位信号输出端电连接、第一信号输入端与第一电源端电连接、第二信号输入端与第二电源端电连接、第一输出端与第一节点电连接以及第二输出端与第二节点电连接，用于控制所述第一节点和所述第二节点的电位；

所述触发输出电路的第三信号输入端与所述第一电源端电连接、第四信号输入端与所述第一时钟信号端电连接、第三控制端与所述第一节点电连接以及第四控制端与所述第二节点电连接，所述触发输出电路的移位信号输出端分别与第三节点、第一扫描引线和下级移位寄存器的移位信号输入端电连接；

所述反相输出电路的第五控制端与所述第三节点电连接、第六控制端与第三时钟信号端电连接、第五信号输入端与所述第一电源端电连接、第六信号输入端与所述第二电源端电连接以及扫描信号输出端与第二扫描引线电连接；

所述输入电路用于控制所述第一节点和所述第二节点的电位，以驱动所述触发输出电路向所述第一扫描引线输出第一电压信号，且驱动所述反相输出电路向所述第二扫描引线输出第二电压信号，所述第一电压信号和所述第二电压信号不同。

2.根据权利要求1所述的移位寄存器，其特征在于，一级所述移位寄存器驱动一行像素电路，所述像素电路包括第一扫描端和第二扫描端，所述第一扫描引线与所对应的一行所述像素电路的第一扫描端电连接，所述第二扫描引线与所对应的一行所述像素电路的第二扫描端电连接。

3.根据权利要求2所述的移位寄存器，其特征在于，一级所述移位寄存器还驱动所述下级移位寄存器所对应的下一行像素电路，所述触发输出电路的移位信号输出端还与第三扫描引线电连接；

所述像素电路还包括第三扫描端，所述移位寄存器的第三扫描引线与所述下一行像素电路的第三扫描端电连接。

4.根据权利要求1所述的移位寄存器，其特征在于，所述第一电压信号和所述第二电压信号的相位相反。

5.根据权利要求1所述的移位寄存器，其特征在于，所述输入电路包括第一开关至第六开关以及第一电容；

所述第一开关的控制端电连接所述第一节点、输入端电连接所述第一电源端以及输出端电连接第二开关的输入端；

所述第二开关的控制端电连接所述第一时钟信号端以及输出端电连接第四开关的控制端；

所述第四开关的输入端电连接所述移位信号输入端以及输出端电连接所述第一节点；

第三开关和第五开关的控制端均电连接所述第二时钟信号端，所述第三开关的输出端电连接所述第四开关的控制端以及输入端电连接所述移位信号输入端，所述第五开关的输入端电连接所述第二电源端以及输出端电连接所述第一节点；

所述第六开关的控制端电连接所述第二电源端、输入端电连接所述第三开关的输出端以及输出端电连接所述第二节点；

所述第一电容耦接于所述第一电源端和所述第一节点之间。

6.根据权利要求5所述的移位寄存器，其特征在于，所述输入电路还包括第七开关；

所述第七开关的控制端电连接所述第二时钟信号端，所述第七开关耦接于所述移位信号输入端和所述第三开关的输入端之间。

7.根据权利要求1所述的移位寄存器，其特征在于，所述触发输出电路包括第八开关、第九开关和第二电容；

所述第八开关的控制端电连接所述第一节点、输入端电连接所述第一电源端以及输出端电连接所述移位信号输出端；

所述第九开关的控制端电连接所述第二节点、输入端电连接所述第一时钟信号端以及输出端电连接所述移位信号输出端；

所述第二电容耦接于所述第二节点和所述移位信号输出端之间。

8.根据权利要求1所述的移位寄存器，其特征在于，所述反相输出电路包括第十开关至第十四开关以及第三电容；

所述第十开关的控制端与所述第三节点电连接、输入端与所述第一电源端电连接以及输出端与第十二开关的输入端电连接；

第十一开关的控制端与所述第三时钟信号端电连接、输入端与所述第二电源端电连接以及输出端与所述第十二开关的输入端电连接；

所述第十二开关的控制端与所述第二电源端电连接以及输出端与第十四开关的控制端电连接；

所述第十四开关的输入端与所述第二电源端电连接以及输出端与所述扫描信号输出端电连接；

所述十三开关的控制端与所述第三节点电连接、输入端与所述第一电源端电连接以及输出端与所述扫描信号输出端电连接；

所述第三电容耦接于所述第十四开关的控制端与所述扫描信号输出端之间。

9.根据权利要求8所述的移位寄存器，其特征在于，所述反相输出电路还包括第十五开关；

所述第十五开关的控制端与所述第三节点电连接，所述第十五开关耦接于所述第十开关的输出端和所述第十二开关的输入端之间。

10.根据权利要求8所述的移位寄存器，其特征在于，所述反相输出电路还包括第四电容和第一电阻；

所述第一电阻耦接于所述扫描信号输出端与所述第三电容之间，所述第四电容的第一极板与所述扫描信号输出端电连接，所述第四电容的第二极板接地。

11.根据权利要求5-9中任一项所述的移位寄存器，其特征在于，每个开关均为PMOS晶体管。

12.根据权利要求1所述的移位寄存器，其特征在于，所述第一电源端为高电平信号端，且所述第二电源端为低电平信号端。

13.一种移位寄存器电路，其特征在于，包括多级级联的移位寄存器，所述移位寄存器如权利要求1-12任一项所述，上级移位寄存器的移位信号输出端与下级移位寄存器的移位信号输入端连接。

14.一种显示面板，其特征在于，包括显示区和非显示区，所述显示区包括多行像素电路，所述非显示区包括多级级联的移位寄存器，一级所述移位寄存器用于驱动至少一行所述像素电路；

所述移位寄存器包括移位信号输出端和扫描信号输出端，所述像素电路包括第一扫描端和第二扫描端，所述移位寄存器的移位信号输出端和所对应一行所述像素电路的第一扫描端通过第一扫描引线连接，所述移位寄存器的扫描输出端和所对应一行所述像素电路的第二扫描端通过第二扫描引线连接。

15.根据权利要求14所述的显示面板，其特征在于，所述像素电路包括开关晶体管，所述开关晶体管为采用氧化物作为有源层的N型晶体管。

16.根据权利要求14所述的显示面板，其特征在于，所述显示面板为有机发光显示面板。

17.一种电子设备，其特征在于，包括如权利要求14～16任一项所述的显示面板。

Images