KR20140141190A - 스테이지 회로 및 이를 이용한 주사 구동부 - Google Patents

스테이지 회로 및 이를 이용한 주사 구동부 Download PDF

Info

Publication number
KR20140141190A
KR20140141190A KR1020130062657A KR20130062657A KR20140141190A KR 20140141190 A KR20140141190 A KR 20140141190A KR 1020130062657 A KR1020130062657 A KR 1020130062657A KR 20130062657 A KR20130062657 A KR 20130062657A KR 20140141190 A KR20140141190 A KR 20140141190A
Authority
KR
South Korea
Prior art keywords
transistor
node
terminal
gate electrode
clock
Prior art date
Application number
KR1020130062657A
Other languages
English (en)
Inventor
김용재
김동규
문성재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130062657A priority Critical patent/KR20140141190A/ko
Priority to US14/276,980 priority patent/US9406261B2/en
Priority to TW103118756A priority patent/TW201445555A/zh
Priority to CN201410240897.5A priority patent/CN104217676A/zh
Publication of KR20140141190A publication Critical patent/KR20140141190A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 제1 입력단자와 제2 입력단자 중 어느 한 단자를 선택적으로 제1 노드와 전기적으로 연결시키는 스위치부; 상기 제1 노드, 제2 노드, 제3 노드, 제1 클럭단자 및 제2 클럭단자와 연결되는 제1 구동부; 및 상기 제2 노드, 상기 제3 노드, 제3 클럭단자 및 공통단자와 연결되며, 출력단자로 주사신호를 출력하는 제2 구동부; 를 포함하는 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다. 본 발명에 따르면, 순차 구동 방식을 비롯한 다양한 방식으로 구동될 수 있는 스테이지 회로 및 이를 이용한 주사 구동부를 제공할 수 있다.

Description

스테이지 회로 및 이를 이용한 주사 구동부{Stage Circuit and Scan Driver Using The Same}
본 발명은 유기전계발광 표시장치 등에 채용될 수 있는 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 표시장치들이 개발되고 있다. 이러한 표시장치로는 액정 표시장치(Liquid Crystal Display) 및 유기전계발광 표시장치(Organic Light Emitting Display) 등이 있다.
이러한 유기전계발광 표시장치 등은 화상을 표시하기 위한 다수의 화소들과, 주사선들을 통해 상기 화소들로 주사 신호를 공급할 수 있는 주사 구동부(scan driver)를 구비하고 있다.
일반적으로 주사 구동부는 주사선들에 대하여 순차적으로 주사 신호를 출력하는 순차 구동 방식으로 동작하나, 최근에는 화소 회로의 종류에 따라 주사선들로 동시에 주사 신호를 출력하는 동시 구동 방식 등도 요구되고 있다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 간단한 회로 구조를 가지며, 순차 구동 방식을 비롯한 다양한 방식으로 구동될 수 있는 스테이지 회로 및 이를 이용한 주사 구동부를 제공하기 위한 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 스테이지 회로는, 제1 입력단자와 제2 입력단자 중 어느 한 단자를 선택적으로 제1 노드와 전기적으로 연결시키는 스위치부, 상기 제1 노드, 제2 노드, 제3 노드, 제1 클럭단자 및 제2 클럭단자와 연결되는 제1 구동부 및 상기 제2 노드, 상기 제3 노드, 제3 클럭단자 및 공통단자와 연결되며, 출력단자로 주사신호를 출력하는 제2 구동부를 포함한다.
또한, 상기 스위치부는, 상기 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제1 제어단자에 연결되는 제1 트랜지스터 및 상기 제2 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 제어단자에 연결되는 제2 트랜지스터를 포함한다.
또한, 상기 제1 트랜지스터가 온 상태인 경우 상기 제2 트랜지스터는 오프 상태이고, 상기 제1 트랜지스터가 오프 상태인 경우 상기 제2 트랜지스터는 온 상태인 것을 특징으로 한다.
또한, 상기 제1 구동부는, 상기 제1 클럭단자와 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제3 트랜지스터, 상기 제3 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 노드에 연결되는 제4 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제5 트랜지스터를 포함한다.
또한, 상기 제1 구동부는, 상기 제2 노드와 상기 제1 클럭단자 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 제6 트랜지스터를 더 포함한다.
또한, 상기 제2 구동부는, 상기 공통단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제7 트랜지스터, 상기 출력단자와 제9 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제8 트랜지스터, 상기 제8 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제3 클럭단자에 연결되는 제9 트랜지스터 및 상기 제3 클럭단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제3 노드에 연결되는 제10 트랜지스터를 포함한다.
또한, 상기 제2 구동부는, 상기 제3 노드와 제1 전압단자 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 제11 트랜지스터를 더 포함한다.
또한, 상기 제2 구동부는, 상기 공통단자와 상기 제2 노드 사이에 접속되는 제1 커패시터 및 상기 제3 노드와 상기 출력단자 사이에 접속되는 제2 커패시터; 를 더 포함한다.
또한, 상기 제1 구동부는, 상기 제3 트랜지스터와 상기 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제1 보조 트랜지스터 및 상기 제5 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제2 보조 트랜지스터를 더 포함한다.
또한, 상기 제1 구동부는, 상기 제6 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 적어도 하나의 제3 보조 트랜지스터를 더 포함한다.
또한, 상기 제2 구동부는, 상기 제11 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 적어도 하나의 제4 보조 트랜지스터를 더 포함한다.
본 발명의 주사 구동부는, 주사선들로 주사신호를 공급하기 위하여 주사선들 각각과 연결되는 다수의 스테이지 회로를 포함하고, 상기 스테이지 회로는, 제1 입력단자와 제2 입력단자 중 어느 한 단자를 선택적으로 제1 노드와 전기적으로 연결시키는 스위치부, 상기 제1 노드, 제2 노드, 제3 노드, 제1 클럭단자 및 제2 클럭단자와 연결되는 제1 구동부 및 상기 제2 노드, 상기 제3 노드, 제3 클럭단자 및 공통단자와 연결되며, 출력단자로 주사신호를 출력하는 제2 구동부를 포함한다.
또한, 상기 스위치부는, 상기 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제1 제어단자에 연결되는 제1 트랜지스터 및 상기 제2 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 제어단자에 연결되는 제2 트랜지스터를 포함한다.
또한, 상기 제1 트랜지스터가 온 상태인 경우 상기 제2 트랜지스터는 오프 상태이고, 상기 제1 트랜지스터가 오프 상태인 경우 상기 제2 트랜지스터는 온 상태인 것을 특징으로 한다.
또한, 상기 제1 구동부는, 상기 제1 클럭단자와 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제3 트랜지스터, 상기 제3 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 노드에 연결되는 제4 트랜지스터 및 상기 제1 노드와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제5 트랜지스터를 포함한다.
또한, 상기 제1 구동부는, 상기 제2 노드와 상기 제1 클럭단자 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 제6 트랜지스터를 더 포함한다.
또한, 상기 제2 구동부는, 상기 공통단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제7 트랜지스터, 상기 출력단자와 제9 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제8 트랜지스터, 상기 제8 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제3 클럭단자에 연결되는 제9 트랜지스터 및 상기 제3 클럭단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제3 노드에 연결되는 제10 트랜지스터를 포함한다.
또한, 상기 제2 구동부는, 상기 제3 노드와 제1 전압단자 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 제11 트랜지스터를 더 포함한다.
또한, 상기 제2 구동부는, 상기 공통단자와 상기 제2 노드 사이에 접속되는 제1 커패시터 및 상기 제3 노드와 상기 출력단자 사이에 접속되는 제2 커패시터를 더 포함한다.
또한, 상기 제1 구동부는, 상기 제3 트랜지스터와 상기 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제1 보조 트랜지스터 및 상기 제5 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제2 보조 트랜지스터를 더 포함한다.
또한, 상기 제1 구동부는, 상기 제6 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 적어도 하나의 제3 보조 트랜지스터를 더 포함한다.
또한, 상기 제2 구동부는, 상기 제11 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 적어도 하나의 제4 보조 트랜지스터를 더 포함한다.
또한, k(k는 3이상의 자연수)번째 스테이지 회로는, 제1 입력단자가 k-1번째 스테이지 회로의 출력단자에 연결되고, 제2 입력단자가 k-2번째 스테이지 회로의 출력단자에 연결되는 것을 특징으로 한다.
또한, 첫번째 스테이지 회로는, 제1 입력단자와 제2 입력단자로 시작신호를 공급받는 것을 특징으로 한다.
또한, 두번째 스테이지 회로는, 제1 입력단자가 첫번째 스테이지 회로의 출력단자에 연결되고, 제2 입력단자로 상기 시작신호를 공급받는 것을 특징으로 한다.
또한, 상기 제1 클럭단자, 상기 제2 클럭단자 및 상기 제3 클럭단자로는 서로 위상이 상이한 클럭신호가 각각 공급되는 것을 특징으로 한다.
이상 살펴본 바와 같은 본 발명에 따르면, 간단한 회로 구조를 가지며, 순차 구동 방식을 비롯한 다양한 방식으로 구동될 수 있는 스테이지 회로 및 이를 이용한 주사 구동부를 제공할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 주사 구동부를 나타낸 도면이다.
도 3은 본 발명의 실시예에 의한 스테이지 회로를 나타낸 도면이다.
도 4는 본 발명의 실시예에 의한 주사 구동부로 공급되는 클럭신호를 나타낸 파형도이다.
도 5는 본 발명의 실시예에 의한 주사 구동부의 동작을 나타낸 파형도이다.
도 6은 본 발명의 다른 실시예에 의한 스테이지 회로를 나타낸 도면이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들 및 이를 설명하기 위한 도면들을 참고하여 본 발명의 실시예에 의한 스테이지 회로 및 이를 이용한 주사 구동부에 대해 설명하도록 한다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비할 수 있다.
제1 구동전압(ELVDD) 및 제2 구동전압(ELVSS)을 공급받은 화소들(30) 각각은, 제1 구동전압(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제2 구동전압(ELVSS)까지 흐르는 전류에 의하여 데이터신호에 대응하는 빛을 생성할 수 있다.
주사 구동부(10)는 타이밍 제어부(50)의 제어에 의해 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 공급할 수 있다.
데이터 구동부(20)는 타이밍 제어부(50)의 제어에 의해 데이터신호를 생성하고, 생성된 데이터신호를 데이터선들(D1 내지 Dm)로 공급할 수 있다.
주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소(10)들이 라인별로 선택될 수 있고, 선택된 화소(10)들은 데이터선들(D1 내지 Dm)로부터 전달되는 데이터신호를 공급받을 수 있다.
이 때, 본 발명의 실시예에 의한 주사 구동부(10)는 주사선들(S1 내지 Sn)에 대하여 순차적으로 주사신호를 공급하는 순차 구동 방식으로 동작할 수 있다.
예를 들어, 주사 구동부(10)는 제1 주사선(S1)부터 제n 주사선(Sn) 까지 순차적으로 주사신호를 공급할 수 있다.
또한, 본 발명의 실시예에 의한 주사 구동부(10)는 주사선을 두 개씩 묶어 순차적으로 주사신호를 공급할 수 있다(변형된 순차 구동 방식).
예를 들어, 제1 주사선(S1)과 제2 주사선(S2)으로 동시에 주사신호를 공급한 후, 제3 주사선(S3)과 제4 주사선(S4)으로 동시에 주사신호를 공급할 수 있다.
그리고, 본 발명의 실시예에 의한 주사 구동부(10)는 모든 주사선들(S1 내지 Sn)에 대하여 동시에 주사신호를 공급하는 동시 구동 방식으로도 동작할 수 있다.
도 2는 본 발명의 실시예에 의한 주사 구동부를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 주사 구동부(10)는 다수의 스테이지 회로(110_1 ~ 110_n)을 포함한다.
각각의 스테이지 회로(110_1 ~ 110_n)는 출력단자(OUT)를 통해 각각의 주사선들(S1 내지 Sn)과 연결될 수 있다.
이에 따라, n번째 스테이지 회로(110_n)는 제n 주사선(Sn)과 연결되어 제n 주사선(Sn)으로 주사신호를 출력할 수 있다.
예를 들어, 첫번째 스테이지 회로(110_1)는 제1 주사선(S1)과 연결되어 제1 주사선(S1)으로 주사신호를 출력할 수 있으며, 두번째 스테이지 회로(110_2)는 제2 주사선(S2)과 연결되어 제2 주사선(S2)으로 주사신호를 출력할 수 있다.
각각의 스테이지 회로(110_1 ~ 110_n)는 제1 클럭단자(CLK1), 제2 클럭단자(CLK2), 제3 클럭단자(CLK3)를 통해 소정의 클럭신호를 입력받을 수 있다.
또한, 각각의 스테이지 회로(110_1 ~ 110_n)는 제1 전압단자(V1)을 통해 제1 전압(VGH)를 입력받을 수 있고, 제1 제어단자(Pc1)와 제2 제어단자(Pc2)를 통해 각각 제1 제어신호(CN1)와 제2 제어신호(CN2)를 입력받을 수 있다.
그리고, 각각의 스테이지 회로(110_1 ~ 110_n)는 제1 입력단자(IN1)와 제2 입력단자(IN2)를 구비할 수 있다.
이 때, k(k는 3이상의 자연수)번째 스테이지 회로(110_k)의 제1 입력단자(IN1)는 k-1번째 스테이지 회로(110_k-1)의 출력단자(OUT)에 연결될 수 있고, k번째 스테이지 회로(110_k)의 제2 입력단자(IN2)는 k-2번째 스테이지 회로(110_k-2)의 출력단자(OUT)에 연결될 수 있다.
또한, 첫번째 스테이지 회로(110_1)의 제1 입력단자(IN1)와 제2 입력단자(IN2)로는 시작신호(SP)가 공급될 수 있다.
그리고, 두번째 스테이지 회로(110_2)의 제1 입력단자(IN1)는 첫번째 스테이지 회로(110_1)의 출력단자(OUT)에 연결되고, 두번째 스테이지 회로(110_2)의 제2 입력단자(IN2)로는 시작신호(SP)가 공급될 수 있다.
한편, 각각의 스테이지 회로(110_1 ~ 110_n)는 공통단자(GCK)를 통해 공통신호(GCLK)를 입력받을 수 있다.
도 3은 본 발명의 실시예에 의한 스테이지 회로를 나타낸 도면이다. 설명의 편의를 위하여, 도 3에서는 n번째 스테이지 회로(110_n)를 대표적으로 도시하였다.
도 3을 참조하면, 본 발명의 실시예에 의한 스테이지 회로는 스위치부(210), 제1 구동부(220) 및 제2 구동부(230)를 포함할 수 있다.
스위치부(210)는 제1 입력단자(IN1)와 제2 입력단자(IN2) 중 어느 한 단자를 선택적으로 제1 노드(N1)와 전기적으로 연결시킬 수 있다.
이 때, 스위치부(210)는 제1 트랜지스터(M1)와 제2 트랜지스터(M2)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 입력단자(IN1)와 제1 노드(N1) 사이에 접속되며, 게이트 전극이 제1 제어단자(Pc1)에 연결될 수 있다.
구체적으로, 제1 트랜지스터(M1)는 제1 전극이 제1 입력단자(IN1)에 연결되고, 제2 전극이 제1 노드(N1)에 연결되며, 게이트 전극이 제1 제어단자(Pc1)에 연결될 수 있다.
이에 따라, 제1 트랜지스터(M1)는 제1 제어단자(Pc1)로 공급되는 제1 제어신호(CN1)에 의해 온-오프가 제어될 수 있다.
제2 트랜지스터(M2)는 제2 입력단자(IN2)와 제1 노드(N1) 사이에 접속되며, 게이트 전극이 제2 제어단자(Pc2)에 연결될 수 있다.
구체적으로, 제2 트랜지스터(M2)는 제1 전극이 제2 입력단자(IN2)에 연결되고, 제2 전극이 제1 노드(N1)에 연결되며, 게이트 전극이 제2 제어단자(Pc2)에 연결될 수 있다.
이에 따라, 제2 트랜지스터(M2)는 제2 제어단자(Pc2)로 공급되는 제2 제어신호(CN2)에 의해 온-오프가 제어될 수 있다.
이 때, 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 상호 반대로 동작될 수 있다.
예를 들어, 제1 트랜지스터(M1)가 온 상태인 경우 제2 트랜지스터(M2)는 오프 상태로 설정될 수 있고, 제1 트랜지스터(M1)가 오프 상태인 경우 제2 트랜지스터(M2)는 온 상태로 설정될 수 있다.
제1 구동부(220)는 제1 노드(N1), 제2 노드(N2), 제3 노드(N3), 제1 클럭단자(CLK1) 및 제2 클럭단자(CLK2)와 연결될 수 있다.
이 때, 제1 구동부(220)는 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)를 포함할 수 있다.
제3 트랜지스터(M3)는 제1 클럭단자(CLK1)와 제4 트랜지스터(M4) 사이에 접속되며, 게이트 전극이 제2 클럭단자(CLK2)에 연결될 수 있다.
구체적으로, 제3 트랜지스터(M3)는 제1 전극이 제1 클럭단자(CLK1)에 연결되고, 제2 전극이 제4 트랜지스터(M4)와 연결되며, 게이트 전극이 제2 클럭단자(CLK2)에 연결될 수 있다.
이에 따라, 제3 트랜지스터(M3)는 제2 클럭단자(CLK2)에 공급되는 클럭신호에 의해 온-오프가 제어될 수 있다.
제4 트랜지스터(M4)는 제3 트랜지스터(M3)와 제2 노드(N2) 사이에 접속되며, 게이트 전극이 제1 노드(N1)에 연결될 수 있다.
구체적으로, 제4 트랜지스터(M4)는 제1 전극이 제3 트랜지스터(M3)에 연결되고, 제2 전극이 제2 노드(N2)에 연결되며, 게이트 전극이 제1 노드(N1)에 연결될 수 있다.
이에 따라, 제4 트랜지스터(M4)는 제1 노드(N1)의 전압에 의해 온-오프가 제어될 수 있다.
제5 트랜지스터(M5)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속되며, 게이트 전극이 제2 클럭단자(CLK2)에 연결될 수 있다.
구체적으로, 제5 트랜지스터(M5)는 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 제3 노드(N3)에 연결되며, 게이트 전극이 제2 클럭단자(CLK2)에 연결될 수 있다.
이에 따라, 제5 트랜지스터(M5)는 제2 클럭단자(CLK2)에 공급되는 클럭신호에 의해 온-오프가 제어될 수 있다.
제6 트랜지스터(M6)는 제2 노드(N2)와 제1 클럭단자(CLK1) 사이에 접속되며, 게이트 전극이 제1 클럭단자(CLK1)에 연결될 수 있다.
구체적으로, 제6 트랜지스터(M6)는 제1 전극이 제2 노드(N2)에 연결되고, 제2 전극과 게이트 전극이 제1 클럭단자(CLK1)에 연결될 수 있다.
이에 따라, 제6 트랜지스터(M6)는 제1 클럭단자(CLK1)에 공급되는 클럭신호에 의해 온-오프가 제어될 수 있다.
제2 구동부(230)는 제1 전압단자(V1), 제2 노드(N2), 제3 노드(N3), 제3 클럭단자(CLK3) 및 공통단자(GCK)와 연결되며, 출력단자(OUT)로 주사신호를 출력할 수 있다.
이 때, 제2 구동부(230)는 제7 트랜지스터(M7), 제8 트랜지스터(M8), 제9 트랜지스터(M9), 제10 트랜지스터(M10) 및 제11 트랜지스터(M11)를 포함할 수 있다.
또한, 제2 구동부(230)는 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함할 수 있다.
제7 트랜지스터(M7)는 공통단자(GCK)와 출력단자(OUT) 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 연결될 수 있다.
구체적으로, 제7 트랜지스터(M7)는 제1 전극이 공통단자(GCK)에 연결되고, 제2 전극이 출력단자(OUT)에 연결되며, 게이트 전극이 제2 노드(N2)에 연결될 수 있다.
이에 따라, 제7 트랜지스터(M7)는 제2 노드(N2)의 전압에 의해 온-오프가 제어될 수 있다.
제8 트랜지스터(M8)는 출력단자(OUT)와 제9 트랜지스터(M9) 사이에 접속되며, 게이트 전극이 제2 노드(N2)에 연결될 수 있다.
구체적으로, 제8 트랜지스터(M8)는 제1 전극이 출력단자(OUT)에 연결되고, 제2 전극이 제9 트랜지스터(M9)와 연결되며, 게이트 전극이 제2 노드(N2)에 연결될 수 있다.
이에 따라, 제8 트랜지스터(M8)는 제2 노드(N2)의 전압에 의해 온-오프가 제어될 수 있다.
제9 트랜지스터(M9)는 제8 트랜지스터(M8)와 제3 노드(N3) 사이에 접속되며, 게이트 전극이 제3 클럭단자(CLK3)에 연결될 수 있다.
구체적으로, 제9 트랜지스터(M9)는 제1 전극이 제8 트랜지스터(M8)와 연결되고, 제2 전극이 제3 노드(N3)에 연결되며, 게이트 전극이 제3 클럭단자(CLK3)에 연결될 수 있다.
이에 따라, 제9 트랜지스터(M9)는 제3 클럭단자(CLK3)로 공급되는 클럭신호에 의해 온-오프가 제어될 수 있다.
제10 트랜지스터(M10)는 제3 클럭단자(CLK3)와 출력단자(OUT) 사이에 접속되며, 게이트 전극이 제3 노드(N3)에 연결될 수 있다.
구체적으로, 제10 트랜지스터(M10)는 제1 전극이 출력단자(OUT)에 연결되고, 제2 전극이 제3 클럭단자(CLK3)에 연결되며, 게이트 전극이 제3 노드(N3)에 연결될 수 있다.
이에 따라, 제10 트랜지스터(M10)는 제3 노드(N3)의 전압에 의해 온-오프가 제어될 수 있다.
제11 트랜지스터(M11)는 제3 노드(N3)와 제1 전압단자(V1) 사이에 접속되며, 게이트 전극이 공통단자(GCK)에 연결될 수 있다.
구체적으로, 제11 트랜지스터(M11)는 제1 전극이 제3 노드(N3)에 연결되고, 제2 전극이 제1 전압단자(V1)에 연결되며, 게이트 전극이 공통단자(GCK)에 연결될 수 있다.
이에 따라, 제11 트랜지스터(M11)는 공통단자(GCK)에 공급되는 공통신호(GCLK)에 의해 온-오프가 제어될 수 있다.
제1 커패시터(C1)는 공통단자(GCK)와 제2 노드(N2) 사이에 접속될 수 있다.
제2 커패시터(C2)는 제3 노드(N3)와 출력단자(OUT) 사이에 접속될 수 있다.
도 4는 본 발명의 실시예에 의한 주사 구동부로 공급되는 클럭신호를 나타낸 파형도이다.
도 4를 참조하면, 제1 클럭신호(SCK1), 제2 클럭신호(SCK2), 제3 클럭신호(SCK3), 제4 클럭신호(SCK4), 제5 클럭신호(SCK5), 제6 클럭신호(SCK6), 제7 클럭신호(SCK7), 제8 클럭신호(SCK8)가 주사 구동부(10)로 공급될 수 있다.
일 예로, 제1 기간(P1)에서 각 클럭신호들(SCK1 ~ SCK8)은 순차적으로 공급될 수 있다.
또한, 각 클럭신호들(SCK1 ~ SCK8)은 제1 기간(P1) 내에서 반복 공급될 수 있다.
즉, 도 4에 도시된 바와 같이, 제1 클럭신호(SCK1), 제5 클럭신호(SCK5), 제2 클럭신호(SCK2), 제6 클럭신호(SCK6), 제3 클럭신호(SCK3), 제7 클럭신호(SCK7), 제4 클럭신호(SCK4), 제8 클럭신호(SCK8) 순으로 공급될 수 있다.
도 4에서는 인접한 클럭신호들이 일부 중첩된 경우를 도시하였으나, 인접한 클럭신호들이 중첩되지 않은 상태로 공급될 수도 있다.
또한, 일 예로 제2 기간(P2)에서 특정 클럭신호는 다른 클럭신호와 짝을 이뤄 동시에 공급될 수 있다.
즉, 도 4에 도시된 바와 같이, 제1 클럭신호(SCK1)는 제5 클럭신호(SCK5)와 함께 동시에 공급되고, 제2 클럭신호(SCK2)는 제6 클럭신호(SCK6)와 함께 동시에 공급될 수 있다.
또한, 제3 클럭신호(SCK3)는 제7 클럭신호(SCK7)와 함께 동시에 공급되고, 제4 클럭신호(SCK4)는 제8 클럭신호(SCK8)와 함께 동시에 공급될 수 있다.
이 때, 짝을 이루는 한 쌍의 클럭신호는 다른 한 쌍의 클럭신호에 비하여 지연되어 공급될 수 있다.
예를 들어, 제1 클럭신호(SCK1)와 제5 클럭신호(SCK5)가 동시에 공급된 후, 제2 클럭신호(SCK2)와 제6 클럭신호(SCK6)가 동시에 공급될 수 있다. 그 후, 제3 클럭신호(SCK3)와 제7 클럭신호(SCK7)가 동시에 공급될 수 있으며, 또 그 후 제4 클럭신호(SCK4)와 제8 클럭신호(SCK8)가 동시에 공급될 수 있다.
또한, 각 클럭신호들(SCK1 ~ SCK8)은 제2 기간(P2) 내에서 반복 공급될 수 있다.
도 5는 본 발명의 실시예에 의한 주사 구동부의 동작을 나타낸 파형도이다. 이하, 도 5를 참조하여 본 발명의 실시예에 의한 주사 구동부(10)의 동작을 설명하도록 한다.
도 5의 제1 기간(P1)에서는 주사 구동부(10)가 일반적인 순차 구동 방식으로 동작하는 경우를 도시하였다.
즉, 주사 구동부(10)는 각 주사선(S1 내지 Sn)으로 주사신호를 순차적으로 공급할 수 있다.
도 5에서는 인접한 주사신호들이 일부 중첩된 경우를 도시하였으나, 인접한 주사신호들이 중첩되지 않은 상태로 공급될 수도 있다.
이를 위하여, 제1 기간(P1) 동안 각각의 스테이지 회로(110_1 ~ 110_n)에는 제1 제어신호(CN1)가 공급될 수 있다. 이에 반해, 제2 제어신호(CN2)의 공급은 이루어지지 않을 수 있다.
따라서, 각 스테이지 회로(110_1 ~ 110_n)의 제1 제어단자(Pc1)로 제1 제어신호(CN1)가 공급되며, 이에 따라 스위치부(210)의 제1 트랜지스터(M1)는 제1 기간(P1) 동안 온 상태를 유지할 수 있다.
이에 반해, 제2 제어신호(CN2)의 공급은 이루어지지 않으므로, 스위치부(210)의 제2 트랜지스터(M2)는 제1 기간(P1) 동안 오프 상태를 유지할 수 있다.
따라서, 각 스테이지 회로(110_1 ~ 110_n)의 제1 입력단자(IN1)는 제1 노드(N1)와 전기적으로 연결될 수 있으며, 각 스테이지 회로(110_1 ~ 110_n)의 제2 입력단자(IN2)는 제1 노드(N1)와 전기적으로 차단될 수 있다.
그러므로, 두번째 스테이지 회로(110_2) 내지 n번째 스테이지 회로(110_n)의 제1 노드(N1)는 제1 입력단자(IN1)을 통해, 이전 스테이지 회로(110_1 내지 110_n-1)의 출력단자(OUT)에 각각 연결될 수 있다.
따라서, i(i는 2이상의 자연수)번째 스테이지 회로(110_i)는, 이전 스테이지 회로(110_i-1)의 출력단자(OUT)에서 출력되는 주사신호를 제1 입력단자(IN1)로 입력받고, 그에 대응하여 주사신호를 자신의 출력단자(OUT)로 출력할 수 있다.
또한, i+1번째 스테이지 회로(110_i+1)는 이전 스테이지 회로(110_i)의 출력단자(OUT)에서 출력되는 주사신호를 제1 입력단자(IN1)로 입력받고, 그에 대응하여 주사신호를 자신의 출력단자(OUT)로 출력할 수 있다
그러므로, 각 주사선들(S1 내지 Sn)로 순차적으로 주사신호가 공급될 수 있다.
도 5의 제2 기간(P2)에서는 주사 구동부(10)가 변형된 순차 구동 방식으로 동작하는 경우를 도시하였다.
즉, 주사 구동부(10)는 주사선을 두 개씩 묶어 순차적으로 주사신호를 공급할 수 있다.
이를 위하여, 제2 기간(P2) 동안 각각의 스테이지 회로(110_1 ~ 110_n)에는 제2 제어신호(CN2)가 공급될 수 있다. 이에 반해, 제1 제어신호(CN1)의 공급은 이루어지지 않을 수 있다.
따라서, 각 스테이지 회로(110_1 ~ 110_n)의 제2 제어단자(Pc2)로 제2 제어신호(CN2)가 공급되며, 이에 따라 스위치부(210)의 제2 트랜지스터(M2)는 제2 기간(P2) 동안 온 상태를 유지할 수 있다.
이에 반해, 제1 제어신호(CN1)의 공급이 이루어지지 않으므로, 스위치부(210)의 제1 트랜지스터(M1)는 제2 기간(P2) 동안 오프 상태를 유지할 수 있다.
따라서, 각 스테이지 회로(110_1 ~ 110_n)의 제2 입력단자(IN2)는 제1 노드(N1)와 전기적으로 연결될 수 있으며, 각 스테이지 회로(110_1 ~ 110_n)의 제1 입력단자(IN1)는 제1 노드(N1)와 전기적으로 차단될 수 있다.
그러므로, k번째 스테이지 회로(110_k)의 제1 노드(N1)는 제2 입력단자(IN2)을 통해, k-2번째 스테이지 회로(110_k-2)의 출력단자(OUT)에 연결될 수 있다.
또한, 첫번째 스테이지 회로(110_1)와 두번째 스테이지 회로(110_2)의 제1 노드(N1)에는 동시에 시작신호(SP)가 인가될 수 있다.
이에 따라, 첫번째 스테이지 회로(110_1)와 두번째 스테이지 회로(110_2)가 동시에 구동을 시작하고, 제1 주사선(S1)과 제2 주사선(S2)으로 동시에 주사신호를 출력할 수 있다.
또한, 제1 주사선(S1)으로 출력되는 주사신호는 세번째 스테이지 회로(110_3)의 제2 입력단자(IN2)를 통해 세번째 스테이지 회로(110_3)의 제1 노드(N1)로 공급되고, 제2 주사선(S2)으로 출력되는 주사신호는 네번째 스테이지 회로(110_4)의 제2 입력단자(IN2)를 통해 네번째 스테이지 회로(110_4)의 제1 노드(N1)로 공급되므로, 세번째 스테이지 회로(110_3)와 네번째 스테이지 회로(110_4)는 동시에 구동을 시작하여 제3 주사선(S3)과 제4 주사선(S4)으로 동시에 주사신호를 출력할 수 있다. 위와 같은 방식으로 변형된 순차 구동 방식이 계속 진행될 수 있다.
도 5의 제3 기간(P3)에는 주사 구동부(10)가 동시 구동 방식으로 동작하는 경우를 도시하였다.
즉, 주사 구동부(10)는 모든 주사선들(S1 내지 Sn)에 대하여 동시에 주사신호를 공급할 수 있다.
이를 위하여, 제3 기간(P3)에서는 각각의 스테이지 회로(110_1 ~ 110_n)로 공통신호(GCLK)가 동시에 공급될 수 있다.
이에 따라, 각 스테이지 회로(110_1 ~ 110_n)의 공통단자(GCK)로 공급된 공통신호(GCLK)는 제7 트랜지스터(M7)를 통해 출력단자(OUT)로 전달될 수 있다.
그러므로, 각 스테이지 회로(110_1 ~ 110_n)의 출력단자(OUT)에서는 동시에 주사신호를 출력할 수 있게 된다.
이 때, 제10 트랜지스터(M10)를 확실히 오프 상태로 유지시키기 위하여, 제11 트랜지스터(M11)가 구비되는 것이 바람직하다.
즉, 제11 트랜지스터(M11)는 공통신호(GCLK)의 공급에 따라 턴-온됨으로써, 제1 전압단자(V1)에 인가된 하이 레벨의 제1 전압(VGH)를 제3 노드(N3)로 전달할 수 있다.
도 6은 본 발명의 다른 실시예에 의한 스테이지 회로를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 스테이지 회로(110_n')는 도 3에 도시된 스테이지 회로(110_n)와 비교하여 제1 보조 트랜지스터(T1), 제2 보조 트랜지스터(T2), 제3 보조 트랜지스터(T3), 제4 보조 트랜지스터(T4)를 더 포함할 수 있다.
이는 제3 트랜지스터(M3), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제11 트랜지스터(M11)에 존재하는 누설 전류를 줄이기 위함이다.
제1 보조 트랜지스터(T1)는 제3 트랜지스터(M3)와 제4 트랜지스터(M4) 사이에 접속되며, 게이트 전극이 제2 클럭단자(CLK2)에 연결될 수 있다.
따라서, 제1 보조 트랜지스터(T1)는 제3 트랜지스터(M3)와 동일하게 제어될 수 있다.
또한, 도 6에서는 하나의 제1 보조 트랜지스터(T1)가 존재하는 경우를 도시하였으나, 제1 보조 트랜지스터(T1)는 복수개가 존재할 수 있다.
이 때, 복수개의 제1 보조 트랜지스터(T1)는 제3 트랜지스터(M3)와 제4 트랜지스터(M4) 사이에 직렬로 연결될 수 있다.
제2 보조 트랜지스터(T2)는 제5 트랜지스터(M5)와 제3 노드(N3) 사이에 접속되며, 게이트 전극이 제2 클럭단자(CLK2)에 연결될 수 있다.
따라서, 제2 보조 트랜지스터(T2)는 제5 트랜지스터(M5)와 동일하게 제어될 수 있다.
또한, 도 6에서는 하나의 제2 보조 트랜지스터(T2)가 존재하는 경우를 도시하였으나, 제2 보조 트랜지스터(T2)는 복수개가 존재할 수 있다.
이 때, 복수개의 제2 보조 트랜지스터(T2)는 제5 트랜지스터(M5)와 제3 노드(N3) 사이에 직렬로 연결될 수 있다.
제3 보조 트랜지스터(T3)는 제6 트랜지스터(M6)와 제2 노드(N2) 사이에 접속되며, 게이트 전극이 제1 클럭단자(CLK1)에 연결될 수 있다.
따라서, 제3 보조 트랜지스터(T3)는 제6 트랜지스터(M6)와 동일하게 제어될 수 있다.
또한, 도 6에서는 하나의 제3 보조 트랜지스터(T3)가 존재하는 경우를 도시하였으나, 제3 보조 트랜지스터(T3)는 복수개가 존재할 수 있다.
이 때, 복수개의 제3 보조 트랜지스터(T3) 제6 트랜지스터(M6)와 제2 노드(N2) 사이에 직렬로 연결될 수 있다.
제4 보조 트랜지스터(T4)는 제11 트랜지스터(M11)와 제3 노드(N3) 사이에 접속되며, 게이트 전극이 공통단자(GCK)에 연결될 수 있다.
따라서, 제4 보조 트랜지스터(T4)는 제11 트랜지스터(M11)와 동일하게 제어될 수 있다.
또한, 도 6에서는 하나의 제4 보조 트랜지스터(T4)가 존재하는 경우를 도시하였으나, 제4 보조 트랜지스터(T4)는 복수개가 존재할 수 있다.
이 때, 복수개의 제4 보조 트랜지스터(T4)는 제11 트랜지스터(M11)와 제3 노드(N3) 사이에 직렬로 연결될 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 주사 구동부
20: 데이터 구동부
30: 화소
40: 화소부
50: 타이밍 제어부
110_1 ~ 110_n: 스테이지 회로
210: 스위치부
220: 제1 구동부
230: 제2 구동부

Claims (26)

  1. 제1 입력단자와 제2 입력단자 중 어느 한 단자를 선택적으로 제1 노드와 전기적으로 연결시키는 스위치부;
    상기 제1 노드, 제2 노드, 제3 노드, 제1 클럭단자 및 제2 클럭단자와 연결되는 제1 구동부; 및
    상기 제2 노드, 상기 제3 노드, 제3 클럭단자 및 공통단자와 연결되며, 출력단자로 주사신호를 출력하는 제2 구동부; 를 포함하는 스테이지 회로.
  2. 제1항에 있어서, 상기 스위치부는,
    상기 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제1 제어단자에 연결되는 제1 트랜지스터; 및
    상기 제2 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 제어단자에 연결되는 제2 트랜지스터; 를 포함하는 스테이지 회로.
  3. 제2항에 있어서,
    상기 제1 트랜지스터가 온 상태인 경우 상기 제2 트랜지스터는 오프 상태이고, 상기 제1 트랜지스터가 오프 상태인 경우 상기 제2 트랜지스터는 온 상태인 것을 특징으로 하는 스테이지 회로.
  4. 제1항에 있어서, 상기 제1 구동부는,
    상기 제1 클럭단자와 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제3 트랜지스터;
    상기 제3 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 노드에 연결되는 제4 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제5 트랜지스터; 를 포함하는 스테이지 회로.
  5. 제4항에 있어서, 상기 제1 구동부는,
    상기 제2 노드와 상기 제1 클럭단자 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 제6 트랜지스터; 를 더 포함하는 스테이지 회로.
  6. 제1항에 있어서, 상기 제2 구동부는,
    상기 공통단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제7 트랜지스터;
    상기 출력단자와 제9 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제8 트랜지스터;
    상기 제8 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제3 클럭단자에 연결되는 제9 트랜지스터; 및
    상기 제3 클럭단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제3 노드에 연결되는 제10 트랜지스터; 를 포함하는 스테이지 회로.
  7. 제6항에 있어서, 상기 제2 구동부는,
    상기 제3 노드와 제1 전압단자 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 제11 트랜지스터; 를 더 포함하는 스테이지 회로.
  8. 제7항에 있어서, 상기 제2 구동부는,
    상기 공통단자와 상기 제2 노드 사이에 접속되는 제1 커패시터; 및
    상기 제3 노드와 상기 출력단자 사이에 접속되는 제2 커패시터; 를 더 포함하는 스테이지 회로.
  9. 제4항에 있어서, 상기 제1 구동부는,
    상기 제3 트랜지스터와 상기 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제1 보조 트랜지스터; 및
    상기 제5 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제2 보조 트랜지스터; 를 더 포함하는 스테이지 회로.
  10. 제5항에 있어서, 상기 제1 구동부는,
    상기 제6 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 적어도 하나의 제3 보조 트랜지스터; 를 더 포함하는 스테이지 회로.
  11. 제7항에 있어서, 상기 제2 구동부는,
    상기 제11 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 적어도 하나의 제4 보조 트랜지스터; 를 더 포함하는 스테이지 회로.
  12. 주사선들로 주사신호를 공급하기 위하여 주사선들 각각과 연결되는 다수의 스테이지 회로; 를 포함하고,
    상기 스테이지 회로는,
    제1 입력단자와 제2 입력단자 중 어느 한 단자를 선택적으로 제1 노드와 전기적으로 연결시키는 스위치부;
    상기 제1 노드, 제2 노드, 제3 노드, 제1 클럭단자 및 제2 클럭단자와 연결되는 제1 구동부; 및
    상기 제2 노드, 상기 제3 노드, 제3 클럭단자 및 공통단자와 연결되며, 출력단자로 주사신호를 출력하는 제2 구동부; 를 포함하는 주사 구동부.
  13. 제12항에 있어서, 상기 스위치부는,
    상기 제1 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제1 제어단자에 연결되는 제1 트랜지스터; 및
    상기 제2 입력단자와 상기 제1 노드 사이에 접속되며, 게이트 전극이 제2 제어단자에 연결되는 제2 트랜지스터; 를 포함하는 주사 구동부.
  14. 제13항에 있어서,
    상기 제1 트랜지스터가 온 상태인 경우 상기 제2 트랜지스터는 오프 상태이고, 상기 제1 트랜지스터가 오프 상태인 경우 상기 제2 트랜지스터는 온 상태인 것을 특징으로 하는 주사 구동부.
  15. 제12항에 있어서, 상기 제1 구동부는,
    상기 제1 클럭단자와 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제3 트랜지스터;
    상기 제3 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 노드에 연결되는 제4 트랜지스터; 및
    상기 제1 노드와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 제5 트랜지스터; 를 포함하는 주사 구동부.
  16. 제15항에 있어서, 상기 제1 구동부는,
    상기 제2 노드와 상기 제1 클럭단자 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 제6 트랜지스터; 를 더 포함하는 주사 구동부.
  17. 제1항에 있어서, 상기 제2 구동부는,
    상기 공통단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제7 트랜지스터;
    상기 출력단자와 제9 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 노드에 연결되는 제8 트랜지스터;
    상기 제8 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제3 클럭단자에 연결되는 제9 트랜지스터; 및
    상기 제3 클럭단자와 상기 출력단자 사이에 접속되며, 게이트 전극이 상기 제3 노드에 연결되는 제10 트랜지스터; 를 포함하는 주사 구동부.
  18. 제6항에 있어서, 상기 제2 구동부는,
    상기 제3 노드와 제1 전압단자 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 제11 트랜지스터; 를 더 포함하는 주사 구동부.
  19. 제18항에 있어서, 상기 제2 구동부는,
    상기 공통단자와 상기 제2 노드 사이에 접속되는 제1 커패시터; 및
    상기 제3 노드와 상기 출력단자 사이에 접속되는 제2 커패시터; 를 더 포함하는 주사 구동부.
  20. 제15항에 있어서, 상기 제1 구동부는,
    상기 제3 트랜지스터와 상기 제4 트랜지스터 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제1 보조 트랜지스터; 및
    상기 제5 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 제2 클럭단자에 연결되는 적어도 하나의 제2 보조 트랜지스터; 를 더 포함하는 주사 구동부.
  21. 제16항에 있어서, 상기 제1 구동부는,
    상기 제6 트랜지스터와 상기 제2 노드 사이에 접속되며, 게이트 전극이 상기 제1 클럭단자에 연결되는 적어도 하나의 제3 보조 트랜지스터; 를 더 포함하는 주사 구동부.
  22. 제18항에 있어서, 상기 제2 구동부는,
    상기 제11 트랜지스터와 상기 제3 노드 사이에 접속되며, 게이트 전극이 상기 공통단자에 연결되는 적어도 하나의 제4 보조 트랜지스터; 를 더 포함하는 주사 구동부.
  23. 제12항에 있어서, k(k는 3이상의 자연수)번째 스테이지 회로는,
    제1 입력단자가 k-1번째 스테이지 회로의 출력단자에 연결되고, 제2 입력단자가 k-2번째 스테이지 회로의 출력단자에 연결되는 것을 특징으로 하는 주사 구동부.
  24. 제23항에 있어서, 첫번째 스테이지 회로는,
    제1 입력단자와 제2 입력단자로 시작신호를 공급받는 것을 특징으로 하는 주사 구동부.
  25. 제24항에 있어서, 두번째 스테이지 회로는,
    제1 입력단자가 첫번째 스테이지 회로의 출력단자에 연결되고, 제2 입력단자로 상기 시작신호를 공급받는 것을 특징으로 하는 주사 구동부.
  26. 제12항에 있어서,
    상기 제1 클럭단자, 상기 제2 클럭단자 및 상기 제3 클럭단자로는 서로 위상이 상이한 클럭신호가 각각 공급되는 것을 특징으로 하는 주사 구동부.
KR1020130062657A 2013-05-31 2013-05-31 스테이지 회로 및 이를 이용한 주사 구동부 KR20140141190A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130062657A KR20140141190A (ko) 2013-05-31 2013-05-31 스테이지 회로 및 이를 이용한 주사 구동부
US14/276,980 US9406261B2 (en) 2013-05-31 2014-05-13 Stage circuit and scan driver using the same
TW103118756A TW201445555A (zh) 2013-05-31 2014-05-29 掃描驅動器
CN201410240897.5A CN104217676A (zh) 2013-05-31 2014-05-30 级电路和使用级电路的扫描驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062657A KR20140141190A (ko) 2013-05-31 2013-05-31 스테이지 회로 및 이를 이용한 주사 구동부

Publications (1)

Publication Number Publication Date
KR20140141190A true KR20140141190A (ko) 2014-12-10

Family

ID=51985107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062657A KR20140141190A (ko) 2013-05-31 2013-05-31 스테이지 회로 및 이를 이용한 주사 구동부

Country Status (4)

Country Link
US (1) US9406261B2 (ko)
KR (1) KR20140141190A (ko)
CN (1) CN104217676A (ko)
TW (1) TW201445555A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190112876A (ko) * 2018-03-26 2019-10-08 삼성디스플레이 주식회사 주사 구동부
KR20190140121A (ko) * 2018-06-08 2019-12-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
KR102380737B1 (ko) * 2014-02-14 2022-03-30 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
KR102212423B1 (ko) * 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치
CN104537992B (zh) * 2014-12-30 2017-01-18 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN108447450B (zh) * 2018-03-05 2021-01-29 昆山龙腾光电股份有限公司 栅极驱动电路、显示装置以及驱动方法
CN110503927B (zh) * 2018-05-16 2020-11-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
KR20200066482A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 주사 구동부
CN109754767B (zh) * 2019-01-24 2021-05-07 合肥京东方显示技术有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
KR20210092868A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
CN111627372B (zh) * 2020-06-30 2022-07-26 武汉天马微电子有限公司 一种移位寄存器及其电路、显示面板和电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
TWI289292B (en) * 2003-03-25 2007-11-01 Au Optronics Corp Bi-directional shift register
CN101785065B (zh) * 2007-09-12 2013-05-15 夏普株式会社 移位寄存器
US8937614B2 (en) * 2007-11-06 2015-01-20 Nlt Technologies, Ltd. Bidirectional shift register and display device using the same
JP5224241B2 (ja) * 2007-11-06 2013-07-03 Ｎｌｔテクノロジー株式会社 双方向シフトレジスタ、それを用いた表示装置
KR101065322B1 (ko) 2010-03-16 2011-09-16 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR101793633B1 (ko) * 2011-01-14 2017-11-21 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20130000020A (ko) * 2011-06-22 2013-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 발광 제어선 구동부
KR101813215B1 (ko) 2011-06-30 2018-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101891651B1 (ko) * 2011-11-14 2018-08-27 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR101911872B1 (ko) * 2011-11-18 2018-10-26 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20130055253A (ko) * 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR101975533B1 (ko) * 2012-06-29 2019-05-08 삼성디스플레이 주식회사 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법
KR102061256B1 (ko) * 2013-08-29 2020-01-03 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190112876A (ko) * 2018-03-26 2019-10-08 삼성디스플레이 주식회사 주사 구동부
CN110364125A (zh) * 2018-03-26 2019-10-22 三星显示有限公司 扫描驱动器
CN110364125B (zh) * 2018-03-26 2022-07-15 三星显示有限公司 扫描驱动器
KR20190140121A (ko) * 2018-06-08 2019-12-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20140355733A1 (en) 2014-12-04
US9406261B2 (en) 2016-08-02
TW201445555A (zh) 2014-12-01
CN104217676A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
KR20140141190A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102395869B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR101022092B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
US10109238B2 (en) Shift register unit, driving method thereof, scan driving circuit and display apparatus
KR101022173B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR100796137B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
TWI552130B (zh) 顯示裝置及其閘極移位暫存器的初始化方法
KR102519539B1 (ko) 스테이지 및 이를 이용한 주사 구동부
KR20180096843A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20200072635A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR20150016706A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN108492763B (zh) 一种移位寄存器、驱动电路及驱动方法、显示装置
TW201539420A (zh) 閘極驅動電路及移位暫存器
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US20150187314A1 (en) Gate driver and control method thereof
KR20150018970A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20100081481A (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR101813215B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US11798482B2 (en) Gate driver and organic light emitting display device including the same
KR20160117707A (ko) 쉬프트 레지스터 및 이를 구비한 표시장치
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR20180007719A (ko) 스테이지 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid