KR101891651B1 - 주사 구동 장치 및 그 구동 방법 - Google Patents

주사 구동 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101891651B1
KR101891651B1 KR1020110118368A KR20110118368A KR101891651B1 KR 101891651 B1 KR101891651 B1 KR 101891651B1 KR 1020110118368 A KR1020110118368 A KR 1020110118368A KR 20110118368 A KR20110118368 A KR 20110118368A KR 101891651 B1 KR101891651 B1 KR 101891651B1
Authority
KR
South Korea
Prior art keywords
clock signal
node
scan
signal input
input terminal
Prior art date
Application number
KR1020110118368A
Other languages
English (en)
Other versions
KR20130052973A (ko
Inventor
정보용
김용재
강철규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110118368A priority Critical patent/KR101891651B1/ko
Priority to US13/469,289 priority patent/US9324269B2/en
Publication of KR20130052973A publication Critical patent/KR20130052973A/ko
Application granted granted Critical
Publication of KR101891651B1 publication Critical patent/KR101891651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은, 제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드, 상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 제2 전원전압이 전달되는 제2 노드, 상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터, 상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터, 및 상기 제2 노드에 연결되어 있는 게이트 전극, 제1 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 상기 복수의 주사 구동 블록 각각의 출력단이다.

Description

주사 구동 장치 및 그 구동 방법{SCAN DRIVING DEVICE AND DRIVING METHOD THEREOF}
본 발명은 주사 구동 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 주사 신호를 안정적으로 출력할 수 있는 주사 구동 장치 및 그 구동 방법에 관한 것이다.
평판 표시장치는 영상을 표시하기 위하여 복수의 주사선에 순차적으로 게이트 온 전압의 주사신호를 인가하고, 게이트 온 전압의 주사신호에 대응하는 데이터 신호를 복수의 데이터선에 인가한다.
주사 구동 장치는 게이트 온 전압의 주사 신호를 순차적으로 출력하기 위해 복수의 주사 구동 블록이 순차적으로 배열되는 구조를 갖는다. 앞서 배열된 주사 구동 블록의 출력신호를 그 다음의 주사 구동 블록이 전달받아 출력신호를 생성하는 방식으로, 복수의 주사 구동 블록이 순차적으로 게이트 온 전압의 주사신호를 순차적으로 출력할 수 있다. 이때, 복수의 주사 구동 블록의 동기를 맞추기 위해 다수의 클록 신호가 이용된다. 클록 신호는 논리 하이 레벨의 전압 및 논리 로우 레벨의 전압으로 주기적으로 변동하는 신호이다.
주사신호가 일정한 레벨의 전압으로 인가되어야 하는 구간에서, 주기적으로 전압 레벨이 변동하는 클록 신호에 의해 주사 구동 장치의 출력 신호가 흔들릴 수 있다. 복수의 주사 구동 블록 중에서 앞서 배열된 주사 구동 블록의 출력 신호가 클록 신호에 의해 흔들리게 되면, 이를 전달받는 다음의 주사 구동 블록의 출력 신호에 영향을 주게 되고, 이러한 영향이 누적되어 주사 구동 장치의 오작동을 유발할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 클록 신호에 의해 출력 신호가 흔들리지 않고 안정적으로 주사 신호를 출력할 수 있는 주사 구동 장치 및 그 구동 방법에 관한 것이다.
본 발명의 일 실시예에 따른 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은, 제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드, 상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 제2 전원전압이 전달되는 제2 노드, 상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터, 상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터, 및 상기 제2 노드에 연결되어 있는 게이트 전극, 제1 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 상기 복수의 주사 구동 블록 각각의 출력단이다.
상기 제1 클록 신호 입력단에 연결되는 게이트 전극, 상기 제1 구동신호 입력단에 연결되는 일 전극 및 상기 제1 노드에 연결되는 타 전극을 포함하는 제4 트랜지스터를 더 포함할 수 있다.
상기 제1 구동 신호 입력단에 연결되는 게이트 전극, 상기 제1 전원전압에 연결되는 일 전극을 포함하는 제5 트랜지스터, 및 상기 제1 클록 신호 입력단에 연결되는 게이트 전극, 상기 제5 트랜지스터의 타 전극에 연결되는 일 전극 및 상기 제2 노드에 연결되는 타 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 제2 구동 신호 입력단에 연결되는 게이트 전극, 상기 제2 전원전압에 연결되는 일 전극을 포함하는 제7 트랜지스터, 및 상기 제1 클록 신호 입력단에 연결되는 게이트 전극, 상기 제7 트랜지스터의 타 전극에 연결되는 일 전극 및 상기 제2 노드에 연결되는 타 전극을 포함하는 제8 트랜지스터를 더 포함할 수 있다.
상기 제1 노드에 연결되는 일 전극 및 상기 출력단에 연결되는 타 전극을 포함하는 제1 커패시터를 더 포함할 수 있다.
상기 출력제어 신호가 입력되는 일 전극 및 상기 제2 노드에 연결되는 타 전극을 포함하는 제2 커패시터를 포함할 수 있다.
상기 복수의 주사 구동 블록 중 복수의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 제2 클록 신호가 입력되고, 상기 복수의 주사 구동 블록 중 나머지 복수의 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호가 입력될 수 있다.
상기 제2 클록 신호는 상기 제1 클록 신호의 듀티만큼 시프트된 신호일 수 있다.
상기 복수의 제1 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 제2 주사 구동 블록의 주사 신호가 입력되고, 상기 복수의 제1 주사 구동 블록의 제2 구동 신호 입력단에는 뒤이어 배열된 제2 주사 구동 블록의 주사 신호가 입력될 수 있다.
상기 복수의 제2 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 제1 주사 구동 블록의 주사 신호가 입력되고, 상기 복수의 제2 주사 구동 블록의 제1 구동 신호 입력단에는 뒤이어 배열된 제1 주사 구동 블록의 주사 신호가 입력될 수 있다.
상기 복수의 주사 구동 블록 중 어느 하나의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호의 듀티 만큼 시프트된 제3 클록 신호가 입력되고, 상기 제1 주사 구동 블록에 뒤이어 배열되는 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제1 클록 신호의 1/2 듀티 만큼 시프트된 제2 클럭 신호가 입력되고, 상기 제2 주사 구동 블록의 제2 클록 신호 입력단에는 상기 제3 클록 신호의 1/2 듀티 만큼 시프트된 제4 클록 신호가 입력될 수 있다.
상기 제1 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 주사 구동 블록의 주사 신호가 입력되고, 상기 제1 주사 구동 블록의 제2 구동 신호 입력단에는 상기 제2 주사 구동 블록에 뒤이어 배열된 주사 구동 블록의 주사 신호가 입력될 수 있다.
상기 제2 주사 구동블록의 제1 구동 신호 입력단에는 상기 제1 주사 구동 블록의 주사 신호가 입력될 수 있다.
상기 복수의 주사 구동 블록 중 어느 하나의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호의 1/2 듀티 만큼 시프트된 제2 클록 신호가 입력되고, 상기 제1 주사 구동 블록에 뒤이어 배열되는 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제2 클록 신호의 1/2 듀티 만큼 시프트된 제3 클록 신호가 입력되고, 상기 제2 주사 구동 블록에 뒤이어 배열되는 제3 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제3 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제3 클록 신호의 1/2 듀티 만큼 시프트된 제4 클록 신호가 입력될 수 있다.
상기 제1 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 주사 구동 블록의 주사 신호가 입력되고, 상기 제1 주사 구동 블록의 제2 구동 신호 입력단에는 상기 제3 주사 구동 블록의 주사 신호가 입력될 수 있다.
상기 제2 주사 구동블록의 제1 구동 신호 입력단에는 상기 제1 주사 구동 블록의 주사 신호가 입력될 수 있다.
본 발명의 다른 실시예에 따른 주사 구동 장치는 제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드, 상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 상기 제2 구동신호 입력단에 입력되는 신호가 전달되는 제2 노드, 상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터, 상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터, 및 상기 제2 노드에 연결되어 있는 게이트 전극, 제1 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 출력단이다.
본 발명의 또 다른 실시예에 따른 주사 구동 장치는 제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드, 상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 제2 전원전압이 전달되는 제2 노드, 상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터, 상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터, 및 상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제2 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 출력단이다.
본 발명의 또 다른 실시예에 따른 제1 노드, 제2 노드, 상기 제2 노드에 게이트 전극이 연결되고 출력제어 신호를 출력단으로 전달하는 제1 트랜지스터, 상기 제1 노드에 게이트 전극이 연결되고 제1 클록 신호를 상기 출력단으로 전달하는 제2 트랜지스터, 상기 제2 노드에 게이트 전극이 연결되고 게이트 오프 전압을 상기 제1 노드에 전달하는 제3 트랜지스터, 및 상기 제1 노드 및 상기 출력단에 연결되는 커패시터를 포함하는 복수의 주사 구동 블록을 포함하는 주사 구동 장치의 구동 방법은 게이트 온 전압의 출력제어 신호에 의해 상기 제2 노드의 전압이 변동하는 단계, 상기 제2 노드의 전압 변동으로 상기 제1 트랜지스터가 턴 온되고, 상기 출력단으로 상기 게이트 온 전압의 출력제어 신호가 주사 신호로 출력되는 단계, 및 상기 제2 노드의 전압 변동으로 상기 제3 트랜지스터가 턴 온되고, 상기 제1 전원전압에 의해 상기 제2 트랜지스터가 턴 오프되는 단계를 포함한다.
상기 제2 노드의 전압이 변동하는 단계 및 상기 게이트 온 전압의 출력제어 신호가 주사 신호로 출력되는 단계는 상기 복수의 주사 구동 블록에서 동시에 발생할 수 있다.
제2 클록 신호에 따라 상기 복수의 주사 구동 블록 중에서 앞서 배열된 주사 구동 블록이 출력하는 게이트 온 전압의 주사 신호가 상기 제1 노드에 인가되는 단계, 상기 제1 노드의 게이트 온 전압에 의해 상기 제2 트랜지스터가 턴 온되고, 상기 출력단으로 게이트 오프 전압의 제1 클록 신호가 주사 신호로 출력되는 단계, 및 상기 커패시터가 상기 제1 노드의 게이트 온 전압 및 상기 출력단의 게이트 오프 전압으로 충전되는 단계를 더 포함할 수 있다.
상기 제2 클록 신호는 상기 제1 클록 신호의 듀티 만큼 시프트된 신호일 수 있다.
상기 제2 클록 신호는 상기 제1 클록 신호의 1/2 듀티 만큼 시프트된 신호일 수 있다.
상기 제1 클록 신호가 게이트 온 전압으로 변동하는 단계, 상기 커패시터를 통한 부트스트랩에 의해 상기 제2 트랜지스터가 턴 온되는 단계, 및 상기 출력단으로 상기 게이트 온 전압의 제1 클록 신호가 주사 신호로 출력되는 단계를 더 포함할 수 있다.
상기 제2 클록 신호 및 상기 복수의 주사 구동 블록 중에서 뒤이어 배열된 주사 구동 블록의 게이트 온 전압의 주사 신호에 의해 상기 제2 노드에 게이트 온 전압이 인가되는 단계, 상기 제2 노드의 게이트 온 전압에 의해 상기 제1 트랜지스터가 턴 온되고 상기 출력단으로 게이트 오프 전압의 출력 제어신호가 주사 신호로 출력되는 단계, 및 상기 제2 노드의 게이트 온 전압에 의해 상기 제3 트랜지스터가 턴 온되어 상기 제1 노드에 게이트 오프 전압을 전달하고, 상기 제1 노드의 게이트 오프 전압에 의해 상기 제2 트랜지스터가 턴 오프되는 단계를 더 포함할 수 있다.
제안하는 주사 구동 장치는 클록 신호의 전압 변동에 따라 주사 신호가 흔들리는 것을 방지할 수 있고, 안정적으로 주사 신호를 출력할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 동시 발광 방식의 구동 동작을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 4는 도 3의 주사 구동 장치에 포함된 주사 구동 블록의 일 실시예를 나타내는 회로도이다.
도 5는 도 3의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 7은 도 6의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 또 다른 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 9는 도 8의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 10은 도 3, 6 및 8 중 어느 하나의 주사 구동 장치에 포함된 주사 구동 블록의 다른 실시예를 나타내는 회로도이다.
도 11은 도 3, 6 및 8 중 어느 하나의 주사 구동 장치에 포함된 주사 구동 블록의 또 다른 실시예를 나타내는 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 1을 참조하면, 표시장치는 신호 제어부(100), 주사 구동 장치(200), 데이터 구동부(300) 및 표시부(500)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들어 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(100)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 표시부(500) 및 데이터 구동부(300)의 동작 조건에 맞게 적절히 처리하고 주사 제어신호(CONT1), 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 주사 제어신호(CONT1)를 주사 구동 장치(200)에 전달한다. 신호 제어부(100)는 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 데이터 구동부(300)에 전달한다.
표시부(500)는 복수의 주사선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 신호선(S1~Sn, D1~Dm)에 연결되어 대략 행렬의 형태로 배열되는 복수의 화소(PX)를 포함한다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 표시부(500)의 복수의 화소(PX)는 외부로부터 제1 전원전압(VGH) 및 제2 전원전압(VGL)을 공급받는다.
주사 구동 장치(200)는 복수의 주사선(S1~Sn)에 연결되고, 주사 제어신호(CONT1)에 따라 화소(PX)에 대한 데이터 신호의 인가를 턴-온(turn on)시키는 게이트 온 전압(Von)과 턴-오프(turn off)시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호를 복수의 주사선(S1~Sn)에 인가한다.
주사 제어신호(CONT1)는 주사 시작 신호(SSP), 클록 신호(CLK), 출력 제어신호(GCK) 등을 포함한다. 주사 시작 신호(SSP)는 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호를 발생시키는 신호이다. 클록 신호(CLK)는 복수의 주사선(S1~Sn)에 순차적으로 주사 신호를 인가시키기 위한 동기 신호이다. 출력 제어신호(GCK)는 복수의 주사선(S1~Sn)에 주사 신호가 일괄적으로 인가되도록 제어하는 신호이다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 영상 데이터 신호(DAT)에 따른 계조 전압을 선택한다. 데이터 구동부(300)는 데이터 제어신호(CONT2)에 따라 선택한 계조 전압을 데이터 신호로서 복수의 데이터선(D1~Dm)에 인가한다.
상술한 구동 장치(100, 200, 300) 각각은 적어도 하나의 집적 회로 칩의 형태로 화소 영역 외부에 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(500)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착되거나, 또는 신호선(S1~Sn, D1~Dm)과 함께 화소 영역 외부에 집적될 수 있다.
본 발명에 따른 표시장치는 복수의 화소(PX) 각각에 데이터 신호가 전달되어 기입되는 주사 기간 및 복수의 화소(PX) 각각이 기입된 데이터 신호에 따라 발광하는 발광 기간을 포함하는 프레임을 이용한 동시 발광 방식으로 구동될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 동시 발광 방식의 구동 동작을 나타낸다.
도 2를 참조하면, 본 발명에 따른 표시장치가 유기발광 다이오드를 이용한 유기발광 표시장치인 것으로 가정하여 설명한다. 그러나 본 발명은 이에 한정되지 않으며 다양한 평판 표시장치에 적용될 수 있다.
표시장치의 구동 방식은 화소의 유기발광 다이오드의 구동 전압을 리셋하는 리셋 단계(a), 화소의 구동 트랜지스터의 문턱 전압을 보상하는 문턱전압 보상 단계(b), 복수의 화소 각각에 데이터 신호가 전달되는 주사 단계(c), 복수의 화소가 전달된 데이터 신호에 대응하여 발광하는 발광 단계(d)를 포함한다.
도시된 바와 같이, 주사 단계(c)는 각 주사선 별로 순차적으로 수행되나, 리셋 단계(a), 문턱전압 보상 단계(b), 발광 단계(d)는 표시부(500) 전체에서 동시에 일괄적으로 수행된다.
여기서, 본 발명에 따른 표시장치의 주사 구동 장치(200)는 주사 단계(c)에서 게이트 온 전압(Von)의 주사 신호를 복수의 주사선(S1~Sn)에 순차적으로 인가하고, 리셋 단계(a) 및 문턱전압 보상 단계(b)에서 게이트 온 전압(Von)의 주사 신호를 복수의 주사선(S1~Sn)에 동시에 인가한다. 즉, 주사 구동 장치(200)는 표시장치의 구동 단계에 따라 주사 신호의 순차적 인가 및 동시 인가를 수행한다.
도 3은 본 발명의 일 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 3을 참조하면, 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)을 포함한다. 각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 입력 신호를 입력받아 복수의 주사선(S1~Sn) 각각에 전달되는 주사 신호(S[1], S[2], S[3], S[4], ...)를 생성한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 각각은 제1 클록 신호 입력단(CK1), 제2 클록 신호 입력단(CK2), 출력 제어신호 입력단(GK), 제1 구동신호 입력단(Input1), 제2 구동신호 입력단(Input2) 및 출력단(OUT)을 포함한다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 중 홀수 번째 주사 구동 블록(210_1, 210_3, ...)의 제1 클록 신호 입력단(CK1)에는 제1 클록 신호(CLK1)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제2 클록 신호(CLK2)가 입력된다. 그리고 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...) 중 짝수 번째 주사 구동 블록(210_2, 210_4, ...)의 제1 클록 신호 입력단(CK1)에는 제2 클록 신호(CLK2)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제1 클록 신호(CLK1)가 입력된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 출력 제어신호 입력단(GK)에는 출력 제어신호(GCK)가 입력된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 제1 구동신호 입력단(Input1)에는 앞서 배열된 주사 구동 블록의 주사 신호가 입력되고, 제2 구동신호 입력단(Input2)에는 뒤이어 배열된 주사 구동 블록의 주사 신호가 입력된다. 즉, 홀수 번째 주사 구동 블록의 제1 구동 신호 입력단(Input1)에는 앞서 배열된 짝수 번째 주사 구동 블록의 주사 신호가 입력되고, 홀수 번째 주사 구동 블록의 제2 구동 신호 입력단(Input2)에는 뒤이어 배열된 짝수 번째 주사 구동 블록의 주사 신호가 입력된다. 짝수 번째 주사 구동 블록의 제1 구동 신호 입력단(Input1)에는 앞서 배열된 홀수 번째 주사 구동 블록의 주사 신호가 입력되고, 짝수 번째 주사 구동 블록의 제2 구동 신호 입력단(Input2)에는 뒤이어 배열된 홀수 번째 주사 구동 블록의 주사 신호가 입력된다.
다시 말해, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)이 순차적으로 주사 신호를 출력할 때, k번째 주사 구동 블록(210_k)의 제1 구동신호 입력단(Input1)에는 k-1번째 주사 구동 블록(210_k-1)의 주사 신호(S[k-1])가 입력되고, 제2 구동신호 입력단(Input2)에는 k+1번째 주사 구동 블록(210_k+1)의 주사 신호(S[k+1])가 입력된다. 이때, 첫 번째 주사 구동 블록(210_1)의 제1 구동신호 입력단(Input1)에는 주사 시작 신호(SSP)가 입력된다.
각 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 제1 클록 신호 입력단(CK1), 제2 클록 신호 입력단(CK2), 출력 제어신호 입력단(GK), 제1 구동신호 입력단(Input1) 및 제2 구동신호 입력단(Input2)으로 입력되는 신호에 따라 생성된 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력단(OUT)으로 출력한다.
첫 번째 주사 구동 블록(210_1)은 주사 시작 신호(SSP)를 입력받아 생성한 주사 신호(S[1])를 첫 번째 주사선(S1) 및 두 번째 주사 구동 블록(210_2)의 제1 구동신호 입력단(Input1)에 전달한다. k 번째 배열된 주사 구동 블록(210_k)은 k-1 번째 배열된 주사 구동 블록(210_k-1)에서 출력되는 주사 신호(S[k-1])를 입력받아 생성된 주사 신호(S[k])를 출력한다(1<k<=n).
도 4는 도 3의 주사 구동 장치에 포함된 주사 구동 블록의 일 실시예를 나타내는 회로도이다.
도 4를 참조하면, 주사 구동 블록은 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18) 및 복수의 커패시터(C11, C12)를 포함한다.
제1 트랜지스터(M11)는 제2 노드(N12)에 연결되는 게이트 전극, 출력 제어신호 입력단(GK)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다.
제2 트랜지스터(M12)는 제1 노드(N11)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CK2)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다. 상기 제1 트랜지스터(M11)의 타 전극 및 상기 제2 트랜지스터(M12)의 타 전극이 연결되어 있는 접점이 출력단(OUT)이다.
제3 트랜지스터(M13)는 제1 클록 신호 입력단(CK1)에 연결되는 게이트 전극, 제1 구동신호 입력단(Input1)에 연결되는 일 전극 및 제1 노드(N11)에 연결되는 타 전극을 포함한다.
제4 트랜지스터(M14)는 제1 클록 신호 입력단(CK1)에 연결되는 게이트 전극, 제7 트랜지스터(M17)의 타 전극에 연결되는 일 전극 및 제2 노드(N12)에 연결되는 타 전극을 포함한다.
제5 트랜지스터(M15)는 제1 구동신호 입력단(Input1)에 연결되는 게이트 전극, 제1 전원전압(VGH)에 연결되는 일 전극 및 제6 트랜지스터(M16)의 일 전극에 연결되는 타 전극을 포함한다.
제6 트랜지스터(M16)는 제1 클록 신호 입력단(CK1)에 연결되는 게이트 전극, 제5 트랜지스터(M15)의 타 전극에 연결되는 일 전극 및 제2 노드(N12)에 연결되는 타 전극을 포함한다.
제7 트랜지스터(M17)는 제2 구동신호 입력단(Input2)에 연결되는 게이트 전극, 제2 전원전압(VGL)에 연결되는 일 전극 및 제4 트랜지스터(M14)의 일 전극에 연결되는 타 전극을 포함한다.
제8 트랜지스터(M18)는 제2 노드(N12)에 연결되는 게이트 전극, 제1 전원전압(VGH)에 연결되는 일 전극 및 제1 노드(N11)에 연결되는 타 전극을 포함한다.
제1 커패시터(C11)는 제1 노드(N11)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다. 제2 커패시터(C12)는 출력 제어신호 입력단(GK)에 연결되는 일 전극 및 제2 노드(N12)에 연결되는 타 전극을 포함한다.
제1 전원전압(VGH)은 논리 하이 레벨의 전압을 가지고, 제2 전원전압(VGL)은 논리 로우 레벨의 전압을 가진다.
복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18)는 p-채널 전계 효과 트랜지스터이다. 복수의 트랜지스터(M11, M12, M13, M14, M15, M16, M17, M18)를 턴 온시키는 게이트 온 전압은 논리 로우 레벨의 전압이고 턴 오프시키는 게이트 오프 전압은 논리 하이 레벨의 전압이다.
도 5는 도 3의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 3 내지 5를 참조하면, 제안하는 주사 구동 장치는 리셋 단계(a) 및 문턱전압 보상 단계(b)에서 게이트 온 전압의 주사 신호를 복수의 주사선(S1~Sn)에 동시에 출력하고, 주사 단계(c)에서 게이트 온 전압의 주사 신호를 복수의 주사선(S1~Sn)에 순차적으로 출력한다.
t11~t12 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 동시에 출력되는 리셋 단계(a) 및 문턱전압 보상 단계(b) 중 어느 하나의 구간을 나타낸다. t11~t12 구간에서, 출력 제어신호(GCK)는 논리 로우 레벨의 전압으로 인가되고, 주사 시작 신호(SSP), 제1 클록 신호(CLK1) 및 제2 클록 신호(CLK2)는 논리 하이 레벨의 전압으로 인가된다.
복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)의 제1 클록 신호 입력단(CLK1)을 통하여 논리 하이 레벨의 제1 클록 신호(CLK1) 또는 제2 클록 신호(CLK2)가 인가된다. 제3 트랜지스터(M13), 제4 트랜지스터(M14) 및 제6 트랜지스터(M16)는 턴 오프된다. 제3 트랜지스터(M13), 제4 트랜지스터(M14) 및 제6 트랜지스터(M16)가 턴 오프되므로, 제1 노드(N12) 및 제2 노드(N12)는 플로팅 상태가 된다.
t11 시점에서 출력 제어신호(GCK)가 논리 하이 레벨에서 논리 로우 레벨의 전압으로 낮아지므로, 플로팅 상태의 제2 노드(N12)의 전압은 출력 제어신호(GCK)의 전압 변화에 따른 커플링에 의해 논리 로우 레벨로 낮아진다. 이에 따라, 제1 트랜지스터(M11) 및 제8 트랜지스터(M18)가 턴 온된다. 턴 온된 제8 트랜지스터(M18)를 통하여 제1 전원전압(VGH)이 제1 노드(N12)에 전달되고, 제2 트랜지스터(M12)가 턴 오프된다. 턴 온된 제1 트랜지스터(M11)를 통하여 출력단(OUT)으로 논리 로우 레벨의 출력 제어신호(GCK)가 전달된다.
이와 같이, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 논리 로우 레벨의 주사 신호(S[1], S[2], S[3], S[4], ...)를 동시에 출력한다.
t13 이후 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 순차적으로 출력되는 주사 단계(c)의 구간이다. t13 이후 구간에서 출력 제어신호(GCK)는 논리 하이 레벨의 전압으로 인가된다.
주사 시작 신호(SSP)는 t13~t14 구간에서 논리 로우 레벨의 전압으로 인가된다. 제1 클록 신호(CLK1)의 전압은 t13~t14 구간부터 1 수평 주기(1H, 수평 동기 신호(Hsync)의 주기)를 단위로 논리 로우 레벨 및 논리 하이 레벨로 반복하여 바뀐다. 제2 클록 신호(CLK2)의 전압은 t14~t15 구간부터 1 수평 주기(1H)를 단위로 논리 로우 레벨 및 논리 하이 레벨로 반복하여 바뀐다. 즉, 제2 클록 신호(CLK2)는 제1 클록 신호(CLK1)가 제1 주사 클록 신호(CLK1)의 듀티(duty)만큼 시프트된 신호이다. 클록 신호의 듀티는 주사 구동 블록에 포함되는 트랜지스터를 턴 온시키는 전압이 인가되는 구간을 의미한다.
t13~t14 구간에서, 첫 번째 주사 구동 블록(210_1)의 제1 구동신호 입력단(Input1)에 논리 로우 레벨의 주사 시작 신호(SSP)가 인가되고, 제1 클록 신호 입력단(CK1)에 논리 로우 레벨의 제1 클록 신호(CLK1)가 인가된다. 제3 트랜지스터(M13), 제4 트랜지스터(M14), 제5 트랜지스터(M15) 및 제6 트랜지스터(M16)가 턴 온 된다. 제1 노드(N11)에는 논리 로우 레벨의 전압이 전달되고, 제2 노드(N12)에는 논리 하이 레벨의 전압이 전달된다. 제1 트랜지스터(M11)는 턴 오프되고, 제2 트랜지스터(M12)가 턴 온 된다. 턴 온 된 제2 트랜지스터(M12)를 통해 논리 하이 레벨의 전압이 출력단(OUT)으로 전달된다. 제1 커패시터(C11)는 제1 노드(N11)의 논리 로우 레벨의 전압 및 출력단(OUT)의 논리 하이 레벨의 전압에 의한 전압차로 충전된다.
t14~t15 구간에서, 첫 번째 주사 구동 블록(210_1)의 제1 클록 신호 입력단(CLK1)에는 논리 하이 레벨의 제1 클록 신호(CLK1)가 인가되고, 제2 클록 신호 입력단(CK2)에는 논리 로우 레벨의 제2 클록 신호(CLK2)가 인가된다. 제3 트랜지스터(M13), 제4 트랜지스터(M14) 및 제6 트랜지스터(M16)가 턴 오프되어 제1 노드(N11) 및 제2 노드(N12)는 플로팅 상태가 된다. 제2 노드(N12)의 전압은 논리 하이 레벨을 유지한다. 제2 트랜지스터(M12)는 제1 커패시터(C11)를 통한 부트스트랩에 의해 완전히 턴 온된다. 턴 온된 제2 트랜지스터(M12)를 통해 논리 로우 레벨의 전압이 출력단(OUT)으로 전달된다. 이에 따라, 첫 번째 주사 구동 블록(210_1)은 논리 로우 레벨의 주사 신호(S[1])를 출력한다.
t14~t15 구간에서, 첫 번째 주사 구동 블록(210_1)의 논리 로우 레벨의 주사 신호(S[1])는 두 번째 주사 구동 블록(210_2)의 제1 구동신호 입력단(Input1)에 인가된다. 두 번째 주사 구동 블록(210_2)의 제1 클록 신호 입력단(CK1)에는 논리 로우 레벨의 제2 클록 신호(CLK2)가 인가되고, 제2 클록 신호 입력단(CK2)에는 논리 하이 레벨의 제1 클록 신호(CLK1)가 인가된다. 두 번째 주사 구동 블록(210_2)은 첫 번째 주사 구동 블록(210_1)의 t14~t15 구간에서의 동작과 동일하게 동작하여 제1 커패시터(C11)를 제1 노드(N11)의 논리 로우 레벨의 전압 및 출력단(OUT)의 논리 하이 레벨의 전압에 의한 전압차로 충전시킨다.
t15~t16 구간에서, 두 번째 주사 구동 블록(210_2)의 제1 클록 신호 입력단(CK1)에는 논리 하이 레벨의 제2 클록 신호(CLK2)가 인가되고, 제2 클록 신호 입력단(CK2)에는 논리 로우 레벨의 제1 클록 신호(CLK1)가 인가된다. 두 번째 주사 구동 블록(210_2)은 첫 번째 주사 구동 블록(210_1)의 t14~t15 구간에서의 동작과 동일하게 동작하여 논리 로우 레벨의 주사 신호(S[2])를 출력한다.
t15~t16 구간에서, 첫 번째 주사 구동 블록(210_1)의 제2 구동신호 입력단(Input2)에는 두 번째 주사 구동 블록(210_2)의 논리 로우 레벨의 주사 신호(S[2])가 전달된다. 첫 번째 주사 구동 블록(210_1)의 제4 트랜지스터(M14)는 논리 로우 레벨의 제1 클록 신호(CLK1)에 의해 턴 온되고, 제7 트랜지스터(M17)는 논리 로우 레벨의 두 번째 주사 구동 블록(210_2)의 주사 신호(S[2])에 의해 턴 온된다. 첫 번째 주사 구동 블록(210_1)의 제2 노드(N12)에는 제2 전원전압(VGL)의 논리 로우 레벨의 전압이 전달된다. 제1 트랜지스터(M11) 및 제8 트랜지스터(M18)가 턴 온된다. 턴 온된 제1 트랜지스터(M11)를 통해 논리 하이 레벨의 전압이 출력단(OUT)으로 전달된다. 제1 노드(N11)에는 턴 온된 제8 트랜지스터(M18)를 통해 제1 전원전압(VGH)이 전달된다.
이와 같이, 논리 로우 레벨의 주사 신호를 출력한 후 제8 트랜지스터(M18)를 턴 온시켜 제1 노드(N11)로 제1 전원전압(VGH)을 전달함으로써, 첫 번째 주사 구동 블록(210_1)의 주사 신호(S[1])가 제2 클록 신호 입력단(CK2)으로 인가되는 클록 신호에 의해 흔들리지 않도록 한다.
상술한 방식으로, 복수의 주사 구동 블록(210_1, 210_2, 210_3, 210_4, ...)은 순차적으로 논리 로우 레벨의 주사 신호(S[1], S[2], S[3], S[4], ...)를 출력한다.
만일, 주사 구동 블록이 논리 로우 레벨의 주사 신호를 출력한 후, 제1 노드(N11)로 논리 하이 레벨의 전압이 전달되지 않으면, 제2 클록 신호 입력단(CK2)으로 입력되는 클록 신호의 전압 변동에 의해 제1 노드(N11)의 전압이 흔들리게 된다. 제1 노드(N11)와 출력단(OUT)의 커플링에 의해 제1 노드(N11)의 전압이 흔들림에 따라 출력단(OUT)의 출력 신호가 흔들리게 된다.
그러나, 제안하는 주사 구동 장치는 주사 구동 블록이 논리 로우 레벨의 주사 신호를 출력한 이후, 그 다음의 주사 구동 블록의 주사 신호를 이용하여 제8 트랜지스터를 턴 온시켜 제1 노드(N11)로 논리 하이 레벨의 전압이 전달되도록 함으로써, 주사 구동 블록의 출력 신호가 흔들리는 것을 방지할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 6을 참조하면, 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)을 포함한다. 각 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 도 4의 주사 구동 블록과 같이 구성될 수 있다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 중 첫 번째 주사 구동 블록(220_1)의 제1 클록 신호 입력단(CK1)에는 제1 클록 신호(CLK1)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제3 클록 신호(CLK3)가 입력된다. 두 번째 주사 구동 블록(220_2)의 제1 클록 신호 입력단(CK1)에는 제2 클록 신호(CLK2)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제4 클록 신호(CLK4)가 입력된다. 세 번째 주사 구동 블록(220_3)의 제1 클록 신호 입력단(CK1)에는 제3 클록 신호(CLK3)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제1 주사 클록 신호(CLK1)가 입력된다. 네 번째 주사 구동 블록(220_4)의 제1 클록 신호 입력단(CK1)에는 제4 클록 신호(CLK4)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제2 클록 신호(CLK2)가 입력된다.
제2 클록 신호(CLK2)는 제1 클록 신호(CLK1)가 제1 클록 신호(CLK1)의 1/2 듀티만큼 시프트된 신호이고, 제3 클록 신호(CLK3)는 제2 클록 신호(CLK2)가 제2 클록 신호(CLK2)의 1/2 듀티만큼 시프트된 신호이고, 제4 클록 신호(CLK4)는 제3 클록 신호(CLK3)가 제3 클록 신호(CLK3)의 1/2 듀티만큼 시프트된 신호이다.
이와 같이, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...) 중 어느 하나의 제1 주사 구동 블록의 제2 클록 신호 입력단(CK2)에는 제1 클록 신호 입력단(CK1)에 입력되는 클록 신호의 듀티 만큼 시프트된 클록 신호가 입력된다. 그리고 제1 주사 구동 블록에 뒤이어 배열되는 제2 주사 구동 블록의 제1 클록 신호 입력단(CK1)에는 제1 주사 구동 블록의 제1 클록 신호 입력단(CK1)에 입력된 클록 신호의 1/2 듀티 만큼 시프트된 클록 신호가 입력된다. 제2 주사 구동 블록의 제2 클록 신호 입력단(CK2)에는 제1 주사 구동 블록의 제2 클록 신호 입력단(CK2)에 입력된 클록 신호의 1/2 듀티 만큼 시프트된 클록 신호가 입력된다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)의 출력 제어신호 입력단(GK)에는 출력 제어신호(GCK)가 입력된다.
복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)이 순차적으로 주사 신호를 출력할 때, k번째 주사 구동 블록(220_k)의 제1 구동신호 입력단(Input1)에는 k-1번째 주사 구동 블록(220_k-1)의 주사 신호(S[k-1])가 입력되고, 제2 구동신호 입력단(Input2)에는 k+2번째 주사 구동 블록(220_k+2)의 주사 신호(S[k+2])가 입력된다. 이때, 첫 번째 주사 구동 블록(220_1)의 제1 구동신호 입력단(Input1)에는 주사 시작 신호(SSP)가 입력된다.
도 7은 도 6의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 4, 6 및 7을 참조하면, 도 6의 주사 구동 장치에 포함된 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 도 4와 같이 구성된다.
t21~t22 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 동시에 출력되는 리셋 단계(a) 및 문턱전압 보상 단계(b) 중 어느 하나의 구간을 나타낸다. t21~t22 구간에서의 구동 동작은 도 5에서 설명한 t11~t12 구간에서의 구동 동작과 동일하므로 설명을 생략한다.
t23 이후 구간은 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 순차적으로 출력되는 주사 단계(c)의 구간을 나타낸다. t23 이후 구간에서 출력 제어신호(GCK)는 논리 하이 레벨의 전압으로 인가된다. 게이트 온 전압의 주사 신호가 복수의 주사선(S1~Sn)에 순차적으로 출력되는 구간에서, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)의 제1 클록 신호 입력단(CK1)에 입력되는 클록 신호의 1 듀티만큼 시프트된 클록 신호가 제2 클록 신호 입력단(CK2)에 입력된다.
주사 시작 신호(SSP)는 t23~t25 구간에서 논리 로우 레벨의 전압으로 인가된다. 제1 클록 신호(CLK1)의 전압은 t23~t25 구간부터 2 수평 주기를 단위로 논리 로우 레벨 및 논리 하이 레벨로 반복하여 바뀐다. 제2 클록 신호(CLK2)의 전압은 t24~t26 구간부터 2 수평 주기를 단위로 논리 로우 레벨 및 논리 하이 레벨로 반복하여 바뀐다. 제3 클록 신호(CLK3)의 전압은 t25~t27 구간부터 2 수평 주기를 단위로 논리 로우 레벨 및 논리 하이 레벨로 반복하여 바뀐다. 제4 클록 신호(CLK4)는 t26~t28 구간부터 2 수평 주기를 단위로 논리 로우 레벨 및 논리 하이 레벨로 반복하여 바뀐다.
즉, 제2 클록 신호(CLK2)는 제1 클록 신호(CLK1)가 제1 클록 신호(CLK1)의 1/2 듀티만큼 시프트된 신호이고, 제3 클록 신호(CLK3)는 제2 클록 신호(CLK2)가 제2 클록 신호(CLK2)의 1/2 듀티만큼 시프트된 신호이고, 제4 클록 신호(CLK4)는 제3 클록 신호(CLK3)가 제3 클록 신호(CLK3)의 1/2 듀티만큼 시프트된 신호이다.
t23~t25 구간에서, 첫 번째 주사 구동 블록(220_1)의 제1 구동신호 입력단(Input1)에 논리 로우 레벨의 주사 시작 신호(SSP)가 인가되고, 제1 클록 신호 입력단(CK1)에 논리 로우 레벨의 제1 클록 신호(CLK1)가 인가된다. 제1 노드(N11)에는 논리 로우 레벨의 전압이 전달되고, 제2 노드(N12)에는 논리 하이 레벨의 전압이 전달된다. 제2 트랜지스터(M12)가 턴 온 되고, 턴 온 된 제2 트랜지스터(M12)를 통해 논리 하이 레벨의 전압이 출력단(OUT)으로 전달된다. 제1 커패시터(C11)는 제1 노드(N11)의 논리 로우 레벨의 전압 및 출력단(OUT)의 논리 하이 레벨의 전압에 의한 전압차로 충전된다.
t25~t27 구간에서, 첫 번째 주사 구동 블록(220_1)의 제1 클록 신호 입력단(CK1)에는 논리 하이 레벨의 제1 클록 신호(CLK1)가 인가되고, 제2 클록 신호 입력단(CK2)에는 논리 로우 레벨의 제3 클록 신호(CLK3)가 인가된다. 제1 노드(N12) 및 제2 노드(N12)는 플로팅 상태가 된다. 제2 노드(N12)의 전압은 논리 하이 레벨을 유지한다. 제2 트랜지스터(M12)는 제1 커패시터(C11)를 통한 부트스트랩에 의해 턴 온된다. 턴 온된 제2 트랜지스터(M12)를 통해 논리 로우 레벨의 전압이 출력단(OUT)으로 전달된다. 이에 따라, 첫 번째 주사 구동 블록(210_1)은 논리 로우 레벨의 주사 신호(S[1])를 출력한다.
제2 클록 신호(CLK2)가 t24~t26 구간 동안 논리 로우 레벨로 인가되고, t25~t27 구간 동안 첫 번째 주사 구동 블록(220_1)의 논리 로우 레벨의 주사 신호(S[1])가 두 번째 주사 구동 블록(220_2)의 제1 구동신호 입력단(Input1)에 인가된다. 이에 따라, 두 번째 주사 구동 블록(220_2)은 t25~t26 구간 동안 제1 커패시터(C11)를 제1 노드(N11)의 논리 로우 레벨의 전압 및 출력단(OUT)의 논리 하이 레벨의 전압에 의한 전압차로 충전시킨다.
t26~t28 구간에서, 두 번째 주사 구동 블록(220_2)의 제1 클록 신호 입력단(CK1)에는 논리 하이 레벨의 제2 클록 신호(CLK2)가 인가되고, 제2 클록 신호 입력단(CK2)에는 논리 로우 레벨의 제4 클록 신호(CLK4)가 인가된다. 두 번째 주사 구동 블록(220_2)은 첫 번째 주사 구동 블록(220_1)의 t25~t27 구간에서의 동작과 동일하게 동작하여 논리 로우 레벨의 주사 신호(S[2])를 출력한다.
t27~t29 구간에서, 세 번째 주사 구동 블록(220_3)은 두 번째 주사 구동 블록(220_2)과 동일한 방식으로 구동하여 논리 로우 레벨의 주사 신호(S[3])를 출력한다. 세 번째 주사 구동 블록(220_3)의 논리 로우 레벨의 주사 신호(S[3])는 첫 번째 주사 구동 블록(220_1)의 제2 구동신호 입력단(Input2)에 전달된다. 첫 번째 주사 구동 블록(220_1)의 제4 트랜지스터(M14)는 논리 로우 레벨의 제1 클록 신호(CLK1)에 의해 턴 온되고, 제7 트랜지스터(M17)는 논리 로우 레벨의 세 번째 주사 구동 블록(220_3)의 주사 신호(S[3])에 의해 턴 온된다. 첫 번째 주사 구동 블록(220_1)의 제2 노드(N12)에는 제2 전원전압(VGL)이 전달된다. 첫 번째 주사 구동 블록(220_1)의 제1 트랜지스터(M11) 및 제8 트랜지스터(M18)가 턴 온된다. 턴 온된 제1 트랜지스터(M11)를 통해 논리 하이 레벨의 전압이 출력단(OUT)으로 전달된다. 이때, 제1 노드(N11)에는 턴 온된 제8 트랜지스터(M18)를 통해 제1 전원전압(VGH)이 전달된다.
이와 같이, 논리 로우 레벨의 주사 신호를 출력한 후 제8 트랜지스터(M18)를 턴 온시켜 제1 노드(N11)로 제1 전원전압(VGH)을 전달함으로써, 첫 번째 주사 구동 블록(220_1)의 주사 신호(S[1])가 제2 클록 신호 입력단(CK2)으로 인가되는 클록 신호에 의해 흔들리지 않도록 한다.
상술한 방식으로, 복수의 주사 구동 블록(220_1, 220_2, 220_3, 220_4, ...)은 듀티가 2 수평 주기인 주사 신호(S[1], S[2], S[3], S[4], ...)를 1 수평 주기씩 시프트하여 순차적으로 출력한다.
도 8은 본 발명의 또 다른 실시예에 따른 주사 구동 장치의 구성을 나타내는 블록도이다.
도 8을 참조하면, 주사 구동 장치는 순차적으로 배열되는 복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)을 포함한다. 각 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)은 도 4의 주사 구동 블록과 같이 구성될 수 있다.
복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...) 중 첫 번째 주사 구동 블록(230_1)의 제1 클록 신호 입력단(CK1)에는 제1 클록 신호(CLK1)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제2 클록 신호(CLK2)가 입력된다. 두 번째 주사 구동 블록(230_2)의 제1 클록 신호 입력단(CK1)에는 제2 클록 신호(CLK2)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제3 클록 신호(CLK3)가 입력된다. 세 번째 주사 구동 블록(230_3)의 제1 클록 신호 입력단(CK1)에는 제3 클록 신호(CLK3)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제4 클록 신호(CLK4)가 입력된다. 네 번째 주사 구동 블록(230_4)의 제1 클록 신호 입력단(CK1)에는 제4 클록 신호(CLK4)가 입력되고, 제2 클록 신호 입력단(CK2)에는 제1 클록 신호(CLK1)가 입력된다.
제2 클록 신호(CLK2)는 제1 클록 신호(CLK1)가 제1 클록 신호(CLK1)의 1/2 듀티만큼 시프트된 신호이고, 제3 클록 신호(CLK3)는 제2 클록 신호(CLK2)가 제2 클록 신호(CLK2)의 1/2 듀티만큼 시프트된 신호이고, 제4 클록 신호(CLK4)는 제3 클록 신호(CLK3)가 제3 클록 신호(CLK3)의 1/2 듀티만큼 시프트된 신호이다.
이와 같이, 복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)의 제1 클록 신호 입력단(CK1)에 입력되는 클록 신호의 1/2 듀티만큼 시프트된 클록 신호가 제2 클록 신호 입력단(CK2)에 입력되도록 구성된다.
복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)의 출력 제어신호 입력단(GK)에는 출력 제어신호(GCK)가 입력된다.
복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)이 순차적으로 주사 신호를 출력할 때, k번째 주사 구동 블록(230_k)의 제1 구동신호 입력단(Input1)에는 k-1번째 주사 구동 블록(230_k-1)의 주사 신호(S[k-1])가 입력되고, 제2 구동신호 입력단(Input2)에는 k+2번째 주사 구동 블록(230_k+2)의 주사 신호(S[k+2])가 입력된다. 이때, 첫 번째 주사 구동 블록(230_1)의 제1 구동신호 입력단(Input1)에는 주사 시작 신호(SSP)가 입력된다.
도 9는 도 8의 주사 구동 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 4, 8 및 9를 참조하면, 도 8의 주사 구동 장치에 포함된 복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)은 도 4와 같이 구성된다. 도 6의 주사 구동 장치와의 차이점 위주로 설명한다.
복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)의 제1 클록 신호 입력단(CK1)에 입력되는 클록 신호의 1/2 듀티만큼 시프트된 클록 신호가 제2 클록 신호 입력단(CK2)에 입력된다. 도 7의 구동 방법과 비교할 때, 복수의 주사 구동 블록(230_1, 230_2, 230_3, 230_4, ...)의 제1 커패시터(C11)를 충전시키는 시간이 1/2로 줄어들고, 주사 신호를 논리 로우 레벨로 출력한 후 논리 하이 레벨로 출력하기 위한 승압 시간(rising time)을 줄일 수 있다.
이에 대해, 첫 번째 주사 구동 블록(230_1)을 예로 들어 설명한다.
주사 시작 신호(SSP) 및 제1 클록 신호(CLK1)가 논리 로우 레벨로 입력되고, 제2 클록 신호(CLK2)가 논리 하이 레벨로 입력되는 t33~t34 구간 동안 제1 커패시터(C11)가 충전된다. t34 시점에 제2 클록 신호(CLK2)가 논리 로우 레벨로 입력됨에 따라 제1 커패시터(C11)의 충전은 중단되고 논리 로우 레벨의 주사 신호(S[1])가 출력된다. 즉, 제1 커패시터(C11)는 1 수평 주기 동안 충전된다. 도 7의 구동 방법과 비교하여, 제1 커패시터(C11)를 충전시키는 시간이 1/2로 줄어든다.
t36 시점에, 세 번째 주사 구동 블록(230_3)에서 출력되는 논리 로우 레벨의 주사 신호(S[3])가 첫 번째 주사 구동 블록(230_1)의 제2 구동 신호 입력단(Input2)에 전달되어 제7 트랜지스터(M17)를 턴 온시킨다. 이때, 제1 클록 신호(CLK1)는 논리 하이 레벨로 인가되고 있으므로, 제4 트랜지스터(M14)는 턴 오프 상태이고, 제2 전원전압(VGL)은 제2 노드(N12)로 전달되지 않는다. 따라서, 제1 노드(N11)의 전압은 논리 로우 레벨을 유지하고, 제2 클록 신호 입력단(CK2)으로 인가되는 제2 클록 신호(CLK2)가 지속적으로 출력된다. t36 시점에서 제2 클록 신호(CLK2)는 논리 하이 레벨로 상승하여 출력단(OUT)으로 논리 하이 레벨의 전압을 전달한다.
t37 시점에 제1 클록 신호(CLK1)가 논리 로우 레벨로 낮아지고, 제4 트랜지스터(M14)가 턴 온된다. 제2 전원전압(VGL)이 제2 노드(N12)에 전달되어 제1 트랜지스터(M11) 및 제8 트랜지스터(M18)를 턴 온 시킨다. 턴 온된 제1 트랜지스터(M11)를 통해 논리 하이 레벨의 전압이 출력단(OUT)으로 전달된다.
도 7의 구동 방법에서는, 제2 트랜지스터(M12)는 제1 트랜지스터(M11)에 비해 상대적으로 큰 사이즈를 가진다. 제1 노드(N11)에 논리 하이 레벨의 전압이 전달되고 제2 노드(N12)에 논리 로우 레벨의 전압이 전달될 때, 제1 트랜지스터(M11)가 턴 온되는 시간에 비해 제2 트랜지스터(M12)가 턴 오프되는 시간이 길어질 수 있다. 또한, 제2 클록신호 입력단(CK2)으로 입력되는 클록 신호의 전압 변동에 지연이 발생할 수 있다. 이에 따라, 제1 트랜지스터(M12)를 통하여 논리 하이 레벨의 전압이 출력단(OUT)으로 전달될 때, 제2 트랜지스터(M12)를 통하여 논리 로우 레벨의 전압이 출력단(OUT)으로 일시적으로 전달되어 출력단(OUT)의 전압이 논리 로우 레벨에서 논리 하이 레벨로 상승하는 승압 시간이 증가할 수 있다.
도 9의 구동 방법에서는, 주사 구동 블록에서 주사 신호를 논리 로우 레벨로 출력한 후 논리 하이 레벨로 출력하는 경우, 턴 온되어 있는 제2 트랜지스터(M12)를 통해 논리 하이 레벨의 전압이 출력단(OUT)으로 먼저 전달되도록 하고, 이후에 제2 트랜지스터(M12)를 턴 오프시키고 제1 트랜지스터(M11)를 턴 온시킨다. 이에 따라, 출력단(OUT)의 전압이 논리 로우 레벨에서 논리 하이 레벨로 상승하는 승압 시간을 줄일 수 있다.
도 10은 도 3, 6 및 8 중 어느 하나의 주사 구동 장치에 포함된 주사 구동 블록의 다른 실시예를 나타내는 회로도이다.
도 10을 참조하면, 주사 구동 블록은 복수의 트랜지스터(M21, M22, M23, M24, M25, M26, M27, M28) 및 복수의 커패시터(C21, C22)를 포함한다.
제1 트랜지스터(M21)는 제2 노드(N22)에 연결되는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다.
제2 트랜지스터(M22)는 제1 노드(N21)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다.
제3 트랜지스터(M23)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제1 구동신호 입력단(Input1)에 연결되는 일 전극 및 제1 노드(N21)에 연결되는 타 전극을 포함한다.
제4 트랜지스터(M24)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제7 트랜지스터(M27)의 타 전극에 연결되는 일 전극 및 제2 노드(N22)에 연결되는 타 전극을 포함한다.
제5 트랜지스터(M25)는 제1 구동신호 입력단(Input1)에 연결되는 게이트 전극, 제1 전원전압(VGH)에 연결되는 일 전극 및 제6 트랜지스터(M26)의 일 전극에 연결되는 타 전극을 포함한다.
제6 트랜지스터(M26)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제5 트랜지스터(M25)의 타 전극에 연결되는 일 전극 및 제2 노드(N22)에 연결되는 타 전극을 포함한다.
제7 트랜지스터(M27)는 제2 구동신호 입력단(Input2)에 연결되는 게이트 전극, 제2 구동신호 입력단(Input2)에 연결되는 일 전극 및 제4 트랜지스터(M24)의 일 전극에 연결되는 타 전극을 포함한다.
제8 트랜지스터(M28)는 제2 노드(N22)에 연결되는 게이트 전극, 제1 전원전압(VGH)에 연결되는 일 전극 및 제1 노드(N21)에 연결되는 타 전극을 포함한다.
제1 커패시터(C21)는 제1 노드(N21)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다. 제2 커패시터(C22)는 출력 제어신호 입력단(GCK)에 연결되는 일 전극 및 제2 노드(N22)에 연결되는 타 전극을 포함한다.
도 4의 주사 구동 블록과 비교하여, 제7 트랜지스터(M27)의 일 전극에 제2 전원전압(VGL)이 연결되지 않고 제2 구동신호 입력단(Input2)이 연결된다. 즉, 제2 구동신호 입력단(Input2)에 입력되는 주사 신호(도 3에서 k+1번째 주사 구동 블록의 주사 신호, 또는 도 6 및 8에서 k+2번째 주사 구동 블록의 주사 신호)를 제7 트랜지스터(M27)에 다이오드 연결하여 제2 전원전압(VGL)을 사용하지 않을 수 있다.
도 11은 도 3, 6 및 8 중 어느 하나의 주사 구동 장치에 포함된 주사 구동 블록의 또 다른 실시예를 나타내는 회로도이다.
도 11을 참조하면, 주사 구동 블록은 복수의 트랜지스터(M31, M32, M33, M34, M35, M36, M37, M38) 및 복수의 커패시터(C31, C32)를 포함한다.
제1 트랜지스터(M31)는 제2 노드(N32)에 연결되는 게이트 전극, 출력 제어신호 입력단(GCK)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다.
제2 트랜지스터(M32)는 제1 노드(N31)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다.
제3 트랜지스터(M33)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제1 구동신호 입력단(Input1)에 연결되는 일 전극 및 제1 노드(N31)에 연결되는 타 전극을 포함한다.
제4 트랜지스터(M34)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제7 트랜지스터(M37)의 타 전극에 연결되는 일 전극 및 제2 노드(N32)에 연결되는 타 전극을 포함한다.
제5 트랜지스터(M35)는 제1 구동신호 입력단(Input1)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되는 일 전극 및 제6 트랜지스터(M36)의 일 전극에 연결되는 타 전극을 포함한다.
제6 트랜지스터(M36)는 제1 클록 신호 입력단(CLK1)에 연결되는 게이트 전극, 제5 트랜지스터(M35)의 타 전극에 연결되는 일 전극 및 제2 노드(N32)에 연결되는 타 전극을 포함한다.
제7 트랜지스터(M37)는 제2 구동신호 입력단(Input2)에 연결되는 게이트 전극, 제2 전원전압(VGL)에 연결되는 일 전극 및 제4 트랜지스터(M34)의 일 전극에 연결되는 타 전극을 포함한다.
제8 트랜지스터(M38)는 제2 노드(N32)에 연결되는 게이트 전극, 제2 클록 신호 입력단(CLK2)에 연결되는 일 전극 및 제1 노드(N31)에 연결되는 타 전극을 포함한다.
제1 커패시터(C31)는 제1 노드(N31)에 연결되는 일 전극 및 출력단(OUT)에 연결되는 타 전극을 포함한다. 제2 커패시터(C32)는 출력 제어신호 입력단(GCK)에 연결되는 일 전극 및 제2 노드(N32)에 연결되는 타 전극을 포함한다.
도 4의 주사 구동 블록과 비교하여, 제5 트랜지스터(M35)의 일 전극 및 제8 트랜지스터(M38)의 일 전극에 제1 전원전압(VGH)이 연결되지 않고 제2 클록 신호 입력단(CLK2)이 연결된다. 즉, 제1 클록 신호 입력단(CLK1)으로 입력되는 클록 신호가 논리 로우 레벨일 때, 논리 하이 레벨로 인가되는 클록 신호를 이용함으로써 제1 전원전압(VGH)을 사용하지 않을 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 주사 구동 장치
210 : 주사 구동 블록
300 : 데이터 구동부
500 : 표시부

Claims (25)

  1. 순차적으로 배열되는 복수의 주사 구동 블록을 포함하고, 상기 복수의 주사 구동 블록 각각은,
    제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드;
    상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 제2 전원전압이 전달되는 제2 노드;
    상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터; 및
    상기 제2 노드에 연결되어 있는 게이트 전극, 제1 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 상기 복수의 주사 구동 블록 각각의 출력단인 주사 구동 장치.
  2. 제1 항에 있어서,
    상기 제1 클록 신호 입력단에 연결되는 게이트 전극, 상기 제1 구동신호 입력단에 연결되는 일 전극 및 상기 제1 노드에 연결되는 타 전극을 포함하는 제4 트랜지스터를 더 포함하는 주사 구동 장치.
  3. 제1 항에 있어서,
    상기 제1 구동 신호 입력단에 연결되는 게이트 전극, 상기 제1 전원전압에 연결되는 일 전극을 포함하는 제5 트랜지스터; 및
    상기 제1 클록 신호 입력단에 연결되는 게이트 전극, 상기 제5 트랜지스터의 타 전극에 연결되는 일 전극 및 상기 제2 노드에 연결되는 타 전극을 포함하는 제6 트랜지스터를 더 포함하는 주사 구동 장치.
  4. 제1 항에 있어서,
    상기 제2 구동 신호 입력단에 연결되는 게이트 전극, 상기 제2 전원전압에 연결되는 일 전극을 포함하는 제7 트랜지스터; 및
    상기 제1 클록 신호 입력단에 연결되는 게이트 전극, 상기 제7 트랜지스터의 타 전극에 연결되는 일 전극 및 상기 제2 노드에 연결되는 타 전극을 포함하는 제8 트랜지스터를 더 포함하는 주사 구동 장치.
  5. 제1 항에 있어서,
    상기 제1 노드에 연결되는 일 전극 및 상기 출력단에 연결되는 타 전극을 포함하는 제1 커패시터를 더 포함하는 주사 구동 장치.
  6. 제1 항에 있어서,
    상기 출력제어 신호가 입력되는 일 전극 및 상기 제2 노드에 연결되는 타 전극을 포함하는 제2 커패시터를 포함하는 주사 구동 장치.
  7. 제1 항에 있어서,
    상기 복수의 주사 구동 블록 중 복수의 홀수 번째 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 제2 클록 신호가 입력되고,
    상기 복수의 주사 구동 블록 중 복수의 짝수 번째 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호가 입력되는 주사 구동 장치.
  8. 제7 항에 있어서,
    상기 제2 클록 신호는 상기 제1 클록 신호의 듀티만큼 시프트된 신호인 주사 구동 장치.
  9. 제8 항에 있어서,
    상기 복수의 홀수 번째 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 짝수 번째 주사 구동 블록의 주사 신호가 입력되고, 상기 복수의 홀수 번째 주사 구동 블록의 제2 구동 신호 입력단에는 뒤이어 배열된 짝수 번째 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  10. 제9 항에 있어서,
    상기 복수의 짝수 번째 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 홀수 번째 주사 구동 블록의 주사 신호가 입력되고, 상기 복수의 짝수 번째 주사 구동 블록의 제2 구동 신호 입력단에는 뒤이어 배열된 홀수 번째 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  11. 제1 항에 있어서,
    상기 복수의 주사 구동 블록 중 어느 하나의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호의 듀티 만큼 시프트된 제3 클록 신호가 입력되고,
    상기 제1 주사 구동 블록에 뒤이어 배열되는 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제1 클록 신호의 1/2 듀티 만큼 시프트된 제2 클럭 신호가 입력되고, 상기 제2 주사 구동 블록의 제2 클록 신호 입력단에는 상기 제3 클록 신호의 1/2 듀티 만큼 시프트된 제4 클록 신호가 입력되는 주사 구동 장치.
  12. 제11 항에 있어서,
    상기 제1 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 주사 구동 블록의 주사 신호가 입력되고, 상기 제1 주사 구동 블록의 제2 구동 신호 입력단에는 상기 제2 주사 구동 블록에 뒤이어 배열된 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  13. 제12 항에 있어서,
    상기 제2 주사 구동블록의 제1 구동 신호 입력단에는 상기 제1 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  14. 제1 항에 있어서,
    상기 복수의 주사 구동 블록 중 어느 하나의 제1 주사 구동 블록의 제1 클록 신호 입력단에는 제1 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제1 클록 신호의 1/2 듀티 만큼 시프트된 제2 클록 신호가 입력되고,
    상기 제1 주사 구동 블록에 뒤이어 배열되는 제2 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제2 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제2 클록 신호의 1/2 듀티 만큼 시프트된 제3 클록 신호가 입력되고,
    상기 제2 주사 구동 블록에 뒤이어 배열되는 제3 주사 구동 블록의 제1 클록 신호 입력단에는 상기 제3 클록 신호가 입력되고, 제2 클록 신호 입력단에는 상기 제3 클록 신호의 1/2 듀티 만큼 시프트된 제4 클록 신호가 입력되는 주사 구동 장치.
  15. 제14 항에 있어서,
    상기 제1 주사 구동 블록의 제1 구동 신호 입력단에는 앞서 배열된 주사 구동 블록의 주사 신호가 입력되고, 상기 제1 주사 구동 블록의 제2 구동 신호 입력단에는 상기 제3 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  16. 제15 항에 있어서,
    상기 제2 주사 구동블록의 제1 구동 신호 입력단에는 상기 제1 주사 구동 블록의 주사 신호가 입력되는 주사 구동 장치.
  17. 제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드;
    상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 상기 제2 구동신호 입력단에 입력되는 신호가 전달되는 제2 노드;
    상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터; 및
    상기 제2 노드에 연결되어 있는 게이트 전극, 제1 전원전압에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 출력단인 주사 구동 장치.
  18. 제1 클록 신호 입력단에 입력되는 클록 신호에 따라 제1 구동신호 입력단에 입력되는 신호가 전달되는 제1 노드;
    상기 제1 클록 신호 입력단에 입력되는 클록 신호 및 제2 구동신호 입력단에 입력되는 신호에 따라 제2 전원전압이 전달되는 제2 노드;
    상기 제2 노드에 연결되어 있는 게이트 전극 및 출력제어 신호가 입력되는 일 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 클록 신호 입력단에 연결되어 있는 일 전극을 포함하는 제2 트랜지스터; 및
    상기 제2 노드에 연결되어 있는 게이트 전극, 상기 제2 클록 신호 입력단에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 포함하고,
    상기 제1 트랜지스터의 타 전극 및 상기 제2 트랜지스터의 타 전극이 연결되어 있는 접점이 출력단인 주사 구동 장치.
  19. 제1 노드, 제2 노드, 상기 제2 노드에 게이트 전극이 연결되고 출력제어 신호를 출력단으로 전달하는 제1 트랜지스터, 상기 제1 노드에 게이트 전극이 연결되고 제1 클록 신호를 상기 출력단으로 전달하는 제2 트랜지스터, 상기 제2 노드에 게이트 전극이 연결되고 게이트 오프 전압을 상기 제1 노드에 전달하는 제3 트랜지스터, 및 상기 제1 노드 및 상기 출력단에 연결되는 커패시터를 포함하는 복수의 주사 구동 블록을 포함하는 주사 구동 장치의 구동 방법에 있어서,
    게이트 온 전압의 출력제어 신호에 의해 상기 제2 노드의 전압이 변동하는 단계;
    상기 제2 노드의 전압 변동으로 상기 제1 트랜지스터가 턴 온되고, 상기 출력단으로 상기 게이트 온 전압의 출력제어 신호가 주사 신호로 출력되는 단계; 및
    상기 제2 노드의 전압 변동으로 상기 제3 트랜지스터가 턴 온되고, 제1 전원전압에 의해 상기 제2 트랜지스터가 턴 오프되는 단계를 포함하는 주사 구동 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 제2 노드의 전압이 변동하는 단계 및 상기 게이트 온 전압의 출력제어 신호가 주사 신호로 출력되는 단계는 상기 복수의 주사 구동 블록에서 동시에 발생하는 주사 구동 장치의 구동 방법.
  21. 제19 항에 있어서,
    제2 클록 신호에 따라 상기 복수의 주사 구동 블록 중에서 앞서 배열된 주사 구동 블록이 출력하는 게이트 온 전압의 주사 신호가 상기 제1 노드에 인가되는 단계;
    상기 제1 노드의 게이트 온 전압에 의해 상기 제2 트랜지스터가 턴 온되고, 상기 출력단으로 게이트 오프 전압의 제1 클록 신호가 주사 신호로 출력되는 단계; 및
    상기 커패시터가 상기 제1 노드의 게이트 온 전압 및 상기 출력단의 게이트 오프 전압으로 충전되는 단계를 더 포함하는 주사 구동 장치의 구동 방법.
  22. 제21 항에 있어서,
    상기 제2 클록 신호는 상기 제1 클록 신호의 듀티 만큼 시프트된 신호인 주사 구동 장치의 구동 방법.
  23. 제21 항에 있어서,
    상기 제2 클록 신호는 상기 제1 클록 신호의 1/2 듀티 만큼 시프트된 신호인 주사 구동 장치의 구동 방법.
  24. 제21 항에 있어서,
    상기 제1 클록 신호가 게이트 온 전압으로 변동하는 단계;
    상기 커패시터를 통한 부트스트랩에 의해 상기 제2 트랜지스터가 턴 온되는 단계; 및
    상기 출력단으로 상기 게이트 온 전압의 제1 클록 신호가 주사 신호로 출력되는 단계를 더 포함하는 주사 구동 장치의 구동 방법.
  25. 제24 항에 있어서,
    상기 제2 클록 신호 및 상기 복수의 주사 구동 블록 중에서 뒤이어 배열된 주사 구동 블록의 게이트 온 전압의 주사 신호에 의해 상기 제2 노드에 게이트 온 전압이 인가되는 단계;
    상기 제2 노드의 게이트 온 전압에 의해 상기 제1 트랜지스터가 턴 온되고 상기 출력단으로 게이트 오프 전압의 출력 제어신호가 주사 신호로 출력되는 단계; 및
    상기 제2 노드의 게이트 온 전압에 의해 상기 제3 트랜지스터가 턴 온되어 상기 제1 노드에 게이트 오프 전압을 전달하고, 상기 제1 노드의 게이트 오프 전압에 의해 상기 제2 트랜지스터가 턴 오프되는 단계를 더 포함하는 주사 구동 블록의 구동 방법.
KR1020110118368A 2011-11-14 2011-11-14 주사 구동 장치 및 그 구동 방법 KR101891651B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110118368A KR101891651B1 (ko) 2011-11-14 2011-11-14 주사 구동 장치 및 그 구동 방법
US13/469,289 US9324269B2 (en) 2011-11-14 2012-05-11 Scan driving device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118368A KR101891651B1 (ko) 2011-11-14 2011-11-14 주사 구동 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130052973A KR20130052973A (ko) 2013-05-23
KR101891651B1 true KR101891651B1 (ko) 2018-08-27

Family

ID=48280131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118368A KR101891651B1 (ko) 2011-11-14 2011-11-14 주사 구동 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9324269B2 (ko)
KR (1) KR101891651B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
CN102867475A (zh) * 2012-09-13 2013-01-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
KR102083609B1 (ko) * 2013-05-09 2020-03-03 삼성디스플레이 주식회사 표시장치, 주사 구동 장치 및 그 구동 방법
KR20140141190A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN106328064B (zh) * 2016-09-28 2019-05-03 昆山工研院新型平板显示技术中心有限公司 一种扫描驱动电路
KR20190026132A (ko) 2017-09-04 2019-03-13 경상대학교산학협력단 폴리에테르에테르케톤 계열의 공중합체를 포함하는 연료전지용 음이온교환막 및 이의 제조방법
JP7463074B2 (ja) * 2019-10-17 2024-04-08 エルジー ディスプレイ カンパニー リミテッド 表示制御装置、表示装置及び表示制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319452B2 (en) 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
KR100805538B1 (ko) 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714003B1 (ko) * 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
KR100776511B1 (ko) * 2006-04-18 2007-11-16 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
KR100873072B1 (ko) * 2006-08-31 2008-12-09 삼성모바일디스플레이주식회사 발광제어구동부 및 그를 이용한 유기전계발광표시장치
FR2920907B1 (fr) * 2007-09-07 2010-04-09 Thales Sa Circuit de commande des lignes d'un ecran plat a matrice active.
FR2934919B1 (fr) 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
KR101579082B1 (ko) * 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR101581401B1 (ko) 2009-11-06 2015-12-31 삼성디스플레이 주식회사 주사 구동 장치
KR101084182B1 (ko) 2010-01-05 2011-11-17 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치
JP5429815B2 (ja) 2010-04-05 2014-02-26 株式会社ジャパンディスプレイ シフトレジスタ回路
KR101760102B1 (ko) 2010-07-19 2017-07-21 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR20130055253A (ko) * 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319452B2 (en) 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
KR100805538B1 (ko) 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치

Also Published As

Publication number Publication date
US20130120326A1 (en) 2013-05-16
US9324269B2 (en) 2016-04-26
KR20130052973A (ko) 2013-05-23

Similar Documents

Publication Publication Date Title
KR101917765B1 (ko) 표시장치를 위한 주사 구동 장치 및 그 구동 방법
KR101891651B1 (ko) 주사 구동 장치 및 그 구동 방법
US9886891B2 (en) Sensing driving circuit and display device including the same
CN113160738B (zh) 选通驱动器和包括该选通驱动器的显示装置
US9613582B2 (en) Gate driver integrated on display panel
KR102395869B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20200072635A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR101911872B1 (ko) 주사 구동 장치 및 그 구동 방법
EP3324397B1 (en) Display device
KR20180096843A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102383363B1 (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR101878374B1 (ko) 주사 구동 장치 및 그 구동 방법
KR20160017290A (ko) 발광 제어 구동 회로 및 이를 포함하는 표시 장치
KR20150025539A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US8952943B2 (en) Scan driving device and driving method thereof
KR20140020484A (ko) 주사 구동 장치 및 그 구동 방법
KR101581401B1 (ko) 주사 구동 장치
CN110517640B (zh) 像素驱动方法
US20140022228A1 (en) Gate driver and display device including the same
KR101879779B1 (ko) 표시 장치, 표시 장치의 검사 방법 및 표시 장치의 구동 방법
KR20160003364A (ko) 스캔 구동 장치 및 이를 이용한 표시 장치
KR101903567B1 (ko) 주사 구동 장치 및 그 구동 방법
US20190378458A1 (en) Driving device and a display device including the same
KR20170019022A (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR20160058278A (ko) 게이트구동부 및 이를 포함하는 터치표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant