KR20150018970A - 스테이지 회로 및 이를 이용한 주사 구동부 - Google Patents

스테이지 회로 및 이를 이용한 주사 구동부 Download PDF

Info

Publication number
KR20150018970A
KR20150018970A KR20130095211A KR20130095211A KR20150018970A KR 20150018970 A KR20150018970 A KR 20150018970A KR 20130095211 A KR20130095211 A KR 20130095211A KR 20130095211 A KR20130095211 A KR 20130095211A KR 20150018970 A KR20150018970 A KR 20150018970A
Authority
KR
South Korea
Prior art keywords
node
input terminal
power source
gate electrode
voltage
Prior art date
Application number
KR20130095211A
Other languages
English (en)
Other versions
KR102052065B1 (ko
Inventor
권오경
권영근
김종희
김지선
임재근
채종철
Original Assignee
삼성디스플레이 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 한양대학교 산학협력단 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130095211A priority Critical patent/KR102052065B1/ko
Priority to US14/456,995 priority patent/US9294086B2/en
Publication of KR20150018970A publication Critical patent/KR20150018970A/ko
Application granted granted Critical
Publication of KR102052065B1 publication Critical patent/KR102052065B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 구동의 신뢰성을 향상시킬 수 있도록 한 스테이지 회로에 관한 것이다
본 발명의 실시예에 의한 스테이지 회로는 제 1전원, 제 1입력단자로 공급되는 이전단 스테이지의 케리신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호, 제 3입력단자로 공급되는 제 2클럭신호에 대응하여 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부와; 상기 제 1전원, 상기 제 1입력단자, 제 4입력단자로 공급되는 다음단 스테이지의 케리신호 및 상기 제 2노드의 전압에 대응하여 제 3노드의 전압을 제어하기 위한 제 2구동부와; 상기 제 2입력단자, 상기 제 1전원, 상기 제 2노드 및 제 3노드의 전압에 대응하여 제 1출력단자로 케리신호를 출력하기 위한 제 1출력부와; 제 2전원, 상기 제 2입력단자, 제 2노드 및 제 3노드의 전압에 대응하여 제 2출력단자로 주사신호를 출력하기 위한 제 2출력부를 구비한다.

Description

스테이지 회로 및 이를 이용한 주사 구동부{STAGE CIRCUIT AND SCAN DRIVER USING THE SAME}
본 발명의 실시예는 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것으로, 특히 구동의 신뢰성을 향상시킬 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device : LCD), 유기전계발광 표시장치(Organic Light Emitting Display Device : OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등과 같은 평판 표시장치(Flat Panel Display : FPD)의 사용이 증가하고 있다.
평판 표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
이와 같은 종래의 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 공급하기 위한 주사 구동부 및 주사선들 및 데이터선들에 접속되는 복수의 화소를 포함하는 화소부를 구비한다.
화소부에 포함된 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하는 소정 휘도의 빛을 생성하면서 영상을 표시한다.
한편, 주사 구동부는 각각의 주사선들과 접속되는 스테이지 회로를 구비한다. 스테이지들 각각은 주사선들로 주사신호를 공급하기 위한 복수의 트랜지스터들을 구비한다. 스테이지를 구성하는 P형(예를 들면, PMOS) 또는 N형(예를 들면, NMOS)의 트랜지스터는 화소들과 동시에 패널에 형성될 수 있고, 이 경우 제조비용 등이 절감되는 장점이 있다.
하지만, 스테이지가 N형 트랜지스터로 구현되는 경우 트랜지스터의 Vth 쉬프트로 인하여 트랜지스터의 완전히 턴-오프되지 않는 경우가 발생한다. 특히, 주사선과 접속된 트랜지스터가 완전히 턴-오프되지 않으면 많은 양의 누설전류에 의하여 신뢰성이 저하된다. 추가적으로, 현재 사용되는 스테이지는 3개 이상의 클럭신호를 포함한 다수의 신호들이 사용되고, 이에 따라 소비전력이 증가된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 구동의 신뢰성을 향상시킬 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부를 제공하는 것이다.
본 발명의 실시예에 의한 스테이지 회로는 제 1전원, 제 1입력단자로 공급되는 이전단 스테이지의 케리신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호, 제 3입력단자로 공급되는 제 2클럭신호에 대응하여 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부와; 상기 제 1전원, 상기 제 1입력단자, 제 4입력단자로 공급되는 다음단 스테이지의 케리신호 및 상기 제 2노드의 전압에 대응하여 제 3노드의 전압을 제어하기 위한 제 2구동부와; 상기 제 2입력단자, 상기 제 1전원, 상기 제 2노드 및 제 3노드의 전압에 대응하여 제 1출력단자로 케리신호를 출력하기 위한 제 1출력부와; 제 2전원, 상기 제 2입력단자, 제 2노드 및 제 3노드의 전압에 대응하여 제 2출력단자로 주사신호를 출력하기 위한 제 2출력부를 구비한다.
실시 예에 의한, 상기 제 1구동부, 제 2구동부, 제 1출력부 및 제 2출력부는 N형 트랜지스터들로 구성된다.
실시 예에 의한, 상기 제 1전원 및 제 2전원은 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 2전원은 상기 제 1전원보다 높은 전압으로 설정된다.
실시 예에 의한, 상기 제 2출력부는 상기 제 2입력단자와 상기 제 2출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 1트랜지스터와; 상기 제 2출력단자와 상기 제 2전원 사이에 접속되며, 게인트전극이 상기 제 2노드에 접속되는 제 2트랜지스터를 구비한다.
실시 예에 의한, 상기 제 1출력부는 상기 제 2입력단자와 상기 제 1출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 3트랜지스터와; 상기 제 1출력단자와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터와; 상기 제 3노드와 상기 제 1출력단자 사이에 접속되는 제 1커패시터를 구비한다.
실시 예에 의한, 상기 제 1구동부는 상기 제 2입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 5트랜지스터와; 상기 제 1노드와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 6트랜지스터와; 상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와; 상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 8트랜지스터와; 상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 2커패시터를 구비한다.
실시 예에 의한, 상기 제 2구동부는 상기 제 1입력단자와 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와; 상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 10트랜지스터와; 상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 11트랜지스터를 구비한다.
본 발명의 실시예에 의한 주사 구동부는 주사선들로 주사신호를 공급하기 위하여 주사선들과 각각 접속되는 스테이지 회로들을 구비하며; 상기 스테이지 회소들 각각은 제 1전원, 제 1입력단자로 공급되는 이전단 스테이지의 케리신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호 또는 제 2클럭신호, 제 3입력단자로 공급되는 상기 제 2클럭신호 또는 상기 제 1클럭신호에 대응하여 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부와; 상기 제 1전원, 상기 제 1입력단자, 제 4입력단자로 공급되는 다음단 스테이지의 케리신호 및 상기 제 2노드의 전압에 대응하여 제 3노드의 전압을 제어하기 위한 제 2구동부와; 상기 제 2입력단자, 상기 제 1전원, 상기 제 2노드 및 제 3노드의 전압에 대응하여 제 1출력단자로 케리신호를 출력하기 위한 제 1출력부와; 제 2전원, 상기 제 2입력단자, 제 2노드 및 제 3노드의 전압에 대응하여 제 2출력단자로 주사신호를 출력하기 위한 제 2출력부를 구비한다.
실시 예에 의한, 상기 제 1클럭신호 및 제 2클럭신호는 하이전압 및 로우전압을 반복하며, 로우전압 공급기간이 하이전압 공급기간보다 길게 설정된다.
실시 예에 의한, 상기 제 1클럭신호의 로우전압은 상기 제 2클럭신호의 하이전압과 중첩된다.
실시 예에 의한, 첫 번째 스테이지의 제 1입력단자로는 상기 시작신호가 입력되고, 그 외의 스테이지들의 제 1입력단자로는 이전단 스테이지의 케리신호가 입력된다.
실시 예에 의한, 상기 시작신호는 상기 제 3입력단자로 공급되는 클럭신호와 중첩된다.
실시 예에 의한, 홀수 번째 스테이지의 제 2입력단자로는 상기 제 1클럭신호, 제 3입력단자로는 상기 제 2클럭신호가 공급되고, 짝수 번째 스테이지의 제 2입력단자로는 상기 제 2클럭신호, 제 3입력단자로는 상기 제 1클럭신호가 공급된다.
실시 예에 의한, 상기 제 1구동부, 제 2구동부, 제 1출력부 및 제 2출력부는 N형 트랜지스터들로 구성된다.
실시 예에 의한, 상기 제 1전원 및 제 2전원은 게이트 오프 전압으로 설정된다.
실시 예에 의한, 상기 제 2전원은 상기 제 1전원보다 높은 전압으로 설정된다.
실시 예에 의한, 상기 제 2출력부는 상기 제 2입력단자와 상기 제 2출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 1트랜지스터와; 상기 제 2출력단자와 상기 제 2전원 사이에 접속되며, 게인트전극이 상기 제 2노드에 접속되는 제 2트랜지스터를 구비한다.
실시 예에 의한, 상기 제 1출력부는 상기 제 2입력단자와 상기 제 1출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 3트랜지스터와; 상기 제 1출력단자와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터와; 상기 제 3노드와 상기 제 1출력단자 사이에 접속되는 제 1커패시터를 구비한다.
실시 예에 의한, 상기 제 1구동부는 상기 제 2입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 5트랜지스터와; 상기 제 1노드와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 6트랜지스터와; 상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와; 상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 8트랜지스터와; 상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 2커패시터를 구비한다.
실시 예에 의한, 상기 제 2구동부는 상기 제 1입력단자와 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와; 상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 10트랜지스터와; 상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 11트랜지스터를 구비한다.
본 발명의 실시예에 의한 스테이지 회로 및 이를 이용한 주사 구동부에 의하면 주사선과 접속된 트랜지스터를 완전히 턴-오프시키고, 이에 따라 신뢰성을 향상시킬 수 있다. 또한, 본 발명에서는 케리신호 및 주사신호를 서로 다른 출력부에서 생성하고, 이에 따라 로드(또는 부하)를 분산시킬 수 있다. 그리고, 본 발명에서는 2개의 클럭신호만을 사용하고, 이에 따라 신호선수의 최소화, 소비전력 저감 및 실장면적이 감소될 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 주사 구동부의 실시예를 나타내는 도면이다.
도 3은 도 2에 도시된 스테이지 회로의 실시예를 나타내는 도면이다.
도 4는 도 3에 도시된 스테이지의 구동방법 실시예를 나타내는 파형도이다.
도 5a 내지 도 5e는 도 4의 구동방법에 의한 동작과정을 나타내는 도면이다.
도 6은 본 발명의 실시예에 의한 주사 구동부의 시뮬레이션 결과를 나타내는 도면이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 1 내지 도 6을 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10), 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 공급한다. 일례로, 주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급할 수 있다. 이를 위하여, 주사 구동부(10)는 주사선들(S1 내지 Sn) 각각과 접속되는 스테이지 회로(미도시)를 구비한다. 주사선들(S1 내지 Sn)로 주사신호가 순차적으로 공급되면 화소들(30)이 수평라인 단위로 선택된다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 여기서, 데이터신호는 주사신호에 동기되도록 공급된다.
타이밍 제어부(50)는 주사 구동부(10) 및 데이터 구동부(20)를 제어한다. 또한, 타이밍 제어부(50)는 외부로부터의 데이터(미도시)를 데이터 구동부(20)로 공급한다.
화소들(30)은 주사신호가 공급될 때 데이터신호에 대응하는 전압을 저장한다. 그리고, 화소들(30)은 데이터신호에 대응하여 유기 발광 다이오드(미도시)로 공급되는 전류량을 제어하면서 소정 휘도의 빛을 생성한다.
도 2는 도 1에 도시된 주사 구동부의 실시예를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 4개의 스테이지를 도시하기로 한다.
도 2를 참조하면, 본 발명의 주사 구동부(10)는 주사선들(S1 내지 S4)과 각각 접속되는 스테이지 회로(ST1 내지 ST4)를 구비한다. 스테이지 회로(ST1 내지 ST4) 각각은 동일한 회로로 구성된다. 이와 같은 스테이지 회로(ST1 내지 ST4)는 주사선들(S1 내지 S4)로 주사신호를 순차적으로 공급한다.
이를 위하여, 스테이지 회로(ST1 내지 ST4) 각각은 제 1입력단자(101), 제 2입력단자(102), 제 3입력단자(103), 제 4입력단자(104), 제 1출력단자(105) 및 제 2출력단자(106)를 구비한다.
홀수(또는 짝수)번째 제 2입력단자(102)로는 제 1클럭신호(CLK1)가 공급되고, 제 3입력단자(103)로는 제 2클럭신호(CLK2)가 공급된다. 그리고, 짝수(또는 홀수)번째 제 2입력단자(102)로는 제 2클럭신호(CLK2)가 공급되고, 제 3입력단자(103)로는 제 1클럭신호(CLK1)가 공급된다. 여기서, 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 도 4에 도시된 바와 같이 동일한 주기를 가지며 위상이 서로 반대로 설정된다.
상세히 설명하면, 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 하이레벨(하이전압) 및 로우레벨(로우전압)을 반복하며, 로우레벨 전압 공급기간이 하이레벨 전압 공급기간보다 길게 설정된다. 그리고, 제 1클럭신호(CLK1)의 로우레벨 전압과 중첩되도록 제 2클럭신호(CLK2)의 하이레벨 전압이 공급된다. 이 경우, 제 1클럭신호(CLK1)의 로우레벨의 전압 및 제 2클럭신호(CLK2)의 로우레벨 전압도 일부기간 중첩된다.
스테이지 회로(ST1 내지 ST4) 각각에 포함된 제 1입력단자(101)는 이전단 스테이지의 케리신호(carry) 또는 시작신호(FLM)을 공급받는다. 일례로, 첫 번째 스테이지(ST1)의 제 1입력단자(101)로는 시작신호(FLM)가 공급되고, 그 외의 스테이지 회로(ST2 내지 ST4)의 제 1입력단자(101)로는 이전단 스테이지의 케리신호(carry)가 공급된다.
스테이지 회로(ST1 내지 ST4) 각각에 포함된 제 4입력단자(104)는 다음단 스테이지의 케리신호(carry)를 공급받는다. 일례로, 첫 번째 스테이지(ST1)의 제 4입력단자(104)는 두 번째 스테이지(ST2)의 케리신호(carry2)를 공급받는다.
스테이지 회로(ST1 내지 ST4) 각각에 포함된 제 1출력단자(105)로는 케리신호(carry)가 출력되고, 제 2출력단자(106)로는 주사선(S1)으로 공급될 주사신호가 출력된다. 여기서, 동일 스테이지에서 출력되는 케리신호 및 주사신호는 동일한 파형으로 설정된다.
도 3은 도 2에 도시된 스테이지 회로의 실시예를 나타내는 도면이다. 도 3에서는 설명의 편의성을 위하여 제 1스테이지 회로(ST1)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 의한 스테이지 회로(ST1)는 제 1구동부(110), 제 2구동부(120), 제 1출력부(130) 및 제 2출력부(140)를 구비한다. 제 1구동부(110), 제 2구동부(120), 제 1출력부(130) 및 제 2출력부(140)는 N형 트랜지스터(예를 들면, NMOS)로 구성된다.
스테이지 회로(ST1)로 공급되는 제 1전원(VSS1) 및 제 2전원(VSS2)은 게이트 오프 전압으로 설정된다. 그리고, 제 2전원(VSS2)은 제 1전원(VSS1)보다 높은 전압으로 설정된다.
제 2출력부(140)는 제 2입력단자(102), 제 2전원(VSS2), 제 2노드(N2) 및 제 3노드(N3)의 전압에 대응하여 제 2출력단자(106)로 주사신호를 공급한다. 이를 위하여, 제 2출력부(140)는 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)를 구비한다.
제 1트랜지스터(M1)는 제 2입력단자(102)와 제 2출력단자(106) 사이에 접속되며, 게이트전극이 제 3노드(N3)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 3노드(N3)에 인가된 전압에 대응하여 제 2입력단자(102)와 제 2출력단자(106)의 전기적 접속을 제어한다.
제 2트랜지스터(M2)는 제 2출력단자(106)와 제 2전원(VSS2) 사이에 접속되며, 게이트전극이 제 2노드(N2)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 2노드(N2)의 전압에 대응하여 제 2출력단자(106)와 제 2전원(VSS2)의 접속을 제어한다. 여기서, 제 2전원(VSS2)은 제 1전원(VSS1)보다 높은 전압으로 설정되기 때문에 제 2노드(N2)로 제 1전원(VSS1)이 입력될 때 제 2트랜지스터(M2)는 안정적으로 턴-오프 상태(완전히 턴-오프 됨)로 설정될 수 있다.
제 1출력부(130)는 제 2입력단자(102), 제 1전원(VSS1), 제 2노드(N2) 및 제 3노드(N3)의 전압에 대응하여 제 1출력단자(105)로 케리신호(carry)를 출력한다. 이를 위하여, 제 1출력부(130)는 제 3트랜지스터(M3), 제 4트랜지스터(M4) 및 제 1커패시터(C1)를 구비한다.
제 3트랜지스터(M3)는 제 2입력단자(102)와 제 1출력단자(105) 사이에 접속되며, 게이트전극이 제 3노드(N3)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 3노드(N3)의 전압에 대응하여 제 2입력단자(102)와 제 1출력단자(105)의 전기적 접속을 제어한다.
제 4트랜지스터(M4)는 제 1출력단자(105)와 제 1전원(VSS1) 사이에 접속되며, 게이트전극이 제 2노드(N2)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 2노드(N2)의 전압에 대응하여 제 1출력단자(105)와 제 1전원(VSS1)의 접속을 제어한다.
제 1커패시터(C1)는 제 3노드(N3)와 제 1출력단자(105) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 1출력단자(105)의 전압에 대응하여 제 3노드(N3)의 전압을 제어한다.
제 1구동부(110)는 제 2전원(VSS2), 제 1입력단자(101), 제 2입력단자(102) 및 제 3입력단자(103)로 공급되는 신호에 대응하여 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어한다. 이를 위하여, 제 1구동부(110)는 제 5트랜지스터(M5), 제 6트랜지스터(M6), 제 7트랜지스터(M7), 제 8트랜지스터(M8) 및 제 2커패시터(C2)를 구비한다.
제 5트랜지스터(M5)는 제 2입력단자(102)와 제 1노드(N1) 사이에 접속되며, 게이트전극이 제 2입력단자(102)에 접속된다. 즉, 제 5트랜지스터(M5)는 다이오드 형태로 접속되며, 제 2입력단자(102)로 제 1클럭신호(CLK1)가 공급될 때 턴-온된다.
제 6트랜지스터(M6)는 제 1노드(N1) 및 제 2노드(N2) 사이에 접속되며, 게이트전극이 제 3입력단자(103)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 3입력단자(103)로 제 2클럭신호(CLK2)가 공급될 때 턴-온되어 제 1노드(N1) 및 제 2노드(N2)를 전기적으로 접속시킨다.
제 7트랜지스터(M7)는 제 2노드(N2)와 제 1전원(VSS1) 사이에 접속되며, 게이트전극이 제 1입력단자(101)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 1입력단자(101)로 시작신호(FLM)가 공급될 때 턴-온되어 제 2노드(N2)로 제 1전원(VSS1)의 전압을 공급한다.
제 8트랜지스터(M8)는 제 2노드(N2)와 제 1전원(VSS1) 사이에 접속되며, 게이트전극이 제 3노드(N3)에 접속된다. 이와 같은 제 8트랜지스터(M8)는 제 3노드(N3)의 전압에 대응하여 제 2노드(N2)와 제 1전원(VSS1)의 전기적 접속을 제어한다.
제 2커패시터(C2)는 제 1노드(N1)와 제 2전원(VSS2) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 1노드(N1)의 전압을 저장한다. 한편, 도 3에서는 제 2커패시터(C2)가 제 2전원(VSS2)에 접속되는 것으로 도시되었지만, 본원 발명이 이에 한정되지는 않는다. 일례로, 제 2커패시터(C2)는 제 1전원(VSS1)에 접속될 수도 있다.
제 2구동부(120)는 제 1전원(VSS1), 제 1입력단자(101), 제 4입력단자(104) 및 제 2노드(N2)의 전압에 대응하여 제 3노드(N3)의 전압을 제어한다. 이를 위하여, 제 2구동부(120)는 제 9트랜지스터(M9), 제 10트랜지스터(M10) 및 제 11트랜지스터(M11)를 구비한다.
제 9트랜지스터(M9)는 제 1입력단자(101)와 제 3노드(N3) 사이에 접속되며, 게이트전극이 제 1입력단자(101)에 접속된다. 즉, 제 9트랜지스터(M9)는 다이오드 형태로 접속되며, 제 1입력단자(101)로 시작신호(FLM)가 공급될 때 턴-온된다.
제 10트랜지스터(M10)는 제 3노드(N3)와 제 1전원(VSS1) 사이에 접속되며, 게이트전극이 제 2노드(N2)에 접속된다. 이와 같은 제 10트랜지스터(M10)는 제 2노드(N2)의 전압에 대응하여 제 3노드(N3)와 제 1전원(VSS1)의 전기적 접속을 제어한다.
제 11트랜지스터(M11)는 제 3노드(N3)와 제 1전원(VSS1) 사이에 접속되며, 게이트전극이 제 4입력단자(104)에 접속된다. 이와 같은 제 11트랜지스터(M11)는 제 4입력단자(104)로 케리신호(carry2)가 공급될 때 턴-온되어 제 3노드(N3)로 제 1전원(VSS1)의 전압을 공급한다.
도 4는 도 3에 도시된 스테이지의 구동방법 실시예를 나타내는 파형도이다.
도 4를 참조하면, 먼저 제 1기간(T1) 동안 제 3입력단자(103)로 제 2클럭신호(CLK2)가 공급되며, 제 2클럭신호(CLK2)와 동기되도록 시작신호(FLM)가 공급된다.
시작신호(FLM)가 공급되면 도 5a에 도시된 바와 같이 제 7트랜지스터(M7) 및 제 9트랜지스터(M9)가 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 1전원(VSS1)의 전압이 제 2노드(N2)로 공급된다. 제 2노드(N2)로 제 1전원(VSS1)의 전압이 공급되면 제 10트랜지스터(M10), 제 4트랜지스터(M4) 및 제 2트랜지스터(M2)가 턴-오프된다.
제 9트랜지스터(M9)가 턴-온되면 시작신호(FLM)의 전압이 제 3노드(N3)로 공급된다. 이 경우, 제 3노드(N3)의 전압이 하이전압(게이트 온 전압)으로 설정되고, 이에 따라 제 8트랜지스터(M8), 제 3트랜지스터(M3) 및 제 1트랜지스터(M1)가 턴-온된다.
제 8트랜지스터(M8)가 턴-온되면 제 2노드(N2)로 제 1전원(VSS1)의 전압이 공급된다. 제 3트랜지스터(M3)가 턴-온되면 제 2입력단자(102)와 제 1출력단자(105)가 전기적으로 접속된다. 이때, 제 2입력단자(102)로는 제 1클럭신호(CLK1)가 공급되지 않고(즉, 로우전압), 이에 따라 제 1출력단자(105)는 로우전압을 유지한다. 제 1트랜지스터(M1)가 턴-온되면 제 2입력단자(102)와 제 2출력단자(106)가 전기적으로 접속된다. 이때, 제 2입력단자(102)로는 제 1클럭신호(CLK1)가 공급되지 않고, 이에 따라 제 2출력단자(106)는 로우전압을 유지한다.
한편, 제 2클럭신호(CLK2)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 1노드(N1)와 제 2노드(N2)가 전기적으로 접속된다. 이 경우, 제 2커패시터(C2)에는 제 1전원(VSS1)의 전압이 저장된다.
제 2기간(T2)에는 제 2입력단자(102)로 제 1클럭신호(CLK1)가 공급되고, 제 1입력단자(101)로 시작신호(FLM)의 공급이 중단된다.
제 1입력단자(101)로 시작신호(FLM)가 공급되지 않으면 도 5b에 도시된 바와 같이 제 9트랜지스터(M9)가 턴-오프된다. 제 9트랜지스터(M9)가 턴-오프되면 제 3노드(N3)는 플로팅 상태로 설정되며, 이전 기간의 하이전압을 유지한다. 제 3노드(N3)가 하이전압을 유지하면 제 8트랜지스터(M8), 제 3트랜지스터(M3) 및 제 1트랜지스터(M1)는 턴-온 상태를 유지한다.
제 3트랜지스터(M3)가 턴-온 상태로 설정되면 제 2입력단자(102)로 공급된 제 1클럭신호(CLK1)가 제 1출력단자(105)로 공급된다. 이때, 제 1커패시터(C1)의 커플링에 의하여 제 3노드(N3)의 전압이 상승되고, 이에 따라 제 3트랜지스터(M3)는 안정적으로 턴-온 상태를 유지한다. 제 1출력단자(105)로 공급된 제 1클럭신호(CLK1)는 케리신호(carry1)로써 다음단 스테이지로 출력된다.
제 1트랜지스터(M1)가 턴-온 상태로 설정되면 제 2입력단자(102)로 공급된 제 1클럭신호(CLK1)가 제 2출력단자(106)로 공급된다. 한편, 제 3노드(N3)의 전압은 제 1커패시터(C1)의 커플링에 의하여 상승되고, 이에 따라 제 1트랜지스터(M1)는 안정적으로 턴-온 상태를 유지한다. 제 2출력단자(106)로 공급된 제 1클럭신호(CLK1)는 주사신호로써 주사선(S1)으로 출력된다.
추가적으로 제 2입력단자(102)로 제 1클럭신호(CLK1)가 공급되면 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 하이전압이 공급되고, 제 2커패시터(C2)는 제 1노드(N1)로 공급된 하이전압을 저장한다.
제 3기간(T3)에는 제 2입력단자(102)로 제 1클럭신호(CLK1)의 공급이 중단된다. 제 2입력단자(102)로 제 1클럭신호(CLK1)의 공급이 중단되면 도 5c에 도시된 바와 같이 제 5트랜지스터(M5)가 턴-오프된다. 이때, 제 1노드(N1)는 제 2커패시터(C2)에 의하여 하이전압을 유지한다. 한편, 제 2입력단자(102)로 제 1클럭신호(CLK1)의 공급이 중단되면 턴-온 상태를 유지하고 있는 제 3트랜지스터(M3) 및 제 1트랜지스터(M1)에 의하여 제 1출력단자(105) 및 제 2출력단자(106)로 로우전압이 출력된다. 즉, 제 3기간(T3) 동안 케리신호(carry1) 및 주사신호의 공급이 중단된다.
제 4기간(T4)에는 제 3입력단자(103)로 제 2클럭신호(CLK2)가 공급되고, 제 4입력단자(104)로 다음단 스테이지의 케리신호(carry2)가 공급된다. 제 4입력단자(104)로 케리신호(carry2)가 공급되면 도 5d에 도시된 바와 같이 제 11트랜지스터(M11)가 턴-온된다.
제 11트랜지스터(M11)가 턴-온되면 제 3노드(N3)로 제 1전원(VSS1)의 전압이 공급된다. 제 3노드(N3)로 제 1전원(VSS1)의 전압이 공급되면 제 8트랜지스터(M8), 제 3트랜지스터(M3) 및 제 1트랜지스터(M1)가 턴-오프된다.
제 3입력단자(103)로 제 2클럭신호(CLK2)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 2커패시터(C2)에 저장된 하이전압이 제 2노드(N2)로 공급된다. 제 2노드(N2)로 하이전압이 공급되면 제 10트랜지스터(M10), 제 4트랜지스터(M4) 및 제 2트랜지스터(M2)가 턴-온된다.
제 10트랜지스터(M10)가 턴-온되면 제 3노드(N3)로 제 1전원(VSS1)의 전압이 공급된다. 제 4트랜지스터(M4)가 턴-온되면 제 1출력단자(105)로 제 1전원(VSS1)의 전압이 공급된다. 제 2트랜지스터(M2)가 턴-온되면 제 2출력단자(106)로 제 2전원(VSS2)의 전압이 공급된다.
제 5기간(T5)에는 제 2입력단자(102)로 제 1클럭신호(CLK1)가 공급된다. 제 2입력단자(102)로 제 1클럭신호(CLK1)가 공급되면 도 5e에 도시된 바와 같이 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 하이전압이 공급되고, 제 2커패시터(C2)는 제 1노드(N1)로 공급된 하이전압을 저장한다. 한편, 제 5기간(T5) 동안 제 2노드(N2)는 하이전압을 유지하고, 이에 따라 제 10트랜지스터(M10), 제 4트랜지스터(M4) 및 제 2트랜지스터(M2)는 턴-온 상태를 유지한다. 이후, 제 3입력단자(103)로 제 2클럭신호(CLK2)가 공급되면 제 2커패시터(C2)에 저장된 하이전압이 제 2노드(N2)로 공급된다.
실제로, 본원 발명의 스테이지들은 상술한 과정을 반복하면서 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 출력한다. 이와 같은 본원 발명은 2개의 클럭신호들(CLK1, CLK2)을 이용하여 구동되기 때문에 신호선 수를 최소화할 수 있고, 이에 따라 소비전력 및 실장면적이 감소된다. 추가적으로 본원 발명에서는 주사선과 접속된 제 2트랜지스터(M2)가 완전히 턴-오프 상태로 설정될 수 있고, 이에 따라 신뢰성을 향상시킬 수 있다. 더불어, 본원 발명에서는 제 1출력부(130) 및 제 2출력부(140)의 부하(로드)가 분산되고, 이에 따라 구동의 신뢰성을 확보할 수 있다.
도 6은 본 발명의 실시예에 의한 주사 구동부의 시뮬레이션 결과를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 주사 구동부의 스테이지 회로들은 시작신호(FLM) 및 클럭신호들(CLK1, CLK2)에 대응하여 안정적으로 주사신호를 출력한다. 또한, 본원 발명에서 주사신호들은 소정간격을 사이에 두고 공급되고, 이에 따라 안정적으로 원하는 데이터신호들이 화소들로 공급될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소 40 : 화소부
50 : 타이밍 제어부 101,102,103,104 : 입력단자
105,106 : 출력단자 110,120 : 구동부
130,140 : 출력부

Claims (21)

  1. 제 1전원, 제 1입력단자로 공급되는 이전단 스테이지의 케리신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호, 제 3입력단자로 공급되는 제 2클럭신호에 대응하여 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부와;
    상기 제 1전원, 상기 제 1입력단자, 제 4입력단자로 공급되는 다음단 스테이지의 케리신호 및 상기 제 2노드의 전압에 대응하여 제 3노드의 전압을 제어하기 위한 제 2구동부와;
    상기 제 2입력단자, 상기 제 1전원, 상기 제 2노드 및 제 3노드의 전압에 대응하여 제 1출력단자로 케리신호를 출력하기 위한 제 1출력부와;
    제 2전원, 상기 제 2입력단자, 제 2노드 및 제 3노드의 전압에 대응하여 제 2출력단자로 주사신호를 출력하기 위한 제 2출력부를 구비하는 것을 특징으로 하는 스테이지 회로.
  2. 제 1항에 있어서,
    상기 제 1구동부, 제 2구동부, 제 1출력부 및 제 2출력부는 N형 트랜지스터들로 구성되는 것을 특징으로 하는 스테이지 회로.
  3. 제 1항에 있어서,
    상기 제 1전원 및 제 2전원은 게이트 오프 전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  4. 제 3항에 있어서,
    상기 제 2전원은 상기 제 1전원보다 높은 전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  5. 제 1항에 있어서,
    상기 제 2출력부는
    상기 제 2입력단자와 상기 제 2출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 1트랜지스터와;
    상기 제 2출력단자와 상기 제 2전원 사이에 접속되며, 게인트전극이 상기 제 2노드에 접속되는 제 2트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  6. 제 1항에 있어서,
    상기 제 1출력부는
    상기 제 2입력단자와 상기 제 1출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 3트랜지스터와;
    상기 제 1출력단자와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터와;
    상기 제 3노드와 상기 제 1출력단자 사이에 접속되는 제 1커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  7. 제 1항에 있어서,
    상기 제 1구동부는
    상기 제 2입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 5트랜지스터와;
    상기 제 1노드와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 6트랜지스터와;
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와;
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 8트랜지스터와;
    상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  8. 제 1항에 있어서,
    상기 제 2구동부는
    상기 제 1입력단자와 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와;
    상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 10트랜지스터와;
    상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 11트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  9. 주사선들로 주사신호를 공급하기 위하여 주사선들과 각각 접속되는 스테이지 회로들을 구비하며;
    상기 스테이지 회소들 각각은
    제 1전원, 제 1입력단자로 공급되는 이전단 스테이지의 케리신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호 또는 제 2클럭신호, 제 3입력단자로 공급되는 상기 제 2클럭신호 또는 상기 제 1클럭신호에 대응하여 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부와;
    상기 제 1전원, 상기 제 1입력단자, 제 4입력단자로 공급되는 다음단 스테이지의 케리신호 및 상기 제 2노드의 전압에 대응하여 제 3노드의 전압을 제어하기 위한 제 2구동부와;
    상기 제 2입력단자, 상기 제 1전원, 상기 제 2노드 및 제 3노드의 전압에 대응하여 제 1출력단자로 케리신호를 출력하기 위한 제 1출력부와;
    제 2전원, 상기 제 2입력단자, 제 2노드 및 제 3노드의 전압에 대응하여 제 2출력단자로 주사신호를 출력하기 위한 제 2출력부를 구비하는 것을 특징으로 하는 주사 구동부.
  10. 제 9항에 있어서,
    상기 제 1클럭신호 및 제 2클럭신호는 하이전압 및 로우전압을 반복하며, 로우전압 공급기간이 하이전압 공급기간보다 길게 설정되는 것을 특징으로 하는 주사 구동부.
  11. 제 10항에 있어서,
    상기 제 1클럭신호의 로우전압은 상기 제 2클럭신호의 하이전압과 중첩되는 것을 특징으로 하는 주사 구동부.
  12. 제 9항에 있어서,
    첫 번째 스테이지의 제 1입력단자로는 상기 시작신호가 입력되고, 그 외의 스테이지들의 제 1입력단자로는 이전단 스테이지의 케리신호가 입력되는 것을 특징으로 하는 주사 구동부.
  13. 제 12항에 있어서,
    상기 시작신호는 상기 제 3입력단자로 공급되는 클럭신호와 중첩되는 것을 특징으로 하는 주사 구동부.
  14. 제 9항에 있어서,
    홀수 번째 스테이지의 제 2입력단자로는 상기 제 1클럭신호, 제 3입력단자로는 상기 제 2클럭신호가 공급되고,
    짝수 번째 스테이지의 제 2입력단자로는 상기 제 2클럭신호, 제 3입력단자로는 상기 제 1클럭신호가 공급되는 것을 특징으로 하는 주사 구동부.
  15. 제 9항에 있어서,
    상기 제 1구동부, 제 2구동부, 제 1출력부 및 제 2출력부는 N형 트랜지스터들로 구성되는 것을 특징으로 하는 주사 구동부.
  16. 제 9항에 있어서,
    상기 제 1전원 및 제 2전원은 게이트 오프 전압으로 설정되는 것을 특징으로 하는 주사 구동부.
  17. 제 16항에 있어서,
    상기 제 2전원은 상기 제 1전원보다 높은 전압으로 설정되는 것을 특징으로 하는 주사 구동부.
  18. 제 9항에 있어서,
    상기 제 2출력부는
    상기 제 2입력단자와 상기 제 2출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 1트랜지스터와;
    상기 제 2출력단자와 상기 제 2전원 사이에 접속되며, 게인트전극이 상기 제 2노드에 접속되는 제 2트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  19. 제 9항에 있어서,
    상기 제 1출력부는
    상기 제 2입력단자와 상기 제 1출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 3트랜지스터와;
    상기 제 1출력단자와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터와;
    상기 제 3노드와 상기 제 1출력단자 사이에 접속되는 제 1커패시터를 구비하는 것을 특징으로 하는 주사 구동부.
  20. 제 9항에 있어서,
    상기 제 1구동부는
    상기 제 2입력단자와 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 5트랜지스터와;
    상기 제 1노드와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 6트랜지스터와;
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와;
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 8트랜지스터와;
    상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 주사 구동부.
  21. 제 9항에 있어서,
    상기 제 2구동부는
    상기 제 1입력단자와 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 9트랜지스터와;
    상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 10트랜지스터와;
    상기 제 3노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 11트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
KR1020130095211A 2013-08-12 2013-08-12 스테이지 회로 및 이를 이용한 주사 구동부 KR102052065B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130095211A KR102052065B1 (ko) 2013-08-12 2013-08-12 스테이지 회로 및 이를 이용한 주사 구동부
US14/456,995 US9294086B2 (en) 2013-08-12 2014-08-11 Stage circuit and scan driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130095211A KR102052065B1 (ko) 2013-08-12 2013-08-12 스테이지 회로 및 이를 이용한 주사 구동부

Publications (2)

Publication Number Publication Date
KR20150018970A true KR20150018970A (ko) 2015-02-25
KR102052065B1 KR102052065B1 (ko) 2020-01-09

Family

ID=52448108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130095211A KR102052065B1 (ko) 2013-08-12 2013-08-12 스테이지 회로 및 이를 이용한 주사 구동부

Country Status (2)

Country Link
US (1) US9294086B2 (ko)
KR (1) KR102052065B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170014072A (ko) * 2015-07-28 2017-02-08 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
US9837036B2 (en) 2015-01-20 2017-12-05 Samsung Display Co., Ltd. Gate driving circuit, driving method for gate driving circuit and display panel using the same
US9870730B2 (en) 2015-02-13 2018-01-16 Samsung Display Co., Ltd. Gate circuit, driving method for gate circuit and display device using the same
US9875710B2 (en) 2015-01-14 2018-01-23 Samsung Display Co., Ltd. Gate driving circuit with reduced voltage to mitigate transistor deterioration
KR20180007719A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 스테이지 및 이를 이용한 표시장치
US10186198B2 (en) 2015-01-14 2019-01-22 Samsung Display Co., Ltd. Gate driving circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102343799B1 (ko) 2015-04-02 2021-12-28 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN104900192B (zh) * 2015-07-01 2017-10-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102498256B1 (ko) 2015-09-14 2023-02-10 삼성디스플레이 주식회사 주사 구동부
KR102435224B1 (ko) 2016-04-05 2022-08-25 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN106157923B (zh) * 2016-09-26 2019-10-29 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
KR20200075164A (ko) * 2018-12-17 2020-06-26 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006058770A (ja) * 2004-08-23 2006-03-02 Toshiba Matsushita Display Technology Co Ltd 表示装置の駆動回路
KR101607510B1 (ko) * 2008-11-28 2016-03-31 삼성디스플레이 주식회사 게이트 구동 방법 및 회로와, 이를 갖는 표시장치
KR101860732B1 (ko) 2011-07-25 2018-05-25 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
US8957882B2 (en) 2010-12-02 2015-02-17 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
KR20120060298A (ko) 2010-12-02 2012-06-12 삼성전자주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR20130003250A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101871425B1 (ko) * 2011-06-30 2018-06-28 삼성디스플레이 주식회사 주사구동부 및 이를 이용한 유기전계발광 표시장치
KR101893189B1 (ko) 2011-09-09 2018-08-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101903567B1 (ko) * 2011-11-10 2018-11-23 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR102007906B1 (ko) 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
KR101990568B1 (ko) * 2013-07-24 2019-06-19 삼성디스플레이 주식회사 주사 구동 장치 및 이를 이용한 유기발광표시장치
KR102077786B1 (ko) * 2013-08-12 2020-02-17 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875710B2 (en) 2015-01-14 2018-01-23 Samsung Display Co., Ltd. Gate driving circuit with reduced voltage to mitigate transistor deterioration
US10186198B2 (en) 2015-01-14 2019-01-22 Samsung Display Co., Ltd. Gate driving circuit
US9837036B2 (en) 2015-01-20 2017-12-05 Samsung Display Co., Ltd. Gate driving circuit, driving method for gate driving circuit and display panel using the same
US9870730B2 (en) 2015-02-13 2018-01-16 Samsung Display Co., Ltd. Gate circuit, driving method for gate circuit and display device using the same
KR20170014072A (ko) * 2015-07-28 2017-02-08 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
US10235955B2 (en) 2015-07-28 2019-03-19 Samsung Display Co., Ltd. Stage circuit and scan driver using the same
KR20180007719A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 스테이지 및 이를 이용한 표시장치

Also Published As

Publication number Publication date
US20150042383A1 (en) 2015-02-12
KR102052065B1 (ko) 2020-01-09
US9294086B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102052065B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US9830856B2 (en) Stage circuit including a controller, drivers, and output units and scan driver using the same
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US10614732B2 (en) Stage circuit and scan driver using the same
JP5940769B2 (ja) 発光制御線駆動部及びこれを用いた有機電界発光表示装置
US11735117B2 (en) Stage and scan driver using the same
US8803562B2 (en) Stage circuit and scan driver using the same
US8582715B2 (en) Stage circuit and scan driver using the same
KR20130143318A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
US9252747B2 (en) Stage circuits and scan driver using the same
US10242626B2 (en) Stage and organic light emitting display device using the same
CN115346472A (zh) 栅极驱动器和包括该栅极驱动器的电致发光显示设备
KR20130003249A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20230162849A (ko) 스캔구동부

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant