KR20130003249A - 스테이지 회로 및 이를 이용한 주사 구동부 - Google Patents

스테이지 회로 및 이를 이용한 주사 구동부 Download PDF

Info

Publication number
KR20130003249A
KR20130003249A KR1020110064436A KR20110064436A KR20130003249A KR 20130003249 A KR20130003249 A KR 20130003249A KR 1020110064436 A KR1020110064436 A KR 1020110064436A KR 20110064436 A KR20110064436 A KR 20110064436A KR 20130003249 A KR20130003249 A KR 20130003249A
Authority
KR
South Korea
Prior art keywords
input terminal
supplied
node
transistor
clock signal
Prior art date
Application number
KR1020110064436A
Other languages
English (en)
Inventor
최인호
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110064436A priority Critical patent/KR20130003249A/ko
Priority to US13/452,789 priority patent/US8952944B2/en
Publication of KR20130003249A publication Critical patent/KR20130003249A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Abstract

본 발명은 동시 또는 순차적으로 주사신호를 공급할 수 있도록 한 스테이지 회로에 관한 것이다
본 발명의 스테이지 회로는 제 1전원과 출력단자 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 1트랜지스터와; 상기 출력단자와 제 2입력단자 사이에 접속되며, 게이트전극이 제 1노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 제 4입력단자에 접속되는 제 4트랜지스터와; 상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터를 포함하는 순차 구동부와; 상기 출력단자와 제 5입력단자 사이에 접속되며, 게이트전극이 제 2노드에 접속되는 제 5트랜지스터를 포함하는 동시 구동부를 구비한다.

Description

스테이지 회로 및 이를 이용한 주사 구동부{Stage Circuit and Scan Driver Using The Same}
본 발명은 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것으로, 특히 동시 또는 순차적으로 주사신호를 공급할 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.
평판 표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
통상적으로, 유기전계발광 표시장치는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형(PMOLED)과 액티브 매트릭스형(AMOLED)으로 분류된다.
액티브 매트릭스형 유기전계발광 표시장치는 복수개의 주사선, 복수개의 데이터선 및 복수개의 전원선들과, 상기 선들에 연결되어 매트릭스 형태로 배열되는 복수개의 화소를 구비한다. 화소는 통상적으로 유기 발광 다이오드와, 유기 발광 다이오드로 공급되는 전류량을 제어하는 구동 트랜지스터와, 구동 트랜지스터로 데이터신호를 전달하기 위한 스위칭 트랜지스터와, 데이터신호의 전압을 유지하기 위한 스토리지 커패시터로 구성된다.
이와 같은 유기전계발광 표시장치의 구동방법은 순차 발광(Progressive Emission) 및 동시 발광(Simultaneous Emission) 방식으로 구분된다. 순차 발광 방식은 각 주사선별로 데이터가 순차적으로 입력되고, 데이터의 입력 순서와 동일하게 화소들이 수평라인 단위로 순차적으로 발광되는 방식을 의미한다.
동시 발광 방식은 각 주사선별로 데이터가 순차적으로 입력되고, 모든 화소들로 데이터가 입력된 이후에 화소들이 동시에 발광되는 방식을 의미한다. 이와 같은 동시 발광 방식을 구현하기 위해서는 주사선들로 주사신호를 동시 또는 순차적으로 공급하여야 한다.
따라서, 본 발명의 목적은 동시 또는 순차적으로 주사신호를 공급할 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부를 제공하는 것이다.
본 발명의 실시예에 의한 스테이지 회로는 제 1전원과 출력단자 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 1트랜지스터와; 상기 출력단자와 제 2입력단자 사이에 접속되며, 게이트전극이 제 1노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 제 4입력단자에 접속되는 제 4트랜지스터와; 상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터를 포함하는 순차 구동부와; 상기 출력단자와 제 5입력단자 사이에 접속되며, 게이트전극이 제 2노드에 접속되는 제 5트랜지스터를 포함하는 동시 구동부를 구비한다.
바람직하게, 상기 제 2노드는 상기 제 4입력단자에 접속된다. 상기 제 1입력단자 및 제 2입력단자는 서로 위상이 반대인 클럭신호를 공급받는다. 상기 제 1입력단자로는 제 1클럭신호가 공급되고, 상기 제 2입력단자로는 상기 제 1클럭신호와 로우전압 기간이 중첩되지 않는 제 2클럭신호가 공급된다. 상기 제 3입력단자로는 상기 제 1입력단자로 공급되는 클럭신호와 동기되도록 이전단 스테이지의 출력신호 또는 시작신호가 공급된다. 상기 제 4입력단자로는 제 1제어신호가 공급되고, 상기 제 5입력단자로는 제 2제어신호가 공급된다.
상기 제 1제어신호는 상기 순차 구동부에서 주사신호가 공급되는 기간 동안 하이전압으로 설정되고, 상기 동시 구동부에서 주사신호가 공급되는 기간 동안 로우전압으로 설정된다. 상기 제 1제어신호가 로우전압으로 설정되는 기간 중 일부기간 동안 상기 제 2제어신호는 상기 출력단자로 상기 주사신호가 공급될 수 있도록 로우전압으로 설정된다.
상기 동시 구동부는 상기 제 2노드와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 6트랜지스터를 더 구비한다. 상기 동시 구동부는 상기 제 2노드와 상기 제 4입력단자 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 6트랜지스터를 더 구비한다.
상기 동시 구동부는 상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 7트랜지스터와; 상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비한다. 상기 동시 구동부는 상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와; 상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비한다. 상기 순차 구동부는 상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 3커패시터를 더 구비한다.
본 발명의 실시예에 의한 주사 구동부는 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되는 상기 제 1항 내지 제 15항 중 어느 한항에 기재된 스테이지 회로를 구비한다.
본 발명의 다른 실시예에 의한 주사 구동부는 주사선들로 주사신호를 공급하기 위하여 주사선들 각각과 접속되는 스테이지 회로를 구비하며, 상기 스테이지 회로들 각각은 제 1전원과 출력단자 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 1트랜지스터와; 상기 출력단자와 제 2입력단자 사이에 접속되며, 게이트전극이 제 1노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 제 4입력단자에 접속되는 제 4트랜지스터와; 상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터를 포함하는 순차 구동부와; 상기 출력단자와 제 5입력단자 사이에 접속되며, 게이트전극이 제 2노드에 접속되는 제 5트랜지스터를 포함하는 동시 구동부를 구비한다.
바람직하게, 상기 제 2노드는 상기 제 4입력단자에 접속된다. k(k는 홀수 또는 짝수)번째 스테이지 회로의 제 1입력단자로는 제 1클럭신호, 제 2입력단자로는 상기 제 1클럭신호와 위상이 반대인 제 2클럭신호가 공급되며; k+1번째 스테이지 회로의 제 1입력단자로는 상기 제 2클럭신호, 제 2입력단자로는 상기 제 1클럭신호가 공급된다.
k(k는 홀수 또는 짝수)번째 스테이지 회로의 제 1입력단자로는 제 1클럭신호, 제 2입력단자로는 제 1클럭신호와 로우전압이 중첩되지 않는 제 3클럭신호가 공급되며; k+1번째 스테이지 회로의 제 1입력단자로는 제 2클럭신호, 제 2입력단자로는 제 2클럭신호와 로우전압이 중첩되지 않는 제 4클럭신호가 공급된다. 상기 제 1클럭신호 내지 제 4클럭신호는 순차적으로 공급되며, 이전 클럭신호와 현재 클럭신호는 로우전압이 일부기간 중첩된다.
본 발명의 스테이지 회로 및 이를 이용한 주사 구동부에 의하면 주사선들로 주사신호를 순차 또는 동시에 공급할 수 있다. 또한, 본원 발명의 스테이지는 2개의 펄스신호를 이용하여 구동되기 때문에 비교적 간단한 회로로 구현 가능한 장점이 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 주사 구동부의 스테이지를 개략적으로 나타내는 도면이다.
도 3은 도 2에 도시된 스테이지의 제 1실시예를 나타내는 회로도이다.
도 4a는 도 3에 도시된 스테이지에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 도면이다.
도 4b는 도 3에 도시된 스테이지에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 도면이다.
도 5는 도 1에 도시된 주사 구동부의 스테이지의 다른 실시예를 나타내는 도면이다.
도 6은 도 5에 도시된 스테이지 회로로 공급되는 구동파형을 나타내는 도면이다.
도 7은 도 2에 도시된 스테이지의 제 2실시예를 나타내는 회로도이다.
도 8은 도 3에 도시된 스테이지 회로의 순차 구동부 동작과정을 나타내는 시뮬레이션 도면이다.
도 9는 도 3에 도시된 스테이지 회로의 동시 구동부 동작과정을 나타내는 시뮬레이션 도면이다.
도 10은 도 2에 도시된 스테이지의 제 3실시예를 나타내는 회로도이다.
도 11은 도 2에 도시된 스테이지의 제 4실시예를 나타내는 회로도이다.
도 12는 도 2에 도시된 스테이지의 제 5실시예를 나타내는 회로도이다.
도 13은 도 2에 도시된 스테이지의 제 6실시예를 나타내는 회로도이다.
도 14는 도 10에 도시된 스테이지 회로의 순차 구동부의 동작과정을 나타내는 시뮬레이션 도면이다.
도 15는 주사신호를 순차적으로 출력하는 경우 도 10에 도시된 스테이지 회로의 동작속도를 나타내는 도면이다.
도 16은 주사신호를 동시에 출력하는 경우 도 10에 도시된 스테이지 회로의 동작속도를 나타내는 도면이다.
도 17은 주사신호를 동시에 출력하는 경우 이동도 및 문턱전압 변화에 대응하여 출력파형을 나타내는 시뮬레이션 결과이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 1 내지 도 17을 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호 공급한다. 주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소들(30)이 선택된다. 여기서, 주사 구동부(10)는 구동방법에 대응하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하거나 순차적으로 공급한다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 여기서, 데이터신호는 순차적으로 공급되는 주사신호에 동기되도록 공급된다.
화소들(30)은 데이터신호에 대응하는 전압을 저장하고, 저장된 전압에 대응하는 전류를 유기 발광 다이오드(미도시)로 공급하면서 소정 휘도의 빛을 생성한다.
도 2는 도 1에 도시된 주사 구동부의 스테이지를 개략적으로 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 3개의 스테이지를 도시하기로 한다.
도 2를 참조하면, 본 발명의 주사 구동부(10)는 주사선들(S1 내지 S3)과 각각 접속되도록 스테이지(200, 201, 202)를 구비한다. 스테이지(200, 201, 202) 각각은 주사선들(S1 내지 S3) 중 어느 하나와 접속되며, 2개의 클럭신호(CLK1, CLK2), 2개의 제어신호(CS1, CS2)에 의하여 구동된다.
스테이지(200, 201, 202) 각각은 제 1입력단자(101), 제 2입력단자(102), 제 3입력단자(103), 제 4입력단자(104), 제 5입력단자(105) 및 출력단자(106)를 구비한다.
k(k는 홀수 또는 짝수)번째 스테이지에 포함된 제 1입력단자(101)는 제 1클럭신호(CLK1)를 공급받고, 제 2입력단자(102)는 제 2클럭신호(CLK2)를 공급받는다. 그리고, k+1번째 스테이지에 포함된 제 1입력단자(101)는 제 2클럭신호(CLK2)를 공급받고, 제 2입력단자(102)는 제 1클럭신호(CLK1)를 공급받는다. 스테이지(200 내지 202) 각각에 포함된 제 4입력단자(104)는 제 1제어신호(CS1)를 공급받고, 제 5입력단자(105)는 제 2제어신호(CS2)를 공급받는다. 그리고, 스테이지(200 내지 202) 각각에 포함된 제 3입력단자(103)는 시작신호(FLM) 또는 이전단 스테이지의 출력신호를 공급받는다.
이와 같은 스테이지들(200 내지 202)은 동일한 회로로 구성되며, 제 1제어신호(CS1)에 대응하여 주사신호를 동시 또는 순차적으로 출력한다.
도 3은 도 2에 도시된 스테이지의 제 1실시예를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제 1스테이지(200)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 제 1실시예에 의한 스테이지(200)는 순차 구동부(230) 및 동시 구동부(232)를 구비한다.
순차 구동부(230)는 제 1클럭신호(CLK1), 제 2클럭신호(CLK2), 시작신호(FLM)(또는 이전단 출력신호) 및 제 1제어신호(CS1)에 대응하여 주사신호를 출력한다. 이와 같은 순차 구동부(230)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급하기 위하여 사용된다. 이를 위하여, 순차 구동부(230)는 제 1 내지 제 4트랜지스터(M1 내지 M4) 및 제 1커패시터(C1)를 구비한다.
제 1트랜지스터(M1)는 제 1전원(VDD)과 출력단자(106) 사이에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1입력단자(101)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1입력단자(101)로 공급되는 제 1클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프된다. 제 1트랜지스터(M1)가 턴-온되면 제 1전원(VDD), 즉 하이전압이 출력단자(106)로 공급된다.
제 2트랜지스터(M2)는 출력단자(106)와 제 2입력단자(102) 사이에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 1노드(N1)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 2트랜지스터(M2)가 턴-온되면 제 2입력단자(102)와 출력단자(106)가 전기적으로 접속된다.
제 3트랜지스터(M3)는 제 1노드(N1)와 제 3입력단자(103) 사이에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 1입력단자(101)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 1입력단자(101)로 공급되는 제 1클럭신호(CLK1)에 대응하여 턴-온 또는 턴-오프된다.
제 4트랜지스터(M4)는 제 1전원(VDD)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 4입력단자(104)로 공급되는 제 1제어신호(CS1)에 대응하여 턴-온 또는 턴-오프된다. 여기서, 제 1제어신호(CS1)는 주사 구동부(10)에서 주사신호가 순차적으로 공급될 때 하이전압으로 설정되고, 주사신호가 동시에 공급될 때 로우전압으로 설정된다.
제 1커패시터(C1)는 제 1노드(N1)와 출력단자(106) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 2트랜지스터(M2)의 턴-온 또는 턴-오프에 대응하여 전압을 충전한다.
동시 구동부(232)는 제 1제어신호(CS1) 및 제 2제어신호(CS2)에 대응하여 주사신호를 출력한다. 이와 같은 동시 구동부(232)는 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하기 위하여 사용된다. 이를 위하여, 동시 구동부(232)는 제 5트랜지스터(M5)는 구비한다.
제 5트랜지스터(M5)는 출력단자(106)와 제 5입력단자(105) 사이에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 4입력단자(104)(또는 제 2노드(N2))에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 1제어신호(CS1)에 대응하여 턴-온 또는 턴-오프된다. 제 5트랜지스터(M5)가 턴-온되면 제 5입력단자(105)와 출력단자(106)가 전기적으로 접속된다.
도 4a는 도 3에 도시된 스테이지에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 도면이다. 도 4a에서 클럭신호들(CLK1, CLK2)은 2 수평기간(2H)의 주기를 갖는 것으로 가정하기로 한다.
도 4a를 참조하면, 제 1클럭신호(CLK1) 및 제 2클럭신호(CLK2)는 하이신호 및 로우신호를 반복하며, 로우신호가 중첩되지 않도록 공급된다. 그리고, 주사신호가 순차적으로 출력될 수 있도록 제 1제어신호(CS1) 및 제 2제어신호(CS2)는 하이신호의 전압을 유지한다. 제 1제어신호(CS1)로서 하이신호가 공급되면 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)는 턴-오프 상태를 유지한다.
동작과정을 상세히 설명하면, 먼저 제 1입력단자(101)로 제 1클럭신호(CLK1)가 공급(즉, 로우신호)되고, 제 3입력단자(103)로 시작신호(FLM)가 공급된다.
제 1입력단자(101)로 제 1클럭신호(CLK1)가 공급되면 제 1트랜지스터(M1) 및 제 3트랜지스터(M3)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(106)로 제 1전원(VDD)의 전압이 출력된다. 제 3트랜지스터(M3)가 턴-온되면 제 1노드(N1)와 제 3입력단자(103)가 전기적으로 접속되고, 이에 따라 제 1노드(N1)로 시작신호(FLM)가 공급된다. 제 1노드(N1)로 시작신호가 공급되면 제 2트랜지스터(M2)가 턴-온된다.
제 2트랜지스터(M2)가 턴-온되면 출력단자(106)와 제 2입력단자(102)가 전기적으로 접속된다. 이때, 제 2클럭신호(CLK2)가 공급되지 않기 때문에(즉, 하이신호) 출력단자(106)는 제 1전원(VDD)의 전압을 안정적으로 유지한다. 그리고, 제 2트랜지스터(M2)가 턴-온되는 기간 동안 제 1커패시터(C1)는 제 2트랜지스터(M2)의 턴-온에 대응하는 전압을 충전한다.
이후, 제 1클럭신호(CLK1)의 공급이 중단되고, 제 2입력단자(102)로 제 2클럭신호(CLK2)가 공급된다. 제 1클럭신호(CLK1)의 공급이 중단되면 제 1트랜지스터(M1)가 턴-오프된다. 이때, 제 1커패시터(C1)에 충전된 전압에 대응하여 제 2트랜지스터(M2)가 턴-온 상태를 유지한다. 따라서, 제 2입력단자(102)로 공급된 제 2클럭신호(CLK2)는 제 2트랜지스터(M2)를 경유하여 출력단자(106)로 공급된다. 출력단자(106)로 공급된 제 2클럭신호(CLK2)는 주사신호로서 주사선(S1)으로 공급된다.
이후, 제 1입력단자(101)로 제 1클럭신호(CLK1)가 공급된다. 제 1클럭신호(CLK1)가 공급되면 제 1트랜지스터(M1) 및 제 3트랜지스터(M3)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(106)로 제 1전원(VDD)이 공급된다. 제 3트랜지스터(M3)가 턴-온되면 제 3입력단자(103)와 제 1노드(N1)가 전기적으로 접속된다. 이때, 제 3입력단자(103)로는 시작신호(FLM)가 공급되지 않고, 이에 따라 제 2트랜지스터(M2)는 턴-오프 상태로 설정된다. 제 2트랜지스터(M2)가 턴-오프될 때 제 1커패시터(C1)는 제 2트랜지스터(M2)의 턴-오프에 대응하는 전압을 충전한다. 따라서, 제 2트랜지스터(M2)가 턴-오프되면 제 1클럭신호(CLK1) 이후에 공급되는 제 2클럭신호(CLK2)는 출력단자(106)로 공급되지 못한다.
상술한 바와 같이 본원 발명에서는 제 1클럭신호(CLK1)(또는 제 2클럭신호(CLK2)와 동기되도록 시작신호(FLM)(또는 이전단 출력신호)를 공급하는 경우에만 스테이지에서 주사신호를 출력한다. 따라서, 각각의 스테이지들은 제 1주사선(S1) 내지 제 n주사선(Sn)으로 순차적으로 주사신호를 출력할 수 있다.
도 4b는 도 3에 도시된 스테이지에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 도면이다.
도 4b를 참조하면, 주사신호가 동시에 출력되는 경우 제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 시작신호(FLM)는 공급되지 않는다.(즉, 하이전압 유지) 그리고, 주사신호가 동시에 출력될 수 있도록 제 1제어신호(CS1)가 공급(즉, 로우신호의 전압)된다. 제 1제어신호(CS1)가 공급되면 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)가 턴-온된다.
제 4트랜지스터(M4)가 턴-온되면 제 1전원(VDD)이 제 1노드(N1)로 공급된다. 제 1노드(N1)로 제 1전원(VDD)이 공급되면 제 2트랜지스터(M2)가 턴-오프된다.
제 5트랜지스터(M5)가 턴-온되면 제 5입력단자(105)와 출력단자(106)가 전기적으로 접속된다. 이 경우, 출력단자(106)로 공급되는 전압은 제 5입력단자(105)로 공급되는 제 2제어신호(CS2)에 의하여 결정된다. 다시 말하여, 제 2제어신호(CS2)로서 로우전압이 공급되는 경우 모든 스테이지들의 출력단자(106)로는 로우전압이 공급된다. 즉, 본원 발명에서는 동시 구동부(232)를 이용하여 모든 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급할 수 있다.
상술한 바와 같이 본원 발명에서는 스테이지 회로를 이용하여 주사선들(S1 내지 Sn)로 주사신호를 순차 또는 동시에 공급할 수 있다. 그리고, 본원 발명에서 스테이지 회로를 2개의 클럭신호를 이용하기 때문에 회로를 단순화할 수 있는 장점이 있다.
한편, 상술한 본원 발명에서는 주사신호가 1수평기간(1H) 동안 서로 중첩되지 않도록 공급되는 것으로 도시되었지만 본원 발명이 이에 한정되지는 않는다. 실제로, 스테이지들 각각으로 공급되는 클럭신호들을 조절하여 이전 주사신호와 현재 주사신호가 소정기간 중첩되도록 주사신호를 공급할 수 있다.
도 5는 도 1에 도시된 주사 구동부의 스테이지의 다른 실시예를 나타내는 도면이다. 도 5에서는 설명의 편의성을 위하여 4개의 스테이지(210 내지 213)를 도시하기로 한다. 그리고, 도 5를 설명할 때 도 2와 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 스테이지(210 내지 213) 각각은 주사선들(S1 내지 S4) 중 어느 하나와 접속되며, 2개의 클럭신호(CLK1, CLK3 또는 CLK2, CLK4), 2개의 제어신호(CS1, CS2)에 의하여 구동된다.
스테이지(210 내지 213) 각각은 제 1입력단자(101), 제 2입력단자(102), 제 3입력단자(103), 제 4입력단자(104), 제 5입력단자(105) 및 출력단자(106)를 구비한다. 실제로, 스테이지(210 내지 213) 각각의 회로는 도 3에 도시된 회로와 동일하게 설정된다.
k번째 스테이지들은 제 1클럭신호(CLK1) 및 제 3클럭신호(CLK3)를 공급받는다. 제 1클럭신호(CLK1) 및 제 3클럭신호(CLK3)는 도 6에 도시된 바와 같이 4H의 주기를 가지며, 로우기간이 서로 중첩되지 않는다. 이 경우, k번째 스테이지들은 제 1클럭신호(CLK1) 및 제 3클럭신호(CLK3)에 대응하여 주사신호를 출력한다. 스테이지의 동작과정은 상술한 도 3과 동일하기 때문에 상세한 설명은 생략하기로 한다.
k+1번째 스테이지들은 제 2클럭신호(CLK2) 및 제 4클럭신호(CLK4)를 공급받는다. 제 2클럭신호(CLK2) 및 제 4클럭신호(CLK4)는 4H의 주기를 가지며, 로우기간이 서로 중첩되지 않는다. 이 경우, k+1번째 스테이지들은 제 2클럭신호(CLK2) 및 제 4클럭신호(CLK4)에 대응하여 주사신호를 출력한다.
한편, 본원 발명에서 제 1클럭신호(CLK1) 내지 제 4클럭신호(CLK4)는 순차적으로 공급되며, 일부기간 중첩된다. 여기서, 동일한 스테이지(k 또는 k+1)로 공급되는 클럭신호들(CLK1, CLK3 또는 CLK2, CLK4)은 서로 중첩되지 않기 때문에 스테이지들 각각은 주사신호를 순차적으로 출력할 수 있다. 다만, 주사신호들은 이전 주사신호와 소정기간 중첩된다.
도 7은 도 2에 도시된 스테이지의 제 2실시예를 나타내는 회로도이다. 도 7을 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명의 제 2실시예에 의한 스테이지(200)는 순차 구동부(230) 및 동시 구동부(232)를 구비한다.
동시 구동부(232)는 제 5트랜지스터(M5')와 제 6트랜지스터(M6)를 구비한다. 제 5트랜지스터(M5')는 출력단자(106)와 제 5입력단자(105) 사이에 접속된다. 그리고, 제 5트랜지스터(M5')의 게이트전극은 제 6트랜지스터(M6)의 제 1전극에 접속된다.
제 6트랜지스터(M6)는 제 5트랜지스터(M5')의 게이트전극(또는 제 2노드(N2))과 제 2전원(VSS) 사이에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 4입력단자(104)로 제 1제어신호(CS1)가 공급될 때 턴-온된다. 여기서, 제 2전원(VSS)은 제 1전원(VDD)보다 낮은 전압으로 설정된다.
동작과정을 설명하면, 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하기 위하여 제 1제어신호(CS1)가 공급된다. 제 1제어신호(CS1)가 공급되면 제 4트랜지스터(M4) 및 제 6트랜지스터(M6)가 턴-온된다.
제 4트랜지스터(M4)가 턴-온되면 제 1전원(VDD)이 제 1노드(N1)로 공급된다. 제 1노드(N1)로 제 1전원(VDD)이 공급되면 제 2트랜지스터(M2)가 턴-오프된다.
제 6트랜지스터(M6)가 턴-온되면 제 2전원(VSS)이 제 5트랜지스터(M5')의 게이트전극으로 공급되고, 이에 따라 제 5트랜지스터(M5')가 턴-온된다. 제 5트랜지스터(M5')가 턴-온되면 제 5입력단자(105)와 출력단자(106)가 전기적으로 접속된다. 따라서, 제 5입력단자(105)로 제 2제어신호(즉, 로우전압)가 공급될 때 출력단자(106)로는 주사신호가 출력된다.
한편, 도 7에서는 도 6트랜지스터(M6)가 제 2노드(N2)와 제 2전원(VSS) 사이에 접속되는 것으로 도시되었지만 본원 발명이 이에 한정되지는 않는다. 일례로, 제 2전원(VSS)에 접속된 제 6트랜지스터(M6)의 제 2전극은 제 4입력단자(104)에 접속될 수 있다. 이 경우, 제 6트랜지스터(M6)는 다이오드 형태로 접속되어 제 2노드(N2)의 전압을 제 4입력단자(104)의 전압에 대응하여 변화시킨다. 이와 같은 제 6트랜지스터(M6)의 다이오드 접속 구성은 도 10에 추가로 구성되며, 이에 대한 상세한 설명은 후술하기로 한다.
도 8은 도 3에 도시된 스테이지 회로의 순차 구동부 동작과정을 나타내는 시뮬레이션 도면이다.
도 8을 참조하면, 제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 시작신호(FLM)에 대응하여 주사선들(S1 내지 S3)로 주사신호가 순차적으로 공급된다. 즉, 본원 발명에서는 안정적으로 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급할 수 있다.
도 9는 도 3에 도시된 스테이지 회로의 동시 구동부 동작과정을 나타내는 시뮬레이션 도면이다.
도 9를 참조하면, 주사선들(S1 내지 S3)로 공급되는 출력신호는 제 2제어신호(CS2)와 동일하게 결정된다. 즉, 본원 발명에서는 안정적으로 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급할 수 있다.
도 10은 도 2에 도시된 스테이지의 제 3실시예를 나타내는 회로도이다. 도 10을 설명할 때 도 3과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 제 3실시예에 의한 스테이지(200)는 순차 구동부(230) 및 동시 구동부(232)를 구비한다.
동시 구동부(232)는 제 2커패시터, 제 5트랜지스터(M5') 내지 제 7트랜지스터(M7)를 구비한다.
제 5트랜지스터(M5')는 출력단자(106)와 제 5입력단자(105) 사이에 접속된다. 그리고, 제 5트랜지스터(M5')의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 5트랜지스터(M5')는 제 2노드(N2)에 인가되는 전압에 대응하여 턴-온 또는 턴-오프된다.
제 6트랜지스터(M6')는 제 2노드(N2)와 제 4입력단자(104) 사이에 접속된다. 그리고, 제 6트랜지스터(M6')의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 6트랜지스터(M6')는 제 2노드(N2)에서 제 1입력단자(104)로 전류가 흐를 수 있도록 다이오드 형태로 접속된다.
제 7트랜지스터(M7)는 제 2노드(N2)와 제 1전원(VDD) 사이에 접속된다. 그리고, 제 7트랜지스터(M7)의 게이트전극은 제 2입력단자(102)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 2입력단자(102)로 제 2클럭신호(CLK2)가 공급될 때 턴-온된다.
제 2커패시터(C2)는 제 2노드(N2)와 출력단자(106) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 5트랜지스터(M5')의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
도4b와 결부하여 동작과정을 설명하면, 먼저 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하기 위하여 제 1제어신호(CS1)가 공급된다. 그리고, 동시 구동기간 동안 제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 시작신호(FLM)는 공급되지 않는다.(즉, 하이전압 유지)
제 1제어신호(CS1)가 공급되면 제 4트랜지스터(M4) 및 제 6트랜지스터(M6')가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 1노드(N1)로 하이전압이 공급되어 제 2트랜지스터(M2)가 턴-오프된다.
제 6트랜지스터(M6')가 턴-온되면 제 2노드(N2)의 전압이 낮아지고, 이에 따라 제 5트랜지스터(M5')가 턴-온된다. 제 5트랜지스터(M5')가 턴-온되면 제 5입력단자(105)와 출력단자(106)가 전기적으로 접속된다. 따라서, 제 5입력단자(105)로 제 2제어신호가 공급될 때 출력단자(106)로는 주사신호가 출력된다.
한편, 순차적으로 주사신호가 출력되는 기간 동안 제 1제어신호(CS1)의 공급이 중단되어 제 4트랜지스터(M4) 및 제 6트랜지스터(M6')가 턴-오프된다. 이후, 제 2클럭신호(CLK2)가 공급될 때 제 7트랜지스터(M7)가 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 1전원(VDD)이 제 2노드(N2)로 공급되고, 이에 따라 제 5트랜지스터(M5')가 턴-오프된다. 그리고, 제 2커패시터(C2)에는 제 5트랜지스터(M5')의 턴-오프에 대응하는 전압이 충전된다. 그러면, 제 2클럭신호(CLK2)의 공급이 중단되더라도 제 5트랜지스터(M5')는 제 2커패시터(C2)에 충전된 전압에 대응하여 안정적으로 턴-오프 상태를 유지한다.
도 11은 도 2에 도시된 스테이지의 제 4실시예를 나타내는 도면이다. 도 11을 설명할 때 도 10과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 11을 참조하면, 본 발명의 제 4실시예에 의한 스테이지(200)는 순차 구동부(230) 및 동시 구동부(232)를 구비한다.
동시 구동부(232)에 포함된 제 7트랜지스터(M7')는 제 2노드(N2)와 제 1전원(VDD) 사이에 접속된다. 그리고, 제 7트랜지스터(M7')의 게이트전극은 제 1입력단자(101)에 접속된다.
이와 같은 제 7트랜지스터(M7')는 제 1클럭신호(CLK1)가 공급될 때 턴-온되어 제 2노드(N2)로 제 1전원(VDD)의 전압을 공급한다. 그 외의 동작과정은 도 10과 동일하므로 상세한 설명은 생략하기로 한다.
도 12는 도 2에 도시된 스테이지의 제 5실시예를 나타내는 도면이다. 도 12를 설명할 때 도 10과 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 11을 참조하면, 본 발명의 제 5실시예에 의한 스테이지(200)는 순차 구동부(230) 및 동시 구동부(232)를 구비한다.
순차 구동부(230)는 제 1노드(N1)와 제 1전원(VDD) 사이에 위치되는 제 3커패시터(C3)를 추가로 구비한다. 여기서, 제 3커패시터(C3)는 제 1전원(VDD)과 제 1노드(N1)의 사이에 접속되기 때문에 제 1전원(VDD)의 전압을 기준으로 제 1노드(N1)의 전압을 안정화시킬 수 있다. 즉, 본원 발명에서는 순차 구동부(230)에 제 3커패시터(C3)를 추가하여 구동의 안정성을 확보할 수 있다.
한편, 본원 발명에서 각각의 실시예들은 다양하게 적용될 수 있다. 일례로, 제 3커패시터(C3)는 제 1 내지 제 4실시예의 순차 구동부(230) 각각에 적용될 수 있다.
또한, 도 10에 도시된 제 6트랜지스터(M6')는 도 7에 도시된 제 6트랜지스터(M6)와 같이 변경되어 적용될 수 있다. 일례로, 도 13과 같이 제 6트랜지스터(M6)가 도 10의 실시예에 포함되어 적용될 수 있다. 이 경우, 제 6트랜지스텨(M6)가 턴-온되면 제 2노드(N2)의 전압이 제 2전원(VSS)으로 낮아져 제 5트랜지스터(M5')가 턴-온된다. 즉, 본원 발명의 실시예들은 당업자에 의하여 다양한 형태로 적용될 수 있다.
도 14는 도 10에 도시된 스테이지 회로의 순차 구동부의 동작과정을 나타내는 시뮬레이션 도면이다. 도 14는 도 5에 도시된 바와 같이 k 및 k+1번째 스테이지로 공급되는 클럭신호들(CLK1,CLK3 또는 CLK2,CLK4)이 상이한 경우를 나타낸다.
도 14를 참조하면, 각각의 스테이지들은 클럭신호들(CLK1,CLK3 또는CLK2, CLK4)에 대응하여 순차적으로 주사신호를 출력한다. 이때, 이전단 주사신호(예를 들면, Si)와 현재 주사선(Si+1)으로 출력되는 주사신호는 대략 1수평기간(1H) 동안 중첩된다.
도 15는 주사신호를 순차적으로 출력하는 경우 도 10에 도시된 스테이지 회로의 동작속도를 나타내는 도면이다.
도 15를 참조하면, 트랜지스터들의 문턱전압(Vth)을 -1V, 0V, 1V를 변화시킴과 동시에 이동도(mobility)를 -20%, 0%, 20%로 변화시킬 때 트랜지스터들의 응답속도는 2㎲이하로 설정된다. 일반적으로 주사 구동부는 2㎲ 이하의 응답속도로 설정될 때 안정적으로 구동될 수 있다. 즉, 본원 발명의 스테이지 회로를 이용하여 주사 구동부를 구현하는 경우 안정적인 구동속도를 확보할 수 있다.
도 16은 주사신호를 동시에 출력하는 경우 도 10에 도시된 스테이지 회로의 동작속도를 나타내는 도면이다.
도 16을 참조하면, 트랜지스터들의 문턱전압(Vth)을 -1V, 0V, 1V를 변화시킴과 동시에 이동도(mobility)를 -20%, 0%, 20%로 변화시킬 때 트랜지스터들의 응답속도는 2㎲이하로 설정된다. 따라서, 본원 발명의 스테이지 회로를 이용하는 경우 주사선들(S1 내지 Sn)로 주사신호를 동시에 안정적으로 공급할 수 있다.
도 17은 주사신호를 동시에 출력하는 경우 이동도 및 문턱전압 변화에 대응하여 출력파형을 나타내는 시뮬레이션 결과이다.
도 17을 참조하면, 스테이지들에 포함된 트랜지스터들의 문턱전압(Vth)을 -1V, 0V, 1V를 변화시킴과 동시에 이동도(mobility)를 -20%, 0%, 20%로 변화시킬 때 스테이지들의 출력안 안정적으로 제 2제어신호(CS2)의 전압으로 변화된다. 즉, 본원 발명에서는 제 2제어신호(CS2)의 전압에 대응하여 안정적으로 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소 40 : 화소부
50 : 타이밍 제어부 101,102,103,104,105 : 입력단자
106 : 출력단자 200,201,202,210,211,212,213 : 스테이지
230 : 순차 구동부 232 : 동시 구동부

Claims (25)

  1. 제 1전원과 출력단자 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 1트랜지스터와; 상기 출력단자와 제 2입력단자 사이에 접속되며, 게이트전극이 제 1노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 제 4입력단자에 접속되는 제 4트랜지스터와; 상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터를 포함하는 순차 구동부와;
    상기 출력단자와 제 5입력단자 사이에 접속되며, 게이트전극이 제 2노드에 접속되는 제 5트랜지스터를 포함하는 동시 구동부를 구비하는 것을 특징으로 하는 스테이지 회로.
  2. 제 1항에 있어서,
    상기 제 2노드는 상기 제 4입력단자에 접속되는 것을 특징으로 하는 스테이지 회로.
  3. 제 1항에 있어서,
    상기 제 1입력단자 및 제 2입력단자는 서로 위상이 반대인 클럭신호를 공급받는 것을 특징으로 하는 스테이지 회로.
  4. 제 1항에 있어서,
    상기 제 1입력단자로는 제 1클럭신호가 공급되고, 상기 제 2입력단자로는 상기 제 1클럭신호와 로우전압 기간이 중첩되지 않는 제 2클럭신호가 공급되는 것을 특징으로 하는 스테이지 회로.
  5. 제 1항에 있어서,
    상기 제 3입력단자로는 상기 제 1입력단자로 공급되는 클럭신호와 동기되도록 이전단 스테이지의 출력신호 또는 시작신호가 공급되는 것을 특징으로 하는 스테이지 회로.
  6. 제 1항에 있어서,
    상기 제 4입력단자로는 제 1제어신호가 공급되고, 상기 제 5입력단자로는 제 2제어신호가 공급되는 것을 특징으로 하는 스테이지 회로.
  7. 제 6항에 있어서,
    상기 제 1제어신호는 상기 순차 구동부에서 주사신호가 공급되는 기간 동안 하이전압으로 설정되고, 상기 동시 구동부에서 주사신호가 공급되는 기간 동안 로우전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  8. 제 7항에 있어서,
    상기 제 1제어신호가 로우전압으로 설정되는 기간 중 일부기간 동안 상기 제 2제어신호는 상기 출력단자로 상기 주사신호가 공급될 수 있도록 로우전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  9. 제 1항에 있어서,
    상기 동시 구동부는 상기 제 2노드와 상기 제 1전원보다 낮은 제 2전원 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 6트랜지스터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  10. 제 1항에 있어서,
    상기 동시 구동부는 상기 제 2노드와 상기 제 4입력단자 사이에 접속되며, 게이트전극이 상기 제 4입력단자에 접속되는 제 6트랜지스터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  11. 제 9항에 있어서,
    상기 동시 구동부는
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 7트랜지스터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  12. 제 10항에 있어서,
    상기 동시 구동부는
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 7트랜지스터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  13. 제 9항에 있어서,
    상기 동시 구동부는
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  14. 제 10항에 있어서,
    상기 동시 구동부는
    상기 제 2노드와 상기 제 1전원 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 7트랜지스터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  15. 제 1항에 있어서,
    상기 순차 구동부는 상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 3커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  16. 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되는 상기 제 1항 내지 제 15항 중 어느 한항에 기재된 스테이지 회로를 구비하는 것을 특징으로 하는 주사 구동부.
  17. 주사선들로 주사신호를 공급하기 위하여 주사선들 각각과 접속되는 스테이지 회로를 구비하며,
    상기 스테이지 회로들 각각은
    제 1전원과 출력단자 사이에 접속되며, 게이트전극이 제 1입력단자에 접속되는 제 1트랜지스터와; 상기 출력단자와 제 2입력단자 사이에 접속되며, 게이트전극이 제 1노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 제 3입력단자 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 3트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 제 4입력단자에 접속되는 제 4트랜지스터와; 상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터를 포함하는 순차 구동부와;
    상기 출력단자와 제 5입력단자 사이에 접속되며, 게이트전극이 제 2노드에 접속되는 제 5트랜지스터를 포함하는 동시 구동부를 구비하는 것을 특징으로 하는 주사 구동부.
  18. 제 17항에 있어서,
    상기 제 2노드는 상기 제 4입력단자에 접속되는 것을 특징으로 하는 주사 구동부.
  19. 제 17항에 있어서,
    k(k는 홀수 또는 짝수)번째 스테이지 회로의 제 1입력단자로는 제 1클럭신호, 제 2입력단자로는 상기 제 1클럭신호와 위상이 반대인 제 2클럭신호가 공급되며;
    k+1번째 스테이지 회로의 제 1입력단자로는 상기 제 2클럭신호, 제 2입력단자로는 상기 제 1클럭신호가 공급되는 것을 특징으로 하는 주사 구동부.
  20. 제 17항에 있어서,
    k(k는 홀수 또는 짝수)번째 스테이지 회로의 제 1입력단자로는 제 1클럭신호, 제 2입력단자로는 제 1클럭신호와 로우전압이 중첩되지 않는 제 3클럭신호가 공급되며;
    k+1번째 스테이지 회로의 제 1입력단자로는 제 2클럭신호, 제 2입력단자로는 제 2클럭신호와 로우전압이 중첩되지 않는 제 4클럭신호가 공급되는 것을 특징으로 하는 주사 구동부.
  21. 제 20항에 있어서,
    상기 제 1클럭신호 내지 제 4클럭신호는 순차적으로 공급되며, 이전 클럭신호와 현재 클럭신호는 로우전압이 일부기간 중첩되는 것을 특징으로 하는 주사 구동부.
  22. 제 17항에 있어서,
    상기 제 3입력단자로는 상기 제 1입력단자로 공급되는 클럭신호와 동기되도록 이전단 스테이지의 출력신호 또는 시작신호가 공급되는 것을 특징으로 하는 주사 구동부.
  23. 제 17항에 있어서,
    상기 제 4입력단자로는 제 1제어신호가 공급되고, 상기 제 5입력단자로는 제 2제어신호가 공급되는 것을 특징으로 하는 주사 구동부.
  24. 제 23항에 있어서,
    상기 제 1제어신호는 상기 순차 구동부에서 주사신호가 공급되는 기간 동안 하이전압으로 설정되고, 상기 동시 구동부에서 주사신호가 공급되는 기간 동안 로우전압으로 설정되는 것을 특징으로 하는 주사 구동부.
  25. 제 24항에 있어서,
    상기 제 1제어신호가 로우전압으로 설정되는 기간 중 일부기간 동안 상기 제 2제어신호는 상기 출력단자로 상기 주사신호가 공급될 수 있도록 로우전압으로 설정되는 것을 특징으로 하는 주사 구동부.
KR1020110064436A 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부 KR20130003249A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110064436A KR20130003249A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부
US13/452,789 US8952944B2 (en) 2011-06-30 2012-04-20 Stage circuit and scan driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110064436A KR20130003249A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부

Publications (1)

Publication Number Publication Date
KR20130003249A true KR20130003249A (ko) 2013-01-09

Family

ID=47390002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064436A KR20130003249A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부

Country Status (2)

Country Link
US (1) US8952944B2 (ko)
KR (1) KR20130003249A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252747B2 (en) 2012-06-01 2016-02-02 Samsung Display Co., Ltd. Stage circuits and scan driver using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
CN106997755B (zh) * 2017-05-10 2019-06-04 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR101213828B1 (ko) 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 패널용 하이브리드 게이트 드라이버
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
KR100962909B1 (ko) 2008-08-14 2010-06-10 삼성모바일디스플레이주식회사 주사구동부 및 그를 이용한 유기전계발광표시장치
KR101520807B1 (ko) 2009-01-05 2015-05-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101108172B1 (ko) * 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252747B2 (en) 2012-06-01 2016-02-02 Samsung Display Co., Ltd. Stage circuits and scan driver using the same

Also Published As

Publication number Publication date
US20130002307A1 (en) 2013-01-03
US8952944B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9443464B2 (en) Stage circuit and organic light emitting display device using the same
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR100986862B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US8803562B2 (en) Stage circuit and scan driver using the same
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
US8542225B2 (en) Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
US9019191B2 (en) Stage circuit and emission control driver using the same
JP2017223953A (ja) ステージ及びこれを用いた有機電界発光表示装置
KR102052065B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR101813215B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20120136744A (ko) 유기전계발광 표시장치
KR101674606B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
US8952944B2 (en) Stage circuit and scan driver using the same
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application