KR101108172B1

KR101108172B1 - 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치

Info

Publication number: KR101108172B1
Application number: KR1020100023401A
Authority: KR
Inventors: 정경훈
Original assignee: 삼성모바일디스플레이주식회사
Priority date: 2010-03-16
Filing date: 2010-03-16
Publication date: 2012-01-31
Also published as: KR20110104320A; US20110227884A1; US8988406B2

Abstract

스캔 드라이버 및 이를 이용한 유기 발광 표시 장치를 개시한다.
본 발명은 스캔 신호의 펄스 폭을 2수평주기 이상으로 증가시켜 유기발광패널을 구동함으로써 고품질의 영상을 제공할 수 있다.

Description

스캔 드라이버 및 이를 이용한 유기 발광 표시 장치{Scan driver and organic light emitting display}

본 발명은 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치에 관한 것으로서, 더욱 상세하게는, 비정상 스캔 신호 발생을 방지할 수 있는 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치에 관한 것이다.

유기 발광 표시 장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 표시장치로서 사용되고 있다. 또한, 음극선관에 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며, 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 발광 표시 장치가 주목받고 있다.

종래의 유기 발광 표시 장치는 스캔 라인 및 스캔 라인과 교차하는 데이터 라인 사이에 전기적으로 연결된 화소들을 포함하는 유기발광패널, 스캔 라인을 구동하기 위한 스캔 드라이버 및 데이터 라인을 구동하기 위한 데이터 드라이버를 구비한다. 스캔 드라이버는 스캔 신호를 스캔 라인을 통해 유기발광패널로 순차적으로 공급하고 데이터 드라이버는 데이터 신호를 데이터 라인을 통해 유기발광패널로 순차적으로 공급한다. 유기발광패널은 데이터 라인과 스캔 라인에 전기적으로 연결되어 데이터 신호와 스캔 신호를 인가받아 발광하게 된다.

대형 유기발광패널은 FHD(Full High-Definition) 이상의 해상도를 가지며, 120Hz 이상의 구동 주파수를 갖는다. 이때, 스캔 라인의 부하(load)가 커져 신호의 RC 딜레이(delay)가 증가하며, 수평 라인(Horizontal line) 수가 많고 주파수가 빨라서 1H(수평주기)의 스캔 타임(scan time)이 짧다는 문제가 있다. 이 경우 비정상적인 스캔 신호가 출력되어 화소에 정상적인 데이터 신호가 입력되지 못한다. 또한, 보상 화소 회로에서는 스캔 타임이 짧아지면, 보상 시간도 짧아져 정상적인 보상 동작이 이루어지지 않아 불균일한 화면의 원인이 된다.

따라서, FHD 120Hz 이상의 유기발광패널을 구동시 짧은 스캔 타임에 의한 비정상 스캔 신호 발생을 방지하기 위해, 스캔 신호의 펄스 폭을 증가시켜 구동할 필요가 있다.

본 발명은 비정상 스캔 신호 발생을 방지하고 균일한 화면을 제공할 수 있는 스캔 드라이버 및 이를 이용하는 유기 발광 표시 장치를 제공하기 위한 것이다.

본 발명의 바람직한 일 실시예에 따른 스캔 드라이버는, 다수의 스캔 라인과 연결되고, 다수의 클럭라인 중 3개의 클럭라인으로부터 2수평주기 이상 위상 지연된 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 2수평주기 이상의 펄스 폭을 갖는 스캔 신호를 출력하는 다수의 스테이지들을 포함하며, 상기 스캔 신호들이 서로 1수평주기 이상 오버랩되는 것을 특징으로 한다.

보다 바람직하게, 상기 다수의 클럭라인은 6상 클럭라인이고, 각 스테이지는 상기 6상 클럭라인 중 3개의 클럭라인으로부터 2수평주기 만큼씩 위상 지연된 3개의 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 2수평주기의 펄스 폭을 갖는 스캔 신호를 출력하고, 상기 스캔 신호들이 1수평주기 만큼씩 서로 오버랩될 수 있다.

보다 바람직하게, 상기 다수의 클럭라인은 9상 클럭라인이고, 각 스테이지는 상기 9상 클럭라인 중 3개의 클럭라인으로부터 3수평주기 만큼씩 위상 지연된 3개의 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 3수평주기의 펄스 폭을 갖는 스캔 신호를 출력하고, 상기 스캔 신호들이 2수평주기 만큼씩 서로 오버랩될 수 있다.

보다 바람직하게, 상기 다수의 클럭라인은 1수평주기 만큼씩 위상 지연된 클럭신호를 순차적으로 공급할 수 있다.

보다 바람직하게, 각 스테이지는, 전단 스테이지의 스캔 신호 또는 최초 시작신호가 인가되는 입력단자에 게이트 전극이 연결되고 제1전원에 제1전극이 연결되고 제2노드에 제2전극이 연결된 제6스위칭소자; 제2클럭단자에 게이트 전극이 연결되고 상기 입력단자에 제1전극이 연결되고 제1노드에 제2전극이 연결된 제5스위칭소자; 제1클럭단자에 게이트 전극이 연결되고 상기 제2노드에 제1전극이 연결되고 상기 제2전원에 제2전극이 연결된 제4스위칭소자; 상기 제2노드에 게이트 전극이 연결되고 상기 제1전원에 제1전극이 연결되고 상기 제1노드에 제2전극이 연결된 제3스위칭소자; 상기 제1노드에 게이트 전극이 연결되고 출력단자에 제1전극이 연결되고 제3클럭단자에 제2전극이 연결된 제2스위칭소자; 및 상기 제2노드에 게이트 전극이 연결되고 상기 제1전원에 제1전극이 연결되고 상기 출력단자에 제2전극이 연결된 제1스위칭소자;를 포함할 수 있다.

보다 바람직하게, 상기 전단 스테이지의 스캔 신호 또는 최초 시작 신호는 2수평주기 이상의 펄스 폭을 가질 수 있다.

보다 바람직하게, 상기 스테이지는, 상기 제1노드와 상기 출력단자 사이에 연결된 제1용량성소자와 상기 제1전원과 상기 제2노드 사이에 연결된 제2용량성소자;를 더 포함할 수 있다.

본 발명의 바람직한 일 실시예에 따른 유기 발광 표시 장치는, 다수의 데이터 라인 및 다수의 스캔 라인이 서로 교차하여 정의된 다수의 화소를 구비하는 유기발광패널; 상기 다수의 데이터 라인과 연결되고, 상기 데이터 라인에 데이터 신호를 인가하는 데이터 드라이버; 및 상기 다수의 스캔 라인과 연결되고, 다수의 클럭라인 중 3개의 클럭라인으로부터 2수평주기 이상 위상 지연된 클럭신호들을 순차적으로 입력받아 상기 스캔 라인에 2수평주기 이상의 펄스 폭을 갖는 스캔 신호를 순차적으로 공급하며, 인접하는 스캔 신호들이 서로 1수평주기 이상 오버랩되는 스캔 드라이버;를 포함할 수 있다.

본 발명은 스캔 신호의 펄스 폭을 2수평주기(2H) 이상으로 증가시켜 구동할 수 있는 스캔 드라이버를 구비하여, FHD 120Hz 이상으로 유기발광표시패널을 구동할 때 짧은 스캔 타임에 의한 비정상 스캔 신호 발생을 방지하고 균일한 화면을 제공할 수 있다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조를 개략적으로 도시한 회로도이다.
도 2는 본 발명의 일 실시예에 따른 스캔 드라이버의 개략적인 블록도이다.
도 3은 도 2의 스캔 드라이버의 동작을 나타내는 타이밍도이다.
도 4는 도 2에 도시된 스캔 드라이버에서 임의의 스테이지(Si)에 대한 구체적인 회로도이다.
도 5는 도 4의 임의의 스테이지의 동작을 나타내는 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 스캔 드라이버의 개략적인 블록도이다.
도 7은 도 6의 스캔 드라이버의 동작을 나타내는 타이밍도이다.

이하 본 발명의 바람직한 실시예가 첨부된 도면들을 참조하여 설명될 것이다. 도면상의 동일한 부호는 동일한 요소를 지칭한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조를 개략적으로 도시한 회로도이다.

도 1을 참조하면, 본 발명의 유기 발광 표시 장치는 유기발광패널(100), 스캔 드라이버(200), 데이터 드라이버(300) 및 타이밍 컨트롤러(400)를 포함한다.

유기발광패널(100)은 다수의 스캔 라인(S1-Sn), 다수의 데이터 라인(D1-Dm) 및 다수의 화소(P)를 포함한다. 다수의 스캔 라인(S1-Sn)은 일정하게 이격되어 행으로 배열되며 각각 스캔 신호를 전달하고, 다수의 데이터 라인(D1-Dm)은 일정하게 이격되어 열로 배열되며 각각 데이터 신호를 전달한다. 다수의 스캔 라인(S1-Sn)과 다수의 데이터 라인(D1-Dm)은 매트릭스 형태로 배열되며, 이때 그 교차부에는 하나의 화소(P)가 형성된다. 이때, 화소(P)가 전류 기입형 화소인 경우에 데이터 신호는 전류이고, 전압 기입형 화소인 경우에 데이터 신호는 전압이다.

한편, 색 표시를 구현하기 위해서는 각 화소가 원색 중 하나의 색상을 고유하게 표시하거나 각 화소가 시간에 따라 번갈아 원색을 표시하게 하여, 이들 원색의 공간적 또는 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색(R), 녹색(G) 및 청색(B)을 들 수 있다. 이때, 시간적 합으로 색상을 표시하는 경우에는 한 화소에서 시간적으로 R, G 및 B 색상이 번갈아 표시되어서 한 색상이 구현된다. 그리고 공간적 합으로 색상을 표시하는 경우에는 R 화소, G 화소 및 B 화소의 세 화소에 의해 한 색상이 구현되므로, 각 화소를 부화소라 부르고 세 개의 부화소를 하나의 화소라 부르기도 한다. 또한, 공간적 합으로 색상을 표시하는 경우에는 R 화소, G 화소 및 B 화소가 행 방향 또는 열 방향으로 번갈아 가면서 배열될 수 있으며, 또는 세 화소가 삼각형의 세 꼭지점에 해당하는 위치에 배열될 수도 있다.

스캔 드라이버(200)는 유기발광패널(100)의 스캔 라인(S1-Sn)에 연결되어 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 스캔 신호를 스캔 라인(S1-Sn)에 인가한다. 이때, 스캔 드라이버(200)는 다수의 스캔 라인(S1-Sn)에 각각 인가되는 다수의 선택 신호가 차례로 게이트 온 전압을 가지도록 스캔 신호를 인가할 수 있다. 그리고 스캔 신호가 게이트 온 전압을 가지는 경우에, 해당 스캔 라인에 연결되는 스위칭 트랜지스터가 턴-온된다.

상기 스캔 드라이버(200)는 쉬프트 레지스터 역할을 하는 다수의 스테이지들을 포함한다. 각 스테이지는 다수의 클럭라인 중 3개의 클럭라인으로부터 2수평주기 이상 위상 지연된 클럭신호를 입력받아 해당 스캔 라인에 2수평주기 이상의 펄스 폭을 갖는 스캔 신호를 출력한다. 인접하는 스캔 신호들은 서로 1수평주기 이상 오버랩될 수 있다. 다수의 클럭라인은 1수평주기 만큼씩 위상 지연된 클럭신호를 순차적으로 공급한다.

데이터 드라이버(300)는 유기발광패널(100)의 데이터 라인(D1-Dm)에 연결되어 계조를 나타내는 데이터 신호를 데이터 라인(D1-Dm)에 인가한다. 이러한 데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 입력되는 계조를 가지는 입력 영상 데이터(Data)를 전압 또는 전류 형태의 데이터 신호로 변환한다.

타이밍 컨트롤러(400)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 데이터(Data) 및 이의 표시를 제어하는 입력 제어 신호를 제공받는다. 입력 제어 신호에는 예를 들어 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭(MCLK)이 있다. 타이밍 컨트롤러(400)는 입력 영상 데이터(Data)를 데이터 드라이버(300)로 전달하고, 스캔 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 생성하여 각각 스캔 드라이버(200) 및 데이터 드라이버(300)로 전달한다. 스캔 제어 신호(CONT1)는 스캔 시작을 지시하는 스캔 시작 신호(SSP)와 다수의 클럭 신호(SCLK)를 포함하며, 데이터 제어 신호(CONT2)는 한 행의 화소(110)에 대한 입력 영상 데이터의 전달을 지시하는 수평 동기 시작 신호(STH)와 클럭 신호를 포함한다.

한편, 타이밍 컨트롤러(400)는 한 행에 해당하는 입력 영상 데이터를 데이터 드라이버(300)로 전달하는 경우에, 입력 영상 데이터(Data)를 세 개의 채널을 통해서 색상 별로 전달할 수도 있으며, 입력 영상 데이터(Data)를 하나의 채널을 통하여 차례로 전달할 수도 있다.

도 2는 본 발명의 일 실시예에 따른 스캔 드라이버의 개략적인 블록도이다. 도 3은 도 2의 스캔 드라이버의 동작을 나타내는 타이밍도이다.

도 2 및 도 3을 참조하면, 본 발명의 스캔 드라이버는 스캔 시작 신호(SSP) 라인과 6상 클럭라인(SCLKL1 내지 SCLKL6) 중 3개의 클럭라인에 각각 접속된 n개의 스테이지(ST1 내지 STn)를 포함한다. 6상 클럭라인(SCLKL1 내지 SCLKL6)의 클럭 신호(SCLK1 내지 SCLK6)는 1수평주기(1H) 만큼씩 위상 지연된 형태로 공급되고, 스캔 시작 신호(SSP)와 클럭 신호(SCLK1 내지 SCLK6)는 모두 2수평주기(2H) 동안 인가되어 2H의 펄스 폭을 갖는다. 도 2 및 도 3에서는 편의상 제1 내지 제4스테이지(ST1 내지 ST4)와 이들의 타이밍도만을 도시하였다.

각 스테이지의 출력단(OUT)으로 출력되는 스캔 신호들(S1 내지 Sn)은 해당 스캔 라인(Scan[1] 내지 Scan[n])으로 공급되고, 동시에 후단 스테이지의 시작 신호로서 후단 스테이지의 입력단(IN)에 공급된다. 각 스테이지의 입력단(IN)은 제1스테이지(ST1)에서는 스캔 시작 신호(SSP)가 입력되고, 제2 내지 제n스테이지들(ST2 내지 STn)에는 전단 스테이지의 출력신호, 즉 스캔 신호(S1 내지 Sn-1)가 입력된다.

제1스테이지(ST1)는 제1클럭단자(clk1)가 제1클럭라인(SCLKL1)에 전기적으로 연결되고, 제2클럭단자(clk2)가 제3클럭라인(SCLKL3)에 전기적으로 연결되고, 제3클럭단자(clk3)가 제5클럭라인(SCLKL5)에 전기적으로 연결된다. 그리고 입력단(IN)으로 초기 스캔 시작 신호(SSP)를 입력받아 출력단(OUT)의 제1스캔라인(Scan[1])으로 2H의 펄스 폭을 갖는 제1스캔 신호(S1)를 출력한다.

제2스테이지(ST2)는 제1클럭단자(clk1)가 제2클럭라인(SCLKL2)에 전기적으로 연결되고, 제2클럭단자(clk2)가 제4클럭라인(SCLKL3)에 전기적으로 연결되고, 제3클럭단자(clkc)가 제6클럭라인(SCLKL6)에 전기적으로 연결된다. 그리고 입력단(IN)으로 제1스캔 신호(S1)를 입력받아 출력단(OUT)의 제2스캔라인(Scan[2])으로 2H의 펄스 폭을 갖는 제2스캔 신호(S2)를 출력한다.

제3스테이지(ST3)는 제1클럭단자(clk1)가 제3클럭라인(SCLKL3)에 전기적으로 연결되고, 제2클럭단자(clk2)가 제5클럭라인(SCLKL5)에 전기적으로 연결되고, 제3클럭단자(clk3)가 제1클럭라인(SCLKL1)에 전기적으로 연결된다. 그리고 입력단(IN)이 제2스캔 신호(S2)를 입력받아 출력단(OUT)의 제3스캔라인(Scan[3])으로 2H의 펄스 폭을 갖는 제3스캔 신호(S3)를 출력한다.

유사하게, 제4스테이지(ST4) 내지 제n스테이지(STn)는 제1 내지 제6 클럭라인(SCLKL1 내지 SCLKL6)의 클럭 신호(SCLK1 내지 SCLK6) 중 2H 만큼씩 위상 지연된 3개의 클럭 신호를 이용하여, 입력단(IN)으로 인가되는 전단 스캔 신호(S3 내지 Sn-1)를 입력받아 출력단(OUT)의 스캔라인(Scan[3] 내지 Scan[n])으로 2H의 펄스 폭을 갖는 스캔 신호(S3 내지 Sn)를 출력한다.

본 발명의 스캔 드라이버는 제1 내지 제6 클럭 신호(SCLK1 내지 SCLK6)가 사용되므로 6개의 스테이지마다 클럭 신호가 반복된다.

스캔라인(Scan[1] 내지 Scan[n])으로 공급되는 스캔 신호들은 스캔 펄스 듀레이션 타임인 스캔 타임(scan time)이 2H이고, 인접하는 스테이지들로부터 출력되는 스캔 신호들은 1H 만큼 오버랩된다. 제1구간(t2) 내지 제3구간(t3)에서의 스캔 신호 생성 과정은 이후 상세히 설명하겠다.

도 4는 도 2에 도시된 스캔 드라이버에서 임의의 스테이지(Si)에 대한 구체적인 회로도이다. 이하에서는 제1스테이지(S1)를 중심으로 설명하며, 구성 및 동작은 나머지 스테이지에 동일하게 적용할 수 있다.

도 4를 참조하면, 제1스테이지(S1)는 제1스위칭소자(T1), 제2스위칭소자(T2), 제3스위칭소자(T3), 제4스위칭소자(T4), 제5스위칭소자(T5), 제6스위칭소자(T6), 제1용량성소자(C1), 및 제2용량성소자(C2)를 포함한다. 제1전원전압(SVDD)은 외부 제1전원으로부터 공급되는 하이레벨 신호이고, 제2전원전압(SVSS)은 외부 제2전원으로부터 공급되는 로우레벨 신호이다.

제6스위칭소자(T6)는 게이트 전극이 입력단자(IN)에 전기적으로 연결되고, 제1전극(드레인 전극 또는 소스 전극)이 제1전원에 전기적으로 연결되고, 제2전극(소스 전극 또는 드레인 전극)이 제2노드(QB)에 전기적으로 연결된다. 제6스위칭소자(T6)는 게이트 전극에 로우레벨 신호가 인가되면 턴 온되어 제2노드(QB)를 제1전원전압(SVDD)으로 충전한다.

제5스위칭소자(T5)는 제1전극이 입력단자(IN)에 전기적으로 연결되고, 제2전극이 제1노드(Q)에 전기적으로 연결되고, 게이트 전극이 제2클럭단자(clk2)에 전기적으로 연결된다. 제5스위칭소자(T5)는 게이트 전극에 로우레벨 신호가 인가되면 턴 온되어 제1노드(Q)에 입력단자(IN)의 전압을 공급한다.

제4스위칭소자(T4)는 제1전극이 제2노드(QB)에 전기적으로 연결되고, 제2전극이 제2전원에 전기적으로 연결되고, 게이트 전극이 제1클럭단자(clk1)에 전기적으로 연결된다. 제4스위칭소자(T4)는 게이트 전극에 로우레벨 신호가 인가되면 턴 온되어 제2노드(QB)를 제2전원전압(SVSS)으로 충전한다.

제3스위칭소자(T3)는 제1전극이 제1전원에 전기적으로 연결되고, 제2전극이 제1노드(Q)에 전기적으로 연결되고, 게이트 전극이 제2노드(QB)에 전기적으로 연결된다. 제3스위칭소자(T3)는 게이트 전극에 로우레벨 신호가 인가되면 턴 온되어 제1노드(Q)를 제1전원전압(SVDD)으로 충전한다.

제2스위칭소자(T2)는 게이트 전극이 제1노드(Q)와 전기적으로 연결되고, 제1전극이 출력단자(OUT)에 전기적으로 연결되고, 제2전극이 제3클럭단자(clk3)에 전기적으로 연결된다. 제2스위칭소자(T2)는 게이트 전극에 로우레벨 신호가 인가되면 턴 온되어 제3클럭단자(clk3)로부터 입력되는 클럭신호의 전압을 출력단자(OUT)로 공급한다.

제1스위칭소자(T1)는 게이트 전극이 제2노드(QB)에 전기적으로 연결되고, 제1전극이 제1전원에 전기적으로 연결되고, 제2전극이 출력단자(OUT)에 전기적으로 연결된다. 제1스위칭소자(T1)는 게이트 전극에 로우레벨 신호가 인가되면 턴 온되어 제1전원전압(SVDD)을 출력단자(OUT)로 공급한다.

제1용량성소자(C1)는 제1전극이 제1노드(Q)에 전기적으로 연결되고 제2전극이 출력단자(OUT)에 전기적으로 연결된다. 제1용량성소자(C1)는 제1노드(Q)와 출력단자(OUT)가 접속된 노드, 즉 제1스위칭소자(T1)의 제2전극과 제2스위칭소자(T2)의 제1전극이 전기적으로 연결된 노드 간의 전압 차가 저장된다.

제2용량성소자(C2)는 제1전극이 제1전원에 전기적으로 연결되고 제2전극이 제2노드(QB)에 전기적으로 연결되어, 양 전극 간의 전압 차가 저장된다.

제1노드(Q)에는 제5위칭소자(T5)의 제2전극, 제3스위칭소자(T3)의 제2전극, 제2스위칭소자(T2)의 게이트 전극이 접속된다. 제2노드(QB)에는 제6스위칭소자(T6)의 제2전극, 제4스위칭소자(T4)의 제1전극, 제3스위칭소자(T3)의 게이트 전극, 제1스위칭소자(T1)의 게이트 전극이 접속된다.

본 발명의 일 실시예에서 스위칭소자들(T1 내지 T6)은 모두 PMOS 트랜지스터로 구현되는 예를 설명하였으나, NMOS 트랜지스터로 구현하고 신호를 반전시킴으로써 본 발명의 구동 방법을 적용할 수 있음은 물론이다.

도 5는 도 4의 임의의 스테이지(STi)의 동작을 나타내는 타이밍도이다.

도 4 및 도 5를 참조하면, 입력단자(IN)로 입력되는 시작 신호, 제1 내지 제3클럭단자(clk1 내지 clk3)의 클럭신호, 및 출력단자(OUT)에서 출력되는 스캔 신호는 2H의 펄스 폭을 가진다. 제1 내지 제3 클럭단자(clk1 내지 clk3)로 입력되는 클럭신호는 2H 만큼 위상 지연되어 입력된다. 스캔 신호는 시작 신호로부터 2H 만큼 쉬프트되어 출력된다.

제1구간(t1)에서는 전단 스테이지의 스캔 신호 또는 최초 시작 신호(SSP)가 입력단자(IN)를 통해 제6스위칭소자(T6)의 게이트 전극으로 인가되고, 동시에 제5스위칭소자(T5)의 제1전극으로 인가된다. 또한, 제2클럭단자(clk2)를 통해 로우레벨의 클럭신호가 제5스위칭소자(T5)에 인가된다. 이때, 제1 및 제3클럭단자(clk1, clk3)에는 하이레벨의 클럭신호가 각각 인가된다.

이 경우, 로우레벨의 시작신호(SSP)에 의해 제6스위칭소자(T6)가 턴-온되어 제2노드(QB)가 하이레벨의 제1전원전압(SVDD)으로 충전된다. 그리고 제2클럭단자(clk2)에 인가되는 로우레벨의 클럭신호에 의해 제5스위칭소자(T5)가 턴-온되고 제1노드(Q)가 로우레벨의 제2전원전압(SVSS)과 문턱전압(|Vth|)의 합(SVSS+|Vth|)으로 선충전(pre-charge)되고, 제2스위칭소자(T2)가 턴-온된다.

상기 제2노드(QB)가 하이레벨의 제1전원전압(SVDD)으로 충전됨에 따라, 제1스위칭소자(T1) 및 제3스위칭소자(T3)가 턴-오프된다.

따라서, 제2스위칭소자(T2)의 제2전극으로 제3클럭단자(clk3)를 통해 하이레벨의 클럭신호가 인가되어 제2스위칭소자(T2)의 제1전극과 연결된 출력 단자(OUT)에 하이레벨의 스캔 신호가 출력된다.

즉, 상기 제1구간(t1)에서 스캔 라인을 통해 출력되는 스캔 신호는 하이레벨을 갖는다. 또한 상기 제1노드(Q) 및 출력단자(OUT) 사이에 접속된 제1용량성소자(C1)는 상기 제1구간(t1) 동안 제1노드(Q) 및 출력단자(OUT) 사이의 전위차에 의해 전압이 충전된다.

제2구간(t2)에서는 전단 스테이지의 스캔 신호 또는 최초 시작 신호(SSP)와 제2클럭단자(clk2)의 클럭신호가 하이레벨로 반전되고, 제3클럭단자(clk3)의 클럭신호가 로우레벨로 반전된다. 제1클럭단자(clk1)의 클럭신호는 하이레벨을 유지한다.

이 경우, 하이레벨의 시작 신호(SSP)와 제1 및 제2클럭단자(clk1, clk2)의 클럭신호에 의해 제2스위칭소자(T2)를 제외한 다른 스위칭소자는 모두 턴-오프된다.

상기 제2스위칭소자(T2)를 통해 출력단자(OUT) 노드의 전압이 제2전원전압(SVSS)을 향해 떨어지기 시작하고, 상기 제1용량성소자(C1)에 의해 충전된 전압이 방전됨에 따라 부트스트래핑(bootstrapping) 현상이 발생하여 제1노드(Q)의 전압이 제2전원전압(SVSS)보다 훨씬 낮은 전압으로 떨어짐으로써 제2스위칭소자(T2)를 완전히 턴-온시킨다.

따라서, 제2스위칭소자(T2)의 제2전극으로 제3클럭단자(clk3)를 통해 로우레벨의 클럭신호가 인가되고, 제2스위칭소자(T2)의 제1전극과 연결된 출력 단자(OUT)에 로우레벨의 스캔 신호가 출력된다.

즉, 상기 제2구간(t2)에서 스캔 라인을 통해 출력되는 신호는 로우레벨을 갖는다.

제3구간(t3)에서는 제3클럭단자(clk3)의 클럭신호가 하이레벨로 반전되고, 제1클럭단자(clk1)의 클럭신호가 로우레벨로 반전되고, 시작 신호(SSP)와 제2클럭단자(clk2)의 클럭신호는 하이레벨을 유지한다.

이 경우, 제1클럭단자(clk1)의 로우레벨의 클럭신호에 의해 제4스위칭소자(T4)가 턴-온되어 제2노드(QB)가 로우레벨의 제2전원전압(SVSS)으로 충전된다. 상기 제2노드(QB)가 로우레벨의 제2전원전압(SVSS)으로 충전됨에 따라, 제1스위칭소자(T1)와 제3스위칭소자(T3)가 턴-온된다. 따라서, 제1스위칭소자(T1)의 제1전극으로 입력되는 하이레벨의 제1전원전압(SVDD)이 제1스위칭소자(T1)의 제2전극과 연결된 출력단자(OUT)에 하이레벨의 스캔 신호로서 출력된다. 이때, 제3스위칭소자(T3)가 턴-온됨에 따라 제1노드(Q)는 하이레벨의 제1전원전압(SVDD)으로 충전되고, 이에 따라, 제2스위칭소자(T2)가 턴-오프된다.

즉, 상기 제3구간(t3)에서 스캔 라인을 통해 출력되는 스캔 신호는 하이레벨을 갖는다.

여기서, 제2용량성소자(C2)는 제1전원전압(SVDD)과 제2노드(QB) 사이에 접속되어, 제1전원전압(SVDD)과 제2노드(QB)에 걸리는 전압의 변동을 줄이는 역할을 수행한다.

이하, 도 3 내지 도 5를 함께 참조하여, 제2구간(t2)에서, 인접하는 스테이지들 간의 쉬프트 레지스터 동작을, 제1스테이지(ST1)와 제2스테이지(ST2)로부터 제1스캔라인(Scan[1])과 제2스캔라인(Scan[2])에 각각 출력되는 스캔 신호(S1, S2)를 예를 들어 설명하겠다.

제1스테이지(ST1)에는 제1클럭단자(clk1)에 제1클럭신호(SCLK1), 제2클럭단자(clk2)에 제3클럭신호(SCLK3), 제3클럭단자(clk3)에 제5클럭신호(SCLK5)가 각각 입력된다. 그리고, 제2스테이지(ST2)에는 제1클럭단자(clk1)에 제2클럭신호(SCLK2), 제2클럭단자(clk2)에 제4클럭신호(SCLK4), 제3클럭단자(clkc)에 제6클럭신호(SCLK6)가 각각 입력된다.

제2구간(t2)에서, 제1스테이지(ST1)에서는 최초 시작 신호(SSP)와 제3클럭신호(SCLK3)가 하이레벨로 반전되고, 제5클럭신호(SCLK5)가 로우레벨로 반전된다. 제1클럭신호(SCLK1)는 하이레벨을 유지한다. 이 경우, 하이레벨의 시작 신호(SSP)와 제1 및 제3클럭신호(SCLK1, SCLK3)에 의해 제2스위칭소자(T2)를 제외한 다른 스위칭소자는 모두 턴-오프된다. 상기 제2스위칭소자(T2)의 경우, 상기 제1용량성소자(C1)에 의한 부트스트래핑(bootstrapping) 현상으로 제1노드(Q)의 전압이 제2전원전압보다 훨씬 낮은 전압으로 떨어짐으로써 제2스위칭소자(T2)를 완전히 턴-온시킨다. 따라서, 제2스위칭소자(T2)의 제2전극으로 제3클럭단자(clk3)를 통해 로우레벨의 제5클럭신호(SCLK5)가 인가되고, 제2스위칭소자(T2)의 제1전극과 연결된 출력 단자(OUT)에 로우레벨의 스캔 신호가 출력된다.

제2구간(t2)의 전반 1H 동안, 제2스테이지(ST2)에는 로우레벨의 제4클럭신호(SCLK4)가 인가되어 제5스위칭소자(T5)가 턴-온되어 제1노드(Q)가 로우레벨의 제2전원전압으로 선충전(pre-charge)된다. 이에 따라, 제2스위칭소자(T2)가 턴-온되고, 제2스위칭소자(T2)를 통해 하이레벨의 제6클럭신호(SCLK6)가 인가되어 출력단자(OUT)에 하이레벨의 스캔 신호가 출력된다. 다음으로, 제2구간(t2)의 후반 1H 동안, 상기 제2스테이지(ST2)에는 제1용량성소자(C1)에 의한 부트스트래핑(bootstrapping) 현상으로 제1노드(Q)의 전압이 제2전원전압보다 훨씬 낮은 전압으로 떨어짐으로써 제2스위칭소자(T2)를 턴-온시킨다. 이에 따라, 제2스위칭소자(T2)를 통해 로우레벨의 제6클럭신호(SCLK6)가 인가되어 출력 단자(OUT)에 로우레벨의 스캔 신호가 출력된다.

따라서 제1스테이지(ST1)와 제2스테이지(ST2) 간에 연속적인 쉬프트 레지스터(shift register) 동작이 이루어지며, 이는 타 스테이지들 간에도 동일하게 적용될 수 있다.

도 6은 본 발명의 다른 실시예에 따른 스캔 드라이버의 개략적인 블록도이다. 도 7은 도 6의 스캔 드라이버의 동작을 나타내는 타이밍도이다.

도 6 및 도 7을 참조하면, 본 발명의 스캔 드라이버는 스캔 시작 신호(SSP) 라인과 9상 클럭라인(SCLKL1 내지 SCLKL9) 중 3개의 클럭라인에 각각 접속된 n개의 스테이지(ST1 내지 STn)를 포함한다. 9상 클럭라인(SCLKL1 내지 SCLKL9)의 클럭 신호(SCLK1 내지 SCLK9)는 1수평주기(1H) 만큼씩 위상 지연된 형태로 공급되고, 스캔 시작 신호(SSP)와 클럭 신호(SCLK1 내지 SCLK9)는 모두 3수평주기(3H) 동안 인가되어 3H의 펄스 폭을 갖는다. 도 6 및 도 7에서는 편의상 제1 내지 제4스테이지(ST1 내지 ST4)와 이들의 타이밍도만을 도시하였다.

각 스테이지의 출력단(OUT)으로 출력되는 스캔 신호들(S1 내지 Sn)은 각각 해당 스캔 라인(Scan[1] 내지 Scan[n])으로 공급되고, 동시에 후단 스테이지의 시작 신호로서 후단 스테이지의 입력단(IN)에 공급된다. 각 스테이지의 입력단(IN)은 제1스테이지(ST1)에서는 스캔 시작 신호(SSP)가 입력되고, 제2 내지 제n스테이지들(ST2 내지 STn)에는 전단 스테이지의 출력신호, 즉 스캔 신호(S1 내지 Sn-1)가 입력된다.

제1스테이지(ST1)는 제1클럭단자(clk1)가 제1클럭라인(SCLKL1)에 전기적으로 연결되고, 제2클럭단자(clk2)가 제4클럭라인(SCLKL4)에 전기적으로 연결되고, 제3클럭단자(clk3)가 제7클럭라인(SCLKL7)에 전기적으로 연결된다. 그리고 입력단(IN)으로 초기 스캔 시작 신호(SSP)를 입력받아 출력단(OUT)의 제1스캔라인(Scan[1])으로 3H의 펄스 폭을 갖는 제1스캔 신호(S1)를 출력한다.

제2스테이지(ST2)는 제1클럭단자(clk1)가 제2클럭라인(SCLKL2)에 전기적으로 연결되고, 제2클럭단자(clk2)가 제5클럭라인(SCLKL5)에 전기적으로 연결되고, 제3클럭단자(clkc)가 제8클럭라인(SCLKL8)에 전기적으로 연결된다. 그리고 입력단(IN)으로 제1스캔 신호(S1)를 입력받아 출력단(OUT)의 제2스캔라인(Scan[2])으로 3H의 펄스 폭을 갖는 제2스캔 신호(S2)를 출력한다.

제3스테이지(ST3)는 제1클럭단자(clk1)가 제3클럭라인(SCLKL3)에 전기적으로 연결되고, 제2클럭단자(clk2)가 제6클럭라인(SCLKL6)에 전기적으로 연결되고, 제3클럭단자(clk3)가 제9클럭라인(SCLKL9)에 전기적으로 연결된다. 그리고 입력단(IN)이 제2스캔 신호(S2)를 입력받아 출력단(OUT)의 제3스캔라인(Scan[3])으로 3H의 펄스 폭을 갖는 제3스캔 신호(S3)를 출력한다.

유사하게 제4스테이지(ST4) 내지 제n스테이지(STn)는 제1 내지 제9클럭라인(SCLKL1 내지 SCLKL9)의 클럭 신호(SCLK1 내지 SCLK9) 중 3H 만큼씩 위상 지연된 3개의 클럭 신호를 이용하여, 입력단(IN)으로 인가되는 전단 스캔 신호(S3 내지 Sn-1)를 입력받아 출력단(OUT)의 스캔라인(Scan[3] 내지 Scan[n])으로 3H의 펄스 폭을 갖는 스캔 신호(S3 내지 Sn)를 출력한다.

본 발명의 스캔 드라이버는 제1 내지 제9 클럭 신호(SCLK1 내지 SCLK9)가 사용되므로 9개의 스테이지마다 클럭 신호가 반복된다.

스캔라인(Scan[1] 내지 Scan[n])으로 공급되는 스캔 신호들은 스캔 펄스 듀레이션 타임인 스캔 타임(scan time)이 3H이고, 인접하는 스테이지들로부터 출력되는 스캔 신호들은 2H 만큼 오버랩된다.

상기 제2 실시예에서 각 스테이지의 구동 회로는 제1 실시예의 도 4의 구동 회로를 동일하게 적용할 수 있으며, 그에 따라 각 스테이지의 동작 타이밍도가 각 신호의 펄스 폭이 3H인 것을 제외하고 도 5와 동일하고, 구동 방법 또한 동일하므로 상세한 설명은 생략하겠다.

본 발명은 각 스테이지로 인가되는 클럭 신호의 펄스 폭과 위상 지연 시간을 조절하여 스캔 신호의 펄스 폭을 2H 이상이 되도록 하고 인접하는 스테이지의 스캔 신호 간에는 1H, 2H의 오버랩 구간을 가지도록 한다. 따라서 FHD 120Hz 이상의 유기발광패널 구동시 짧은 스캔 타임에 의한 비정상 스캔 신호 발생을 방지하고 균일한 화면을 제공할 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

100: 패널, 200: 스캔 드라이버
300: 데이터 드라이버, 400: 타이밍 컨트롤러

Claims

다수의 스캔 라인과 연결되고, 다수의 클럭라인 중 3개의 클럭라인으로부터 2수평주기 이상 위상 지연된 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 2수평주기 이상의 펄스 폭을 갖는 스캔 신호를 출력하는 다수의 스테이지들을 포함하며, 상기 스캔 신호들이 서로 1수평주기 이상 오버랩되는 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 다수의 클럭라인은 6상 클럭라인이고, 각 스테이지는 상기 6상 클럭라인 중 3개의 클럭라인으로부터 2수평주기 만큼씩 위상 지연된 3개의 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 2수평주기의 펄스 폭을 갖는 스캔 신호를 출력하고, 상기 스캔 신호들이 1수평주기 만큼씩 서로 오버랩되는 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 다수의 클럭라인은 9상 클럭라인이고, 각 스테이지는 상기 9상 클럭라인 중 3개의 클럭라인으로부터 3수평주기 만큼씩 위상 지연된 3개의 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 3수평주기의 펄스 폭을 갖는 스캔 신호를 출력하고, 상기 스캔 신호들이 2수평주기 만큼씩 서로 오버랩되는 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 다수의 클럭라인은 1수평주기 만큼씩 위상 지연된 클럭신호를 순차적으로 공급하는 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서, 각 스테이지는
전단 스테이지의 스캔 신호 또는 최초 시작신호가 인가되는 입력단자에 게이트 전극이 연결되고 제1전원에 제1전극이 연결되고 제2노드에 제2전극이 연결된 제6스위칭소자;
제2클럭단자에 게이트 전극이 연결되고 상기 입력단자에 제1전극이 연결되고 제1노드에 제2전극이 연결된 제5스위칭소자;
제1클럭단자에 게이트 전극이 연결되고 상기 제2노드에 제1전극이 연결되고 제2전원에 제2전극이 연결된 제4스위칭소자;
상기 제2노드에 게이트 전극이 연결되고 상기 제1전원에 제1전극이 연결되고 상기 제1노드에 제2전극이 연결된 제3스위칭소자;
상기 제1노드에 게이트 전극이 연결되고 출력단자에 제1전극이 연결되고 제3클럭단자에 제2전극이 연결된 제2스위칭소자; 및
상기 제2노드에 게이트 전극이 연결되고 상기 제1전원에 제1전극이 연결되고 상기 출력단자에 제2전극이 연결된 제1스위칭소자;를 포함하는 것을 특징으로 하는 스캔 드라이버.
제5항에 있어서,
상기 전단 스테이지의 스캔 신호 또는 최초 시작 신호는 2수평주기 이상의 펄스 폭을 갖는 것을 특징으로 하는 스캔 드라이버.
제5항에 있어서,
상기 제1노드와 상기 출력단자 사이에 연결된 제1용량성소자와 상기 제1전원과 상기 제2노드 사이에 연결된 제2용량성소자;를 더 포함하는 것을 특징으로 하는 스캔 드라이버.
제5항에 있어서,
상기 제1스위칭소자 내지 상기 제6스위칭소자는 PMOS 트랜지스터인 것을 특징으로 하는 스캔 드라이버.
다수의 데이터 라인 및 다수의 스캔 라인이 서로 교차하여 정의된 다수의 화소를 구비하는 유기발광패널;
상기 다수의 데이터 라인과 연결되고, 상기 데이터 라인에 데이터 신호를 인가하는 데이터 드라이버; 및
상기 다수의 스캔 라인과 연결되고, 다수의 클럭라인 중 3개의 클럭라인으로부터 2수평주기 이상 위상 지연된 클럭신호들을 순차적으로 입력받아 상기 스캔 라인에 2수평주기 이상의 펄스 폭을 갖는 스캔 신호를 순차적으로 공급하며, 인접하는 스캔 신호들이 서로 1수평주기 이상 오버랩되는 스캔 드라이버;를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
제9항에 있어서,
상기 다수의 클럭라인은 6상 클럭라인이고, 각 스테이지는 상기 6상 클럭라인 중 3개의 클럭라인으로부터 2수평주기 만큼씩 위상 지연된 3개의 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 2수평주기의 펄스 폭을 갖는 스캔 신호를 출력하고, 상기 스캔 신호들이 1수평주기 만큼씩 서로 오버랩되는 것을 특징으로 하는 유기 발광 표시 장치.
제9항에 있어서,
상기 다수의 클럭라인은 9상 클럭라인이고, 각 스테이지는 상기 9상 클럭라인 중 3개의 클럭라인으로부터 3수평주기 만큼씩 위상 지연된 3개의 클럭신호들을 순차적으로 입력받아 해당 스캔 라인에 3수평주기의 펄스 폭을 갖는 스캔 신호를 출력하고, 상기 스캔 신호들이 2수평주기 만큼씩 서로 오버랩되는 것을 특징으로 하는 유기 발광 표시 장치.
제9항에 있어서,
상기 다수의 클럭라인은 1수평주기 만큼씩 위상 지연된 클럭신호를 순차적으로 공급하는 것을 특징으로 하는 유기 발광 표시 장치.
제9항에 있어서, 상기 스캔 드라이버는 상기 스캔 신호를 순차적으로 출력하는 다수의 스테이지를 포함하며, 각 스테이지는
전단 스테이지의 스캔 신호 또는 최초 시작신호가 인가되는 입력단자에 게이트 전극이 연결되고 제1전원에 제1전극이 연결되고 제2노드에 제2전극이 연결된 제6스위칭소자;
제2클럭단자에 게이트 전극이 연결되고 상기 입력단자에 제1전극이 연결되고 제1노드에 제2전극이 연결된 제5스위칭소자;
제1클럭단자에 게이트 전극이 연결되고 상기 제2노드에 제1전극이 연결되고 제2전원에 제2전극이 연결된 제4스위칭소자;
상기 제2노드에 게이트 전극이 연결되고 상기 제1전원에 제1전극이 연결되고 상기 제1노드에 제2전극이 연결된 제3스위칭소자;
상기 제1노드에 게이트 전극이 연결되고 출력단자에 제1전극이 연결되고 제3클럭단자에 제2전극이 연결된 제2스위칭소자; 및
상기 제2노드에 게이트 전극이 연결되고 상기 제1전원에 제1전극이 연결되고 상기 출력단자에 제2전극이 연결된 제1스위칭소자;를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
제13항에 있어서,
상기 전단 스테이지의 스캔 신호 또는 최초 시작 신호는 2수평주기 이상의 펄스 폭을 갖는 것을 특징으로 하는 유기 발광 표시 장치.
제13항에 있어서,
상기 제1노드와 상기 출력단자 사이에 연결된 제1용량성소자와 상기 제1전원과 상기 제2노드 사이에 연결된 제2용량성소자;를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.