KR20130135507A - 스테이지 회로 및 이를 이용한 주사 구동부 - Google Patents

스테이지 회로 및 이를 이용한 주사 구동부 Download PDF

Info

Publication number
KR20130135507A
KR20130135507A KR1020120059120A KR20120059120A KR20130135507A KR 20130135507 A KR20130135507 A KR 20130135507A KR 1020120059120 A KR1020120059120 A KR 1020120059120A KR 20120059120 A KR20120059120 A KR 20120059120A KR 20130135507 A KR20130135507 A KR 20130135507A
Authority
KR
South Korea
Prior art keywords
input terminal
node
supplied
clock signal
signal
Prior art date
Application number
KR1020120059120A
Other languages
English (en)
Inventor
정경훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120059120A priority Critical patent/KR20130135507A/ko
Priority to US13/687,230 priority patent/US9252747B2/en
Publication of KR20130135507A publication Critical patent/KR20130135507A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 주사신호를 동시 또는 비월주사 방식으로 공급할 수 있도록 한 스테이지 회로에 관한 것이다.
본 발명의 스테이지 회로는 동시 또는 순차적으로 공급되는 복수의 클럭신호들에 대응하여 출력단자로 주사신호를 출력하고, 제 3제어신호가 공급될 때 상기 출력단자와 접속이 차단되는 순차 구동부와; 서로 중첩되지 않는 제 1제어신호 및 제 2제어신호에 대응하여 상기 출력단자로 주사신호를 출력하고, 제 3제어신호와 중첩되지 않는 제 4제어신호가 공급될 때 상기 출력단자와 접속이 차단되는 동시 구동부를 구비한다.

Description

스테이지 회로 및 이를 이용한 주사 구동부{Stage Circuit and Scan Driver Using the same}
본 발명의 실시예는 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것으로, 특히 주사신호를 동시 또는 비월주사(interlace) 방식으로 공급할 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.
평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 유기전계발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응하는 전류를 유기 발광 다이오드로 공급함으로써 유기 발광 다이오드에서 빛이 발생되게 한다.
이와 같은 종래의 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부, 주사선들 및 데이터선들에 접속되는 복수의 화소를 포함하는 화소부를 구비한다.
화소부에 포함된 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하는 소정 휘도의 빛을 생성하면서 영상을 표시한다.
이와 같은 유기전계발광 표시장치는 빠른 응답속도로 구동되기 때문에 3D 영상을 구현하기 적합하다. 그리고, 유기전계발광 표시장치의 빠른 응답속도를 이용하여 셔터 안경을 착용한 관찰자 각각이 서로 다른 영상을 시청할 수 있는 듀얼 뷰(Dual View) 방식을 구현하기 적합하다.
현재에는 듀얼 뷰 방식을 유기전계발광 표시장치에 적용하기 위해서 홀수(odd) 및 짝수(even) 주사사선들 각각으로 주사신호를 동시 및 순차적으로 공급하기 위한 주사 구동부가 요구되고 있다.
따라서, 본 발명의 실시예의 목적은 주사신호를 동시 또는 비월주사 방식으로 공급할 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부를 제공하는 것이다.
본 발명의 실시예에 의한 스테이지 회로는 동시 또는 순차적으로 공급되는 복수의 클럭신호들에 대응하여 출력단자로 주사신호를 출력하고, 제 3제어신호가 공급될 때 상기 출력단자와 접속이 차단되는 순차 구동부와; 서로 중첩되지 않는 제 1제어신호 및 제 2제어신호에 대응하여 상기 출력단자로 주사신호를 출력하고, 제 3제어신호와 중첩되지 않는 제 4제어신호가 공급될 때 상기 출력단자와 접속이 차단되는 동시 구동부를 구비한다.
바람직하게, 복수의 주사선들은 상기 스테이지 회로에 각각 접속되며, 상기 순차 구동부가 구동될 때 상기 주사선들로 주사신호가 순차적으로 공급되고 상기 동시 구동부가 구동될 때 상기 주사선들로 주사신호가 동시에 공급된다. 상기 순차 구동부는 제 1노드 및 제 2노드에 인가된 전압에 대응하여 상기 출력단자로 공급되는 전압을 제어하기 위한 제 1출력부와, 제 5입력단자로 공급되는 상기 제 3제어신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 2구동부와, 제 1입력단자로 공급되는 이전단 주사신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호, 제 3입력단자로 공급되는 제 2클럭신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부를 구비한다.
상기 제 1출력부는 하이레벨의 제 1전원과 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와; 제 3클럭신호가 입력되는 제 4입력단자와 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와; 상기 제 2노드와 상기 출력단자 사이에 접속되는 제 1커패시터와; 상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 2커패시터를 구비한다. 상기 제 1구동부는 하이레벨의 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 3트랜지스터와; 상기 제 1노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 4트랜지스터와; 상기 제 1입력단자와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 5트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 6트랜지스터를 구비한다. 상기 이전단 주사신호 또는 시작신호는 상기 제 2클럭신호와 동기되도록 공급된다.
상기 제 2구동부는 하이레벨의 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터와; 상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 8트랜지스터를 구비한다. 상기 동시 구동부는 제 3노드 및 제 4노드에 인가된 전압에 대응하여 상기 출력단자로 공급되는 전압을 제어하기 위한 제 2출력부와, 제 7입력단자로 공급되는 상기 제 2제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 3구동부와, 제 6입력단자로 공급되는 상기 제 1제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 4구동부와, 제 8입력단자로 공급되는 상기 제 4제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 5구동부를 구비한다.
상기 제 2출력부는 하이레벨의 제 1전원과 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 11트랜지스터와; 상기 출력단자와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 4노드에 접속되는 제 12트랜지스터와; 상기 제 4노드와 상기 출력단자 사이에 접속되는 제 3커패시터와; 상기 제 3노드와 상기 제 1전원 사이에 접속되는 제 4커패시터를 구비한다. 상기 제 3구동부는 하이레벨의 제 1전원과 상기 제 4노드 사이에 접속되며, 게이트전극이 상기 제 7입력단자에 접속되는 제 15트랜지스터와; 상기 제 3노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 7입력단자에 접속되는 제 16트랜지스터를 구비한다. 상기 제 4구동부는 하이레벨의 제 1전원과 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 6입력단자에 접속되는 제 13트랜지스터와; 상기 제 4노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 6입력단자에 접속되는 제 14트랜지스터를 구비한다. 상기 제 5구동부는 하이레벨의 제 1전원과 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 8입력단자에 접속되는 제 17트랜지스터와; 상기 제 1전원과 상기 제 4노드 사이에 접속되며, 게이트전극이 상기 제 8입력단자에 접속되는 제 18트랜지스터를 구비한다.
본 발명의 실시예에 의한 주사 구동부는 주사선들 각각과 접속되는 스테이지 회로를 구비하며, 상기 스테이지 회로는 제 2입력단자, 제 3입력단자 및 제 4입력단자 각각으로 동시 또는 순차적으로 공급되는 클럭신호들에 대응하여 상기 주사선들로 주사신호를 순차적으로 출력하며, 제 5입력단자로 공급되는 제 3제어신호에 대응하여 출력단자와 접속이 차단되는 순차 구동부와; 제 6입력단자로 공급되는 제 1제어신호 및 제 1제어신호와 중첩되지 않게 제 7입력단자로 공급되는 제 2제어신호에 대응하여 상기 주사선들로 주사신호를 동시에 출력하며, 제 8입력단자로 공급되는 제 4제어신호에 대응하여 상기 출력단자와 접속이 차단되는 동시 구동부를 구비한다.
바람직하게, 상기 클럭신호들은 동시 또는 순차적으로 공급되는 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호로 설정되며; i(i는 1, 2, 7, 8,...)번째 스테이지의 제 2입력단자는 제 1클럭신호, 제 3입력단자는 제 2클럭신호, 제 4입력단자는 제 3클럭신호; i+2번째 스테이지의 제 2입력단자는 제 2클럭신호, 제 3입력단자는 제 3클럭신호, 제 4입력단자는 제 1클럭신호; i+4번째 스테이지의 제 2입력단자는 제 3클럭신호, 제 3입력단자는 제 1클럭신호, 제 4입력단자는 제 2클럭신호를 공급받는다.
상기 클럭신호들은 동시 또는 순차적으로 공급되는 제 1클럭신호 내지 제 6클럭신호들로 설정되며; k(k는 1, 2, 13, 14,...)번째 스테이지의 제 2입력단자는 제 1클럭신호, 제 3입력단자는 제 3클럭신호, 제 4입력단자는 제 5클럭신호; k+2번째 스테이지의 제 2입력단자는 제 2클럭신호, 제 3입력단자는 제 4클럭신호, 제 4입력단자는 제 6클럭신호; k+4번째 스테이지의 제 2입력단자는 제 3클럭신호, 제 3입력단자는 제 5클럭신호, 제 4입력단자는 제 1클럭신호; k+6번째 스테이지의 제 2입력단자는 제 4클럭신호, 제 3입력단자는 제 6클럭신호, 제 4입력단자는 제 2클럭신호; k+8번째 스테이지의 제 2입력단자는 제 5클럭신호, 제 3입력단자는 제 1클럭신호, 제 4입력단자는 제 3클럭신호; k+10번째 스테이지의 제 2입력단자는 제 6클럭신호, 제 3입력단자는 제 2클럭신호, 제 4입력단자는 제 4클럭신호를 공급받는다.
상기 제 1클럭신호 내지 제 6클럭신호가 순차적으로 공급될 때 특정 시점에 공급되는 클럭신호는 이전에 공급된 클럭신호와 일부기간 중첩된다. 상기 순차 구동부는 제 1입력단자를 더 구비하며, 홀수번째 스테이지들은 상기 제 1입력단자로 제 1시작펄스 또는 이전단 홀수번째 스테이지의 주사신호를 공급받고, 짝수번째 스테이지들은 상기 제 1입력단자로 제 2시작펄스 또는 이전단 짝수번째 스테이지의 주사신호를 공급받는다. 상기 제 1시작펄스 또는 제 2시작펄스는 상기 클럭신호들이 순차적으로 공급되는 기간에 상기 제 3입력단자로 공급되는 펄스와 동기되도록 공급된다. 홀수번째 스테이지들 및 짝수번째 스테이지들은 서로 다른 제 1제어신호 및 제 2제어신호를 공급받는다. 홀수번째 스테이지들로 공급되는 제 1제어신호는 홀수번째 스테이지들에서 상기 주사신호들이 동시에 공급되는 제 2기간 동안 공급되고, 홀수번째 스테이지들로 공급되는 제 2제어신호는 상기 클럭신호들과 중첩되지 않으며 상기 제 2기간 전후인 제 1기간 및 제 3기간에 공급되며; 짝수번째 스테이지들로 공급되는 제 2제어신호는 상기 제 1기간 내지 제 3기간 동안 공급된다.
짝수번째 스테이지들로 공급되는 제 1제어신호는 짝수번째 스테이지들에서 상기 주사신호들이 동시에 공급되는 제 2기간 동안 공급되고, 짝수번째 스테이지들로 공급되는 제 2제어신호는 상기 클럭신호들과 중첩되지 않으며 상기 제 2기간 전후인 제 1기간 및 제 3기간에 공급되며; 홀수번째 스테이지들로 공급되는 제 2제어신호는 상기 제 1기간 내지 제 3기간 동안 공급된다. 상기 제 3제어신호는 상기 주사선들로 주사신호가 동시에 공급되는 기간 동안 공급되며, 상기 제 4제어신호는 상기 주사선들로 주사신호가 순차적으로 공급되는 기간 동안 공급된다.
본 발명의 실시예에 의한 스테이지 회로 및 이를 이용한 주사 구동부에 의하면 홀수번째 주사선들 및 짝수번째 주사선들 각각으로 주사신호를 동시에 공급하거나 순차적으로 공급할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 주사 구동부의 제 1실시예를 나타내는 도면이다.
도 3은 도 2에 도시된 스테이지의 실시예를 나타내는 회로도이다.
도 4는 스테이지 회로의 구동방법 실시예를 나타내는 파형도이다.
도 5는 도 1에 도시된 주사 구동부의 제 2실시예를 나타내는 도면이다.
도 6은 도 5의 스테이지 회로의 구동방법의 실시예를 나타내는 파형도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 1 내지 도 6을 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 공급한다. 주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소들(30)이 선택된다. 여기서, 주사 구동부(10)는 구동방법에 대응하여 프레임의 제 1구동기간 동안 홀수번째 주사선들(S1, S3,...)로 주사신호를 동시에 공급하거나 순차적으로 공급한다. 또한 주사 구동부(10)는 구동방법에 대응하여 프레임의 제 2구동기간 동안 짝수번째 주사선들(S2, S4,...)로 주사신호를 동시에 공급하거나 순차적으로 공급한다. 이를 위하여, 주사 구동부(10)는 주사선들(S1 내지 Sn) 각각과 접속되는 스테이지 회로(미도시)를 구비한다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 여기서, 데이터신호는 순차적으로 공급되는 주사신호에 동기되도록 공급된다.
타이밍 제어부(50)는 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 제어신호(미도시)를 공급한다. 또한, 타이밍 제어부(50)는 외부로부터의 데이터(미도시)를 데이터 구동부(20)로 공급한다.
화소들(30)은 데이터신호에 대응하는 전압을 저장하고, 저장된 전압에 대응하는 전류를 유기 발광 다이오드(미도시)로 공급하면서 소정 휘도의 빛을 생성한다.
도 2는 도 1에 도시된 주사 구동부의 제 1실시예를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 8개의 스테이지를 도시하기로 한다.
도 2를 참조하면, 본 발명의 제 1실시예에 의한 주사 구동부(10)는 주사선들(S1 내지 S8)과 각각 접속되는 스테이지(ST1 내지 ST8)를 구비한다. 스테이지(ST1 내지 ST8) 각각은 주사선들(S1 내지 S8) 중 어느 하나와 접속되며 클럭신호들(CLK1 내지 CLK3), 제 1 내지 제 4제어신호(CS1 내지 CS4)에 의하여 구동된다. 이와 같은 스테이지(ST1 내지 ST8)는 동일한 회로로 구성된다.
여기서, 클럭신호들(CLK1 내지 CLK3), 제 3제어신호(CS3) 및 제 4제어신호(CS4)는 모든 스테이지들(ST1 내지 ST8)에 공통적으로 공급된다. 그리고, 제 1제어신호(CS1)는 홀수번째 스테이지(ST1, ST3,...)로 공급되는 첫번째 제 1제어신호(CS1(O))와, 짝수번째 스테이지(ST2, ST4,...)로 공급되는 두번째 제 1제어신호(CS1(E))로 구분된다. 마찬가지로, 제 2제어신호(CS2)도 홀수번째 스테이지(ST1, ST3,...)로 공급되는 첫번째 제 2제어신호(CS1(O))와, 짝수번째 스테이지(ST2, ST4,...)로 공급되는 두번째 제 2제어신호(CS1(E))로 구분된다.
스테이지(ST1 내지 ST8) 각각은 제 1입력단자(101) 내지 제 8입력단자(108) 및 출력단자(109)를 구비한다.
i(i는 1, 2, 7, 8,...)번째 스테이지(STi)의 제 2입력단자(102)는 제 1클럭신호(CLK1), 제 3입력단자(103)는 제 2클럭신호(CLK3), 제 4입력단자(104)는 제 3클럭신호(CLK3)를 공급받는다.
i+2번째 스테이지(STi+2)의 제 2입력단자(102)는 제 2클럭신호(CLK2), 제 3입력단자(103)는 제 3클럭신호(CLK3), 제 4입력단자(104)는 제 1클럭신호(CLK1)를 공급받는다.
i+4번째 스테이지(STi+4)의 제 2입력단자(102)는 제 3클럭신호(CLK3), 제 3입력단자(103)는 제 1클럭신호(CLK1), 제 4입력단자(104)는 제 2클럭신호(CLK2)를 공급받는다.
제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 제 3클럭신호(CLK3)는 주사신호가 동시에 공급되는 기간 동안 공급되지 않는다.(즉, 하이레벨) 그리고, 제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 제 3클럭신호(CLK3)는 주사신호가 순차적으로 공급되기 전에 동시에 공급(즉, 로우레벨)되고, 이후 주사신호가 순차적으로 공급되는 기간 동안 순차적으로 공급된다.
제 1클럭신호(CLK1), 제 2클럭신호(CLK2) 및 제 3클럭신호(CLK3)가 순차적으로 공급될 때 각각의 신호는 서로 중첩되지 않는다.(즉, 로우레벨이 서로 중첩되지 않는다.) 일례로, 하나의 주사선을 주사하는데 걸리는 시간을 1수평주기(1H)라고 할 때, 클럭신호(CLK1, CLK2, CLK3)는 각각 3H의 주기를 가지며 듀티비가 1/3이고, 인접한 두 클럭신호의 위상차는 1H이다. 이 경우, 하나의 클럭신호(예를 들면, CLK1)가 공급되는 기간(즉, 로우레벨) 동안 나머지 클럭신호들(예를 들면, CLK2, CLK3)은 공급되지 않는다.(즉, 하이레벨)
홀수번째 스테이지들(ST1, ST3,...) 각각에 포함되는 제 6입력단자(106)는 첫번째 제 1제어신호(CS1(O))를 공급받고, 제 7입력단자(107)는 첫번째 제 2제어신호(CS2(O))를 공급받는다. 그리고, 홀수번째 스테이지들(ST1, ST3,...) 각각에 포함되는 제 1입력단자(101)는 제 1시작신호(SSPO) 또는 이전단 홀수번째 스테이지의 출력신호(즉, 주사신호)를 공급받는다.
짝수번째 스테이지들(ST2, ST4,...) 각각에 포함되는 제 6입력단자(106)는 두번째 제 1제어신호(CS1(E))를 공급받고, 제 7입력단자(107)는 두번째 제 2제어신호(CS2(E))를 공급받는다. 그리고, 짝수번째 스테이지들(ST2, ST4,...) 각각에 포함되는 제 1입력단자(101)는 제 2시작신호(SSPE) 또는 이전단 짝수번째 스테이지의 출력신호(즉, 주사신호)를 공급받는다.
첫번째 제 1제어신호(CS1(O)) 및 첫번째 제 2제어신호(CS2(O))는 홀수번째 주사선들(S1, S3,...)로 주사신호를 동시에 공급하기 위하여 사용된다. 두번째 제 1제어신호(CS1(E)) 및 두번째 제 2제어신호(CS2(E))는 짝수번째 주사선들(S2, S4,...)로 주사신호를 동시에 공급하기 위하여 사용된다.
모든 스테이지들(ST1 내지 ST8) 각각에 포함된 제 5입력단자(105)는 제 3제어신호(CS3)를 공급받고, 제 8입력단자(108)는 제 4제어신호(CS4)를 공급받는다. 이와 같은 제 3제어신호(CS3) 및 제 4제어신호(CS4)는 주사신호의 동시공급 또는 순차공급을 제어하기 위하여 사용된다.
도 3은 도 2에 도시된 스테이지의 실시예를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제 1스테이지(ST1)를 도시하기로 한다. 그리고, 도 3에서 트랜지스터들이 PMOS로 형성된 것으로 도시되었지만 본원 발명이 이에 한정되지는 않는다. 일례로, 트랜지스터들은 NMOS로 형성될 수도 있다.
도 3을 참조하면, 본 발명의 제 1실시예에 의한 스테이지(ST1)는 순차 구동부(200) 및 동시 구동부(202)를 구비한다.
순차 구동부(200)는 제 1입력단자(101), 제 2입력단자(102), 제 3입력단자(103), 제 4입력단자(104) 및 제 5입력단자(105)로 공급되는 신호들에 대응하여 주사신호를 출력한다. 이와 같은 순차 구동부(200)는 홀수번째 주사선(S1, S3,..)들로 주사신호를 순차적으로 공급하기 위하여 사용된다. 이를 위하여, 순차 구동부(200)는 제 1구동부(210), 제 2구동부(220) 및 제 1출력부(230)를 구비한다.
제 1출력부(230)는 제 1노드(N1) 및 제 2노드(N2)에 인가되는 전압에 대응하여 출력단자(109)로 공급되는 전압을 제어한다. 이를 위하여, 제 1출력부(230)는 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다.
제 1트랜지스터(M1)는 제 1전원(VDD)과 출력단자(109) 사이에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)에 인가되는 전압에 대응하여 제 1전원(VDD)과 출력단자(109)의 접속을 제어한다. 여기서, 제 1전원(VDD)은 게이트 오프 전압, 즉 하이레벨의 전압으로 설정된다.
제 2트랜지스터(M2)는 출력단자(109)와 제 4입력단자(104) 사이에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 2노드(N2)에 인가되는 전압에 대응하여 출력단자(109)와 제 4입력단자(104)의 접속을 제어한다.
제 1커패시터(C1)는 제 2노드(N2)와 출력단자(109) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 2트랜지스터(M2)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
제 2커패시터(C2)는 제 1노드(N1)와 제 1전원(VDD) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 1노드(N1)에 인가되는 전압을 충전한다.
제 1구동부(210)는 제 1입력단자(101) 내지 제 3입력단자(103)로 공급되는 신호들에 대응하여 제 1노드(N1) 및 제 2노드(N2)에 인가되는 전압을 제어한다. 이를 위하여, 제 1구동부(210)는 제 3트랜지스터(M3) 내지 제 6트랜지스터(M6)를 구비한다.
제 3트랜지스터(M3)는 제 1전원(VDD)과 제 2노드(N2) 사이에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 1노드(N1)에 인가되는 전압에 대응하여 제 2노드(N2)의 전압을 제어한다.
제 4트랜지스터(M4)는 제 1노드(N1)와 제 2전원(VSS) 사이에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 2입력단자(102)로 공급되는 신호(예를 들면, 제 1클럭신호(CLK1))에 대응하여 제 1노드(N1)와 제 2전원(VSS)의 접속을 제어한다. 여기서, 제 2전원(VSS)은 게이트 온 전압, 즉 로우레벨의 전압으로 설정된다.
제 5트랜지스터(M5)는 제 1입력단자(101)와 제 2노드(N2) 사이에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 3입력단자(103)로 공급되는 신호(예를 들면, 제 2클럭신호(CLK2))에 대응하여 제 1입력단자(101)와 제 2노드(N2)의 접속을 제어한다.
제 6트랜지스터(M6)는 제 1전원(VDD)과 제 1노드(N1) 사이에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 1입력단자(101)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 1입력단자(101)로 공급되는 신호(예를 들면, 제 1시작펄스(SSPO))에 대응하여 제 1전원(VDD)과 제 1노드(N1)의 접속을 제어한다.
제 2구동부(220)는 제 5입력단자(105)로 공급되는 제 3제어신호(CS3)에 대응하여 제 1노드(N1) 및 제 2노드(N2)에 인가되는 전압을 제어한다. 여기서, 제 2구동부(220)는 제 3제어신호(CS3)가 공급될 때 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-오프되도록 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어한다. 이를 위하여, 제 2구동부(220)는 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)를 구비한다.
제 7트랜지스터(M7)는 제 1전원(VDD)과 제 2노드(N2) 사이에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 5입력단자(105)로 공급되는 제 3제어신호(CS3)에 대응하여 제 1전원(VDD)과 제 2노드(N2)의 접속을 제어한다.
제 8트랜지스터(M8)는 제 1전원(VDD)과 제 1노드(N1) 사이에 접속된다. 이와 같은 제 8트랜지스터(M8)는 제 5입력단자(105)로 공급되는 제 3제어신호(CS3)에 대응하여 제 1전원(VDD)과 제 1노드(N1)의 접속을 제어한다.
동시 구동부(202)는 제 6입력단자(106), 제 7입력단자(107) 및 제 8입력단자(108)로 공급되는 신호들에 대응하여 주사신호의 출력을 제어한다. 이와 같은 동시 구동부(202)는 홀수번째 주사선들(S1, S3,...)(또는 짝수번째 주사선들(S2, S4,...))로 주사신호를 동시에 공급하기 위하여 사용된다. 이를 위하여, 동시 구동부(202)는 제 3구동부(240), 제 4구동부(250), 제 5구동부(260) 및 제 2출력부(270)를 구비한다.
제 2출력부(270)는 제 3노드(N3) 및 제 4노드(N4)에 인가되는 전압에 대응하여 출력단자(109)로 공급되는 전압을 제어한다. 이를 위하여, 제 2출력부(270)는 제 11트랜지스터(M11), 제 12트랜지스터(M12), 제 3커패시터(C3) 및 제 4커패시터(C4)를 구비한다.
제 11트랜지스터(M11)는 제 1전원(VDD)과 출력단자(109) 사이에 접속된다. 이와 같은 제 11트랜지스터(M11)는 제 3노드(N3)에 인가되는 전압에 대응하여 제 1전원(VDD)과 출력단자(109)의 접속을 제어한다.
제 12트랜지스터(M12)는 출력단자(109)와 제 2전원(VSS) 사이에 접속된다. 이와 같은 제 12트랜지스터(M12)는 제 4노드(N4)에 인가되는 전압에 대응하여 제 2전원(VSS)과 출력단자(109)의 접속을 제어한다.
제 3커패시터(C3)는 제 4노드(N4)와 출력단자(109) 사이에 접속된다. 이와 같은 제 3커패시터(C3)는 제 12트랜지스터(M2)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
제 4커패시터(C4)는 제 3노드(N3)와 제 1전원(VDD) 사이에 접속된다. 이와 같은 제 4커패시터(C4)는 제 3노드(N3)에 인가되는 전압을 충전한다.
제 3구동부(240)는 제 7입력단자(107)로 공급되는 첫번째 제 2제어신호(CS2(O))에 대응하여 제 3노드(N3) 및 제 4노드(N3)의 접속을 제어한다. 여기서, 제 3구동부(240)는 첫번째 제 2제어신호(CS2(O))가 공급될 때 제 11트랜지스터(M11)가 턴-온되고, 제 12트랜지스터(M12)가 턴-오프되도록 제 3노드(N3) 및 제 4노드(N4)의 전압을 제어한다. 이를 위하여, 제 3구동부(240)는 제 15트랜지스터(M15) 및 제 16트랜지스터(M16)를 구비한다.
제 15트랜지스터(M15)는 제 1전원(VDD)과 제 4노드(N4) 사이에 접속된다. 그리고, 제 15트랜지스터(M15)의 게이트전극은 제 7입력단자(107)에 접속된다. 이와 같은 제 15트랜지스터(M15)는 제 7입력단자(107)로 공급되는 첫번째 제 2제어신호(CS2(O))에 대응하여 제 4노드(N4)와 제 1전원(VDD)의 접속을 제어한다.
제 16트랜지스터(M16)는 제 3노드(N3)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 16트랜지스터(M16)의 게이트전극은 제 7입력단자(107)에 접속된다. 이와 같은 제 16트랜지스터(M16)는 제 7입력단자(107)로 공급되는 첫번째 제 2제어신호(CS2(O))에 대응하여 제 3노드(N3)와 제 2전원(VSS)의 접속을 제어한다.
제 4구동부(250)는 제 6입력단자(106)로 공급되는 첫번째 제 1제어신호(CS1(O))에 대응하여 제 3노드(N3) 및 제 4노드(N4)의 접속을 제어한다. 여기서, 제 4구동부(250)는 첫번째 제 1제어신호(CS1(O))가 공급될 때 제 12트랜지스터(M12)가 턴-온되고, 제 11트랜지스터(M11)가 턴-오프되도록 제 3노드(N3) 및 제 4노드(N4)의 전압을 제어한다. 이를 위하여, 제 4구동부(250)는 제 13트랜지스터(M13) 및 제 14트랜지스터(M14)를 구비한다.
제 13트랜지스터(M13)는 제 1전원(VDD)과 제 3노드(N3) 사이에 접속된다. 그리고, 제 13트랜지스터(M13)의 게이트전극은 제 6입력단자(106)에 접속된다. 이와 같은 제 13트랜지스터(M13)는 제 6입력단자(106)로 공급되는 첫번째 제 1제어신호(CS1(O))에 대응하여 제 3노드(N3)와 제 1전원(VDD)의 접속을 제어한다.
제 14트랜지스터(M14)는 제 4노드(N4)와 제 2전원(VSS) 사이에 접속된다. 그리고, 제 14트랜지스터(M14)의 게이트전극은 제 6입력단자(106)에 접속된다. 이와 같은 제 14트랜지스터(M14)는 제 6입력단자(106)로 공급되는 첫번째 제 1제어신호(CS1(O))에 대응하여 제 4노드(N4)와 제 2전원(VSS)의 접속을 제어한다.
제 5구동부(260)는 제 8입력단자(108)로 공급되는 제 4제어신호(CS4)에 대응하여 제 3노드(N3) 및 제 4노드(N4)에 인가되는 전압을 제어한다. 여기서, 제 5구동부(260)는 제 4제어신호(CS4)가 공급될 때 제 11트랜지스터(M11) 및 제 12트랜지스터(M12)가 턴-오프되도록 제 3노드(N3) 및 제 4노드(N4)의 전압을 제어한다. 이를 위하여, 제 5구동부(260)는 제 17트랜지스터(M17) 및 제 18트랜지스터(M18)를 구비한다.
제 17트랜지스터(M17)는 제 1전원(VDD)과 제 3노드(N3) 사이에 접속된다. 이와 같은 제 17트랜지스터(M17)는 제 8입력단자(108)로 공급되는 제 4제어신호(CS4)에 대응하여 제 1전원(VDD) 및 제 3노드(N3)의 접속을 제어한다.
제 18트랜지스터(M18)는 제 1전원(VDD)과 제 4노드(N4) 사이에 접속된다. 이와 같은 제 18트랜지스터(M18)는 제 8입력단자(108)로 공급되는 제 4제어신호(CS4)에 대응하여 제 1전원(VDD)과 제 4노드(N4)의 접속을 제어한다.
도 4는 스테이지 회로의 구동방법의 실시예를 나타내는 파형도이다.
도 4를 참조하면, 한 프레임은 홀수번째 주사선들(S1, S3,...)을 구동하기 위한 제 1구동기간 및 짝수번째 주사선들(S2, S4,...)을 구동하기 위한 제 2구동기간으로 분할된다. 그리고, 제 1구동기간 및 제 2구동기간 각각은 동시 공급기간 및 순차 공급기간으로 나뉘어 구동된다. 여기서, 동시 공급기간에는 홀수 또는 짝수 주사선들로 주사신호가 동시에 공급되고, 순차 공급기간에는 홀수 또는 짝수 주사선들로 주사신호가 순차적으로 공급된다.
파형들의 공급기간을 상세히 설명하면, 첫번째 제 1제어신호(CS1(O))는 제 1구동기간 중 홀수번째 주사선들(S1, S3,...)로 주사신호들이 동시에 공급되는 제 2기간(T2) 동안 공급된다. 그리고, 두번째 제 1제어신호(CS1(E))는 제 2구동기간 중 짝수번째 주사선들(S2, S4,...)로 주사신호들이 동시에 공급되는 제 2기간(T2) 동안 공급된다. 즉, 제 1제어신호(CS1)가 공급되면 주사선들(홀수 또는 짝수)로 주사신호가 동시에 공급된다.
첫번째 제 2제어신호(CS2(O))는 첫번째 제 1제어신호(CS1(O))가 공급되기 전인 제 1기간(T1) 및 공급된 후인 제 3기간(T3) 동안 공급된다. 그리고, 두번째 제 2제어신호(CS2(E))는 두번째 제 1제어신호(CS1(E))가 공급되기 전인 제 1기간(T1) 및 공급된 후인 제 3기간(T3) 동안 공급된다. 이와 같은 제 2제어시호(CS2)는 출력단자(109)의 전압을 하이레벨(즉, 제 1전원(VDD))의 전압으로 초기화하기 위하여 사용된다.
제 3제어신호(CS3)는 동시 공급기간 동안 공급되어 순차 구동부(200)에서 출력이 발생되지 않도록 제어하고, 제 4제어신호(CS4)는 순차 공급기간 동안(예를 들면, 제 5기간(T5)) 공급되어 동시 구동부(202)에서 출력이 발생되지 않도록 제어한다. 이와 같은 제 3제어신호(CS3) 및 제 4제어신호(CS4)는 출력단자(109)가 플로팅 상태로 설정되지 않도록 로우레벨의 신호가 중첩되지 않는다. 즉, 3제어신호(CS3) 및 제 4제어신호(CS4)는 하이레벨의 신호가 소정기간 중첩되도록 반복되어 공급된다.
제 1클럭신호(CLK1) 내지 제 3클럭신호(CLK3)는 순차 공급기간 중 제 4기간(T4) 동안 동시에 공급되고, 제 5기간(T5) 동안 순차적으로 공급된다. 이와 같은 제 1클럭신호(CLK1) 내지 제 3클럭신호(CLK3)는 홀수 또는 짝수 주사선들로 주사신호를 순차적으로 공급하기 위하여 사용된다.
제 1시작신호(SSPO)는 제 5기간(제 1구동기간) 중 특정시점에 자신이 공급되는 순차 구동부의 제 3입력단자(103)로 공급되는 클럭신호, 즉 제 2클럭신호(CLK2)와 동기되도록 공급된다. 마찬가지로, 제 2시작신호(SSPE)는 제 5기간(제 2구동기간) 중 특정시점에 자신이 공급되는 순차 구동부의 제 3입력단자(103)로 공급되는 클럭신호와 동기되도록 공급된다.
이후 설명의 편의성을 위하여 제 1구동기간을 이용하여 스테이지의 동작과정을 설명하기로 한다.
제 1기간(T1) 동안 첫번째 제 2제어신호(CS2(O))가 공급된다. 첫번째 제 2제어신호(CS2(O))가 공급되면 제 15트랜지스터(M15) 및 제 16트랜지스터(M16)가 턴-온된다. 제 15트랜지스터(M15)가 턴-온되면 제 4노드(N4)로 제 1전원(VDD)이 공급되고, 제 16트랜지스터(M16)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS)이 공급된다. 제 3노드(N3)로 제 2전원(VSS)이 공급되면 제 11트랜지스터(M11)가 턴-온되고, 이에 따라 출력단자(109)로 제 1전원(VDD)이 전압(하이레벨)이 공급된다.
이후, 제 2기간(T2) 동안 제 3제어신호(CS3) 및 첫번째 제 1제어신호(CS1(O))가 공급된다. 제 3제어신호(CS3)가 공급되면 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)가 턴-온된다. 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)가 턴-온되면 제 1노드(N1) 및 제 2노드(N2)로 제 1전원(VDD)의 전압이 공급되고, 이에 따라 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 턴-오프된다.
첫번째 제 1제어신호(CS1(O))가 공급되면 제 13트랜지스터(M13) 및 제 14트랜지스터(M14)가 턴-온된다. 제 13트랜지스터(M13)가 턴-온되면 제 3노드(N3)로 제 1전원(VDD)의 전압이 공급되고, 제 14트랜지스터(M14)가 턴-온되면 제 4노드(N4)로 제 2전원(VSS)의 전압이 공급된다. 제 4노드(N4)로 제 2전원(VSS)의 전압이 공급되면 제 12트랜지스터(M12)가 턴-온되고, 이에 따라 출력단자(109)로 제 2전원(VSS)의 전압이 공급된다. 여기서, 첫번째 제 1제어신호(CS1(O))는 홀수번째 스테이지(ST1, ST3,...)에 공통으로 접속되기 때문에 홀수번째 주사선들(S1, S3,...)로 동시에 주사신호가 공급된다.
한편, 제 2기간 동안 제 3커패시터(C3)는 제 12트랜지스터(M12)의 턴-온에 대응하는 전압을 충전하고, 이에 따라 첫번째 제 1제어신호(CS1(O))의 공급이 중단되더라도 제 12트랜지스터(M12)는 턴-온 상태를 유지한다.
제 3기간(T3) 동안 제 3제어신호(CS3)의 공급이 유지됨과 아울러 첫번째 제 2제어신호(CS2(O))가 공급된다. 첫번째 제 2제어신호(CS2(O))가 공급되면 제 15트랜지스터(M15) 및 제 16트랜지스터(M16)가 턴-온되고, 이에 따라 제 11트랜지스트(M11)가 턴-온되어 출력단자(109)로 제 1전원(VDD)의 전압이 공급된다.
제 4기간(T4) 동안 제 3제어신호(CS3)의 공급이 중단됨과 아울러 제 1클럭신호(CLK1) 내지 제 3클럭신호(CLK3)가 동시에 공급된다. 제 3제어신호(CS3)의 공급이 중단되면 제 7트랜지스터(M7) 및 제 8트랜지스터(M8)가 턴-오프된다.
제 1클럭신호(CLK1)가 공급되면 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급된다. 제 2클럭신호(CLK2)가 공급되면 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 2노드(N2)와 제 1입력단자(101)가 전기적으로 접속된다. 여기서, 제 1입력단자(101)로 제 1시작신호(SSPO)가 공급되지 않기 때문에 제 1입력단자(101)는 하이레벨의 전압으로 설정된다.
제 1노드(N1)로 제 2전원(VSS)의 전압이 공급되고, 제 2노드(N2)로 하이레벨의 전압이 공급되면 제 1트랜지스터(M1)가 턴-온되고, 제 2트랜지스터(M2)가 턴-오프된다. 제 2트랜지스터(M2)가 턴-오프되면 제 4입력단자(104)로 공급된 제 3클럭신호(CLK2)의 전압은 출력단자(109)로 공급되지 못한다. 제 1트랜지스터(M1)가 턴-온되면 제 1전원(VDD)의 전압이 출력단자(109)로 공급된다.
이후, 제 5기간(T5) 동안 제 4제어신호(CS4)가 공급되고, 제 1클럭신호(CLK1) 내지 제 3클럭신호(CLK3)가 순차적으로 반복 공급된다.
제 4제어신호(CS4)가 공급되면 제 17트랜지스터(M17) 및 제 18트랜지스터(M18)가 턴-온된다. 제 17트랜지스터(M17) 및 제 18트랜지스터(M18)가 턴-온되면 제 3노드(N3) 및 제 4노드(N4)로 제 1전원(VDD)의 전압이 공급되고, 이에 따라 제 11트랜지스터(M11) 및 제 12트랜지스터(M12)가 턴-오프 상태로 설정된다.
제 1클럭신호(CLK1) 내지 제 3클럭신호(CLK1)가 순차적으로 반복 공급될 때 제 1시작신호(SSPO)는 제 2클럭신호(CLK2)와 동기되도록 공급된다.
제 2클럭신호(CLK2)가 공급되면 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1시작신호(SSPO)의 전압, 즉 로우레벨의 전압이 제 2노드(N2)로 공급된다. 제 2노드(N2)로 로우레벨의 전압이 공급되면 제 2트랜지스터(M2)가 턴-온되어 출력단자(109)와 제 4입력단자(104)가 전기적으로 접속된다. 이때, 제 4입력단자(104)로 제 3클럭신호(CLK3)가 공급되지 않기 때문에 제 4입력단자(104)는 하이레벨의 전압을 유지하고, 이에 따라 출력단자(109)로 하이레벨의 전압이 출력된다.
한편, 제 1시작신호(SSPO)가 공급되면 제 6트랜지스터(M6)가 턴-온되고, 이에 따라 제 1노드(N1)로 제 1전원(VDD)의 전압이 공급된다. 제 1노드(N1)로 제 1전원(VDD)의 전압이 공급되면 제 1트랜지스터(M1)가 턴-오프된다.
이후, 제 4입력단자(104)로 제 3클럭신호(CLK3)가 공급된다. 제 4입력단자(104)로 공급된 제 3클럭신호(CLK3)는 제 2트랜지스터(M2)를 경유하여 출력단자(109)로 공급된다. 이때, 제 1주사선(S1)으로 주사신호가 출력된다.
출력단자(109)로 제 3클럭신호(CLK3)가 공급된 후에 제 1클럭신호(CLK1)가 공급된다. 제 1클럭신호(CLK1)가 공급되면 제 4트랜지스터(M4)가 턴-온되어 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급된다. 제 1노드(N1)로 제 2전원(VSS)의 전압이 공급되면 제 1트랜지스터(M1) 및 제 3트랜지스터(M3)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 출력단자(109)로 제 1전원(VDD)의 전압이 공급된다. 제 3트랜지스터(M3)가 턴-온되면 제 2노드(N1)로 제 1전원(VDD)의 전압이 공급되어 제 2트랜지스터(M2)가 턴-오프 상태로 설정된다.
한편, 제 3스테이지(ST3)는 제 3클럭신호(CLK3)와 동기되도록 제 1스테이지(ST1)이 출력신호를 공급받고, 이에 따라 제 1클럭신호(CLK1)와 동기되도록 제 3주사선(S3)으로 주사신호를 출력한다. 제 5스테이지(ST5)는 제 1클럭신호(CLK1)와 동기되도록 제 3스테이지(ST3)의 출력신호를 공급받고, 이에 따라 제 2클럭신호(CLK2)와 동기되도록 제 5주사선(S5)으로 주사신호를 출력한다.
실제로, 주사 구동부(10)는 상기와 같은 과정을 반복하면서 홀수번째 주사선들(S1, S3,...)로 주사신호를 순차적으로 출력한다.
한편, 제 2구동기간의 동시 공급기간 동안 첫번째 제 2제어신호(CS2(O))가 공급된다. 첫번째 제 2제어신호(CS2(O))가 공급되면 제 15트랜지스터(M15) 및 제 16트랜지스터(M16)가 턴-온된다. 제 15트랜지스터(M15)가 턴-온되면 제 4노드(N4)로 제 1전원(VDD)이 공급되고, 이에 따라 제 12트랜지스터(M12)가 턴-오프 된다. 제 16트랜지스터(M16)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS)이 공급되고, 이에 따라 제 11트랜지스터(M11)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 출력단자(109)로 제 1전원(VDD)의 전압이 공급된다.
즉, 제 2구동기간의 동시 공급기간 동안 홀수번째 스테이지들(ST1, ST3,..)은 제 1전원(VDD)의 전압을 출력한다. 그리고, 제 2구동기간 동안 두번째 제 1제어신호(CS1(E)) 및 두번째 제 2제어신호(CS2(E))에 대응하여 짝수번째 주사선들(S2, S4,...)로 주사신호가 공시에 공급된다. 그리고, 제 2구동기간의 순차 공급기간 동안 제 2시작신호(SSPE) 및 클럭신호들(CLK1 내지 CLK3)에 대응하여 짝수번째 주사선들(S2, S4,...)로 주사신호가 순차적으로 공급된다. 이와 관련하여 동작과정은 상술한 홀수번째 주사선들(S1, S3,...)의 구동과정과 동일하므로 상세한 설명은 생략하기로 한다.
도 5는 도 1에 도시된 주사 구동부의 제 2실시예를 나타내는 도면이다. 도 5에서는 설명의 편의성을 위하여 8개의 스테이지를 도시하기로 한다. 도 5를 설명할 때 도 2와 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 본 발명의 제 2실시예에 의한 주사 구동부(10)는 이전 주사선(예를들면, S1)과 현재 주사선(예를 들면, S3)으로 공급되는 주사신호가 일부기간 중첩되도록 6개의 클럭신호(CLK1 내지 CLK6)들을 공급한다.
여기서, 클럭신호들(CLK1 내지 CLK6)은 도 6에 도시된 바와 같이 순차 공급기간 중 제 4기간(T4) 동안 동시에 공급되고, 제 5기간(T5) 동안 순차적으로 공급된다. 여기서, 클럭신호들(CLK1 내지 CLK6)은 제 5기간(T5) 동안 2H의 기간 동안 공급되며 인접 클럭신호와 1H의 기간 동안 중첩되게 공급된다.
k(k는 1, 2, 13, 14,...)번째 스테이지(STk)의 제 2입력단자(102)는 제 1클럭신호(CLK1), 제 3입력단자(103)는 제 3클럭신호(CLK3), 제 4입력단자(104)는 제 5클럭신호(CLK5)를 공급받는다.
k+2번째 스테이지(STk+2)의 제 2입력단자(102)는 제 2클럭신호(CLK2), 제 3입력단자(103)는 제 4클럭신호(CLK4), 제 4입력단자(104)는 제 6클럭신호(CLK6)를 공급받는다.
k+4번째 스테이지(STk+4)의 제 2입력단자(102)는 제 3클럭신호(CLK3), 제 3입력단자(103)는 제 5클럭신호(CLK5), 제 4입력단자(104)는 제 1클럭신호(CLK1)를 공급받는다.
k+6번째 스테이지(STk+6)의 제 2입력단자(102)는 제 4클럭신호(CLK4), 제 3입력단자(103)는 제 6클럭신호(CLK6), 제 4입력단자(104)는 제 2클럭신호(CLK2)를 공급받는다.
k+8번째 스테이지(STk+8)의 제 2입력단자(102)는 제 5클럭신호(CLK5), 제 3입력단자(103)는 제 1클럭신호(CLK1), 제 4입력단자(104)는 제 3클럭신호(CLK3)를 공급받는다.
k+10번째 스테이지(STk+10)의 제 2입력단자(102)는 제 6클럭신호(CLK6), 제 3입력단자(103)는 제 2클럭신호(CLK2), 제 4입력단자(104)는 제 4클럭신호(CLK4)를 공급받는다.
도 6은 도 5의 스테이지 회로의 구동방법의 실시예를 나타내는 파형도이다. 도 6을 설명할 때 도 4와 동일한 부분에 대해서 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 순차 공급기간의 제 4기간(T4) 동안 클럭신호들(CLK1 내지 CLK6)이 동시에 공급된다. 그러면, 스테이지의 출력단자(109)로 제 1전원(VDD)의 전압이 공급된다.
이후, 제 5기간(T5) 동안 제 1클럭신호들(CLK1 내지 CLK6)이 이전 클럭신호와 소정기간 중첩되도록 순차적으로 공급된다. 그리고, 제 3클럭신호(CLK3)와 동기되도록 제 1시작신호(SSPO) 또는 제 2시작신호(SSPE)가 공급된다.
시작신호(SSP)는 제 3클럭신호(CLK3)와 중첩되게 제 1스테이지(ST1)(또는 제 2스테이지(ST2))로 공급된다. 그러면, 제 1스테이지(ST1)(또는 제 2스테이지(ST2))는 제 5클럭신호(CLK5)와 동기되도록 제 1주사선(S1)(또는 제 2주사선(S2))으로 주사신호를 출력한다.
제 1주사선(S1)(또는 제 2주사선(S2))으로 출력된 주사신호는 제 4클럭신호(CLK4)와 중첩되게 제 3스테이지(ST3)(또는 제 4스테이지(ST4))로 공급된다. 그러면, 제 3스테이지(ST3)(또는 제 4스테이지(ST4))는 제 6클럭신호(CLK6)와 동기되도록 제 3주사선(S3)(또는 제 4주사선(S4))으로 주사신호를 출력한다. 여기서, 제 5클럭신호(CLK5) 및 제 6클럭신호(CLK6)가 일부기간 중첩되기 때문에 제 3주사선(S3)으로 출력되는 주사신호는 제 1주사선(S1)으로 출력되는 주사신호와 일부기간 중첩된다.
제 3주사선(S3)(또는 제 4주사선(S4))으로 출력된 주사신호는 제 5클럭신호(CLK5)와 중첩되게 제 5스테이지(ST5)(또는 제 6스테이지(ST6))로 공급된다. 그러면, 제 5스테이지(ST5)(또는 제 6스테이지(ST6))는 제 1클럭신호(CLK1)와 동기되도록 제 5주사선(S5)(또는 제 6주사선(S6))으로 주사신호를 출력한다. 여기서, 제 5주사선(S5)으로 출력되는 주사신호는 제 3주사선(S3)으로 출력되는 주사신호와 일부기간 중첩된다.
실제로, 본 발명의 주사 구동부는 상기와 같은 과정을 반복하면서 홀수번째 주사선들(S1, S3,..) 또는 짝수번째 주사선들(S2, S4,...)로 이전 주사신호와 일부기간 중첩되도록 주사신호를 순차적으로 출력한다. 이와 같은 본원 발명은 스테이지의 연결관계를 제어함으로써 다양한 형태의 주사신호를 공급할 수 있다. 또한, 본원 발명에서는 제어신호들(CS1, CS2)을 제어하여 한 프레임 기간 동안 2번 이상동안 홀수 또는 짝수 주사선들로 주사신호를 동시에 공급할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소 40 : 화소부
50 : 타이밍 제어부 101,102,103,104,105,106,107,108 : 입력단자
109 : 출력단자 200 : 순차 구동부
202 : 동시 구동부 210,220,240,250,260 : 구동부
230,270 : 출력부

Claims (31)

  1. 동시 또는 순차적으로 공급되는 복수의 클럭신호들에 대응하여 출력단자로 주사신호를 출력하고, 제 3제어신호가 공급될 때 상기 출력단자와 접속이 차단되는 순차 구동부와;
    서로 중첩되지 않는 제 1제어신호 및 제 2제어신호에 대응하여 상기 출력단자로 주사신호를 출력하고, 제 3제어신호와 중첩되지 않는 제 4제어신호가 공급될 때 상기 출력단자와 접속이 차단되는 동시 구동부를 구비하는 것을 특징으로 하는 스테이지 회로.
  2. 제 1항에 있어서,
    복수의 주사선들은 상기 스테이지 회로에 각각 접속되며, 상기 순차 구동부가 구동될 때 상기 주사선들로 주사신호가 순차적으로 공급되고 상기 동시 구동부가 구동될 때 상기 주사선들로 주사신호가 동시에 공급되는 것을 특징으로 하는 스테이지 회로.
  3. 제 1항에 있어서,
    상기 순차 구동부는
    제 1노드 및 제 2노드에 인가된 전압에 대응하여 상기 출력단자로 공급되는 전압을 제어하기 위한 제 1출력부와,
    제 5입력단자로 공급되는 상기 제 3제어신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 2구동부와,
    제 1입력단자로 공급되는 이전단 주사신호 또는 시작신호, 제 2입력단자로 공급되는 제 1클럭신호, 제 3입력단자로 공급되는 제 2클럭신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부를 구비하는 것을 특징으로 하는 스테이지 회로.
  4. 제 3항에 있어서,
    상기 제 1출력부는
    하이레벨의 제 1전원과 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와;
    제 3클럭신호가 입력되는 제 4입력단자와 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 1커패시터와;
    상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  5. 제 3항에 있어서,
    상기 제 1구동부는
    하이레벨의 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 3트랜지스터와;
    상기 제 1노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 4트랜지스터와;
    상기 제 1입력단자와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 5트랜지스터와;
    상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 6트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  6. 제 5항에 있어서,
    상기 이전단 주사신호 또는 시작신호는 상기 제 2클럭신호와 동기되도록 공급되는 것을 특징으로 하는 스테이지 회로.
  7. 제 3항에 있어서,
    상기 제 2구동부는
    하이레벨의 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터와;
    상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 8트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  8. 제 1항에 있어서,
    상기 동시 구동부는
    제 3노드 및 제 4노드에 인가된 전압에 대응하여 상기 출력단자로 공급되는 전압을 제어하기 위한 제 2출력부와,
    제 7입력단자로 공급되는 상기 제 2제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 3구동부와,
    제 6입력단자로 공급되는 상기 제 1제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 4구동부와,
    제 8입력단자로 공급되는 상기 제 4제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 5구동부를 구비하는 것을 특징으로 하는 스테이지 회로.
  9. 제 8항에 있어서,
    상기 제 2출력부는
    하이레벨의 제 1전원과 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 11트랜지스터와;
    상기 출력단자와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 4노드에 접속되는 제 12트랜지스터와;
    상기 제 4노드와 상기 출력단자 사이에 접속되는 제 3커패시터와;
    상기 제 3노드와 상기 제 1전원 사이에 접속되는 제 4커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  10. 제 8항에 있어서,
    상기 제 3구동부는
    하이레벨의 제 1전원과 상기 제 4노드 사이에 접속되며, 게이트전극이 상기 제 7입력단자에 접속되는 제 15트랜지스터와;
    상기 제 3노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 7입력단자에 접속되는 제 16트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  11. 제 8항에 있어서,
    상기 제 4구동부는
    하이레벨의 제 1전원과 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 6입력단자에 접속되는 제 13트랜지스터와;
    상기 제 4노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 6입력단자에 접속되는 제 14트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  12. 제 8항에 있어서,
    상기 제 5구동부는
    하이레벨의 제 1전원과 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 8입력단자에 접속되는 제 17트랜지스터와;
    상기 제 1전원과 상기 제 4노드 사이에 접속되며, 게이트전극이 상기 제 8입력단자에 접속되는 제 18트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  13. 주사선들 각각과 접속되는 스테이지 회로를 구비하며,
    상기 스테이지 회로는
    제 2입력단자, 제 3입력단자 및 제 4입력단자 각각으로 동시 또는 순차적으로 공급되는 클럭신호들에 대응하여 상기 주사선들로 주사신호를 순차적으로 출력하며, 제 5입력단자로 공급되는 제 3제어신호에 대응하여 출력단자와 접속이 차단되는 순차 구동부와;
    제 6입력단자로 공급되는 제 1제어신호 및 제 1제어신호와 중첩되지 않게 제 7입력단자로 공급되는 제 2제어신호에 대응하여 상기 주사선들로 주사신호를 동시에 출력하며, 제 8입력단자로 공급되는 제 4제어신호에 대응하여 상기 출력단자와 접속이 차단되는 동시 구동부를 구비하는 것을 특징으로 하는 주사 구동부.
  14. 제 13항에 있어서,
    상기 클럭신호들은 동시 또는 순차적으로 공급되는 제 1클럭신호, 제 2클럭신호 및 제 3클럭신호로 설정되며;
    i(i는 1, 2, 7, 8,...)번째 스테이지의 제 2입력단자는 제 1클럭신호, 제 3입력단자는 제 2클럭신호, 제 4입력단자는 제 3클럭신호;
    i+2번째 스테이지의 제 2입력단자는 제 2클럭신호, 제 3입력단자는 제 3클럭신호, 제 4입력단자는 제 1클럭신호;
    i+4번째 스테이지의 제 2입력단자는 제 3클럭신호, 제 3입력단자는 제 1클럭신호, 제 4입력단자는 제 2클럭신호를 공급받는 것을 특징으로 하는 주사 구동부.
  15. 제 13항에 있어서,
    상기 클럭신호들은 동시 또는 순차적으로 공급되는 제 1클럭신호 내지 제 6클럭신호들로 설정되며;
    k(k는 1, 2, 13, 14,...)번째 스테이지의 제 2입력단자는 제 1클럭신호, 제 3입력단자는 제 3클럭신호, 제 4입력단자는 제 5클럭신호;
    k+2번째 스테이지의 제 2입력단자는 제 2클럭신호, 제 3입력단자는 제 4클럭신호, 제 4입력단자는 제 6클럭신호;
    k+4번째 스테이지의 제 2입력단자는 제 3클럭신호, 제 3입력단자는 제 5클럭신호, 제 4입력단자는 제 1클럭신호;
    k+6번째 스테이지의 제 2입력단자는 제 4클럭신호, 제 3입력단자는 제 6클럭신호, 제 4입력단자는 제 2클럭신호;
    k+8번째 스테이지의 제 2입력단자는 제 5클럭신호, 제 3입력단자는 제 1클럭신호, 제 4입력단자는 제 3클럭신호;
    k+10번째 스테이지의 제 2입력단자는 제 6클럭신호, 제 3입력단자는 제 2클럭신호, 제 4입력단자는 제 4클럭신호를 공급받는 것을 특징으로 하는 주사 구동부.
  16. 제 15항에 있어서,
    상기 제 1클럭신호 내지 제 6클럭신호가 순차적으로 공급될 때 특정 시점에 공급되는 클럭신호는 이전에 공급된 클럭신호와 일부기간 중첩되는 것을 특징으로 하는 주사 구동부.
  17. 제 13항에 있어서,
    상기 순차 구동부는 제 1입력단자를 더 구비하며,
    홀수번째 스테이지들은 상기 제 1입력단자로 제 1시작펄스 또는 이전단 홀수번째 스테이지의 주사신호를 공급받고,
    짝수번째 스테이지들은 상기 제 1입력단자로 제 2시작펄스 또는 이전단 짝수번째 스테이지의 주사신호를 공급받는 것을 특징으로 하는 주사 구동부.
  18. 제 17항에 있어서,
    상기 제 1시작펄스 또는 제 2시작펄스는 상기 클럭신호들이 순차적으로 공급되는 기간에 상기 제 3입력단자로 공급되는 펄스와 동기되도록 공급되는 것을 특징으로 하는 주사 구동부.
  19. 제 13항에 있어서,
    홀수번째 스테이지들 및 짝수번째 스테이지들은 서로 다른 제 1제어신호 및 제 2제어신호를 공급받는 것을 특징으로 하는 주사 구동부.
  20. 제 19항에 있어서,
    홀수번째 스테이지들로 공급되는 제 1제어신호는 홀수번째 스테이지들에서 상기 주사신호들이 동시에 공급되는 제 2기간 동안 공급되고, 홀수번째 스테이지들로 공급되는 제 2제어신호는 상기 클럭신호들과 중첩되지 않으며 상기 제 2기간 전후인 제 1기간 및 제 3기간에 공급되며;
    짝수번째 스테이지들로 공급되는 제 2제어신호는 상기 제 1기간 내지 제 3기간 동안 공급되는 것을 특징으로 하는 주사 구동부.
  21. 제 19항에 있어서,
    짝수번째 스테이지들로 공급되는 제 1제어신호는 짝수번째 스테이지들에서 상기 주사신호들이 동시에 공급되는 제 2기간 동안 공급되고, 짝수번째 스테이지들로 공급되는 제 2제어신호는 상기 클럭신호들과 중첩되지 않으며 상기 제 2기간 전후인 제 1기간 및 제 3기간에 공급되며;
    홀수번째 스테이지들로 공급되는 제 2제어신호는 상기 제 1기간 내지 제 3기간 동안 공급되는 것을 특징으로 하는 주사 구동부.
  22. 제 13항에 있어서,
    상기 제 3제어신호는 상기 주사선들로 주사신호가 동시에 공급되는 기간 동안 공급되며, 상기 제 4제어신호는 상기 주사선들로 주사신호가 순차적으로 공급되는 기간 동안 공급되는 것을 특징으로 하는 주사 구동부.
  23. 제 17항에 있어서,
    상기 순차 구동부는
    제 1노드 및 제 2노드에 인가된 전압에 대응하여 상기 출력단자로 공급되는 전압을 제어하기 위한 제 1출력부와,
    상기 제 3제어신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 2구동부와,
    상기 제 1입력단자로 공급되는 신호, 제 1클럭신호, 제 2클럭신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부를 구비하는 것을 특징으로 하는 주사 구동부.
  24. 제 23항에 있어서,
    상기 제 1출력부는
    하이레벨의 제 1전원과 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와;
    제 4입력단자와 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 1커패시터와;
    상기 제 1노드와 상기 제 1전원 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 주사 구동부
  25. 제 23항에 있어서,
    상기 제 1구동부는
    하이레벨의 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 1노드에 접속되는 제 3트랜지스터와;
    상기 제 1노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 4트랜지스터와;
    상기 제 1입력단자와 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 3입력단자에 접속되는 제 5트랜지스터와;
    상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 1입력단자에 접속되는 제 6트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  26. 제 23항에 있어서,
    상기 제 2구동부는
    하이레벨의 제 1전원과 상기 제 2노드 사이에 접속되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터와;
    상기 제 1전원과 상기 제 1노드 사이에 접속되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 8트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  27. 제 17항에 있어서,
    상기 동시 구동부는
    제 3노드 및 제 4노드에 인가된 전압에 대응하여 상기 출력단자로 공급되는 전압을 제어하기 위한 제 2출력부와,
    상기 제 2제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 3구동부와,
    상기 제 1제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 4구동부와,
    상기 제 4제어신호에 대응하여 상기 제 3노드 및 제 4노드의 전압을 제어하기 위한 제 5구동부를 구비하는 것을 특징으로 하는 주사 구동부.
  28. 제 27항에 있어서,
    상기 제 2출력부는
    하이레벨의 제 1전원과 상기 출력단자 사이에 접속되며, 게이트전극이 상기 제 3노드에 접속되는 제 11트랜지스터와;
    상기 출력단자와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 4노드에 접속되는 제 12트랜지스터와;
    상기 제 4노드와 상기 출력단자 사이에 접속되는 제 3커패시터와;
    상기 제 3노드와 상기 제 1전원 사이에 접속되는 제 4커패시터를 구비하는 것을 특징으로 하는 주사 구동부.
  29. 제 27항에 있어서,
    상기 제 3구동부는
    하이레벨의 제 1전원과 상기 제 4노드 사이에 접속되며, 게이트전극이 상기 제 7입력단자에 접속되는 제 15트랜지스터와;
    상기 제 3노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 7입력단자에 접속되는 제 16트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  30. 제 27항에 있어서,
    상기 제 4구동부는
    하이레벨의 제 1전원과 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 6입력단자에 접속되는 제 13트랜지스터와;
    상기 제 4노드와 로우레벨의 제 2전원 사이에 접속되며, 게이트전극이 상기 제 6입력단자에 접속되는 제 14트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
  31. 제 27항에 있어서,
    상기 제 5구동부는
    하이레벨의 제 1전원과 상기 제 3노드 사이에 접속되며, 게이트전극이 상기 제 8입력단자에 접속되는 제 17트랜지스터와;
    상기 제 1전원과 상기 제 4노드 사이에 접속되며, 게이트전극이 상기 제 8입력단자에 접속되는 제 18트랜지스터를 구비하는 것을 특징으로 하는 주사 구동부.
KR1020120059120A 2012-06-01 2012-06-01 스테이지 회로 및 이를 이용한 주사 구동부 KR20130135507A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120059120A KR20130135507A (ko) 2012-06-01 2012-06-01 스테이지 회로 및 이를 이용한 주사 구동부
US13/687,230 US9252747B2 (en) 2012-06-01 2012-11-28 Stage circuits and scan driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059120A KR20130135507A (ko) 2012-06-01 2012-06-01 스테이지 회로 및 이를 이용한 주사 구동부

Publications (1)

Publication Number Publication Date
KR20130135507A true KR20130135507A (ko) 2013-12-11

Family

ID=49669453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059120A KR20130135507A (ko) 2012-06-01 2012-06-01 스테이지 회로 및 이를 이용한 주사 구동부

Country Status (2)

Country Link
US (1) US9252747B2 (ko)
KR (1) KR20130135507A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183124B2 (en) 2019-10-08 2021-11-23 Samsung Display Co., Ltd. Scan driver and display device including ihe same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130135507A (ko) * 2012-06-01 2013-12-11 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102255745B1 (ko) * 2014-12-02 2021-05-27 삼성디스플레이 주식회사 표시 장치
CN105118469B (zh) * 2015-09-25 2017-11-10 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
EP3889746A4 (en) * 2018-11-30 2022-10-12 BOE Technology Group Co., Ltd. SCANNING CIRCUIT, ATTACK DEVICE CIRCUIT, TOUCH DISPLAY PANEL, RECEIVER SWITCH CIRCUIT AND ATTACK METHOD
KR20210002282A (ko) * 2019-06-28 2021-01-07 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
KR20210092868A (ko) * 2020-01-16 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 포함하는 스캔 구동부
KR20230162849A (ko) * 2022-05-19 2023-11-29 삼성디스플레이 주식회사 스캔구동부

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070008268A1 (en) * 2005-06-25 2007-01-11 Lg. Philips Lcd Co., Ltd. Organic light emitting diode display
US20070124526A1 (en) * 2005-11-26 2007-05-31 David Sinai Audio device
KR20080080713A (ko) * 2007-03-02 2008-09-05 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
US20100253668A1 (en) * 2007-12-27 2010-10-07 Toshinori Sugihara Liquid crystal display, liquid crystal display driving method, and television receiver
JP2011008104A (ja) * 2009-06-26 2011-01-13 Hitachi Displays Ltd 表示装置
KR20110079220A (ko) * 2009-12-31 2011-07-07 삼성모바일디스플레이주식회사 화소 회로 및 유기 전계 발광 표시 장치
KR101056434B1 (ko) * 2010-02-05 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101065322B1 (ko) * 2010-03-16 2011-09-16 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR20110104320A (ko) * 2010-03-16 2011-09-22 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
JP2011198400A (ja) * 2010-03-18 2011-10-06 Mitsubishi Electric Corp シフトレジスタ回路
US20120092351A1 (en) * 2010-10-19 2012-04-19 Apple Inc. Facilitating atomic switching of graphics-processing units

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714003B1 (ko) 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
KR101082167B1 (ko) * 2009-09-07 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101152464B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20130003249A (ko) 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003250A (ko) 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20130135507A (ko) * 2012-06-01 2013-12-11 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070008268A1 (en) * 2005-06-25 2007-01-11 Lg. Philips Lcd Co., Ltd. Organic light emitting diode display
US20070124526A1 (en) * 2005-11-26 2007-05-31 David Sinai Audio device
KR20080080713A (ko) * 2007-03-02 2008-09-05 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
US20100253668A1 (en) * 2007-12-27 2010-10-07 Toshinori Sugihara Liquid crystal display, liquid crystal display driving method, and television receiver
JP2011008104A (ja) * 2009-06-26 2011-01-13 Hitachi Displays Ltd 表示装置
KR20110079220A (ko) * 2009-12-31 2011-07-07 삼성모바일디스플레이주식회사 화소 회로 및 유기 전계 발광 표시 장치
KR101056434B1 (ko) * 2010-02-05 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR101065322B1 (ko) * 2010-03-16 2011-09-16 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR20110104320A (ko) * 2010-03-16 2011-09-22 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
JP2011198400A (ja) * 2010-03-18 2011-10-06 Mitsubishi Electric Corp シフトレジスタ回路
US20120092351A1 (en) * 2010-10-19 2012-04-19 Apple Inc. Facilitating atomic switching of graphics-processing units

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 공개특허공보 특개2011-198400호(2011.10.06.) 1부. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183124B2 (en) 2019-10-08 2021-11-23 Samsung Display Co., Ltd. Scan driver and display device including ihe same

Also Published As

Publication number Publication date
US9252747B2 (en) 2016-02-02
US20130321032A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
KR100986862B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN108461065B (zh) 级电路及使用级电路的扫描驱动器
JP5940769B2 (ja) 発光制御線駆動部及びこれを用いた有機電界発光表示装置
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
US8803562B2 (en) Stage circuit and scan driver using the same
KR20130135507A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
US8922471B2 (en) Driver and display device using the same
KR100986887B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101101105B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20130143318A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20130000020A (ko) 스테이지 회로 및 이를 이용한 발광 제어선 구동부
KR102069321B1 (ko) 스테이지 및 이를 이용한 유기전계발광 표시장치
KR20130003251A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20120091880A (ko) 인버터 및 이를 이용한 유기전계발광 표시장치
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application