KR102255745B1 - 표시 장치 - Google Patents

Abstract

표시 장치는 제1 방향으로 연장하는 복수의 게이트 라인들; 상기 제1 방향에 교차하는 제2 방향으로 연장하는 복수의 데이터 라인들; 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수의 화소들을 포함한다. 상기 제2 방향으로 제1 내지 제4 색을 표시하는 화소들이 반복되어 배치된다. i번째 행의 화소들 중 제1 색을 표시하는 제1 화소들 중 적어도 하나가 연결된 k번째 게이트 라인은 i+1, i+2, 및 i+3번째 행 중 어느 하나의 행의 화소들 중 상기 제1 색을 표시하는 제2 화소들 중 적어도 하나가 연결된 k+j번째 게이트 라인과 전기적으로 연결된다.

Description

표시 장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것으로, 좀 더 상세하게는 반전 구동 방식을 적용하는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 두 기판 사이에 배치된 액정층에 전계를 형성하여 액정 분자들의 배열 상태를 변경함으로써 입사된 광의 투과도를 조절하여 영상을 표시한다.

액정 표시 장치의 구동 방법에는 데이터 라인에 인가되는 데이터 전압의 위상에 따라 라인 인버젼(line inversion), 컬럼 인버젼(column inversion), 및 도트 인버젼(dot inversion) 등의 방식이 있다. 라인 인버젼 방식은 데이터 라인에 인가되는 영상 데이터의 위상을 화소행 마다 반전시켜 인가하는 방식이고, 컬럼 인버젼 방식은 데이터 라인에 인가되는 영상 데이터의 위상을 화소열 마다 반전시켜 인가하는 방식이며, 도트 인버젼 방식은 데이터 라인에 인가되는 영상 데이터의 위상을 화소행과 화소열 마다 반전시켜 인가하는 방식이다.

일반적으로, 표시 장치는 레드, 블루 및 그린의 삼원색을 이용하여 색을 표현한다. 그러므로 표시 패널은 레드, 블루 및 그린에 각각 대응하는 서브 픽셀들을 구비한다. 최근에는 레드, 블루, 그린, 및 화이트를 이용하여 색을 표시하는 표시 장치가 제안되었다.

본 발명의 목적은 수평 크로스토크 현상과 무빙 줄얼룩 현상을 개선할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 실시예에 따른 표시 장치는 제1 방향으로 연장하는 복수의 게이트 라인들; 상기 제1 방향에 교차하는 제2 방향으로 연장하는 복수의 데이터 라인들; 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수의 화소들을 포함한다.

상기 제2 방향으로 제1 내지 제4 색을 표시하는 화소들이 반복되어 배치된다. i번째 행의 화소들 중 제1 색을 표시하는 제1 화소들 중 적어도 하나가 연결된 k번째 게이트 라인은 i+1, i+2, 및 i+3번째 행 중 어느 하나의 행의 화소들 중 상기 제1 색을 표시하는 제2 화소들 중 적어도 하나가 연결된 k+j번째 게이트 라인(j는 1 이상 6 이하의 정수)과 전기적으로 연결된다.

본 발명의 표시 장치에 의하면, 수평 크로스토크 현상과 무빙 줄얼룩 현상을 동시에 개선할 수 있다. 또한, 본 발명의 표시 장치에 의하면, 매 프레임 마다 휘도 차로 인한 플리커가 시인되는 것을 방지할 수 있다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 개략적인 블록도이다.
도 2는 도 1에 도시된 한 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 액정 패널의 일부를 도시한 평면도이다.
도 4는 복수의 게이트 라인들과 도 1에 도시된 제1 및 제2 게이트 구동부의 동작 관계를 나타낸 블럭도이다.
도 5는 도 4에 도시된 신호들을 나타낸 파형도이다.
도 6a는 도 3에 도시된 화소들 중 제1 및 제2 레드 화소를 턴-온시킨 상태를 나타낸 평면도이다.
도 6b는 도 3에 도시된 화소들 중 제1 및 제2 그린 화소를 턴-온시킨 상태를 나타낸 평면도이다.
도 6c는 도 3에 도시된 화소들 중 제1 및 제2 블루 화소를 턴-온시킨 상태를 나타낸 평면도이다.
도 6d는 도 3에 도시된 화소들 중 제1 및 제2 화이트 화소를 턴-온시킨 상태를 나타낸 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 액정 패널의 일부를 도시한 평면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 한 화소의 등가 회로도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(101)는 액정 패널(110), 컨트롤러(120), 제1 게이트 구동부(130), 제2 게이트 구동부(140) 및 데이터 구동부(150)를 포함한다.

상기 액정 패널(110)은 하부 기판(111), 상기 하부 기판(111)에 마주하는 상부 기판(112), 및 두 기판(111, 112) 사이에 배치된 액정층(113)을 포함할 수 있다.

상기 액정 패널(110)은 제1 방향(D1)으로 연장하는 복수의 게이트 라인들(GL1∼GL2n)과 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장하는 복수의 데이터 라인들(DL1∼DLm)을 포함한다. 상기 게이트 라인들(GL1~GL2n) 및 상기 데이터 라인들(DL1~DLm)은 화소 영역들을 정의하며, 상기 화소 영역들에는 영상을 표시하는 화소들(PX)이 일대일 대응하여 구비된다. 도 2에는, 상기 다수의 화소들(PX) 중 제1 게이트 라인(GL1)과 제1 데이터 라인(DL1)에 연결된 1×1 화소를 일 예로 도시하였다.

도 1 및 도 2를 참조하면, 상기 1×1 화소(PX)는 상기 제1 게이트 라인(GL1)과 상기 제1 데이터 라인(DL1)에 연결된 박막 트랜지스터(TR), 상기 박막 트랜지스터(TR)에 연결된 액정 커패시터(liquid crystal capacitor)(Clc) 및 상기 액정 커패시터(Clc)에 병렬 연결된 스토리지 커패시터(storage capacitor)(Cst)를 포함할 수 있다. 상기 스토리지 커패시터(Cst)는 필요에 따라 생략할 수 있다. 상기 액정 커패시터(Clc)는 상기 하부 기판(111)에 구비된 화소 전극(PE)과 상기 상부 기판(112)에 구비된 기준 전극(CE)을 두 단자로 하며, 두 전극(PE, CE) 사이의 상기 액정층(113)은 유전체로서 기능한다.

상기 박막 트랜지스터(TR)는 상기 하부 기판(111)에 구비될 수 있다. 상기 박막 트랜지스터(TR)의 게이트 전극은 상기 제1 게이트 라인(GL1)과 연결되고, 소스 전극은 제1 데이터 라인(DL1)과 연결되며, 드레인 전극은 상기 화소 전극(PE)과 연결될 수 있다. 상기 기준 전극(CE)은 상기 상부 기판(112)에 전면적으로 형성되고 기준 전압을 수신한다. 도 2에서와는 달리 상기 기준 전극(CE)이 상기 하부 기판(111)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 슬릿을 구비할 수 있다.

상기 스토리지 커패시터(Cst)는 상기 액정 커패시터(Clc)의 보조적인 역할을 하며, 상기 화소 전극(PE), 스토리지 라인(미도시), 상기 화소 전극(PE)과 상기 스토리지 라인(미도시) 사이에 배치된 절연체를 포함할 수 있다. 상기 스토리지 라인(미도시)는 상기 하부 기판(111)에 구비되어 상기 화소 전극(PE)의 일부와 중첩할 수 있다. 상기 스토리지 라인(미도시)에는 스토리지 전압과 같은 일정한 전압이 인가된다.

도 2에는 도시하지는 않았지만, 본 발명의 다른 실시예로 상기 표시장치(101)는 상기 화소들(PX) 각각이 두 개의 계조 영역으로 분리되는 시인성 구조를 가질 수 있다. 상기 시인성 구조에서 상기 각 화소(PX)는 적어도 두 개의 서브 화소로 이루어지고, 상기 두 개의 서브 화소 각각은 서로 다른 감마 곡선에 근거한 데이터 전압을 수신하여 동일 입력 영상 데이터에 대해서 서로 다른 계조를 표시할 수 있다.

상기 화소들(PX)은 주요색(primary color) 중 하나를 표시할 수 있다. 상기 주요색은 레드, 그린, 블루, 및 화이트 컬러일 수 있다. 상기 화소들는 옐로우, 시안, 마젠타 컬러를 더 표시할 수 있다. 상기 화소들 각각은 상기 주요색 중 하나를 나타내는 컬러 필터(CF)를 더 포함할 수 있다. 도 2에는 상기 컬러 필터(CF)가 상기 상부 기판(112)에 구비된 것을 일 예로 도시하였으나, 이에 제한되는 것은 아니고, 상기 컬러 필터(CF)는 상기 하부 기판(111)에 구비될 수 있다.

상기 컨트롤러(120)는 외부의 그래픽 제어부(도시하지 않음)로부터 영상 데이터(I_DAT) 및 외부 제어 신호(I_CS)를 수신한다. 상기 외부 제어 신호(I_CS)는 프레임 구별 신호인 수직 동기 신호, 행 구별 신호인 수평 동기 신호, 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이(HIGH) 레벨을 갖는 데이터 인에이블 신호 및 메인 클록 신호 등을 포함할 수 있다.

상기 컨트롤러(120)는 상기 영상 데이터(I_DAT)를 상기 데이터 구동부(150)의 사양에 맞도록 변환하고, 변환된 영상 데이터(I_DAT`)를 상기 데이터 구동부(150)에 출력한다. 상기 컨트롤러(120)는 상기 외부 제어신호(I_CS)를 근거로 제1 게이트 제어 신호(GCS1), 제2 게이트 제어 신호(GCS2) 및 데이터 제어 신호(DCS)를 생성한다. 상기 컨트롤러(120)는 상기 제1 및 제2 게이트 제어 신호(GCS1, GCS2)를 상기 제1 및 제2 게이트 구동부(130, 140)에 각각 출력하고, 상기 데이터 제어 신호(DCS)를 상기 데이터 구동부(150)에 출력한다.

상기 제1 및 제2 게이트 제어 신호(GCS1, GCS2)는 상기 제1 및 제2 게이트 구동부(130, 140)를 각각 구동하기 위한 신호이고, 상기 데이터 제어 신호(DCS)는 상기 데이터 구동부(150)를 구동하기 위한 신호이다.

상기 제1 게이트 구동부(130)는 상기 액정 패널(110)의 상기 복수의 게이트 라인(GL1~GL2n) 중 제1 그룹의 게이트 라인들과 전기적으로 연결되고, 상기 제2 게이트 구동부(140)는 상기 복수의 게이트 라인(GL1~GL2n) 중 제2 그룹의 게이트 라인들과 전기적으로 연결된다. 본 발명의 일 예로, 상기 제1 그룹의 게이트 라인들은 홀수번째 화소행에 연결되고, 상기 제2 그룹에 포함된 게이트 라인들은 짝수번째 화소행에 연결될 수 있다. 이에 대해서는 이후 도 4를 참조하여 구체적으로 설명하기로 한다.

상기 제1 게이트 구동부(130)는 상기 제1 게이트 제어 신호(GCS1)에 응답하여 홀수번째 게이트 신호들을 생성하고, 상기 홀수번째 게이트 신호들을 상기 제1 그룹의 게이트 라인들에 순차적으로 출력한다. 상기 제1 게이트 제어 신호(GCS1)은 상기 제1 게이트 구동부(130)의 주사 시작을 지시하는 제1 수직 개시 신호와 게이트 온 전압의 출력 주기를 제어하는 적어도 하나의 클록 신호 등을 포함할 수 있다. 상기 제2 게이트 구동부(140)는 상기 제2 게이트 제어 신호(GCS2)에 응답하여 짝수번째 게이트 신호들을 생성하고, 상기 짝수번째 게이트 신호들을 상기 제2 그룹의 게이트 라인들에 순차적으로 출력한다. 상기 제2 게이트 제어 신호(GCS2)은 상기 제2 게이트 구동부(140)의 주사 시작을 지시하는 제2 수직 개시 신호와 게이트 온 전압의 출력 주기를 제어하는 적어도 하나의 클록 신호 등을 포함할 수 있다.

상기 데이터 구동부(150)는 상기 데이터 제어 신호(DCS)에 응답하여 상기 영상 데이터(I_DAT`)를 대응하는 계조 전압으로 변환하고, 상기 계조 전압을 상기 데이터 라인들(DL1~DLm) 중 해당 데이터 라인에 데이터 전압으로서 출력한다. 상기 데이터 전압은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압과 음의 값을 갖는 부극성 데이터 전압을 포함할 수 있다. 상기 데이터 제어 신호(DCS)는 영상 데이터(I_DAT`)가 상기 데이터 구동부(150)로 전송되는 것의 시작을 알리는 수평 시작 신호, 상기 데이터 라인들(DL1~DLm)에 데이터 전압을 인가하라는 로드 신호, 및 상기 기준 전압에 대해 상기 데이터 전압의 극성을 반전시키는 반전 신호 등을 포함할 수 있다.

상기 화소들(PX)에 인가되는 상기 데이터 전압의 극성은 액정의 열화를 방지하기 위하여 한 프레임이 끝나고 다음 프레임이 시작되기 전에 반전될 수 있다. 즉, 상기 데이터 구동부(150)에 인가되는 반전 신호에 응답하여 한 프레임 단위로 데이터 전압의 극성이 반전될 수 있다. 액정 패널(110)은 한 프레임의 영상을 표시할 때 화질 향상을 위하여 적어도 하나의 데이터 라인들 단위로 서로 다른 극성의 데이터 전압이 인가되는 방식으로 구동될 수 있다.

상기 컨트롤러(120), 상기 제1 및 제2 게이트 구동부(130, 140), 및 상기 데이터 구동부(150) 각각은 적어도 하나의 집적 회로 칩의 형태로 상기 액정 패널(110)에 직접 장착되거나, 가요성 인쇄회로기판(flexible printed circuit board) 위에 장착되어 TCP(tape carrier package)의 형태로 상기 액정 패널(110)에 부착되거나, 별도의 인쇄회로기판(printed circuit board) 위에 장착될 수 있다. 이와는 달리, 상기 제1 및 제2 게이트 구동부(130, 140)는 상기 게이트 라인들(GL1~GL2n), 상기 데이터 라인들(DL1~DLm), 및 상기 박막 트랜지스터(TR)와 함께 상기 액정 패널(110)에 집적될 수도 있다. 또한, 상기 컨트롤러(120), 상기 제1 및 제2 게이트 구동부(130, 140), 및 상기 데이터 구동부(150)는 단일 칩으로 집적될 수 있다.

상기 표시장치(101)는 상기 액정패널(110)의 후면에 배치된 백라이트 유닛을 더 포함할 수 있다. 상기 백라이트 유닛은 상기 액정패널(110)의 후면에 구비되어 광을 발생한다. 상기 백라이트 유닛은 광원으로써 발광 다이오드 또는 냉음극 형광 램프 등을 사용할 수 있다.

도 3은 본 발명의 일 실시예에 따른 액정 패널의 일부를 도시한 평면도이다.

도 3을 참조하면, 복수의 화소들이 상기 제1 방향(D1) 및 상기 제2 방향(D2)으로 행렬 형태로 배치된다. 설명의 편의를 위하여, 상기 제1 방향(D1)으로 배열된 상기 화소들의 집합을 화소행이라고 정의하고, 상기 제2 방향(D2)으로의 화소들의 집합을 화소열이라고 정의한다.

다수의 화소행 중 i번째 화소행(i는 1 이상의 정수)과 i+1번째 화소행 사이에는 k번째 게이트 라인(k는 1 이상의 정수) 및 k+1번째 게이트 라인이 위치한다. 상기 i번째 화소행 중 제1 화소 그룹은 상기 k번째 게이트 라인에 연결되고, 상기 i번째 화소행 중 제2 화소 그룹은 상기 k+1번째 게이트 라인에 연결된다. 상기 제1 화소 그룹은 상기 i번째 화소행 중 홀수번째 화소열에 포함된 화소들로 이루어지고, 상기 제2 화소 그룹은 상기 i번째 화소행 중 짝수번째 화소행에 포함된 화소들로 이루어진다.

다수의 화소열 중 h번째 화소열(h는 1 이상의 정수)은 h번째 데이터 라인과 h+1번째 데이터 라인 사이에 위치하는 화소들을 포함한다. 상기 h번째 화소열 중 제3 화소 그룹은 상기 h번째 데이터 라인에 연결되고, 상기 h번째 화소열 중 제4 화소 그룹은 상기 h+1번째 데이터 라인에 연결된다. 상기 h번째 화소열의 화소들은 상기 h번째 데이터 라인과 상기 h+1번째 데이터 라인에 적어도 하나의 화소 단위로 교대로 연결될 수 있다. 본 발명의 일 예로, 상기 제3 화소 그룹은 상기 h번째 화소열의 화소들 중 홀수번째 화소행의 화소들로 이루어지고, 상기 제4 화소 그룹은 상기 h번째 화소열의 화소들 중 짝수번째 화소행의 화소들로 이루어진다.

상기 화소들 중 레드 컬러를 갖는 레드 화소는 R, 그린 컬러를 갖는 그린 화소는 G, 블루 컬러를 갖는 블루 화소는 B, 화이트 컬러를 갖는 화이트 화소는 W로 표기한다. 또한, i(i는 자연수)번째 프레임 동안 정극성(+)의 데이터 전압을 인가받는 화소들을 R+, G+, B+, 및 W+로 표기하고, i번째 프레임 동안 부극성(-)의 데이터 전압을 인가받는 화소들을 R-, G-, B-, 및 W-으로 표기한다.

도 3에 도시된 액정 패널(110)의 각 화소들에 제공되는 상기 데이터 전압의 극성은 m번째 프레임(m는 1 이상의 정수)의 극성을 나타낸 것으로, m+1번째 프레임에서 각 화소들에 제공되는 상기 데이터 전압의 극성은 반전된다. 즉, 도 1의 상기 데이터 구동부(150)는 프레임 마다 데이터 라인들(DL1~DLm)에 출력되는 상기 데이터 전압의 극성을 반전시킨다. 또한, 상기 데이터 전압의 극성은 하나의 데이터 라인 단위로 반전될 수 있다.

상기 액정 패널(110)에는 상기 레드, 그린, 블루 및 화이트 화소(R, G, B, W)가 상기 제2 방향(D2)으로 반복하여 배열된다. 상기 레드, 그린, 블루 및 화이트 화소(R, G, B, W) 각각은 상기 제1 방향(D1)으로의 폭(이하, 가로폭)이 상기 제2 방향(D2)으로의 폭(이하, 세로폭)보다 큰 가로 픽셀 구조를 갖는다. 본 발명의 일 예로, 상기 세로폭에 대한 상기 가로폭의 비율은 대략 2:1 내지 3:1의 범위에 위치할 수 있다.

상기 i번째 화소행의 화소들 중 제1 색을 표시하는 제1 화소들이 연결된 k번째 게이트 라인은 i+1, i+2, 및 i+3번째 행 중 어느 하나의 행의 화소들 중 상기 제1 색을 표시하는 제2 화소들이 연결된 k+j번째 게이트 라인(j는 1 이상 6 이하의 정수)과 전기적으로 연결된다.

도 3에서는 8행 8열의 화소들(PX(8×8))을 일 예로 들어 설명하기로 한다. 상기 8행 8열의 화소들(PX(8×8))을 구동하기 위해서 제1 내지 제9 데이터 라인(DL1~DL8), 및 제1 내지 제16 게이트 라인(GL1~GL16)이 요구된다.

h번째 열의 화소들은 상기 제2 방향(D2)으로 순서대로 배치된 제1 로직 화소(LP1) 및 제2 로직 화소(LP2)를 포함하고, 상기 h+1번째 열의 화소들은 상기 제2 방향(D2)으로 순서대로 배치된 제3 로직 화소(LP3) 및 제4 로직 화소(LP4)를 포함한다. 상기 제1 내지 제4 로직 화소들(LP1~LP4) 각각은 짝수개의 화소들을 포함한다. 상기 제1 로직 화소(LP1)와 상기 제3 로직 화소(LP3)는 상기 제1 방향(D1)으로 인접하여 배치되고, 상기 제2 및 제4 로직 화소(LP2, LP4)는 상기 제1 방향(D1)으로 인접하여 배치된다.

상기 제1 로직 화소(LP1) 및 상기 제4 로직 화소(LP4) 각각은 레드 화소(R), 그린 화소(G), 블루 화소(B), 및 화이트 화소(W) 중 2개를 포함하고, 상기 제2 로직 화소(LP2) 및 상기 제3 로직 화소(LP3) 각각은 상기 레드 화소(R), 상기 그린 화소(G), 상기 블루 화소(B), 및 상기 화이트 화소(W) 중 나머지 2개를 포함한다. 본 발명의 일 예로, 상기 제1 로직 화소(LP1)는 레드 및 그린 화소(R, G)로 이루어지고, 상기 제2 로직 화소(LP2)는 상기 블루 및 화이트 화소(B, W)로 이루어진다. 상기 제3 로직 화소(LP3)는 상기 블루 및 화이트 화소(B, W)로 이루어지고, 상기 제4 로직 화소(LP4)는 레드 및 그린 화소(R, G)로 이루어진다. 상기 제1 내지 제4 로직 화소(LP1~LP4)에 의해서 하나의 도트(DOT)가 정의되고, 상기 도트(DOT)는 상기 제1 및 제2 방향(D1, D2)으로 반복하여 배치된다.

제1 화소행(PR1)에는 상기 레드 화소(R) 및 블루 화소들(B)이 상기 제1 방향(D1)으로 교번적으로 배치되고, 상기 레드 화소들(R)은 제1 게이트 라인(GL1_1)에 연결되고, 상기 제1 화소행(PR1)의 상기 블루 화소들(B)은 제2 게이트 라인(GL3_1)에 연결된다. 제2 화소행(PR2)에는 그린 화소(G) 및 화이트 화소들(W)이 상기 제1 방향(D1)으로 교번적으로 배치되고, 상기 제2 화소행(PR2)의 상기 그린 화소들(G)은 제3 게이트 라인(GL2_1)에 연결되고, 상기 화이트 화소들(W)은 제4 게이트 라인(GL4_1)에 연결된다. 제3 화소행(PR3)에는 상기 블루 화소(B) 및 상기 레드 화소들(R)이 상기 제1 방향(D1)으로 교번적으로 배치되고, 상기 제3 화소행(PR3)의 상기 레드 화소들(R)은 제5 게이트 라인(GL1_2)에 연결되고, 상기 블루 화소들(B)은 제6 게이트 라인(GL3_2)에 연결된다. 제4 화소행(PR4)에는 상기 화이트 화소(W) 및 상기 그린 화소들(G)이 상기 제1 방향(D1)으로 교번적으로 배치되고, 상기 제4 화소행(PR4)의 상기 그린 화소들(G)은 제7 게이트 라인(GL2_2)에 연결되고, 상기 화이트 화소들(W)은 제8 게이트 라인(GL4_2)에 연결된다.

상기 제1 게이트 라인(GL1_1)은 상기 제5 게이트 라인(GL1_2)과 제1 연결 라인(CL1)을 통해 전기적으로 연결되고, 상기 제3 게이트 라인(GL3_1)은 상기 제7 게이트 라인(GL3_2)과 제2 연결 라인(CL2)을 통해 전기적으로 연결된다. 상기 제2 게이트 라인(GL2_1)은 상기 제6 게이트 라인(GL2_2)과 제3 연결 라인(CL3)을 통해 전기적으로 연결되고, 상기 제4 게이트 라인(GL4_1)은 상기 제8 게이트 라인(GL4_2)과 제4 연결 라인(CL4)을 통해 전기적으로 연결된다.

상기 제1 및 제5 게이트 라인(GL1_1, GL1_2)이 서로 전기적으로 연결되는 것에 의해서, 상기 제1 화소행(PR1)의 상기 레드 화소들(이하, 제1 레드 화소들(R+))과 상기 제3 화소행(PR3)의 상기 레드 화소들(이하, 제2 레드 화소들(R-))은 동일 게이트 신호에 의해서 동일한 수평주사구간(1H) 동안 동시에 동작할 수 있다. 상기 제1 레드 화소들(R+)은 상기 제2 레드 화소들(R-)과 서로 다른 극성의 데이터 전압을 수신한다. 예를 들어, 상기 제1 레드 화소들(R+)이 정극성의 데이터 전압을 수신한다면, 상기 제2 레드 화소들(R-)은 부극성을 데이터 전압을 수신한다. 따라서, 상기 1H 구간 동안 상기 레드 컬러를 표시하는 화소들의 극성 합이 0가 되어 정극성 또는 부극성 측으로 치우치는 현상을 방지할 수 있다.

또한, 상기 제1 레드 화소들(R+)은 홀수번째 화소열에 위치하고, 상기 제2 레드 화소들(R-)은 짝수번째 화소열에 위치한다. 상기 제1 레드 화소들(R+)과 상기 제2 레드 화소들(R-)은 상기 제1 방향(D1)으로 하나의 화소만큼 서로 이격되어 배치될 수 있다. 두 개의 화소열 내에서 상기 제2 방향(D2)으로 상기 제1 레드 화소들(R+)과 상기 제2 레드 화소들(R-)이 교번적으로 배치된다. 따라서, 두 개의 화소열 내에서 상기 제1 레드 화소들(R+)과 상기 제2 레드 화소들(R-) 간 휘도차가 상쇄되어, m번째 프레임에서 m+1번째 프레임으로 진행할 때 세로줄이 상기 제1 방향으로 이동하는 것처럼 시인되는 무빙 줄얼룩이 나타나지 않을 수 있다.

상기 제2 및 제6 게이트 라인(GL3_1, GL3_2)이 서로 전기적으로 연결되는 것에 의해서, 상기 제1 화소행(PR1)의 상기 블루 화소들(이하, 제1 블루 화소들(B-))과 상기 제1 화소행(PR1)의 상기 블루 화소들(이하, 제2 블루 화소들(B+))은 동일 게이트 신호에 의해서 동시에 동작할 수 있다. 상기 제1 블루 화소들(B-)은 상기 제2 블루 화소들(B+)과 서로 다른 극성의 데이터 전압을 수신한다. 예를 들어, 상기 제1 블루 화소들(B-)이 부극성의 데이터 전압을 수신한다면, 상기 제2 블루 화소들(B+)은 정극성을 데이터 전압을 수신한다. 상기 제1 블루 화소들(B-)은 짝수번째 화소열에 위치하고, 상기 제2 블루 화소들(B+)은 홀수번째 화소열에 위치한다.

상기 제3 및 제7 게이트 라인(GL2_1, GL2_2)이 서로 전기적으로 연결되는 것에 의해서, 상기 제2 화소행(PR2)의 상기 그린 화소들(이하, 제1 그린 화소들(G-))과 상기 제4 화소행(PR4)의 상기 그린 화소들(이하, 제2 그린 화소들(G+))은 동일 게이트 신호에 의해서 동시에 동작할 수 있다. 상기 제1 그린 화소들(G-)은 상기 제2 그린 화소들(G+)과 서로 다른 극성의 데이터 전압을 수신한다. 예를 들어, 상기 제1 그린 화소들(G-)이 부극성의 데이터 전압을 수신한다면, 상기 제2 그린 화소들(G+)은 정극성을 데이터 전압을 수신한다. 상기 제1 그린 화소들(G-)은 홀수번째 화소열에 위치하고, 상기 제2 그린 화소들(G+)은 짝수번째 화소열에 위치한다.

상기 제4 및 제8 게이트 라인(GL4_1, GL4_2)이 서로 전기적으로 연결되는 것에 의해서, 상기 제2 화소행(PR2)의 상기 화이트 화소들(이하, 제1 화이트 화소들(W+))과 상기 제4 화소행(PR4)의 상기 화이트 화소들(이하, 제2 화이트 화소들(W-))은 동일 게이트 신호에 의해서 동시에 동작할 수 있다. 상기 제1 화이트 화소들(W+)은 상기 제2 화이트 화소들(W-)과 서로 다른 극성의 데이터 전압을 수신한다. 예를 들어, 상기 제1 화이트 화소들(W+)이 정극성의 데이터 전압을 수신한다면, 상기 제2 화이트 화소들(W-)은 부극성을 데이터 전압을 수신한다. 상기 제1 화이트 화소들(W+)은 짝수번째 화소열에 위치하고, 상기 제2 화이트 화소들(W-)은 홀수번째 화소열에 위치한다.

따라서, 상기 1H 구간 동안 상기 레드, 그린, 블루 및 화이트 컬러 중 어느 하나의 컬러를 표시하는 화소들의 극성 합이 0가 되어, 상기 극성 합이 정극성 또는 부극성 측으로 치우치는 현상을 방지할 수 있다. 그 결과, 상기 데이터 라인들과 기준 전극의 커플링에 의해, 기준 전압이 음의 방향 또는 양의 방향으로 리플되지 않으므로, 수평 크로스토크 현상을 방지할 수 있다.

도 4는 복수의 게이트 라인들과 도 1에 도시된 제1 및 제2 게이트 구동부의 동작 관계를 나타낸 블럭도이고, 도 5는 도 4에 도시된 신호들을 나타낸 파형도이다.

도 4를 참조하면, 상기 제1 게이트 구동부(130)는 서로 종속적으로 연결된 복수의 홀수 스테이지들(SRC1_1, SRC1_2, SRC1_3, SRC1_4...)을 포함한다. 상기 제1 게이트 구동부(130)는 제1 수직 개시신호(STV1), 제1 및 제2 클럭신호(CK1, CKB1)를 상기 제1 게이트 제어신호(GCS1, 도 1에 도시됨)로써 상기 컨트롤러(120, 도 1에 도시됨)로부터 수신한다. 상기 복수의 홀수 스테이지들(SRC1_1, SRC1_2, SRC1_3, SRC1_4...)은 상기 제1 수직 개시신호(STV1)에 의해서 동작을 개시하고, 상기 제1 및 제2 클럭 신호(CK1, CKB1)에 근거한 홀수 게이트 신호를 순차적으로 출력한다.

상기 제2 게이트 구동부(140)는 서로 종속적으로 연결된 복수의 짝수 스테이지들(SRC2_1, SRC2_2, SRC2_3, SRC2_4...)을 포함한다. 상기 제2 게이트 구동부(140)는 제2 수직 개시신호(STV2), 제3 및 제4 클럭신호(CK2, CKB2)를 상기 제2 게이트 제어신호(GCS2, 도 1에 도시됨)로써 상기 컨트롤러(120)로부터 수신한다. 상기 복수의 짝수 스테이지들(SRC2_1, SRC2_2, SRC2_3, SRC2_4...)은 상기 제2 수직 개시신호(STV2)에 의해서 동작을 개시하고, 상기 제3 및 제4 클럭 신호(CK2, CKB2)에 근거한 짝수 게이트 신호를 순차적으로 출력한다.

상기 홀수 스테이지들(SRC1_1, SRC1_2, SRC1_3, SRC1_4...) 중 제1 홀수 스테이지(SRC1_1)는 상기 제1 및 제5 게이트 라인(GL1_1, GL1_2)에 전기적으로 연결되어 상기 제1 및 제5 게이트 라인(GL1_1, GL1_2)에 제1 홀수 게이트 신호(GS_Odd1)를 출력한다. 상기 홀수 스테이지들(SRC1_1, SRC1_2, SRC1_3, SRC1_4...) 중 제2 홀수 스테이지(SRC1_2)는 상기 제2 및 제6 게이트 라인(GL3_1, GL3_2)에 전기적으로 연결되어 상기 제2 및 제6 게이트 라인(GL3_1, GL3_2)에 제2 홀수 게이트 신호(GS_Odd2)를 출력한다. 상기 제1 및 제2 클럭 신호(CK1, CKB1)는 서로 반전된 위상을 가질 수 있고, 이 경우, 상기 제1 홀수 게이트 신호(GS_Odd1)와 상기 제2 홀수 게이트 신호(GS_Odd2)는 1H 구간 만큼의 시간차를 갖는다.

상기 제1 게이트 라인(GL1_1)과 상기 제5 게이트 라인(GL1_2)은 상기 제1 홀수 스테이지(SRC1_1)로부터 상기 제1 홀수 게이트 신호(GS_Odd1)를 동시에 수신하여, 상기 제1 및 제5 게이트 라인(GL1_1, GL1_2)에 연결된 화소들은 동일한 1H 구간동안 동시에 동작할 수 있다. 이와 마찬가지로, 상기 제2 게이트 라인(GL2_1)과 제6 게이트 라인(GL2_2)은 상기 제2 홀수 스테이지(SRC1_2)로부터 상기 제2 홀수 게이트 신호(GS_Odd2)를 동시에 수신하여, 상기 제2 및 제6 게이트 라인(GL3_1, GL3_2)에 연결된 화소들은 동일한 1H 구간동안 동시에 동작할 수 있다.

한편, 상기 짝수 스테이지들(SRC2_1, SRC2_2, SRC2_3, SRC2_4...) 중 제1 짝수 스테이지(SRC2_1)는 상기 제3 및 제7 게이트 라인(GL2_1, GL2_2))에 전기적으로 연결되어 상기 제3 및 제7 게이트 라인(GL2_1, GL2_2)에 제1 짝수 게이트 신호(GS_Even1)를 출력한다. 상기 짝수 스테이지들(SRC2_1, SRC2_2, SRC2_3, SRC2_4...) 중 제2 짝수 스테이지(SRC2_2)는 상기 제4 및 제8 게이트 라인(GL4_1, GL4_2)에 전기적으로 연결되어 상기 제4 및 제8 게이트 라인(GL4_1, GL4_2)에 제2 짝수 게이트 신호(GS_Even2)를 출력한다. 상기 제3 및 제4 클럭 신호(CK2, CKB2)는 서로 반전된 위상을 가질 수 있고, 상기 제1 및 제2 클럭 신호(CK1, CKB1)에 대해서 각각 H/2의 위상차를 갖는다. 따라서, 상기 제1 짝수 게이트 신호(GS_Even1)와 상기 제2 짝수 게이트 신호(GS_Even2)는 1H 구간 만큼의 시간차를 갖고, 상기 제1 짝수 게이트 신호(GS_Even1)와 상기 제1 홀수 게이트 신호(GS_Odd1)는 H/2 구간 만큼의 시간차를 가질 수 있다.

상기 제3 게이트 라인(GL2_1)과 상기 제7 게이트 라인(GL2_2)은 상기 제1 짝수 스테이지(SRC2_1)로부터 상기 제1 짝수 게이트 신호(GS_Even1)를 동시에 수신하여, 상기 제3 및 제7 게이트 라인(GL2_1, GL2_2)에 연결된 화소들은 동일한 1H 구간동안 동시에 동작할 수 있다. 이와 마찬가지로, 상기 제4 게이트 라인(GL4_1)과 제8 게이트 라인(GL4_2)은 상기 제2 짝수 스테이지(SRC2_2)로부터 상기 제2 짝수 게이트 신호(GS_Even2)를 동시에 수신하여, 상기 제4 및 제8 게이트 라인(GL4_1, GL4_2)에 연결된 화소들은 동일한 1H 구간동안 동시에 동작할 수 있다.

도 6a는 도 3에 도시된 화소들 중 제1 및 제2 레드 화소를 턴-온시킨 상태를 나타낸 평면도이고, 도 6b는 도 3에 도시된 화소들 중 제1 및 제2 그린 화소를 턴-온시킨 상태를 나타낸 평면도이며, 도 6c는 도 3에 도시된 화소들 중 제1 및 제2 블루 화소를 턴-온시킨 상태를 나타낸 평면도이고, 도 6d는 도 3에 도시된 화소들 중 제1 및 제2 화이트 화소를 턴-온시킨 상태를 나타낸 평면도이다.

도 6a를 참조하면, 상기 제1 게이트 라인(GL1_1)과 상기 제5 게이트 라인(GL1_2)은 상기 제1 홀수 스테이지(SRC1_1)로부터 상기 제1 홀수 게이트 신호(GS_Odd1)를 동시에 수신한다. 따라서, 상기 제1 게이트 라인(GL1_1)에 연결된 상기 제1 레드 화소들(R+)과 상기 제5 게이트 라인(GL1_2)에 연결된 상기 제2 레드 화소들(R-)은 동일한 1H 구간동안 동시에 동작할 수 있다.

상기 제1 레드 화소들(R+)은 상기 데이터 라인들 중 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)에 연결되고, 상기 제2 레드 화소들(R-)은 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에 연결된다. 본 발명의 일 예로, 상기 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)에는 정극성의 데이터 전압이 인가되고, 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에는 부극성의 데이터 전압이 인가된다.

따라서, 상기 제1 홀수 게이트 신호(GS_Odd1)의 1H 구간동안 상기 제1 화소행(PR1)의 상기 제1 레드 화소들(R+)에는 정극성의 데이터 전압이 인가되고, 상기 제3 화소행(PR3)의 상기 제2 레드 화소들(R-)에는 부극성의 데이터 전압이 인가된다.

다음 도 5b를 참조하면, 상기 제3 게이트 라인(GL2_1)과 상기 제7 게이트 라인(GL2_2)은 상기 제1 짝수 스테이지(SRC2_1)로부터 상기 제1 짝수 게이트 신호(GS_Even1)를 동시에 수신한다. 따라서, 상기 제3 게이트 라인(GL2_1)에 연결된 제1 그린 화소들(G-)과 상기 제7 게이트 라인(GL2_2)에 연결된 제2 그린 화소들(G+)은 동일한 1H 구간동안 동시에 동작할 수 있다.

상기 제1 그린 화소들(G-)은 상기 데이터 라인들 중 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에 연결되고, 상기 제2 그린 화소들(G+)은 h+2번째 데이터 라인(DL3, DL5, DL7, DL9)에 연결된다. 본 발명의 일 예로, 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에는 부극성의 데이터 전압이 인가되고, 상기 h+2번째 데이터 라인(DL3, DL5, DL7, DL9)에는 정극성의 데이터 전압이 인가된다.

따라서, 상기 제1 짝수 게이트 신호(GS_Even1)의 1H 구간동안 상기 제2 화소행(PR2)의 상기 제1 그린 화소들(G-)에는 부극성의 데이터 전압이 인가되고, 상기 제4 화소행(PR4)의 상기 제2 그린 화소들(G+)에는 정극성의 데이터 전압이 인가된다.

다음 도 5c를 참조하면, 상기 제2 게이트 라인(GL2_1)과 상기 제6 게이트 라인(GL2_2)은 상기 제2 홀수 스테이지(SRC1_2)로부터 상기 제2 홀수 게이트 신호(GS_Odd2)를 동시에 수신한다. 따라서, 상기 제2 게이트 라인(GL2_1)에 연결된 제1 블루 화소들(B-)과 상기 제6 게이트 라인(GL2_2)에 연결된 제2 블루 화소들(B+)은 동일한 1H 구간동안 동시에 동작할 수 있다.

상기 제1 블루 화소들(B-)은 상기 데이터 라인들 중 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에 연결되고, 상기 제2 블루 화소들(B+)은 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)에 연결된다. 본 발명의 일 예로, 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에는 부극성의 데이터 전압이 인가되고, 상기 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)에는 정극성의 데이터 전압이 인가된다.

따라서, 상기 제2 홀수 게이트 신호(GS_Odd1)의 1H 구간동안 상기 제1 화소행(PR1)의 상기 제1 블루 화소들(B-)에는 부극성의 데이터 전압이 인가되고, 상기 제3 화소행(PR3)의 상기 제2 블루 화소들(B+)에는 정극성의 데이터 전압이 인가된다.

이어서 도 5d를 참조하면, 상기 제4 게이트 라인(GL4_1)과 상기 제8 게이트 라인(GL4_2)은 상기 제2 짝수 스테이지(SRC2_2)로부터 상기 제2 짝수 게이트 신호(GS_Even2)를 동시에 수신한다. 따라서, 상기 제4 게이트 라인(GL4-1)에 연결된 제1 화이트 화소들(W+)과 상기 제8 게이트 라인(GL4_2)에 연결된 제2 화이트 화소(W-)들은 동일한 1H 구간동안 동시에 동작할 수 있다.

상기 제1 화이트 화소들(W+)은 상기 데이터 라인들 중 상기 h+2번째 데이터 라인(DL3, DL5, DL7, DL9)에 연결되고, 상기 제2 화이트 화소들(W-)은 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에 연결된다. 본 발명의 일 예로, 상기 h+2번째 데이터 라인(DL3, DL5, DL7, DL9)에는 정극성의 데이터 전압이 인가되고, 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에는 부극성의 데이터 전압이 인가된다.

따라서, 상기 제2 짝수 게이트 신호(GS_Even2)의 1H 구간동안 상기 제2 화소행(PR2)의 상기 제1 화이트 화소들(W+)에는 정극성의 데이터 전압이 인가되고, 상기 제4 화소행(PR4)의 상기 제2 화이트 화소들(W-)에는 부극성의 데이터 전압이 인가된다.

이처럼 각각의 게이트 라인이 동작하는 상기 1H 구간 동안 동일 컬러를 표시하는 화소들 중 정극성의 화소들의 개수와 부극성의 화소들의 개수가 실질적으로 동일하여, 상기 기준 전압이 특정 극성 측으로 리플되는 현상을 방지하여 수평 크로스토크 현상을 개선할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 액정 패널의 일부를 도시한 평면도이다. 단, 도 7에 도시된 구성 요소 중 도 3에 도시된 구성 요소와 동일한 구성요소에 대해서는 동일한 참조 부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 7을 참조하면, 본 발명의 다른 실시예에 따른 액정 패널(160)에는 상기 레드, 그린, 블루 및 화이트 화소(R, G, B, W)가 상기 제2 방향(D2)으로 반복하여 배열된다. 상기 레드, 그린, 블루 및 화이트 화소(R, G, B, W) 각각은 상기 가로폭이 상기 세로폭보다 큰 가로 픽셀 구조를 갖는다.

i번째 화소행과 i+1번째 화소행 사이에는 k번째 및 k+1번째 게이트 라인이 구비되고, 상기 i번째 화소행 중 제1 화소 그룹은 상기 k번째 게이트 라인에 연결되고, 상기 i번째 화소행 중 제2 화소 그룹은 상기 k+1번째 게이트 라인에 연결된다.

상기 i번째 화소행의 화소들 중 제1 색을 표시하는 제1 화소들 중 적어도 하나는 상기 k번째 게이트 라인에 연결되고, i+1, i+2, 및 i+3번째 행 중 어느 하나의 행의 화소들 중 상기 제1 색을 표시하는 제2 화소들 중 적어도 하나는 k+j번째 게이트 라인(j는 1 이상 6 이하의 정수)에 연결된다. 여기서, 상기 k번째 게이트 라인과 상기 k+j번째 게이트 라인은 서로 전기적으로 연결된다.

도 7에서는 8행 8열의 화소들(PX(8×8))을 일 예로 들어 설명하기로 한다. 상기 8행 8열의 화소들(PX(8×8))을 구동하기 위해서 제1 내지 제9 데이터 라인(DL1~DL9), 및 제1 내지 제16 게이트 라인(GL1~GL16)이 요구된다.

제1 화소행(PR1)에는 레드 화소(R) 및 블루 화소들(B)이 상기 제1 방향(D1)으로 교번적으로 배치되고, 제2 화소행(PR2)에는 그린 화소(G) 및 화이트 화소들(W)이 상기 제1 방향(D1)으로 교번적으로 배치된다. 제3 화소행(PR3)에는 블루 화소(B) 및 레드 화소들(R)이 상기 제1 방향(D1)으로 교번적으로 배치되고, 상기 제4 화소행(PR4)에는 화이트 화소(W) 및 그린 화소들(G)이 상기 제1 방향(D1)으로 교번적으로 배치된다.

상기 제1 및 제2 화소행(PR1, PR2) 사이에는 상기 제1 및 제2 게이트 라인(GL1_1, GL3_1)이 배치되고, 상기 제2 및 제3 화소행(PR2, PR3) 사이에는 상기 제3 및 제4 게이트 라인(GL2_1, GL4_1)이 배치되며, 상기 제3 및 제4 화소행(PR3, PR4) 사이에는 제5 및 제6 게이트 라인(GL1_2, GL3_2)이 배치되고, 상기 제4 및 제5 화소행(PR4, PR5) 사이에는 제7 및 제8 게이트 라인(GL2_2, GL4_2)이 배치된다.

상기 제1 화소행(PR1)의 상기 레드 화소들(R) 중 제1 레드 화소(R1+)는 상기 제1 게이트 라인(GL1_1)에 연결되며, 제2 레드 화소(R2+)는 상기 제2 게이트 라인(GL3_1)에 연결된다. 또한, 상기 제1 화소행(PR1)의 상기 블루 화소들(B) 중 제1 블루 화소(B1-)는 상기 제1 게이트 라인(GL1_1)에 연결되고, 제2 블루 화소(B2-)는 상기 제2 게이트 라인(GL3_1)에 연결된다.

상기 제3 화소행(PR3)의 상기 레드 화소들(R) 중 제1 레드 화소(R1-)는 상기 제5 게이트 라인(GL1_2)에 연결되며, 제2 레드 화소(R2-)는 상기 제6 게이트 라인(GL3_2)에 연결된다. 또한, 상기 제3 화소행(PR3)의 상기 블루 화소들(B) 중 제1 블루 화소(B1+)는 상기 제5 게이트 라인(GL1_2)에 연결되고, 제2 블루 화소(B2+)는 상기 제6 게이트 라인(GL3_2)에 연결된다.

상기 제1 및 제5 게이트 라인(GL1_1, GL1_2)은 제1 연결 라인(CL1)을 통해 전기적으로 연결되고, 상기 제2 및 제6 게이트 라인(GL3_1, GL3_2)은 제2 연결 라인(CL2)을 통해 전기적으로 연결된다. 따라서, 상기 제1 게이트 라인(GL1_1)으로 게이트 신호가 인가되어 상기 제1 화소행(PR1)의 상기 제1 레드 화소들(R1+) 및 제1 블루 화소들(B1-)이 턴-온되면, 상기 제3 화소행(PR3)의 상기 제1 레드 화소들(R1-) 및 제1 블루 화소들(B1+)도 상기 제1 화소행(PR1)의 제1 레드 화소들(R1+) 및 상기 제1 블루 화소들(B1-)과 동시에 턴-온된다. 상기 제1 화소행(PR1)의 상기 제1 레드 화소들(R1+)과 상기 제3 화소행(PR3)의 상기 제1 레드 화소들(R1-)은 동일 게이트 신호에 의해서 동일한 1H 구간 동안 동시에 동작할 수 있다.

상기 제2 게이트 라인(GL3_1)은 상기 제1 게이트 라인(GL1_1)과 대략 1H 구간의 시간차를 두고 게이트 신호를 수신한다. 상기 제2 게이트 라인(GL3_1)으로 상기 게이트 신호가 인가되면, 상기 제1 화소행(PR1)의 상기 제2 레드 화소들(R2+) 및 제2 블루 화소들(B2-)이 턴-온되고, 이와 동시에 상기 제3 화소행(PR3)의 상기 제2 레드 화소들(R2-) 및 제2 블루 화소들(B2+)도 턴-온된다. 상기 제1 화소행(PR1)의 상기 제2 레드 화소들(R2+)과 상기 제3 화소행(PR3)의 상기 제2 레드 화소들(R2-)은 동일 게이트 신호에 의해서 동일한 1H 구간 동안 동시에 동작할 수 있다.

상기 제1 및 제3 화소행(PR1, PR3) 내에서 상기 제1 레드 화소들(R1)과 상기 제2 레드 화소들(R2)은 서로 교번적으로 배치되고, 상기 제1 블루 화소들(B1)과 상기 제2 블루 화소들(B2) 역시 교번적으로 배치된다. 상기 제1 화소행(PR1)의 상기 제1 레드 화소들(R1+)과 상기 제3 화소행(PR3)의 상기 제1 레드 화소들(R1-)은 서로 다른 열에 배치되고, 상기 제1 화소행(PR1)의 상기 제1 블루 화소들(B1-)과 상기 제3 화소행(PR3)의 상기 제1 블루 화소들(B1+) 역시 서로 다른 열에 배치될 수 있다. 또한, 상기 제1 화소행(PR1)의 상기 제2 레드 화소들(R2+)과 상기 제3 화소행(PR3)의 상기 제2 레드 화소들(R2-)은 서로 다른 열에 배치되고, 상기 제1 화소행(PR1)의 상기 제2 블루 화소들(B2-)과 상기 제3 화소행(PR3)의 상기 제2 블루 화소들(B2+) 역시 서로 다른 열에 배치될 수 있다.

상기 제2 화소행(PR2)의 상기 그린 화소들(G) 중 제1 그린 화소(G1+)는 상기 제3 게이트 라인(GL2_1)에 연결되며, 제2 그린 화소(G2+)는 상기 제4 게이트 라인(GL4_1)에 연결된다. 또한, 상기 제2 화소행(PR2)의 상기 화이트 화소들(W) 중 제1 화이트 화소(W1-)는 상기 제3 게이트 라인(GL2_1)에 연결되고, 제2 화이트 화소(W2-)는 상기 제4 게이트 라인(GL4_1)에 연결된다.

상기 제4 화소행(PR4)의 상기 그린 화소들(G) 중 제1 그린 화소(G1-)는 상기 제7 게이트 라인(GL2_2)에 연결되며, 제2 그린 화소(G2-)는 상기 제8 게이트 라인(GL4_2)에 연결된다. 또한, 상기 제4 화소행(PR4)의 상기 화이트 화소들(W) 중 제1 화이트 화소(W1+)는 상기 제7 게이트 라인(GL2_2)에 연결되고, 제2 화이트 화소(W2+)는 상기 제8 게이트 라인(GL4_2)에 연결된다.

상기 제3 및 제7 게이트 라인(GL2_1, GL2_2)은 제3 연결 라인(CL3)을 통해 전기적으로 연결되고, 상기 제4 및 제8 게이트 라인(GL4_1, GL4_2)은 제4 연결 라인(CL4)을 통해 전기적으로 연결된다. 따라서, 상기 제3 게이트 라인(GL2_1)으로 게이트 신호가 인가되어 상기 제2 화소행(PR2)의 상기 제1 그린 화소들(G1+) 및 제1 화이트 화소들(W1-)이 턴-온되면, 상기 제4 화소행(PR4)의 상기 제1 그린 화소들(G1-) 및 제1 화이트 화소들(W1+)도 상기 제2 화소행(PR2)의 제1 그린 화소들(G1+) 및 상기 제1 화이트 화소들(W1-)과 동시에 턴-온된다.

상기 제4 게이트 라인(GL4_1)은 상기 제3 게이트 라인(GL2_1)과 대략 1H 구간의 시간차를 두고 게이트 신호를 수신할 수 있다. 상기 제4 게이트 라인(GL4_1)으로 상기 게이트 신호가 인가되면, 상기 제2 화소행(PR2)의 상기 제2 그린 화소들(G2+) 및 제2 화이트 화소들(W2-)이 턴-온되고, 이와 동시에 상기 제4 화소행(PR4)의 상기 제2 그린 화소들(G2-) 및 제2 화이트 화소들(W2+)도 턴-온된다.

상기 제2 및 제4 화소행(PR2, PR4) 내에서 상기 제1 그린 화소들(G1+, G1-)과 상기 제2 그린 화소들(G2+, G2-)은 상기 제1 방향(D1)으로 서로 교번적으로 배치되고, 상기 제1 화이트 화소들(W1-, W1+)과 상기 제2 화이트 화소들(W2+, W2-) 역시 상기 제1 방향(D1)으로 교번적으로 배치된다. 또한, 상기 제2 화소행(PR2)의 상기 제1 그린 화소들(G1+)과 상기 제4 화소행(PR4)의 상기 제1 그린 화소들(G1-)은 서로 다른 화소열에 배치되고, 상기 제2 화소행(PR2)의 상기 제1 화이트 화소들(W1-)과 상기 제4 화소행(PR4)의 상기 제1 화이트 화소들(W1+) 역시 서로 다른 화소열에 배치될 수 있다.

도 7에서, 다수의 화소열 중 h번째 화소열은 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)과 h+1번째 데이터 라인(DL2, DL4, DL6, DL8) 사이에 위치하는 화소들을 포함한다. 상기 h번째 화소열의 화소들은 모두 상기 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)에 연결된다. h+1번째 화소열은 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8) 및 h+2번째 데이터 라인(DL3, DL5, DL7, DL9) 사이에 위치하는 화소들을 포함한다. 상기 h+1번째 화소열의 화소들은 모두 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에 연결된다. 즉, 상기 h번째 화소열의 화소들은 상기 h번째 데이터 라인(DL1, DL3, DL5, DL7, DL9)과 상기 h+1번째 데이터 라인(DL2, DL4, DL6, DL8)에 적어도 하나의 화소 단위로 교대로 연결되지 않는다는 점에서 도 3의 액정 패널(110)과 차이가 있다.

도 7에 도시된 액정 패널(160)의 각 화소들에 제공되는 상기 데이터 전압의 극성은 m번째 프레임의 극성을 나타낸 것으로, m+1번째 프레임에서 각 화소들에 제공되는 상기 데이터 전압의 극성은 반전된다. 또한, 한 프레임 내에서 상기 데이터 전압의 극성은 하나의 데이터 라인 단위로 반전될 수 있다.

도 7을 참조하면, 상기 제1 화소행(PR1)의 상기 제1 및 제2 레드 화소들(R1+, R2+)에는 정극성의 데이터 전압이 인가되고, 상기 제3 화소행(PR3)의 제1 및 제2 레드 화소들(R1-, R2-)에는 부국성의 데이터 전압이 인가된다. 또한, 상기 제1 화소행(PR1)의 상기 제1 및 제2 블루 화소들(B1-, B2-)에는 부극성의 데이터 전압이 인가되고, 상기 제3 화소행(PR3)의 제1 및 제2 블루 화소들(B1+, B2+)에는 정극성의 데이터 전압이 인가된다.

따라서, 상기 제1 및 제5 게이트 라인(GL1_1, GL1_2)이 동작하는 1H 구간 동안 상기 레드 컬러(R)를 표시하는 화소들의 극성 합이 '0'가 되고, 상기 블루 컬러(B)를 표시하는 화소들의 극성 합 역시 '0'가 된다. 이로써, 기준 전압이 정극성 또는 부극성 측으로 치우치는 현상을 방지할 수 있다. 다른 컬러에서도 마찬가지의 결과가 나타난다.

상기 1H 구간 동안 상기 레드, 그린, 블루 및 화이트 컬러 중 어느 하나의 컬러를 표시하는 화소들의 극성 합이 0가 되어 정극성 또는 부극성 측으로 치우치는 현상을 방지할 수 있다. 그 결과, 데이터 라인들과 기준 전극의 커플링에 의해, 기준 전압이 음의 방향 또는 양의 방향으로 리플되지 않으므로, 수평 크로스토크 현상을 방지할 수 있다.

본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

110, 160 : 액정 패널 120 : 컨트롤러
130 : 제1 게이트 구동부 140 : 제2 게이트 구동부
150 : 데이터 구동부 100 : 표시장치
PR1 : 제1 화소행 PR2 : 제2 화소행
PR3 : 제2 화소행 PR4 : 제4 화소행
DOT : 도트

Claims (15)

1. 제1 방향으로 연장하는 복수의 게이트 라인들;
   상기 제1 방향에 교차하는 제2 방향으로 연장하는 복수의 데이터 라인들; 및
   상기 게이트 라인들 및 상기 데이터 라인들에 연결된 복수의 화소들을 포함하고,
   상기 제2 방향으로 제1 내지 제4 색을 표시하는 화소들이 반복되어 배치되고,
   i번째 행의 화소들(i는 1보다 큰 정수) 중 제1 색을 표시하는 제1 화소들 중 적어도 하나가 연결된 k번째 게이트 라인(k는 1보다 큰 정수)은 i+1, i+2, 및 i+3번째 행 중 어느 하나의 행의 서브 화소들 중 상기 제1 색을 표시하는 제2 화소들 중 적어도 하나가 연결된 k+j번째 게이트 라인(j는 1 이상 6 이하의 정수)과 전기적으로 연결되고,
   i번째 행의 화소들은 홀수번째 열들에 배치되고 상기 제1 색을 표시하는 상기 제1 화소들 및 짝수번째 열들에 배치되고 상기 제1 색과 다른 제2 색을 표시하는 제3 화소들을 포함하고,
   상기 i번째 행의 화소들 중 상기 제1 화소들은 k번째 게이트 라인에 연결되고, 상기 제3 화소들은 k+1번째 게이트 라인에 연결되는 것을 특징으로 하는 표시장치.
2. 제1항에 있어서, 상기 제1 화소들은 상기 제2 화소들과 서로 다른 극성의 데이터 전압을 수신하는 것을 특징으로 하는 표시장치.
3. 제1항에 있어서, 상기 제1 화소들은 상기 제2 화소들은 서로 다른 화소열에 배치되는 것을 특징으로 하는 표시장치.
4. 제1항에 있어서, 상기 제1 내지 제4 색 각각은 레드, 그린, 블루 및 화이트 중 어느 하나인 것을 특징으로 하는 표시장치.
5. 제1항에 있어서, h번째 열의 화소들(h는 1 이상의 정수)은 상기 제2 방향으로 순서대로 배치된 제1 로직 화소 및 제2 로직 화소를 포함하고,
   h+1번째 열의 화소들은 상기 제2 방향으로 순서대로 배치된 제3 로직 화소 및 제4 로직 화소를 포함하며,
   상기 제1 내지 제4 로직 화소들 각각은 짝수 개의 서브 화소들을 포함하는 것을 특징으로 하는 표시 장치.
6. 제5항에 있어서, 상기 제1 로직 화소 및 상기 제4 로직 화소 각각은 레드 화소, 그린 화소, 블루 화소, 및 화이트 화소 중 2개를 포함하고,
   상기 제2 로직 화소 및 상기 제3 로직 화소 각각은 상기 레드 화소, 상기 그린 화소, 상기 블루 화소, 및 상기 화이트 화소 중 나머지 2개를 포함하는 것을 특징으로 하는 표시 장치.
7. 제6항에 있어서, 상기 제1 화소는 상기 h번째 열의 화소들에 포함되고, 상기 제2 화소는 상기 h+1번째 열의 화소들에 포함되는 것을 특징으로 하는 표시장치.
8. 제1항에 있어서, 상기 제1 화소는 i번째 행의 화소들에 포함되고, 상기 제2 화소는 i+2번째 행의 화소들에 포함되는 것을 특징으로 하는 표시장치.
9. 제8항에 있어서, 상기 데이터 라인들 중 h번째 데이터 라인과 h+1번째 데이터 라인 사이에 배치된 화소들은 상기 h번째 데이터 라인과 상기 h+1번째 데이터 라인에 적어도 하나의 화소 단위로 교대로 연결된 것을 특징으로 하는 표시 장치.
10. 제9항에 있어서, 상기 데이터 라인들에 인가되는 데이터 전압의 극성의 하나의 데이터 라인 단위로 반전되는 것을 특징으로 하는 표시 장치.
11. 제9항에 있어서, i번째 행의 화소들과 상기 i+1번째 행의 화소들 사이에는 k번째 및 k+1번째 게이트 라인이 구비되고,
    상기 i번째 행의 화소들은 상기 k번째 게이트 라인과 상기 k+1번째 게이트 라인에 하나의 화소 단위로 교대로 연결되는 것을 특징으로 하는 표시장치.
12. 삭제
13. 삭제
14. 삭제
15. 삭제

Images