KR20130003252A - 스테이지 회로 및 이를 이용한 주사 구동부 - Google Patents

스테이지 회로 및 이를 이용한 주사 구동부 Download PDF

Info

Publication number
KR20130003252A
KR20130003252A KR1020110064439A KR20110064439A KR20130003252A KR 20130003252 A KR20130003252 A KR 20130003252A KR 1020110064439 A KR1020110064439 A KR 1020110064439A KR 20110064439 A KR20110064439 A KR 20110064439A KR 20130003252 A KR20130003252 A KR 20130003252A
Authority
KR
South Korea
Prior art keywords
input terminal
node
transistor
gate electrode
supplied
Prior art date
Application number
KR1020110064439A
Other languages
English (en)
Inventor
정보용
최덕영
김용재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110064439A priority Critical patent/KR20130003252A/ko
Priority to US13/270,981 priority patent/US8582715B2/en
Publication of KR20130003252A publication Critical patent/KR20130003252A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Abstract

본 발명은 구동의 신뢰성을 향상시킴과 동시에 주사신호를 동시 또는 순차적으로 공급할 수 있도록 한 스테이지 회로에 관한 것이다
본 발명의 스테이지 회로는 출력단자와 제 5입력단자 사이에 위치되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 1전원 사이에 위치되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터를 구비하는 순차 구동부와; 전원전압과 상기 출력단자 사이에 위치되며 게이트전극이 제 3노드에 접속되는 제 11트랜지스터와, 상기 출력단자와 상기 제 1전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 12트랜지스터를 구비하는 동시 구동부를 구비하며; 상기 제 1트랜지스터, 제 2트랜지스터, 제 11트랜지스터 및 제 12트랜지스터 각각이 턴-오프될 때 소오스전극에 인가된 전압보다 낮은 전압이 게이트전극에 인가된다.

Description

스테이지 회로 및 이를 이용한 주사 구동부{Stage Circuit and Scan Driver Using the same}
본 발명은 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것으로, 특히 구동의 신뢰성을 향상시킴과 동시에 주사신호를 동시 또는 순차적으로 공급할 수 있도록 한 스테이지 회로 및 이를 이용한 주사 구동부에 관한 것이다.
최근 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 유기전계발광 표시장치(Organic Light Emitting Display Device) 등이 있다.
평판표시장치 중 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 유기전계발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응하는 전류를 유기 발광 다이오드로 공급함으로써 유기 발광 다이오드에서 빛이 발생되게 한다.
이와 같은 종래의 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부, 주사선들 및 데이터선들에 접속되는 복수의 화소를 포함하는 화소부를 구비한다.
화소부에 포함된 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하는 소정 휘도의 빛을 생성하면서 영상을 표시한다.
한편, 주사 구동부는 각각의 주사선들과 접속되는 스테이지를 구비한다. 스테이지들 각각은 주사선들로 주사신호를 공급하기 위하여 복수의 트랜지스터들을 구비한다. 스테이지를 구성하는 P형(예를 들면, PMOS) 또는 N형(예를 들면, NMOS)의 트랜지스터는 일반적으로 화소들과 동시에 패널에 형성된다. 이와 같이 화소들과 동시에 스테이지가 패널에 형성되는 경우 제조비용 등이 절감되는 장점이 있다.
하지만, 스테이지가 N형 트랜지스터로 구현되는 경우 트랜지스터의 Vth 쉬프트로 인하여 트랜지스터의 오프의 제어가 되지 않아 오동작을 일으키는 문제점이 있다. 실제로, N형 트랜지스터의 경우 도 1에 도시된 바와 같이 시간에 대응하여 Vth가 네가티비 쉬프트(negative shift)되고, 이에 따라 게이트와 소오스 사이의 전압(Vgs)이 0V(즉, Vgs=0V) 상태에서도 트랜지스터가 오프되지 않는 문제점이 발생한다.
한편, 유기전계발광 표시장치의 구동방법은 순차 발광(Progressive Emission) 및 동시 발광(Simultaneous Emission) 방식으로 구분된다. 순차 발광 방식은 각 주사선별로 데이터가 순차적으로 입력되고, 데이터의 입력 순서와 동일하게 화소들이 수평라인 단위로 순차적으로 발광되는 방식을 의미한다.
동시 발광 방식은 각 주사선별로 데이터가 순차적으로 입력되고, 모든 화소들로 데이터가 입력된 이후에 화소들이 동시에 발광되는 방식을 의미한다. 이와 같은 동시 발광 방식을 구현하기 위해서는 주사선들로 주사신호를 동시 또는 순차적으로 공급하여야 한다.
따라서, 본 발명의 목적은 트랜지스터를 이용하여 스테이지를 구현하는 경우 트랜지스터가 안정적으로 턴-오프되도록 함으로써 신뢰성을 향상시키는데 있다.
본 발명의 또 다른 목적은 주사신호를 동시 또는 순차적으로 공급할 수 있는 스테이지 회로 및 주사 구동부를 제공하는데 있다.
본 발명의 실시예에 의한 스테이지 회로는 출력단자와 제 5입력단자 사이에 위치되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 1전원 사이에 위치되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터를 구비하는 순차 구동부와; 전원전압과 상기 출력단자 사이에 위치되며 게이트전극이 제 3노드에 접속되는 제 11트랜지스터와, 상기 출력단자와 상기 제 1전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 12트랜지스터를 구비하는 동시 구동부를 구비하며; 상기 제 1트랜지스터, 제 2트랜지스터, 제 11트랜지스터 및 제 12트랜지스터 각각이 턴-오프될 때 소오스전극에 인가된 전압보다 낮은 전압이 게이트전극에 인가된다.
바람직하게, 상기 순차 구동부는 제 7입력단자와 상기 제 1노드 사이에 위치되며 게이트전극이 상기 제 7입력단자에 접속되는 제 3트랜지스터와, 상기 제 3트랜지스터와 상기 제 1노드 사이에 위치되며 게이트전극이 제 1입력단자에 접속되는 제 4트랜지스터와, 상기 제 1노드와 제 2전원 사이에 위치되며 게이트전극이 제 6입력단자에 접속되는 제 5트랜지스터와, 상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 1노드에 접속되는 제 6트랜지스터와, 상기 전원전압과 상기 제 2노드 사이에 위치되며 게이트전극이 제 4입력단자에 접속되는 제 7트랜지스터와, 상기 제 1노드와 상기 제 2전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 8트랜지스터와, 상기 제 1노드와 상기 제 2전원 사이에 상기 제 8트랜지스터와 병렬로 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 9트랜지스터와, 상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 10트랜지스터를 구비한다.
상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터와, 상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 3커패시터와, 상기 제 2노드와 상기 제 2전원 사이에 접속되는 제 4커패시터를 더 구비한다. 상기 제 7트랜지스터는 두 개 이상의 트랜지스터가 직렬로 접속되어 형성된다. 상기 전원전압은 상기 제 1전원보다 높은 전압으로 설정되고, 상기 제 1전원은 상기 제 2전원보다 높은 전압으로 설정된다.
상기 제 1입력단자로는 모드 제어신호, 제 2입력단자로는 제 1제어신호, 제 3입력단자로는 제 2제어신호, 제 4입력단자로는 제어 클럭신호, 제 5입력단자로는 클럭신호, 제 6입력단자로는 다음단 스테이지의 출력신호, 제 7입력단자로는 시작신호 또는 이전단 스테이지의 출력신호가 공급된다. 상기 클럭신호는 상기 전원전압에서 상기 제 1전원의 전압으로 스윙된다. 상기 모드 제어신호, 제어 클럭신호, 제 1제어신호 및 제 2제어신호는 상기 전원전압에서 상기 제 2전원보다 낮은 제 3전원의 전압으로 스윙된다.
상기 제어 클럭신호는 상기 클럭신호와 중첩되지 않는다. 상기 시작신호 또는 이전단 스테이지의 출력신호는 상기 제어 클럭신호와 중첩되게 공급된다.
상기 동시 구동부는 상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 4입력단자에 접속되는 제 13트랜지스터와, 상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 3입력단자에 접속되는 제 14트랜지스터와, 상기 전원전압과 상기 제 3노드 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 15트랜지스터와, 상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비한다.
본 발명의 실시예에 의한 주사 구동부는 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되도록 상기 제 1항 내지 제 16항 중 어느 한 항에 기재된 스테이지 회로를 구비한다.
본 발명의 다른 실시예에 의한 주사 구동부는 주사선들로 주사신호를 공급하기 위하여 주사선들 각각과 접속되는 스테이지 회로를 구비하며; 상기 스테이지 회로들 각각은 출력단자와 제 5입력단자 사이에 위치되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 1전원 사이에 위치되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터를 구비하는 순차 구동부와; 전원전압과 상기 출력단자 사이에 위치되며 게이트전극이 제 3노드에 접속되는 제 11트랜지스터와, 상기 출력단자와 상기 제 1전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 12트랜지스터를 구비하는 동시 구동부를 구비하며; 상기 제 1트랜지스터, 제 2트랜지스터, 제 11트랜지스터 및 제 12트랜지스터 각각이 턴-오프될 때 소오스전극에 인가된 전압보다 낮은 전압이 게이트전극에 인가된다.
바람직하게, 상기 순차 구동부는 제 7입력단자와 상기 제 1노드 사이에 위치되며 게이트전극이 상기 제 7입력단자에 접속되는 제 3트랜지스터와, 상기 제 3트랜지스터와 상기 제 1노드 사이에 위치되며 게이트전극이 제 1입력단자에 접속되는 제 4트랜지스터와, 상기 제 1노드와 제 2전원 사이에 위치되며 게이트전극이 제 6입력단자에 접속되는 제 5트랜지스터와, 상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 1노드에 접속되는 제 6트랜지스터와, 상기 전원전압과 상기 제 2노드 사이에 위치되며 게이트전극이 제 4입력단자에 접속되는 제 7트랜지스터와, 상기 제 1노드와 상기 제 2전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 8트랜지스터와, 상기 제 1노드와 상기 제 2전원 사이에 상기 제 8트랜지스터와 병렬로 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 9트랜지스터와, 상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 10트랜지스터와, 상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터와, 상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 3커패시터와, 상기 제 2노드와 상기 제 2전원 사이에 접속되는 제 4커패시터를 구비한다.
바람직하게, 모든 스테이지 회로의 상기 제 1입력단자로는 모드 제어신호, 제 2입력단자로는 제 1제어신호, 제 3입력단자로는 제 2제어신호, 제 6입력단자로는 다음단 스테이지의 출력신호, 제 7입력단자로는 시작신호 또는 이전단 스테이지의 출력신호가 공급된다. 제 i(i는 1, 5, 9, ...)스테이지 회로의 제 4입력단자로는 제 1제어 클럭신호, 제 5입력단자로는 제 3클럭신호가 공급되고, 제 i+1스테이지 회로의 제 4입력단자로는 제 2제어 클럭신호, 제 5입력단자로는 제 4클럭신호가 공급되고, 제 i+2스테이지 회로의 제 4입력단자로는 제 3제어 클럭신호, 제 5입력단자로는 제 1클럭신호가 공급되고, 제 i+3스테이지 회로의 제 4입력단자로는 제 4제어 클럭신호, 제 5입력단자로는 제 2클럭신호가 공급된다.
본 발명의 스테이지 회로 및 이를 이용한 주사 구동부에 의하면 트랜지스터의 게이트전극으로 소오스전극 보다 낮은 전압을 인가함으로써 트랜지스터를 안정적으로 턴-오프시킬 수 있다. 또한, 본원 발명에서는 주사선들로 주사신호를 동시 또는 순차적으로 공급할 수 있다.
도 1은 N형 트랜지스터의 문턱전압 특성을 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 주사 구동부에 포함된 스테이지의 실시예를 나타내는 도면이다.
도 4는 도 3에 도시된 스테이지 회로의 실시예를 나타내는 도면이다.
도 5는 도 4에 도시된 파형들의 전압크기를 나타내는 도면이다.
도 6은 도 4에 도시된 스테이지 회로에서 주사신호를 동시에 공급하기 위한 파형도를 나타내는 도면이다.
도 7은 도 4에 도시된 스테이지 회로에서 주사신호를 순차적으로 공급하기 위한 파형도를 나타내는 도면이다.
도 8은 도 3에 도시된 스테이지 회로의 다른 실시예를 나타내는 도면이다.
도 9는 N형 트랜지스터들의 문턱전압 변화에 대응한 특성곡선을 나타내는 도면이다.
도 10은 본원 발명의 주사 구동부에서 순차적으로 주사신호를 출력하는 과정을 나타내는 시뮬레이션 파형도이다.
도 11은 본원 발명의 주사 구동부에서 동시에 주사신호를 출력하는 과정을 나타내는 시뮬레이션 파형도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 2 내지 도 11을 참조하여 자세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호 공급한다. 주사선들(S1 내지 Sn)로 주사신호가 공급되면 화소들(30)이 선택된다. 여기서, 주사 구동부(10)는 구동방법에 대응하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하거나 순차적으로 공급한다. 이를 위하여, 주사 구동부(10)는 주사선들(S1 내지 Sn) 각각과 접속되는 스테이지 회로(미도시)를 구비한다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다. 여기서, 데이터신호는 순차적으로 공급되는 주사신호에 동기되도록 공급된다.
타이밍 제어부(50)는 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 제어신호(미도시)를 공급한다. 또한, 타이밍 제어부(50)는 외부로부터의 데이터(미도시)를 데이터 구동부(20)로 공급한다.
화소들(30)은 데이터신호에 대응하는 전압을 저장하고, 저장된 전압에 대응하는 전류를 유기 발광 다이오드(미도시)로 공급하면서 소정 휘도의 빛을 생성한다.
도 3은 도 2에 도시된 주사 구동부의 스테이지를 개략적으로 나타내는 도면이다. 도 3에서는 설명의 편의성을 위하여 4개의 스테이지를 도시하기로 한다.
도 3을 참조하면, 본 발명의 주사 구동부(10)는 주사선들(S1 내지 S4)과 각각 접속되도록 스테이지(200 내지 203)를 구비한다. 스테이지(200 내지 203)는 동일한 회로로 구성되며, 주사신호를 동시 또는 순차적으로 출력한다.
스테이지(200 내지 203) 각각은 주사선들(S1 내지 S4) 중 어느 하나와 접속되며 2개의 클럭신호(CCLK1 내지 CCLK4 중 어느 하나, CLK1 내지 CLK4 중 어느 하나), 3개의 제어신호(MCS, CS1, CS2)에 의하여 구동된다.
스테이지(200 내지 203) 각각은 제 1입력단자(101), 제 2입력단자(102), 제 3입력단자(103), 제 4입력단자(104), 제 5입력단자(105), 제 6입력단자(106), 제 7입력단자(107) 및 출력단자(108)를 구비한다.
i(i는 1, 5, 9, ...)번째 스테이지에 포함된 제 4입력단자(104)는 제 1제어 클럭신호(CCLK1)를 공급받고, 제 5입력단자(105)는 제 3클럭신호(CLK3)를 공급받는다. i+1번째 스테이지에 포함된 제 4입력단자(104)는 제 2제어 클럭신호(CCLK2)를 공급받고, 제 5입력단자(105)는 제 4클럭신호(CLK4)를 공급받는다. i+2번째 스테이지에 포함된 제 4입력단자(104)는 제 3제어 클럭신호(CCLK2)를 공급받고, 제 5입력단자(105)는 제 1클럭신호(CLK1)를 공급받는다. i+3번째 스테이지에 포함된 제 4입력단자(104)는 제 4제어 클럭신호(CCLK4)를 공급받고, 제 5입력단자(105)는 제 2클럭신호(CLK2)를 공급받는다.
여기서, 스테이지 각각의 제 4입력단자(104)로 공급되는 제어 클럭신호(CCLK)와 제 5입력단자(105)로 공급되는 클럭신호(CLK)는 위상이 중첩되지 않는다. 실제로, 도 7에 도시된 바와 같이 제어 클럭신호들(CCLK)은 동일한 주기를 가지며, 이전 제어 클럭신호(CCLK)와 위상이 90도 중첩되도록 공급된다. 다시 말하여, 제 2제어 클럭신호(CCLK2)는 제 1제어 클럭신호(CCLK1)와 위상이 90도 중첩되며, 제 3제어 클럭신호(CCLK3)는 제 2제어 클럭신호(CCLK2)와 위상이 90도 중첩된다. 그리고, 제 4제어 클럭신호(CCLK4)는 제 3제어 클럭신호(CCLK3)와 위상이 90도 중첩된다.
마찬가지로, 클럭신호들(CLK)들은 동일한 주기를 가지며, 이전 클럭신호(CLK)와 위상이 90도 중첩되도록 공급된다. 다시 말하여, 제 2클럭신호(CLK2)는 제 1클럭신호(CLK1)와 위상이 90도 중첩되며, 제 3클럭신호(CLK3)는 제 2클럭신호(CLK2)와 위상이 90도 중첩된다. 그리고, 제 4클럭신호(CLK4)는 제 3클럭신호(CLK3)와 위상이 90도 중첩된다. 한편, 제어 클럭신호들(CCLK)과 클럭신호들(CLK)들은 동일한 주기로 설정된다.
스테이지(200 내지 203) 각각에 포함된 제 1입력단자(101)는 모드 제어신호(MCS)를 공급받고, 제 2입력단자(102)는 제 1제어신호(CS1)를 공급받는다. 그리고, 제 3입력단자(103)는 제 2제어신호(CS2)를 공급받는다.
또한, 스테이지(200 내지 203) 각각에 포함된 제 6입력단자(106)는 다음단 스테이지의 출력신호를 공급받고, 제 7입력단자(107)는 이전단 스테이지의 출력신호(또는 시작신호(FLM))를 공급받는다.
상세히 설명하면, 홀수 스테이지에 포함된 제 6입력단자(106)는 다음단 홀수 스테이지의 출력신호를 공급받고, 제 7입력단자(107)는 이전단 짝수 스테이지의 출력신호를 공급받는다. 그리고, 짝수 스테이지에 포함된 제 6입력단자(106)는 다음단 짝수 스테이지의 출력신호를 공급받고, 제 7입력단자(107)는 이전단 홀수 스테이지의 출력신호를 공급받는다.
여기서, 제 1스테이지(200) 제 7입력단자(107)는 제 4입력단자(104)로 공급되는 제 1제어 클럭신호(CCLK1)와 동기되도록 시작신호(FLM)를 공급받는다.
도 4는 도 3에 도시된 스테이지의 실시예를 나타내는 회로도이다. 도 4에서는 설명의 편의성을 위하여 제 1스테이지(200)를 도시하기로 한다.
도 4를 참조하면, 본 발명의 실시예에 의한 스테이지(200)는 순차 구동부(230) 및 동시 구동부(232)를 구비한다.
순차 구동부(230)는 모드 제어신호(MCS), 제 1제어신호(CS1), 제 2제어신호(CS2), 제 3클럭신호(CLK3), 제 1제어 클럭신호(CCLK1), 다음단 스테이지의 출력신호(S3) 및 시작신호(FLM)(또는 이전단 출력신호)에 대응하여 주사신호를 출력한다. 이와 같은 순차 구동부(230)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급하기 위하여 사용된다.
한편, 모드 제어신호(MCS)는 순차 구동부(230) 또는 동시 구동부(232)를 선택하기 위하여 사용된다. 일례로, 모드 제어신호(MCS)가 공급(하이전압)되는 경우 순차 구동부(230)에서 주사신호가 생성되고, 모드 제어신호(MCS)가 공급되지 않는 경우(로우전압) 동시 구동부(232)에서 주사신호가 생성된다.
제 1제어신호(CS1) 및 제 2제어신호(CS2)는 동시 구동부(232)에서 주사신호의 공급유무를 제어하기 위하여 사용된다. 순차 구동부(230)에서 주사신호가 생성되는 기간 동안 제 1제어신호(CS1) 및 제 2제어신호(CS2)는 공급되지 않는다. 제 1제어 클럭신호(CCLK1) 및 제 3클럭신호(CLK3)는 순차 구동부(230)에서 주사신호가 공급되도록 순차 구동부(230)를 제어한다.
한편, 클럭신호들(CLK1 내지 CLK4)은 트랜지스터들의 소오스 또는 드레인전극으로 공급되고, 나머지 신호들(CCLK1 내지 CCLK4, MCS, CS1, CS2)은 트랜지스터들의 게이트전극으로 공급된다. 본원 발명에서는 트랜지스터들이 안정적으로 턴-오프될 수 있도록 도 5에 도시된 바와 같이 클럭신호들(CLK1 내지 CLK4)이 공급될 때 전원전압(VDD)의 전압으로 설정되고, 클럭신호들(CLK1 내지 CLK4)이 공급되지 않을 때 제 1전원(VSS1)의 전압으로 설정된다. 그리고, 나머지 신호들(CCLK1 내지 CCLK4, MCS, CS1, CS2)은 공급될 때 전원전압(VDD)으로 설정되고, 공급되지 않을 때 제 3전원(VSS3)의 전압으로 설정된다.
여기서, 제 3전원(VSS3)의 전압은 제 1전원(VSS1)의 전압보다 낮은 전압으로 설정된다. 이와 같은 트랜지스터의 게이트전극으로 공급되는 전압이 소오스전극(또는 드레인전극)으로 공급되는 전압보다 낮은 전압으로 설정되면 트랜지스터의 문턱전압 이동과 무관하게 안정적으로 턴-오프될 수 있다.
한편, 제 2전원(VSS2)은 트랜지스터들의 소오스전극(또는 드레인전극) 및 게이트전극으로 공급되며, 제 1전원(VSS1)은 트랜지스터의 소오스전극(또는 드레인전극)으로만 공급된다. 따라서, 제 2전원(VSS2)은 제 1전원(VSS1)보다 낮은 전압으로 설정된다. 그리고, 제 3전원(VSS3)은 제 2전원(VSS2) 보다 낮은 전압으로 설정된다. 실제로, 본원 발명에서 전압은 VDD > VSS1 > VSS2 > VSS3의 순으로 설정되며, 각각 트랜지스터의 문턱전압 이상의 차이를 갖도록 설정된다. 추가적으로, 전원전압(VDD)은 N형 트랜지스터들이 턴-온될 수 있는 전압으로 설정된다.
주사신호를 순차적으로 공급하기 위하여 순차 구동부(230)는 제 1 내지 제 10트랜지스터(M1 내지 M10), 제 1커패시터(C1), 제 3커패시터(C3) 및 제 4커패시터(C4)를 구비한다.
제 1트랜지스터(M1)는 제 5입력단자(105)와 출력단자(108) 사이에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 1트랜지스터(M1)가 턴-온되면 제 5입력단자(105)와 출력단자(108)가 전기적으로 접속된다.
제 2트랜지스터(M2)는 출력단자(108)와 제 1전원(VSS1) 사이에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 2노드(N2)에 인가된 전압에 대응하여 턴-온 또는 턴-오프된다. 제 2트랜지스터(M2)가 턴-온되면 제 1전원(VSS1)의 전압이 출력단자(108)로 공급된다.
제 3트랜지스터(M3)는 제 4트랜지스터(M4)와 제 7입력단자(107) 사이에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 7입력단자(107)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 다이오드 형태로 접속되어 제 7입력단자(107)로 시작신호(FLM)가 공급될 때 턴-온된다.
제 4트랜지스터(M4)는 제 3트랜지스터(M3)와 제 1노드(N1) 사이에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 1입력단자(101)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 1입력단자(101)로 모드 제어신호(MCS)가 공급될 때 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 3트랜지스터(M3)와 제 1노드(N1)가 전기적으로 접속된다.
제 5트랜지스터(M5)는 제 1노드(N1)와 제 2전원(VSS2) 사이에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 6입력단자(106)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 6입력단자(106)로 다음단 스테이지의 출력신호가 공급될 때 턴-온되어 제 1노드(N1)로 제 2전원(VSS2)의 전압을 공급한다.
제 6트랜지스터(M6)는 제 2노드(N2)와 제 2전원(VSS2) 사이에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 1노드(N1)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제 6트랜지스터(M6)가 턴-온되면 제 2노드(N2)로 제 2전원(VSS2)의 전압이 공급된다.
제 7트랜지스터(M7)는 전원전압(VDD)과 제 2노드(N2) 사이에 접속된다. 그리고, 제 7트랜지스터(M7)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 4입력단자(104)로 제 1제어 클럭신호(CCLK1)가 공급될 때 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 2노드(N2)와 전원전압(VDD)이 전기적으로 접속된다. 한편, 제 7트랜지스터(M7)는 적어도 2개 이상의 트랜지스터(M7_1, M7_2)가 직렬로 접속되어 구성된다. 이와 같은 제 7트랜지스터(M7)는 제 6트랜지스터(M6)보다 높은 저항을 갖도록 형성된다.
제 8트랜지스터(M8)는 제 1노드(N1)와 제 2전원(VSS2) 사이에 접속된다. 그리고, 제 8트랜지스터(M8)의 게이트전극은 제 3입력단자(103)에 접속된다. 이와 같은 제 8트랜지스터(M8)는 제 3입력단자(103)로 제 2제어신호(CS2)가 공급될 때 턴-온된다. 제 8트랜지스터(M8)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급된다
제 9트랜지스터(M9)는 제 1노드(N1)와 제 2전원(VSS2) 사이에 제 8트랜지스터(M8)와 병렬로 접속된다. 그리고, 제 9트랜지스터(M9)의 게이트전극은 제 2입력단자(102)에 접속된다. 이와 같은 제 9트랜지스터(M9)는 제 2입력단자(102)로 제 1제어신호(CS1)가 공급될 때 턴-온된다. 제 9트랜지스터(M9)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급된다.
제 10트랜지스터(M10)는 제 2노드(N2)와 제 2전원(VSS2) 사이에 접속된다. 그리고, 제 10트랜지스터(M10)의 게이트전극은 제 2입력단자(102)에 접속된다. 이와 같은 제 10트랜지스터(M10)는 제 2입력단자(102)로 제 1제어신호(CS1)가 공급될 때 턴-온된다. 제 10트랜지스터(M10)가 턴-온되면 제 2노드(N2)로 제 2전원(VSS2)의 전압이 공급된다.
제 1커패시터(C1)는 제 1노드(N1)와 출력단자(108) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 1트랜지스터(M1)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다. 또한, 제 1커패시터(C1)는 제 1트랜지스터(M1)가 턴-온될 때 출력단자(108)에 인가되는 전압에 대응하여 제 1노드(N1)의 전압을 제어함으로써 제 1트랜지스터(M1)가 안정적으로 턴-온되도록 제어한다.
제 3커패시터(C2)는 제 1노드(N1)와 제 2전원(VSS2) 사이에 접속된다. 이와 같은 제 3커패시터(C2)는 제 1노드(N1)에 인가된 전압을 저장함과 동시에 제 1노드(N1)의 전압을 안정화한다.
제 4커패시터(C4)는 제 2노드(N2)와 제 2전원(VSS2) 사이에 접속된다. 이와 같은 제 4커패시터(C4)는 제 2노드에 인가된 전압을 저장함과 동시에 제 2노드(N2)의 전압을 안정화한다.
동시 구동부(232)는 제 1제어신호(CS1) 및 제 2제어신호(CS2)에 대응하여 주사신호를 출력한다. 이와 같은 동시 구동부(232)는 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하기 위하여 사용된다. 이를 위하여, 동시 구동부(232)는 제 11 내지 제 15트랜지스터(M11 내지 M15) 및 제 2커패시터(C2)를 구비한다.
제 11트랜지스터(M11)는 전원전압(VDD)과 출력단자(108) 사이에 접속된다. 그리고, 제 11트랜지스터(M11)의 게이트전극은 제 3노드(N3)에 접속된다. 이와 같은 제 11트랜지스터(M11)는 제 3노드(N3)의 전압에 대응하여 턴-온 또는 턴-오프된다. 제 11트랜지스터(M11)가 턴-온되면 전원전압(VDD)이 출력단자(108)로 공급된다.
제 12트랜지스터(M12)는 출력단자(108)와 제 1전원(VSS1) 사이에 접속된다. 그리고, 제 12트랜지스터(M12)의 게이트전극은 제 3입력단자(103)에 접속된다. 이와 같은 제 12트랜지스터(M12)는 제 3입력단자(103)로 제 2제어신호(CS2)가 공급될 때 턴-온된다. 제 12트랜지스터(M12)가 턴-온되면 제 1전원(VSS1)의 전압이 출력단자(108)로 공급된다.
제 13트랜지스터(M13)는 제 3노드(N3)와 제 2전원(VSS2) 사이에 접속된다. 그리고, 제 13트랜지스터(M13)의 게이트전극은 제 4입력단자(104)에 접속된다. 이와 같은 제 13트랜지스터(M13)는 제 4입력단자(104)로 제 1제어 클럭신호(CCLK1)가 공급될 때 턴-온된다. 제 13트랜지스터(M13)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS2)의 전압이 공급된다.
제 14트랜지스터(M14)는 제 3노드(N3)와 제 2전원(VSS2) 사이에 접속된다. 그리고, 제 14트랜지스터(M14)의 게이트전극은 제 3입력단자(103)에 접속된다. 이와 같은 제 14트랜지스터(M14)는 제 3입력단자(103)로 제 2제어신호(CS2)가 공급될 때 턴-온된다. 제 14트랜지스터(M14)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS2)의 전압이 공급된다.
제 15트랜지스터(M15)는 전원전압(VDD)과 제 3노드(N3) 사이에 접속된다. 그리고, 제 15트랜지스터(M15)의 게이트전극은 제 2입력단자(102)에 접속된다. 이와 같은 제 15트랜지스터(M15)는 제 2입력단자(102)로 제 1제어신호(CS1)가 공급될 때 턴-온된다. 제 15트랜지스터(M15)가 턴-온되면 전원전압(VDD)이 제 3노드(N3)로 공급된다.
제 2커패시터(C2)는 제 3노드(N3)와 출력단자(108) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 11트랜지스터(M11)의 턴-온 또는 턴-오프에 대응하는 전압을 저장한다. 또한, 제 2커패시터(C2)는 제 11트랜지스터(M11)가 턴-온될 때 출력단자(108)의 전압에 대응하여 제 3노드(N3)의 전압을 제어함으로써 제 11트랜지스터(M11)가 안정적으로 턴-온 상태를 유지하도록 한다.
도 6은 도 4에 도시된 스테이지에서 주사신호를 동시에 출력하기 위한 구동방법을 나타내는 도면이다.
도 6을 참조하면, 먼저 동시 구동부(232)가 구동되는 기간 동안 클럭신호들(CLK1 내지 CLK4) 및 제어 클럭신호들(CCLK1 내지 CCLK4)은 공급되지 않는다. 그리고, 모드 제어신호(MCS)도 공급되지 않는(즉, 로우레벨)다.
모드 제어신호(MCS)가 공급되지 않으면 제 4트랜지스터(M4)는 턴-오프 상태로 설정된다. 이 경우, 제 7입력단자(107)로 공급되는 시작신호 또는 이전단 출력신호는 제 1노드(N1)로 공급되지 못한다.
이후, 제 1제어신호(CS1)가 공급된다. 제 1제어신호(CS1)가 공급되면 제 15트랜지스터(M15), 제 9트랜지스터(M9) 및 제 10트랜지스터(M10)가 턴-온된다.
제 9트랜지스터(M9)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급된다. 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급되면 제 1트랜지스터(M1)가 턴-오프 상태로 설정된다. 여기서, 제 1트랜지스터(M1)의 제 1전극, 즉 제 5입력단자(105)로는 제 1전원(VSS1)의 전압이 공급되고, 게이트전극으로는 제 2전원(VSS2)의 전압이 공급되기 때문에 제 1트랜지스터(M1)는 안정적으로 턴-오프 상태를 유지한다.
제 10트랜지스터(M10)가 턴-온되면 제 2노드(N2)로 제 2전원(VSS2)의 전압이 공급된다. 제 2노드(N2)로 제 2전원(VSS2)의 전압이 공급되면 제 2트랜지스터(M2)가 턴-오프 상태로 설정된다. 여기서, 제 2트랜지스터(M2)의 게이트전극으로 제 2전원(VSS2)의 전압이 공급되고, 제 1전극으로 제 1전원(VSS1)의 전압이 공급되기 때문에 제 2트랜지스터(M2)는 안정적으로 턴-오프 상태를 유지한다.
제 15트랜지스터(M15)가 턴-온되면 제 3노드(N3)로 전원전압(VDD)이 공급된다. 제 3노드(N3)로 전원전압(VDD)이 공급되면 제 11트랜지스터(M11)가 턴-온된다. 제 11트랜지스터(M11)가 턴-온되면 출력단자(108)로 전원전압(VDD)이 공급되고, 이에 따라 주사선들(S1 내지 Sn)로 주사신호가 동시에 공급된다. 이때, 제 2커패시터(C2)에는 제 11트랜지스터(M11)의 턴-온 상태에 대응하는 전압이 충전되고, 이에 따라 제 1제어신호(CS1)의 공급이 중단되더라도 제 11트랜지스터(M11)는 턴-온 상태로 설정된다.
한편, 제 1제어신호(CS1)가 공급되는 기간 동안 제 2제어신호(CS2)는 공급되지 않는다. 제 2제어신호(CS2)가 공급되지 않으면 제 12트랜지스터(M12)는 턴-오프 상태로 설정되고, 이에 따라 출력단자(108)로는 전원전압(VDD)이 안정적으로 공급될 수 있다. 이때, 제 12트랜지스터(M12)의 게이트전극으로는 제 3전원(VSS3)의 전압이 공급되고, 제 1전극으로는 제 1전원(VSS1)의 전압이 공급되기 때문에 안정적으로 턴-오프 상태를 유지한다.
이후, 제 2제어신호(CS2)가 공급되어 제 8트랜지스터(M8), 제 12트랜지스터(M12) 및 제 14트랜지스터(M14)가 턴-온된다.
제 8트랜지스터(M8)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급되고, 이에 따라 제 1트랜지스터(M1)가 턴-오프 상태를 유지한다.
제 14트랜지스터(M14)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS2)의 전압이 공급된다. 제 3노드(N3)의 제 2전원(VSS2)의 전압이 공급되면 제 11트랜지스터(M11)가 턴-오프된다. 이때, 제 11트랜지스터(M11)의 게이트전극으로는 제 2전원(VSS2)의 전압이 공급되고, 제 1전극으로는 제 1전원(VSS1)의 전압이 공급되기 때문에 제 11트랜지스터(M11)는 안정적으로 턴-오프 상태를 유지한다.
제 12트랜지스터(M12)가 턴-온되면 출력단자(108)로 제 1전원(VSS1)의 전압이 공급된다. 즉, 제 12트랜지스터(M12)가 턴-온되면 출력단자(108)로 주사신호의 공급이 중단된다.
상술한 바와 같이 본원 발명에서는 제 1제어신호(CS1) 및 제 2제어신호(CS2)를 이용하여 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하거나 중단할 수 있다.
도 7은 도 4에 도시된 스테이지에서 주사신호를 순차적으로 출력하기 위한 구동방법을 나타내는 도면이다.
도 7을 참조하면, 순차 구동부(230)가 구동되는 기간 동안 모드 제어신호(MCS)가 공급되고, 제 1제어신호(CS1) 및 제 2제어신호(CS2)는 공급되지 않는다.
모드 제어신호(MCS)가 공급되면 제 4트랜지스터(M4)가 턴-온된다. 제 4트랜지스터(M4)가 턴-온되면 제 7입력단자(107)로 공급되는 시작신호(FLM)에 대응하여 제 1노드(N1)의 전압이 제어된다.
제 1제어신호(CS1) 및 제 2제어신호(CS2)가 공급되지 않기 때문에 순차 구동부(230)가 구동되는 기간 제 8트랜지스터(M8), 제 9트랜지스터(M9), 제 10트랜지스터(M10), 제 12트랜지스터(M12), 제 14트랜지스트(M14) 및 제 15트랜지스터(M15)는 턴-오프 상태로 설정된다.
이후, 제 4입력단자(104)로 제 1제어 클럭신호(CCLK1)가 공급되고, 제 7입력단자(107)로 시작신호(FLM)가 공급된다.
시작신호(FLM)가 입력되면 제 3트랜지스터(M3)가 턴-온되고, 이에 따라 제 1노드(N1)로 시작신호(FLM)의 전압(예를 들면, VDD)이 인가된다. 제 1노드(N1)로 시작신호(FLM)의 전압이 인가되면 제 1트랜지스터(M1) 및 제 6트랜지스터(M6)가 턴-온된다.
제 1트랜지스터(M1)가 턴-온되면 제 5입력단자(105)와 출력단자(108)가 전기적으로 접속된다. 이때, 제 3클럭신호(CLK3)가 공급되지 않기 때문에 출력단자(108)로는 주사신호가 공급되지 않는다. 한편, 제 1트랜지스터(M1)가 턴-온되면 제 1커패시터(C1)에는 제 1트랜지스터(M1)의 턴-온에 대응하는 전압이 저장된다.
제 6트랜지스터(M6)가 턴-온되면 제 2노드(N2)로 제 2전원(VSS2)의 전압이 공급된다. 제 2노드(N2)로 제 2전원(VSS2)의 전압이 공급되면 제 2트랜지스터(M2)로 턴-오프된다. 제 2트랜지스터(M2)가 턴-오프되면 출력단자(108)와 제 5입력단자(105)는 안정적으로 전기적 접속을 유지한다.
제 1제어 클럭신호(CCLK1)가 공급되면 제 7트랜지스터(M7) 및 제 13트랜지스터(M13)가 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 2노드(N2)와 전원전압(VDD)이 전기적으로 접속된다. 이때, 제 2노드(N2)는 제 6트랜지스터(M6)를 경유하여 제 2전원(VSS2)에 접속되고, 제 7트랜지스터(M7)를 경유하여 전원전압(VDD)에 접속된다.
여기서, 제 7트랜지스터(M7)는 복수의 트랜지스터들이 직렬로 접속되어 구성되기 때문에 제 2노드(N2)의 전압은 제 2전원(VSS2)과 유사한 전압으로 설정되고, 이에 따라 제 2트랜지스터(M2)는 턴-오프 상태를 유지한다.
제 13트랜지스터(M13)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS2)의 전압이 공급된다. 제 3노드(N3)로 제 2전원(VSS2)의 전압이 공급되면 제 11트랜지스터(M11)는 턴-오프된다. 여기서, 제 11트랜지스터(M11)의 게이트전극으로는 제 2전원(VSS2)이 공급되고, 출력단자(108)로는 제 1전원(VSS1)(즉, 제 5입력단자(105)의 전압)의 전압이 공급되기 때문에 제 11트랜지스터(M11)는 안정적으로 턴-오프 상태를 유지한다.
이후, 제 1제어 클럭신호(CCLK1)의 공급이 중단됨과 아울러 제 5입력단자(105)로 제 3클럭신호(CLK3)가 공급된다.
제 1제어 클럭신호(CCLK1)의 공급이 중단되면 제 7트랜지스터(M7) 및 제 제 13트랜지스터(M13)가 턴-오프된다. 제 7트랜지스터(M7)가 턴-오프되면 제 2노드(N2)와 전원전압(VDD)의 전기적 접속이 차단된다. 이 경우, 제 2노드(N2)는 제 2전원(VSS2)의 전압으로 하강되고, 이에 따라 제 2트랜지스터(M2)는 누설전류 없이 안정적으로 턴-오프된다.
제 13트랜지스터(M13)가 턴-오프되면 제 3노드(N3)와 제 2전원(VSS2)의 전기적 접속이 차단된다. 이때, 제 11트랜지스터(M11)는 제 2커패시터(C2)에 충전된 전압에 대응하여 안정적으로 턴-오프 상태를 유지한다.
제 5입력단자(105)로 공급된 제 3클럭신호(CLK3)는 제 1트랜지스터(M1)를 경유하여 출력단자(108)로 공급된다. 출력단자(108)로 공급된 제 3클럭신호(CLK3)는 주사신호로서 주사선(S1)으로 공급된다. 한편, 출력단자(108)로 제 3클럭신호(CLK3)가 공급될 때 제 1커패시터(C1)의 커플링에 의하여 제 1노드(N1)의 전압이 상승하고, 이에 따라 제 1트랜지스터(M1)는 안정적으로 턴-온 상태를 유지한다.
출력단자(108)로 주사신호가 공급된 이후에 제 6입력단자(106)로 다음단 스테이지(즉, 제 3스테이지)의 출력신호, 제 4입력단자(104)로 제 1제어 클럭신호(CCLK1)가 공급된다.
제 6입력단자(106)로 다음단 스테이지의 출력신호가 공급되면 제 5트랜지스터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급된다. 제 1노드(N1)로 제 2전원(VSS2)의 전압이 공급되면 제 1트랜지스터(M1)가 턴-오프 및 제 6트랜지스터(M6)가 턴-오프된다. 이때, 제 1커패시터(C1)는 제 1트랜지스터(M1)의 턴-오프에 대응하는 전압이 충전된다. 한편, 게이트전극으로 제 2전원(VSS2)이 전압이 공급되기 때문에 제 1트랜지스터(M1)는 안정적으로 턴-오프 상태를 유지한다.
제 1제어 클럭신호(CCLK1)가 공급되면 제 7트랜지스터(M1) 및 제 13트랜지스터(M13)가 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 2노드(N2)로 전원전압(VDD)이 공급된다. 제 2노드(N2)로 전원전압(VDD)이 공급되면 제 2트랜지스터(M2)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 출력단자(108)로 제 1전원(VSS1)의 전압, 즉 주사신호의 공급이 중단된다. 이때, 제 4커패시터(C4)에는 제 2노드(N2)에 인가된 전압이 저장된다.
제 13트랜지스터(M13)가 턴-온되면 제 3노드(N3)로 제 2전원(VSS2)의 전압이 공급되고, 이에 따라 제 11트랜지스터(M11)가 턴-오프 상태를 유지한다. 이후, 스테이지(200)는 다음 시작신호(FLM)가 공급되기 전까지 제 2트랜지스터(M2)의 턴-온 상태를 유지한다.
한편, 제 2스테이지(201)는 제 2제어 클럭신호(CCLK2)와 일부 중첩되도록 공급되는 제 1스테이지(200)의 출력신호를 공급받고, 이에 따라 제 4클럭신호(CLK4)와 동기되도록 제 2주사선(S2)으로 주사시호를 출력한다.
제 3제어 클럭신호(CCLK3)와 일부 중첩되도록 공급되는 제 2스테이지(201)의 출력신호를 공급받고, 이에 따라 제 1클럭신호(CLK1)와 동기되도록 제 3주사선(S3)으로 주사신호를 출력한다.
이경우, 주사선들(S1 내지 Sn)로는 순차적으로 주사신호가 출력되며, 각각의 주사신호를 이전 주사신호와 소정기간 중첩되도록 공급된다. 일례로, 도 7에 도시된 바와 같이 주사신호는 2H의 폭으로 설정되며, 이전 주사신호와 1H의 기간 동안 중첩될 수 있다.
이와 같은 본원 발명은 특정 구동 방식에 적용하기 위하여 이전 주사선과 현재 주사선으로 공급되는 주사신호가 일부기간 중첩되는 것으로, 본원 발명이 이에 한정되지는 않는다. 다시 말하여, 주사선들(S1 내지 Sn)로 공급되는 주사신호는 중첩되지 않고 공급될 수 있다.
실제로, 클럭신호들(CCLK1 내지 CCLK4, CLK1 내지 CLK4)이 중첩되지 않는 경우 주사선들(S1 내지 Sn)로 공급되는 주사신호는 중첩되지 않는다. 이 경우, 2개의 제어 클럭신호들 및 2개의 클럭신호들을 이용하여 주사 구동부(10)를 구동할 수 있다. 상술한 바와 같이 본원 발명은 스테이지들의 연결방식을 제어함으로써 다양한 구동방식에 적용할 수 있다.
도 8은 도 2에 도시된 스테이지의 다른 실시예를 나타내는 회로도이다. 도 8을 설명할 때 도 4와 동일한 구성에 대해서 상세한 설명은 생략하기로 한다.
도 8을 참조하면, 본 발명의 다른 실시예에 의한 스테이지(200)의 제 13트랜지스터(M13)의 게이트전극은 제 1입력단자(101)에 접속된다. 이 경우, 제 13트랜지스터(M13)는 모드 제어신호(MCS)가 공급되는 기간(즉, 주사신호가 순차적으로 공급되는 기간) 동안 턴-온 상태를 유지하면서 제 11트랜지스터(M11)를 턴-오프 상태로 설정한다. 그리고, 제 13트랜지스터(M13)는 모드 제어신호(MCS)가 공급되지 않는 기간(즉, 주사신호가 동시에 공급되는 기간) 턴-오프 상태로 설정된다.
그 외의 구성 및 동작과정은 도 4에 도시된 스테이지 회로와 동일하기 때문에 상세한 설명은 생략하기로 한다.
도 9는 NMOS 트랜지스터들의 문턱전압 이동 특성을 나타내는 도면이다.
도 9를 참조하면, NMOS 트랜지스터의 문턱전압이 이동하는 경우 Vgs = 0V의 전압이 인가되더라도 소정의 전류가 흐름을 알 수 있다.
본원 발명에서는 이와 같은 누설전류를 방지하기 위하여 트랜지스터들의 게이트전극으로 낮은 전압(예를 들면, Vgs = -2V)을 인가하기 때문에 NMOS 트랜지스터의 문턱전압 이동과 무관하게 안정적으로 트랜지스터들을 턴-오프시킬 수 있다.
도 10은 본원 발명의 주사 구동부에서 순차적으로 주사신호를 출력하는 과정을 나타내는 시뮬레이션 파형도이다.
도 10을 참조하면, 본원 발명의 주사 구동부(10)는 시작신호(FLM)에 대응하여 주사선들(S1 내지 S5)로 주사신호를 순차적으로 출력한다. 특히, 본원 발명의 경우 트랜지스터들이 안정적으로 턴-오프되기 때문에 구동의 신뢰성을 확보할 수 있다.
도 11은 본원 발명의 주사 구동부에서 동시에 주사신호를 출력하는 과정을 나타내는 시뮬레이션 파형도이다.
도 11을 참조하면, 본원 발명의 주사 구동부(10)는 제 1제어신호(CS1) 및 제 2제어신호(CS2)에 대응하여 주사선들(S1 내지 S5)로 주사신호를 동시에 출력한다. 특히, 본원 발명의 경우 트랜지스터들이 안정적으로 턴-오프되기 때문에 구동의 신뢰성을 확보할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소 40 : 화소부
50 : 타이밍 제어부
101,102,103,104,105,106,107 : 입력단자
108 : 출력단자 200,201,202,203 : 스테이지
230 : 순차 구동부 232 : 동시 구동부

Claims (27)

  1. 출력단자와 제 5입력단자 사이에 위치되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 1전원 사이에 위치되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터를 구비하는 순차 구동부와;
    전원전압과 상기 출력단자 사이에 위치되며 게이트전극이 제 3노드에 접속되는 제 11트랜지스터와, 상기 출력단자와 상기 제 1전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 12트랜지스터를 구비하는 동시 구동부를 구비하며;
    상기 제 1트랜지스터, 제 2트랜지스터, 제 11트랜지스터 및 제 12트랜지스터 각각이 턴-오프될 때 소오스전극에 인가된 전압보다 낮은 전압이 게이트전극에 인가되는 것을 특징으로 하는 스테이지 회로.
  2. 제 1항에 있어서,
    상기 순차 구동부는
    제 7입력단자와 상기 제 1노드 사이에 위치되며 게이트전극이 상기 제 7입력단자에 접속되는 제 3트랜지스터와,
    상기 제 3트랜지스터와 상기 제 1노드 사이에 위치되며 게이트전극이 제 1입력단자에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 제 2전원 사이에 위치되며 게이트전극이 제 6입력단자에 접속되는 제 5트랜지스터와,
    상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 1노드에 접속되는 제 6트랜지스터와,
    상기 전원전압과 상기 제 2노드 사이에 위치되며 게이트전극이 제 4입력단자에 접속되는 제 7트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 8트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 상기 제 8트랜지스터와 병렬로 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 9트랜지스터와,
    상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 10트랜지스터를 구비하는 것을 특징으로 하는 스테이지 회로.
  3. 제 2항에 있어서,
    상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터와,
    상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 3커패시터와,
    상기 제 2노드와 상기 제 2전원 사이에 접속되는 제 4커패시터를 더 구비하는 것을 특징으로 하는 스테이지 회로.
  4. 제 2항에 있어서,
    상기 제 7트랜지스터는 두 개 이상의 트랜지스터가 직렬로 접속되어 형성되는 것을 특징으로 하는 스테이지 회로.
  5. 제 2항에 있어서,
    상기 전원전압은 상기 제 1전원보다 높은 전압으로 설정되고, 상기 제 1전원은 상기 제 2전원보다 높은 전압으로 설정되는 것을 특징으로 하는 스테이지 회로.
  6. 제 5항에 있어서,
    상기 제 1입력단자로는 모드 제어신호, 제 2입력단자로는 제 1제어신호, 제 3입력단자로는 제 2제어신호, 제 4입력단자로는 제어 클럭신호, 제 5입력단자로는 클럭신호, 제 6입력단자로는 다음단 스테이지의 출력신호, 제 7입력단자로는 시작신호 또는 이전단 스테이지의 출력신호가 공급되는 것을 특징으로 하는 스테이지 회로.
  7. 제 6항에 있어서,
    상기 클럭신호는 상기 전원전압에서 상기 제 1전원의 전압으로 스윙되는 것을 특징으로 하는 스테이지 회로.
  8. 제 6항에 있어서,
    상기 모드 제어신호, 제어 클럭신호, 제 1제어신호 및 제 2제어신호는 상기 전원전압에서 상기 제 2전원보다 낮은 제 3전원의 전압으로 스윙되는 것을 특징으로 하는 스테이지 회로.
  9. 제 8항에 있어서,
    상기 전원전압, 상기 제 1전원, 상기 제 2전원 및 상기 제 3전원 각각은 트랜지스터들의 문턱전압 이상의 전압차를 갖는 것을 특징으로 하는 스테이지 회로.
  10. 제 6항에 있어서,
    상기 제어 클럭신호는 상기 클럭신호와 중첩되지 않는 것을 특징으로 하는 스테이지 회로.
  11. 제 6항에 있어서,
    상기 시작신호 또는 이전단 스테이지의 출력신호는 상기 제어 클럭신호와 중첩되게 공급되는 것을 특징으로 하는 스테이지 회로.
  12. 제 6항에 있어서,
    상기 모드 제어신호는 상기 순차 구동부에서 주사신호가 공급될 때 상기 제 4트랜지스터가 턴-온되도록 하이레벨로 설정되고, 상기 동시 구동부에서 주사신호가 공급될 때 로우레벨로 설정되는 것을 특징으로 하는 스테이지 회로.
  13. 제 6항에 있어서,
    상기 제 1제어신호 및 제 2제어신호는 상기 순차 구동부에서 주사신호가 공급될 때 로우레벨로 설정되고, 상기 동시 구동부에서 주사신호가 공급될 때 서로 중첩되지 않도록 하이레벨로 설정되는 것을 특징으로 하는 스테이지 회로.
  14. 제 13항에 있어서,
    상기 동시 구동부에서 주사신호가 공급될 때 상기 제 1제어신호가 공급된 이후에 상기 제 2제어신호가 공급되는 것을 특징으로 하는 스테이지 회로.
  15. 제 2항에 있어서,
    상기 동시 구동부는
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 4입력단자에 접속되는 제 13트랜지스터와,
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 3입력단자에 접속되는 제 14트랜지스터와,
    상기 전원전압과 상기 제 3노드 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 15트랜지스터와,
    상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  16. 제 2항에 있어서,
    제 2항에 있어서,
    상기 동시 구동부는
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 1입력단자에 접속되는 제 13트랜지스터와,
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 3입력단자에 접속되는 제 14트랜지스터와,
    상기 전원전압과 상기 제 3노드 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 15트랜지스터와,
    상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 스테이지 회로.
  17. 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되도록 상기 제 1항 내지 제 16항 중 어느 한 항에 기재된 스테이지 회로를 구비하는 것을 특징으로 하는 주사 구동부.
  18. 주사선들로 주사신호를 공급하기 위하여 주사선들 각각과 접속되는 스테이지 회로를 구비하며;
    상기 스테이지 회로들 각각은
    출력단자와 제 5입력단자 사이에 위치되며 게이트전극이 제 1노드에 접속되는 제 1트랜지스터와, 상기 출력단자와 제 1전원 사이에 위치되며 게이트전극이 제 2노드에 접속되는 제 2트랜지스터를 구비하는 순차 구동부와;
    전원전압과 상기 출력단자 사이에 위치되며 게이트전극이 제 3노드에 접속되는 제 11트랜지스터와, 상기 출력단자와 상기 제 1전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 12트랜지스터를 구비하는 동시 구동부를 구비하며;
    상기 제 1트랜지스터, 제 2트랜지스터, 제 11트랜지스터 및 제 12트랜지스터 각각이 턴-오프될 때 소오스전극에 인가된 전압보다 낮은 전압이 게이트전극에 인가되는 것을 특징으로 하는 주사 구동부.
  19. 제 18항에 있어서,
    상기 순차 구동부는
    제 7입력단자와 상기 제 1노드 사이에 위치되며 게이트전극이 상기 제 7입력단자에 접속되는 제 3트랜지스터와,
    상기 제 3트랜지스터와 상기 제 1노드 사이에 위치되며 게이트전극이 제 1입력단자에 접속되는 제 4트랜지스터와,
    상기 제 1노드와 제 2전원 사이에 위치되며 게이트전극이 제 6입력단자에 접속되는 제 5트랜지스터와,
    상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 1노드에 접속되는 제 6트랜지스터와,
    상기 전원전압과 상기 제 2노드 사이에 위치되며 게이트전극이 제 4입력단자에 접속되는 제 7트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 위치되며 게이트전극이 제 3입력단자에 접속되는 제 8트랜지스터와,
    상기 제 1노드와 상기 제 2전원 사이에 상기 제 8트랜지스터와 병렬로 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 9트랜지스터와,
    상기 제 2노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 10트랜지스터와,
    상기 제 1노드와 상기 출력단자 사이에 접속되는 제 1커패시터와,
    상기 제 1노드와 상기 제 2전원 사이에 접속되는 제 3커패시터와,
    상기 제 2노드와 상기 제 2전원 사이에 접속되는 제 4커패시터를 구비하는 것을 특징으로 하는 주사 구동부.
  20. 제 19항에 있어서,
    모든 스테이지 회로의 상기 제 1입력단자로는 모드 제어신호, 제 2입력단자로는 제 1제어신호, 제 3입력단자로는 제 2제어신호, 제 6입력단자로는 다음단 스테이지의 출력신호, 제 7입력단자로는 시작신호 또는 이전단 스테이지의 출력신호가 공급되는 것을 특징으로 하는 주사 구동부
  21. 제 20항에 있어서,
    i(i는 자연수) 스테이지 회로에서 이전단 스테이지는 i-1번째 스테이지를 의미하며, 다음단 스테이지는 i+2번째 스테이지를 의미하는 것을 특징으로 하는 주사 구동부.
  22. 제 19항에 있어서,
    제 i(i는 1, 5, 9, ...)스테이지 회로의 제 4입력단자로는 제 1제어 클럭신호, 제 5입력단자로는 제 3클럭신호가 공급되고,
    제 i+1스테이지 회로의 제 4입력단자로는 제 2제어 클럭신호, 제 5입력단자로는 제 4클럭신호가 공급되고,
    제 i+2스테이지 회로의 제 4입력단자로는 제 3제어 클럭신호, 제 5입력단자로는 제 1클럭신호가 공급되고,
    제 i+3스테이지 회로의 제 4입력단자로는 제 4제어 클럭신호, 제 5입력단자로는 제 2클럭신호가 공급되는 것을 특징으로 하는 주사 구동부.
  23. 제 22항에 있어서,
    제 j(j는 1, 2, 3, 4) 제어 클럭신호는 제 j클럭신호와 동일한 주기를 가지며 위상이 중첩되는 것을 특징으로 하는 주사 구동부.
  24. 제 22항에 있어서,
    상기 제어 클럭신호들은 위상이 90도 중첩되도록 순차적으로 공급되는 것을 특징으로 하는 주사 구동부.
  25. 제 22항에 있어서,
    상기 클럭신호들은 위상이 90도 중첩되도록 순차적으로 공급되는 것을 특징으로 하는 주사 구동부.
  26. 제 19항에 있어서,
    상기 동시 구동부는
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 4입력단자에 접속되는 제 13트랜지스터와,
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 3입력단자에 접속되는 제 14트랜지스터와,
    상기 전원전압과 상기 제 3노드 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 15트랜지스터와,
    상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 주사 구동부.
  27. 제 19항에 있어서,
    상기 동시 구동부는
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 1입력단자에 접속되는 제 13트랜지스터와,
    상기 제 3노드와 상기 제 2전원 사이에 위치되며 게이트전극이 상기 제 3입력단자에 접속되는 제 14트랜지스터와,
    상기 전원전압과 상기 제 3노드 사이에 위치되며 게이트전극이 상기 제 2입력단자에 접속되는 제 15트랜지스터와,
    상기 제 3노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 주사 구동부.
KR1020110064439A 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부 KR20130003252A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110064439A KR20130003252A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부
US13/270,981 US8582715B2 (en) 2011-06-30 2011-10-11 Stage circuit and scan driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110064439A KR20130003252A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부

Publications (1)

Publication Number Publication Date
KR20130003252A true KR20130003252A (ko) 2013-01-09

Family

ID=47390024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064439A KR20130003252A (ko) 2011-06-30 2011-06-30 스테이지 회로 및 이를 이용한 주사 구동부

Country Status (2)

Country Link
US (1) US8582715B2 (ko)
KR (1) KR20130003252A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524674B2 (en) 2013-08-12 2016-12-20 Samsung Display Co., Ltd. Scan driver including stage circuit for reducing leakage current
US9583065B2 (en) 2015-01-20 2017-02-28 Samsung Display Co., Ltd. Gate driver and display device having the same
KR20170026760A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 주사 구동부
US10217414B2 (en) 2016-04-19 2019-02-26 Samsung Display Co., Ltd. Emission control driver and display device having the same
KR20190079189A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 스캔 구동부와 이를 포함한 표시장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101804315B1 (ko) * 2010-12-06 2018-01-11 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
TWI621243B (zh) * 2011-08-29 2018-04-11 半導體能源研究所股份有限公司 半導體裝置
US9036766B2 (en) 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103093826B (zh) * 2013-01-16 2015-07-08 昆山龙腾光电有限公司 移位寄存单元、移位寄存器及栅极驱动器
TWI519073B (zh) * 2013-05-28 2016-01-21 友達光電股份有限公司 移位暫存器電路及其操作方法
TWI654614B (zh) 2013-07-10 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102069321B1 (ko) * 2013-08-01 2020-02-12 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
KR20150016706A (ko) * 2013-08-05 2015-02-13 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102061256B1 (ko) * 2013-08-29 2020-01-03 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN112967745B (zh) * 2021-03-22 2022-01-04 长江存储科技有限责任公司 一种非易失性存储器及其验证读取方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
JPH11242204A (ja) * 1998-02-25 1999-09-07 Sony Corp 液晶表示装置およびその駆動回路
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
KR101237199B1 (ko) 2006-11-16 2013-02-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치
KR101579082B1 (ko) 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
TWI421881B (zh) * 2009-08-21 2014-01-01 Au Optronics Corp 移位暫存器
US8068577B2 (en) * 2009-09-23 2011-11-29 Au Optronics Corporation Pull-down control circuit and shift register of using same
KR101756667B1 (ko) * 2011-04-21 2017-07-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 표시장치
TWI621243B (zh) * 2011-08-29 2018-04-11 半導體能源研究所股份有限公司 半導體裝置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524674B2 (en) 2013-08-12 2016-12-20 Samsung Display Co., Ltd. Scan driver including stage circuit for reducing leakage current
US9830856B2 (en) 2013-08-12 2017-11-28 Samsung Display Co., Ltd. Stage circuit including a controller, drivers, and output units and scan driver using the same
US9583065B2 (en) 2015-01-20 2017-02-28 Samsung Display Co., Ltd. Gate driver and display device having the same
KR20170026760A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 주사 구동부
US10217414B2 (en) 2016-04-19 2019-02-26 Samsung Display Co., Ltd. Emission control driver and display device having the same
KR20190079189A (ko) * 2017-12-27 2019-07-05 엘지디스플레이 주식회사 스캔 구동부와 이를 포함한 표시장치

Also Published As

Publication number Publication date
US20130002340A1 (en) 2013-01-03
US8582715B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US8803562B2 (en) Stage circuit and scan driver using the same
KR100646992B1 (ko) 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
US9275580B2 (en) Driver and display device including the same
KR100986862B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR102052065B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR100986887B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
US8542225B2 (en) Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal
KR20130143318A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
US10242626B2 (en) Stage and organic light emitting display device using the same
KR101813215B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US9252747B2 (en) Stage circuits and scan driver using the same
KR20120091880A (ko) 인버터 및 이를 이용한 유기전계발광 표시장치
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
US8952944B2 (en) Stage circuit and scan driver using the same
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right