KR102069321B1 - 스테이지 및 이를 이용한 유기전계발광 표시장치 - Google Patents

스테이지 및 이를 이용한 유기전계발광 표시장치 Download PDF

Info

Publication number
KR102069321B1
KR102069321B1 KR1020130091340A KR20130091340A KR102069321B1 KR 102069321 B1 KR102069321 B1 KR 102069321B1 KR 1020130091340 A KR1020130091340 A KR 1020130091340A KR 20130091340 A KR20130091340 A KR 20130091340A KR 102069321 B1 KR102069321 B1 KR 102069321B1
Authority
KR
South Korea
Prior art keywords
input terminal
node
transistor
signal
clock signal
Prior art date
Application number
KR1020130091340A
Other languages
English (en)
Other versions
KR20150015682A (ko
Inventor
이해연
김용재
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130091340A priority Critical patent/KR102069321B1/ko
Priority to US14/158,709 priority patent/US10242626B2/en
Priority to TW103105628A priority patent/TWI612512B/zh
Priority to CN201410061664.9A priority patent/CN104347028B/zh
Publication of KR20150015682A publication Critical patent/KR20150015682A/ko
Application granted granted Critical
Publication of KR102069321B1 publication Critical patent/KR102069321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

본 발명은 주사신호를 공급할 수 있도록 한 스테이지에 관한 것이다.
본 발명의 실시예에 의한 스테이지는 제 1노드 및 제 2노드의 전압에 대응하여 출력단자로 주사신호를 공급하기 위한 출력부와; 제 1입력단자로 시작신호 또는 이전단 스테이지의 출력신호가 공급될 때 상기 출력부에서 상기 주사신호가 공급될 수 있도록 상기 제 1노드 및 제 2노드의 전압을 제어하는 제 1구동부와; 제 2입력단자, 제 4입력단자 및 제 5입력단자로 공급되는 신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하는 제 2구동부를 구비하며; 상기 제 2구동부는 상기 출력단자와 상기 제 2노드 사이에 직렬로 접속되는 제 8트랜지스터 및 제 9트랜지스터를 구비하며; 상기 제 8트랜지스터의 게이트전극은 상기 제 1노드에 접속되고, 상기 제 9트랜지스터의 게이트전극은 상기 제 4입력단자에 접속된다.

Description

스테이지 및 이를 이용한 유기전계발광 표시장치{STAGE CIRCUIT AND ORGANIC LIGHT EMITTING DISPLAY DEVICE USING THE SAME}
본 발명의 실시예는 스테이지 및 이를 이용한 유기전계발광 표시장치에 관한 것으로, 특히 주사신호를 공급할 수 있도록 한 스테이지 및 이를 이용한 유기전계발광 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시장치(Liquid Crystal Display Device : LCD), 유기전계발광 표시장치(Organic Light Emitting Display Device : OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등과 같은 평판 표시장치(Flat Panel Display : FPD)의 사용이 증가하고 있다.
평판 표시장치 중 유기 전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
이와 같은 종래의 유기전계발광 표시장치는 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부, 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부, 주사선들 및 데이터선들에 접속되는 복수의 화소를 포함하는 화소부를 구비한다
화소부에 포함된 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터선으로부터 데이터신호를 공급받는다. 데이터신호를 공급받은 화소들은 데이터신호에 대응하여 소정 휘도의 빛을 생성하면서 영상을 구현한다.
이와 같은 유기전계발광 표시장치는 3D 구동을 포함한 다양한 구동방법으로 구동된다. 일례로, 유기전계발광 표시장치는 빠른 응답속도를 이용하여 셔터 안경을 착용한 관찰자 각각이 서로 다른 영상을 시청할 수 있는 듀얼 뷰(Dual View) 방식으로 구동될 수 있다. 따라서, 다양한 구동방법에 적용될 수 있도록 주사신호를 공급할 수 있는 주사 구동부가 요구되고 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 다양한 순서로 주사신호를 공급할 수 있는 스테이지 및 이를 이용한 유기전계발광 표시장치를 제공하는 것이다.
본 발명의 실시예에 의한 스테이지는 제 1노드 및 제 2노드의 전압에 대응하여 출력단자로 주사신호를 공급하기 위한 출력부와; 제 1입력단자로 시작신호 또는 이전단 스테이지의 출력신호가 공급될 때 상기 출력부에서 상기 주사신호가 공급될 수 있도록 상기 제 1노드 및 제 2노드의 전압을 제어하는 제 1구동부와; 제 2입력단자, 제 4입력단자 및 제 5입력단자로 공급되는 신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하는 제 2구동부를 구비하며; 상기 제 2구동부는 상기 출력단자와 상기 제 2노드 사이에 직렬로 접속되는 제 8트랜지스터 및 제 9트랜지스터를 구비하며; 상기 제 8트랜지스터의 게이트전극은 상기 제 1노드에 접속되고, 상기 제 9트랜지스터의 게이트전극은 상기 제 4입력단자에 접속된다.
실시 예에 따라, 상기 출력부는 상기 제 5입력단자와 상기 출력단자 사이에 위치되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와; 상기 출력단자와 상기 제 4입력단자 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 상기 제 5입력단자 사이에 접속되는 제 1커패시터와; 상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비한다.
실시 예에 따라, 상기 제 2구동부는 상기 제 1노드와 상기 제 2입력단자 사이에 위치되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와; 상기 제 2노드와 제 1전원 사이에 위치되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터를 구비한다.
실시 예에 따라, 상기 제 1전원은 트랜지스터가 오프될 수 있는 게이트 오프 전압으로 설정된다.
실시 예에 따라, 상기 제 6트랜지스터 및 제 7트랜지스터 각각은 복수의 트랜지스터가 직렬 접속되어 형성된다.
상기 제 1구동부는 상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자와 접속되는 제 3트랜지스터와; 상기 제 4입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 3입력단자와 접속되는 제 4트랜지스터와; 상기 제 4트랜지스터와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 1입력단자와 접속되는 제 5트랜지스터를 구비한다.
실시 예에 따라, 상기 제 3트랜지스터 및 제 4트랜지스터 각각은 복수의 트랜지스터가 직렬로 접속되어 형성된다.
실시 예에 따라, 상기 제 1구동부는 상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자에 접속되는 제 3트랜지스터와; 상기 제 2입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터를 구비한다.
본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들 및 데이터선들에 의하여 구획된 영역에 위치되는 화소들과; 상기 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부와; 상기 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되는 스테이지를 포함하는 주사 구동부를 구비하며; 홀수 번째 스테이지들은 제 1신호들 및 제어신호에 의하여 구동되며, 짝수 번째 스테이지들은 제 2신호들 및 상기 제어신호에 의하여 구동된다.
실시 예에 따라, 상기 스테이지들 각각은 시작신호 또는 이 전단 스테이지의 출력신호를 공급받는 제 1입력단자와, 상기 제 1신호들 또는 제 2신호들을 입력받기 위한 제 2입력단자, 제 3입력단자 및 제 4입력단자와, 상기 제어신호를 입력받기 위한 제 5입력단자와, 상기 주사신호를 출력하기 위한 출력단자를 구비한다.
실시 예에 따라, 첫 번째 스테이지 및 두 번째 스테이지에 포함된 상기 제 1입력단자는 상기 시작신호를 공급받는다.
실시 예에 따라, 홀수 번째 스테이지에 포함된 제 1입력단자는 이 전단 홀수 번째 스테이지의 출력신호를 공급받고, 짝수 번째 스테이지에 포함된 제 1입력단자는 이 전단 짝수 번째 스테이지의 출력신호를 공급받는다.
실시 예에 따라, 제 1신호들 및 제 2신호들 각각은 제 1클럭신호, 제 2클럭신호, 제 3클럭신호 및 제 4클럭신호를 포함하며; 상기 제 1클럭신호 내지 제 4클럭신호들은 로우레벨의 전압이 중첩되지 않도록 순차적으로 공급된다.
실시 예에 따라, 제 2신호에 포함된 제 k(k는 1, 2, 3, 4) 클럭신호는 제 1신호에 포함된 제 k클럭신호와 적어도 일부기간 상기 로우레벨의 전압이 중첩된다.
실시 예에 따라, 제 i(i는 1, 9,...)스테이지 및 제 i+1 스테이지의 제 2입력단자는 제 4클럭신호, 제 3입력단자는 제 1클럭신호, 제 4입력단자는 제 2클럭신호를 공급받고, 제 i+2스테이지 및 제 i+3스테이지의 제 2입력단자는 제 1클럭신호, 제 3입력단자는 제 2클럭시호, 제 4입력단자는 제 3클럭신호를 공급받고, 제 i+4스테이지 및 제 i+5스테이지의 제 2입력단자는 제 2클럭신호, 제 3입력단자는 제 3클럭신호, 제 4입력단자는 제 4클럭신호를 공급받고, 제 i+6스테이지 및 제 i+7스테이지의 제 2입력단자는 제 3클력신호, 제 3입력단자는 제 4클럭신호, 제 4입력단자는 제 1클럭신호를 공급받는다.
실시 예에 따라, 상기 스테이지들 각각은 제 1노드 및 제 2노드의 전압에 대응하여 상기 출력단자로 주사신호를 공급하기 위한 출력부와; 상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부 및 제 2구동부를 구비한다.
실시 예에 따라, 상기 출력부는 상기 제 5입력단자와 상기 출력단자 사이에 위치되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와; 상기 출력단자와 상기 제 4입력단자 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와; 상기 제 1노드와 상기 제 5입력단자 사이에 접속되는 제 1커패시터와; 상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비한다.
실시 예에 따라, 상기 제 1구동부는 상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자와 접속되는 제 3트랜지스터와; 상기 제 4입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 3입력단자와 접속되는 제 4트랜지스터와; 상기 제 4트랜지스터와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 1입력단자와 접속되는 제 5트랜지스터를 구비한다.
실시 예에 따라, 상기 제 1입력단자로 공급되는 상기 시작신호 또는 이 전단 스테이지의 출력신호는 상기 제 3입력단자로 공급되는 클럭신호와 중첩된다.
실시 예에 따라, 상기 제 1구동부는 상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자에 접속되는 제 3트랜지스터와; 상기 제 2입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터를 구비한다.
실시 예에 따라, 상기 제 1입력단자로 공급되는 상기 시작신호 또는 이 전단 스테이지의 출력신호는 상기 제 3입력단자로 공급되는 클럭신호와 중첩된다.
실시 예에 따라, 상기 제 2구동부는 상기 제 1노드와 상기 제 2입력단자 사이에 위치되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와; 상기 제 2노드와 제 1전원 사이에 위치되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터와; 상기 출력단자와 상기 제 2노드 사이에 직렬로 접속되는 제 8트랜지스터 및 제 9트랜지스터를 구비하며; 상기 제 8트랜지스터의 게이트전극은 상기 제 1노드에 접속되고, 상기 제 9트랜지스터의 게이트전극은 상기 제 4입력단자에 접속된다.
실시 예에 따라, 상기 제 1전원은 트랜지스터가 오프될 수 있는 게이트 오프 전압으로 설정된다.
본 발명의 실시예에 의한 스테이지 및 이를 이용한 유기전계발광 표시장치에 의하면 클럭신호들을 제어함으로써 주사신호를 다양한 순서로 공급할 수 있다. 즉, 본원 발명은 주사신호들을 순차적으로 공급하거나 이전 주사신호와 소정기간 중첩되도록 공급할 수 있다. 그리고, 본원 발명에서는 주사신호를 동시에 공급할 수 있다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 2는 주사 구동부에 포함되는 스테이지들의 실시예를 나태는 도면이다.
도 3은 도 2에 도시된 스테이지의 실시예를 나타내는 회로도이다.
도 4는 도 3에 도시된 스테이지의 구동방법 실시예를 나타내는 파형도이다.
도 5는 도 4의 구동방법에 대응하여 주사신호가 출력되는 실시예를 나타내는 파형도이다.
도 6은 도 4의 구동방법에 대응하여 주사신호가 출력되는 다른 실시예를 나타내는 파형도이다.
도 7은 주사선들로 주사신호를 동시에 공급하기 위한 구동파형을 나타내는 도면이다.
도 8은 도 2에 도시된 스테이지의 다른 실시예를 나타내는 회로도이다.
도 9는 도 2에 도시된 스테이지의 또 다른 실시예를 나타내는 회로도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 1 내지 도 9를 참조하여 자세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 유기전계발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 유기전계발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 위치되는 화소들(30)을 포함하는 화소부(40)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 공급한다. 이와 같은 주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 동시에 공급하거나 순차적으로 공급할 수 있다. 또한, 주사 구동부(10)는 홀수번째 주사선들(S1, S3,..) 및 짝수번째 주사선들(S2, S4,...) 각각으로 서로 다른 기간에 주사신호를 공급할 수 있다. 이를 위하여, 주사 구동부(10)는 주사선들(S1 내지 Sn) 각각과 접속되는 스테이지(미도시)를 구비한다.
데이터 구동부(20)는 주사신호에 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호를 공급한다.
타이밍 제어부(50)는 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 제어신호(미도시)를 공급한다. 또한, 타이밍 제어부(50)는 외부로부터의 데이터(미도시)를 데이터 구동부(20)로 공급한다.
화소들(30)은 주사신호가 공급될 때 선택되어 데이터신호에 대응하는 전압을 충전하고, 충전된 전압에 대응하는 전류를 유기 발광 다이오드(미도시)로 공급하면서 소정 휘도의 빛을 생성한다.
도 2는 주사 구동부에 포함되는 스테이지들의 실시예를 나태는 도면이다. 도 2에서는 설명의 편의성을 위하여 8개의 스테이지를 도시하기로 한다.
도 2를 참조하면, 본 발명의 실시예에 의한 주사 구동부(10)는 주사선들(S1 내지 Sn)과 각각 접속되는 스테이지들(ST1 내지 ST8)을 구비한다. 스테이지(ST1 내지 ST8) 각각은 주사선들(S1 내지 S8) 중 어느 하나와 접속된다. 그리고, 스테이지들(ST1 내지 ST8)은 동일한 회로로 구성될 수 있다.
홀수(또는 짝수) 번째 스테이지들(ST1, ST3,..)은 제 1신호들(CLK1 내지 CLK4) 및 제어신호(CS)에 의하여 구동되며, 짝수(또는 홀수) 번째 스테이지들(ST2, ST4,...)은 제 2신호들(CLK1' 내지 CLK4') 및 제어신호(CS)에 의하여 구동된다. 이를 위하여, 스테이지들(ST1 내지 ST8) 각각은 제 1입력단자(101) 내지 제 5입력단자(105) 및 출력단자(106)를 구비한다.
스테이지들(ST1 내지 ST8) 각각에 포함되는 제 1입력단자(101)는 시작신호(SSP) 또는 이전 스테이지의 출력신호(즉, 주사신호)를 공급받는다. 일례로, 제 1스테이지(ST1) 및 제 2스테이지(ST2)의 제 1입력단자(101)는 시작신호(SSP)를 공급받는다. 여기서, 시작신호(SSP)는 제 1스테이지(ST1) 및 제 2스테이지(ST2)의 제 3입력단자(103)로 공급되는 클럭신호와 중첩되도록 공급된다. 그리고, 홀수(또는 짝수)번째 스테이지의 제 1입력단자(101)는 이 전단 홀수(또는 짝수)번째 스테이지의 주사신호를 공급받는다.
제 i(i는 1, 9,...)스테이지의 제 2입력단자(102)는 제 4클럭신호(CLK4), 제 3입력단자(103)는 제 1클럭신호(CLK1), 제 4입력단자(104)는 제 2클럭신호(CLK2)를 공급받는다.
제 i+1스테이지의 제 2입력단자(102)는 제 4클럭신호(CLK4'), 제 3입력단자(103)는 제 1클럭신호(CLK1'), 제 4입력단자(104)는 제 2클럭신호(CLK2')를 공급받는다.
제 i+2스테이지의 제 2입력단자(102)는 제 1클럭신호(CLK1), 제 3입력단자(103)는 제 2클럭신호(CLK2), 제 4입력단자(104)는 제 3클럭신호(CLK3)를 공급받는다.
제 i+3스테이지의 제 2입력단자(102)는 제 1클럭신호(CLK1'), 제 3입력단자(103)는 제 2클럭신호(CLK2'), 제 4입력단자(104)는 제 3클럭신호(CLK3')를 공급받는다.
제 i+4스테이지의 제 2입력단자(102)는 제 2클럭신호(CLK2), 제 3입력단자(103)는 제 3클럭신호(CLK3), 제 4입력단자(104)는 제 4클럭신호(CLK4)를 공급받는다.
제 i+5스테이지의 제 2입력단자(102)는 제 2클럭신호(CLK2'), 제 3입력단자(103)는 제 3클럭신호(CLK3'), 제 4입력단자(104)는 제 4클럭신호(CLK4')를 공급받는다.
제 i+6스테이지의 제 2입력단자(102)는 제 3클럭신호(CLK3), 제 3입력단자(103)는 제 4클럭신호(CLK4), 제 4입력단자(104)는 제 1클럭신호(CLK1)를 공급받는다.
제 i+7스테이지의 제 2입력단자(102)는 제 3클럭신호(CLK3'), 제 3입력단자(103)는 제 4클럭신호(CLK4'), 제 4입력단자(104)는 제 1클럭신호(CLK1')를 공급받는다.
제 1신호에 포함된 제 1클럭신호(CLK1) 내지 제 4클럭신호(CLK4)는 서로 위상이 중첩되지 않도록 순차적으로 공급된다.(즉, 로우레벨이 서로 중첩되지 않는다.) 일례로, 제 1클럭신호(CLK1) 내지 제 4클럭신호(CLK4) 각각은 2H의 기간 동안 로우레벨을 가지며, 로우레벨이 서로 중첩되지 않도록 순차적으로 공급될 수 있다.
마찬가지로, 제 2신호에 포함된 제 1클럭신호(CLK1') 내지 제 4클럭신호(CLK4')는 서로 위상이 중첩되지 않도록 순차적으로 공급된다. 일례로, 제 1클럭신호(CLK1') 내지 제 4클럭신호(CLK4') 각각은 2H의 기간 동안 로우레벨을 가지며, 로우레벨이 서로 중첩되지 않도록 순차적으로 공급될 수 있다. 그리고, 제 2신호에 포함된 제 k(k는 1, 2, 3, 4) 클럭신호(CLKk')는 제 1신호에 포함된 제 k클럭신호(CLKk)와 로우레벨이 적어도 일부기간, 예를 들면 1H의 기간 동안 중첩되도록 공급될 수 있다.
도 3은 도 2에 도시된 스테이지의 실시예를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제 1스테이지(ST1)를 도시하기로 한다.
도 3을 참조하면, 본 발명의 스테이지((ST1)는 제 1구동부(210), 제 2구동부(220) 및 출력부(230)를 구비한다.
출력부(230)는 제 1노드(N1) 및 제 2노드(N2)의 전압에 대응하여 출력단자(106)로 공급되는 전압을 제어한다. 이를 위하여, 출력부(230)는 제 1트랜지스터(M1), 제 2트랜지스터(M2), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다.
제 1트랜지스터(M1)는 제 5입력단자(105)와 출력단자(106) 사이에 위치되며, 게이트전극이 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1노드(N1)의 전압에 대응하여 제 5입력단자(105)와 출력단자(106)의 접속을 제어한다. 여기서, 제 5입력단자(105)는 제어신호(CS)를 공급받는 단자로써 제어신호(CS)가 공급되지 않는 기간 동안 하이전압(게이트 오프 전압)을 유지한다.
제 2트랜지스터(M2)는 출력단자(106)와 제 4입력단자(104) 사이에 위치되며, 게이트전극이 제 2노드(N2)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 2노드(N2)의 전압에 대응하여 출력단자(106)와 제 4입력단자(104)의 접속을 제어한다.
제 1커패시터(C1)는 제 1노드(N1)와 제 5입력단자(105) 사이에 접속된다. 이와 같은 제 1커패시터(C1)는 제 1트랜지스터(M1)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
제 2커패시터(C2)는 제 2노드(N2)와 출력단자(106) 사이에 접속된다. 이와 같은 제 2커패시터(C2)는 제 2트랜지스터(M2)의 턴-온 또는 턴-오프에 대응하는 전압을 충전한다.
제 1구동부(210)는 제 1입력단자(101), 제 3입력단자(103) 및 제 4입력단자(104)로 공급되는 신호들에 대응하여 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어한다. 일례로, 제 1구동부(210)는 제 1입력단자(101)로 시작신호(SSP) 또는 이전단 스테이지의 출력신호(즉, 주사신호)가 입력될 때 출력부(230)에서 주사신호가 공급될 수 있도록 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어한다.
이를 위하여, 제 1구동부(210)는 제 3트랜지스터(M3), 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)를 구비한다.
제 3트랜지스터(M3)는 제 1입력단자(101)와 제 2노드(N2) 사이에 위치되며, 게이트전극이 제 3입력단자(103)와 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 3입력단자(103)로 클럭신호(CLK1)가 공급될 때 턴-온되어 제 1입력단자(101)와 제 2노드(N2)를 전기적으로 접속시킨다.
제 4트랜지스터(M4)는 제 4입력단자(104)와 제 5트랜지스터(M5)(또는 제 1노드(N1))의 사이에 위치되며, 게이트전극이 제 3입력단자(103)와 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 3입력단자(103)로 클럭신호(CLK1)가 공급될 때 턴-온되어 제 4입력단자(104)와, 제 5트랜지스터(M5)를 전기적으로 접속시킨다.
제 5트랜지스터(M5)는 제 4트랜지스터(M4)와 제 1노드(N1) 사이에 위치되며, 게이트전극이 제 1입력단자(101)와 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 1입력단자(101)로 시작신호(SSP) 또는 이전단 스테이지의 출력신호가 입력될 때 제 4트랜지스터(M4)와 제 1노드(N1)를 전기적으로 접속시킨다.
제 2구동부(220)는 제 2입력단자(102), 제 4입력단자(104) 및 제 5입력단자(105)로 공급되는 신호들에 대응하여 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어한다. 이를 위하여, 제 2구동부(220)는 제 6트랜지스터(M6), 제 7트랜지스터(M7), 제 8트랜지스터(M8) 및 제 9트랜지스터(M9)를 구비한다.
제 6트랜지스터(M6)는 제 1노드(N1)와 제 2입력단자(102) 사이에 위치되며, 게이트전극이 제 2입력단자(102)에 접속된다. 즉, 제 6트랜지스터(M6)는 다이오드 형태로 접속되며, 제 2입력단자(102)로 클럭신호(CLK4)가 공급될 때 턴-온된다.
제 7트랜지스터(M7)는 제 2노드(N2)와 제 1전원(VDD) 사이에 위치되며, 게이트전극이 제 5입력단자(105)에 접속된다. 이와 같은 제 7트랜지스터(M7)는 제 5입력단자(105)로 제어신호(CS)가 공급될 때 턴-온되어 제 2노드(N2)로 제 1전원(VDD)의 전압을 공급한다. 여기서, 제 1전원(VDD)은 하이전압, 예를 들어 게이트 오프 전압으로 설정된다.
제 8트랜지스터(M8) 및 제 9트랜지스터(M9)는 출력단자(106)와 제 2노드(N2) 사이에 직렬로 접속된다. 그리고, 제 8트랜지스터(M8)의 게이트전극은 제 1노드(N1)에 접속되고, 제 9트랜지스터(M9)의 게이트전극은 제 4입력단자(104)에 접속된다. 제 8트랜지스터(M8)는 제 1노드(N1)의 전압에 대응하여 출력단자(106)와 제 9트랜지스터(M9)의 전기적 접속을 제어한다. 제 9트랜지스터(M9)는 제 4입력단자(104)로 공급되는 클럭신호(CLK2)에 대응하여 제 8트랜지스터(M8)와 제 2노드(N2)의 전기적 접속을 제어한다.
도 4는 도 3에 도시된 스테이지의 구동방법 실시예를 나타내는 파형도이다.
도 4를 참조하면, 클럭신호들(CLK1 내지 CLK4)은 로우레벨이 중첩되지 않도록 순차적으로 공급된다. 그리고, 시작신호(SSP)는 제 3입력단자(103)로 공급되는 제 1클럭신호(CLK1)와 중첩되도록 제 1입력단자(101)로 공급된다.
제 3입력단자(103)로 제 1클럭신호(CLK1)가 공급되면 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)가 턴-온된다. 제 1입력단자(101)로 시작신호(SSP)가 공급되면 제 5트랜지스터(M5)가 턴-온된다.
제 3트랜지스터(M3)가 턴-온되면 제 1입력단자(101)와 제 2노드(N2)가 전기적으로 접속된다. 이 경우, 제 2노드(N2)는 제 1입력단자(101)로 공급되는 시작신호(SSP)에 의하여 로우전압으로 설정된다. 제 2노드(N2)가 로우전압으로 설정되면 제 2트랜지스터(M2)가 턴-온된다.
제 2트랜지스터(M2)가 턴-온되면 출력단자(106)와 제 4입력단자(104)가 전기적으로 접속된다. 이때, 제 4입력단자(104)는 하이전압으로 설정(즉, 제 2클럭신호(CLK2)가 공급되지 않음)되고, 이에 따라 출력단자(106)로도 하이전압(즉, 주사신호가 공급되지 않음)이 출력된다.
한편, 제 4트랜지스터(M4) 및 제 5트랜지스터(M5)가 턴-온되면 제 4입력단자(104)와 제 1노드(N1)가 전기적으로 접속된다. 이 경우, 제 1노드(N1)는 제 4입력단자(104)로부터 하이전압을 공급받고, 이에 따라 제 1트랜지스터(M1)는 턴-오프 상태로 설정된다.
이후, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급된다. 이때, 제 2커패시터(C2)의 전압에 대응하여 제 2트랜지스터(M2)가 턴-온 상태로 설정되기 때문에 제 4입력단자(104)로 공급된 제 2클럭신호(CLK2)는 출력단자(106)로 공급된다. 또한, 출력단자(106)로 제 2클럭신호(CLK2)가 공급될 때 제 2노드(N2)의 전압은 제 2커패시터(C2)의 커플링에 의하여 제 2클럭신호(CLK2)의 전압보다 낮은 전압으로 하강되고, 이에 따라 제 2트랜지스터(M2)는 안정적으로 턴-온 상태를 유지한다. 출력단자(106)로 공급된 제 2클럭신호(CLK2)는 주사신호로써 주사선(S1)으로 출력된다.
한편, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급되면 제 9트랜지스터(M9)가 턴-온된다. 이때, 제 1노드(N1)에 인가된 하이전압에 대응하여 제 8트랜지스터(M8)가 턴-오프 상태로 설정되기 때문에 제 9트랜지스터(M9)가 턴-온되더라도 제 2노드(N2)는 로우전압을 안정적으로 유지한다. 또한, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급되는 기간 동안 제 4트랜지스터(M4)가 턴-오프 상태로 설정되기 때문에 제 2클럭신호(CLK2)의 전압은 제 1노드(N1)로 공급되지 않는다.
출력단자(106)로 주사신호가 공급된 후 제 2입력단자(102)로 제 4클럭신호(CLK4)가 공급된다. 제 2입력단자(102)로 제 4클럭신호(CLK4)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 1노드(N1)는 제 4클럭신호(CLK4)에 의하여 로우전압으로 하강된다. 제 1노드(N1)가 로우전압으로 설정되면 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 제 5입력단자(105)로부터의 하이전압이 출력단자(106)로 공급된다.
이후, 제 3입력단자(103)로 제 1클럭신호(CLK1)가 공급되어 제 3트랜지스터(M3)가 턴-온된다. 제 3트랜지스터(M3)가 턴-온되면 제 1입력단자(101)와 제 2노드(N2)가 전기적으로 접속된다. 이때, 제 1입력단자(101)로 시작신호(SSP)가 공급되지 않기 때문에 제 2노드(N2)는 하이전압으로 상승된다. 제 2노드(N2)가 하이전압으로 설정되면 제 2트랜지스터(M2)가 턴-오프된다.
이후, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급되어 제 9트랜지스터(M9)가 턴-온된다. 이때, 제 1노드(N1)의 전압에 대응하여 제 8트랜지스터(M8)가 턴-온 상태로 설정되기 때문에 제 9트랜지스터(M9)의 턴-온에 대응하여 출력단자(106)와 제 2노드(N2)가 전기적으로 접속된다. 이 경우, 제 2노드(N2)는 하이전압을 공급받는다.
실제로, 본원 발명에서는 상술한 과정을 반복하면서 출력단자(106)로 주사신호를 출력한다. 또한, 주사신호가 출력되지 않는 기간 동안 제 4클럭신호(CLK4)가 공급될 때마다 제 1노드(N1)를 로우전압으로 설정하고, 제 2클럭신호(CLK2)를 이용하여 제 2노드(N2)를 하이전압으로 설정한다. 그러면, 제 1노드(N1) 및 제 2노드(N2)가 소정 주기마다 원하는 전압으로 설정되고, 이에 따라 신뢰성을 확보할 수 있다.
도 5는 도 4의 구동방법에 대응하여 주사신호가 출력되는 실시예를 나타내는 파형도이다.
도 5를 참조하면, 제 1신호에 포함된 클럭신호들(CLK1 내지 CLK4)은 서로 2 수평기간(2H) 동안 로우레벨의 전압으로 설정되며, 로우레벨의 전압이 서로 중첩되지 않도록 순차적으로 공급된다. 마찬가지로, 제 2신호에 포함된 클럭신호들(CLK1' 내지 CLK4')은 2 수평기간(2H) 동안 로우레벨의 전압으로 설정되며, 로우레벨의 전압이 서로 중첩되지 않도록 순차적으로 공급된다. 그리고, 제 2신호에 포함된 제 k클럭신호(CLKk')는 제 1신호에 포함된 제 k클럭신호(CLKk)와 로우레벨이 1H 기간 중첩되도록 설정된다.
시작신호(SSP)는 제 1스테이지(ST1)의 제 3입력단자(103)로 공급되는 제 1클럭신호(CLK1) 및 제 2스테이지(ST2)의 제 3입력단자(103)로 공급되는 제 1클럭신호(CLK1')와 중첩되도록 공급된다.
이 경우, 제 1스테이지(ST1)는 제 4입력단자(104)로 공급되는 제 2클럭신호(CLK2)를 주사신호로서 제 1주사선(S1)으로 출력한다. 제 2스테이지(ST2)는 제 4입력단자(104)로 공급되는 제 2클럭신호(CLK2')를 주사신호로서 제 2주사선(S2)으로 출력한다. 제 3스테이지(ST3)는 제 4입력단자(104)로 공급되는 제 3클럭신호(CLK3)를 주사신호로서 제 3주사선(S3)으로 출력한다. 제 4스테이지(ST4)는 제 4입력단자(104)로 공급되는 제 3클럭신호(CLK3')를 주사신호로서 제 4주사선(S4)으로 출력한다.
실제로, 본원 발명에서는 상술한 과정을 반복하면서 이전 주사신호와 일부기간 중첩되도록 현재 주사선으로 주사신호를 공급할 수 있다. 또한, 본원 발명의 경우 제 1신호에 포함된 클럭신호들(CLK1 내지 CLK4)과 중첩되지 않도록 제 2신호에 포함된 클럭신호들(CLK1' 내지 CLK4')을 공급할 수 있다. 그러면, 이전 주사신호와 현재 주사신호가 중첩되지 않도록 주사신호가 순차적으로 출력된다.
상술한 바와 같이 본원 발명에서는 클럭신호들(CLK1 내지 CLK4, CLK1' 내지 CLK4')의 중첩여부, 폭 등을 제어하면서 다양한 방법으로 주사신호를 출력할 수 있다.
도 6은 도 4의 구동방법에 대응하여 주사신호가 출력되는 다른 실시예를 나타내는 파형도이다.
도 6을 참조하면, 제 1신호에 포함된 클럭신호들(CLK1 내지 CLK4)은 서로 2 수평기간(2H) 동안 로우레벨의 전압으로 설정되며, 이전 클럭신호와 현재 클럭신호의 로우레벨 전압이 1H의 기간 동안 중첩되도록 순차적으로 공급된다. 마찬가지로, 제 2신호에 포함된 클럭신호들(CLK1' 내지 CLK4')은 2 수평기간(2H) 동안 로우레벨의 전압으로 설정되며, 이전 클럭신호와 현재 클럭신호의 로우레벨 전압이 1H의 기간 동안 중첩되도록 순차적으로 공급된다. 그리고, 제 2신호에 포함된 제 k클럭신호(CLKk')는 제 1신호에 포함된 제 k클럭신호(CLKk)는 로우레벨이 중첩되도록 설정된다.
그러면, 제 1스테이지(ST1) 및 제 2스테이지(ST2)는 제 1주사선(S1) 및 제 제 2주사선(S2)으로 주사신호를 동시에 공급한다. 마찬가지로, 제 3스테이지(ST3) 및 제 4스테이지(ST4)도 제 3주사선(S3) 및 제 4주사선(S4)으로 주사신호를 동시에 공급한다. 여기서, 제 3주사선(S3)으로 공급되는 주사신호는 제 1주사선(S1)으로 공급되는 주사신호와 일부기간(1H) 중첩된다.
도 7은 주사선들로 주사신호를 동시에 공급하기 위한 구동파형을 나타내는 도면이다.
도 3 및 도 7을 결부하여 동작과정을 설명하면, 먼저 클럭신호들(CLK1 내지 CLK4, CLK1' 내지 CLK4')로 클럭신호가 동시에 공급된다. 그러면, 제 2입력단자(102)로 공급된 클럭신호(CLK4)에 대응하여 제 1노드(N1)는 로우전압으로 설정된다. 제 1노드(N1)가 로우전압으로 설정되면 제 1트랜지스터(M1)가 턴-온되어 출력단자(106)와 제 5입력단자(105)가 전기적으로 접속된다.
이후, 제 5입력단자(105)로 제어신호(CS)가 공급된다. 제 5입력단자(105)로 제어신호(CS)가 공급되면 출력단자(106)로 제어신호(CS)가 출력된다. 출력단자(106)는 제어신호(CS)를 주사신호로서 주사선(S1)으로 공급한다. 여기서, 제어신호(CS)는 모든 스테이지들의 제 5입력단자(105)와 공통적으로 접속되고, 이에 따라 주사선들(S1 내지 Sn)로 동시에 주사신호가 공급된다.
한편, 제 5입력단자(105)로 제어신호(CS)가 공급될 때 제 1커패시터(C1)의 커플링에 의하여 제 1노드(N1)의 전압이 추가적으로 하강된다. 따라서, 제 5입력단자(105)로 제어신호(CS)가 공급되는 기간 동안 제 1트랜지스터(M1)는 안정적으로 턴-온 상태를 유지한다.
그리고, 제 5입력단자(105)로 제어신호(CS)가 공급되면 제 7트랜지스터(M7)가 턴-온된다. 제 7트랜지스터(M7)가 턴-온되면 제 1전원(VDD)의 전압이 제 2노드(N2)로 공급된다. 제 2노드(N2)로 제 1전원(VDD)의 전압이 공급되면 제 2트랜지스터(M2)는 턴-오프 상태로 설정된다.
도 8은 도 2에 도시된 스테이지의 다른 실시예를 나타내는 회로도이다. 도 8을 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 8을 참조하면, 본 발명의 다른 실시예에서는 도 3에 도시된 제 3트랜지스터(M3), 제 4트랜지스터(M4), 제 6트랜지스터(M6) 및 제 7트랜지스터(M7) 각각을 복수의 트랜지스터로 구성하고, 이에 따라 누설전류를 최소화할 수 있다.
상세히 설명하면, 제 3트랜지스터(M3)는 제 1입력단자(104)와 제 2노드(N2) 사이에 직렬로 접속되는 복수의 트랜지스터(M3-1, M3-2)로 구성된다. 제 3트랜지스터들(M3-1, M3-2)의 게이트전극은 제 3입력단자(103)에 접속된다.
제 4트랜지스터(M4)는 제 4입력단자(104)와 제 5트랜지스터(M5) 사이에 직렬로 접속되는 복수의 트랜지스터(M4-1, M4-2)로 구성된다. 제 4트랜지스터들(M4-1, M4-2)의 게이트전극은 제 3입력단자(103)에 접속된다.
제 6트랜지스터(M6)는 제 1노드(N1)와 제 2입력단자(102) 사이에 직렬로 접속되는 복수의 트랜지스터(M6-1, M6-2)로 구성된다. 제 6트랜지스터들(M6-1, M6-2)의 게이트전극은 제 2입력단자(102)에 접속된다.
제 7트랜지스터(M7)는 제 2노드(N2)와 제 1전원(VDD) 사이에 직렬로 접속되는 복수의 트랜지스터(M7-1, M7-2)로 구성된다. 제 7트랜지스터들(M7-1, M7-2)의 게이트전극은 제 5입력단자(105)에 접속된다.
이와 같은 본 발명의 다른 실시예의 스테이지는 제 3트랜지스터(M3), 제 4트랜지스터(M4), 제 6트랜지스터(M6) 및 제 7트랜지스터(M7)가 복수의 트랜지스터로 구성될 뿐 동작과정은 도 3의 스테이지와 동일하다. 따라서, 상세한 설명은 생략하기로 한다.
도 9는 도 2에 도시된 스테이지의 또 다른 실시예를 나타내는 회로도이다. 도 9를 설명할 때 도 3과 동일한 구성에 대해서는 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 9를 참조하면, 본 발명의 스테이지(ST1)는 제 1구동부(210'), 제 2구동부(220) 및 출력부(230)를 구비한다. 이와 같은 본 발명의 또 다른 실시예는 도 3과 비교하여 제 5트랜지스터(M5)가 제거되고, 제 4트랜지스터(M4)의 연결구성이 변경되었다.
제 1구동부(210') 에 포함된 제 4트랜지스터(M4')는 제 2입력단자(102)와 제 1노드(N1) 사이에 위치되며, 게이트전극이 제 2노드(N2)에 접속된다. 이와 같은 제 4트랜지스터(M4')는 제 2노드(N2)의 전압에 대응하여 제 2입력단자(102)와 제 1노드(N1)의 전기적 접속을 제어한다.
도 4 및 도 9를 결부하여 동작과정을 설명하면, 먼저 제 3입력단자(103)로 공급되는 제 1클럭신호(CLK1)와 중첩되도록 제 1입력단자(101)로 시작신호(SSP)가 공급된다.
제 3입력단자(103)로 제 1클럭신호(CLK1)가 공급되면 제 3트랜지스터(M3)가 턴-온된다. 제 3트랜지스터(M3)가 턴-온되면 제 1입력단자(101)와 제 2노드(N2)가 전기적으로 접속된다. 이 경우, 제 2노드(N2)는 제 1입력단자(101)로 공급되는 시작신호(SSP)에 의하여 로우전압으로 설정된다. 제 2노드(N2)가 로우전압으로 설정되면 제 2트랜지스터(M2) 및 제 4트랜지스터(M4')가 턴-온된다.
제 2트랜지스터(M2)가 턴-온되면 출력단자(106)와 제 4입력단자(104)가 전기적으로 접속된다. 이때, 제 4입력단자(104)는 하이전압으로 설정되고, 이에 따라 출력단자(106)로도 하이전압(즉, 주사신호가 공급되지 않음)이 출력된다.
제 4트랜지스터(M4')가 턴-온되면 제 4입력단자(104)의 하이전압이 제 1노드(N1)로 공급된다. 제 1노드(N1)가 하이전압으로 설정되면 제 1트랜지스터(M1)가 턴-오프된다.
이후, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급된다. 제 4입력단자(104)로 공급된 제 2클럭신호(CLK2)는 제 2트랜지스터(M2)를 경유하여 출력단자(106)로 공급된다. 출력단자(106)로 공급된 제 2클럭신호(CLK2)는 주사신호로써 주사선(S1)으로 출력된다.
한편, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급되면 제 9트랜지스터(M9)가 턴-온된다. 이때, 제 1노드(N1)에 인가된 하이전압에 대응하여 제 8트랜지스터(M8)가 턴-오프 상태로 설정되기 때문에 제 9트랜지스터(M9)가 턴-온되더라도 제 2노드(N2)는 로우전압을 안정적으로 유지한다.
출력단자(106)로 주사신호가 공급된 후 제 2입력단자(102)로 제 4클럭신호(CLK4)가 공급된다. 제 2입력단자(102)로 제 4클럭신호(CLK4)가 공급되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M6)가 턴-온되면 제 1노드(N1)는 제 4클럭신호(CLK4)에 의하여 로우전압으로 하강된다. 제 1노드(N1)가 로우전압으로 설정되면 제 1트랜지스터(M1)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 제 5입력단자(105)로부터의 하이전압이 출력단자(106)로 공급된다.
이후, 제 3입력단자(103)로 제 1클럭신호(CLK1)가 공급되어 제 3트랜지스터(M3)가 턴-온된다. 제 3트랜지스터(M3)가 턴-온되면 제 1입력단자(101)와 제 2노드(N2)가 전기적으로 접속된다. 이때, 제 1입력단자(101)로 시작신호(SSP)가 공급되지 않기 때문에 제 2노드(N2)는 하이전압으로 상승된다. 제 2노드(N2)가 하이전압으로 설정되면 제 2트랜지스터(M2) 및 제 4트랜지스터(M4')가 턴-오프된다.
이후, 제 4입력단자(104)로 제 2클럭신호(CLK2)가 공급되어 제 9트랜지스터(M9)가 턴-온된다. 이때, 제 1노드(N1)의 전압에 대응하여 제 8트랜지스터(M8)가 턴-온 상태로 설정되기 때문에 제 9트랜지스터(M9)의 턴-온에 대응하여 출력단자(106)와 제 2노드(N2)가 전기적으로 접속된다. 이 경우, 제 2노드(N2)는 하이전압을 공급받는다.
실제로, 본원 발명에서는 상술한 과정을 반복하면서 출력단자(106)로 주사신호를 출력한다.
한편, 상술한 본원 발명에서는 설명의 편의성을 위하여 트랜지스터들을 피모스(PMOS)로 도시하였지만, 본원 발명이 이에 한정되지는 않는다. 다시 말하여, 트랜지스터들은 엔모스(NMOS)로 형성될 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소 40 : 화소부
50 : 타이밍 제어부 101,102,103,104,105 : 입력단자
106 : 출력단자 210,220 : 구동부
230 : 출력부

Claims (23)

  1. 제 1노드 및 제 2노드의 전압에 대응하여 출력단자로 주사신호를 공급하기 위한 출력부와;
    제 1입력단자로 시작신호 또는 이전단 스테이지의 출력신호가 공급될 때 상기 출력부에서 상기 주사신호가 공급될 수 있도록 상기 제 1노드 및 제 2노드의 전압을 제어하는 제 1구동부와;
    제 2입력단자, 제 4입력단자 및 제 5입력단자로 공급되는 신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하는 제 2구동부를 구비하며;
    상기 제 2구동부는
    상기 출력단자와 상기 제 2노드 사이에 직렬로 접속되는 제 8트랜지스터 및 제 9트랜지스터를 구비하며;
    상기 제 8트랜지스터의 게이트전극은 상기 제 1노드에 접속되고, 상기 제 9트랜지스터의 게이트전극은 상기 제 4입력단자에 접속되며,
    상기 제 2구동부는 상기 제 2노드와 제 1전원 사이에 위치되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터를 더 구비하는 것을 특징으로 하는 스테이지.
  2. 제 1항에 있어서,
    상기 출력부는
    상기 제 5입력단자와 상기 출력단자 사이에 위치되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와;
    상기 출력단자와 상기 제 4입력단자 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와;
    상기 제 1노드와 상기 제 5입력단자 사이에 접속되는 제 1커패시터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 스테이지.
  3. 제 1항에 있어서,
    상기 제 2구동부는
    상기 제 1노드와 상기 제 2입력단자 사이에 위치되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터를 구비하는 것을 특징으로 하는 스테이지.
  4. 제 3항에 있어서,
    상기 제 1전원은 트랜지스터가 오프될 수 있는 게이트 오프 전압으로 설정되는 것을 특징으로 하는 스테이지.
  5. 제 3항에 있어서,
    상기 제 6트랜지스터 및 제 7트랜지스터 각각은 복수의 트랜지스터가 직렬 접속되어 형성되는 것을 특징으로 하는 스테이지.
  6. 제 1항에 있어서,
    상기 제 1구동부는
    상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자와 접속되는 제 3트랜지스터와;
    상기 제 4입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 3입력단자와 접속되는 제 4트랜지스터와;
    상기 제 4트랜지스터와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 1입력단자와 접속되는 제 5트랜지스터를 구비하는 것을 특징으로 하는 스테이지.
  7. 제 6항에 있어서,
    상기 제 3트랜지스터 및 제 4트랜지스터 각각은 복수의 트랜지스터가 직렬로 접속되어 형성되는 것을 특징으로 하는 스테이지.
  8. 제 1항에 있어서,
    상기 제 1구동부는
    상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자에 접속되는 제 3트랜지스터와;
    상기 제 2입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터를 구비하는 것을 특징으로 하는 스테이지.
  9. 주사선들 및 데이터선들에 의하여 구획된 영역에 위치되는 화소들과;
    상기 데이터선들로 데이터신호를 공급하기 위한 데이터 구동부와;
    상기 주사선들로 주사신호를 공급하기 위하여 상기 주사선들 각각과 접속되는 스테이지를 포함하는 주사 구동부를 구비하며;
    홀수 번째 스테이지들은 제 1신호들 및 제어신호에 의하여 구동되며, 짝수 번째 스테이지들은 상기 제 1신호들과 다른 제 2신호들 및 상기 제어신호에 의하여 구동되고,
    상기 제 1신호들 및 상기 제 2신호들 각각은 제 1클럭신호, 제 2클럭신호, 제 3클럭신호 및 제 4클럭신호를 포함하며;
    상기 제 1클럭신호 내지 제 4클럭신호들은 로우레벨의 전압이 중첩되지 않도록 순차적으로 공급되는 것을 특징으로 하는 유기전계발광 표시장치.
  10. 제 9항에 있어서,
    상기 스테이지들 각각은
    시작신호 또는 이 전단 스테이지의 출력신호를 공급받는 제 1입력단자와,
    상기 제 1신호들 또는 제 2신호들을 입력받기 위한 제 2입력단자, 제 3입력단자 및 제 4입력단자와,
    상기 제어신호를 입력받기 위한 제 5입력단자와,
    상기 주사신호를 출력하기 위한 출력단자를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  11. 제 10항에 있어서,
    첫 번째 스테이지 및 두 번째 스테이지에 포함된 상기 제 1입력단자는 상기 시작신호를 공급받는 것을 특징으로 하는 유기전계발광 표시장치. .
  12. 제 11항에 있어서,
    홀수 번째 스테이지에 포함된 제 1입력단자는 이 전단 홀수 번째 스테이지의 출력신호를 공급받고,
    짝수 번째 스테이지에 포함된 제 1입력단자는 이 전단 짝수 번째 스테이지의 출력신호를 공급받는 것을 특징으로 하는 유기전계발광 표시장치.
  13. 삭제
  14. 제 9항에 있어서,
    제 2신호에 포함된 제 k(k는 1, 2, 3, 4) 클럭신호는 제 1신호에 포함된 제 k클럭신호와 적어도 일부기간 상기 로우레벨의 전압이 중첩되는 것을 특징으로 하는 유기전계발광 표시장치.
  15. 제 9항에 있어서,
    제 i(i는 1, 9,...)스테이지 및 제 i+1 스테이지의 제 2입력단자는 제 4클럭신호, 제 3입력단자는 제 1클럭신호, 제 4입력단자는 제 2클럭신호를 공급받고,
    제 i+2스테이지 및 제 i+3스테이지의 제 2입력단자는 제 1클럭신호, 제 3입력단자는 제 2클럭신호, 제 4입력단자는 제 3클럭신호를 공급받고,
    제 i+4스테이지 및 제 i+5스테이지의 제 2입력단자는 제 2클럭신호, 제 3입력단자는 제 3클럭신호, 제 4입력단자는 제 4클럭신호를 공급받고,
    제 i+6스테이지 및 제 i+7스테이지의 제 2입력단자는 제 3클럭신호, 제 3입력단자는 제 4클럭신호, 제 4입력단자는 제 1클럭신호를 공급받는 것을 특징으로 하는 유기전계발광 표시장치.
  16. 제 10항에 있어서,
    상기 스테이지들 각각은
    제 1노드 및 제 2노드의 전압에 대응하여 상기 출력단자로 주사신호를 공급하기 위한 출력부와;
    상기 제 1노드 및 제 2노드의 전압을 제어하기 위한 제 1구동부 및 제 2구동부를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  17. 제 16항에 있어서,
    상기 출력부는
    상기 제 5입력단자와 상기 출력단자 사이에 위치되며, 게이트전극이 상기 제 1노드에 접속되는 제 1트랜지스터와;
    상기 출력단자와 상기 제 4입력단자 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 2트랜지스터와;
    상기 제 1노드와 상기 제 5입력단자 사이에 접속되는 제 1커패시터와;
    상기 제 2노드와 상기 출력단자 사이에 접속되는 제 2커패시터를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  18. 제 16항에 있어서,
    상기 제 1구동부는
    상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자와 접속되는 제 3트랜지스터와;
    상기 제 4입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 3입력단자와 접속되는 제 4트랜지스터와;
    상기 제 4트랜지스터와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 1입력단자와 접속되는 제 5트랜지스터를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  19. 제 18항에 있어서,
    상기 제 1입력단자로 공급되는 상기 시작신호 또는 이 전단 스테이지의 출력신호는 상기 제 3입력단자로 공급되는 클럭신호와 중첩되는 것을 특징으로 하는 유기전계발광 표시장치.
  20. 제 16항에 있어서,
    상기 제 1구동부는
    상기 제 1입력단자와 상기 제 2노드 사이에 위치되며, 게이트전극이 제 3입력단자에 접속되는 제 3트랜지스터와;
    상기 제 2입력단자와 상기 제 1노드 사이에 위치되며, 게이트전극이 상기 제 2노드에 접속되는 제 4트랜지스터를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.
  21. 제 20항에 있어서,
    상기 제 1입력단자로 공급되는 상기 시작신호 또는 이 전단 스테이지의 출력신호는 상기 제 3입력단자로 공급되는 클럭신호와 중첩되는 것을 특징으로 하는 유기전계발광 표시장치.
  22. 제 16항에 있어서,
    상기 제 2구동부는
    상기 제 1노드와 상기 제 2입력단자 사이에 위치되며, 게이트전극이 상기 제 2입력단자에 접속되는 제 6트랜지스터와;
    상기 제 2노드와 제 1전원 사이에 위치되며, 게이트전극이 상기 제 5입력단자에 접속되는 제 7트랜지스터와;
    상기 출력단자와 상기 제 2노드 사이에 직렬로 접속되는 제 8트랜지스터 및 제 9트랜지스터를 구비하며;
    상기 제 8트랜지스터의 게이트전극은 상기 제 1노드에 접속되고, 상기 제 9트랜지스터의 게이트전극은 상기 제 4입력단자에 접속되는 것을 특징으로 하는 유기전계발광 표시장치.
  23. 제 22항에 있어서,
    상기 제 1전원은 트랜지스터가 오프될 수 있는 게이트 오프 전압으로 설정되는 것을 특징으로 하는 유기전계발광 표시장치.
KR1020130091340A 2013-08-01 2013-08-01 스테이지 및 이를 이용한 유기전계발광 표시장치 KR102069321B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130091340A KR102069321B1 (ko) 2013-08-01 2013-08-01 스테이지 및 이를 이용한 유기전계발광 표시장치
US14/158,709 US10242626B2 (en) 2013-08-01 2014-01-17 Stage and organic light emitting display device using the same
TW103105628A TWI612512B (zh) 2013-08-01 2014-02-20 電路級及使用該電路級之有機發光顯示裝置
CN201410061664.9A CN104347028B (zh) 2013-08-01 2014-02-24 级电路和使用级电路的有机发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130091340A KR102069321B1 (ko) 2013-08-01 2013-08-01 스테이지 및 이를 이용한 유기전계발광 표시장치

Publications (2)

Publication Number Publication Date
KR20150015682A KR20150015682A (ko) 2015-02-11
KR102069321B1 true KR102069321B1 (ko) 2020-02-12

Family

ID=52427194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130091340A KR102069321B1 (ko) 2013-08-01 2013-08-01 스테이지 및 이를 이용한 유기전계발광 표시장치

Country Status (4)

Country Link
US (1) US10242626B2 (ko)
KR (1) KR102069321B1 (ko)
CN (1) CN104347028B (ko)
TW (1) TWI612512B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102395869B1 (ko) * 2017-07-17 2022-05-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN109727572A (zh) 2017-10-31 2019-05-07 昆山国显光电有限公司 一种像素电路和显示装置
KR102337527B1 (ko) * 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR20200072635A (ko) * 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20200085976A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986862B1 (ko) * 2009-01-29 2010-10-08 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101108172B1 (ko) 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR101065322B1 (ko) 2010-03-16 2011-09-16 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR101813215B1 (ko) 2011-06-30 2018-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101871425B1 (ko) * 2011-06-30 2018-06-28 삼성디스플레이 주식회사 주사구동부 및 이를 이용한 유기전계발광 표시장치
KR20130003250A (ko) 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003252A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20130055253A (ko) * 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN104347028B (zh) 2018-10-19
TWI612512B (zh) 2018-01-21
US10242626B2 (en) 2019-03-26
CN104347028A (zh) 2015-02-11
US20150035732A1 (en) 2015-02-05
TW201506882A (zh) 2015-02-16
KR20150015682A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR102069321B1 (ko) 스테이지 및 이를 이용한 유기전계발광 표시장치
CN108461065B (zh) 级电路及使用级电路的扫描驱动器
JP5940769B2 (ja) 発光制御線駆動部及びこれを用いた有機電界発光表示装置
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
US9443464B2 (en) Stage circuit and organic light emitting display device using the same
KR102052065B1 (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003250A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US20110273418A1 (en) Emission driver, light emitting display device using the same, and driving method of emission control signals
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US9252747B2 (en) Stage circuits and scan driver using the same
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right