TW201506882A - 電路級及使用該電路級之有機發光顯示裝置 - Google Patents

電路級及使用該電路級之有機發光顯示裝置 Download PDF

Info

Publication number
TW201506882A
TW201506882A TW103105628A TW103105628A TW201506882A TW 201506882 A TW201506882 A TW 201506882A TW 103105628 A TW103105628 A TW 103105628A TW 103105628 A TW103105628 A TW 103105628A TW 201506882 A TW201506882 A TW 201506882A
Authority
TW
Taiwan
Prior art keywords
transistor
input terminal
node
signal
circuit
Prior art date
Application number
TW103105628A
Other languages
English (en)
Other versions
TWI612512B (zh
Inventor
李海衍
金容載
鄭寶容
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201506882A publication Critical patent/TW201506882A/zh
Application granted granted Critical
Publication of TWI612512B publication Critical patent/TWI612512B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

電路級，包含：輸出單元，根據第一節點之電壓及第二節點之電壓而供應掃描訊號至輸出端子；第一驅動器，控制第一節點之電壓及第二節點之電壓，俾當起動訊號或前電路級之輸出訊號被供應至第一輸入端子時，自輸出單元供應掃描訊號；以及第二驅動器，根據被供應至第二輸入端子、第四輸入端子及第五輸入端子之訊號而控制第一節點之電壓及第二節點之電壓，其中第二驅動器包含串聯耦合於輸出端子與第二節點間之第八電晶體及第九電晶體，第八電晶體之閘極耦合至第一節點，且第九電晶體之閘極耦合至第四輸入端子。

Description

電路級及使用該電路級之有機發光顯示裝置
本發明之實施例係關於一種電路級及一種使用該電路級之有機發光二極體顯示裝置。
隨著資訊技術之發展，對用作傳遞資訊之連接媒體之顯示裝置之需求已與日俱增。因此，例如液晶顯示(liquid crystal display；LCD)裝置、有機發光顯示裝置、及電漿顯示面板(plasma display panel；PDP)等平板顯示(flat panel display；FPD)裝置愈來愈廣泛地被使用。
在此等平板顯示裝置中，有機發光顯示裝置利用藉由電子與電洞之複合而發光之有機發光二極體(organic light emitting diode；OLED)來顯示影像。相較於其他類型之平板顯示裝置，有機發光顯示裝置通常具有相對快之響應速度且可以相對低之功耗被驅動。
本發明之實施例提供一種用於以各種順序供應掃描訊號之電路級(stage)及使用該電路級之有機發光顯示裝置。
根據本發明之一實施例，一種電路級包含：一輸出單元，用以根據一第一節點之一電壓及一第二節點之一電壓而供應一掃描訊號至一 輸出端子；一第一驅動器，用以控制該第一節點之電壓及該第二節點之電壓，俾當一起動訊號或一前電路級之一輸出訊號被供應至一第一輸入端子時，自該輸出單元供應該掃描訊號；以及一第二驅動器，用以根據被供應至一第二輸入端子之訊號、一第四輸入端子之訊號及一第五輸入端子之訊號而控制該第一節點之電壓及該第二節點之電壓，其中該第二驅動器包含串聯耦合於該輸出端子與該第二節點間之一第八電晶體及一第九電晶體，以及其中該第八電晶體之一閘極耦合至該第一節點，且該第九電晶體之一閘極耦合至該第四輸入端子。
該輸出單元可包含：一第一電晶體，位於該第五輸入端子與該輸出端子之間，該第一電晶體具有一耦合至該第一節點之閘極；一第二電晶體，位於該輸出端子與該第四輸入端子之間，該第二電晶體具有一耦合至該第二節點之閘極；一第一電容器，位於該第一節點與該第五輸入端子之間；以及一第二電容器，位於該第二節點與該輸出端子之間。
該第二驅動器可包含：一第六電晶體，位於該第一節點與該第二輸入端子之間，該第六電晶體具有一耦合至該第二輸入端子之閘極；以及一第七電晶體，位於該第二節點與一第一電源之間，該第七電晶體具有一耦合至該第五輸入端子之閘極。
該第一電源可設定至一閘極斷開電壓(gate-off voltage)。
該第六電晶體及該第七電晶體可分別包含複數個串聯耦合之電晶體。
該第一驅動器可包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至一第三輸入端子之閘極； 一第四電晶體，位於該第四輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第三輸入端子之閘極；以及一第五電晶體，位於該第四電晶體與該第一節點之間，該第五電晶體具有一耦合至該第一輸入端子之閘極。
該第三電晶體及該第四電晶體可分別包含複數個串聯耦合之電晶體。
該第一驅動器可包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至一第三輸入端子之閘極；以及一第四電晶體，位於該第二輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第二節點之閘極。
根據本發明之一實施例，一種有機發光二極體顯示裝置包含：複數個畫素，位於由複數掃描線及複數資料線界定之一區域中；一資料驅動器，用以供應複數資料訊號至該等資料線；以及一掃描驅動器，包含複數個電路級，該等電路級分別耦合至該等掃描線，以供應複數掃描訊號至該等掃描線，其中複數個奇數編號電路級被配置成由複數第一訊號及一控制訊號驅動，且複數個偶數編號電路級被配置成由複數第二訊號及該控制訊號驅動。
各該電路級可包含：一第一輸入端子，用以接收一起動訊號或一前電路級之一輸出訊號；一第二輸入端子、一第三輸入端子及一第四輸入端子，用以接收該等第一訊號或該等第二訊號；一第五輸入端子，用以接收該控制訊號；以及一輸出端子，用以輸出該等掃描訊號其中之一對應者。
該等電路級之一第一電路級之該第一輸入端子及一第二電 路級之該第一輸入端子可用以接收該起動訊號。
該等電路級之一奇數編號電路級之該第一輸入端子可用以接收該等電路級之一前奇數編號電路級之一輸出訊號，以及該等電路級之一偶數編號電路級之該第一輸入端子可用以接收該等電路級之一前偶數編號電路級之一輸出訊號。
各該第一訊號及各該第二訊號可包含一第一時脈訊號、一第二時脈訊號、一第三時脈訊號及一第四時脈訊號，以及該第一時脈訊號至該第四時脈訊號可逐步地被提供，俾使該第一時脈訊號至該第四時脈訊號之電壓不在一低位準處彼此交疊。
該等第二訊號之一第k個時脈訊號可具有一低位準電壓，該低位準電壓在至少一個週期中交疊該等第一訊號之一第k個時脈訊號之一低位準電壓，以及k係為1、2、3、或4。
一第i個電路級及一第(i+1)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子可分別用以接收該等第四時脈訊號、該等第一時脈訊號及該等第二時脈訊號，以及i係為1、9、或9之倍數，其中一第(i+2)個電路級及一第(i+3)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子可分別用以接收該等第一時脈訊號、該等第二時脈訊號及該等第三時脈訊號，其中一第(i+4)個電路級及一第(i+5)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子可分別用以接收該等第二時脈訊號、該等第三時脈訊號及該等第四時脈訊號；以及一第(i+6)個電路級及一第(i+7)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子可分別用以接收該等第三時脈訊號、該等第四時脈訊號及該等第一時脈訊號。
各該電路級可包含：一輸出單元，用以根據一第一節點之一電壓及一第二節點之一電壓而供應該等掃描訊號其中之一對應者至該輸出端子；以及一第一驅動器及一第二驅動器，用以控制該第一節點及該第二節點之該等電壓。
該輸出單元可包含：一第一電晶體，位於該第五輸入端子與該輸出端子之間，該第一電晶體具有一耦合至該第一節點之閘極；一第二電晶體，位於該輸出端子與該第四輸入端子之間，該第二電晶體具有一耦合至該第二節點之閘極；一第一電容器，位於該第一節點與該第五輸入端子之間；以及一第二電容器，位於該第二節點與該輸出端子之間。
該第一驅動器可包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至一第三輸入端子之閘極；一第四電晶體，位於該第四輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第三輸入端子之閘極；以及一第五電晶體，位於該第四電晶體與該第一節點之間，該第五電晶體具有一耦合至該第一輸入端子之閘極。
被供應至該第一輸入端子之該起動訊號或該前電路級之該輸出訊號可與被供應至該第三輸入端子之一時脈訊號交疊。
該第一驅動器可包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至該第三輸入端子之閘極；以及一第四電晶體，位於該第二輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第二節點之閘極。
被供應至該第一輸入端子之該起動訊號或該前電路級之該輸出訊號可與被供應至該第三輸入端子之一時脈訊號交疊。
該第二驅動器可包含：一第六電晶體，位於該第一節點與該第二輸入端子之間，該第六電晶體具有一耦合至該第二輸入端子之閘極；一第七電晶體，位於該第二節點與一第一電源之間，該第七電晶體具有一耦合至該第五輸入端子之閘極；以及一第八電晶體及一第九電晶體，串聯耦合於該輸出端子與該第二節點之間。該第八電晶體之一閘極可耦合至該第一節點，且該第九電晶體之一閘極可耦合至該第四輸入端子。
該第一電源可被設定至一閘極斷開電壓。
1H、2H‧‧‧週期
10‧‧‧掃描驅動器
20‧‧‧資料驅動器
30‧‧‧畫素
40‧‧‧畫素單元
50‧‧‧定時控制器
101‧‧‧第一輸入端子
102‧‧‧第二輸入端子
103‧‧‧第三輸入端子
104‧‧‧第四輸入端子
105‧‧‧第五輸入端子
106‧‧‧輸出端子
210‧‧‧第一驅動器
210’‧‧‧第一驅動器
220‧‧‧第二驅動器
230‧‧‧輸出單元
C1、C2‧‧‧第一電容器、第二電容器
CLK1~CLK4‧‧‧第一時脈訊號~第四時脈訊號
CLK1’~CLK4’‧‧‧第一時脈訊號~第四時脈訊號
CS‧‧‧控制訊號
D1~Dm‧‧‧資料線
M1~M9‧‧‧第一電晶體~第九電晶體
M3-1、M3-2‧‧‧第三電晶體
M4-1、M4-2‧‧‧第四電晶體
M4’‧‧‧第四電晶體
M6-1、M6-2‧‧‧第六電晶體
M7-1、M7-2‧‧‧第七電晶體
N1、N2‧‧‧第一節點、第二節點
S1~Sn‧‧‧掃描線
SSP‧‧‧起動訊號
ST1~ST8‧‧‧電路級
VDD‧‧‧第一電源
以下，將參照圖式來更充分地闡述各實例性實施例；然而，該等實例性實施例可實施為諸多不同形式，而不應被視為僅限於本文中所述之實施例。更確切而言，提供該等實施例係為了使本發明之揭露內容透徹及完整，並向熟習此項技術者充分傳達實例性實施例之範圍。
在圖式中，為清晰起見，可誇大尺寸。應理解，當闡述一元件係「位於」二個元件「之間」時，該元件可係為該二個元件之間僅有之元件，或可存在一或多個中間元件。通篇中相同之參考編號表示相同之元件。
第1圖係描繪本發明一實施例之一有機發光顯示裝置；第2圖係描繪一實施例之一掃描驅動器中所包含之電路級；第3圖係為第2圖所示電路級之一實施例之電路圖；第4圖係為第3圖所示電路級之一種驅動方法之波形圖；第5圖係為一實施例中對應於第4圖所示驅動方法而輸出一掃描訊號之 波形圖；第6圖係為另一實施例中對應於第4圖所示驅動方法而輸出一掃描訊號之波形圖；第7圖係為用於同步(例如：同時)供應一掃描訊號至複數個掃描線之一驅動波形之波形圖；第8圖係為第2圖所示電路級之另一實施例之電路圖；以及第9圖係為第2圖所示電路級之另一實施例之電路圖。
以下，將參照圖式闡述根據本發明之某些實例性實施例。本文中，當闡述一第一元件係耦合至一第二元件時，該第一元件不僅可直接耦合至該第二元件，亦可經由一第三元件而間接耦合至該第二元件。此外，為清晰起見，省略對透徹理解本發明而言並非必不可少之某些元件。此外，通篇中相同之參考編號表示相同之元件。
第1圖係描繪本發明一實施例之一有機發光顯示裝置。
參照第1圖，根據本實施例之有機發光顯示裝置包含：一畫素單元40，其包含：位於掃描線S1至Sn與資料線D1至Dm之交叉部分處之複數畫素30；一掃描驅動器10，用以驅動掃描線S1至Sn；一資料驅動器20，用以驅動資料線D1至Dm；以及一定時控制器50，用以控制掃描驅動器10及資料驅動器20。
掃描驅動器10供應掃描訊號至掃描線S1至Sn。掃描驅動器10可同步(例如：同時)或逐步地供應掃描訊號至掃描線S1至Sn。掃描驅 動器10可在不同週期期間供應掃描訊號至奇數編號掃描線(例如：S1、S3...)及偶數編號掃描線(例如：S2、S4...)。為此，掃描驅動器10可包含分別耦合至掃描線S1至Sn之電路級(如第2圖所示)。
資料驅動器20供應一資料訊號至資料線D1至Dm，以與掃描訊號同步。
定時控制器50供應用於控制掃描驅動器10及資料驅動器20之控制訊號(圖中未示出)。定時控制器50供應來自有機發光顯示裝置外部之資料(圖中未示出)至資料驅動器20。
在供應掃描訊號時，選擇畫素30以充以一對應於資料訊號之電壓。在供應對應於所充電壓之電流至一有機發光二極體(圖中未示出)時，各該所選畫素30產生具有一亮度(例如：一預定亮度)之光。
第2圖係描繪一掃描驅動器中所包含之電路級之一實施例。儘管電路級之數目可根據有機發光顯示裝置之設計及結構而有所變化，但為便於例示，第2圖將顯示八個電路級。
參照第2圖，根據本實施例之掃描驅動器10包含分別耦合至掃描線S1至S8之電路級ST1至ST8。各該電路級ST1至ST8耦合至掃描線S1至S8其中任一者。電路級ST1至ST8可配置有相同之電路。
奇數編號(或偶數編號)之電路級(例如：ST1、ST3、...)係由第一訊號CLK1至CLK4以及一控制訊號CS驅動，且偶數編號(或奇數編號)之電路級(例如：S2、S4、...)係由第二訊號CLK1’至CLK4’以及控制訊號CS驅動。為此，各該電路級ST1至ST8包含第一輸入端子101至第五輸入端子105以及一輸出端子106。
各該電路級ST1至ST8中所包含之第一輸入端子101接收一起動訊號SSP或前電路級之一輸出訊號(例如：一掃描訊號)。舉例而言，第一電路級ST1及第二電路級ST2之第一輸入端子101接收起動訊號SSP。此處，起動訊號SSP被供應成與分別供應至第一電路級ST1及第二電路級ST2之第三輸入端子103之時脈訊號交疊。奇數編號(或偶數編號)電路級之第一輸入端子101接收前奇數編號(或偶數編號)電路級之一掃描訊號。
一第i個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收一第四時脈訊號CLK4、一第一時脈訊號CLK1、以及一第二時脈訊號CLK2，其中i係為1、9或9的倍數。
一第(i+1)個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收一第四時脈訊號CLK4’、一第一時脈訊號CLK1’、以及一第二時脈訊號CLK2’。
一第(i+2)個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收第一時脈訊號CLK1、第二時脈訊號CLK2、以及一第三時脈訊號CLK3。
一第(i+3)個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收第一時脈訊號CLK1’、第二時脈訊號CLK2’、以及一第三時脈訊號CLK3’。
一第(i+4)個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收第二時脈訊號CLK2、第三時脈訊號CLK3、以及第四時脈訊號CLK4。
一第(i+5)個電路級之第二輸入端子102、第三輸入端子103 及第四輸入端子104分別接收第二時脈訊號CLK2’、第三時脈訊號CLK3’、以及第四時脈訊號CLK4’。
一第(i+6)個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收第三時脈訊號CLK3、第四時脈訊號CLK4、以及第一時脈訊號CLK1。
一第(i+7)個電路級之第二輸入端子102、第三輸入端子103及第四輸入端子104分別接收第三時脈訊號CLK3’、第四時脈訊號CLK4’、以及第一時脈訊號CLK1’。
第一訊號所包含之第一時脈訊號CLK1至第四時脈訊號CLK4被逐步地提供，俾使第一時脈訊號CLK1至第四時脈訊號CLK4之相位彼此不交疊(即，俾使第一時脈訊號CLK1至第四時脈訊號CLK4之低位準彼此不交疊)。舉例而言，在一2H週期期間，各該第一時脈訊號CLK1至第四時脈訊號CLK4可具有一低位準。第一時脈訊號CLK1至第四時脈訊號CLK4可被逐步地提供，俾使第一時脈訊號CLK1至第四時脈訊號CLK4之低位準彼此不交疊。
類似地，第二訊號中所包含之第一時脈訊號CLK1’至第四時脈訊號CLK4’被逐步地提供，俾使第一時脈訊號CLK1’至第四時脈訊號CLK4’之相位彼此不交疊。舉例而言，在一2H週期期間，各該第一時脈訊號CLK1’至第四時脈訊號CLK4’可具有一低位準。第一時脈訊號CLK1’至第四時脈訊號CLK4’可被逐步地提供，俾使第一時脈訊號CLK1’至第四時脈訊號CLK4’之低位準彼此不交疊。第二訊號中所包含之一第k(k係為1、2、3、或4)個時脈訊號CLKk’可被提供成在至少一個週期(例如：一1H週期)期間，第k個時脈訊號CLKk’之低位準與第一訊號中所包含之一第k個時脈訊號 CLKk之低位準交疊。
第3圖係為第2圖所示電路級其中之一之一實例性實施例之電路圖。為便於例示，第3圖將顯示第一電路級ST1。
參照第3圖，根據本實施例之電路級ST1包含一第一驅動器210、一第二驅動器220、以及一輸出單元230。
輸出單元230根據第一節點N1及第二節點N2之電壓而控制供應至輸出端子106之一電壓。為此，輸出單元230包含一第一電晶體M1、一第二電晶體M2、一第一電容器C1、及一第二電容器C2。
第一電晶體M1位於第五輸入端子105與輸出端子106之間。第一電晶體M1之一閘極耦合至第一節點N1。第一電晶體M1根據於第一節點N1之電壓而控制第五輸入端子105與輸出端子106間之耦合。本文中，第五輸入端子105係為用於接收一控制訊號CS之端子，並在控制訊號CS未被供應之一週期期間保持一高電壓(閘極斷開電壓)。
第二電晶體M2位於輸出端子106與第四輸入端子104之間。第二電晶體M2之一閘極耦合至第二節點N2。第二電晶體M2根據第二節點N2之電壓而控制輸出端子106與第四輸入端子104間之耦合。
第一電容器C1耦合於第一節點N1與第五輸入端子105之間。第一電容器C1根據第一電晶體M1之導通或關斷而充以一電壓。
第二電容器C2耦合於第二節點N2與輸出端子106之間。第二電容器C2根據第二電晶體M2之導通或斷開而充以一電壓。
第一驅動器210根據被供應至第一輸入端子101、第三輸入端子103、及第四輸入端子104之訊號而控制第一節點N1之電壓及第二節點N2 之電壓。舉例而言，第一驅動器210控制第一節點N1之電壓及第二節點N2之電壓，俾在前電路級之輸出訊號(例如：掃描訊號)被輸入時可自輸出單元230供應掃描訊號。
為此，第一驅動器210包含一第三電晶體M3、一第四電晶體M4、以及一第五電晶體M5。
第三電晶體M3位於第一輸入端子101與第二節點N2之間。第三電晶體M3之一閘極耦合至第三輸入端子103。當第一時脈訊號CLK1被供應至第三端子103時，第三電晶體M3被導通，以使第一輸入端子101與第二節點N2能夠彼此電性耦合。
第四電晶體M4位於第四輸入端子104與第五電晶體M5(或第一節點N1)之間。第四電晶體M4之一閘極耦合至第三輸入端子。當時脈訊號CLK1被供應至第三輸入端子103時，第四電晶體M4被導通，以使第四輸入端子104與第五電晶體M5能夠彼此電性耦合。
第五電晶體M5位於第四電晶體M4與第一節點N1之間。第五電晶體M5之一閘極耦合至第一輸入端子101。當起動訊號SSP或前電路級之輸出訊號被輸入至第一輸入端子101時，第五電晶體M5使第四電晶體M4與第一節點N1能夠彼此電性耦合。
第二驅動器220根據被供應至第二輸入端子102、第四輸入端子104、及第五輸入端子105之訊號而控制第一節點N1之電壓及第二節點N2之電壓。為此，第二驅動器220包含一第六電晶體M6、一第七電晶體M7、一第八電晶體M8、以及一第九電晶體M9。
第六電晶體M6位於第一節點N1與第二輸入端子102之間。 第六電晶體M6之一閘極耦合至第二輸入端子102。亦即，第六電晶體M6被以二極體形式耦接。當時脈訊號CLK4被供應至第二輸入端子102時，第六電晶體M6被導通。
第七電晶體M7位於第二節點N2與一第一電源VDD之間。第七電晶體M7之一閘極耦合至第五輸入端子105。當控制訊號CS被供應至第五輸入端子105時，第七電晶體M7被導通，以供應第一電源VDD之電壓至第二節點N2。本文中，第一電源VDD被設定至一高電壓(例如：一閘極斷開電壓)。
第八電晶體M8及第九電晶體M9串聯耦合於輸出端子106與第二節點N2之間。第八電晶體M8之一閘極耦合至第一節點N1，且第九電晶體M9之一閘極耦合至第四輸入端子104。第八電晶體M8根據第一節點N1之電壓而控制輸出端子106與第九電晶體M9間之電性耦合。第九電晶體M9根據供應至第四輸入端子104之時脈訊號CLK2而控制第八電晶體M8與第二節點N2間之電性耦合。
第4圖係為第3圖所示電路級之一種驅動方法之波形圖。
參照第4圖，逐步地提供時脈訊號CLK1至CLK4，俾使時脈訊號CLK1至CLK4之低位準彼此不交疊。供應起動訊號SSP至第一輸入端子101，以與被供應至第三輸入端子103之第一時脈訊號CLK1交疊。
若第一時脈訊號CLK1被供應至第三輸入端子103，則第三電晶體M3及第四電晶體M4被導通。若起動訊號SSP被供應至第一輸入端子101，則第五電晶體M5被導通。
若第三電晶體M3被導通，則第一輸入端子101與第二節點 N2彼此電性耦合。在此種情形中，藉由供應至第一輸入端子101之起動訊號SSP，第二節點N2被設定至一低電壓。若第二節點N2被設定至低電壓，則第二電晶體M2被導通。
若第二電晶體M2被導通，則輸出端子106與第四輸入端子104彼此電性耦合。在此種情形中，第四輸入端子104被設定至一高電壓(即未供應第二時脈訊號CLK2)，因此，該高電壓亦輸出至輸出端子106(即未供應掃描訊號)。
同時，若第四電晶體M4及第五電晶體M5被導通，則第四輸入端子104與第一節點N1彼此電性耦合。在此種情形中，第一節點N1接收自第四輸入端子104供應之高電壓，藉此，第一電晶體M1被設定至一關斷狀態。
隨後，供應第二時脈訊號CLK2至第四輸入端子104。在此種情形中，第二電晶體M2根據第二電容器C2之一電壓而被設定至一導通狀態，因此供應至第四輸入端子104之第二時脈訊號CLK2被供應至輸出端子106。當第二時脈訊號CLK2被供應至輸出端子106時，藉由第二電容器C2之耦合，第二節點N2之電壓降至低於第二時脈訊號CLK2之一電壓，因此，第二電晶體M2穩定地保持導通狀態。供應至輸出端子106之第二時脈訊號CLK2作為一掃描訊號被輸出至掃描線S1。
同時，若第二時脈訊號CLK2被供應至第四輸入端子104，則第九電晶體M9被導通。在此種情形中，第八電晶體M8根據施加至第一節點N1之高電壓而被設定至關斷狀態，因此，即使第九電晶體M9被導通，第二節點N2亦穩定地保持低電壓。因在其中第二時脈訊號CLK2被供應至第四輸入端子104之週期期間第四電晶體M4被設定至關斷狀態，故第二時脈訊號 CLK2之電壓未被供應至第一節點N1。在掃描訊號被供應至輸出端子106之後，供應第四時脈訊號CLK4至第二輸入端子102。若第四時脈訊號CLK4被供應至第二輸入端子102，則第六電晶體M6被導通。若第六電晶體M6被導通，則第一節點N1藉由第四時脈訊號CLK4而降至一低電壓。若第一節點N1被設定至低電壓，則第一電晶體M1被導通。若第一電晶體M1被導通，則來自第五輸入端子105之高電壓被供應至輸出端子106。
隨後，供應第一時脈訊號CLK1至第三輸入端子103，俾使第三電晶體M3被導通。若第三電晶體M3被導通，則第一輸入端子101與第二節點N2彼此電性耦合。在此種情形中，未供應起動訊號SSP至第一輸入端子101，故第二節點N2升高至高電壓。若第二節點N2被設定至高電壓，則第二電晶體M2被關斷。
隨後，供應第二時脈訊號CLK2至第四輸入端子104，俾使第九電晶體M9被導通。在此種情形中，第八電晶體M8根據第一節點N1之電壓而被設定至導通狀態，因此輸出端子106與第二節點N2根據第九電晶體M9之導通而彼此電性耦合。在此種情形中，第二節點N2接收高電壓。
根據本發明之實施例，藉由重複上述過程，掃描訊號被輸出至輸出端子106。每當在其中未輸出掃描訊號之週期期間供應第四時脈訊號CLK4時，藉助第二時脈訊號CLK2，第一節點N1皆被設定至低電壓，且第二節點N2皆被設定至高電壓。因此，第一節點N1及第二節點N2被設定至一電壓(例如：一所需電壓)以提高可靠性。
第5圖係為一實施例中對應於第4圖所示驅動方法而輸出一掃描訊號之波形圖。
參照第5圖，在二個水平週期2H期間，第一訊號中所包含之時脈訊號CLK1至CLK4被設定至低位準之電壓。時脈訊號CLK1至CLK4被依序提供，俾使時脈訊號CLK1至CLK4之低位準之電壓彼此不交疊。類似地，在二個水平週期2H期間，第二訊號中所包含之時脈訊號CLK1’至CLK4’被設定至低位準之電壓。時脈訊號CLK1’至CLK4’被依序提供，俾使時脈訊號CLK1’至CLK4’之低位準之電壓彼此不交疊。第二訊號中所包含之第k個時脈訊號CLKk’被設定成在一個水平週期1H期間，第k個時脈訊號CLKk’之低位準與第一訊號中所包含之第k個時脈訊號CLKk之低位準交疊。
起動訊號SSP被供應成與第一時脈訊號CLK1以及第一時脈訊號CLK1’交疊，其中第一時脈訊號CLK1被供應至第一電路級ST1之第三輸入端子103，而第一時脈訊號CLK1’被供應至第二電路級ST2之第三輸入端子。
在此種情形中，第一電路級ST1輸出被供應至第四輸入端子104之第二時脈訊號CLK2至第一掃描線S1，以作為一掃描訊號。第二電路級ST2輸出被供應至第四輸入端子104之第二時脈訊號CLK2’至第二掃描線S2，以作為一掃描訊號。第三電路級ST3輸出被供應至第四輸入端子104之第三時脈訊號CLK3至第三掃描線S3，以作為一掃描訊號。第四電路級ST4輸出被供應至第四輸入端子104之第三時脈訊號CLK3’至第四掃描線S4，以作為一掃描訊號。
根據本發明之實施例，在重複上述過程之同時，在一局部週期期間，掃描訊號可被供應至當前掃描線以與前掃描訊號交疊。此外，第二訊號中所包含之時脈訊號CLK1’至CLK4’可被供應成與第一訊號中所包含之時脈訊號CLK1至CLK4不交疊。然後，掃描訊號可被逐步地輸出，俾 使當前掃描訊號與前掃描訊號不交疊。
如上所述，根據本發明之實施例，在控制時脈訊號CLK1至CLK4與CLK1’至CLK4’之交疊、寬度及類似性質之同時，可以各種方式輸出掃描訊號。
第6圖係為另一實施例中對應於第4圖所示驅動方法而輸出掃描訊號之波形圖。
參照第6圖，在二個水平週期2H期間，第一訊號中所包含之時脈訊號CLK1至CLK4被設定至低位準之電壓。時脈訊號CLK1至CLK4被逐步地提供，俾使在一個水平週期1H期間，前時脈訊號之低位準之電壓與當前時脈訊號之低位準之電壓交疊。類似地，在二個水平週期2H期間，第二訊號中所包含之時脈訊號CLK1’至CLK4’被設定至低位準之電壓。時脈訊號CLK1’至CLK4’被逐步地提供，俾使在一個水平週期1H期間，前時脈訊號之低位準之電壓與當前時脈訊號之低位準之電壓交疊。第二訊號中所包含之第k個時脈訊號CLKk’被設定成使第k個時脈訊號CLKk’之低位準與第一訊號中所包含之第k個時脈訊號CLKk之低位準交疊。
然後，第一電路級ST1與第二電路級ST2同步(例如：同時)供應一掃描訊號至第一掃描線S1及第二掃描線S2。類似地，第三電路級ST3與第四電路級ST4同步(例如：同時)供應一掃描訊號至第三掃描線S3及第四掃描線S4。此處，在一局部週期(1H)期間，供應至第三掃描線S3之掃描訊號與供應至第一掃描線S1之掃描訊號交疊。
第7圖係為用於同步(例如：同時)供應一掃描訊號至掃描線之一驅動波形之波形圖。
以下，將結合第3圖及第7圖闡述電路級之運作過程。首先，同步(例如：同時)供應時脈訊號CLK1至CLK4以及CLK1’至CLK4’。然後，第一節點N1根據供應至第二輸入端子102之時脈訊號CLK4而被設定至低電壓。若第一節點N1被設定至低電壓，則第一電晶體M1被導通，俾使輸出端子106與第五輸入端子105彼此電性耦合。
隨後，控制訊號CS被供應至第五輸入端子105。若控制訊號CS被供應至第五輸入端子105，則控制訊號CS輸出至輸出端子106。輸出端子106供應控制訊號CS至掃描線S1，以作為一掃描訊號。此處，控制訊號CS被共同耦合至所有電路級之第五輸入端子105，藉此，掃描訊號被同步(例如：同時)供應至掃描線S1至Sn。
同時，當控制訊號CS被供應至第五輸入端子105時，藉由第一電容器C1之耦合，第一節點N1之電壓額外地降低。因此，在其中控制訊號CS被供應之週期期間，第一電晶體M1穩定地保持於導通狀態。
若控制訊號CS被供應至第五輸入端子105，則第七電晶體M7被導通。若第七電晶體M7被導通，則第一電源VDD之電壓被供應至第二節點N2。若第一電源VDD之電壓被供應至第二節點N2，則第二電晶體M2被設定至關斷狀態。
第8圖係為第2圖所示電路級之另一實施例之電路圖。在第8圖中，由相同之參考編號表示相同於第3圖所示之組件，故不贅述。
參照第8圖，在本實施例中，第3圖所示之各該第三電晶體M3、第四電晶體M4、第六電晶體M6、及第七電晶體M7係以複數個電晶體構造而成，因此，可最小化漏電流(leakage current)。
更具體而言，第三電晶體M3配置有複數個串聯耦合於第一輸入端子101與第二節點N2間之電晶體M3-1及M3-2。第三電晶體M3-1及M3-2之閘極耦合至第三輸入端子103。
第四電晶體M4配置有複數個串聯耦合於第四輸入端子104與第五電晶體M5間之電晶體M4-1及M4-2。第四電晶體M4-1及M4-2之閘極耦合至第三輸入端子103。
第六電晶體M6配置有複數個串聯耦合於第一節點N1與第二輸入端子102間之電晶體M6-1及M6-2。第六電晶體M6-1及M6-2之閘極耦合至第二輸入端子102。
第七電晶體M7配置有複數個串聯耦合於第二節點N2與第一電源VDD間之電晶體M7-1及M7-2。第七電晶體M7-1及M7-2之閘極耦合至第五輸入端子105。
除各該第三電晶體M3、第四電晶體M4、第六電晶體M6、及第七電晶體M7係以複數個電晶體構造而成以外，根據本實施例具有上述配置之電路級之運作過程類似或實質上相同於第3圖所示之電路級。故不贅述。
第9圖係為第2圖所示電路級之另一實施例之電路圖。在第9圖中，由相同之參考編號表示相同於第3圖所示之組件，故不贅述。
參照第9圖，根據本實施例之電路級ST1包含一第一驅動器210’、第二驅動器220及一輸出單元230。在對比本實施例與第3圖所示之實施例時，第五電晶體M5被移除，且第四電晶體M4之耦合配置發生改變。
第一驅動器210’所包含之一第四電晶體M4’位於第二輸 入端子102與第一節點N1之間。第四電晶體M4’之一閘極耦合至第二節點N2。第四電晶體M4’根據第二節點N2之電壓而控制第二輸入端子102與第一節點N1間之電性耦合。
以下，將結合第4圖及第9圖闡述該電路級之運作過程。首先，起動訊號SSP被供應至第一輸入端子101，以與供應至第三輸入端子103之第一時脈訊號CLK1交疊。
若第一時脈訊號CLK1被供應至第三輸入端子103，則第三電晶體M3被導通。若第三電晶體M3被導通，則第一輸入端子101與第二節點N2彼此電性耦合。在此種情形中，第二節點N2藉由供應至第一輸入端子101之起動訊號SSP而被設定至低電壓。若第二節點N2被設定至低電壓，則第二電晶體M2及第四電晶體M4’被導通。
若第二電晶體M2被導通，則輸出端子106與第四輸入端子104彼此電性耦合。在此種情形中，第四輸入端子104被設定至高電壓，因此，高電壓亦輸出至輸出端子106(即未供應掃描訊號)。
若第四電晶體M4’被導通，則第四輸入端子104之高電壓被供應至第一節點N1。若第一節點N1被設定至高電壓，則第一電晶體M1被關斷。
隨後，第二時脈訊號CLK2被供應至第四輸入端子104。供應至第四輸入端子104之第二時脈訊號CLK2經由第二電晶體M2而供應至輸出端子106。供應至輸出端子106之第二時脈訊號CLK2作為一掃描訊號輸出至掃描線S1。
同時，若第二時脈訊號CLK2被供應至第四輸入端子104，則 第九電晶體M9被導通。在此種情形中，第八電晶體M8根據施加至第一節點N1之高電壓而被設定至關斷狀態，因此即使第九電晶體M9被導通，第二節點N2仍穩定地保持低電壓。
在掃描訊號被供應至輸出端子106之後，第四時脈訊號CLK4被供應至第二輸入端子102。若第四時脈訊號CLK4被供應至第二輸入端子102，則第六電晶體M6被導通。若第六電晶體M6被導通，則第一節點N1藉由第四時脈訊號CLK4而降至低電壓。若第一節點N1被設定至低電壓，則第一電晶體M1被導通。若第一電晶體M1被導通，則來自第五輸入端子105之高電壓被供應至輸出端子106。
隨後，第一時脈訊號CLK1被供應至第三輸入端子103，俾使第三電晶體M3被導通。若第三電晶體M3被導通，則第一輸入端子101與第二節點N2彼此電性耦合。在此種情形中，起動訊號SSP未被供應至第一輸入端子101，故第二節點N2升高至高電壓。若第二節點N2被設定至高電壓，則第二電晶體M2及第四電晶體M4’被關斷。
隨後，第二時脈訊號CLK2被供應至第四輸入端子104，俾使第九電晶體M9被導通。在此種情形中，第八電晶體M8根據第一節點N1之電壓而被設定至導通狀態，因此輸出端子106與第二節點N2根據第九電晶體M9之導通而彼此電性耦合。此處，第二節點N2接收高電壓。
根據本發明之實施例，在重複上述過程之同時，掃描訊號被輸出至輸出端子106。
同時，儘管為便於例示而在本發明之實例性實施例中已闡述電晶體係為PMOS電晶體，但本發明並非僅限於此。換言之，電晶體亦可被 形成為NMOS電晶體。
綜上所述，一種有機發光顯示裝置包含：一資料驅動器，用以供應一資料訊號至資料線；一掃描驅動器，用以逐步地提供一掃描訊號至掃描線；以及一畫素單元，被配置成包含複數個耦合至掃描線及資料線之畫素。
當一掃描訊號被供應至一掃描線時，選擇該畫素單元中所包含之畫素，以自一資料線接收一資料訊號。畫素接收資料訊號後，根據資料訊號而產生具有一亮度(例如：一預定亮度)之光，進而顯示一影像。
該有機發光顯示裝置係藉由包含一3D驅動方法在內之各種驅動方法驅動。舉例而言，可藉由一種雙視方法(dual view method)驅動該有機發光顯示裝置，在該雙視方法中，配戴快門式眼鏡(shutter glass)之觀察者利用一高反應速度觀察不同影像。因此，需要具有一能夠供應一掃描訊號之掃描驅動器以適用於各種驅動方法。
在根據本發明實施例之電路級及使用該電路級之有機發光顯示裝置中，藉由控制時脈訊號，可以各種順序供應掃描訊號。亦即，根據本發明之實施例，掃描訊號可被逐步地提供或可被供應成在一週期(例如：一預定週期)期間與前掃描訊號交疊。此外，可同步(例如：同時)供應掃描訊號。
本文中已揭露各種實例性實施例，儘管使用各種具體用語，但該等用語僅用於通常意義且僅係為闡述性的，並非用以限制目的。在某些情形中，除非明確地指明，否則如在本申請案提出申請之前此項技術中具有通常知識者所理解，結合一特定實施例所闡述之特徵、特性、及/或元 件可單獨使用或可與結合其他實施例所闡述之特徵、特性、及/或元件組合使用。因此，熟習此項技術者應理解，在不背離由下文申請專利範圍及其等效形式所述之精神及範圍之條件下，可作出各種形式及細節上之變化。
101‧‧‧第一輸入端子
102‧‧‧第二輸入端子
103‧‧‧第三輸入端子
104‧‧‧第四輸入端子
105‧‧‧第五輸入端子
106‧‧‧輸出端子
210‧‧‧第一驅動器
220‧‧‧第二驅動器
230‧‧‧輸出單元
C1、C2‧‧‧第一電容器、第二電容器
CLK1~CLK4‧‧‧第一時脈訊號~第四時脈訊號
CS‧‧‧控制訊號
M1~M9‧‧‧第一電晶體~第九電晶體
N1、N2‧‧‧第一節點、第二節點
S1‧‧‧第一掃描線
SSP‧‧‧起動訊號
ST1‧‧‧第一電路級
VDD‧‧‧第一電源

Claims (23)

  1. 一種電路級(stage)，包含：一輸出單元，用以根據一第一節點之一電壓及一第二節點之一電壓而供應一掃描訊號至一輸出端子；一第一驅動器，用以控制該第一節點之電壓及該第二節點之電壓，俾當一起動訊號或一前電路級之一輸出訊號被供應至一第一輸入端子時，自該輸出單元供應該掃描訊號；以及一第二驅動器，用以根據被供應至一第二輸入端子、一第四輸入端子及一第五輸入端子之訊號而控制該第一節點之電壓及該第二節點之電壓，其中該第二驅動器包含串聯耦合於該輸出端子與該第二節點間之一第八電晶體及一第九電晶體，以及其中該第八電晶體之一閘極耦合至該第一節點，且該第九電晶體之一閘極耦合至該第四輸入端子。
  2. 如請求項1所述之電路級，其中該輸出單元包含：一第一電晶體，位於該第五輸入端子與該輸出端子之間，該第一電晶體具有一耦合至該第一節點之閘極；一第二電晶體，位於該輸出端子與該第四輸入端子之間，該第二電晶體具有一耦合至該第二節點之閘極；一第一電容器，位於該第一節點與該第五輸入端子之間；以及一第二電容器，位於該第二節點與該輸出端子之間。
  3. 如請求項1所述之電路級，其中該第二驅動器包含：一第六電晶體，位於該第一節點與該第二輸入端子之間，該第六電晶體具有一耦合至該第二輸入端子之閘極；以及一第七電晶體，位於該第二節點與一第一電源之間，該第七電晶體具有一耦合至該第五輸入端子之閘極。
  4. 如請求項3所述之電路級，其中該第一電源被設定至一閘極斷開電壓(gate-off voltage)。
  5. 如請求項3所述之電路級，其中該第六電晶體及該第七電晶體分別包含複數個串聯耦合之電晶體。
  6. 如請求項1所述之電路級，其中該第一驅動器包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至一第三輸入端子之閘極；一第四電晶體，位於該第四輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第三輸入端子之閘極；以及一第五電晶體，位於該第四電晶體與該第一節點之間，該第五電晶體具有一耦合至該第一輸入端子之閘極。
  7. 如請求項6所述之電路級，其中該第三電晶體及該第四電晶體分別包含複數個串聯耦合之電晶體。
  8. 如請求項1所述之電路級，其中該第一驅動器包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至一第三輸入端子之閘極；以及一第四電晶體，位於該第二輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第二節點之閘極。
  9. 一種有機發光顯示裝置，包含：複數個畫素，位於由複數掃描線及複數資料線界定之一區域中；一資料驅動器，用以供應複數資料訊號至該等資料線；以及一掃描驅動器，包含複數個電路級，該等電路級分別耦合至該等掃描線，以供應複數掃描訊號至該等掃描線，其中複數個奇數編號電路級被配置成由複數第一訊號及一控制訊號驅動，且複數個偶數編號電路級被配置成由複數第二訊號及該控制訊號驅動。
  10. 如請求項9所述之有機發光顯示裝置，其中各該電路級包含：一第一輸入端子，用以接收一起動訊號或一前電路級之一輸出訊號；一第二輸入端子、一第三輸入端子及一第四輸入端子，用以接收該等第一訊號或該等第二訊號； 一第五輸入端子，用以接收該控制訊號；以及一輸出端子，用以輸出該等掃描訊號其中之一對應者。
  11. 如請求項10所述之有機發光顯示裝置，其中該等電路級之一第一電路級之該第一輸入端子及一第二電路級之該第一輸入端子用以接收該起動訊號。
  12. 如請求項11所述之有機發光顯示裝置，其中該等電路級之一奇數編號電路級之該第一輸入端子用以接收該等電路級之一前奇數編號電路級之一輸出訊號，以及其中該等電路級之一偶數編號電路級之該第一輸入端子用以接收該等電路級之一前偶數編號電路級之一輸出訊號。
  13. 如請求項10所述之有機發光顯示裝置，其中各該第一訊號及各該第二訊號包含一第一時脈訊號、一第二時脈訊號、一第三時脈訊號及一第四時脈訊號，以及其中該第一時脈訊號至該第四時脈訊號逐步地被提供，俾使該第一時脈訊號至該第四時脈訊號之電壓不在一低位準處彼此交疊。
  14. 如請求項13所述之有機發光顯示裝置，其中該等第二訊號之一第k個時脈訊號具有一低位準電壓，該低位準電壓在至少一個週期中交疊該等第一訊號之一第k個時脈訊號之一低位準電壓，以及k係為1、2、3、或4。
  15. 如請求項13所述之有機發光顯示裝置，其中一第i個電路級及一第(i+1)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子分別用以接收該等第四時脈訊號、該等第一時脈訊號及該等第二時脈訊號，以及i係為1、9、或9之倍數，其中一第(i+2)個電路級及一第(i+3)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子分別用以接收該等第一時脈訊號、該等第二時脈訊號及該等第三時脈訊號，其中一第(i+4)個電路級及一第(i+5)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子分別用以接收該等第二時脈訊號、該等第三時脈訊號及該等第四時脈訊號；以及其中一第(i+6)個電路級及一第(i+7)個電路級之該等第二輸入端子、該等第三輸入端子及該等第四輸入端子分別用以接收該等第三時脈訊號、該等第四時脈訊號及該等第一時脈訊號。
  16. 如請求項10所述之有機發光顯示裝置，其中各該電路級包含：一輸出單元，用以根據一第一節點之一電壓及一第二節點之一電壓而供應該等掃描訊號其中之一對應者至該輸出端子；以及一第一驅動器及一第二驅動器，用以控制該第一節點及該第二節點之該等電壓。
  17. 如請求項16所述之有機發光顯示裝置，其中該輸出單元包含：一第一電晶體，位於該第五輸入端子與該輸出端子之間，該第一電晶體具有一耦合至該第一節點之閘極；一第二電晶體，位於該輸出端子與該第四輸入端子之間，該第二電晶體具有一耦合至該第二節點之閘極；一第一電容器，位於該第一節點與該第五輸入端子之間；以及一第二電容器，位於該第二節點與該輸出端子之間。
  18. 如請求項16所述之有機發光顯示裝置，其中該第一驅動器包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至一第三輸入端子之閘極；一第四電晶體，位於該第四輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第三輸入端子之閘極；以及一第五電晶體，位於該第四電晶體與該第一節點之間，該第五電晶體具有一耦合至該第一輸入端子之閘極。
  19. 如請求項18所述之有機發光顯示裝置，其中被供應至該第一輸入端子之該起動訊號或該前電路級之該輸出 訊號係與被供應至該第三輸入端子之一時脈訊號交疊。
  20. 如請求項16所述之有機發光顯示裝置，其中該第一驅動器包含：一第三電晶體，位於該第一輸入端子與該第二節點之間，該第三電晶體具有一耦合至該第三輸入端子之閘極；以及一第四電晶體，位於該第二輸入端子與該第一節點之間，該第四電晶體具有一耦合至該第二節點之閘極。
  21. 如請求項20所述之有機發光顯示裝置，其中被供應至該第一輸入端子之該起動訊號或該前電路級之該輸出訊號係與被供應至該第三輸入端子之一時脈訊號交疊。
  22. 如請求項16所述之有機發光顯示裝置，其中該第二驅動器包含：一第六電晶體，位於該第一節點與該第二輸入端子之間，該第六電晶體具有一耦合至該第二輸入端子之閘極；一第七電晶體，位於該第二節點與一第一電源之間，該第七電晶體具有一耦合至該第五輸入端子之閘極；以及一第八電晶體及一第九電晶體，串聯耦合於該輸出端子與該第二節點之間，其中該第八電晶體之一閘極耦合至該第一節點，且該第九電晶體之一閘極耦合至該第四輸入端子。
  23. 如請求項22所述之有機發光顯示裝置，其中該第一電源被設定至一閘極斷開電壓。
TW103105628A 2013-08-01 2014-02-20 電路級及使用該電路級之有機發光顯示裝置 TWI612512B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130091340A KR102069321B1 (ko) 2013-08-01 2013-08-01 스테이지 및 이를 이용한 유기전계발광 표시장치
??10-2013-0091340 2013-08-01

Publications (2)

Publication Number Publication Date
TW201506882A true TW201506882A (zh) 2015-02-16
TWI612512B TWI612512B (zh) 2018-01-21

Family

ID=52427194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105628A TWI612512B (zh) 2013-08-01 2014-02-20 電路級及使用該電路級之有機發光顯示裝置

Country Status (4)

Country Link
US (1) US10242626B2 (zh)
KR (1) KR102069321B1 (zh)
CN (1) CN104347028B (zh)
TW (1) TWI612512B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR102395869B1 (ko) * 2017-07-17 2022-05-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN109727572A (zh) * 2017-10-31 2019-05-07 昆山国显光电有限公司 一种像素电路和显示装置
KR102337527B1 (ko) * 2017-10-31 2021-12-09 엘지디스플레이 주식회사 전계 발광 표시장치
KR102508450B1 (ko) * 2018-05-08 2023-03-10 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR20200072635A (ko) * 2018-12-12 2020-06-23 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
KR20200085976A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986862B1 (ko) * 2009-01-29 2010-10-08 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101065322B1 (ko) 2010-03-16 2011-09-16 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR101108172B1 (ko) 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치
KR20130003252A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101813215B1 (ko) 2011-06-30 2018-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003250A (ko) 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101871425B1 (ko) * 2011-06-30 2018-06-28 삼성디스플레이 주식회사 주사구동부 및 이를 이용한 유기전계발광 표시장치
KR20130055253A (ko) * 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법

Also Published As

Publication number Publication date
TWI612512B (zh) 2018-01-21
US20150035732A1 (en) 2015-02-05
KR20150015682A (ko) 2015-02-11
US10242626B2 (en) 2019-03-26
KR102069321B1 (ko) 2020-02-12
CN104347028A (zh) 2015-02-11
CN104347028B (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
TWI612512B (zh) 電路級及使用該電路級之有機發光顯示裝置
CN108461065B (zh) 级电路及使用级电路的扫描驱动器
TWI591609B (zh) 級電路及包含該級電路之有機發光顯示器
TWI534781B (zh) Scan drive circuit and organic light emitting display
US9830856B2 (en) Stage circuit including a controller, drivers, and output units and scan driver using the same
TWI451388B (zh) 發光控制線驅動器及使用其之有機發光顯示器
US9294086B2 (en) Stage circuit and scan driver using the same
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
EP3410424A1 (en) Emission driver and display device including the same
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20130003250A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
TW201445555A (zh) 掃描驅動器
US9252747B2 (en) Stage circuits and scan driver using the same
US9589498B2 (en) Display driver and display device
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
CN103390385A (zh) 显示设备及其驱动方法
KR102103512B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치