KR102657137B1 - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR102657137B1 KR102657137B1 KR1020190055082A KR20190055082A KR102657137B1 KR 102657137 B1 KR102657137 B1 KR 102657137B1 KR 1020190055082 A KR1020190055082 A KR 1020190055082A KR 20190055082 A KR20190055082 A KR 20190055082A KR 102657137 B1 KR102657137 B1 KR 102657137B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- mode
- scan
- synchronization signal
- display device
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 208000013057 hereditary mucoepithelial dysplasia Diseases 0.000 description 4
- 230000002688 persistence Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/017—Head mounted
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/0149—Head-up displays characterised by mechanical features
- G02B2027/0161—Head-up displays characterised by mechanical features characterised by the relative positioning of the constitutive elements
- G02B2027/0163—Electric or electronic control thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
표시 장치는 표시부를 포함한다. 표시부는 주사선들 및 주사선들에 연결되는 화소들을 포함한다. 타이밍 제어부는 제1 모드 및 제2 모드로 동작하며, 외부로부터 제공되는 수직 동기 신호에 기초하여 개시 신호를 생성한다. 주사 구동부는 개시 신호에 기초하여 주사 신호를 생성하며, 주사 신호를 주사선들에 순차적으로 제공한다. 타이밍 제어부는, 제1 모드에서 수직 동기 신호의 펄스가 인가된 직후에 개시 신호를 생성하고, 제2 모드에서 수직 동기 신호의 펄스가 인가되기 직전에 개시 신호를 생성한다.
Description
본 발명의 실시예는 표시 장치에 관한 것이다.
표시 장치는 표시 패널 및 구동부를 포함한다. 표시 패널은 주사선들, 데이터선들 및 화소들을 포함한다. 구동부는 주사선들에 주사 신호를 순차적으로 제공하는 주사 구동부 및 데이터선들에 데이터 신호를 제공하는 데이터 구동부를 포함한다. 화소들 각각은 해당 주사선을 통해 제공되는 주사 신호에 응답하여 해당 데이터선을 통해 제공되는 데이터 신호에 대응하는 휘도로 발광한다.
최근에, 신체에 직접 착용될 수 있는 다양한 전자장치들, 즉, 웨어러블(Wearable) 장치가 개발되고 있으며, 표시 장치는 웨어러블 장치의 한 종류인 두부 장착 표시 장치(head mounted display device, 이하 "HMD"라 함)에 장착될 수 있다.
HMD는 빠른 반응성을 요구하며, 이에 따라, HMD에 장착된 표시 장치는 상대적으로 높은 주파수를 가지고 구동되며, 영상을 빠르게 재생(refresh)한다.
표시 장치는 구동 조건(예를 들어, 구동 주파수 등)이 다른 모드들에서 선택적으로 구동될 수 있으나, 모드 전환 과정에서 영상이 표시되지 않거나 끊기며, 휘도 감소 등의 표시 품질의 저하가 발생될 수 있다.
본 발명의 일 목적은 구동 조건이 다른 모드들간의 모드 전환 과정에서 끊김없는 영상(seamless image)을 표시할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 주사선들 및 상기 주사선들에 연결되는 화소들을 포함하는 표시부; 제1 모드 및 제2 모드로 동작하며, 외부로부터 제공되는 수직 동기 신호에 기초하여 개시 신호를 생성하는 타이밍 제어부; 및 상기 개시 신호에 기초하여 주사 신호를 생성하며, 상기 주사 신호를 상기 주사선들에 순차적으로 제공하는 주사 구동부를 포함한다. 여기서, 상기 타이밍 제어부는, 상기 제1 모드에서 상기 수직 동기 신호의 펄스가 인가된 직후에 상기 개시 신호를 생성하고, 상기 제2 모드에서 상기 수직 동기 신호의 펄스가 인가되기 직전에 상기 개시 신호를 생성한다.
일 실시예에 의하면, 상기 제1 모드에서 상기 제2 모드로 전환되기 직전의 제1 프레임 구간은 2개의 개시 신호들을 포함하고, 상기 수직 동기 신호의 상기 펄스는 프레임 구간의 시작을 나타낼 수 있다.
일 실시예에 의하면, 상기 제1 프레임 구간에서, 상기 개시 신호의 제1 펄스에 기초하여 생성된 주사 신호가 상기 주사선들에 제공된 직후에 상기 개시 신호는 제2 펄스를 가질 수 있다.
일 실시예에 의하면, 상기 제2 모드에서의 제2 프레임 구간의 폭은 상기 제1 모드에서의 상기 제1 프레임 구간의 폭보다 작을 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는 외부로부터 제공되는 수평 동기 신호에 기초하여 상기 개시 신호를 생성하며, 상기 제2 모드에서의 상기 수평 동기 신호의 주기는 상기 제1 모드에서의 상기 수평 동기 신호의 주기보다 작을 수 있다.
일 실시예에 의하면, 상기 제2 모드에서 상기 개시 신호가 생성되는 시점부터 상기 수직 동기 신호의 펄스가 인가되는 시점까지의 시간은, 상기 수평 동기 신호의 주기의 3배 이하일 수 있다.
일 실시예에 의하면, 상기 제2 프레임 구간에 포함된 수평 동기 신호의 펄스들의 개수는 상기 제1 프레임 구간에 포함된 수평 동기 신호의 펄스들의 개수와 같을 수 있다.
일 실시예에 의하면, 상기 타이밍 제어부는, 상기 수직 동기 신호를 기준으로 상기 수평 동기 신호의 펄스의 개수를 카운팅하여 카운팅 값을 출력하는 카운터(counter); 및 상기 카운팅 값을 기 설정된 값과 비교하여 상기 개시 신호를 생성하는 개시 신호 생성기를 포함할 수 있다.
일 실시예에 의하면, 상기 카운터는, 상기 제1 모드에서 상기 수평 동기 신호의 펄스의 개수를 카운팅하며, 상기 제2 모드에서 기준 값으로부터 상기 수평 동기 신호의 펄스의 개수를 역 카운팅할 수 있다.
일 실시예에 의하면, 상기 제2 모드에서 상기 개시 신호의 제1 펄스에 기초하여 생성된 주사 신호가 상기 주사선들에 제공되는 동안, 상기 개시 신호는 제2 펄스를 가질 수 있다.
일 실시예에 의하면, 상기 제2 모드에서 상기 주사선들 중 적어도 2개에 상기 주사 신호가 동시에 제공될 수 있다.
일 실시예에 의하면, 상기 표시부는 상기 주사선들 중 일부에 의해 상호 구분된 제1 표시 영역, 제2 표시 영역 및 제3 표시 영역을 포함하고, 상기 제1 표시 영역 및 제3 표시 영역은 상기 제1 모드에서 컬러 영상을 표시하고 상기 제2 모드에서 단색 영상을 표시하며, 상기 주사선들 중 상기 제2 표시 영역에 대응하는 제2 주사선에 상기 주사 신호가 제공되는 시점에, 상기 개시 신호는 제2 펄스를 가질 수 있다.
일 실시예에 의하면, 상기 제2 모드에서, 상기 주사선들 중 상기 제1 표시 영역에 대응하는 제1 주사선 및 상기 제3 표시 영역에 대응하는 제3 주사선에 상기 주사 신호가 동시에 제공될 수 있다.
일 실시예에 의하면, 상기 표시 장치는 데이터 신호를 생성하는 데이터 구동부를 더 포함하고, 상기 표시부는 데이터선들을 더 포함하며, 상기 화소들은 상기 데이터선들에 연결되고, 상기 제2 모드에서 상기 주사선들 중 상기 제1 표시 영역에 대응하는 제1 주사선에 주사 신호가 제공되는 동안, 상기 데이터 구동부는 상기 데이터선들에 블랙 색상에 대응하는 블랙 데이터를 제공할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 주사선들 및 상기 주사선들에 연결되는 화소들을 포함하는 표시부; 제1 모드 및 제2 모드로 동작하며, 외부로부터 제공되는 수직 동기 신호에 기초하여 개시 신호를 생성하는 타이밍 제어부; 및 상기 개시 신호에 기초하여 주사 신호를 생성하며, 상기 주사 신호를 상기 주사선들에 순차적으로 제공하는 주사 구동부를 포함하고, 상기 타이밍 제어부는, 상기 제1 모드에서 상기 수직 동기 신호의 펄스가 인가된 직후에 상기 개시 신호를 생성하고, 상기 제2 모드에서 상기 수직 동기 신호의 펄스가 인가되는 시점에 상기 개시 신호를 생성한다.
일 실시예에 의하면, 상기 표시부는 상기 주사선들 중 일부에 의해 상호 구분된 제1 표시 영역, 제2 표시 영역 및 제3 표시 영역을 포함하고, 상기 제1 표시 영역 및 제3 표시 영역은 상기 제1 모드에서 컬러 영상을 표시하고 상기 제2 모드에서 단색 영상을 표시하며, 상기 주사선들 중 상기 제1 표시 영역에 대응하는 제1 주사선들의 개수는, 상기 주사선들 중 상기 제3 표시 영역에 대응하는 제2 주사선들의 개수는 보다 많을 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 낮은 지속성(low persistence)를 가지고 영상을 표시하는 모드로 전환하여 구동되는 경우, 주사 신호의 기초가 되는 개시 신호를 수직 동기 신호보다 이전에 생성하거나, 수직 동기 신호와 동시에 생성할 수 있다. 따라서, 표시 장치는 모드 전환 과정에서 끊김없는 영상(seamless image)을 표시할 수 있다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치에 포함된 주사 구동부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 표시 장치에서 측정된 신호들의 일 예를 나타내는 파형도이다.
도 5는 도 1의 표시 장치에서 측정된 신호들의 비교예를 나타내는 파형도이다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 예를 나타내는 블록도이다.
도 7은 도 1의 표시 장치에서 측정된 신호들의 다른 예를 나타내는 파형도이다.
도 8은 도 1의 표시 장치에서 측정된 신호들의 또 다른 예를 나타내는 파형도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치에 포함된 주사 구동부의 일 예를 나타내는 블록도이다.
도 4는 도 1의 표시 장치에서 측정된 신호들의 일 예를 나타내는 파형도이다.
도 5는 도 1의 표시 장치에서 측정된 신호들의 비교예를 나타내는 파형도이다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 예를 나타내는 블록도이다.
도 7은 도 1의 표시 장치에서 측정된 신호들의 다른 예를 나타내는 파형도이다.
도 8은 도 1의 표시 장치에서 측정된 신호들의 또 다른 예를 나타내는 파형도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다.
한편, 도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시부(110)(또는, 표시 패널), 주사 구동부(120)(또는, scan driver, gate driver), 데이터 구동부(130)(또는, data driver, source driver), 타이밍 제어부(140)(또는, timing controller), 및 발광 구동부(150)(또는, emission driver)를 포함할 수 있다.
표시부(110)는 주사선들(SL1 내지 SLn, 단, n은 양의 정수)(또는, 게이트선들), 데이터선들(DL1 내지 DLm, 단, m은 양의 정수), 발광 제어선들(EL1 내지 ELn), 및 화소(PXL)를 포함할 수 있다. 화소(PXL)는 주사선들(SL1 내지 SLn), 데이터선들(DL1 내지 DLm), 및 발광 제어선들(EL1 내지 ELn)에 의해 구획된 영역(예를 들어, 화소 영역)에 배치될 수 있다.
화소(PXL)는 주사선들(SL1 내지 SLn) 중 적어도 하나, 데이터선들(DL1 내지 DLm) 중 하나, 및 발광 제어선들(EL1 내지 ELn) 중 적어도 하나에 연결될 수 있다. 예를 들어, 화소(PXL)는 주사선(SLi), 주사선(SLi)에 인접한 이전 주사선(SLi-1), 데이터선(DLj), 및 발광 제어선(ELi)에 연결될 수 있다(단, i 및 j 각각은 양의 정수).
화소(PXL)는 이전 주사선(SLi-1)을 통해 제공되는 주사 신호(또는, 이전 시점에 제공된 주사 신호, 이전 게이트 신호)에 응답하여 초기화되고, 주사선(SLi)을 통해 제공되는 주사 신호(또는, 현재 시점에 제공된 주사 신호, 게이트 신호)에 응답하여 데이터선(DLj)을 통해 제공되는 데이터 신호를 저장하거나 기록하며, 발광 제어선(ELi)을 통해 제공되는 발광 제어 신호에 응답하여 저장된 데이터 신호에 대응하는 휘도로 발광할 수 있다.
표시부(110)는 표시 영역들(DA1, DA2, DA3)을 포함할 수 있다. 예를 들어, 표시부(110)는 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 제3 표시 영역(DA3)을 포함할 수 있다. 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 제3 표시 영역(DA3)은 주사선들(SLi-1) 중 일부에 의해 상호 구분되며 상호 인접하여 배치될 수 있으나, 이에 한정되는 것은 아니다.
제1 표시 영역(DA1)은, 제1 내지 제p 주사선들(SL1 내지 SLp, 단 p는 n보다 작은 양의 정수), 제1 내지 제p 발광 제어선들(EL1 내지 ELp), 및 화소(PXL)를 포함할 수 있다.
제2 표시 영역(DA2)은, 제p+1 내지 제q 주사선들(SLp+1 내지 SLq, 단 q는 p보다 크고 n보다 작은 정수), 제p+1 내지 제q 발광 제어선들(ELp 내지 ELq), 및 화소(PXL)를 포함할 수 있다.
제3 표시 영역(DA3)은, 제q+1 내지 제n 주사선들(SLq+1 내지 SLn), 제q+1 내지 제n 발광 제어선들(ELq+1 내지 ELn), 및 화소(PXL)를 포함할 수 있다. 제q+1 내지 제n 주사선들(SLq+1 내지 SLn)의 개수(즉, n-q)는 제1 내지 제p 주사선들(SL1 내지 SLp)의 개수와 같을 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제q+1 내지 제n 주사선들(SLq+1 내지 SLn)의 개수(즉, n-q)는 제1 내지 제p 주사선들(SL1 내지 SLp)의 개수(즉, p)보다 작을 수도 있다.
실시예들에서, 표시 장치(100)는 제1 모드(또는, normal mode) 또는 제2 모드(또는, low persistence mode, 저전력 모드)에서 구동될 수 있다. 여기서, 제1 모드는 표시부(110) 전체에 영상을 표시하는 일반적인 모드이며, 제2 모드는 표시부(110) 중 일부에만 영상을 표시하거나, 영상(즉, 프레임 영상들)의 재생률을 높여 영상을 표시하는 모드일 수 있다. 예를 들어, 제1 모드에서 제1 표시 영역(DA1), 제2 표시 영역(DA2), 및 제3 표시 영역(DA3)에 영상이 표시되고, 제2 모드에서 제2 표시 영역(DA2)에 영상이 표시되되, 제1 표시 영역(DA1) 및 제3 표시 영역(DA3)에는 영상이 표시되지 않을 수 있다. 예를 들어, 표시 장치(100)가 웨어러블 장치(예를 들어, HMD)에 포함(또는, 장착)되거나, AOD(always on display) 영상(예를 들어, 시계 영상)을 표시하는 경우, 표시 장치(100)는 제2 모드에서 구동될 수 있다.
예를 들어, 표시 장치(100)가 웨어러블 장치에 포함되거나 웨어러블 장치로 기능하는 경우, 사용자(또는, 사용자의 눈)와 표시 장치(100)간의 이격거리에 따라 표시 장치(100)에 대한 사용자의 시야 범위가 달라질 수 있다. 이에 따라, 사용자의 시야 범위 이내인 제2 표시 영역(DA2)에는 보다 빠르게 재생(refresh)되는 영상(예를 들어, 칼라 영상)이 표시되고, 사용자의 시야 범위를 벗어난 제1 표시 영역(DA1) 및/또는 제3 표시 영역(DA3)에는 영상이 표시되지 않거나, 단색 영상(예를 들어, 블랙 색상의 블랙 영상)이 표시될 수 있다.
한편, 표시부(110)에는 제1 및 제2 전원전압들(VDD, VSS)이 제공될 수 있다. 제1 및 제2 전원전압들(VDD, VSS)은 화소(PXL)의 동작에 필요한 전압들이며, 제1 전원전압(VDD)은 제2 전원전압(VSS)의 전압 레벨보다 높은 전압 레벨을 가질 수 있다. 또한, 표시부(110)에는 초기화 전원전압(Vint)이 제공될 수도 있다. 제1 및 제2 전원전압들(VDD, VSS), 및 초기화 전원전압(Vint)은 별도의 전원 공급부로부터 표시부(110)에 제공될 수 있다.
주사 구동부(120)는 주사 제어 신호(SCS)에 기초하여 주사 신호를 생성하고, 주사 신호를 주사선들(SL1 내지 SLn)에 순차적으로 제공할 수 있다. 여기서, 주사 제어 신호(SCS)는 개시 신호(또는 스타트 펄스), 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 제공될 수 있다. 예를 들어, 주사 구동부(120)는 클럭 신호들을 이용하여 펄스 형태의 개시 신호에 대응하는 펄스 형태의 주사 신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터(shift register)(또는, 스테이지)를 포함할 수 있다.
발광 구동부(150)는 발광 구동 제어 신호(ECS)에 기초하여 발광 제어 신호를 생성하고, 발광 제어 신호를 발광 제어선들(EL1 내지 ELn)에 순차적으로 또는 동시에 제공할 수 있다. 여기서, 발광 구동 제어 신호(ECS)는 발광 개시 신호, 발광 클럭 신호들 등을 포함하고, 타이밍 제어부(140)로부터 제공될 수 있다. 예를 들어, 발광 구동부(150)는 발광 클럭 신호들을 이용하여 펄스 형태의 발광 개시 신호에 대응하는 펄스 형태의 발광 제어 신호를 순차적으로 생성 및 출력하는 쉬프트 레지스터를 포함할 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 제공되는 영상 데이터(DATA2) 및 데이터 제어 신호(DCS)에 기초하여 데이터 신호들을 생성하고, 데이터 신호들을 표시부(110)(또는, 화소(PXL))에 제공할 수 있다. 여기서, 데이터 제어 신호(DCS)는 데이터 구동부(130)의 동작을 제어하는 신호이며, 유효 데이터 신호의 출력을 지시하는 로드 신호(또는, 데이터 인에이블 신호) 등을 포함할 수 있다.
타이밍 제어부(140)는 외부(예를 들어, 그래픽 프로세서)로부터 입력 영상 데이터(DATA1) 및 제어 신호(CS)를 수신하고, 제어 신호(CS)에 기초하여 주사 제어 신호(SCS) 및 데이터 제어 신호(DCS)를 생성하며, 입력 영상 데이터(DATA1)를 변환하여 영상 데이터(DATA2)를 생성할 수 있다. 여기서, 제어 신호(CS)는 수직 동기 신호, 수평 동기 신호, 클럭 등을 포함할 수 있다. 수직 동기 신호는 프레임 데이터(즉, 하나의 프레임 영상이 표시되는 프레임 구간에 대응하는 데이터)의 시작을 나타내고, 수평 동기 신호는 데이터 행(즉, 프레임 데이터에 포함된 복수의 데이터 행들 중 하나의 데이터 행)의 시작을 나타낼 수 있다. 예를 들어, 타이밍 제어부(140)는 RGB 포맷의 입력 영상 데이터(DATA1)를 표시부(110) 내 화소 배열에 부합하는 RGBG 포맷의 영상 데이터(DATA2)로 변환할 수 있다.
실시예들에서, 타이밍 제어부(140)는 제어 신호(CS)에 포함된 수직 동기 신호 및 수평 동기 신호에 기초하여 개시 신호를 생성할 수 있다.
일 실시예에서, 타이밍 제어부(140)는, 제1 모드에서 수직 동기 신호의 펄스가 인가된 직후에 개시 신호를 생성하고, 제2 모드에서 수직 동기 신호의 펄스가 인가되기 직전에 개시 신호를 생성할 수 있다. 타이밍 제어부(140)에서 개시 신호를 생성하는 구성에 대해서는 도 7을 참조하여 후술하기로 한다.
한편, 주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 발광 구동부(150) 중 적어도 하나는 표시부(110)에 형성되거나, IC로 구현되어 테이프 캐리어 패키지 형태로 표시부(110)에 연결될 수 있다. 또한, 주사 구동부(120), 데이터 구동부(130), 타이밍 제어부(140), 및 발광 구동부(150) 중 적어도 2개는 하나의 IC로 구현될 수도 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 화소(PXL)는 제1 내지 제7 트랜지스터들(T1 내지 T7), 스토리지 커패시터(Cst) 및 발광 소자(LD)를 구비할 수 있다.
제1 내지 제7 트랜지스터들(T1 내지 T7) 각각은 P형 트랜지스터로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 적어도 일부는 N형 트랜지스터로 구현될 수도 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 제2 노드(N2)에 연결되거나, 제5 트랜지스터(T5)를 경유하여 제1 전원선(즉, 제1 전원전압(VDD)이 인가된 전원선)에 접속될 수 있다. 제1 트랜지스터(T1)의 제2 전극은 제1 노드(N1)에 연결되거나, 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 애노드에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(T1)는 제3 노드(N3)의 전압에 대응하여 제1 전원선으로부터 발광 소자(LD)를 경유하여 제2 전원선(즉, 제2 전원전압(VSS)을 전달하는 전원선)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 데이터선(DLj)과 제2 노드(N2) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 주사선(SLi)에 접속될 수 있다. 제2 트랜지스터(T2)는 주사선(SLi)으로 주사 신호가 공급될 때 턴-온되어 데이터선(DLj)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 노드(N1) 및 제3 노드(N3) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 주사선(SLi)에 접속될 수 있다. 제3 트랜지스터(T3)는 주사선(SLi)으로 주사 신호가 공급될 때 턴-온되어 제1 노드(N1) 및 제3 노드(N3)를 전기적으로 접속시킬 수 있다. 따라서, 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
스토리지 커패시터(Cst)는 제1 전원선과 제3 노드(N3) 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
제4 트랜지스터(T4)는 제3 노드(N3)와 초기화 전원선(즉, 초기화 전원전압(Vint)을 전달하는 전원선) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 이전 주사선(SLi-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 이전 주사선(SLi-1)으로 주사 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원전압(Vint)을 공급할 수 있다. 여기서, 초기화 전원전압(Vint)은 데이터 신호보다 낮은 전압 레벨을 갖도록 설정될 수 있다.
제5 트랜지스터(T5)는 제1 전원선과 제2 노드(N2) 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(ELi)에 접속될 수 있다. 제5 트랜지스터(T5)는 발광 제어선(ELi)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제6 트랜지스터(T6)는 제1 노드(N1)와 발광 소자(LD) 사이에 접속될 수 있다. 제6 트랜지스터(T6) 게이트 전극은 발광 제어선(ELi)에 접속될 수 있다. 제6 트랜지스터(T6)는 발광 제어선(ELi)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온될 수 있다.
제7 트랜지스터(T7)는 초기화 전원선과 발광 소자(LD)의 애노드 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 주사선(SLi)에 접속될 수 있다. 제7 트랜지스터(T7)는 주사선(SLi)으로 주사 신호가 공급될 때 턴-온되어 초기화 전원전압(Vint)을 발광 소자(LD)의 애노드로 공급할 수 있다.
발광 소자(LD)의 애노드는 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원선에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류에 대응하여 소정 휘도의 빛을 생성할 수 있다. 발광 소자(LD)로 전류가 흐르도록, 제1 전원전압(VDD)은 제2 전원전압(VSS)보다 높은 전압 레벨을 갖도록 설정될 수 있다.
도 3은 도 1의 표시 장치에 포함된 주사 구동부의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 주사 구동부(120)는 스테이지들(ST1 내지 ST4)(또는, 주사 스테이지들, 주사 스테이지 회로들)을 포함할 수 있다. 스테이지들(ST1 내지 ST4)은 각각 대응하는 주사선들(SL1 내지 SL4)에 연결되고, 클럭 신호선들(즉, 클럭 신호들(CLK1, CLK2)을 전송하는 신호선들)에 공통적으로 연결될 수 있다. 스테이지들(ST1 내지 ST4)은 실질적으로 동일한 회로 구조를 가질 수 있다.
스테이지들(ST1 내지 ST4) 각각은 제1 입력 단자(101), 제2 입력 단자(102), 제3 입력 단자(103), 및 출력 단자(104)를 포함할 수 있다.
제1 입력 단자(101)는 캐리 신호를 수신할 수 있다. 여기서, 캐리 신호는 개시 신호(FLM)(또는, 스타트 펄스) 또는 이전 스테이지(또는, 전단 스테이지)의 출력 신호(즉, 주사 신호)를 포함할 수 있다. 예를 들어, 제1 스테이지(ST1)의 제1 입력 단자(101)는 개시 신호(FLM)를 수신하고, 나머지 스테이지들(ST2 내지 ST4)의 제1 입력 단자(101)는 이전 스테이지의 주사 신호를 수신할 수 있다. 즉, 해당 스테이지의 이전 스테이지의 주사 신호가 캐리 신호로서 해당 스테이지에 제공될 수 있다.
제1 스테이지(ST1)의 제2 입력 단자(102)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신하고, 제3 입력 단자(103)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신할 수 있다. 제2 스테이지(ST2)의 제2 입력 단자(102)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신하고, 제3 입력 단자(103)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신할 수 있다. 제1 스테이지(ST1)와 유사하게, 제3 스테이지(ST3)의 제2 입력 단자(102)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신하고, 제3 입력 단자(103)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신할 수 있다. 제2 스테이지(ST2)와 유사하게, 제4 스테이지(ST4)의 제2 입력 단자(102)는 제2 클럭 신호선과 연결되어 제2 클럭 신호(CLK2)를 수신하고, 제3 입력 단자(103)는 제1 클럭 신호선과 연결되어 제1 클럭 신호(CLK1)를 수신할 수 있다. 즉, 제1 클럭 신호선 및 제2 클럭 신호선은 각 스테이지의 제2 입력 단자(102) 및 제3 입력 단자(103)에 교번하여 연결되거나, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 각 스테이지의 제2 입력 단자(102) 및 제3 입력 단자(103)에 교번하여 제공될 수 있다.
제1 클럭 신호선을 통해 제공되는 제1 클럭 신호(CLK1)의 펄스들 및 제2 클럭 신호선을 통해 제공되는 제2 클럭 신호(CLK2)의 펄스들은 시간적으로 서로 중첩되지 않을 수 있다. 이때, 펄스들 각각은 게이트 온 전압 레벨(또는, 턴-온 전압 레벨)일 수 있다. 여기서, 게이트 온 전압 레벨은 스테이지들(ST1 내지 ST4)에 구비된 트랜지스터의 게이트 전극에 제공되어, 트랜지스터를 턴-온시키는 전압 레벨일 수 있다.
스테이지들(ST1 내지 ST4)은 제1 전압(VGH)(또는, 고전압 레벨) 및 제2 전압(VGL)(또는, 저전압 레벨)을 수신할 수 있다. 제1 전압(VGH)은 게이트 오프 전압 레벨(또는, 턴-오프 전압 레벨)로, 제2 전압(VGL)은 게이트 온 전압 레벨로 설정될 수 있다.
도 4는 도 1의 표시 장치에서 측정된 신호들의 일 예를 나타내는 파형도이다. 도 4에는 제1 모드에서 구동되는 표시 장치에서 측정된 신호들이 도시되어 있다.
도 1 및 도 4를 참조하면, 수직 동기 신호(Vsync)는 프레임 영상이 표시되는 프레임 구간(또는, 프레임 구간의 시작 시점)을 정의하고, 수평 동기 신호(Hsync)는 주사 구동부(120)에서 주사 신호를 출력하거나, 데이터 구동부(130)에서 데이터 신호를 출력하는 수평 구간을 정의한다.
수평 동기 신호(Hsync)는 주기적으로 논리 로우 레벨을 가지는 펄스 신호일 수 있다. 수평 동기 신호(Hsync)의 주기는 1 수평 시간으로 정의될 수 있다.
제1 시점(t1)에서, 수직 동기 신호(Vsync)는 논리 하이 레벨에서 논리 로우 레벨로 천이될 수 있다. 수직 동기 신호(Vsync)는 수평 동기 신호(Hsync)의 펄스 폭과 동일한 펄스 폭을 가질 수 있으나, 이에 한정되는 것은 아니다.
제2 시점(t2)에서, 개시 신호(FLM)는 논리 하이 레벨(또는, 게이트 오프 전압 레벨)에서 논리 로우 레벨(또는, 게이트 온 전압 레벨)로 천이될 수 있다. 도 4에서, 제2 시점(t2)은 제1 시점(t1)으로부터 1 수평 시간만큼 이후의 시점인 것으로 도시되어 있으나, 이에 한정되는 것은 아니다.
도 4에 도시된 제1 시간(FLTE_H)은 수평 동기 신호(Vsync)를 기준으로 개시 신호(FLM)의 출력 시점을 정의한 시간으로, 기 설정되며, 예를 들어, 제1 시간(FLTE_H)은 2 수평 시간 이상일 수도 있다.
타이밍 제어부(140, 도 1 참조)는 수직 동기 신호(Vsync)의 펄스와 수평 동기 신호(Hsync)의 펄스에 기초하여 논리 로우 레벨을 가지는 개시 신호(FLM)를 생성하며, 수직 동기 신호(Vsync)의 펄스가 발생한 시점으로부터 특정 시간만큼 경과된 시점에 논리 로우 레벨의 개시 신호(FLM)를 출력할 수 있다. 예를 들어, 타이밍 제어부(140)는 수직 동기 신호(Vsync)의 펄스가 발생한 제1 시점(t1)으로부터 1 수평 시간만큼 경과된 제2 시점(t2)에 논리 로우 레벨의 개시 신호(FLM)를 출력할 수 있다.
한편, 개시 신호(FLM)의 펄스 폭은 2 수평 시간인 것으로 도시되어 있으나, 이에 한정되는 것은 아니며, 필요에 따라 개시 신호(FLM)의 펄스 폭은 1 수평 시간 또는 3 수평 시간 이상일 수도 있다.
제3 시점(t3)에서, 개시 신호(FLM)는 논리 로우 레벨에서 논리 하이 레벨로 천이될 수 있다.
또한, 제3 시점(t3)에서, 제1 주사 신호(GW[1])(즉, 도 1을 참조하여 설명한 제1 주사선(SL1)에 제공되는 주사 신호)는 논리 하이 레벨에서 논리 로우 레벨로 천이될 수 있다. 즉, 도 3을 참조하여 설명한 주사 구동부(120)는 논리 로우 레벨의 개시 신호(FLM)에 대응하는 제1 주사 신호(GW[1])를 출력할 수 있다.
도 3을 참조하여 설명한 주사 구동부(120)의 구성에 따라, 주사 신호들(GW[1] 내지 GW[n])이 순차적으로 논리 로우 레벨을 가지며, 논리 로우 레벨을 가지는 주사 신호들(GW[1] 내지 GW[n])이 주사선들(SL1 내지 SLn, 도 1 참조)에 순차적으로 제공될 수 있다. 예를 들어, 제4 시점(t4)에서 논리 로우 레벨의 제i 주사 신호(GW[i])가 제i 주사선(SLi, 도 1 참조)에 제공될 수 있다.
제5 시점(t5)에서 제n 주사선(SLn, 도 1 참조)에 제공되는 제n 주사 신호(GW[n])가 논리 하이 레벨에서 논리 로우 레벨로 천이되고, 제6 시점(t6)에서 제n 주사 신호(GW[n])가 논리 하이 레벨로 천이될 수 있다.
데이터 구동부(130, 도 1 참조)로부터 출력되는 데이터 신호는 주사 신호들(GW[1] 내지 GW[n])이 순차적으로 출력되는 기간(즉, 제3 시점(t3) 및 제6 시점(t6) 사이의 구간)에서 유효한 값(Normal DATA)(또는, 유효한 값에 대응하는 전압)을 가질 수 있다. 논리 로우 레벨의 주사 신호들(GW[1] 내지 GW[n])이 순차적으로 출력되는 기간은 표시 구간(또는, 기록 구간)으로 정의될 수 있다.
이후, 제7 시점(t7)에서, 수직 동기 신호(Vsync)는 논리 하이 레벨에서 논리 로우 레벨로 천이될 수 있다.
제2 시점(t2)에 대응하는 제8 시점(t8)에서, 개시 신호(FLM)는 논리 하이 레벨에서 논리 로우 레벨로 천이되며, 제3 시점(t3)에 대응하는 제9 시점(t9)에서, 제1 주사 신호(GW[1])는 논리 하이 레벨에서 논리 로우 레벨로 천이될 수 있다.
즉, 제1 시점(t1)과 제7 시점(t7) 사이의 구간이 하나의 프레임 구간(예를 들어, 제1 프레임 구간(FRAME1))으로 정의되며, 표시 장치(100)는 프레임 구간을 주기로 반복적으로 동작할 수 있다.
한편, 프레임 구간 중 논리 로우 레벨의 주사 신호들(GW[1] 내지 GW[n])이 출력되지 않는 구간 동안, 데이터 신호는 무효한 값(invalid value)(또는, 무효한 값에 대응하는 전압)을 가질 수 있다. 예를 들어, 제1 시점(t1) 및 제3 시점(t3) 사이의 구간, 제6 시점(t6) 및 제9 시점(t9) 사이의 구간 등에서, 데이터 신호는 블랙 영상(또는, 블랙 색상, 블랙 계조값)에 대응하는 전압을 가질 수 있다.
프레임 구간 중 논리 로우 레벨의 주사 신호들(GW[1] 내지 GW[n])이 출력되지 않는 구간(예를 들어, 제6 시점(t6) 및 제9 시점(t9) 사이의 구간), 즉, 표시 구간의 종료 시점과 다음 표시 구간의 시작 시점 사이의 구간은, 제1 포치 구간(P_PORCH1)(또는, vertical porch, 블랭크 구간)으로 정의될 수 있다.
도 5는 도 1의 표시 장치에서 측정된 신호들의 비교예를 나타내는 파형도이다. 도 5에는 제2 모드에서 구동되는, 또는, 제1 모드에서 제2 모드로 모드가 전환되는 표시 장치(100)에서 측정된 신호들이 도시되어 있다.
도 1, 도 4, 및 도 5를 참조하면, 제1 프레임 구간(FRAME1)에서 표시 장치(100)의 동작은, 도 4를 참조하여 설명한 표시 장치(100)의 동작과 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
제3 시점(t3) 및 제7 시점(t7) 사이의 구간에서(즉, 표시 구간에서), 도 1을 참조하여 설명한 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사선들(SL1 내지 SLp)에 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])이 순차적으로 제공되고, 이후, 제2 표시 영역(DA2)에 대응하는 제p+1 내지 제q 주사선들(SLp+1 내지 SLp)에 제p+1 내지 제q 주사 신호들(GW[p+1] 내지 GW[q])이 순차적으로 제공되며, 이후, 제3 표시 영역(DA3)에 대응하는 제q+1 내지 제n 주사선들(SLq+1 내지 SLn)에 제q+1 내지 제n 주사 신호들(GW[q+1] 내지 GW[n])이 순차적으로 제공될 수 있다.
한편, 제1 프레임 구간(FRAME1)에서, 또는 제1 프레임 구간(FRAME1) 이전에, 표시 장치(100)의 모드를 제1 모드에서 제2 모드로 전환하도록 하는 모드 제어 신호가 외부(예를 들어, 그래픽 프로세서)로부터 표시 장치(100, 도 1 참조)(또는, 타이밍 제어부(140))에 제공될 수 있다.
제7 시점(t7)에서, 모드 제어 신호에 따라 표시 장치(100)는 제2 모드로 전환되기 시작할 수 있다.
실시예들에서, 수평 동기 신호(Hsync)의 주기는 감소될 수 있다. 예를 들어, 표시 장치(100)가 제2 모드로 구동되는 제2 프레임 구간(FRAME2)(및 제3 프레임 구간(FRAME3))에서 수평 동기 신호(Hsync)의 제2 주기(PW2)(즉, 제2 모드에서의 1 수평 시간)는 표시 장치(100)가 제1 모드로 구동되는 제1 프레임 구간(FRAME1)에서 수평 동기 신호(Hsync)의 제1 주기(PW1)의 약 60%로 감소될 수 있다.
이 경우, 프레임 구간의 폭이 감소되고, 프레임 영상이 상대적으로 짧은 시간 동안 상대적으로 낮은 지속성(low persistence)를 가지고 표시되며, 모션 블러(motion blur) 등과 같은 표시 품질의 저하가 완화되거나 방지될 수 있다.
또한, 표시 장치(100)가 제2 모드로 구동되는 제2 프레임 구간(FRAME2)에서, 도 4를 참조하여 설명한 포치 구간(P_PORCH1)(즉, 논리 로우 레벨의 주사 신호들(GW[1] 내지 GW[n])이 출력되지 않는 구간)이 제거될 수 있다.
이 경우, 프레임 구간의 폭이 감소되고, 프레임 영상은 보다 낮은 지속성을 가지며, 표시 품질의 저하가 보다 완화될 수 있다.
제1 포치 구간(P_PORCH1)을 배제하기 위해, 이전 프레임 구간에서 마지막 주사 신호가 출력된 직후에, 현재 프레임 구간에서 첫번째 주사 신호가 출력되어야 하며, 개시 신호(FLM)는 이전 프레임 구간(또는, 이전 프레임 구간에서 논리 로우 레벨의 주사 신호들(GW[1] 내지 GW[n])이 출력되는 구간)의 마지막에 생성되어야 한다.
도 5에 도시된 바와 같이, 개시 신호(FLM)는 제11 시점(t11)에서 논리 로우 레벨의 펄스를 가질 수 있다. 제11 시점(t11)은 논리 로우 레벨의 수직 동기 신호(Vsync)가 나타난 제7 시점(t7)으로부터 제1 시간(FLTE_H)만큼 이후의 시점일 수 있다. 제1 시간(FLTE_H)은 제2 모드에서 프레임 구간의 폭과 거의 같은 폭을 가질 수 있다.
개시 신호(FLM)가 제1 시간(FLTE_H)만큼 지연됨에 따라, 제2 프레임 구간(FRAME2)에서, 주사 신호들(GW[1] 내지 GW[n])이 출력되지 않을 수 있다.
이 경우, 제1 프레임 구간(FRAME1)에서 주사 신호들(GW[1] 내지 GW[n])에 의해 화소(PXL, 도 2 참조)에 기록된 데이터 신호가 유지되고, 화소(PXL)는 기 기록된 데이터 신호에 기초하여 제2 프레임 구간(FRAME2) 동안(또는, 제1 지연 시간(P_DELAY1) 동안) 추가적으로 발광할 수 있다.
도 2를 참조하여 설명한 제1 트랜지스터(T1)를 통해 발광 소자(LD)에 흐르는 구동 전류는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통해 누설되고, 시간이 경과함에 따라 누설 전류에 의해 제3 노드(N3)의 전압이 변화하며, 구동 전류가 지속적으로 감소되며 화소(PXL)의 휘도가 저하될 수 있다. 하나의 프레임 구간 동안 휘도 저하는 목표 휘도의 1% 이내이므로 제1 프레임 구간(FRAME1)에서의 휘도 저하(또는, 표시 장치(100)가 제1 모드로 구동되는 동안의 휘도 저하)는 사용자에게 시인되지 않을 수 있다. 그러나, 제2 프레임 구간(FRAME2) 동안 휘도가 추가로 저하되는 경우, 제2 프레임 구간(FRAME2)에서의 휘도 저하는 사용자에게 시인될 수 있다.
제12 시점(t12)에서, 개시 신호(FLM)가 논리 로우 레벨에서 논리 하이 레벨로 천이되고, 개시 신호(FLM)에 응답하여 주사 신호들(GW[1] 내지 GW[n])이 순차적으로 논리 로우 레벨을 가질 수 있다.
예를 들어, 제12 시점(t12) 및 제14 시점(t14) 사이의 구간에서, 도 1을 참조하여 설명한 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])이 순차적으로 논리 로우 레벨을 가질 수 있다. 제14 시점(t14) 및 제15 시점(t15) 사이의 구간에서, 제2 표시 영역(DA2)에 대응하는 제p+1 내지 제q 주사 신호들(GW[p+1] 내지 GW[q])이 순차적으로 논리 로우 레벨을 가질 수 있다.
한편, 제13 시점(t13)에서, 수직 동기 신호(Vsync)가 논리 로우 레벨의 펄스를 가지고, 이에 대응하여 제15 시점(t15) 직전에 개시 신호(FLM)가 논리 로우 레벨의 펄스를 가지고, 제15 시점(t15)에서 제1 주사 신호(GW[1])가 다시 논리 로우 레벨을 가질 수 있다.
또한, 제15 시점(t15)에서, 제q+1 주사 신호(GW[q+1])가 논리 로우 레벨을 가지며, 제15 시점(t15) 및 제16 시점(t16) 사이의 구간에서, 제3 표시 영역(DA3)에 대응하는 제q+1 내지 제n 주사 신호들(GW[q+1] 내지 GW[n])이 순차적으로 논리 로우 레벨을 가질 수 있다.
즉, 제2 모드에서, 도 1을 참조하여 설명한 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사선들(SL1 내지 SLp)에 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])이 순차적으로 제공되고, 이와 동시에, 제3 표시 영역(DA3)에 대응하는 제q+1 내지 제n 주사선들(SLq+1 내지 SLn)에 제q+1 내지 제n 주사 신호들(GW[q+1] 내지 GW[n])이 순차적으로 제공될 수 있다.
도 1을 참조하여 설명한 바와 같이, 제2 모드에서 제1 표시 영역(DA1) 및 제3 표시 영역(DA3)에는 동일한 블랙 영상이 표시되고, 이에 따라 제1 표시 영역(DA1) 및 제3 표시 영역(DA3)에는 동일한 블랙 계조값에 대응하는 데이터 신호가 제공될 수 있다. 따라서, 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사선들(SL1 내지 SLp) 및 제3 표시 영역(DA3)에 대응하는 제q+1 내지 제n 주사선들(SLq+1 내지 SLn)에 주사 신호를 동시에 제공되고, 프레임 구간의 폭이 보다 감소될 수 있다.
제2 모드에서 제1 표시 영역(DA1)(및 제3 표시 영역(DA3))은 블랙 영상이 표시되므로, 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])이 논리 로우 레벨을 가지는 제12 시점(t12) 및 제14 시점(t14) 사이의 구간에서, 데이터 신호는 블랙 계조값에 대응하는 전압을 가질 수 있다. 수직 동기 신호(Vsync)를 기준으로(예를 들어, 제13 시점(t13)을 기준으로) 구분된 이전 블랙 구간(VFP)(또는, vertical front porch) 및 이후 블랙 구간(VBP)(또는, vertical back porch) 동안 데이터 신호는 블랙 계조값에 대응하는 전압을 가질 수 있다. 이전 블랙 구간(VFP) 및 이후 블랙 구간(VBP), 즉, 제12 시점(t12) 및 제14 시점(t14) 사이의 구간은 블랙 구간으로 통칭될 수 있다.
한편, 제2 모드에서 제2 표시 영역(DA2)에는 영상이 표시되므로, 제2 표시 영역(DA2)에 대응하는 제p+1 내지 제q 주사 신호들(GW[p+1] 내지 GW[q])이 논리 로우 레벨을 가지는 제14 시점(t14) 및 제15 시점(t15) 사이의 구간에서, 데이터 신호는 유효한 값(LPM DATA)를 가질 수 있다.
도 5를 참조하여 설명한 바와 같이, 제p 주사 신호(GW[p])(즉, 제2 표시 영역(DA2)에 제공되는 마지막 주사 신호)가 논리 레벨을 가지는 시점에서, 개시 신호(FLM)가 논리 로우 레벨의 펄스를 가지도록, 개시 신호(FLM)가 수직 동기 신호(Vsync)를 기준으로 제1 시간(FLTE_H)(약, 1 프레임 구간)만큼 지연될 수 있다. 다만, 제1 시간(FLTE_H)동안 휘도가 추가로 저하되어, 사용자에게 시인될 수 있다.
따라서, 본 발명의 실시예들에 따른 표시 장치(100)는 개시 신호(FLM)를 수직 동기 신호(Vsync)가 논리 로우 레벨의 펄스를 가지는 시점보다 이전에, 또는 상기 시점과 동시에, 논리 로우 레벨의 개시 신호(FLM)를 생성할 수 있다.
도 6은 도 1의 표시 장치에 포함된 타이밍 제어부의 일 예를 나타내는 블록도이다. 도 6에는 개시 신호(FLM)를 생성하는 기능을 중심으로 타이밍 제어부(140)가 간략하게 도시되어 있다.
도 1, 도 5 및 도 6을 참조하면, 타이밍 제어부(140)는 카운터(610)(또는, 카운팅 회로) 및 개시 신호 생성기(620)(또는, 개시 신호 생성회로)를 포함할 수 있다. 카운터(610) 및 개시 신호 생성기(620)는 논리 회로로 구현될 수 있다.
카운터(610)는 수직 동기 신호(Vsync)를 기준으로 수평 동기 신호(Hsync)의 펄스(또는, 펄스의 개수)를 카운팅 하며, 펄스의 카운팅 값(CV)을 출력할 수 있다.
도 5를 참조하여 예를 들어, 카운터(610)는 수직 동기 신호(Vsync)의 펄스가 인가된 제1 시점(t1)에서 수평 동기 신호(Hsync)의 펄스를 카운팅하기 시작하며, 수직 동기 신호(Vsync)의 다음 펄스가 인가되는 제7 시점(t7)에서 카운팅 값을 리셋하고, 다시 수평 동기 신호(Hsync)의 펄스를 카운팅할 수 있다.
제2 모드에서의 제2 프레임 구간(FRAME2)(및/또는 제3 프레임 구간(FRAME3))에 포함된 수평 동기 신호(Hsync)의 펄스의 개수는, 제1 모드에서의 제1 프레임 구간(FRAME1)에 포함된 수평 동기 신호(Hsync)의 펄스의 개수와 같을 수 있다. 다만, 이에 한정되는 것은 아니다.
실시예들에서, 카운터(610)는 모드 전환 제어 신호(C_LPM)(또는, 제1 모드로부터 제2 모드로의 모드 전환 신호)에 응답하여 수직 동기 신호(Vsync)를 기준으로 역방향으로 수평 동기 신호(Hsync)의 펄스를 카운팅할 수 있다. 여기서, 모드 전환 제어 신호(C_LPM)는 표시 장치(100)의 모드를 제1 모드에서 제2 모드로 전환하도록 하는 모드 제어 신호로, 도 1을 참조하여 설명한 제어 신호(CS)에 포함되며, 외부(예를 들어, 그래픽 프로세서)로부터 타이밍 제어부(140)에 제공될 수 있다.
도 5를 참조하여 예를 들면, 카운터(610)는 수직 동기 신호(Vsync)의 펄스가 인가된 제1 시점(t1)에서 기준 값(또는, 기준 개수)으로부터 수평 동기 신호(Hsync)의 펄스를 역카운팅하기 시작할 수 있다.
예를 들어, 제1 모드에서 카운터(610)가 수평 동기 신호(Hsync)를 순방향으로 카운팅하는 경우, 카운터(610)는 제3 시점(t3)에서 3의 카운팅 값(CV)을 출력할 수 있다. 다른 예로, 제2 모드에서 카운터(610)가 수평 동기 신호(Hsync)를 역방향으로 카운팅하는 경우, 카운터(610)는 제5 시점(t5)에서 3의 카운팅 값(CV)을 출력할 수 있다. 이에 따른 표시 장치(100)의 동작에 대해서는 도 7을 참조하여 후술하기로 한다.
개시 신호 생성기(620)는 카운팅 값(CV)과 기 설정된 값을 비교하고, 카운팅 값(CV)이 기 설정된 값과 같은 경우, 수평 동기 신호(Hsync)에 기초하여 개시 신호(FLM)를 생성할 수 있다. 생성된 개시 신호(FLM)는 주사 구동부(120)에 제공될 수 있다.
도 5를 참조하여 예를 들면, 개시 신호 생성기(620)는 제2 시점(t2)에(또는, 제2 시점(t2) 직전에) 1의 카운팅 값(CV)을 수신하고, 1의 카운팅 값(CV)이 기 설정된 값(예를 들어, 1의 값)과 같은 경우, 수평 동기 신호(Hsync)를 샘플링 및 홀딩 시켜, 개시 신호(FLM)를 생성할 수 있다.
도 6을 참조하여 설명한 바와 같이, 타이밍 제어부(140)는 제1 모드에서 수평 동기 신호(Hsync)의 펄스를 순방향으로 카운팅하여 수직 동기 신호(Hsync)의 펄스가 인가된 이후에 개시 신호(FLM)를 생성하고, 제2 모드에서 수평 동기 신호(Hsync)의 펄스를 역방향으로 카운팅하여 수직 동기 신호(Hsync)의 펄스가 인가되기 이전에 개시 신호(FLM)를 생성할 수 있다. 따라서, 도 5를 참조하여 설명한 제1 지연 시간(P_DELAY1)이 발생하지 않고, 표시 장치(100)의 제1 모드로부터 제2 모드로의 전환 과정에서 표시 품질이 저하되지 않을 수 있다.
도 7은 도 1의 표시 장치에서 측정된 신호들의 다른 예를 나타내는 파형도이다. 도 7에는 도 5의 파형도에 대응하는 파형도가 도시되어 있다.
도 1, 도 5, 도 6, 및 도 7을 참조하면, 제1 프레임 구간(FRAME1)에서 표시 장치(100)의 동작은, 도 5를 참조하여 설명한 표시 장치(100)의 동작과 실질적으로 동일할 수 있다. 또한, 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)는 도 5를 참조하여 설명한 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)와 각각 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제1 프레임 구간(FRAME1)에서, 또는 제1 프레임 구간(FRAME1) 이전에, 표시 장치(100)의 모드를 제1 모드에서 제2 모드로 전환하도록 하는 모드 전환 제어 신호(C_LPM, 도 6 참조)가 타이밍 제어부(140)에 제공될 수 있다.
이 경우, 타이밍 제어부(140)는 수평 동기 신호(Hsync)의 펄스를 역카운팅하고, 카운팅 값(CV)(또는, 역카운팅 값)이 2가 되는 제6 시점(t6)에서, 개시 신호(FLM)를 생성 및 출력할 수 있다.
제2 모드에서 논리 로우 레벨의 개시 신호(FLM)가 출력되는 제6 시점(t6)은 수직 동기 신호(Vsync)의 펄스가 발생하는 제7 시점(t7)으로부터 제2 시간(PRE_FLTE_H)만큼 이전 시점일 수 있다. 제2 시간(PRE_FLTE_H)의 크기는 도 4를 참조하여 설명한 제1 시간(FLTE_H)의 크기와 같을 수 있다.
한편, 개시 신호(FLM)는 제1 프레임 구간(FRAME1)에서의 수평 동기 신호(Hsync)(즉, 제1 모드에서 제1 주기(PW1)를 가지는 수평 동기 신호(Hsync))에 기초하여 생성되므로, 개시 신호(FLM)는 제1 프레임 구간(FRAME1)의 포치 구간(P_PORCH2)에서(즉, 제1 프레임 구간(FRAME1)에서 주사 신호들(GW[1] 내지 GW[n])이 출력된 이후에) 출력될 수 있다. 즉, 제1 모드에서 제2 모드로 전환되기 직전의 제1 프레임 구간(FRAME1)에서(즉, 수직 동기 신호(Vsync)의 펄스와 이에 인접한 다음 펄스 사이의 구간에서), 2개의 개시 신호(FLM)가 출력될 수 있다.
제7 시점(t7)에서, 개시 신호(FLM)의 펄스에 응답하여 제1 주사 신호(GW[1])가 논리 로우 레벨로 천이될 수 있다. 제7 시점(t7) 이후에, 주사 신호들(GW[1] 내지 GW[n])이 순차적으로 논리 로우 레벨을 가질 수 있다.
예를 들어, 제7 시점(t7) 및 제10 시점(t10) 사이의 구간에서, 도 1을 참조하여 설명한 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])이 순차적으로 논리 로우 레벨을 가질 수 있다. 제10 시점(t10) 및 제13 시점(t13) 사이의 구간에서, 제2 표시 영역(DA2)에 대응하는 제p+1 내지 제q 주사 신호들(GW[p+1] 내지 GW[q])이 순차적으로 논리 로우 레벨을 가질 수 있다.
제13 시점(t13)에서, 수직 동기 신호(Vsync)가 논리 로우 레벨의 펄스를 가지고, 이에 대응하여 제13 시점(t13)으로부터 특정 시간(예를 들어, 3 수평 시간 이하의 시간, 또는 2 수평 시간) 이전인 제12 시점(t12)에서 개시 신호(FLM)가 논리 로우 레벨의 펄스를 가질 수 있다.
또한, 제13 시점(t13)에서, 제q+1 주사 신호(GW[q+1])가 논리 로우 레벨을 가지며, 제13 시점(t13) 및 제14 시점(t14) 사이의 구간에서, 제3 표시 영역(DA3)에 대응하는 제q+1 내지 제n 주사 신호들(GW[q+1] 내지 GW[n])이 순차적으로 논리 로우 레벨을 가질 수 있다.
제2 모드에서 제1 표시 영역(DA1)(및 제3 표시 영역(DA3))은 블랙 영상이 표시되므로, 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])이 논리 로우 레벨을 가지는 제12 시점(t12) 및 제14 시점(t14) 사이의 구간에서, 데이터 신호는 블랙 계조값에 대응하는 전압을 가질 수 있다.
한편, 도 5를 참조하여 설명한 이전 블랙 구간(VFP)(즉, 수직 동기 신호(Vsync)가 발생하기 직전에 블랙 계조값에 대응하는 전압이 출력되는 구간)은 0의 값으로 설정될 수 있다.
도 7을 참조하여 설명한 바와 같이, 표시 장치(100)가 제1 모드에서 제2 모드로 전환되기 직전의 제1 프레임 구간(FRAME1)에서(또는, 제1 프레임 구간(FRAME1)의 포치 구간(P_PORCH2)에서), 논리 로우 레벨의 개시 신호(FLM)가 논리 로우 레벨의 수직 동기 신호(Vsync)보다 먼저 생성 및 출력될 수 있다. 이에 따라, 도 5를 참조하여 설명한 제1 지연 시간(P_DELAY1)이 제거되고, 표시 장치(100)의 제1 모드로부터 제2 모드로의 모드 전환 과정에서의 표시 품질의 저하가 제거될 수 있다.
도 8은 도 1의 표시 장치에서 측정된 신호들의 또 다른 예를 나타내는 파형도이다. 도 8에는 도 7의 파형도에 대응하는 파형도가 도시되어 있다.
도 1, 도 7, 및 도 8을 참조하면, 제2 모드에서 개시 신호(FLM)는 수직 동기 신호(Vsync)와 동시에 논리 로우 레벨을 가진다는 점에서, 도 7을 참조하여 설명한 개시 신호(FLM)와 상이하다.
개시 신호(FLM)를 제외하고, 신호들(즉, 주사 신호들(GW[1] 내지 GW[n]) 및 데이터 신호)는 도 7을 참조하여 설명한 신호들과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제1 프레임 구간(FRAME1)에서, 또는 제1 프레임 구간(FRAME1) 이전에, 표시 장치(100)의 모드를 제1 모드에서 제2 모드로 전환하도록 하는 모드 전환 제어 신호(C_LPM, 도 6 참조)가 타이밍 제어부(140)에 제공될 수 있다.
이 경우, 타이밍 제어부(140)는 수평 동기 신호(Hsync)의 펄스를 역카운팅하고, 카운팅 값(CV)(또는, 역카운팅 값)이 0이 되는 제7 시점(t7)에서, 개시 신호(FLM)를 생성 및 출력할 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 모드에서 타이밍 제어부(140)는, 수평 동기 신호(Hsync)에 대한 카운팅 없이, 논리 로우 레벨의 수직 동기 신호(Vsync)에 응답하여 논리 로우 레벨의 개시 신호(FLM)를 출력할 수도 있다.
개시 신호(FLM)는 수직 동기 신호(Vsync)와 동시에 출력되므로, 제2 프레임 구간(FRAME2)(및 제3 프레임 구간(FRAME3))은 주사 신호들(GW[1] 내지 GW[n])이 출력되지 않는 포치 구간(P_PORCH3)을 포함할 수 있다. 이 경우, 도 8에 도시된 제2 프레임 구간(FRMAE2)의 폭은 도 7에 도시된 제2 프레임 구간(FRAME2)의 폭보다 포치 구간(P_PORCH3)만큼 클 수도 있다. 도 1을 참조하여 설명한 제3 표시 영역(DA3)(또는, 제3 표시 영역(DA3)에 대응하는 제q 내지 제n 주사 신호선들(SLq 내지 SLn)의 수)이 제1 표시 영역(DA1)(또는, 제1 표시 영역(DA1)에 대응하는 제1 내지 제p 주사 신호선들(SL1 내지 SLp)의 수)보다 작게 설정된 경우, 도 8에 도시된 제2 프레임 구간(FRMAE2)의 폭은 도 7에 도시된 제2 프레임 구간(FRAME2)의 폭과 같을 수도 있다.
제13 시점(t13)에서, 수직 동기 신호(Vsync)가 논리 로우 레벨의 펄스를 가지고, 이에 대응하여 개시 신호(FLM)가 논리 로우 레벨의 펄스를 가질 수 있다. 이후, 제1 내지 제p 주사 신호들(GW[1] 내지 GW[p])가 순차적으로 논리 로우 레벨을 가질 수 있다.
또한, 제13 시점(t13)에서, 제q+1 주사 신호(GW[q+1])가 논리 로우 레벨을 가지며, 제13 시점(t13) 및 제14 시점(t14) 사이의 구간에서, 제3 표시 영역(DA3)에 대응하는 제q+1 내지 제n 주사 신호들(GW[q+1] 내지 GW[n])이 순차적으로 논리 로우 레벨을 가질 수 있다.
도 7을 참조하여 설명한 바와 같이, 표시 장치(100)가 제1 모드에서 제2 모드로 전환되는 시점에서, 논리 로우 레벨의 개시 신호(FLM)가 논리 로우 레벨의 수직 동기 신호(Vsync)와 동시에 생성 및 출력될 수 있다. 이에 따라, 도 5를 참조하여 설명한 제1 지연 시간(P_DELAY1)이 제2 지연 시간(P_DELAY2)(예를 들어, 수 개의 수평 시간들)으로 감소되고, 표시 장치(100)의 제1 모드로부터 제2 모드로의 모드 전환 과정에서의 표시 품질의 저하가 완화되거나 제거될 수 있다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시부
120: 주사 구동부 130: 데이터 구동부
140: 타이밍 제어부 150: 발광 구동부
610: 카운터 620: 개시 신호 생성기
120: 주사 구동부 130: 데이터 구동부
140: 타이밍 제어부 150: 발광 구동부
610: 카운터 620: 개시 신호 생성기
Claims (16)
- 주사선들 및 상기 주사선들에 연결되는 화소들을 포함하는 표시부;
제1 모드 및 제2 모드로 동작하며, 외부로부터 제공되는 수직 동기 신호에 기초하여 개시 신호를 생성하는 타이밍 제어부; 및
상기 개시 신호에 기초하여 주사 신호를 생성하며, 상기 주사 신호를 상기 주사선들에 순차적으로 제공하는 주사 구동부를 포함하고,
상기 타이밍 제어부는, 상기 제1 모드에서 상기 수직 동기 신호의 펄스가 인가된 직후에 상기 개시 신호를 생성하고, 상기 제2 모드에서 상기 수직 동기 신호의 펄스가 인가되기 직전에 상기 개시 신호를 생성하는,
표시 장치. - 제1 항에 있어서, 상기 제1 모드에서 상기 제2 모드로 전환되기 직전의 제1 프레임 구간은 2개의 개시 신호들을 포함하고,
상기 수직 동기 신호의 상기 펄스는 프레임 구간의 시작을 나타내는,
표시 장치. - 제2 항에 있어서, 상기 제1 프레임 구간에서, 상기 개시 신호의 제1 펄스에 기초하여 생성된 주사 신호가 상기 주사선들에 제공된 직후에 상기 개시 신호는 제2 펄스를 가지는,
표시 장치. - 제2 항에 있어서, 상기 제2 모드에서의 제2 프레임 구간의 폭은 상기 제1 모드에서의 상기 제1 프레임 구간의 폭보다 작은,
표시 장치. - 제4 항에 있어서, 상기 타이밍 제어부는 외부로부터 제공되는 수평 동기 신호에 기초하여 상기 개시 신호를 생성하며,
상기 제2 모드에서의 상기 수평 동기 신호의 주기는 상기 제1 모드에서의 상기 수평 동기 신호의 주기보다 작은,
표시 장치. - 제5 항에 있어서, 상기 제2 모드에서 상기 개시 신호가 생성되는 시점부터 상기 수직 동기 신호의 펄스가 인가되는 시점까지의 시간은, 상기 수평 동기 신호의 주기의 3배 이하인,
표시 장치. - 제5 항에 있어서, 상기 제2 프레임 구간에 포함된 수평 동기 신호의 펄스들의 개수는 상기 제1 프레임 구간에 포함된 수평 동기 신호의 펄스들의 개수와 같은,
표시 장치. - 제7 항에 있어서, 상기 타이밍 제어부는,
상기 수직 동기 신호를 기준으로 상기 수평 동기 신호의 펄스의 개수를 카운팅하여 카운팅 값을 출력하는 카운터(counter); 및
상기 카운팅 값을 기 설정된 값과 비교하여 상기 개시 신호를 생성하는 개시 신호 생성기를 포함하는,
표시 장치. - 제8 항에 있어서, 상기 카운터는, 상기 제1 모드에서 상기 수평 동기 신호의 펄스의 개수를 카운팅하며, 상기 제2 모드에서 기준 값으로부터 상기 수평 동기 신호의 펄스의 개수를 역 카운팅하는,
표시 장치. - 제1 항에 있어서, 상기 제2 모드에서 상기 개시 신호의 제1 펄스에 기초하여 생성된 주사 신호가 상기 주사선들에 제공되는 동안, 상기 개시 신호는 제2 펄스를 가지는,
표시 장치. - 제10 항에 있어서, 상기 제2 모드에서 상기 주사선들 중 적어도 2개에 상기 주사 신호가 동시에 제공되는,
표시 장치. - 제11 항에 있어서, 상기 표시부는 상기 주사선들 중 일부에 의해 상호 구분된 제1 표시 영역, 제2 표시 영역 및 제3 표시 영역을 포함하고,
상기 제1 표시 영역 및 제3 표시 영역은 상기 제1 모드에서 컬러 영상을 표시하고 상기 제2 모드에서 단색 영상을 표시하며,
상기 주사선들 중 상기 제2 표시 영역에 대응하는 제2 주사선에 상기 주사 신호가 제공되는 시점에, 상기 개시 신호는 제2 펄스를 가지는,
표시 장치. - 제12 항에 있어서, 상기 제2 모드에서, 상기 주사선들 중 상기 제1 표시 영역에 대응하는 제1 주사선 및 상기 제3 표시 영역에 대응하는 제3 주사선에 상기 주사 신호가 동시에 제공되는,
표시 장치. - 제13 항에 있어서,
데이터 신호를 생성하는 데이터 구동부를 더 포함하고, 상기 표시부는 데이터선들을 더 포함하며,
상기 화소들은 상기 데이터선들에 연결되고,
상기 제2 모드에서 상기 주사선들 중 상기 제1 표시 영역에 대응하는 제1 주사선에 주사 신호가 제공되는 동안, 상기 데이터 구동부는 상기 데이터선들에 블랙 색상에 대응하는 블랙 데이터를 제공하는,
표시 장치. - 주사선들 및 상기 주사선들에 연결되는 화소들을 포함하는 표시부;
제1 모드 및 제2 모드로 동작하며, 외부로부터 제공되는 수직 동기 신호에 기초하여 개시 신호를 생성하는 타이밍 제어부; 및
상기 개시 신호에 기초하여 주사 신호를 생성하며, 상기 주사 신호를 상기 주사선들에 순차적으로 제공하는 주사 구동부를 포함하고,
상기 타이밍 제어부는, 상기 제1 모드에서 상기 수직 동기 신호의 펄스가 인가된 직후에 상기 개시 신호를 생성하고, 상기 제2 모드에서 상기 수직 동기 신호의 펄스가 인가되는 시점에 상기 개시 신호를 생성하는,
표시 장치. - 제15 항에 있어서, 상기 표시부는 상기 주사선들 중 일부에 의해 상호 구분된 제1 표시 영역, 제2 표시 영역 및 제3 표시 영역을 포함하고,
상기 제1 표시 영역 및 제3 표시 영역은 상기 제1 모드에서 컬러 영상을 표시하고 상기 제2 모드에서 단색 영상을 표시하며,
상기 주사선들 중 상기 제1 표시 영역에 대응하는 제1 주사선들의 개수는, 상기 주사선들 중 상기 제3 표시 영역에 대응하는 제2 주사선들의 개수는 보다 많은,
표시 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190055082A KR102657137B1 (ko) | 2019-05-10 | 2019-05-10 | 표시 장치 |
US16/808,906 US11443678B2 (en) | 2019-05-10 | 2020-03-04 | Display device |
CN202010380347.9A CN111916014A (zh) | 2019-05-10 | 2020-05-08 | 显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190055082A KR102657137B1 (ko) | 2019-05-10 | 2019-05-10 | 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200130610A KR20200130610A (ko) | 2020-11-19 |
KR102657137B1 true KR102657137B1 (ko) | 2024-04-15 |
Family
ID=73046514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190055082A KR102657137B1 (ko) | 2019-05-10 | 2019-05-10 | 표시 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11443678B2 (ko) |
KR (1) | KR102657137B1 (ko) |
CN (1) | CN111916014A (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112817685B (zh) * | 2021-04-16 | 2021-07-23 | 湖北芯擎科技有限公司 | 一种显示切换方法、装置、电子设备和存储介质 |
KR20230001050A (ko) * | 2021-06-25 | 2023-01-04 | 삼성디스플레이 주식회사 | 송수신 장치 및 그 구동 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170206852A1 (en) * | 2015-07-06 | 2017-07-20 | Boe Technology Group Co., Ltd. | Data line driving methods, data line driving units, source drivers, panel driving devices and display devices |
US20190139496A1 (en) * | 2017-01-08 | 2019-05-09 | Shanghai Yunyinggu Technology Co., Ltd. | Asynchronous control of display update and light emission |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101108172B1 (ko) * | 2010-03-16 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 스캔 드라이버 및 이를 이용한 유기 발광 표시 장치 |
KR101945890B1 (ko) | 2011-12-30 | 2019-02-12 | 삼성전자주식회사 | 디스플레이 장치 |
KR102120070B1 (ko) * | 2013-12-31 | 2020-06-08 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
KR102255866B1 (ko) * | 2014-02-27 | 2021-05-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
US10832604B2 (en) * | 2016-04-22 | 2020-11-10 | Nec Display Solutions, Ltd. | Video monitoring method, display device, and display system |
-
2019
- 2019-05-10 KR KR1020190055082A patent/KR102657137B1/ko active IP Right Grant
-
2020
- 2020-03-04 US US16/808,906 patent/US11443678B2/en active Active
- 2020-05-08 CN CN202010380347.9A patent/CN111916014A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170206852A1 (en) * | 2015-07-06 | 2017-07-20 | Boe Technology Group Co., Ltd. | Data line driving methods, data line driving units, source drivers, panel driving devices and display devices |
US20190139496A1 (en) * | 2017-01-08 | 2019-05-09 | Shanghai Yunyinggu Technology Co., Ltd. | Asynchronous control of display update and light emission |
Also Published As
Publication number | Publication date |
---|---|
CN111916014A (zh) | 2020-11-10 |
US11443678B2 (en) | 2022-09-13 |
US20200357324A1 (en) | 2020-11-12 |
KR20200130610A (ko) | 2020-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11056049B2 (en) | Display device | |
US10861393B2 (en) | Organic light emitting display device | |
JP2022034553A (ja) | 駆動回路およびそれを用いたディスプレイ装置 | |
US11183106B2 (en) | Display device | |
US11217179B2 (en) | Scan driver and display device including the same | |
CN113053281A (zh) | 像素驱动电路以及包括像素驱动电路的电致发光显示装置 | |
US11790832B2 (en) | Driving signals and driving circuits in display device and driving method thereof | |
KR101469027B1 (ko) | 표시 장치 및 그 구동 방법 | |
US10692431B2 (en) | Gate driver, display apparatus having the same and method of driving display panel using the same | |
US11205389B2 (en) | Scan driver and display device having same | |
JP2021021944A (ja) | 表示装置 | |
US11373578B2 (en) | Display device and driving method thereof | |
KR20200111864A (ko) | 표시 장치 | |
KR20140050502A (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
KR102657137B1 (ko) | 표시 장치 | |
US11367379B1 (en) | Display device and method of driving display device | |
KR20210086135A (ko) | 게이트 구동부 및 이를 포함한 유기 발광 표시 장치 | |
US11158265B2 (en) | Scan driver and display device including the same | |
US11741903B2 (en) | Gate driver and display device including the same | |
US11610541B1 (en) | Pixel of display device | |
US11475861B2 (en) | Scan driver and display device including scan driver | |
KR102498990B1 (ko) | 표시 장치 | |
US11887541B2 (en) | Further reduction of power consumption in display device with low-frequency driving | |
KR102485956B1 (ko) | 표시 장치 | |
US20230351941A1 (en) | Gate driver and display apparatus including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |