KR101793633B1 - 주사 구동 장치 및 그 구동 방법 - Google Patents

주사 구동 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101793633B1
KR101793633B1 KR1020110004076A KR20110004076A KR101793633B1 KR 101793633 B1 KR101793633 B1 KR 101793633B1 KR 1020110004076 A KR1020110004076 A KR 1020110004076A KR 20110004076 A KR20110004076 A KR 20110004076A KR 101793633 B1 KR101793633 B1 KR 101793633B1
Authority
KR
South Korea
Prior art keywords
voltage
level
terminal
transistor
scan
Prior art date
Application number
KR1020110004076A
Other languages
English (en)
Other versions
KR20120082660A (ko
Inventor
박성일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110004076A priority Critical patent/KR101793633B1/ko
Priority to US13/309,533 priority patent/US8553026B2/en
Priority to TW100145078A priority patent/TWI537909B/zh
Publication of KR20120082660A publication Critical patent/KR20120082660A/ko
Application granted granted Critical
Publication of KR101793633B1 publication Critical patent/KR101793633B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

복수의 주사선을 포함하는 표시 장치의 주사 구동 장치가 제공된다. 주사 구동 장치는 복수의 주사선으로 각각 주사 신호를 전달하는 복수의 스테이지를 포함하며, 각 스테이지는, 전단 스테이지의 출력 단자로부터 출력된 주사 신호를 수신하고, 제1 기간에 상기 복수의 스테이지가 제1 전압을 가지는 주사 신호를 각각 순차로 주사하도록 동작하는 순차 스위칭부, 출력 단자에 연결되어 상기 제1 전압을 가지는 주사 신호를 순차로 출력하는 순차 출력부, 제2 기간에 상기 복수의 스테이지가 동일한 전압을 가지는 주사 신호를 동시에 출력하도록 동작하는 동시 스위칭부, 상기 출력 단자에 연결되어 상기 동일한 전압을 가지는 주사 신호를 동시에 출력하는 동시 출력부를 포함하고, 상기 동시 출력부는 상기 제2 기간 중 제1 제어 신호에 따라 상기 출력 단자에 제2 제어 신호를 전달하는 제1 트랜지스터를 포함하고, 상기 주사 신호가 상기 제2 제어 신호에 따라 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 상기 제1 제어 신호에 따라 상기 제1 트랜지스터의 게이트 전압이 상기 제1 전압과 다른 제2 전압으로 제어된다.

Description

주사 구동 장치 및 그 구동 방법{SCAN DRVIER AND DRVING METHOD THEREOF}
본 발명은 주사 구동 장치 및 그 구동 방법에 관한 것으로, 특히 표시 장치의 주사 구동 장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등의 능동형 표시 장치는 행 방향으로 뻗어 있는 복수의 주사선과 열 방향으로 뻗어 있는 복수의 데이터선에 의해 정의되는 매트릭스 형태로 배치된 복수의 화소를 포함한다. 주사 구동 장치가 복수의 주사선에 차례로 주사 펄스를 인가하고, 데이터 구동 장치가 복수의 데이터선에 데이터 신호를 전달하여, 복수의 화소 각각에 대응하는 데이터를 기입함으로써 영상을 표시한다.
일반적인 표시 장치는 복수의 주사선에 주사 펄스를 순차적으로 인가함으로써 행 방향으로 뻗어 있는 화소 라인에 포함된 각 화소에 순차적으로 데이터를 기입하여 영상을 표시하지만, 표시 장치의 표시 패널이 대형화되고 그에 따른 구동 방법이 복잡해지면서 표시 장치는 순차적 데이터 기입 이외에 복수의 주사선에 동시에 소정의 전압을 인가하여 전체 복수의 화소를 동시에 초기화하거나 동시에 발광 또는 발광 종료시킬 수 있다.
따라서 차례로 주사 펄스를 인가하는 시프트 레지스터의 동작(이하, 순차 스위칭) 이외에 동시에 소정의 전압을 출력하여 온/오프 시키는 동작(이하, 동시 스위칭)을 수행할 수 있는 주사 구동 장치가 필요하다. 특히, 소정의 고전압과 저전압으로 전환하여 출력하는 주사 구동 장치의 동시 스위칭을 수행함에 있어서, 전압 간 전환이 빠르고 안정적으로 이루어질 수 있는 회로 구조에 대한 연구 개발이 필요하다.
본 발명이 해결하려는 과제는, 차례로 주사 펄스를 인가하는 시프트 레지스터의 기능 이외에 동시에 소정의 전압을 인가할 수 있고, 동시에 소정의 전압을 출력함에 있어서 전압 간 전환이 빠르고 안정적으로 출력되는 주사 구동 장치를 제공하는 것이다.
본 발명의 일 실시 예에 따르면, 복수의 주사선을 포함하는 표시 장치의 주사 구동 장치가 제공된다. 상기 주사 구동 장치는 상기 복수의 주사선으로 각각 주사 신호를 전달하는 복수의 스테이지를 포함하며, 각 스테이지는 순차 스위칭부, 순차 출력부, 동시 스위칭부, 및 동시 출력부를 포함한다.
상기 순차 출력부 및 상기 동시 출력부는 출력 단자에 연결되어 있다.
상기 순차 스위칭부는 전단 스테이지의 출력 단자로부터 출력된 주사 신호를 수신하고, 제1 기간에 상기 복수의 스테이지가 제1 전압을 가지는 주사 신호를 각각 순차로 주사하도록 동작한다. 상기 순차 출력부는 상기 출력 단자에 연결되어 상기 제1 전압을 가지는 주사 신호를 순차로 출력한다. 상기 동시 스위칭부는 제2 기간에 상기 복수의 스테이지가 동일한 전압을 가지는 주사 신호를 동시에 출력하도록 동작한다. 상기 동시 출력부는 상기 출력 단자에 연결되어 상기 동일한 전압을 가지는 주사 신호를 동시에 출력한다.
이때 상기 동시 출력부는, 상기 제2 기간 중 제1 제어 신호에 따라 상기 출력 단자에 제2 제어 신호를 전달하는 제1 트랜지스터를 포함하고, 상기 주사 신호가 상기 제2 제어 신호에 따라 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 상기 제1 제어 신호에 따라 상기 제1 트랜지스터의 게이트 전압이 상기 제1 전압과 다른 제2 전압으로 제어된다.
또한 상기 동시 출력부는, 상기 제1 트랜지스터의 게이트에 연결되고 상기 제1 제어 신호에 응답하여 턴 온 되어 상기 제2 레벨의 전압을 전달하는 제2 트랜지스터를 더 포함할 수 있다.
상기 제1 트랜지스터는 턴 온 될 때 상기 제2 제어 신호에 대응하여 상기 제2 기간 동안 상기 제1 레벨 또는 제2 레벨의 동일한 전압을 상기 출력 단자에 출력할 수 있다.
상기 제2 전압은 상기 제2 레벨의 전압과 제3 전압만큼의 전압차를 가지는데, 이때 상기 제3 전압은 상기 주사 구동 장치의 동시 출력부에 포함된 제2 트랜지스터의 문턱 전압일 수 있다.
본 발명의 상기 실시 예에서 각 스테이지가 PMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 로우 레벨 전압이고 상기 제2 전압은 상기 로우 레벨 전압보다 상기 제3 전압만큼 높으며, 각 스테이지가 NMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 하이 레벨 전압이고 상기 제2 전압은 상기 하이 레벨 전압보다 상기 제3 전압만큼 낮을 수 있다.
상기 제1 제어 신호는 상기 제1 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가지고, 상기 제2 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지며, 상기 제2 제어 신호는 상기 제2 기간에 제1 레벨 또는 제2 레벨의 전압을 가진다.
상기 제2 기간은 제3 기간 및 제4 기간을 포함하고, 상기 각 스테이지에 포함된 동시 스위칭부 및 동시 출력부는, 상기 제3 기간에 상기 제1 레벨의 상기 제2 제어 신호에 대응하여 상기 제1 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력하고, 상기 제4 기간에 상기 제2 레벨의 상기 제2 제어 신호에 대응하여 상기 제2 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력한다.
상기 각 스테이지는 제1, 제2, 및 제3 클록 단자를 포함하고, 제1, 제2, 및 제3 클록 신호가 상기 각 스테이지의 제1, 제2, 및 제3 클록 단자에 교대로 입력되고, 상기 제1 기간에 상기 제1, 제2, 및 제3 클록 신호는 차례로 상기 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지고, 각각 3 수평 주기의 주기와 1/3의 듀티비를 가질 수 있다.
상기 각 스테이지의 순차 스위칭부는 상기 제1 기간에 상기 제1, 제2, 및 제3 클록 신호에 대응하여 순차 출력부가 주사 신호를 순차로 주사하도록 동작하고, 상기 순차 출력부는 상기 제1 기간에 상기 제2 클록 단자의 전압을 상기 주사 신호의 제1 전압으로 출력한다.
상기 각 스테이지는 상기 제2 클록 단자 또는 제어 단자를 하나 더 포함할 수 있다. 이때 상기 추가된 제2 클록 단자에 상기 제1, 제2, 및 제3 클록 신호가 교대로 입력되거나 또는 상기 제어 단자에 제3 제어 신호가 입력되고, 상기 제1 기간에 상기 추가된 제2 클록 단자 또는 제어 단자에 입력된 신호는 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가질 수 있다. 한편 상기 제2 기간에 상기 추가된 제2 클록 단자 또는 제어 단자에 입력된 신호는 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가질 수 있다.
상기 각 스테이지는 제1, 제2, 및 제3 클록 단자를 포함하고, 제1, 제2, 및 제3 클록 신호가 상기 각 스테이지의 제1, 제2, 및 제3 클록 단자에 교대로 입력되고, 상기 제2 기간에 상기 제1, 제2, 및 제3 클록 신호는 모두 상기 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가진다.
본 발명의 다른 실시 예에 따르면, 각 스테이지는, 제1 내지 제4 트랜지스터, 순차 구동부 및 동시 구동부를 포함한다. 상기 제1 트랜지스터는 제1 레벨 또는 제2 레벨의 전압을 공급하는 제1 제어 단자와, 상기 제1 레벨 또는 제2 레벨의 전압에 대응하는 동일한 전압의 주사 신호를 출력하는 출력 단자 사이에 연결되고, 게이트가 제1 노드에 연결되어 있다. 상기 제2 트랜지스터는 제1 레벨 또는 제2 레벨의 전압을 공급하는 제2 제어 단자와, 상기 제1 노드 사이에 연결되고, 게이트가 상기 제2 제어 단자에 연결되어 있다. 상기 제3 트랜지스터는 제1 전압을 공급하는 제1 전압 단자와 상기 출력 단자 사이에 연결되고, 게이트가 제2 노드에 연결되어 있다. 상기 제4 트랜지스터는 상기 출력 단자와 제1 레벨 또는 제2 레벨의 전압을 공급하는 클록 단자 사이에 연결되고, 게이트가 제3 노드에 연결되어 있다.
상기 순차 구동부는 전단 스테이지로부터 주사 신호를 수신하는 입력 단자, 상기 제1 전압 단자, 상기 제2 전압을 공급하는 제2 전압 단자, 및 상기 제1 노드 내지 제3 노드에 연결되어 있으며, 제1 기간에 상기 복수의 스테이지의 상기 출력 단자로 제2 전압을 가지는 주사 신호가 순차로 출력되도록 상기 제3 및 제4 트랜지스터를 동작시킨다. 상기 동시 구동부는 상기 제1 전압 단자, 상기 제2 제어 단자, 상기 제2 노드 및 상기 제3 노드에 연결되어 있으며, 제2 기간에 상기 복수의 스테이지의 상기 출력 단자로 동일한 전압의 주사 신호가 동시에 출력되도록 상기 제1 및 제2 트랜지스터를 동시에 턴 온 시킨다. 이때 상기 제2 기간 중 상기 제1 제어 단자의 전압에 따라 동일한 전압의 주사 신호가 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 상기 제1 노드 전압이 상기 제2 전압과 다른 제3 전압으로 제어된다.
이때 상기 제3 전압은 상기 제2 레벨의 전압과 제4 전압만큼의 전압차를 가지고, 상기 제4 전압은 상기 제2 트랜지스터의 문턱 전압일 수 있다.
각 스테이지가 PMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 로우 레벨 전압이고 상기 제3 전압은 상기 로우 레벨 전압보다 상기 제4 전압만큼 높으며, 각 스테이지가 NMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 하이 레벨 전압이고 상기 제3 전압은 상기 하이 레벨 전압보다 상기 제4 전압만큼 낮을 수 있다.
다른 실시 예로서 상기 제2 트랜지스터는, 제5 전압을 공급하는 제2 전압 단자와 상기 제1 노드 사이에 연결되고, 게이트가 상기 제1 레벨 또는 제2 레벨의 전압을 공급하는 제2 제어 단자에 연결될 수 있다.
상기 각 스테이지는 제1 제어 신호 및 제2 제어 신호를 수신하고, 상기 제1 제어 신호는 상기 제1 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가지고, 상기 제2 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지며, 상기 제2 제어 신호는 상기 제2 기간에 제1 레벨 또는 제2 레벨의 전압을 가진다.
상기 제2 기간은 제3 기간 및 제4 기간을 포함하고, 상기 각 스테이지에 포함된 동시 구동부는, 상기 제3 기간에 상기 제1 레벨의 상기 제2 제어 신호에 대응하여 상기 제1 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력하고, 상기 제4 기간에 상기 제2 레벨의 상기 제2 제어 신호에 대응하여 상기 제2 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력한다.
상기 동시 구동부는, 상기 제1 전압 단자와 상기 제2 노드 사이에 연결되고 상기 제2 제어 단자에 공급되는 게이트 온 전압에 응답하여 턴 온 되는 제5 트랜지스터, 및 상기 제1 전압 단자와 상기 제3 노드 사이에 연결되고 상기 제2 제어 단자에 공급되는 게이트 온 전압에 응답하여 턴 온 되는 제6 트랜지스터를 포함한다.
상기 각 스테이지는, 상기 출력 단자와 상기 제1 노드 사이에 연결되어 있는 제1 커패시터를 더 포함할 수 있다.
상기 순차 구동부는, 상기 제1 전압 단자와 상기 제2 노드 사이에 연결되고, 게이트가 상기 입력 단자에 연결되어 있는 제7 트랜지스터, 상기 제1 전압 단자와 상기 제3 노드 사이에 연결되고, 게이트가 상기 제2 노드에 연결되어 있는 제8 트랜지스터, 상기 입력 단자와 상기 제3 노드 사이에 연결되고, 게이트가 제1 클록 단자에 연결되어 있는 제9 트랜지스터, 상기 제1 전압 단자와 상기 제1 노드 사이에 연결되고, 게이트가 제2 클록 단자 또는 제3 제어 단자에 연결되어 있는 제10 트랜지스터, 및 상기 제2 노드와 상기 제2 전압 단자 사이에 연결되고, 게이트가 제3 클록 단자에 연결되어 있는 제11 트랜지스터를 포함한다.
이때 제1, 제2, 및 제3 클록 신호가 상기 제1, 제2, 및 제3 클록 단자에 교대로 입력되고, 제1 기간에 상기 제1, 제2, 및 제3 클록 신호는 차례로 트랜지스터의 게이트 온 전압 레벨을 가지고, 각각 3 수평 주기의 주기와 1/3의 듀티비를 가지고, 제2 기간에 상기 제1, 제2, 및 제3 클록 신호는 트랜지스터의 게이트 오프 전압 레벨을 가진다.
또는 제1, 제2, 및 제3 클록 신호가 상기 제2 클록 단자에 교대로 입력되거나 또는 제3 제어 신호가 상기 제3 제어 단자에 입력되고, 제1 기간에 상기 제2 클록 단자 또는 상기 제3 제어 단자에 입력된 신호는 트랜지스터의 게이트 온 전압 레벨을 가지고, 제2 기간에 상기 제2 클록 단자 또는 상기 제3 제어 단자에 입력된 신호는 트랜지스터의 게이트 오프 전압 레벨을 가진다.
상기 각 스테이지는, 상기 제1 전압 단자와 상기 제2 노드 사이에 연결되어 있는 제2 커패시터, 및 상기 출력 단자와 상기 제3 노드 사이에 연결되어 있는 제3 커패시터를 더 포함할 수 있다.
본 발명의 또 다른 실시 예에 따르면, 복수의 주사선을 포함하는 표시 장치의 주사 구동 장치의 구동 방법이 제공된다. 상기 구동 방법은, 제1 레벨과 제2 레벨을 교대로 가지는 복수의 클록 신호에 응답하여 상기 복수의 주사선으로 상기 제2 레벨에 대응하는 전압을 가지는 주사 신호를 차례로 전달하는 순차 구동 단계, 및 상기 복수의 클록 신호를 상기 제1 레벨로 유지하고, 제1 제어 신호를 상기 제2 레벨로 유지한 상태에서, 상기 제1 레벨 또는 상기 제2 레벨을 가지는 제2 제어 신호에 응답하여 상기 복수의 주사선으로 상기 제1 레벨 또는 상기 제2 레벨에 대응하는 전압을 가지는 주사 신호를 동시에 인가하는 동시 구동 단계를 포함한다. 이때 상기 동시 구동 단계에서, 상기 주사 신호가 상기 제2 제어 신호에 따라 상기 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 상기 제1 제어 신호에 따라 출력 단자에 상기 제2 제어 신호를 전달하는 제1 트랜지스터의 게이트 전압이 상기 제2 레벨에 대응하는 전압과 다른 제1 전압으로 제어된다.
상기 제1 전압은 상기 제2 레벨에 대응하는 전압과 제2 전압만큼의 전압차를 가지고, 상기 제2 전압은 제1 트랜지스터의 게이트에 연결된 제2 트랜지스터의 문턱 전압일 수 있다.
상기 주사 구동 장치가 PMOS 트랜지스터로 구현되는 경우 상기 제2 레벨에 대응하는 전압은 로우 레벨 전압이고 상기 제1 전압은 상기 로우 레벨 전압보다 상기 제2 전압만큼 높으며, 상기 주사 구동 장치가 NMOS 트랜지스터로 구현되는 경우 상기 제2 레벨에 대응하는 전압은 하이 레벨 전압이고 상기 제1 전압은 상기 하이 레벨 전압보다 상기 제2 전압만큼 낮을 수 있다.
상기 순차 구동 단계는 상기 제2 레벨을 가지는 클록 신호 또는 상기 제2 레벨을 가지는 제3 제어 신호를 수신하는 단계를 포함하고, 상기 동시 구동 단계는 상기 제1 레벨을 가지는 상기 제3 제어 신호를 수신하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 주사 구동 장치가 복수의 주사선에 주사 신호를 차례로 인가하는 순차 스위칭 및 복수의 주사선에 동시에 일정 전압을 인가하는 동시 스위칭을 모두 수행할 수 있다.
본 발명의 일 실시 예에 의하면 주사 구동 장치의 동시 스위칭 동작에서 소정의 고전압과 저전압 사이의 출력 전환 속도가 빠르고 안정적으로 이루어질 수 있는 회로 구조를 제공할 수 있다. 따라서 대형, 고해상도, 및 고속 패널 구동에 적합한 주사 구동 장치를 제공할 수 있다.
또한 기존 주사 구동 장치의 회로 구성에 대비할 때 구성 회로 소자의 수가 적고 필요 신호 수를 감소할 수 있어 회로 구성이 단순하고 레이아웃 면적을 크게 감소할 수 있다. 이로 인해 제품 생산의 불량 발생 확률이 줄어들어 수율이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록도이다.
도 2 및 도 8은 각각 본 발명의 실시 예에 따른 주사 구동 장치의 블록도이다.
도 3, 도 7, 도 9, 도 13은 각각 본 발명의 실시 예에 따른 주사 구동 장치의 한 스테이지의 회로도이다.
도 4 및 도 10은 각각 본 발명의 실시 예에 따른 주사 구동 장치의 순차 스위칭 구동에서의 신호 타이밍도이다.
도 5 및 도 11은 각각 본 발명의 실시 예에 따른 주사 구동 장치의 동시 스위칭 구동에서의 신호 타이밍도이다.
도 6 및 도 12는 상기 도 5 및 도 11의 신호 타이밍도의 일부에 대한 확대도이다.
도 14 내지 도 17은 각각 상기 도 3, 도 7, 도 9, 도 13의 한 스테이지 구성 트랜지스터를 NMOS로 구현한 회로도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 일 실시 예에 따른 주사 구동 장치의 블록도이며, 도 3는 도 2에 도시한 주사 구동 장치의 한 스테이지의 회로도이다.
도 1을 참고하면, 표시 장치는 표시부(100)와 이에 연결된 주사 구동부(200) 및 데이터 구동부(300), 그리고 이들을 제어하는 신호 제어부(400)를 포함한다.
표시부(100)는 등가 회로로 볼 때 복수의 표시 신호선(S1-Sn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 표시부(100)는 서로 마주 보는 하부 및 상부 표시판(도시하지 않음)을 포함할 수 있다.
표시 신호선(S1-Sn, D1-Dm)은 주사 신호("게이트 신호"라고도 함)를 전달하는 복수의 주사선(S1-Sn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 주사선(S1-Sn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
주사 구동부(200)는 주사선(S1-Sn)에 연결되어 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 주사 신호를 주사선(S1-Sn)에 인가한다. 게이트 온 전압은 트랜지스터의 게이트에 인가되어 트랜지스터를 턴 온 시킬 수 있는 전압이며, 게이트 오프 전압은 트랜지스터의 게이트에 인가되어 트랜지스터를 턴 오프 시킬 수 있는 전압이다.
데이터 구동부(300)는 데이터선(D1-Dm)에 연결되어 화소(PX)의 계조를 나타내는 데이터 신호를 생성하고, 이를 데이터선(D1-Dm)에 인가한다.
신호 제어부(400)는 주사 구동부(200) 및 데이터 구동부(300)의 동작을 제어한다.
한편, 화소(PX)는 주사선에 게이트가 연결되고 데이터선에 소스/드레인이 연결되어 주사선으로부터의 게이트 온 전압에 응답하여 데이터선으로부터의 데이터 신호를 전달하는 트랜지스터(도시하지 않음)와 트랜지스터로부터의 데이터 신호에 따라 계조를 표현하는 발광 영역(도시하지 않음)을 포함할 수 있다. 이때, 표시 장치가 액정 표시 장치인 경우, 발광 영역은 데이터 신호를 저장하는 커패시터, 커패시터에 저장된 데이터 신호에 따라 계조를 표현하는 액정층 등을 포함할 수 있다. 그리고 표시 장치가 유기 발광 장치인 경우, 발광 영역은 데이터 신호를 저장하는 커패시터, 커패시터에 저장된 데이터 신호에 따라 전류를 전달하는 구동 트랜지스터, 구동 트랜지스터로부터의 전류에 따라 계조를 표현하는 유기 발광 다이오드 등을 포함할 수 있다.
이러한 구동부(200, 300, 400) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(100) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 표시부(100)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동부(200, 300, 400)가 표시 신호선(S1-Sn, D1-Dm) 및 트랜지스터 등과 함께 표시부(100)에 집적될 수도 있다. 또한, 구동부(200, 300, 400)은 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
도 2를 참고하면, 도 1의 주사 구동부(200), 즉 주사 구동 장치는 복수의 스테이지(ST1-STn)를 포함하며, 고전압(VGH), 저전압(VGL), 적어도 하나의 클록 신호(SCK1, SCK2, SCK3), 적어도 하나의 제어 신호 및 주사 시작 신호(SSP)를 수신한다. 적어도 하나의 제어 신호는 제1 제어 신호(SS) 및 제2 제어 신호(SGCK)를 포함한다. 복수의 스테이지(ST1-STn)는 표시 장치의 복수의 주사선(S1-Sn)에 일대일로 연결되어 있으며, 각각 대응하는 주사선(S1-Sn)에 주사 신호(scan[1]-scan[n])을 출력한다.
각 스테이지, 예를 들면 i번째 스테이지(STi)는 입력 단자(IN), 출력 단자(OUT), 클록 단자(CK1, CK2, CK3), 제1 제어 단자(SST), 제2 제어 단자(GCK), 고전압 단자(VGHT) 및 저전압 단자(VGLT)를 가지고 있다.
i번째 스테이지(STi)의 제1 제어 단자(SST) 및 제2 제어 단자(GCK)에는 각각 제1 제어 신호(SS) 및 제2 제어 신호(SGCK)가 입력된다. i번째 스테이지(STi)의 고전압 단자(VGHT)와 저전압 단자(VGLT)에는 각각 고전압(VGH)과 저전압(VGL)이 인가된다.
복수의 스테이지(ST1-STn)의 클록 단자(CK1, CK2, CK3)에는 각각 클록 신호(SCK1, SCK2, SCK3)가 교대로 입력된다. 구체적으로, i번째 스테이지(STi)에서 i가 (3j-2)인 경우(이하, j=1,2,..n/3), 클록 단자(CK1, CK2, CK3)에는 클록 신호(SCK1, SCK2, SCK3)가 각각 입력되고, i가 (3j-1)인 경우 클록 단자(CK1, CK2, CLK3)에는 클록 신호(SCK2, SCK3, SCK1)가 각각 입력되고, i가 (3j)인 경우 클록 단자(CK1, CK2, CK3)에는 클록 신호(SCK3, SCK1, SCK2)가 각각 입력된다.
i번째 스테이지(STi)의 출력 단자(OUT)는 게이트 온 전압과 게이트 오프 전압을 선택적으로 가지는 주사 신호(scan[i])를 대응하는 주사선(Si)으로 내보낸다.
i번째 스테이지(STi)의 입력 단자(IN)에는 전단 스테이지(STi-1)의 출력 단자(OUT)가 연결되어 전단 스테이지(STi-1)의 주사 신호(scan[i-1]), 즉 전단 출력 신호가 입력된다. i번째 스테이지(STi)의 출력 단자(OUT)는 후단 스테이지(STi+1)의 입력 단자(IN)에 연결되어 주사 신호(scan[i])를 전달한다.
단, 첫 번째 스테이지(ST1)의 입력 단자(IN)에는 주사 시작 신호(SSP)가 입력된다. 그리고 마지막 스테이지(STn)의 출력 단자(OUT)는 대응하는 주사선(Sn)에만 연결될 수 있다.
하나의 주사선을 주사하는 데 걸리는 시간을 1 수평 주기(1H)라 할 때, 클록 신호(SCK1, SCK2, SCK3)는 각각 3H의 주기를 가지며 듀티비가 1/3이고, 인접한 두 클록 신호의 위상차는 1H이다. 그러므로 세 클록 신호(SCK1, SCK2, SCK3) 중 하나가 저전압을 가지는 동안 다른 두 클록 신호는 고전압을 가질 수 있다.
주사 구동부(200)가 복수의 주사선(S1-Sn)에 순차적으로 게이트 온 전압을 인가하는 기간 동안, 제1 제어 신호(SS)는 게이트 오프 전압을 가질 수 있다. 한편 주사 구동부(200)가 복수의 주사선(S1-Sn)에 동시에 게이트 온 전압을 인가하는 기간 동안 제1 제어 신호(SS) 및 제2 제어 신호(SGCK)가 게이트 온 전압을 가지고, 주사 구동부(200)가 복수의 주사선에 동시에 게이트 오프 전압을 인가하는 기간 동안 제1 제어 신호(SS) 및 제2 제어 신호(SGCK)가 게이트 오프 전압을 가질 수 있다.
도 3을 참고하면, 각 스테이지, 예를 들면 i번째 스테이지(STi)는 순차 스위칭부(310), 순차 출력부(315), 동시 스위칭부(320), 및 동시 출력부(325)를 포함한다. 이들은 PMOS(p-channel metal-oxide semiconductor) 트랜지스터(M1-M11)와 커패시터(C1, C2, C3)를 포함한다. PMOS 트랜지스터를 사용하는 경우, 게이트 온 전압이 저전압이고 게이트 오프 전압이 고전압이다. 이와는 달리 트랜지스터(M1-M11)는 NMOS(n-channel metal-oxide semiconductor)로 형성될 수도 있으며, 이 경우 게이트 온 전압이 고전압이고 게이트 오프 전압이 저전압이다.
순차 스위칭부(310)는 트랜지스터(M1-M4, M10)를 포함하며, 입력 단자(IN), 고전압 단자(VGHT), 저전압 단자(VGLT), 및 클록 단자(CK1, CK2, CK3)에 연결되어 있다.
입력 단자(IN)에 트랜지스터(M1)의 게이트가 연결되고, 트랜지스터(M2)의 드레인이 연결된다. 노드(QB)에 트랜지스터(M1)의 드레인, 트랜지스터(M3)의 게이트, 트랜지스터(M4)의 소스가 연결된다. 노드(QA)에 트랜지스터(M2)의 소스, 트랜지스터(M3)의 드레인이 연결되어 있다. 트랜지스터(M1, M3, M10)의 소스는 고전압 단자(VGHT)에 연결되고, 트랜지스터(M4)의 드레인은 저전압 단자(VGLT)에 연결되어 있다. 트랜지스터(M2)의 게이트는 클록 단자(CK1)에, 트랜지스터(M4)의 게이트는 클록 단자(CK3)에, 트랜지스터(M10)의 게이트는 클록 단자(CK2)에 연결되어 있다. 트랜지스터(M10)의 드레인은 노드(QC)에 연결되어 있다.
순차 출력부(315)는 출력 단자(OUT)에 연결되어 순차 스위칭 구동에서 대응하는 주사선(Sn)에 주사 신호(scan[i])를 출력한다. 순차 출력부(315)는 트랜지스터(M7, M8) 및 커패시터(C1, C2)를 포함하며, 출력 단자(OUT) 외에 고전압 단자(VGHT) 및 클록 단자(CK2)에 연결된다.
트랜지스터(M7)의 드레인과 트랜지스터(M8)의 소스는 출력 단자(OUT)가 연결된 노드(QD)에 연결되어 있다. 트랜지스터(M7)의 소스는 고전압 단자(VGHT)에 연결되고, 트랜지스터(M8)의 드레인은 클록 단자(CK2)에 연결되어 있다. 트랜지스터(M7)의 게이트가 노드(QB)에 연결되고, 트랜지스터(M8)의 게이트가 노드(QA)에 연결되어 있다. 또한 트랜지스터(M7)의 게이트와 소스 사이에 커패시터(C1)가 연결되고, 트랜지스터(M8)의 게이트와 소스 사이에 커패시터(C2)가 연결되어 있다. 이러한 커패시터(C1, C2)는 공정에서 형성되는 트랜지스터(M7, M8)의 게이트와 소스 사이의 기생 용량(parasitic capacitance)일 수 있다.
동시 스위칭부(320)는 트랜지스터(M5, M6)을 포함하며, 제1 제어 단자(SST), 고전압 단자(VGHT), 및 노드(QA, QB)에 연결되어 있다. 제1 제어 단자(SST)에 트랜지스터(M5, M6)의 게이트가 공통적으로 연결되고, 트랜지스터(M5, M6)의 소스는 고전압 단자(VGHT)에 연결되어 있다. 트랜지스터(M5)의 드레인은 노드(QB)에 연결되고, 트랜지스터(M6)의 드레인은 노드(QA)에 연결되어 있다.
동시 출력부(325)는 출력 단자(OUT)에 연결되어 동시 스위칭 구동에서 대응하는 주사선(Sn)에 주사 신호(scan[i])를 출력한다. 동시 출력부(325)는 트랜지스터(M9, M11) 및 커패시터(C3)를 포함하고, 출력 단자(OUT) 외에 제1 제어 단자(SST) 및 제2 제어 단자(GCK)에 연결된다.
트랜지스터(M9)의 소스는 출력 단자(OUT)가 연결된 노드(QD)에 연결되어 있다. 트랜지스터(M9)의 게이트와 트랜지스터(M11)의 소스는 노드(QC)에 연결되고, 트랜지스터(M9)의 드레인은 제2 제어 단자(GCK)에 연결되어 있다. 트랜지스터(M11)의 드레인은 제1 제어 단자(SST)에 연결되고, 트랜지스터(M11)의 게이트는 상기 드레인과 접속되어 다이오드 연결되어 있다. 또한, 트랜지스터(M9)의 소스가 연결된 노드(QD)와 트랜지스터(M9)의 게이트가 연결된 노드(QC) 사이에 커패시터(C3)가 연결되어 있다.
그러면 도 4 및 도 5를 참고하여 본 발명의 일 실시 예에 따른 주사 구동부의 동작에 대하여 상세하게 설명한다.
도 4는 본 발명의 일 실시 예에 따른 주사 구동부의 순차 스위칭 모드에서의 신호 타이밍도이고, 도 5는 본 발명의 일 실시 예에 따른 주사 구동부의 동시 스위칭 모드에서의 신호 타이밍도이다.
도 4 및 도 5에서는 설명의 편의상 클록 신호 및 제어 신호의 하이 레벨이 고전압 단자(VGHT)의 고전압(VGH)과 동일하고 로우 레벨이 저전압 단자(VGLT)의 저전압(VGL)과 동일한 것으로 가정한다. 또한 각 스테이지(STi)의 트랜지스터가 PMOS 트랜지스터이므로, 클록 신호 또는 제어 신호의 하이 레벨, 즉 고전압에 응답하여 턴 오프 되고 클록 신호 또는 제어 신호의 로우 레벨, 즉 저전압에 응답하여 턴 온 되는 것으로 가정한다.
먼저 도 4를 참고하여서 주사 구동부(200)의 순차 스위칭 구동, 즉 주사 구동부(200)의 시프트 레지스터 기능에 대해서 설명한다.
도 4를 참고하면, 순차 스위칭 구동 기간 동안 하이 레벨로 유지되는 제1 제어 신호(SS)가 전달되어 제1 제어 단자(SST)는 고전압(VGH) 가진다. 또한 로우 레벨로 주기적으로 스위칭되는 클록 신호(SCK1, SCK2, SCK3)를 전달받은 클록 단자(CK2)는 저전압(VGL)을 가지므로 트랜지스터(M10)을 턴 온 시킨다. 그러면 트랜지스터(M10)는 고전압(VGH)를 노드(QC)에 전달한다. 순차 스위칭 구동 기간 동안 제1 제어 단자(SST) 및 트랜지스터(M10)에 의해 트랜지스터(M5, M6, M9, M11)가 턴 오프 상태이다. 따라서 트랜지스터(M5, M6, M9, M11)가 포함된 동시 스위칭부(320)와 동시 출력부(325)는 구동하지 않게 되고 순차 스위칭 구동 기간의 주사 신호의 출력에 영향을 미치지 않는다. 이때 트랜지스터(M9)가 턴 오프 상태이므로 제2 제어 단자(GCK)에 전달되는 제2 제어 신호(SGCK)의 파형은 어떤 형태든 무방하므로 도 4에 도시하지 않는다.
이러한 순차 스위칭 구동 기간 중 T0 기간에서 1H 동안 저전압(VGL)을 가지는 주사 시작 신호(SSP)가 인가되어 주사 동작이 시작된다. T0 기간에서 클록 신호(SCK1)가 저전압(VGL)을 가지고 나머지 두 클록 신호(SCK2, SCK3)는 고전압(VGH)을 가지므로, 첫 번째 스테이지(ST1)에서는 입력 단자(IN)와 클록 단자(CK1)가 저전압으로 되고, 클록 단자(CK2, CK3)가 고전압으로 된다. 그러면 트랜지스터(M2)가 턴 온 되어 노드(QA)는 저전압으로 내려가고, 트랜지스터(M1)가 턴 온 되어 노드(QB)가 고전압으로 올라간다. 이에 따라 트랜지스터(M7)가 턴 오프 되고, 트랜지스터(M8)가 턴 온 된다. 그러므로 첫 번째 스테이지(ST1)의 출력 단자(OUT), 즉 주사 신호(scan[1])의 전압이 클록 단자(CK2)의 고전압으로 유지되고, 커패시터(C2)에는 트랜지스터(M8)의 소스 및 게이트에 각각 유지되는 고전압과 저전압의 차에 해당하는 전압이 저장된다.
다음 T1 기간 동안 클록 신호(SCK2)가 저전압을 가지고 주사 시작 신호(SSP)가 고전압을 가진다. 그러면 첫 번째 스테이지(ST1)에서 클록 단자(CK2)가 저전압으로 되고 입력 단자(IN)와 클록 단자(CK1, CK3)가 고전압으로 된다. 그러면 트랜지스터(M1, M2, M4)는 턴 오프 되어 노드(QA) 및 노드(QB)는 부유(floating) 상태로 된다. 따라서, 트랜지스터(M7)가 턴 오프 상태로 유지되고, 노드(QA)가 저전압이므로 트랜지스터(M8)가 턴 온 상태로 유지되어 출력 단자(OUT)의 전압이 클록 단자(CK2)에 의해 저전압으로 내려간다. 이때 커패시터(C2)에 의한 부트스트랩으로 노드(QA)의 전압이 저전압(VGL)보다 낮은 전압으로 내려가서 트랜지스터(M8)가 완전히 턴 온 되어서, 출력 단자(OUT)의 전압은 저전압(VGL)으로 된다. 즉, 첫 번째 스테이지(ST1)는 저전압(VGL), 즉 게이트 온 전압을 가지는 주사 신호(scan[1])를 내보낸다. 이와 같이, 첫 번째 스테이지(ST1)는 T0 기간에 트랜지스터(M2)를 통해 수신한 저전압의 입력을 커패시터(C2)를 통해 유지하면서 트랜지스터(M8)를 턴 온시켜, 클록 신호(SCK2)의 저전압을 주사 신호(scan[1])로 출력할 수 있다.
T1 기간에는 주사 신호(scan[1])와 클록 신호(SCK2)가 저전압을 가지고 클록 신호(SCK1, SCK3)가 고전압을 가지므로, 두 번째 스테이지(ST2)에서 입력 단자(IN)와 클록 단자(CK1)는 저전압이고 클록 단자(CK2, CK3)는 고전압이다. 따라서 두 번째 스테이지(ST2-)는 T0 기간에서의 첫 번째 스테이지(ST1)와 동일하게 동작하여서, 출력 단자(OUT)로 고전압, 즉 게이트 오프 전압을 가지는 주사 신호(scan[2])를 내보낸다.
이어 T2 기간 동안 클록 신호(SCK3)가 저전압을 가져서, 첫 번째 스테이지(ST1)에서 클록 단자(CK3)가 저전압으로 되고 입력 단자(IN)와 클록 단자(CK1, CK2)가 고전압으로 된다. 그러면 트랜지스터(M4)가 턴 온 되어 노드(QB)가 저전압으로 내려가고, 트랜지스터(M7)가 턴 온 된다. 그리고 트랜지스터(M3)가 턴 온 되어 노드(QA)가 고전압으로 올라가고, 트랜지스터(M8)가 턴 오프 된다. 따라서 첫 번째 스테이지(ST1)는 턴 온 된 트랜지스터(M7)에 의해 출력 단자(OUT)로 고전압을 가지는 주사 신호(scan[1])를 내보낸다.
T2 기간에서는 클록 신호(SCK3)가 저전압을 가지고, 주사 신호(scan[1])와 클록 신호(SCK1, SCK2)가 고전압을 가지므로, 두 번째 스테이지(ST2-)는 T1 기간에서의 첫 번째 스테이지(ST1)와 동일하게 동작하여서, 저전압을 가지는 클록 단자(CK2)로 인해 출력 단자(OUT)로 저전압의 주사 신호(scan[2])를 내보낸다.
그리고 세 번째 스테이지(ST3)는 입력 단자(IN)로 저전압의 주사 신호(scan[2])를 수신하고, 저전압의 클록 단자(CK1)과 고전압의 클록 단자(CK2, CK3)로 인해 T0 기간에서의 첫 번째 스테이지(ST1)와 동일하게 동작하여 고전압의 주사 신호(scan[3])를 내보낸다.
다음 T3 기간 동안 클록 신호(SCK1)가 저전압을 가져서 첫 번째 스테이지(ST1)에서 클록 단자(CK1)가 저전압으로 되고 입력 단자(IN)와 클록 단자(CK2, CK3)가 고전압으로 된다. 그러면 트랜지스터(M2)가 턴 온 되어 노드(QA)는 고전압을 유지하고, 트랜지스터(M8)도 턴 오프 상태를 유지한다. 트랜지스터(M1, M4)가 턴 오프되어 노드(QB)는 부유 상태로 되고, 트랜지스터(M7)는 턴 온 상태를 유지한다. 따라서 첫 번째 스테이지(ST1)는 출력 단자(OUT)로 고전압의 주사 신호(scan[1])를 계속 내보낸다. 즉, T2 기간 이후부터 첫 번째 스테이지(ST1)는 트랜지스터(M7)를 턴 온 시켜 고전압의 주사 신호(scan[1])를 출력할 수 있다.
T3 기간에 클록 신호(SCK1)가 저전압을 가지고 주사 신호(scan[1])가 고전압을 가지므로, 두 번째 스테이지(ST2)는 T2 기간에서의 첫 번째 스테이지(ST1)에 동일하게 동작하여서 고전압의 주사 신호(scan[2])를 내보낸다. 이에 따라 세 번째 스테이지(ST3)는 고전압을 가지는 입력 단자(IN)와 저전압을 가지는 클록 단자(CK2)로 인해 T1 기간에서의 첫 번째 스테이지(ST1)와 동일하게 동작하여서 저전압의 주사 신호(scan[3])를 내보낸다.
이와 같이, 주사 구동부(200)는 순차 스위칭 구동 시작 전에 트랜지스터(M10)에 연결된 클록 단자(CK2)가 저전압을 가지고, 제1 제어 단자(SST)가 고전압을 가지는 상태에서, 클록 신호(SCK1, SCK2, SCK3)의 저전압 파형에 응답하여서 저전압, 즉 게이트 온 전압을 가지는 주사 신호(scan[1]-scan[n])를 복수의 주사선(S1-Sn)으로 차례로 출력할 수 있다.
본 발명의 일 실시 예에 따른 주사 구동부(200)의 순차 스위칭 구동은 도 4의 실시 예에 한정되지 않고, 6개의 클록 신호와 각 클록 신호의 폭을 2H로 넓혀서 중첩 구동하는 것도 동일하게 적용할 수 있다.
다음 도 5를 참고하여 주사 구동부(200)의 동시 스위칭 동작에 대해서 설명한다.
도 5를 참고하면, 동시 스위칭 기간 동안 클록 신호(SCK1, SCK2, SCK3) 및 주사 시작 신호(SSP)는 고전압을 가진다. 그러면 트랜지스터(M1, M2, M4, M10)가 턴 오프 된다.
제1 제어 신호(SS)가 저전압으로 유지되는 상태에서 제2 제어 신호(SGCK)가 로우 레벨로 전환되면 동시 스위칭 기간 중 동시 온 기간(Ton)이 시작된다.
제1 제어 신호(SS)가 저전압으로 유지되면 복수의 스테이지(ST1-STn)에서 제1 제어 단자(SST)가 저전압을 가지게 되어 트랜지스터(M5, M6, M11)가 턴 온 된다.
이에 따라 노드(QA, QB)는 고전압으로 올라가고, 노드(QC)는 저전압으로 내려간다. 이들 노드(QA, QB)에 의해 트랜지스터(M7, M8)가 턴 오프 되어 트랜지스터(M7, M8)에 의한 출력은 방지된다. 동시 스위칭 기간 동안 주사 구동부(200)의 각 스테이지의 순차 구동부(310) 및 순차 출력부(315)는 동작하지 않는다.
한편 노드(QC)에 의해 트랜지스터(M9)가 턴 온 되어 출력 단자(OUT)의 전압이 동시 온 기간(Ton) 동안 저전압을 가지는 제2 제어 단자(GCK)에 의해 저전압으로 내려간다. 이때 커패시터(C3)에 의한 부트스트랩에 의해서 노드(QC)의 전압은 저전압(VGL)보다 더 낮은 전압으로 내려가고, 트랜지스터(M9)가 완전히 안정적으로 턴 온 되어서 출력 단자(OUT)의 전압은 저전압(VGL)으로 된다. 도 5의 5A에 해당하는 구동 파형의 구체적인 설명은 도 6에서 후술하도록 한다.
이러한 동작으로 복수의 스테이지(ST1-STn)는 복수의 주사선(S1-Sn)으로 저전압, 즉 게이트 온 전압을 가지는 주사 신호(scan[1]-scan[n])를 내보내어, 주사 선(S1-Sn)에 게이트가 연결되어 있는 화소(PX)의 트랜지스터를 모두 턴 온 시킬 수 있다.
다음, 동시 스위칭 기간 중 동시 오프 기간(Toff)에서는 제1 제어 신호(SS)가 여전히 저전압을 유지하는 상태에서 제2 제어 신호(SGCK)가 고전압을 가진다.
그러면 복수의 스테이지(ST1-STn)에서 트랜지스터(M9, M11)가 여전히 턴 온 된 상태에서 제2 제어 신호(SGCK)가 전달되는 제2 제어 단자(GCK)에 의해 출력 단자(OUT)의 전압은 고전압으로 출력된다. 따라서 복수의 스테이지(ST1-STn)는 복수의 주사선(S1-Sn)으로 고전압, 즉 게이트 오프 전압을 가지는 주사 신호(scan[1]-scan[n])를 내보내어, 주사선(S1-Sn)에 게이트가 연결되어 있는 트랜지스터를 모두 턴 오프 시킬 수 있다.
도 6은 동시 스위칭 기간에 동시 온/오프 구동을 안정적으로 수행하기 위한 주사 구동부(200)의 동시 출력부(325)의 회로 구조를 바탕으로 상기 도 5에 도시된 구동 파형 5A의 전압 레벨을 확대한 도면이다.
종래의 주사 구동부의 출력 단자에 연결된 트랜지스터는 출력 신호, 즉 주사 신호를 하이 레벨에서 로우 레벨로 출력할 때 트랜지스터의 게이트-소스 간 전압(Vgs)가 상당히 작은 값으로 턴 온 된다. 왜냐하면 트랜지스터의 게이트단에 입력되는 신호의 전압에 의해 게이트 전압이 하강하는 속도와 트랜지스터의 드레인단에 연결된 단자 전압에 의해 소스 전압이 하강하는 속도가 비슷하기 때문이다. 즉, 트랜지스터의 게이트단의 전압 파형과 트랜지스터의 소스단에 연결된 출력 단자의 출력 신호의 파형이 거의 동시에 하이 레벨에서 로우 레벨로 전환하므로, 트랜지스터의 게이트와 소스 사이의 커패시터가 부트스트래핑을 시작하는 시점에 트랜지스터의 게이트-소스 간 전압(Vgs)이 크지 않다.
따라서, 출력 단자에 연결된 패널 부하를 구동하는 데 있어서, 상기 트랜지스터가 작은 게이트-소스 간 전압(Vgs)으로 구동되므로 온 저항이 상당히 커져 출력 단자에서 나오는 주사 신호의 하이 레벨에서 로우 레벨의 전환이 느려지는 단점이 도출되었다.
이러한 문제를 해결하기 위한 본 발명의 일 실시 예에 따른 주사 구동부(200)의 동시 출력부(325)의 회로 구조를 도 3에서 이미 설명하였으며, 이를 이용하여 주사 신호를 하이 레벨에서 로우 레벨로 동시에 전환, 출력할 때의 구동 파형을 도 6에 나타내었다.
t0 시점 이전에 노드(QC)와 복수의 스테이지(ST1-STn)의 출력 신호, 즉 복수의 주사 신호(scan[1]-scan[n])는 고전압(VGH)을 유지하고 있다. 동시 온 기간(Ton) 동안 주사 신호(scan[1]-scan[n])는 고전압에서 저전압(VGL)으로 전환하여 출력되는데, 구체적으로 도 6에서 t2 시점에 저전압 상태로 전환되고 t4 시점에 고전압 상태로 전환되기 시작한다.
t0 시점에 제1 제어 신호(SS)가 고전압에서 저전압으로 변경되어 제1 제어 단자(SST)에 전달되면, 트랜지스터(M11)가 턴 온 되어 노드(QC)의 전압이 저전압(VGL)으로 내려가기 시작한다.
그러다가 t1 시점에 노드(QC)의 전압이 트랜지스터(M11)의 게이트 노드 전압(제1 제어신호(SS)의 저전압(VGL))보다 트랜지스터(M11)의 문턱전압(|Vth(M11)|)만큼 높은 레벨의 전압까지 내려가게 되면, 트랜지스터(M11)가 턴 오프 되어 노드(QC)의 전압이 거의 일정하게 유지된다. t0 시점부터 t2 시점까지 트랜지스터(M11)를 이용하여 노드(QC)의 전압을 로우 레벨로 하강시켜 유지하기 때문에, 트랜지스터(M9)는 턴 온 되지만, 트랜지스터(M9)의 드레인에 연결된 제2 제어 단자(GCK)는 고전압 상태이므로 복수의 주사 신호(scan[1]-scan[n])는 여전히 고전압 상태이다.
t2 시점에 제2 제어 신호(SGCK)가 로우 레벨로 전환하기 시작하면 제2 제어 단자(GCK)는 저전압으로 내려가게 되고 트랜지스터(M9)는 턴 온 상태이므로 복수의 주사 신호(scan[1]-scan[n])가 동시에 저전압으로 내려가게 된다. 이때 커패시터(C3)의 커플링(coupling) 효과에 의해 주사 신호(scan[1]-scan[n])의 전압 변화량은 거의 그대로 노드(QC)의 전압 변화량으로 반영된다. 그래서 도 6의 타이밍도에서 t2 시점과 t3 시점간의 기간 동안 주사 신호(scan[1]-scan[n])의 파형과 노드(QC)의 파형의 경사가 거의 동일함을 알 수 있다.
t3 시점에 제2 제어 신호(SGCK)와 주사 신호(scan[1]-scan[n])가 저전압(VGL) 레벨에 도달하게 되면 노드(QC)의 전압은 대략 저전압(VGL)보다 훨씬 낮은 값인 "2VGL-VGH+|Vth(M11)|"이 된다. 이렇게 출력 단자(OUT)로 저전압(VGL)의 주사 신호(scan[1]-scan[n])를 동시에 출력함에 있어서, 출력 단자(OUT)에 연결된 트랜지스터(M9)의 게이트 전압인 노드(QC) 전압이 트랜지스터(M9)의 소스 전압인 저전압(VGL)보다 충분히 낮게 구동하므로 트랜지스터(M9)의 게이트-소스 간 전압이 충분히 크게 된다. 즉, t3 시점의 트랜지스터(M9)의 게이트-소스 간 전압은 주사 신호(scan[1]-scan[n]) 저전압(VGL)과 노드(QC)의 전압 "2VGL-VGH+|Vth(M11)|"의 차이값인 ΔV이고, ΔV는 (수학식 1)과 같다.
Figure 112011003330027-pat00001
따라서 ΔV 가 상당히 큰 값이므로 트랜지스터(M9)의 온 저항이 작게 되어 더 작은 크기의 트랜지스터로 큰 패널 부하를 구동하는데 있어 주사 신호(scan[1]-scan[n])의 전압을 하이 레벨에서 로우 레벨로 빠르게 전환할 수 있다.
t4 시점부터 제2 제어 신호(SGCK)가 고전압으로 상승하면 여전히 트랜지스터(M9)는 턴 온 상태이므로 주사 신호(scan[1]-scan[n])의 전압이 고전압으로 상승하게 된다. 즉, t0 시점부터 트랜지스터(M9)는 제2 제어 신호(SGCK)의 파형을 그대로 통과시켜 복수의 주사 신호(scan[1]-scan[n])에 전달하게 된다. 마찬가지로 커패시터(C3)에 의해 주사 신호(scan[1]-scan[n])의 전압이 고전압으로 변하는 변화량은 노드(QC)의 전압 변화량에 반영되어 노드(QC)의 전압이 상승하게 된다. 그러다가 t5 시점에 제2 제어 신호(SGCK)가 고전압(VGH) 상태로 되면 복수의 주사 신호(scan[1]-scan[n])는 고전압(GVH)를 가지게 되어 동시 오프 기간(Toff)이 시작된다. 도 6에는 표시하지 않았으나 이후 제1 제어 신호(SS)가 하이 레벨로 변하고, 클록 단자(CK2)가 저전압 파형이 포함된 클록 신호에 의해 저전압을 가지게 되면, 노드(QC)의 전압이 고전압(VGH)이 되어 트랜지스터(M9)를 턴 오프 시키므로 트랜지스터(M9)는 제2 제어 신호(SGCK)를 통과시키지 못할 것이다.
도 7은 본 발명의 다른 실시 예에 따른 주사 구동부(200)의 한 스테이지의 회로도이다.
도 7을 참고하면, 도 3의 스테이지(STi)와 달리 각 스테이지(STia)에서 트랜지스터(M11)의 게이트가 제1 제어 단자(SST)에 연결되고 트랜지스터(M11)의 드레인이 저전압 단자(VGLT)에 연결되어 있다. 도 3의 실시 예에서는 제1 제어 단자(SST)가 저전압이 될 때 트랜지스터(M11)가 턴 온 되어 노드(QC)의 전압을 저전압으로 만들지만, 도 7의 실시 예에서는 제1 제어 단자(SST)가 저전압이 될 때 트랜지스터(M11)가 턴 온 되고 트랜지스터(M11)의 드레인이 연결된 저전압 단자(VGLT)로부터 저전압(VGL)이 인가되어 노드(QC)의 전압이 저전압이 된다. 도 7의 실시 예에서 나머지 회로 소자의 구동과 구동 파형은 상기 설명된 바와 같으므로 구동 동작은 생략하기로 한다.
도 8은 본 발명의 다른 실시 예에 따른 주사 구동부(200a)의 블록도이고, 도 9는 도 8에 도시한 주사 구동부(200a)의 한 스테이지의 회로도이고, 도 10은 도 8에 도시한 주사 구동부(200a)의 순차 스위칭 구동에서의 신호 타이밍도이고, 도 11은 도 8에 도시한 주사 구동부(200a)의 동시 스위칭 구동에서의 신호 타이밍도이다.
도 8을 참고하면, 주사 구동부(200a)는 복수의 스테이지(ST1b-STnb)를 포함하며, 고전압(VGH), 저전압(VGL), 3개의 클록 신호(SCK1, SCK2, SCK3), 적어도 하나의 제어 신호 및 주사 시작 신호(SSP)를 수신한다. 클록 신호(SCK1, SCK2, SCK3)는 각각 3H의 주기를 가지며 듀티비가 1/3이고, 인접한 두 클록 신호의 위상차가 1H임은 도 2의 실시 예와 동일하다. 그러나 이러한 구동 방식에 제한되는 것은 아니며 6개의 클록 신호로 구성하고 클록 신호의 주기 폭을 6H로 넓혀 각 클록 신호간 위상차가 1H씩 중첩되도록 구동하는 것도 동일하게 적용할 수 있다.
도 8의 실시 예에서 상기 제어 신호는 제1 제어 신호(SS), 제2 제어 신호(SGCK), 및 제3 제어 신호(SR)를 포함할 수 있다.
각 스테이지(STib)는 도 2에 도시한 스테이지(STi)와 동일한 구조를 가지지만, 제3 제어 신호(SR)가 입력되는 제3 제어 단자(SRT)를 더 포함할 수 있다.
도 8에서 복수의 스테이지(ST1b-STnb)의 클록 단자(CK1, CK2, CK3)에 교대로 입력되는 클록 신호(SCK1, SCK2, SCK3)의 입력 과정은 도 2와 동일하므로 생략한다.
도 9는 도 8에 도시한 복수의 스테이지(ST1b-STnb) 중 i번째 스테이지(STib)의 회로도를 도시한 것으로서, 도 3과 동일한 회로 구조를 가진다.
다만, 도 9의 각 스테이지는 트랜지스터(M10)의 게이트가 클록 단자(CK2)가 아닌 제3 제어 단자(SRT)에 연결되어 있는 차이가 있다.
따라서, 제3 제어 단자(SRT)에 입력되는 제3 제어 신호(SR)에 의해 트랜지스터(M10)의 온/오프가 제어된다. 즉, 주사 구동부(200a)의 순차 스위칭 구동에서는 제3 제어 신호(SR)가 저전압으로 유지되고, 동시 스위칭 구동에서는 제3 제어 신호(SR)가 고전압으로 유지되어 주사 구동부(200a)의 동작을 제어한다.
도 9의 각 스테이지의 회로 구조를 이용하여 순차 스위칭 구동하는 파형도는 도 10에 도시하였고, 동시 스위칭 구동하는 파형도는 도 11에 도시하였다.
도 10 및 도 11의 실시 예에 따른 순차 스위칭 구동 및 동시 스위칭 구동은 도 4 및 도 5의 각 구동 방식과 동일하므로 설명을 생략한다.
다만, 도 10의 실시 예에 따르면 제3 제어 신호(SR)가 로우 레벨로 유지되므로 제3 제어 단자(SRT)가 저전압이 되어 트랜지스터(M10)를 턴 온 시키게 된다. 그러면 트랜지스터(M10)에 의해 노드(QC) 전압을 고전압(VGH)으로 유지시켜 동시 출력부(325b)가 순차 스위칭 기간 동안 주사 신호(scan[1]-scan[n])의 출력에 영향을 주지 않도록 한다. 상기 도 3 및 도 4의 실시 예에서 트랜지스터(M10)의 게이트에 연결된 클록 단자(CK2)에 전달되는 클록 신호가 3H마다 한번씩 약 1H 시간 동안 리프레쉬하여 노드(QC)를 고전압으로 유지시켰다면, 도 9 및 도 10의 실시 예에서는 제 3 제어 신호(SR)에 의해 항상 노드(QC)를 고전압으로 유지시키게 되어 순차 스위칭 구동 시 안정적일 수 있다.
한편 도 11의 실시 예에 따르면 제3 제어 신호(SR)가 하이 레벨로 유지되므로 트랜지스터(M10)를 턴 오프 시켜서 도 5의 구동 방식과 같은 동시 스위칭을 수행하게 된다.
도 12는 도 11에 도시한 신호 타이밍도에서 11A 부분을 확대한 것으로서, 동시 스위칭 기간 동안 제3 제어 신호(SR)가 고전압(VGH)으로 유지되는 상태에서 제2 제어 신호(SGCK)의 파형에 따라 복수의 주사 신호(scan[1]-scan[n])가 동시에 저전압 또는 고전압으로 전환, 출력되는 것을 나타낸다. 구체적인 도 12의 구동 파형에 대한 설명은 도 6에서 상술하였으므로 생략한다.
도 13은 본 발명의 다른 실시 예에 따른 주사 구동부(200)의 한 스테이지(STic)의 회로도이다.
도 13을 참고하면, 도 9의 스테이지(STib)의 회로 구조와 거의 유사하며, 각 스테이지(STic)에서 트랜지스터(M11)의 게이트가 제1 제어 단자(SST)에 연결되고 트랜지스터(M11)의 드레인이 저전압 단자(VGLT)에 연결되어 있다. 따라서, 도 9의 실시 예에서는 제1 제어 단자(SST)가 저전압이 될 때 트랜지스터(M11)가 턴 온 되어 노드(QC)의 전압을 저전압으로 만들지만, 도 13의 실시 예에서는 제1 제어 단자(SST)가 저전압이 될 때 트랜지스터(M11)가 턴 온 되고 트랜지스터(M11)의 드레인이 연결된 저전압 단자(VGLT)로부터 저전압(VGL)이 인가되어 동일한 기능을 수행하게 된다. 도 13의 실시 예에 따른 구동 파형은 도 9와 동일하다.
도 14 내지 도 17은 각각 상기 도 3, 도 7, 도 9, 도 13의 실시 예에서 한 스테이지를 구성하는 트랜지스터를 PMOS 트랜지스터에서 NMOS 트랜지스터로 바꾸어 구현할 경우의 회로도이다.
도 14 내지 도 17의 회로도의 구성과 신호 타이밍도에 따라 순차 스위칭 또는 동시 스위칭의 구동 방법은 상기 설명한 바와 동일하며, 다만 NMOS 트랜지스터를 사용하므로 모든 신호의 전압 레벨이 PMOS 트랜지스터의 실시 예와 반대이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (31)

  1. 표시 장치의 복수의 주사선으로 각각 주사 신호를 전달하는 복수의 스테이지를 포함하는 주사 구동 장치로서,
    각 스테이지는,
    전단 스테이지의 출력 단자로부터 출력된 주사 신호를 수신하고, 제1 기간에 상기 복수의 스테이지가 제1 전압을 가지는 주사 신호를 각각 순차로 주사하도록 동작하는 순차 스위칭부, 출력 단자에 연결되어 상기 제1 전압을 가지는 주사 신호를 순차로 출력하는 순차 출력부, 제2 기간에 상기 복수의 스테이지가 동일한 전압을 가지는 주사 신호를 동시에 출력하도록 동작하는 동시 스위칭부, 상기 출력 단자에 연결되어 상기 동일한 전압을 가지는 주사 신호를 동시에 출력하는 동시 출력부를 포함하고,
    상기 동시 출력부는 상기 제2 기간 중 제1 제어 신호에 따라 상기 출력 단자에 제2 제어 신호를 전달하는 제1 트랜지스터를 포함하고, 상기 주사 신호가 상기 제2 제어 신호에 따라 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 상기 제1 제어 신호에 따라 상기 제1 트랜지스터의 게이트 전압이 상기 제1 전압과 다른 제2 전압으로 제어되는 주사 구동 장치.
  2. 제 1항에 있어서,
    상기 동시 출력부는,
    상기 제1 트랜지스터의 게이트에 연결되고 상기 제1 제어 신호에 따라 턴 온 되어 상기 제2 레벨의 전압을 전달하는 제2 트랜지스터를 더 포함하는 주사 구동 장치.
  3. 제 1항에 있어서,
    상기 제1 트랜지스터는 턴 온 될 때 상기 제2 제어 신호에 대응하여 상기 제2 기간 동안 상기 제1 레벨 또는 제2 레벨의 동일한 전압을 상기 주사 신호로 출력하는 주사 구동 장치.
  4. 제 1항에 있어서,
    상기 제2 전압은 상기 제2 레벨의 전압과 제3 전압만큼의 전압차를 가지는 주사 구동 장치.
  5. 제 4항에 있어서,
    상기 제3 전압은 상기 주사 구동 장치의 동시 출력부에 포함된 제2 트랜지스터의 문턱 전압인 주사 구동 장치.
  6. 제 4항에 있어서,
    각 스테이지가 PMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 로우 레벨 전압이고 상기 제2 전압은 상기 로우 레벨 전압보다 상기 제3 전압만큼 높으며,
    각 스테이지가 NMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 하이 레벨 전압이고 상기 제2 전압은 상기 하이 레벨 전압보다 상기 제3 전압만큼 낮은 주사 구동 장치.
  7. 제 1항에 있어서,
    상기 제1 제어 신호는 상기 제1 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가지고, 상기 제2 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지며,
    상기 제2 제어 신호는 상기 제2 기간에 제1 레벨 또는 제2 레벨의 전압을 가지는 주사 구동 장치.
  8. 제 7항에 있어서,
    상기 제2 기간은 제3 기간 및 제4 기간을 포함하고,
    상기 각 스테이지에 포함된 동시 스위칭부 및 동시 출력부는, 상기 제3 기간에 상기 제1 레벨의 상기 제2 제어 신호에 대응하여 상기 제1 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력하고, 상기 제4 기간에 상기 제2 레벨의 상기 제2 제어 신호에 대응하여 상기 제2 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력하는 주사 구동 장치.
  9. 제 7항에 있어서,
    상기 각 스테이지는 제1, 제2, 및 제3 클록 단자를 포함하고,
    제1, 제2, 및 제3 클록 신호가 상기 각 스테이지의 제1, 제2, 및 제3 클록 단자에 교대로 입력되고,
    상기 제1 기간에 상기 제1, 제2, 및 제3 클록 신호는 차례로 상기 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지고, 각각 3 수평 주기의 주기와 1/3의 듀티비를 가지는 주사 구동 장치.
  10. 제 9항에 있어서,
    상기 각 스테이지의 순차 스위칭부는 상기 제1 기간에 상기 제1, 제2, 및 제3 클록 신호에 대응하여 순차 출력부가 주사 신호를 순차로 주사하도록 동작하고,
    상기 순차 출력부는 상기 제1 기간에 상기 제2 클록 단자의 전압을 상기 주사 신호의 제1 전압으로 출력하는 주사 구동 장치.
  11. 제 9항에 있어서,
    상기 각 스테이지는 상기 제2 클록 단자 또는 제어 단자를 하나 더 포함하고,
    상기 추가된 제2 클록 단자에 상기 제1, 제2, 및 제3 클록 신호가 교대로 입력되거나 또는 상기 제어 단자에 제3 제어 신호가 입력되고,
    상기 제1 기간에 상기 추가된 제2 클록 단자 또는 제어 단자에 입력된 신호는 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지는 주사 구동 장치.
  12. 제 7항에 있어서,
    상기 각 스테이지는 제1, 제2, 및 제3 클록 단자를 포함하고,
    제1, 제2, 및 제3 클록 신호가 상기 각 스테이지의 제1, 제2, 및 제3 클록 단자에 교대로 입력되고,
    상기 제2 기간에 상기 제1, 제2, 및 제3 클록 신호는 모두 상기 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가지는 주사 구동 장치.
  13. 제 12항에 있어서,
    상기 각 스테이지는 상기 제2 클록 단자 또는 제어 단자를 하나 더 포함하고,
    상기 추가된 제2 클록 단자에 상기 제1, 제2, 및 제3 클록 신호가 교대로 입력되거나 또는 상기 제어 단자에 제3 제어 신호가 입력되고,
    상기 제2 기간에 상기 추가된 제2 클록 단자 또는 제어 단자에 입력된 신호는 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가지는 주사 구동 장치.
  14. 표시 장치의 복수의 주사선으로 각각 주사 신호를 전달하는 복수의 스테이지를 포함하는 주사 구동 장치로서,
    각 스테이지는,
    제1 레벨 또는 제2 레벨의 전압을 공급하는 제1 제어 단자와, 상기 제1 제어 단자의 전압에 따라 동일한 전압의 주사 신호를 출력하는 출력 단자 사이에 연결되고, 게이트가 제1 노드에 연결되어 있는 제1 트랜지스터; 제1 레벨 또는 제2 레벨의 전압을 공급하는 제2 제어 단자와 상기 제1 노드 사이에 연결되고, 게이트가 상기 제2 제어 단자에 연결되어 있는 제2 트랜지스터; 제1 전압을 공급하는 제1 전압 단자와 상기 출력 단자 사이에 연결되고, 게이트가 제2 노드에 연결되어 있는 제3 트랜지스터; 상기 출력 단자와 제1 레벨 또는 제2 레벨의 전압을 공급하는 클록 단자 사이에 연결되고, 게이트가 제3 노드에 연결되어 있는 제4 트랜지스터; 전단 스테이지로부터 주사 신호를 수신하는 입력 단자, 상기 제1 전압 단자, 제2 전압을 공급하는 제2 전압 단자, 및 상기 제1 노드 내지 제3 노드에 연결되어 있으며, 제1 기간에 상기 복수의 스테이지의 상기 출력 단자로 상기 제2 전압을 가지는 주사 신호가 순차로 출력되도록 상기 제3 및 제4 트랜지스터를 동작시키는 순차 구동부; 및 상기 제1 전압 단자, 상기 제2 제어 단자, 상기 제2 노드 및 상기 제3 노드에 연결되어 있으며, 제2 기간에 상기 복수의 스테이지의 상기 출력 단자로 동일한 전압의 주사 신호가 동시에 출력되도록 상기 제1 및 제2 트랜지스터를 동시에 턴 온 시키는 동시 구동부를 포함하고,
    상기 제1 제어 단자의 전압에 따라 동일한 전압의 주사 신호가 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 제1 노드 전압이 상기 제2 전압과 다른 제3 전압으로 제어되는 주사 구동 장치.
  15. 제 14항에 있어서,
    상기 제3 전압은 상기 제2 레벨의 전압과 제4 전압만큼의 전압차를 가지는 주사 구동 장치.
  16. 제 15항에 있어서,
    상기 제4 전압은 상기 제2 트랜지스터의 문턱 전압인 주사 구동 장치.
  17. 제 15항에 있어서,
    각 스테이지가 PMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 로우 레벨 전압이고 상기 제3 전압은 상기 로우 레벨 전압보다 상기 제4 전압만큼 높으며,
    각 스테이지가 NMOS 트랜지스터로 구현되는 경우 상기 제2 레벨의 전압은 하이 레벨 전압이고 상기 제3 전압은 상기 하이 레벨 전압보다 상기 제4 전압만큼 낮은 주사 구동 장치.
  18. 제 14항에 있어서,
    상기 제2 트랜지스터는,
    제5 전압을 공급하는 제2 전압 단자와 상기 제1 노드 사이에 연결되고, 게이트가 상기 제1 레벨 또는 제2 레벨의 전압을 공급하는 제2 제어 단자에 연결되어 있는 주사 구동 장치.
  19. 제 14항에 있어서,
    상기 각 스테이지는 제1 제어 신호 및 제2 제어 신호를 수신하고,
    상기 제1 제어 신호는 상기 제1 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 오프 전압 레벨을 가지고, 상기 제2 기간에 상기 각 스테이지를 구현하는 트랜지스터의 게이트 온 전압 레벨을 가지며,
    상기 제2 제어 신호는 상기 제2 기간에 제1 레벨 또는 제2 레벨의 전압을 가지는 주사 구동 장치.
  20. 제 19항에 있어서,
    상기 제2 기간은 제3 기간 및 제4 기간을 포함하고,
    상기 각 스테이지에 포함된 동시 구동부는, 상기 제3 기간에 상기 제1 레벨의 상기 제2 제어 신호에 대응하여 상기 제1 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력하고, 상기 제4 기간에 상기 제2 레벨의 상기 제2 제어 신호에 대응하여 상기 제2 레벨로 설정된 동일한 전압의 주사 신호를 동시에 출력하는 주사 구동 장치.
  21. 제 14항에 있어서,
    상기 동시 구동부는,
    상기 제1 전압 단자와 상기 제2 노드 사이에 연결되고 상기 제2 제어 단자에 공급되는 게이트 온 전압에 응답하여 턴 온 되는 제5 트랜지스터, 및
    상기 제1 전압 단자와 상기 제3 노드 사이에 연결되고 상기 제2 제어 단자에 공급되는 게이트 온 전압에 응답하여 턴 온 되는 제6 트랜지스터를 포함하는 주사 구동 장치.
  22. 제 14항에 있어서,
    상기 각 스테이지는, 상기 출력 단자와 상기 제1 노드 사이에 연결되어 있는 제1 커패시터를 더 포함하는 주사 구동 장치.
  23. 제 14항에 있어서,
    상기 순차 구동부는,
    상기 제1 전압 단자와 상기 제2 노드 사이에 연결되고, 게이트가 상기 입력 단자에 연결되어 있는 제7 트랜지스터,
    상기 제1 전압 단자와 상기 제3 노드 사이에 연결되고, 게이트가 상기 제2 노드에 연결되어 있는 제8 트랜지스터,
    상기 입력 단자와 상기 제3 노드 사이에 연결되고, 게이트가 제1 클록 단자에 연결되어 있는 제9 트랜지스터,
    상기 제1 전압 단자와 상기 제1 노드 사이에 연결되고, 게이트가 제2 클록 단자 또는 제3 제어 단자에 연결되어 있는 제10 트랜지스터, 및
    상기 제2 노드와 상기 제2 전압 단자 사이에 연결되고, 게이트가 제3 클록 단자에 연결되어 있는 제11 트랜지스터를 포함하는 주사 구동 장치.
  24. 제 23항에 있어서,
    제1, 제2, 및 제3 클록 신호가 상기 제1, 제2, 및 제3 클록 단자에 교대로 입력되고,
    제1 기간에 상기 제1, 제2, 및 제3 클록 신호는 차례로 트랜지스터의 게이트 온 전압 레벨을 가지고, 각각 3 수평 주기의 주기와 1/3의 듀티비를 가지고,
    제2 기간에 상기 제1, 제2, 및 제3 클록 신호는 트랜지스터의 게이트 오프 전압 레벨을 가지는 주사 구동 장치.
  25. 제 23항에 있어서,
    제1, 제2, 및 제3 클록 신호가 상기 제2 클록 단자에 교대로 입력되거나 또는 제3 제어 신호가 상기 제3 제어 단자에 입력되고,
    제1 기간에 상기 제2 클록 단자 또는 상기 제3 제어 단자에 입력된 신호는 트랜지스터의 게이트 온 전압 레벨을 가지고,
    제2 기간에 상기 제2 클록 단자 또는 상기 제3 제어 단자에 입력된 신호는 트랜지스터의 게이트 오프 전압 레벨을 가지는 주사 구동 장치.
  26. 제 14항에 있어서,
    상기 각 스테이지는, 상기 제1 전압 단자와 상기 제2 노드 사이에 연결되어 있는 제2 커패시터, 및 상기 출력 단자와 상기 제3 노드 사이에 연결되어 있는 제3 커패시터를 더 포함하는 주사 구동 장치.
  27. 복수의 주사선을 포함하는 표시 장치의 주사 구동 장치의 구동 방법으로서,
    제1 레벨과 제2 레벨을 교대로 가지는 복수의 클록 신호에 응답하여 상기 복수의 주사선으로 상기 제2 레벨에 대응하는 전압을 가지는 주사 신호를 차례로 전달하는 순차 구동 단계, 및
    상기 복수의 클록 신호를 상기 제1 레벨로 유지하고, 제1 제어 신호를 상기 제2 레벨로 유지한 상태에서, 상기 제1 레벨 또는 상기 제2 레벨을 가지는 제2 제어 신호에 따라 상기 복수의 주사선으로 상기 제1 레벨 또는 상기 제2 레벨에 대응하는 전압을 가지는 주사 신호를 동시에 인가하는 동시 구동 단계를 포함하고,
    상기 동시 구동 단계에서, 상기 주사 신호가 상기 제2 제어 신호에 따라 상기 제1 레벨에서 제2 레벨로 전환되는 시점 이전에, 상기 제1 제어 신호에 따라 출력 단자에 상기 제2 제어 신호를 전달하는 제1 트랜지스터의 게이트 전압이 상기 제2 레벨에 대응하는 전압과 다른 제1 전압으로 제어되는 구동 방법.
  28. 제 27항에 있어서,
    상기 제1 전압은 상기 제2 레벨에 대응하는 전압과 제2 전압만큼의 전압차를 가지는 구동 방법.
  29. 제 28항에 있어서,
    상기 제2 전압은 제1 트랜지스터의 게이트에 연결된 제2 트랜지스터의 문턱 전압인 구동 방법.
  30. 제 28항에 있어서,
    상기 주사 구동 장치가 PMOS 트랜지스터로 구현되는 경우 상기 제2 레벨에 대응하는 전압은 로우 레벨 전압이고 상기 제1 전압은 상기 로우 레벨 전압보다 상기 제2 전압만큼 높으며,
    상기 주사 구동 장치가 NMOS 트랜지스터로 구현되는 경우 상기 제2 레벨에 대응하는 전압은 하이 레벨 전압이고 상기 제1 전압은 상기 하이 레벨 전압보다 상기 제2 전압만큼 낮은 구동 방법.
  31. 제 27항에 있어서,
    상기 순차 구동 단계는 상기 제2 레벨을 가지는 클록 신호 또는 상기 제2 레벨을 가지는 제3 제어 신호를 수신하는 단계를 포함하고,
    상기 동시 구동 단계는 상기 제1 레벨을 가지는 상기 제3 제어 신호를 수신하는 단계를 포함하는 구동 방법.
KR1020110004076A 2011-01-14 2011-01-14 주사 구동 장치 및 그 구동 방법 KR101793633B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110004076A KR101793633B1 (ko) 2011-01-14 2011-01-14 주사 구동 장치 및 그 구동 방법
US13/309,533 US8553026B2 (en) 2011-01-14 2011-12-01 Scan driver and driving method thereof
TW100145078A TWI537909B (zh) 2011-01-14 2011-12-07 掃描驅動器及其驅動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110004076A KR101793633B1 (ko) 2011-01-14 2011-01-14 주사 구동 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20120082660A KR20120082660A (ko) 2012-07-24
KR101793633B1 true KR101793633B1 (ko) 2017-11-21

Family

ID=46490426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110004076A KR101793633B1 (ko) 2011-01-14 2011-01-14 주사 구동 장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US8553026B2 (ko)
KR (1) KR101793633B1 (ko)
TW (1) TWI537909B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114036B2 (en) 2018-06-08 2021-09-07 Samsung Display Co., Ltd. Scan driver and display device for driving a plurality of scan lines

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459367B (zh) * 2012-06-06 2014-11-01 Innocom Tech Shenzhen Co Ltd 顯示器及其驅動方法
KR101962432B1 (ko) * 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN102945657B (zh) * 2012-10-29 2014-09-10 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、阵列基板和显示装置
CN103198783B (zh) * 2013-04-01 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
US9633625B2 (en) * 2013-05-22 2017-04-25 Samsung Display Co., Ltd. Pixel circuit and method for driving the same
KR20140141190A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN103700355B (zh) * 2013-12-20 2016-05-04 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
KR102156769B1 (ko) * 2013-12-26 2020-09-16 엘지디스플레이 주식회사 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
KR102332556B1 (ko) * 2015-05-07 2021-11-30 삼성디스플레이 주식회사 표시 장치
CN107316616A (zh) * 2016-04-26 2017-11-03 中华映管股份有限公司 显示面板
CN108511025B (zh) 2018-04-12 2020-06-16 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
TWI713008B (zh) * 2019-11-07 2020-12-11 友達光電股份有限公司 驅動電路和其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062071A1 (en) 2006-09-12 2008-03-13 Samsung Sdi Co., Ltd. Shift register and organic light emitting display using the same
US20100295837A1 (en) 2009-05-19 2010-11-25 Sony Corporation Display device and display method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360930B2 (ja) * 2004-02-17 2009-11-11 三菱電機株式会社 画像表示装置
KR101110133B1 (ko) 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR100786467B1 (ko) * 2006-03-29 2007-12-17 삼성에스디아이 주식회사 주사구동회로 및 이를 이용한 유기발광표시장치
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
KR100830296B1 (ko) * 2006-09-22 2008-05-19 삼성에스디아이 주식회사 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
TWI342539B (en) * 2006-12-29 2011-05-21 Chimei Innolux Corp Liquid crystal display and display method of same
KR100962909B1 (ko) 2008-08-14 2010-06-10 삼성모바일디스플레이주식회사 주사구동부 및 그를 이용한 유기전계발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062071A1 (en) 2006-09-12 2008-03-13 Samsung Sdi Co., Ltd. Shift register and organic light emitting display using the same
US20100295837A1 (en) 2009-05-19 2010-11-25 Sony Corporation Display device and display method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114036B2 (en) 2018-06-08 2021-09-07 Samsung Display Co., Ltd. Scan driver and display device for driving a plurality of scan lines

Also Published As

Publication number Publication date
KR20120082660A (ko) 2012-07-24
US8553026B2 (en) 2013-10-08
TW201229992A (en) 2012-07-16
US20120182283A1 (en) 2012-07-19
TWI537909B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
KR101793633B1 (ko) 주사 구동 장치 및 그 구동 방법
KR102167138B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
EP3324397B1 (en) Display device
KR101761414B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101720340B1 (ko) 유기발광다이오드 표시장치
CN108022562B (zh) 栅极驱动器和使用其的显示装置
KR101917765B1 (ko) 표시장치를 위한 주사 구동 장치 및 그 구동 방법
KR20170049723A (ko) 표시장치
US11004376B2 (en) Scan driver and display device including the same
JP2006107692A (ja) シフトレジスタ、これを利用したゲート駆動回路及び表示パネル
KR101760102B1 (ko) 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
EP3151225A1 (en) Shift circuit, shift resistor, and display device
US8912996B2 (en) Scan driver and driving method thereof
KR20140133033A (ko) 스캔 구동부 및 이를 이용한 표시장치
US20100171689A1 (en) Shift register and organic light emitting display device using the same
KR101769069B1 (ko) 주사 구동 장치 및 그 구동 방법
KR101860732B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US8913046B2 (en) Liquid crystal display and driving method thereof
KR20160019301A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20180036894A (ko) 터치센서 내장형 표시장치
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
KR101502174B1 (ko) 제어 드라이버 및 이를 구비한 표시장치
KR20190047474A (ko) 게이트 구동부 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right