KR20160019301A - 쉬프트 레지스터 및 그를 이용한 표시 장치 - Google Patents

쉬프트 레지스터 및 그를 이용한 표시 장치 Download PDF

Info

Publication number
KR20160019301A
KR20160019301A KR1020140103904A KR20140103904A KR20160019301A KR 20160019301 A KR20160019301 A KR 20160019301A KR 1020140103904 A KR1020140103904 A KR 1020140103904A KR 20140103904 A KR20140103904 A KR 20140103904A KR 20160019301 A KR20160019301 A KR 20160019301A
Authority
KR
South Korea
Prior art keywords
control
transistor
gate
scan
control node
Prior art date
Application number
KR1020140103904A
Other languages
English (en)
Other versions
KR102223902B1 (ko
Inventor
이영장
엄혜선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140103904A priority Critical patent/KR102223902B1/ko
Publication of KR20160019301A publication Critical patent/KR20160019301A/ko
Application granted granted Critical
Publication of KR102223902B1 publication Critical patent/KR102223902B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Abstract

본 발명은 로직 회로 구성을 단순화하여 회로 면적을 감소시킬 수 있는 쉬프트 레지스터 및 그를 이용한 표시 장치에 관한 것으로, 본 발명의 쉬프트 레지스터는 다수의 스테이지를 포함하고, 상기 다수의 스테이지 각각은 제어 노드의 제어에 따라 다수의 클럭 중 어느 하나의 클럭을 출력으로 발생시키는 풀-업 트랜지스터와, 상기 다수의 클럭 중 다른 하나의 클럭의 제어에 따라 게이트 오프 전압을 출력으로 발생시키는 풀-다운 트랜지스터와, 어느 하나의 이전 스테이지의 출력 신호의 제어에 따라 상기 제어 노드를 게이트 온 상태로 세트시키는 제1 트랜지스터와, 어느 하나의 다음 스테이지의 출력 신호의 제어에 따라 상기 제어 노드를 게이트 오프 상태로 리셋시키는 제2 트랜지스터와, 상기 다수의 클럭 중 또 다른 하나의 클럭의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제3 트랜지스터를 구비한다.

Description

쉬프트 레지스터 및 그를 이용한 표시 장치{SHIFT REGISTER AND DISPLAY DEVICE USING THE SAME}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 로직 회로 구성을 단순화하여 회로 면적을 감소시킬 수 있는 쉬프트 레지스터 및 그를 이용한 표시 장치에 관한 것이다.
최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용한 OLED 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElectroPhoretic Display; EPD) 등이 대표적이다.
평판 표시 장치는 각 픽셀이 박막 트랜지스터(Thin Film Transistor; TFT)에 의해 독립적으로 구동되는 픽셀 매트릭스를 통해 영상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 드라이버와, 패널 드라이버를 제어하는 타이밍 컨트롤러 등을 포함한다. 패널 드라이버는 표시 패널의 게이트 라인들을 구동하는 게이트 드라이버와, 표시 패널의 데이터 라인들을 구동하는 데이터 드라이버를 포함한다.
최근 제조 원가 절감 및 베젤 폭 감소를 위하여, 게이트 드라이버가 픽셀 매트릭스의 TFT 어레이와 함께 기판 상에 형성됨으로써 패널에 내장된 게이트-인-패널(Gate In Panel; GIP) 방식을 주로 이용하고 있다. GIP 방식의 게이트 드라이버는 베젤 폭을 더욱 감소시키기 위하여 회로 면적을 줄이는 방향으로 발전하고 있다.
게이트 드라이버는 쉬프트 레지스터를 이용하여 게이트 라인들을 각각 구동하는 스캔 펄스들을 출력한다. 쉬프트 레지스터는 다수의 게이트 라인을 각각 구동하는 다수의 스테이지로 구성되고, 각 스테이지는 출력부 및 노드 제어부를 구비한다. 각 스테이지의 출력부는 기본적으로 Q노드의 제어에 따라 어느 하나의 클럭을 게이트 라인으로 출력하는 풀-업 TFT와, QB노드의 제어에 따라 게이트 로우 전압을 게이트 라인으로 출력하는 풀-다운 TFT를 포함한다. 각 스테이지의 노드 제어부는 제어 신호에 응답하여 Q노드의 충방전과 QB노드의 충방전을 상반되게 제어하는 다수의 TFT를 포함하며, 특히 QB노드를 하이 상태로 유지시키기 위한 TFT들을 상대적으로 많이 포함하고 있다.
또한, 포워드 스캔(Forward scan)과 백워드(Backward scan)을 선택적으로 이용할 수 있도록 바이-스캔(Bi-scan)이 가능한 쉬프트 레지스터는 각 스테이지가 더욱 많은 TFT들을 포함해야 한다.
이로 인하여, 종래의 쉬프트 레지스터는 다소 많은 수의 TFT들로 구성됨으로써 회로 면적을 감소시키는 것이 곤란하므로 네로우 베젤(narrow bezel) 구현에 한계가 있다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 로직 회로 구성을 단순화하여 회로 면적을 감소시킬 수 있는 쉬프트 레지스터 및 그를 이용한 표시 장치를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 쉬프트 레지스터는 다수의 스테이지를 포함하고, 상기 다수의 스테이지 각각은 제어 노드의 제어에 따라 다수의 클럭 중 어느 하나의 클럭을 출력으로 발생시키는 풀-업 트랜지스터와, 상기 다수의 클럭 중 다른 하나의 클럭의 제어에 따라 게이트 오프 전압을 출력으로 발생시키는 풀-다운 트랜지스터와, 어느 하나의 이전 스테이지의 출력 신호의 제어에 따라 상기 제어 노드를 게이트 온 상태로 세트시키는 제1 트랜지스터와, 어느 하나의 다음 스테이지의 출력 신호의 제어에 따라 상기 제어 노드를 게이트 오프 상태로 리셋시키는 제2 트랜지스터와, 상기 다수의 클럭 중 또 다른 하나의 클럭의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제3 트랜지스터를 구비한다.
상기 제어 노드는 상기 제1 내지 제3 트랜지스터와 접속된 제1 제어 노드와, 상기 풀-업 트랜지스터와 접속된 제2 제어 노드를 포함한다. 상기 각 스테이지는 상기 풀-업 트랜지스터의 제어 노드와 출력 단자 사이에 접속된 커패시터와, 게이트 온 전압에 의해 턴-온 상태를 유지하여 상기 제1 및 제2 제어 노드를 연결하는 저항 트랜지스터와, 비정상적인 전원 오프 검출 신호에 따라 상기 각 스테이지의 출력 단자를 통해 해당 게이트 라인을 구동하는 바이어스 트랜지스터를 추가로 구비한다.
상기 다수의 클럭은 순차적으로 위상 쉬프트되는 제1 내지 제4 클럭을 포함한다. 상기 풀-업 트랜지스터는 상기 제1 클럭을 출력하고, 상기 풀-다운 트랜지스터는 상기 제3 클럭에 의해 제어된다.
상기 다수의 스테이지 중 n번째 스테이지에서, 상기 제1 트랜지스터는 n-2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 제3 클럭을 상기 제어 노드로 공급하고, 상기 제2 트랜지스터는 n+2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 게이트 오프 전압을 상기 제어 노드로 공급하며, 상기 제3 트랜지스터는 제4 클럭의 제어에 따라 n-1번째 스테이지로부터 출력되는 스캔 신호를 상기 제어 노드로 공급한다.
본 발명의 다른 실시예에 따른 쉬프트 레지스터는 포워드 스캔과 백워드 스캔이 선택적으로 수행되는 다수의 스테이지를 포함하고, 상기 다수의 스테이지 각각은 제어 노드의 제어에 따라 다수의 클럭 중 어느 하나의 클럭을 출력으로 발생시키는 풀-업 트랜지스터와, 상기 다수의 클럭 중 다른 하나의 클럭의 제어에 따라 게이트 오프 전압을 출력으로 발생시키는 풀-다운 트랜지스터와, 어느 하나의 이전 스테이지의 출력 신호의 제어에 따라, 상기 포워드 스캔시 상기 제어 노드를 게이트 온 상태로 세트시키고, 상기 백워드 스캔시 상기 제어 노드를 게이트 오프 상태로 리셋시키는 제1 트랜지스터와, 어느 하나의 다음 스테이지의 출력 신호의 제어에 따라, 상기 포워드 스캔시 상기 제어 노드를 게이트 오프 상태로 리셋시키고, 상기 백워드 스캔시 상기 제어 노드를 게이트 온 상태로 세트시키는 제2 트랜지스터와, 상기 포워드 스캔시, 상기 다수의 클럭 중 또 다른 하나의 클럭과 포워드 구동 전압의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제3 및 제4 트랜지스터와, 상기 백워드 스캔시, 다수의 클럭 중 나머지 하나의 클럭과 백워드 구동 전압의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제5 및 제6 트랜지스터를 구비한다.
상기 제어 노드는 상기 제1 내지 제6 트랜지스터와 접속된 제1 제어 노드와, 상기 풀-업 트랜지스터와 접속된 제2 제어 노드를 포함한다. 상기 각 스테이지는 상기 풀-업 트랜지스터의 제어 노드와 출력 단자 사이에 접속된 커패시터와, 게이트 온 전압에 의해 턴-온 상태를 유지하여 상기 제1 및 제2 제어 노드를 연결하는 저항 트랜지스터와, 비정상적인 전원 오프 검출 신호에 따라 상기 각 스테이지의 출력 단자를 통해 해당 게이트 라인을 구동하는 바이어스 트랜지스터를 추가로 구비한다.
상기 다수의 클럭은 순차적으로 위상 쉬프트되는 제1 내지 제4 클럭을 포함한다. 상기 풀-업 트랜지스터는 상기 제1 클럭을 출력하고, 상기 풀-다운 트랜지스터는 상기 제3 클럭에 의해 제어된다.
상기 다수의 스테이지 중 n번째 스테이지에서, 상기 제1 트랜지스터는 n-2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 포워드 구동 전압 또는 상기 제4 클럭을 상기 제어 노드로 공급하고, 상기 제2 트랜지스터는 n+2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 백워드 구동 전압 또는 상기 제2 틀럭을 상기 제어 노드로 공급하며, 상기 제3 트랜지스터는 제4 클럭의 제어에 따라 n-1번째 스테이지로부터 출력되는 스캔 신호를, 상기 포워드 구동 전압에 의해 제어되는 제4 트랜지스터를 통해 상기 제어 노드로 공급하고, 상기 제5 트랜지스터는 제2 클럭의 제어에 따라 n+1번째 스테이지로부터 출력되는 스캔 신호를, 상기 백워드 구동 전압에 의해 제어되는 제6 트랜지스터를 통해 상기 제어 노드로 공급한다.
상기 포워드 구동 전압은 상기 포워드 스캔시 게이트 온 상태로 공급되고, 상기 백워드 스캔시 게이트 오프 상태로 공급되며, 상기 백워드 구동 전압은 상기 포워드 스캔시 상기 게이트 오프 상태로 공급되고, 상기 백워드 스캔시 상기 게이트 온 상태로 공급된다.
본 발명에 따른 쉬프트 레지스터는 싱글 스캔 스테이지 또는 바이-스캔 스테이지를 포함하더라도 회로 구성이 상대적으로 간단하여 회로 면적을 감소시킬 수 있다.
또한, 본 발명에 따른 표시 장치는 간단한 회로 구성을 갖는 쉬프트 레지스터를 내장 게이트 드라이버로 이용하여 게이트 드라이버가 형성되는 베젤 폭을 감소시킬 수 있으므로 네로우 베젤을 구현할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 쉬프트 레지스터의 기본 구조를 나타낸 블록도이다.
도 2는 도 1에 도시된 쉬프트 레지스터에서 한 스테이지를 나타낸 회로도이다.
도 3은 도 2에 도시된 스테이지의 구동 파형도이다.
도 4는 본 발명의 제2 실시예에 따른 바이-스캔 쉬프트 레지스터의 기본 구조를 나타낸 블록도이다.
도 5는 도 4에 도시된 바이-스캔 쉬프트 레지스터에서 한 스테이지를 나타낸 회로도이다.
도 6은 도 5에 도시된 스테이지에서 포워드 전압에 의해 구동되는 부분을 강조한 회로도이다.
도 7은 도 6에 도시된 스테이지의 포워드 스캔을 위한 구동 파형도이다.
도 8은 도 5에 도시된 스테이지에서 백워드 전압에 의해 구동되는 부분을 강조한 회로도이다.
도 9는 도 8에 도시된 스테이지의 백워드 스캔을 위한 구동 파형도이다.
도 10은 본 발명의 제3 실시예에 따른 바이-스캔 쉬프트 레지스터에서 한 스테이지를 나타낸 회로도이다.
도 11은 본 발명에 따른 쉬프트 레지스터를 이용한 표시 장치를 개략적으로 나타낸 블록도이다.
도 1은 본 발명의 제1 실시예에 따른 쉬프트 레지스터의 기본 구조를 나타낸 블록도이다.
도 1에 도시된 쉬프트 레지스터는 액티브 매트릭스형 표시 장치의 내장 게이트 드라이버로 사용되는 것으로, 다수의 게이트 라인{GL(n-2) ~ GL(n+2)}을 각각 구동하는 다수의 스테이지{ST(n-2) ~ ST(n+2)}를 포함한다. 다수의 스테이지{ST(n-2) ~ ST(n+2)}는 다수의 게이트 라인{GL(n-2) ~ GL(n+2)}을 포워드 방향으로 스캔한다.
다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각에는 게이트 하이 전압(VGH) 및 저전위 전압(VSS)이 공급된다. 게이트 하이 전압(VGH)은 게이트 온 전압으로 표현될 수 있고, 저전위 전압(VSS)은 게이트 오프 전압으로 표현될 수 있다.
다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각에는 위상차를 갖는 다수의 클럭(CLKs)이 공급된다. 예를 들면, 다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각은 4상 클럭(CLKs)을 각각 전송하는 4개의 클럭 라인 중 적어도 3개의 클럭 라인과 접속된다.
다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각에는 이전 스테이지들 중 어느 하나의 스테이지로부터 출력되는 스캔 신호와, 다음 스테이지들 중 어느 하나의 스테이지로부터 출력되는 스캔 신호가, 출력부를 제어하는 Q노드의 논리 상태를 제어하기 위한 제어 신호(캐리 신호)로 공급된다. 또한, 다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각에는 이전 스테이지들 중 다른 하나의 스테이지로부터 출력되는 스캔 신호가 Q노드의 로우 상태 유지를 위해 더 공급된다.
예를 들면, n번째 스테이지{ST(n)}에는 n-2번째 스테이지{ST(n-2)}로부터 출력되는 n-2번째 스캔 신호{G(n-2)}와, n+2번째 스테이지{ST(n+2)}로부터 출력되는 n+2번째 스캔 신호{G(n+2)}가 Q노드의 논리 상태를 제어하는 제어 신호(캐리 신호)로 공급되고, n-1번째 스테이지{ST(n-1)}로부터 출력되는 n-1번째 스캔 신호{G(n-1)}는 Q노드의 로우 상태를 유지하기 위해 공급된다.
Q노드의 하이 상태는 게이트 온 상태를 의미하는 것으로 세트(set) 상태로 표현될 수 있고, Q노드의 로우 상태는 게이트 오프 상태를 의미하는 것으로 리셋(reset) 상태로 표현될 수 있다.
도 2는 도 1에 도시된 쉬프트 레지스터에서 한 스테이지를 나타낸 회로도이고, 도 3은 도 2에 도시된 스테이지의 구동 파형도이다.
도 2에 도시된 n번째 스테이지{ST(n)}는 n번째 게이트 라인을 구동하는 것으로, 다른 스테이지에도 동일하게 적용된다.
n번째 스테이지{ST(n)}는 풀-업 TFT(Tup) 및 풀-다운 TFT(Tpd)와 커패시터(CQ)를 포함하는 출력부와, 제1 내지 제3 TFT(T1~T3) 및 리셋 트랜지스터(Trs)를 포함하는 노드 제어부를 구비한다.
n번째 스테이지{ST(n)}는 노드 제어부의 출력 노드인 Q1 노드와, 출력부의 제어 노드인 Q2 노드 사이에 접속되어 저항 역할을 하는 저항 TFT(Td)를 더 구비할 수 있다.
n번째 스테이지{ST(n)}는 비정상적으로 전원이 오프될 때, 픽셀 매트릭스의 신속한 방전을 위해 게이트 라인을 구동하는 바이어스 TFT(Tab)를 더 구비할 수 있다.
n번째 스테이지{ST(n)}는 4상 클럭{CLK(m-1), CLK(m), CLK(m+1), CLK(m+2)} 중 3상 클럭{CLK(m-1), CLK(m), CLK(m+2)}을 공급받는다. 예를 들어, 4상 클럭{CLK(m-1), CLK(m), CLK(m+1), CLK(m+2)}이 순차적으로 위상 쉬프트되는 CLK4, CLK1, CLK2, CLK3인 경우 n번째 스테이지{ST(n)}는 CLK4, CLK1, CLK3을 공급받는다.
풀-업 TFT(Tup)는 Q2 노드의 제어에 따라 스위칭되어 m 클럭{CLK(m)} (CLK1)을 출력 단자를 통해 n번째 게이트 라인으로 공급한다. 이에 따라, 풀-업 TFT(Tup)를 통해 m 클럭{CLK(m)}이 n번째 스캔 신호{G(n)}의 게이트 온 전압(게이트 하이 전압)으로 공급된다.
풀-다운 TFT(Tpd)는 m+2 클럭{CLK(m+2)}(CLK3)의 제어에 따라 스위칭되어 저전위 전압(VSS)을 출력 단자를 통해 n번째 게이트 라인으로 공급한다. 이에 따라, 풀-다운 TFT(Tpd)를 통해 저전위 전압(VSS)이 n번째 스캔 신호{G(n)}의 게이트 오프 전압(게이트 로우 전압)으로 공급된다.
커패시터(CQ)는 풀-업 TFT(Tup)의 게이트와 드레인 사이, 즉 Q2 노드와 출력 단자 사이에 접속되어 m 클럭{CLK(m)}이 공급될 때 Q2 노드의 전압이 m 클럭{CLK(m)}의 하이 상태를 따라 부트스트랩핑되게 한다. 이에 따라, 풀-업 TFT(Tup)가 m 클럭{CLK(m)}을 출력할 때, Q2 노드의 전압이 하이 상태에서 부트스트랩핑으로 더욱 상승함으로써 풀-업 TFT(Tup)는 안정적으로 m 클럭{CLK(m)}을 n번째 스캔 신호{G(n)}로 공급할 수 있다.
제1 TFT(T1)는 n-2번째 스테이지로부터 출력되는 n-2번째 스캔 신호{G(n-2)}의 제어에 따라 스위칭되어 m+2 클럭{CLK(m+2)}(CLK3)을 Q1 노드로 공급한다. 이에 따라, 저항 TFT(Td)를 통해 연결된 Q1, Q2 노드는 풀-업 TFT(Tup)가 m 클럭{CLK(m)}을 출력하기 이전에 제1 TFT(T1)를 통해 m+2 클럭{CLK(m+2)}의 하이 전압이 공급되어 하이 상태로 세트된다. 한편, 제1 TFT(T1)에는 m+2 클럭{CLK(m+2)} (CLK3) 대신 m-1 클럭{CLK(m-1)} (CLK4)이 공급될 수 있다.
제2 TFT(T2)는 n+2번째 스테이지로부터 출력되는 n+2번째 스캔 신호{G(n+2)}의 제어에 따라 스위칭되어 저전위 전압(VSS)을 Q1 노드로 공급한다. 이에 따라, Q1, Q2 노드는 풀-업 TFT(Tup)가 m 클럭{CLK(m)}을 출력한 이후에 제2 TFT(T2)를 통해 저전위 전압(VSS)이 공급되어 로우 상태로 리셋된다.
제3 TFT(T3)는 m-1 클럭{CLK(m-1)}(CLK4)의 제어에 따라 스위칭되어 n-1번째 스테이지로부터 출력되는 n-1번째 스캔 신호{G(n-1)}를 Q1 노드로 공급한다. 이에 따라, Q1, Q2 노드는 제2 TFT(T2)에 의해 리셋된 이후에도 제3 TFT(T2)를 통해 n-1번째 스캔 신호{G(n-1)}의 게이트 오프 전압이 공급되어 로우 상태를 유지한다.
리셋 TFT(Trs)는 스타트 펄스(Vst)의 제어에 따라 스위칭되어 저전위 전압(VSS)을 Q1 노드로 공급한다. 이에 따라, Q1, Q2 노드는 각 프레임이 시작 또는 종료될 때 리셋 TFT(Trs)를 통해 저전위 전압(VSS)이 공급되어 로우 상태로 리셋된다. 이때, 스타트 펄스(Vst)에 의해 모든 스테이지의 리셋 TFT(Trs)가 동시 턴-온되어 모든 스테이지의 Q1, Q2 노드가 동시에 리셋될 수 있다.
저항 TFT(Td)는 게이트 하이 전압(VGH)에 따라 항상 턴-온되어 Q1 노드 및 Q2 노드를 연결하고 있지만, Q1 노드의 전압과 Q2 노드의 전압이 서로 달라지게 하는 저항 역할을 한다. 이에 따라, Q2 노드의 전압이 m 클럭{CLK(m)}을 따라 부트스트랩핑되어 상승될 때, 저항 TFT(Td)에 의해 Q1 노드의 전압은 Q2 노드의 전압보다 낮게 상승되므로, 부트스트랩핑으로 인한 Q1 노드의 핫 캐리어 스트레스(hot carrier stress)를 감소시킬 수 있다.
바이어스 TFT(Tab)는 비정상적으로 전원이 오프될 때 전원 회로로부터 공급되는 비정상 검출 신호(ABNORMAL)에 따라 턴-온되어 해당 게이트 라인을 구동한다. 이때, 비정상 검출 신호(ABNORMAL)에 따라 모든 스테이지의 바이어스 TFT(Tab)가 모든 게이트 라인들을 동시 구동하므로, 픽셀 매트릭스의 TFT들은 동시 턴-온되어 각 서브픽셀에 충전된 전하들이 턴-온된 TFT를 통해 신속하게 방전될 수 있다. 이에 따라, 배터리 분리 등으로 인하여 비정상적으로 전원이 오프되더라도 픽셀 매트릭스 내의 전하들이 신속하게 방전되므로 불충분한 방전으로 인한 플리커를 방지할 수 있다.
도 3을 참조하면, 4상 클럭{CLK(m-1), CLK(m), CLK(m+1), CLK(m+2)} 각각은 2H(H는 수평 기간)의 하이 상태와, 2H의 로우 상태가 순환하는 형태로 공급된다. 4상 클럭{CLK(m-1), CLK(m), CLK(m+1), CLK(m+2)}은 순차적으로 1H씩 위상 쉬프트되고, 인접한 클럭들은 1H의 하이 상태가 서로 오버랩되도록 공급된다.
이에 따라, 4상 클럭{CLK(m-1), CLK(m), CLK(m+1), CLK(m+2)}이 선택적으로 출력되는 스캔 신호{G(n-2), G(n-1), G(n), G(n+2)}는 각각 게이트 온 전압이 2H의 펄스폭을 갖으며, 인접한 스캔 신호들은 1H의 게이트 온 전압이 서로 오버랩한다.
도 2 및 도 3을 참조하면, t1, t2 기간에서 n-2번째 스캔 신호{G(n-2)}의 제어에 의해 제1 TFT(T1)가 턴-온되어 m+2 클럭{CLK(m+2)}(CLK3)이 Q1 노드로 공급됨으로써 Q1, Q2 노드가 하이 상태로 세트된다. n-2번째 스캔 신호{G(n-2)}는 n-2번째 스테이지에서 m+2 클럭{CLK(m+2)}을 출력한 것이다. Q2 노드의 하이 상태에 의해 풀-업 TFT(Tup)가 턴-온되어 m 클럭{CLK(m)}의 로우 전압이 출력되고, m+2 클럭{CLK(m+2)}의 제어에 의해 풀-다운 TFT(Tpd)도 턴-온되어 저전위 전압(VSS)이 출력되므로, n번째 게이트 라인의 스캔 신호{G(n)}는 게이트 오프 상태를 유지한다.
t3, t4 기간에서 m번째 클럭{CLK(m)}(CLK1)의 하이 상태에 따라 Q2, Q1 노드의 하이 상태가 부트스트랩핑되어 충분히 턴-온된 풀-업 TFT(Tup)를 통해 m 클럭{CLK(m)}이 n번째 게이트 라인의 스캔 신호{G(n)}로 공급된다. m+2 클럭{CLK(m+2)}의 제어에 의해 풀-다운 TFT(Tpd)는 턴-오프된다.
t5, t6 기간에서 m+2 클럭{CLK(m+2)}(CLK3)의 제어에 따라 풀-다운 TFT(Tpd)가 턴-온되어 저전위 전압(VSS)이 n번째 게이트 라인의 스캔 신호{G(n)}로 공급된다. 이때, n+2번째 스테이지로부터 출력된 스캔 신호{G(n+2)}의 제어에 따라 제2 TFT(T2)가 턴-온되어 Q1, Q2 노드는 저전위 전압(VSS)에 의해 로우 상태로 리셋된다. n+2번째 스캔 신호{G(n+2)}는 n+2번째 스테이지에서 m+2 클럭{CLK(m+2)}을 출력한 것이다. t6 기간 이후에도 m+2 클럭{CLK(m+2)}에 따라 풀-다운 TFT(Tpd)가 주기적으로 턴-온되어 n번째 게이트 라인의 스캔 신호{G(n)}는 게이트 오프 상태를 유지한다.
t6 기간 및 그 다음 기간에서, m-1 클럭{CLK(m-1)}(CLK4)의 제어에 따라 제3 TFT(T3)가 턴-온되어 n-1번째 스캔 신호{G(n-1)}의 게이트 오프 전압이 Q1 노드로 공급되므로 Q1, Q2 노드는 로우 상태를 유지하고, 이후에도 m-1 클럭{CLK(m-1)}에 따라 주기적으로 턴-온되는 제3 TFT(T3)에 의해 Q1, Q2 노드는 로우 상태를 유지한다.
이와 같이, 본 발명의 제1 실시예에 따른 쉬프트 레지스터는 각 스테이지가 8개 TFT(T1~T3, Trs, Tup, Tpd, Td, Tab)와 1개 커패시터(CQ)로 구성되어 회로 구성이 간단하므로 회로 면적을 감소시킬 수 있다.
한편, 전술한 본 발명의 제1 실시예에 따른 쉬프트 레지스터는 포워드 스캔만 가능하다.
이를 보완하기 위하여, 본 발명에서는 포워드 스캔 및 백워드 스캔을 스캔을 선택적으로 이용할 수 있도록 바이-스캔이 가능한 쉬프트 레지스터를 더 제안한다.
도 4는 본 발명의 제2 실시예에 따른 바이-스캔 쉬프트 레지스터의 기본 구조를 나타낸 블록도이다.
이하에서는 설명의 편의상 제1 실시예와 중복되는 구성에 대한 설명은 생략하거나 간단히 언급하기로 하며, 제1 실시예와 대비하여 차이가 있는 구성을 위주로 설명하기로 한다.
도 4에 도시된 바이-스캔 쉬프트 레지스터와 도 1에 도시된 싱글 스캔 쉬프트 레지스터와 대비하면, 포워드 구동 전압(VDD_F)과, 백워드 구동 전압(VDD_R)이 다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각에 추가적으로 공급된다.
포워드 구동 전압(VDD_F)은 포워드 스캔시에만 하이 상태로 공급되고, 백워드 스캔시에는 로우 상태로 공급된다. 반대로, 백워드 구동 전압(VDD_R)은 백워드 스캔시에만 하이 상태로 공급되고, 포워드 스캔시에는 로우 상태로 공급된다. 따라서, 포워드 구동 전압(VDD_F) 및 백워드 구동 전압(VDD_R)의 논리 상태에 따라 포워드 스캔과 백워드 스캔을 제어할 수 있으므로, 스캔 방향을 제어하기 위한 별도의 방향 제어 신호가 필요하지 않다.
다수의 스테이지{ST(n-2) ~ ST(n+2)} 각각에는 이전 스테이지들 중 2개의 스테이지로부터 출력되는 2개의 스캔 신호와, 다음 스테이지들 중 2개의 스테이지로부터 출력되는 2개의 스캔 신호가 공급되고, 4상 클럭(CLKs)을 각각 전송하는 4개의 클럭 라인과 접속된다.
예를 들면, n번째 스테이지{ST(n)}에는 n-2번째 스테이지{ST(n-2)}로부터 출력되는 n-2번째 스캔 신호{G(n-2)}와, n+2번째 스테이지{ST(n+2)}로부터 출력되는 n+2번째 스캔 신호{G(n+2)}가 Q노드의 논리 상태를 제어하는 제어 신호(캐리 신호)로 공급되고, n-1번째 스테이지{ST(n-1)}로부터 출력되는 n-1번째 스캔 신호{G(n-1)}와, n+1번째 스테이지{ST(n+1)}로부터 출력되는 n+1번째 스캔 신호{G(n-1)}는 Q노드의 로우 상태를 유지하기 위해 공급된다.
도 5는 도 4에 도시된 바이-스캔 쉬프트 레지스터에서 한 스테이지를 나타낸 회로도이다.
도 5에 도시된 바이-스캔 스테이지와, 도 2에 도시된 싱글 스캔 스테이지를 대비하면, 제1 TFT(T1)에 m+2 클럭{CLK(m+2)} 대신 포워드 구동 전압(VDD_F)이 공급되고, 제2 TFT(T2)에는 저전위 전압(VSS) 대신 백워드 구동 전압(VDD_R)이 공급되며, Q 노드(Q1, Q2)를 로우 상태로 유지시키기 위한 제4 내지 제6 TFT(T4, T5, T6)를 추가로 구성된다는 점에서 차이가 있다.
제1 TFT(T1)는 포워드 스캔시 하이 상태의 포워드 구동 전압(VDD_F)을 이용하여 Q 노드(Q1, Q2)를 하이 상태로 세트시키고, 백워드 스캔시 로우 상태의 포워드 구동 전압(VDD_F)을 이용하여 Q 노드(Q1, Q2)를 로우 상태로 리셋시킨다.
반대로, 제2 TFT(T2)는 백워드 스캔시 하이 상태의 백워드 구동 전압(VDD_R)을 이용하여 Q 노드(Q1, Q2)를 하이 상태로 세트시키고, 포워드 스캔시 로우 상태의 백워드 구동 전압(VDD_R)을 이용하여 Q 노드(Q1, Q2)를 로우 상태로 리셋시킨다.
제3 및 제4 TFT(T3, T4)는 포워드 스캔시 n-1번째 스캔 신호{G(n-1)}를 이용하여 Q 노드(Q1, Q2)를 로우 상태로 유지시킨다. 포워드 구동 전압(VDD_F)에 의해 제어되는 제4 TFT(T4)는 포워드 스캔시에만 턴-온되어 제3 TFT(T3)와 Q1 노드를 연결시킨다. 이에 따라, 포워드 스캔시 제3 TFT(T3)는 m-1 클럭{CLK(m-1)}(CLK4)의 제어에 따라 스위칭되어 n-1번째 스테이지로부터 출력되는 n-1번째 스캔 신호{G(n-1)}를 제4 TFT(T4)를 통해 Q1 노드로 공급함으로써 Q1, Q2 노드를 로우 상태로 유지시킨다. 백워드 스캔시 제4 TFT(T4)는 로우 상태의 포워드 구동 전압(VDD_F)에 의해 턴-오프 상태를 유지한다.
제5 및 제6 TFT(T3, T4)는 백워드 스캔시 n+1번째 스캔 신호{G(n+1)}를 이용하여 Q 노드(Q1, Q2)를 로우 상태로 유지시킨다. 백워드 구동 전압(VDD_R)에 의해 제어되는 제6 TFT(T6)는 백워드 스캔시에만 턴-온되어 제5 TFT(T5)와 Q1 노드를 연결시킨다. 이에 따라, 백워드 스캔시 제5 TFT(T5)는 m+1 클럭{CLK(m+1)}(CLK2)의 제어에 따라 스위칭되어 n+1번째 스테이지로부터 출력되는 n+1번째 스캔 신호{G(n+1)}를 제6 TFT(T6)를 통해 Q1 노드로 공급함으로써 Q1, Q2 노드를 로우 상태로 유지시킨다. 포워드 스캔시 제6 TFT(T6)는 로우 상태의 백워드 구동 전압(VDD_R)에 의해 턴-오프 상태를 유지한다.
도 6은 도 5에 도시된 스테이지의 포워드 스캔시 포워드 구동 전압(VDD_F)에 의해 구동되는 부분을 강조하여 나타낸 도면이고, 도 7은 도 6에 도시된 스테이지의 포워드 스캔을 위한 구동 파형도이다.
도 6을 참조하면, 포워드 스캔시 풀-업 TFT(Tup)가 m 클럭{CLK(m)}을 출력하기 이전에, 제1 TFT(T1)를 통해 공급된 하이 상태의 포워드 구동 전압(VDD_F)이 Q1, Q2 노드를 하이 상태로 세트시킨다. 이어서, m 클럭{CLK(m)}이 출력되고, 제2 TFT(T2)에 의해 Q1, Q2 노드가 리셋된 이후에, 제3 및 제4 TFT(T3, T4)를 통해 공급된 n-1번째 스캔 신호{G(n-1)}가 Q1, Q2 노드를 로우 상태로 유지시킨다.
도 6 및 도 7을 참조하여 도 6에 도시된 스테이지의 포워드 스캔 구동을 설명한다.
t1, t2 기간에서 n-2번째 스캔 신호{G(n-2)}의 제어에 의해 제1 TFT(T1)가 턴-온되어 하이 상태의 포워드 구동 전압(VDD_F)이 Q1, Q2 노드를 하이 상태로 세트시킨다. Q2 노드의 제어에 의해 턴-온된 풀-업 TFT(Tup)와, m+2 클럭{CLK(m+2)}(CLK3)의 제어에 의해 턴-온된 풀-다운 TFT(Tpd)를 통해 n번째 스캔 신호{G(n)}는 게이트 오프 상태를 유지한다.
t3, t4 기간에서 턴-온된 풀-업 TFT(Tup)를 통해 m 클럭{CLK(m)}(CLK1)이 n번째 스캔 신호{G(n)}의 게이트 온 전압으로 공급된다.
t5, t6 기간에서 m+2 클럭{CLK(m+2)}(CLK3)의 제어에 의해 턴-온된 풀-다운 TFT(Tpd)를 통해 저전위 전압(VSS)이 n번째 스캔 신호{G(n)}의 게이트 오프 전압으로 공급된다. 이때, n+2번째 스테이지로부터 출력된 스캔 신호{G(n+2)}의 제어에 의해 제2 TFT(T2)가 턴-온되어 로우 상태의 백워드 구동 전압(VDD_R)이 Q1, Q2 노드를 로우 상태로 리셋시킨다. t6 기간 이후에도 m+2 클럭{CLK(m+2)}에 따라 풀-다운 TFT(Tpd)가 주기적으로 턴-온되어 n번째 게이트 라인의 스캔 신호{G(n)}는 게이트 오프 상태를 유지한다.
t6 기간 및 그 다음 기간에서, m-1 클럭{CLK(m-1)}(CLK4)의 제어에 따라 턴-온된 제3 TFT(T3)와, 하이 상태의 포워드 구동 전압(VDD_F)의 제어에 의해 턴-온 상태인 제4 TFT(T4)를 통해 n-1번째 스캔 신호{G(n-1)}의 게이트 로우 전압이 Q1, Q2 노드를 로우 상태로 유지시킨다. 이후에도 m-1 클럭{CLK(m-1)}에 따라 주기적으로 턴-온되는 제3 TFT(T3)에 의해 Q1, Q2 노드는 로우 상태를 유지한다.
도 8은 도 5에 도시된 스테이지의 백워드 스캔시 백워드 구동 전압(VDD_R)에 의해 구동되는 부분을 강조하여 나타낸 도면이고, 도 9는 도 8에 도시된 스테이지의 백워드 스캔을 위한 구동 파형도이다.
도 8을 참조하면, 백워드 스캔시 풀-업 TFT(Tup)가 m 클럭{CLK(m)}을 출력하기 이전에, 제2 TFT(T2)를 통해 공급된 하이 상태의 백워드 구동 전압(VDD_R)이 Q1, Q2 노드를 하이 상태로 세트시킨다. 이어서, m 클럭{CLK(m)}이 출력되고, 제1 TFT(T1)에 의해 Q1, Q2 노드가 리셋된 이후에, 제5 및 제6 TFT(T5, T6)를 통해 공급된 n+1번째 스캔 신호{G(n+1)}가 Q1, Q2 노드를 로우 상태로 유지시킨다.
도 8 및 도 9를 참조하여 도 8에 도시된 스테이지의 백워드 스캔 구동을 설명한다.
t1, t2 기간에서 n+2번째 스캔 신호{G(n+2)}의 제어에 의해 제2 TFT(T2)가 턴-온되어 하이 상태의 백워드 구동 전압(VDD_R)이 Q1, Q2 노드를 하이 상태로 세트시킨다. Q2 노드의 제어에 의해 턴-온된 풀-업 TFT(Tup)와, m+2 클럭{CLK(m+2)}(CLK3)의 제어에 의해 턴-온된 풀-다운 TFT(Tpd)를 통해 n번째 스캔 신호{G(n)}는 게이트 오프 상태를 유지한다.
t3, t4 기간에서 턴-온된 풀-업 TFT(Tup)를 통해 m 클럭{CLK(m)}(CLK1)이 n번째 스캔 신호{G(n)}의 게이트 온 전압으로 공급된다.
t5, t6 기간에서 m+2 클럭{CLK(m+2)}(CLK3)의 제어에 의해 턴-온된 풀-다운 TFT(Tpd)를 통해 저전위 전압(VSS)이 n번째 스캔 신호{G(n)}의 게이트 오프 전압으로 공급된다. 이때, n-2번째 스테이지로부터 출력된 스캔 신호{G(n-2)}의 제어에 의해 제1 TFT(T1)가 턴-온되어 로우 상태의 포워드 구동 전압(VDD_F)이 Q1, Q2 노드를 로우 상태로 리셋시킨다. t6 기간 이후에도 m+2 클럭{CLK(m+2)}에 따라 풀-다운 TFT(Tpd)가 주기적으로 턴-온되어 n번째 게이트 라인의 스캔 신호{G(n)}는 게이트 오프 상태를 유지한다.
t6 기간 및 그 다음 기간에서, m-1번째 클럭{CLK(m-1)}의 제어에 따라 턴-온된 제5 TFT(T5)와, 하이 상태의 백워드 구동 전압(VDD_R)의 제어에 의해 턴-온 상태인 제6 TFT(T6)를 통해 n+1번째 스캔 신호{G(n+1)}의 게이트 로우 전압이 Q1, Q2 노드를 로우 상태로 유지시킨다. 이후에도 m-1 클럭{CLK(m-1)}에 따라 주기적으로 턴-온되는 제3 TFT(T3)에 의해 Q1, Q2 노드는 로우 상태를 유지한다.
도 10은 본 발명의 제3 실시예에 따른 바이-스캔 쉬프트 레지스터에서 한 스테이지를 나타낸 회로도이다.
도 10에 도시된 제3 실시예의 바이-스캔 스테이지와 도 5에 도시된 제2 실시예의 바이-스캔 스테이지를 대비하면, 제1 TFT(T1)에 포워드 구동 전압(VDD_F) 대신 m-1 클럭{CLK(m-1)}(CLK4)가 공급되고, 제2 TFT(T2)에는 백워드 구동 전압(VDD_R) 대신 m+1 클럭{CLK(m+1)}(CLK2)이 공급된다는 점에서만 차이가 있다.
이에 따라, 포워드 스캔시 제1 TFT(T1)를 통해 Q1, Q2 노드가 하이 상태로 충전되는 시간이 도 7에 도시된 2H에서 1H로 감소되고, 백워드 스캔시 제2 TFT(T1)를 통해 Q1, Q2 노드가 하이 상태로 충전되는 시간이 도 9에 도시된 2H에서 1H로 감소되고, 나머지 구동은 동일하다. LTPS(Low Temperature Poly-Silicon) TFT는 이동도가 빠르므로 Q1, Q2 노드를 충전하는 시간이 2H에서 1H로 단축될 수 있다.
이와 같이, 본 발명의 제2 및 제3 실시예에 따른 바이-스캔 쉬프트 레지스터는 바이-스캔이 가능하면서도 각 스테이지가 11개 TFT(T1~T6, Trs, Tup, Tpd, Td, Tab)와 1개 커패시터(CQ)로 구성되어 비교적 회로 구성이 간단하므로 회로 면적을 감소시킬 수 있다.
예를 들면, 종래의 쉬프트 레지스터는 싱글 스캔 스테이지가 12개 TFT 및 2개 커패시터로 구성됨으로써 베젤 폭을 0.6mm 이하로 감소시키는데 한계가 있었고, 바이-스캔 스테이지는 스캐닝 방향을 제어하는 TFT가 추가되어 베젤 폭이 더욱 증가해야 하는 문제점이 있었다. 그러나, 본 발명의 쉬프트 레지스터는 싱글 스캔 스테이지가 8개 TFT 및 1개 커패시터로 단순화됨으로써 0.4mm까지 베젤 폭을 감소시킬 수 있다. 또한, 본 발명의 쉬프트 레지스터는 바이-스캔 스테이지도 11개 TFT 및 1개 커패시터로 비교적 단순화됨으로써 0.45mm까지 베젤 폭을 감소시킬 수 있다.
도 11은 본 발명의 실시예에 따른 표시 장치를 나타낸 블록도이다.
도 11에 도시된 표시 장치는 표시 영역(DA) 및 게이트 드라이버(40)를 포함하는 표시 패널(30), 데이터 드라이버(20), 타이밍 컨트롤러(10) 등을 구비한다.
표시 패널(30)은 표시 영역(DA)에 형성된 픽셀 매트릭스를 통해 영상을 표시한다. 픽셀 매트릭스의 각 픽셀은 통상 R(Red), G(Green), B(Blue) 서브픽셀의 조합으로 원하는 색을 구현하고, 휘도 향상을 위한 W(White) 서브픽셀을 추가로 구비하기도 한다. 각 서브픽셀은 적어도 하나의 TFT에 의해 독립적으로 구동된다. 표시 패널(30)로는 액정 패널, OLED 패널 등이 이용될 수 있다.
예를 들면, 액정 패널의 각 서브픽셀은 게이트 라인의 스캔 펄스에 응답하여 데이터 라인으로부터 공급된 데이터 전압에 따라 액정의 배향 방향이 가변되어 광투과율을 조절하는 액정셀로 구성된다. OLED 패널의 각 서브픽셀은 게이트 라인의 스캔 펄스에 응답하여 데이터 라인으로부터 공급된 데이터 전압에 따른 전류에 비례하여 발광하는 발광셀로 구성된다.
게이트 드라이버(40)는 표시 패널(30)의 비표시 영역에 내장된 GIP 타입이며, 표시 영역(DA)의 TFT 어레이와 함께 기판 상에 형성된 다수의 TFT를 포함한다. 표시 영역(DA) 및 게이트 드라이버(40)에 포함된 TFT는 LTPS TFT를 이용할 수 있으나, 이에 한정되지 않고 아몰퍼스 실리콘(Amorphous Silicon) TFT, 또는 산화물 TFT 등이 이용될 수 있다.
게이트 드라이버(40)는 도 1 내지 도 10에서 전술한 제1 내지 제3 실시예에 따른 쉬프트 레지스터 중 어느 하나를 포함하고, 타이밍 컨트롤러(10)로부터의 게이트 제어 신호에 응답하여 픽셀 매트릭스의 게이트 라인들을 구동한다. 게이트 드라이버(40)는 각 게이트 라인의 스캔 기간에 게이트 온 전압의 스캔 펄스를 공급하여 해당 게이트 라인에 접속된 TFT들을 턴-온시키고, 각 게이트 라인의 나머지 기간에는 게이트 오프 전압을 공급하여 해당 게이트 라인과 접속된 TFT들을 턴-오프시킨다.
게이트 드라이버(40)는 표시 영역(DA)의 일측부에 형성되어 각 게이트 라인의 일측단을 통해 스캔 신호를 공급하거나, 표시 영역(DA)의 양측부에 형성되어 각 게이트 라인의 양측단을 통해 스캔 신호를 공급할 수 있다. 게이트 드라이버(40)는 다수의 게이트 라인을 포워드 스캔으로 구동하거나, 포워드 스캔과 백워드 스캔을 선택적으로 이용하여 구동할 수 있다.
타이밍 컨트롤러(10)와 게이트 드라이버(40) 사이에 레벨 쉬프터(미도시)가 추가로 구비될 수 있다. 레벨 쉬프터는 타이밍 컨트롤러(10)로부터의 게이트 제어 신호, 즉 스타트 펄스 및 다수 클럭의 TTL(Transistor Transistor Logic) 전압을 표시 패널(30)의 TFT 구동을 위한 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL=VSS)으로 레벨 쉬프팅하여 게이트 드라이버(40)인 쉬프트 레지스터로 공급한다.
데이터 드라이버(20)는 타이밍 컨트롤러(10)로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러(10)로부터의 영상 데이터를 표시 패널(30)의 다수의 데이터 라인(DL)에 공급한다. 데이터 드라이버(20)는 타이밍 컨트롤러(10)로부터의 데이터를 감마 전압 생성부(미도시)로부터의 감마 전압을 이용하여 아날로그 데이터 신호로 변환하고, 각 게이트 라인이 구동될 때마다 데이터 신호를 데이터 라인으로 공급한다. 데이터 드라이버(20)는 적어도 하나의 데이터 IC로 구성되어 TCP(Tape Carrier Package), COF(Chip On Film), FPC(Flexible Print Circuit) 등과 같은 회로 필름에 실장되어 표시 패널(30)에 TAB(Tape Automatic Bonding) 방식으로 부착되거나, COG(Chip On Glass) 방식으로 표시 패널(30)의 비표시 영역 상에 실장될 수 있다.
타이밍 컨트롤러(10)는 외부로부터 공급된 영상 데이터와 함께 다수의 동기 신호를 입력한다. 다수의 동기 신호는 도트 클럭 및 데이터 이네이블 신호를 포함하거나, 수평 동기 신호 및 수직 동기 신호를 더 포함할 수 있다. 타이밍 컨트롤러(10)는 화질 향상이나 소비 전력 감소를 위한 다양한 데이터 처리 방법을 이용하여 입력 데이터를 보정하여 데이터 드라이버(20)로 출력한다. 타이밍 컨트롤러(10)는 동기 신호들을 이용하여 데이터 드라이버(20)의 구동 타이밍을 제어하는 데이터 제어 신호와, 게이트 드라이버(40)의 구동 타이밍을 제어하는 게이트 제어 신호를 생성한다.
이와 같이, 본 발명에 따른 표시 장치는 간단한 회로 구성을 갖는 쉬프트 레지스터를 게이트 드라이버로 이용함으로써 게이트 드라이버가 형성되는 베젤 폭을 감소시킬 수 있으므로 네로우 베젤을 구현할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
VGH: 게이트 하이 전압 VSS: 저전위 전압
ST(n-2) ~ ST(n+2): 스테이지
CLKs, CLK(m-1), CLK(m), CLK(m+1), CLK(m+2): 클럭
Tup: 풀-업 TFT Tpd: 풀-다운 TFT
T1~T6: 제1 ~제6 TFT Trs: 리셋 TFT
Td: 저항 TFT Tab: 바이어스 TFT
ABNORMAL: 비정상 검출 신호 VDD_F: 제1 구동 전압
VDD_R: 제2 구동 전압 10: 타이밍 컨트롤러
20: 데이터 드라이버 30: 표시 패널
40: 게이트 드라이버 DA: 표시 영역

Claims (8)

  1. 다수의 스테이지를 포함하는 쉬프트 레지스터에 있어서,
    상기 다수의 스테이지 각각은
    제어 노드의 제어에 따라 다수의 클럭 중 어느 하나의 클럭을 출력으로 발생시키는 풀-업 트랜지스터와,
    상기 다수의 클럭 중 다른 하나의 클럭의 제어에 따라 게이트 오프 전압을 출력으로 발생시키는 풀-다운 트랜지스터와,
    어느 하나의 이전 스테이지의 출력 신호의 제어에 따라 상기 제어 노드를 게이트 온 상태로 세트시키는 제1 트랜지스터와,
    어느 하나의 다음 스테이지의 출력 신호의 제어에 따라 상기 제어 노드를 게이트 오프 상태로 리셋시키는 제2 트랜지스터와,
    상기 다수의 클럭 중 또 다른 하나의 클럭의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제3 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  2. 청구항 1에 있어서
    상기 제어 노드는 상기 제1 내지 제3 트랜지스터와 접속된 제1 제어 노드와, 상기 풀-업 트랜지스터와 접속된 제2 제어 노드를 포함하고,
    상기 각 스테이지는
    상기 풀-업 트랜지스터의 제어 노드와 출력 단자 사이에 접속된 커패시터와,
    게이트 온 전압에 의해 턴-온 상태를 유지하여 상기 제1 및 제2 제어 노드를 연결하는 저항 트랜지스터와,
    비정상적인 전원 오프 검출 신호에 따라 상기 각 스테이지의 출력 단자를 통해 해당 게이트 라인을 구동하는 바이어스 트랜지스터를 추가로 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  3. 청구항 1에 있어서,
    상기 다수의 클럭은 순차적으로 위상 쉬프트되는 제1 내지 제4 클럭을 포함하고,
    상기 풀-업 트랜지스터는 상기 제1 클럭을 출력하고,
    상기 풀-다운 트랜지스터는 상기 제3 클럭에 의해 제어되고,
    상기 다수의 스테이지 중 n번째 스테이지에서,
    상기 제1 트랜지스터는 n-2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 제3 클럭을 상기 제어 노드로 공급하고,
    상기 제2 트랜지스터는 n+2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 게이트 오프 전압을 상기 제어 노드로 공급하며,
    상기 제3 트랜지스터는 제4 클럭의 제어에 따라 n-1번째 스테이지로부터 출력되는 스캔 신호를 상기 제어 노드로 공급하는 것을 특징으로 하는 쉬프트 레지스터.
  4. 포워드 스캔과 백워드 스캔이 선택적으로 수행되는 다수의 스테이지를 포함하는 쉬프트 레지스터에 있어서,
    상기 다수의 스테이지 각각은
    제어 노드의 제어에 따라 다수의 클럭 중 어느 하나의 클럭을 출력으로 발생시키는 풀-업 트랜지스터와,
    상기 다수의 클럭 중 다른 하나의 클럭의 제어에 따라 게이트 오프 전압을 출력으로 발생시키는 풀-다운 트랜지스터와,
    어느 하나의 이전 스테이지의 출력 신호의 제어에 따라, 상기 포워드 스캔시 상기 제어 노드를 게이트 온 상태로 세트시키고, 상기 백워드 스캔시 상기 제어 노드를 게이트 오프 상태로 리셋시키는 제1 트랜지스터와,
    어느 하나의 다음 스테이지의 출력 신호의 제어에 따라, 상기 포워드 스캔시 상기 제어 노드를 게이트 오프 상태로 리셋시키고, 상기 백워드 스캔시 상기 제어 노드를 게이트 온 상태로 세트시키는 제2 트랜지스터와,
    상기 포워드 스캔시, 상기 다수의 클럭 중 또 다른 하나의 클럭과 포워드 구동 전압의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제3 및 제4 트랜지스터와,
    상기 백워드 스캔시, 다수의 클럭 중 나머지 하나의 클럭과 백워드 구동 전압의 제어에 따라 상기 제어 노드의 리셋 상태를 유지시키는 제5 및 제6 트랜지스터를 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  5. 청구항 4에 있어서
    상기 제어 노드는 상기 제1 내지 제6 트랜지스터와 접속된 제1 제어 노드와, 상기 풀-업 트랜지스터와 접속된 제2 제어 노드를 포함하고,
    상기 각 스테이지는
    상기 풀-업 트랜지스터의 제어 노드와 출력 단자 사이에 접속된 커패시터와,
    게이트 온 전압에 의해 턴-온 상태를 유지하여 상기 제1 및 제2 제어 노드를 연결하는 저항 트랜지스터와,
    비정상적인 전원 오프 검출 신호에 따라 상기 각 스테이지의 출력 단자를 통해 해당 게이트 라인을 구동하는 바이어스 트랜지스터를 추가로 구비하는 것을 특징으로 하는 쉬프트 레지스터.
  6. 청구항 4에 있어서,
    상기 다수의 클럭은 순차적으로 위상 쉬프트되는 제1 내지 제4 클럭을 포함하고,
    상기 풀-업 트랜지스터는 상기 제1 클럭을 출력하고,
    상기 풀-다운 트랜지스터는 상기 제3 클럭에 의해 제어되고,
    상기 다수의 스테이지 중 n번째 스테이지에서,
    상기 제1 트랜지스터는 n-2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 포워드 구동 전압 또는 상기 제4 클럭을 상기 제어 노드로 공급하고,
    상기 제2 트랜지스터는 n+2번째 스테이지로부터 출력되는 스캔 신호의 제어에 따라 상기 백워드 구동 전압 또는 상기 제2 틀럭을 상기 제어 노드로 공급하며,
    상기 제3 트랜지스터는 제4 클럭의 제어에 따라 n-1번째 스테이지로부터 출력되는 스캔 신호를, 상기 포워드 구동 전압에 의해 제어되는 제4 트랜지스터를 통해 상기 제어 노드로 공급하고,
    상기 제5 트랜지스터는 제2 클럭의 제어에 따라 n+1번째 스테이지로부터 출력되는 스캔 신호를, 상기 백워드 구동 전압에 의해 제어되는 제6 트랜지스터를 통해 상기 제어 노드로 공급하는 것을 특징으로 하는 쉬프트 레지스터.
  7. 청구항 6에 있어서,
    상기 포워드 구동 전압은 상기 포워드 스캔시 게이트 온 상태로 공급되고, 상기 백워드 스캔시 게이트 오프 상태로 공급되며,
    상기 백워드 구동 전압은 상기 포워드 스캔시 상기 게이트 오프 상태로 공급되고, 상기 백워드 스캔시 상기 게이트 온 상태로 공급되는 것을 특징으로 하는 쉬프트 레지스터.
  8. 청구항 1 내지 7 중 어느 한 청구항에 있어서,
    상기 쉬프트 레지스터를 이용하여 표시 패널의 게이트 라인을 구동하는 것을 특징으로 하는 표시 장치.
KR1020140103904A 2014-08-11 2014-08-11 쉬프트 레지스터 및 그를 이용한 표시 장치 KR102223902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140103904A KR102223902B1 (ko) 2014-08-11 2014-08-11 쉬프트 레지스터 및 그를 이용한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103904A KR102223902B1 (ko) 2014-08-11 2014-08-11 쉬프트 레지스터 및 그를 이용한 표시 장치

Publications (2)

Publication Number Publication Date
KR20160019301A true KR20160019301A (ko) 2016-02-19
KR102223902B1 KR102223902B1 (ko) 2021-03-05

Family

ID=55448741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103904A KR102223902B1 (ko) 2014-08-11 2014-08-11 쉬프트 레지스터 및 그를 이용한 표시 장치

Country Status (1)

Country Link
KR (1) KR102223902B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路
WO2017193627A1 (zh) * 2016-05-13 2017-11-16 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
CN107358906A (zh) * 2017-09-14 2017-11-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR20180077600A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049298A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 쉬프트 레지스터
JP2011204325A (ja) * 2010-03-26 2011-10-13 Epson Imaging Devices Corp シフトレジスター、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
KR20130010715A (ko) * 2011-07-19 2013-01-29 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140050304A (ko) * 2012-10-19 2014-04-29 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR20140098880A (ko) * 2013-01-31 2014-08-11 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049298A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 쉬프트 레지스터
JP2011204325A (ja) * 2010-03-26 2011-10-13 Epson Imaging Devices Corp シフトレジスター、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
KR20130010715A (ko) * 2011-07-19 2013-01-29 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140050304A (ko) * 2012-10-19 2014-04-29 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR20140098880A (ko) * 2013-01-31 2014-08-11 엘지디스플레이 주식회사 쉬프트 레지스터

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017193627A1 (zh) * 2016-05-13 2017-11-16 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
US10262566B2 (en) 2016-05-13 2019-04-16 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and display apparatus
CN106448606A (zh) * 2016-11-23 2017-02-22 深圳市华星光电技术有限公司 一种goa驱动电路
KR20180077600A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN107358906A (zh) * 2017-09-14 2017-11-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107358906B (zh) * 2017-09-14 2020-05-12 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Also Published As

Publication number Publication date
KR102223902B1 (ko) 2021-03-05

Similar Documents

Publication Publication Date Title
KR102167138B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
EP3029665B1 (en) Display panel and method of driving the same
US9418755B2 (en) Shift register and flat panel display device including the same
KR101568249B1 (ko) 쉬프트 레지스터
US9123310B2 (en) Liquid crystal display device for improving the characteristics of gate drive voltage
US9595219B2 (en) Scan driver and display device using the same
KR102020932B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
EP3118844A1 (en) Display device
US20180053471A1 (en) Shift register module and display driving circuit thereof
KR101352289B1 (ko) 표시장치
KR20160000097A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102054682B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치
KR101366877B1 (ko) 표시장치
CN106935172B (zh) 显示装置
KR20110102627A (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR20180036425A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20180069270A (ko) 인버터를 갖는 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20180072269A (ko) 게이트 드라이버 및 그를 이용한 표시 장치
KR102040659B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102223902B1 (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102040650B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR101989931B1 (ko) 액정표시장치
KR20170038304A (ko) 게이트 드라이버 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right