KR20080049298A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20080049298A
KR20080049298A KR1020060119712A KR20060119712A KR20080049298A KR 20080049298 A KR20080049298 A KR 20080049298A KR 1020060119712 A KR1020060119712 A KR 1020060119712A KR 20060119712 A KR20060119712 A KR 20060119712A KR 20080049298 A KR20080049298 A KR 20080049298A
Authority
KR
South Korea
Prior art keywords
node
turned
switching element
stage
gate line
Prior art date
Application number
KR1020060119712A
Other languages
English (en)
Other versions
KR101287214B1 (ko
Inventor
장용호
김빈
최승찬
조성학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060119712A priority Critical patent/KR101287214B1/ko
Publication of KR20080049298A publication Critical patent/KR20080049298A/ko
Application granted granted Critical
Publication of KR101287214B1 publication Critical patent/KR101287214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

특히 커플링현상에 의한 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호에 응답하여 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 제 1 노드의 논리상태를 제어하는 노드 제어부; 상기 제 1 클럭펄스에 응답하여 상기 제 1 노드와 제 2 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및, 상기 제 2 노드 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노이즈 제거용 스위칭소자를 통해 상기 게이트 라인과 제 1 노드간을 연결하는 제 2 스위칭소자를 포함함을 그 특징으로 한다.
액정표시장치, 쉬프트 레지스터, 커플링 현상, 멀티 출력

Description

쉬프트 레지스터{A shift register}
도 1은 종래의 쉬프트 레지스터내의 하나의 스테이지를 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 3은 도 2의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면
도 4는 도 2의 제 2 스테이지의 회로 구성을 나타낸 도면
도 5는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 6은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 7은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 8은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 9는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 10은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 11은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 12는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 13은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 14는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
도 15는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면
*도면의 주요부에 대한 부호 설명
Vout: 스캔펄스 VDD : 충전용 전압원
VSS : 방전용 전압원 Trd : 노이즈 제거용 스위칭소자
Vst : 스타트 펄스 Vstd : 방전용 스타트 펄스
GL : 게이트 라인 Trpu : 풀업 스위칭소자
Trpd : 풀다운 스위칭소자 ST : 스테이지
CLK : 클럭펄스
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 커플링현상에 의한 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
여기서, 상기 게이트 라인들은 스캔펄스에 의해 차례로 구동되는데, 상기 스 캔펄스는 쉬프트 레지스터에 의해 발생된다.
도 1은 종래의 쉬프트 레지스터내의 하나의 스테이지를 나타낸 도면이다.
종래의 스테이지는 제 1 노드(n1) 및 제 2 노드(n2)의 충전 및 방전 상태를 제어하기 위한 노드 제어부(101)와, 상기 제 1 노드(n1)의 신호상태에 따라 스캔펄스(Vout)를 출력하는 풀업 스위칭소자(Trup)와, 그리고, 상기 제 2 노드(n2)의 신호상태에 따라 방전용 전압원(VSS)을 출력하는 풀다운 스위칭소자(Trdw)를 구비한다.
여기서, 상기 제 1 노드(n1)와 제 2 노드(n2)는 서로 교번적으로 충전 및 방전되는데, 구체적으로 상기 제 1 노드(n1)가 충전된 상태일 때에는 상기 제 2 노드(n2)가 방전된 상태를 유지하며, 상기 제 2 노드(n2)가 충전된 상태일 때에는 상기 제 1 노드(n1)가 방전된 상태를 유지하게 된다.
이때, 상기 제 1 노드(n1)가 충전상태일때는 상기 풀업 스위칭소자(Trup)로부터는 스캔펄스(Vout)가 출력되고, 상기 제 2 노드(n2)가 충전상태일때는 상기 출력부의 풀다운 스위칭소자(Trdw)로부터 방전용 전압원(VSS)이 출력된다.
상기 풀업 스위칭소자(Trup)로부터 출력된 스캔펄스(Vout) 및 풀다운 스위칭소자(Trdw)로부터 출력된 방전용 전압원(VSS)은 해당 게이트 라인에 공급된다.
여기서, 상기 풀업 스위칭소자(Trup)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 클럭펄스(CLK)가 인가되는 클럭전송라인에 접속되며, 소스단자는 상기 게이트 라인에 접속된다. 상기 클럭펄스(CLK)는 주기적으로 하이 상태 및 로우 상태를 가지며 상기 풀업 스위칭소자(Trup)의 드레인단자에 공급된다. 이 때, 상기 풀업 스위칭소자(Trup)는 상기 매 주기마다 입력되는 하이 상태의 클럭펄스(CLK)들 중 어느 하나를 특정 시점에서 출력하게 된다. 이 특정 시점에 출력된 클럭펄스(CLK)가 게이트 라인을 구동하기 위한 스캔펄스(Vout)이다.
이 특정 시점이란, 상기 제 1 노드(n1)가 충전된 이후의 시점을 말한다. 즉, 상기 풀업 스위칭소자(Trup)는 자신의 드레인단자에 주기적으로 계속해서 입력되는 클럭펄스(CLK)들 중, 상기 특정 시점(즉, 상기 제 1 노드(n1)가 충전된 상태의 시점)에 입력된 하이 상태의 클럭펄스(CLK)를 스캔펄스(Vout)로서 출력하게 된다. 그리고, 상기 스캔펄스(Vout)의 출력 이후 상기 제 1 노드(n1)가 다음 프레임 기간이 시작될 때까지 방전상태로 유지됨에 따라, 상기 풀업 스위칭소자(Trup)는 한 프레임에 한번의 스캔펄스(Vout)를 출력하게 된다. 그런데, 상기 클럭펄스(CLK)는 한 프레임 기간동안 여러 번 출력되기 때문에, 상기 풀업 스위칭소자(Trup)가 턴-오프된 상태에서도, 즉 상기 제 1 노드(n1)가 방전된 상태에서도 상기 클럭펄스(CLK)는 상기 풀업 스위칭소자(Trup)의 드레인단자에 계속해서 입력되게 된다.
다시말하면, 상기 풀업 스위칭소자(Trup)는 한 프레임동안 단 한 번 턴-온되며, 이 턴-온되는 기간에 자신의 드레인단자에 입력되는 클럭펄스(CLK)를 스캔펄스(Vout)로 출력한다.
이후, 상기 풀업 스위칭소자(Trup)는 다음 프레임 기간이 시작될 때까지 턴-오프되며, 이에 따라, 상기 풀업 스위칭소자(Trup)는 이 턴-오프된 기간에는 아무리 자신의 드레인단자에 클럭펄스(CLK)가 입력되어도, 이를 스캔펄스(Vout)로 출력할 수 없다. 그런데, 이와 같이, 상기 풀업 스위칭소자(Trup)의 드레인단자에 주기 적으로 클럭펄스(CLK)가 인가됨에 따라, 상기 풀업 스위칭소자(Trup)의 게이트단자가 접속된 제 1 노드(n1)와 상기 풀업 스위칭소자(Trup)의 드레인단자간에 커플링현상이 발생된다. 이와 같은 커플링현상에 의해, 상기 제 1 노드(n1)에는 상기 클럭펄스(CLK)에 따른 소정의 전압이 계속해서 충전되게 된다.
그러면, 상기 제 1 노드(n1)가 어느 순간 충전상태로 유지될 수 있다. 즉, 상기 제 1 노드(n1)가 원치 않는 타이밍에 충전상태로 유지될 수 있다. 이럴 경우, 상기 제 1 노드(n1)가 한 프레임 기간동안에 두 번 이상 충전상태로 유지될 수 있으며, 이에 의해 상기 풀업 스위칭소자(Trup)가 한 프레임 기간동안에 두 번 이상 턴-온될 수 있다. 결국, 상기와 같은 커플링현상에 의해 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 스캔펄스(Vout) 출력하는 멀티 출력현상이 발생할 수 있다.
이와 같이, 상기 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 스캔펄스(Vout)를 출력하게 되면, 액정패널에 표시되는 화상의 품질이 떨어지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 클럭펄스가 출력될 때마다 게이트 라인에 공급된 방전용 전압원을 노드에 공급하여 상기 노드에 누적된 전압원을 방전시킴으로써, 멀티 출력을 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례 로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호에 응답하여 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 제 1 노드의 논리상태를 제어하는 노드 제어부; 상기 제 1 클럭펄스에 응답하여 상기 제 1 노드와 제 2 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및, 상기 제 2 노드 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노이즈 제거용 스위칭소자를 통해 상기 게이트 라인과 제 1 노드간을 연결하는 제 2 스위칭소자를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호에 응답하여 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 제 1 노드의 논리상태를 제어하는 노드 제어부; 상기 제 1 클럭펄스에 응답하여 상기 제 1 노드와 제 2 노드간을 연결시키는 제 1 노이즈 제거용 스위칭소자; 제 2 클럭펄스에 응답하여 상기 제 2 노드에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자; 및, 상기 제 2 노드 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온 시 상기 제 1 노드와 상기 게이트 라인간을 연결하는 제 3 스위칭소자를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 노드의 논리상태를 제어하는 노드 제어부; 및, 저항을 통해 공급되는 제 1 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 제 1 풀다운 스위칭소자; 상기 노드의 논리상태를 제어하는 노드 제어부; 커패시터를 통해 공급되는 제 1 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태 에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및, 상기 노드에 충전된 충전용 전압원에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 노드의 논리상태를 제어하는 노드 제어부; 커패시터를 통해 공급되는 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및, 상기 게이트 라인에 공급된 스캔펄스에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이 트 라인에 공급하는 풀업 스위칭소자; 제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 노드의 논리상태를 제어하는 노드 제어부; 커패시터를 통해 공급되는 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 상기 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 공급받아 스캔펄스를 출력하는 제 2 노이즈 제거용 스위칭소자; 및, 상기 제 2 노이즈 제거용 스위칭소자를 통해 공급된 클럭펄스에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 3 노이즈 제거용 스위칭소자를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는,차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며; 각 스테이지가, 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자; 제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자; 상기 노드의 논리상태를 제어하는 노드 제어부; 커패시터를 통해 공급되는 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및, 상기 전단 스테이지로부터의 스캔펄스에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, n개의 스테이지들(ST1 내지 STn) 및 하나의 더미 스테이지(STn+1)를 포함한다. 여기서, 각 스테이지들(ST1 내지 STn)은 한 프레임 기간동안 한 번의 스캔펄스(Vout1 내지 Voutn+1)를 출력하며, 이때 상기 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)까지 차례로 스캔펄스를 출력한다.
여기서, 상기 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
즉, 먼저, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(Vout3)를 출력하고, ...., 마지막으로 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한다.
한편, 상기 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한 후, 더미 스테이지(STn+1)가 제 n+1 스캔펄스(Voutn+1)를 출력하는데, 이때, 상기 더미 스테이지(STn+1)로부터 출력된 제 n+1 스캔펄스(Voutn+1)는 게이트 라인에는 공급되지 않고, 상기 제 n 스테이지(STn)에만 공급된다.
이러한 쉬프트 레지스터는 액정패널에 내장된다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와, 상기 표시부의 둘러싸는 비표시부를 갖는다. 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(ST1 내지 STn+1)는 충전용 전압원(VDD), 방전용 전압원(VSS), 방전용 스타트 펄스(Vstd), 그리고 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 두 개의 클럭펄스를 인가받는다.
상기 충전용 전압원(VDD) 및 방전용 전압원(VSS)은 모두 직류 전압원으로서, 상기 충전용 전압원(VDD)은 정극성을 나타내며, 상기 방전용 전압원(VSS)은 부극성을 나타낸다. 한편, 상기 방전용 전압원(VSS)은 접지전압이 될 수 있다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 출력된다. 즉, 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 3 클럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)보다 한 펄스폭만큼 위상지연되어 출력된다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.
상기 스테이지의 회로 구성에 따라, 하나의 스테이지에 공급되는 클럭펄스의 수는 가변될 수 있다.
상기 스테이지들(ST1 내지 STn+1) 중 가장 상측에 위치한 제 1 스테이지(ST1)는, 상술한 충전용 전압원(VDD), 방전용 전압원(VSS), 방전용 스타트 펄스(Vstd), 그리고 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 두 개의 클럭펄스 외에도 스타트 펄스(Vst)를 더 공급받는다.
상기 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 여러번 출력되지만, 상기 스타트 펄스(Vst) 및 방전용 스타트 펄스(Vstd)는 한 프레임 기간동안 단 한번 출력된다.
다시말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러번의 액티브 상태(하이 상태)를 나타내지만, 상기 스타트 펄스(Vst) 및 방전용 스타트 펄스(Vstd)는 한 프레임 기간동안 단 한 번의 액티브 상태를 나타낸다.
한편, 상기 제 3 클럭펄스(CLK3)와 상기 방전용 스타트 펄스(Vstd)를 서로 동기시켜 출력할 수도 있으며, 상기 제 4 클럭펄스(CLK3)와 상기 스타트 펄스(Vst)를 서로 동기시켜 출력할 수도 있다. 이때는 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 제 3 클럭펄스(CLK3)가 가장 먼저 출력된다.
각 스테이지(ST1 내지 STn+1)가 스캔펄스를 출력하기 위해서는 각 스테이지(ST1 내지 STn+1)의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다. 이를 위해 각 스테이지(ST1 내지 STn+1)는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블된다.
예를 들어, 제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블된다.
여기서, 가장 상측에 위치한 제 1 스테이지(ST1)의 전단에는 스테이지가 존재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 인에이블된다.
또한, 각 스테이지(ST1 내지 STn+1)는 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다. 상기 스테이지가 디스에이블된다는 것은, 상기 스테이지가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 없는 상태로 리세트된다는 것을 의미한다.
예를 들어, 제 k 스테이지는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
이와 같이 구성된 쉬프트 레지스터에서 각 스테이지(ST1 내지 STn+2)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
각 스테이지(ST1 내지 STn+2)의 구성은 동일하므로, 제 2 스테이지(ST2)만을 예로 들어 설명하기로 한다.
도 4는 도 2의 제 2 스테이지의 회로 구성을 나타낸 도면이다.
제 2 스테이지(ST2)는, 도 4에 도시된 바와 같이, 노드(n), 노드 제어부(NC), 노이즈 제거용 스위칭소자(TrN), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 포함한다.
상기 노드 제어부(NC)는 상기 노드(n)의 신호상태를 제어한다. 즉, 노드 제어부(NC)는 노드(n)를 충전 상태로 만들거나, 또는 방전 상태로 만든다.
풀업 스위칭소자(Trpd)는 상기 노드(n)가 충전상태일 때 턴-온되며, 이후 턴-온된 상태에서 자신에게 입력되는 클럭펄스를 출력한다. 이 턴-온된 풀업 스위칭소자로부터 출력된 클럭펄스가 스캔펄스이다.
제 k 스테이지에 구비된 풀업 스위칭소자(Trpu)는 상기 제 k 스테이지의 노드에 공급된 충전용 전압원(VDD)에 응답하여 클럭펄스를 출력하고, 이를 제 k 게이트 라인, 제 k+1 스테이지, 및 제 k-1 스테이지에 공급한다. 이를 위해, 상기 풀업 스위칭소자(Trpu)의 게이트단자는 노드(n)에 접속되며, 드레인단자는 클럭펄스공급라인에 접속되며, 그리고 소스단자는 제 k 게이트 라인과, 제 k+1 스테이지와, 제 k-1 스테이지에 접속된다.
예를 들어, 도 4의 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trpu)는 제 2 스캔펄스(Vout2)를 출력하고, 이를 제 2 게이트 라인(GL2), 제 3 스테이지(ST3), 및 제 1 스테이지(ST1)에 공급한다.
풀다운 스위칭소자(Trpd)는 클럭펄스에 응답하여 턴-온된다. 그리고, 이 턴-온된 상태에서 자신에게 입력되는 방전용 전압원(VSS)을 출력한다.
제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)는 클럭펄스에 응답하여 방전용 전압원을 출력하고, 이를 제 k 게이트 라인, 제 k+1 스테이지, 및 제 k-1 스테이지에 공급한다. 이를 위해, 상기 풀다운 스위칭소자(Trpd)의 게이트단자는 클럭펄스공급라인에 접속되며, 소스단자는 방전용 전원공급라인에 접속되며, 그리고 드레인단자는 제 k 게이트 라인과, 제 k+1 스테이지와, 제 k-1 스테이지에 접속된다.
예를 들어, 도 4의 제 2 스테이지(ST2)에 구비된 풀다운 스위칭소자(Trpd)는 방전용 전압원(VSS)을 출력하고, 이를 제 2 게이트 라인(GL2), 제 3 스테이지(ST3), 및 제 1 스테이지(ST1)에 공급한다.
한편, 상기 풀다운 스위칭소자(Trpd)는 다음단 스테이지로부터의 스캔펄스에 의해 턴-온될 수 있다. 즉, 제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)는 제 k+1 스테이지로부터의 제 k+1 스캔펄스를 공급받아 턴-온될 수 있다.
게이트 라인은 상기 풀업 스위칭소자(Trpu)로부터 출력된 스캔펄스에 의해 충전되며, 상기 풀다운 스위칭소자(Trpd)로부터 출력된 방전용 전압원(VSS)에 의해 방전된다.
제 k 스테이지에 구비된 노이즈 제거용 스위칭소자(TrN)는 클럭펄스의 논리상태 및 제 k 게이트 라인에 인가된 전압의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 k 스테이지의 노드(n)와 상기 제 k 게이트 라인간을 연결시킨 다.
상기 노이즈 제거용 스위칭소자(TrN)는 상기 노드(n)가 충전 상태일 때 상기 풀업 스위칭소자(Trpu)의 출력에 아무런 영향을 주지 않는다. 다만, 이 노이즈 제거용 스위칭소자(TrN)는 상기 제 k 게이트 라인이 방전되는 순간 상기 제 k 스테이지의 노드(n)에 주기적으로 방전용 전압원(VSS)을 공급함으로써, 상기 노드(n)에 커플링에 의한 전압이 누적되는 것을 방지한다.
상기 노드 제어부(NC)는 제 1 내지 제 4 스위칭소자(Tr1 내지 Tr4)를 포함한다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k-1 스캔펄스에 응답하여, 충전용 전압원(VDD1)을 상기 제 k 스테이지의 노드(n)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 충전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 노드(n)에 접속된다.
예를 들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 노드(n)를 충전용 전압원(VDD)으로 충전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 2 스위칭소자(Tr2)는, 제 k+1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k+1 스캔펄스에 응답하여, 방 전용 전압원(VSS)을 상기 제 k 스테이지의 노드(n)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k+1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 소tm단자는 방전용 전원공급라인에 접속되며, 그리고 드레인단자는 상기 제 k 스테이지의 노드(n)에 접속된다.
예를들어, 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)는 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(Vout3)에 응답하여 상기 제 2 스테이지(ST2)의 노드(n)를 방전용 전압원(VSS)으로 방전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 3 스위칭소자(Tr3)는, 방전용 스타트 펄스(Vstd)에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 노드(n)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 방전용 스타트 펄스공급라인에 접속되며, 소스단자는 방전용 전원공급라인에 접속되며, 그리고 드레인단자는 상기 제 2 스테이지의 노드(n)에 접속된다.
예를 들어, 제 2 스테이지(ST2)에 구비된 제 3 스위칭소자(Tr3)는 방전용 스타트 펄스(Vstd)에 응답하여 상기 제 2 스테이지(ST2)의 노드(n)를 방전용 전압원(VSS)으로 방전시킨다.
이와 같이 구성된 본 발명의 실시예에 따른 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
먼저, 리세트 기간(TRS)동안의 동작을 설명하면 다음과 같다.
상기 리세트 기간(TRS) 동안에는, 도 3에 도시된 바와 같이, 방전용 스타트 펄스(Vstd)만 하이 상태로 유지되고, 스타트 펄스(Vst) 및 나머지 클럭펄스들(CLK1 내지 CLK4)은 로우 상태로 유지된다.
상기 방전용 스타트 펄스(Vstd)는 모든 스테이지(ST1 내지 STn+1)에 입력된다. 구체적으로, 상기 방전용 스타트 펄스(Vstd)는 각 스테이지(ST1 내지 STn+1)에 구비된 제 3 스위칭소자(Tr3)의 게이트단자에 공급된다.
그러면, 상기 각 스테이지(ST1 내지 STn+1)의 제 3 스위칭소자(Tr1)는 턴-온되며, 이때, 상기 턴-온된 제 3 스위칭소자(Tr3)를 통해 방전용 전압원(VSS)이 상기 각 스테이지(ST1 내지 STn+1)의 노드(n)에 공급된다.
이에 따라, 모든 스테이지(ST1 내지 STn+1)의 노드(n)가 상기 방전용 전압원(VSS)에 의해 방전되며, 상기 방전된 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.
즉, 리세트 기간(TRS)에, 상기 방전용 스타트 펄스(Vstd)에 의해 모든 스테이지(ST1 내지 STn+1)가 리세트된다.
이어서, 초기 기간(T0)동안의 동작을 설명하면 다음과 같다.
상기 초기 기간(T0) 동안에는, 도 3에 도시된 바와 같이, 스타트 펄스(Vst)만 하이 상태로 유지되고, 방전용 스타트 펄스(Vstd) 및 나머지 클럭펄스들(CLK1 내지 CLK4)은 로우 상태로 유지된다.
상기 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게 이트단자에 공급된다.
그러면, 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(Tr1)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 충전용 전압원(VDD)이 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다.
이에 따라, 상기 제 1 스테이지(ST1)의 노드(n)가 상기 충전용 전압원(VDD)에 의해 충전되며, 상기 충전된 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.
한편, 이 초기 기간(T0)에 제 2 스테이지(ST2)로부터의 출력은 없으므로, 상기 제 1 스테이지(ST1)의 제 2 스위칭소자(Tr2)는 턴-오프상태이다. 또한, 이 초기 기간(T0)에 방전용 스타트 펄스(Vstd)는 로우 상태이므로, 상기 제 1 스테이지(ST1)의 제 3 스위칭소자(Tr3)는 턴-오프상태이다. 또한, 이 초기 기간(T0)에 제 1 클럭펄스(CLK1)는 로우 상태이므로, 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)는 턴-오프상태이다. 또한, 이 초기 기간(T0)에 제 2 클럭펄스(CLK2)는 로우 상태이므로, 상기 제 1 스테이지(ST1)의 풀다운 스위칭소자(Trpd)는 턴-오프상태이다.
이어서, 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 상태로 유지되고, 상기 방전용 스타트 펄스(Vstd) 및 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK2, CLK3, CLK4)은 로우 상태로 유지된다.
따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1) 의 제 1 스위칭소자(Tr1)가 턴-오프된다.
이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 노드(n)가 플로팅 상태로 유지된다.
따라서, 상기 제 1 스테이지(ST1)의 노드(n)가 상기 초기 기간(T0)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지되며, 상기 노드(n)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)가 턴-온상태로 유지된다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 노드(n)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping).
따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 1 클럭펄스(CLK1)가 제 1 스캔펄스(Vout1)이다.
이 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 구동시키는 스캔펄스로서 작용한다.
또한, 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)로부터 출력된 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 노드(n)를 충전시키기 위한 스타트 펄스(Vst)로서 작용한다.
즉, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 스캔펄 스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 공급된다.
한편, 상기 제 1 기간(T1)에 출력된 제 1 클럭펄스(CLK1)는 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)의 게이트단자에도 공급된다. 이때, 상기 노이즈 제거용 스위칭소자(TrN)는 턴-온되지 않는다. 왜냐하면, 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자가 제 1 게이트 라인(GL1)에 연결되어 있기 때문이다.
상기 제 1 기간(Tr1)에 상기 제 1 게이트 라인(GL1)은 상기 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 의해 충전상태로 유지된 상태이기 때문에, 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자도 충전상태로 유지된다. 또한, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자는 상기 하이 상태의 제 1 클럭펄스(CLK1)에 의해 충전상태로 유지되어 있다.
이와 같이, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자와 소스단자간에 전압차가 발생하지 않아, 상기 노이즈 제거용 스위칭소자의 게이트-소스단자간 전압(Vgs)이 거의 0[V]로 유지된다. 이에 따라, 상기 제 1 클럭펄스(CLK1)를 공급받음에도 불구하고, 턴-온되지 않고 턴-오프 상태를 유지한다. 따라서, 상기 제 1 기간(T1)에 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)는 제 1 스테이지(ST1)의 출력에 아무런 영향을 주지 않는다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 3에 도시된 바와 같이, 제 2 클럭펄 스(CLK2)만 하이 상태로 유지된다. 반면, 상기 방전용 스타트 펄스(Vstd) 및 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK1, CLK3, CLK4), 그리고 제 1 스캔펄스(Vout1)는 로우 상태로 유지된다.
따라서, 로우 상태의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 스위칭소자(Tr1)가 턴-오프된다.
이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST2)의 노드(n)가 플로팅 상태로 유지된다.
따라서, 상기 제 2 스테이지(ST2)의 노드(n)가 상기 제 1 기간(T1)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지되며, 상기 노드(n)에 게이트단자가 접속된 제 2 스테이지(ST2)의 풀업 스위칭소자(Trpu)가 턴-온상태를 유지한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 2 클럭펄스(CLK2)가 공급된다. 그러면, 상기 제 2 스테이지(ST2)의 노드(n)에 충전된 충전용 전압원(VDD)이 증폭된다.
따라서, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 2 클럭펄스(CLK2)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 2 클럭펄스(CLK2)가 제 2 스캔펄스(Vout2)이다.
이 출력된 제 2 스캔펄스(Vout2)는 제 2 게이트 라인(GL2)에 공급되어 상기 제 2 게이트 라인(GL2)을 구동시키는 스캔펄스로서 작용함과 아울러, 제 3 스테이 지(ST3)에 공급되어 상기 제 3 스테이지(ST3)의 노드(n)를 충전시키기 위한 스타트 펄스(Vst)로서 작용한다.
또한, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)의 노드(n)를 방전시키는 역할을 한다. 즉, 상기 제 1 스테이지(ST1)는 상기 제 2 스테이지(ST2)로부터의 제 2 스캔펄스(Vout2)에 응답하여 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 상기 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트단자에 공급된다.
그러면, 상기 제 2 스위칭소자(Tr2)가 턴-온되고, 이때 상기 턴-온된 제 2 스위칭소자(Tr2)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 방전된 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trpu)가 턴-오프된다.
또한, 상기 제 2 기간(T2)에 출력된 제 2 클럭펄스(CLK2)가 제 1 스테이지에 구비된 풀다운 스위칭소자(Trpd)에 공급된다. 이에 따라, 상기 풀다운 스위칭소자가 턴-온된다. 상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 방전용 전압원(VSS)이 제 1 게이트 라인(GL1)에 공급된다. 이에 따라, 상기 제 1 게이트 라인(GL1)이 방전된다.
이때, 상기 제 1 게이트 라인(GL1)이 방전됨에 따라, 상기 제 1 스테이 지(ST1)에 구비된 노이즈 제거용 스위칭소자(TrN)의 소스단자가 방전된다. 또한, 상기 제 2 기간(T2)에 제 1 클럭펄스(CLK1)는 로우 상태이므로, 이 제 2 기간(T2)에 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자도 방전된다. 이에 따라, 상기 제 2 기간(T2)에 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자 및 게이트단자가 모두 방전된 상태로 유지된다.
이와 같은 방식으로 제 3 기간(T3)에는 제 3 스테이지(ST3)가 제 3 스캔펄스(Vout3)를 출력하고, 제 4 기간(T4)에는 제 4 스테이지(ST4)가 제 4 스캔펄스(Vout4)를 출력한다.
이후, 제 5 기간(T5)에는, 도 3에 도시된 바와 같이, 다시 제 1 클럭펄스(CLK1)만 하이 상태로 유지되고, 상기 방전용 스타트 펄스(Vstd) 및 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK2, CLK3, CLK4)은 로우 상태로 유지된다.
이 제 1 클럭펄스(CLK1)는 상기 제 1 스테이지(ST1)에 다시 공급된다. 즉, 상기 제 1 클럭펄스(CLK1)는 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 게이트단자와, 노이즈 제거용 스위칭소자(TrN)의 게이트단자에 동시에 공급된다. 이때는 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)가 턴-온될 수 있다.
왜냐하면, 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자는 계속 방전상태로 유지되는 반면(각 게이트 라인은 한 프레임내에서 한 기간만 충전상태를 유지하며, 나머지 기간동안 방전상태를 유지한다), 게이트단자가 상기 제 1 클럭펄스(CLK1)에 의해 충전상태로 되기 때문이다.
이에 따라, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자와 소스단자간에 전압차가 발생하여, 상기 게이트-소스단자간 전압(Vgs)이 턴-온전압에 이르면서 상기 노이즈 제거용 스위칭소자(TrN)가 턴-온된다.
그러면, 상기 제 1 게이트 라인(GL1)에 걸려있던 방전용 전압원(VSS)이, 상기 턴-온된 노이즈 제거용 스위칭소자(TrN)를 통해 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다.
따라서, 상기 제 1 클럭펄스(CLK1)가 상기 풀업 스위칭소자(Trpu)에 공급됨에 따라 발생되는 커플링 현상에 의해 상기 노드(n)에 커플링 전압이 누적되는 것을 방지할 수 있다. 왜냐하면, 상기 턴-온된 노이즈 제거용 스위칭소자(TrN)가 상기 제 1 스테이지(ST1)의 노드(n)를 상기 제 1 게이트 라인(GL1)에 걸려있던 방전용 전압원(VSS)으로 방전시키기 때문이다.
이와 같이, 상기 제 1 게이트 라인(GL1)이 충전상태 일 때, 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)는 턴-오프 됨으로써 제 1 스테이지(ST1)의 정상적인 출력에 아무런 영향을 주지 않는다. 단, 상기 제 1 게이트 라인(GL1)이 방전상태이고, 제 1 클럭펄스(CLK1)가 공급되는 조건일 때, 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)는 턴-온되어 상기 제 1 게이트 라인에 걸려있던 방전용 전압원(VSS)을 상기 제 1 스테이지(ST1)의 노드(n)에 공급함으로써 커플링 전압의 누적을 방지한다.
이때, 상기 제 1 클럭펄스(CLK1)는 상기 제 1 스테이지(ST1)에 주기적으로 공급되므로, 상기 제 1 스테이지(ST1)의 노이즈 제거용 스위칭소자(TrN)는 상기 제 1 게이트 라인(GL1)이 방전된 상태에서, 상기 제 1 클럭펄스(CLK1)가 자신에게 공급될 때마다 상기 제 1 스테이지(ST1)의 노드(n)를 주기적으로 방전시킨다.
이와 같은 방식으로, 제 2 스테이지(ST2)에 구비된 노이즈 제거용 스위칭소자(TrN)는 제 2 게이트 라인(GL2)이 방전상태이고, 제 2 클럭펄스(CLK2)가 공급되는 조건에서 상기 제 2 스테이지(ST2)의 노드를 방전시킨다.
즉, 각 스테이지(ST1 내지 STn+1)의 노이즈 제거용 스위칭소자(TrN)는 자신이 속한 스테이지에 접속된 게이트 라인이 방전상태이고, 자신에게 공급되는 클럭펄스가 액티브 상태일 때 자신이 속한 스테이지의 노드(n)를 방전시킨다.
그러나, 상기 노이즈 제거용 스위칭소자(TrN)는 다음과 같은 경우, 게이트 라인이 충전된 상태에도 불구하고 턴-온될 수 있다.
상기 노이즈 제거용 스위칭소자(TrN)의 소스단자는 게이트단자에 비하여 더 큰 로드(load)를 갖는 게이트 라인에 접속되어 있기 때문에, 상기 소스단자는 상기 게이트단자에 비하여 충전 상태, 즉 하이 상태에 이르는 시간이 지연될 수 밖에 없다.
이에 따라, 상기 게이트 라인이 충전 상태를 유지함에도 불구하고, 상기 방전용 스위칭소가 턴-온될 수 있다.
예를 들어, 상술한 제 1 기간에 제 1 클럭펄스(CLK1)는 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자와 노이즈 제거용 스위칭소자(TrN)의 게이트단자에 함께 공급된다. 이때, 상기 풀업 스위칭소자(Trpu)는 제 1 스캔펄스(Vout1)를 출력하여 이를 제 1 게이트 라인(GL1)에 공급한다. 이 제 1 게 이트 라인(GL1)에 공급된 제 1 스캔펄스(Vout1)는 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자에도 공급된다. 이에 따라, 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자에는 제 1 스캔펄스(Vout1)가 공급되고, 게이트단자에는 제 1 클럭펄스(CLK1)가 인가된다. 여기서, 상술한 바와 같이, 상기 제 1 클럭펄스(CLK1)가 인가되는 게이트단자보다 상기 제 1 스캔펄스(Vout1)가 공급되는 제 1 게이트 라인(GL1)의 로드가 더 크기 때문에, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자와 소스단자가 동시에 하이 상태로 되지 못하고 상기 로드가 작은 게이트단자가 먼저 하이 상태로 충전된다.
따라서, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자와 소스단자간에 순간적으로 전압차가 발생하여 상기 노이즈 제거용 스위칭소자(TrN)가 턴-온 될 수 있다.
이 제 1 기간(T1)에 상기 노이즈 제거용 스위칭소자(TrN)가 턴-온되면, 상기 제 1 스테이지(ST1)의 노드(n)의 전압 레벨이 떨어지게 되며, 이에 따라 이 노드(n)에 게이트단자를 통해 접속된 풀업 스위칭소자(Trpu)가 완전히 턴-온되지 못하게 된다. 그러면, 상기 풀업 스위칭소자(Trpu)로부터의 출력이 약해질 수 밖에 없으며, 이러한 약화된 출력에 의해 나머지 스테이지들(ST2 내지 STn+1)의 출력 상태도 불안해질 수밖에 없다.
이러한 문제점을 방지하게 위해, 상기 노이즈 제거용 스위칭소자(TrN)의 문턱전압(Vth)을 크게 하는 것이 중요한데, 이를 위해서 상기 노이즈 제거용 스위칭소자(TrN)를 다음과 같은 구조로 변경시키는 것이 바람직하다.
도 5는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 5에 도시된 바와 같이, 노이즈 제거용 스위칭소자(TrN) 대신에 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)를 포함한다.
상기 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)를 제외한 나머지 구성 요소들은 이전에 상술한 것들과 동일하므로, 이에 대한 설명은 생략한다.
제 k 스테이지에 구비된 제 1 노이즈 제거용 스위칭소자(TrN1)는 클럭펄스에 응답하여 제 k 스테이지의 제 2 노드(n2)에 제 1 노드(n1)(상술한 노드(n)와 동일)의 충전용 전압원(VDD)을 공급한다.
제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(TrN2)는 상기 제 2 노드(n2)와 제 k 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상 제 k 게이트 라인에 인가되었던 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이때, 상기 제 k 게이트 라인의 방전용 전압원(VSS)은 상기 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)를 통해 상기 제 k 스테이지의 제 1 노드(n1)에 공급된다.
예를 들어, 제 1 기간(T1)에 제 1 스테이지(ST1)의 턴-온된 풀업 스위칭소자(Trpu)를 통해 제 1 게이트 라인(GL1)에 제 1 스캔펄스(Vout1)가 공급된 상태에서는, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)는 턴-온되지만, 제 2 노이즈 제거용 스위칭소자(TrN2)는 턴-온되지 않는다. 제 2 노이즈 제거용 스위칭소자(TrN2)가 턴-온되지 않는 이유는, 상기 제 2 노이즈 제거용 스위칭소자(TrN2)의 게이트단 자와 소스단자가 모두 하이 상태의 레벨로 유지되어 상기 게이트단자와 소스단자간에 전압차가 발생하지 않기 때문이다.
이때, 상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 다이오드 형태로 상기 제 1 노이즈 제거용 스위칭소자(TrN1)와 제 1 게이트 라인(GL1)간에 접속되어 있다.
이러한 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)의 전체 문턱전압은 도 4에 도시된 노이즈 제거용 스위칭소자(TrN)의 문턱전압보다 더 높다. 이에 따라, 각 스테이지(ST1 내지 STn+1)의 출력기간(스캔펄스를 출력하는 기간)에 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)가 턴-온되는 것을 방지할 수 있다.
이후 제 5 기간(T5)에 제 1 클럭펄스(CLK1)가 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)의 드레인단자와, 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 동시에 공급되면, 상기 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)가 모두 턴-온된다. 그러면, 상기 턴-온된 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)를 통해 제 1 게이트 라인(GL1)에 걸려 있던 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급된다.
도 6은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 6에 도시된 바와 같이, 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1, TrN2, TrN3)를 포함한다.
상기 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)를 제외한 나머지 구성 요소들은 이전에 상술한 것들과 동일하므로, 이에 대한 설명은 생략한 다.
제 k 스테이지에 구비된 제 1 노이즈 제거용 스위칭소자(TrN1)는 클럭펄스에 응답하여 제 k 스테이지의 제 2 노드(n2)에 제 1 노드(n1)(상술한 노드(n)와 동일)의 충전용 전압원(VDD)을 공급한다.
제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(TrN2)는 클럭펄스에 응답하여 상기 제 k 스테이지의 제 2 노드(n2)에 방전용 전압원(VSS)을 공급한다.
제 k 스테이지에 구비된 제 3 노이즈 제거용 스위칭소자(TrN3)는 상기 제 2 노드(n2) 및 제 k 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 k 스테이지의 제 1 노드(n1)와 제 k 게이트 라인간을 접속시킨다.
여기서, 제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(TrN2)에 공급되는 클럭펄스는, 제 k 스테이지에 구비된 풀다운 스위칭소자(Trpd)에 공급되는 클럭펄스보다 한 클럭펄스폭만큼 지연되어 출력된다. 따라서, 상기 제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(Trd2)에 공급되는 클럭펄스는, 제 k+2 스테이지에 구비된 풀업 스위칭소자(Trpd)에 공급되는 클럭펄스와 동일하다.
예를 들어, 제 2 스테이지(ST2)에 구비된 제 2 노이즈 제거용 스위칭소자(Trd2)의 게이트단자에는 제 4 클럭펄스(CLK4)가 공급된다.
이러한 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)의 전체 문턱전압은 도 4에 도시된 노이즈 제거용 스위칭소자(TrN)의 문턱전압보다 더 높다. 이에 따라, 각 스테이지(ST1 내지 STn+1)의 출력기간(스캔펄스를 출력하는 기간)에 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)가 턴-온되는 것 을 방지할 수 있다.
제 1 스테이지(ST1)에 구비된 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)의 동작을 설명하면 다음과 같다.
먼저, 초기 기간(T0)에 제 1 노드(n1)가 충전용 전압원(VDD)에 의해 충전됨에 따라, 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)가 턴-온된다.
이후 제 1 기간(T1)에 제 1 클럭펄스(CLK1)가 출력되어, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자와 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 함께 공급된다.
그러면, 상기 제 1 기간(T1)에 상기 풀업 스위칭소자(Trpu)는 제 1 스캔펄스(Vout1)를 출력하여 제 1 게이트 라인(GL1)에 공급하며, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)는 턴-온되어 상기 제 1 노드(n1)와 제 2 노드(n2)간을 전기적으로 연결함으로써 상기 제 2 노드(n2)를 충전용 전압원(VDD)으로 충전시킨다. 이에 따라, 상기 제 3 노이즈 제거용 스위칭소자(TrN3)의 게이트단자와 소스단자는 모두 하이 상태의 레벨을 갖게 되어, 상기 제 3 노이즈 제거용 스위칭소자(TrN3)는 턴-오프 상태를 유지한다.
다음으로, 제 2 기간(T2)에 제 1 클럭펄스(CLK1)가 로우 상태로 되면서, 상기 제 1 스테이지(ST1)의 제 1 노이즈 제거용 스위칭소자(TrN1)가 턴-오프된다. 그리고, 상기 제 2 기간(T2)에 상기 제 1 스테이지(ST1)가 디스에이블되므로, 이 제 2 기간(T2)에 상기 제 1 스테이지(ST1)는 풀다운 스위칭소자(Trpd)를 통해 방전용 전압원(VSS)을 출력하여 제 1 게이트 라인(GL1)이 공급한다. 이에 따라 상기 제 2 기간(T2)에 제 1 게이트 라인(GL1)이 방전된다.
그러면, 상기 제 1 스테이지(ST1)의 제 3 노이즈 제거용 스위칭소자(TrN3)의 소스단자는 로우 레벨을 나타내고, 게이트 단자는 하이 레벨을 나타낸다. 즉, 상기 제 3 노이즈 제거용 스위칭소자(TrN3)의 게이트단자는 제 2 노드(n2)에 접속되어 있는데, 이 제 2 노드(n2)가 제 2 기간(T2)에도 여전히 충전된 상태이므로 상기 게이트단자는 하이 레벨을 갖는다.
이에 따라, 상기 제 2 기간(T2)에 상기 제 3 노이즈 제거용 스위칭소자(TrN3)의 게이트단자와 소스단자간에 전압차가 발행하여, 상기 제 3 노이즈 제거용 스위칭소자(TrN3)가 턴-온된다. 이 턴-온된 제 3 노이즈 제거용 스위칭소자(TrN3)를 통해 상기 제 1 스테이지(ST1)의 제 1 노드(n1)와 제 1 게이트 라인(GL1)간이 전기적으로 연결된다. 따라서, 상기 제 1 노드(n1)가 제 1 게이트 라인(GL1)에 걸린 방전용 전압원(VSS)에 의해서 방전된다.
다음으로, 제 3 기간(T3)에 제 3 클럭펄스(CLK3)가 출력되어 상기 제 1 스테이지(ST1)의 제 2 노이즈 제거용 스위칭소자(Trd2)에 공급된다. 이에 따라, 상기 제 3 기간(T3)에 상기 제 2 노이즈 제거용 스위칭소자(TrN2)가 턴-온되고, 이 턴-온된 제 2 노이즈 제거용 스위칭소자(TrN2)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에 공급된다. 그러면, 상기 제 2 노드(n2)가 방전되고, 이 방전된 제 2 노드(n2)에 게이트단자를 통해 접속된 제 3 노이즈 제거용 스위칭소자(TrN3)가 턴-오프된다.
다음으로, 제 4 기간(T4) 이후의 제 5 기간(T5)에는 제 1 클럭펄스(CLK1)가 다시 출력되어 상기 제 1 스테이지(ST1)에 공급된다.
이 제 5 기간(T5)에는 상기 제 1 게이트 라인(GL1)이 방전된 상태이므로, 이 제 5 기간(T5)에 상기 제 1 스테이지(ST1)의 제 3 노이즈 제거용 스위칭소자(TrN3)는 턴-온된다. 이는 상기 제 3 노이즈 제거용 스위칭소자(TrN3)의 게이트단자와 소스단자간에 서로 다른 레벨의 전압원이 공급되어 상기 게이트단자와 소스단자간에 전압차가 발생하기 때문이다.
도 6에 도시된 바와 같은 구조의 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)를 사용하면, 각 스테이지(ST1 내지 STn+1)의 출력 기간 바로 다음부터 각 스테이지(ST1 내지 STn+1)의 제 1 노드(n1)를 방전시킴과 아울러, 클럭펄스가 공급되는 주기마다 제 1 노드(n1)를 방전시킬 수 있다. 또한, 이러한 구조는 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)의 문턱전압을 증가시킬 수 있으므로, 각 스테이지(ST1 내지 STn+1)의 출력 기간에 상기 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)가 턴-온됨으로써 발생되는 문제점을 해결할 수 있다.
도 7은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 7에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 풀업 스위칭소자(Trpu), 풀다운 스위칭소자(Trpd), 노이즈 제거용 스위칭소자(TrN), 및 상기 노이즈 제거용 스위칭소자(TrN)에 접속된 저항(R)을 포함한다.
상기 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)는 도 4에 도시된 그것들과 동일하다.
상기 노이즈 제거용 스위칭소자(TrN)는 저항(R)을 통해서 클럭펄스를 공급받는다. 즉, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자는 상기 저항(R)을 통해 클럭펄스공급라인에 접속된다.
상기 저항(R)은 상기 노이즈 제거용 스위칭소자(TrN)의 소스단자가 접속된 게이트 라인의 로드와 동일한 값을 갖는다.
이와 같이 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자에 저항(R)을 설치함으로써, 상기 노이즈 제거용 스위칭소자(TrN)의 게이트단자와 소스단자간의 충전시간을 동일하게 할 수 있다. 이에 따라 각 스테이지(ST1 내지 STn+1)의 출력기간에 상기 노이즈 제거용 스위칭소자(TrN)가 턴-온되는 것을 방지할 수 있다.
도 8은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 8에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 풀업 스위칭소자(Trpu), 풀다운 스위칭소자(Trpd), 제 1 노이즈 제거용 스위칭소자(TrN1), 제 2 노이즈 제거용 스위칭소자(TrN2), 및 상기 제 1 노이즈 제거용 스위칭소자(TrN1)에 접속된 저항(R)을 포함한다.
상기 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)는 도 4에 도시된 그것들과 동일하다.
상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 노드(n)에 충전된 충전용 전압원(VDD)에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자를 방전용 전압원(VSS)으로 방전시킨다.
이를 위해, 제 k 스테이지에 구비된 상기 제 2 노이즈 제거용 스위칭소자(TrN2)의 게이트단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 소스단자는 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 접속되며, 그리고 드레인단자는 방전용 전압공급라인에 접속된다.
상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 상기 노드(n)가 충전상태일 때 턴-온되며, 이 턴-온된 제 2 노이즈 제거용 스위칭소자(TrN2)를 통해 방전용 전압원(VSS)이 상기 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 공급된다. 이에 따라, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)는 턴-오프된다.
즉, 상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 상기 노드(n)가 충전상태일 때, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)를 턴-오프시킴으로써 상기 제 1 노이즈 제거용 스위칭소자(TrN1)가 상기 노드(n)의 충전상태에 영향을 주지 않도록 한다.
다시말하면, 상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 각 스테이지(ST1 내지 STn+1)의 출력 기간에 상기 제 1 노이즈 제거용 스위칭소자(TrN1)를 턴-오프시킴으로써, 각 스테이지(ST1 내지 STn+1)로부터 정상적인 출력이 발생하도록 한다.
상기 저항(R)은 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 공급되는 클럭펄스의 크기를 감소시킴으로써, 상기 제 2 스위칭소자(Tr2)가 턴-온상태일 때 상기 제 1 노이즈 제거용 스위칭소자(TrN1)가 턴-온되는 것을 방지한다.
즉, 스테이지의 출력기간에, 제 2 노이즈 제거용 스위칭소자(TrN2)는 턴-온상태이고, 또한 상기 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에는 클럭펄스가 공급된다. 따라서, 상기 출력기간에 상기 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에는 하이 상태의 클럭펄스와 로우 상태의 방전용 전압원(VSS)이 함께 공급된다. 이때, 상기 저항(R)은 상기 클럭펄스의 크기를 감소시킴으로써 상기 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 방전용 전압원(VSS)이 공급되도록 한다. 따라서, 상기 스테이지의 출력기간에, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)는 턴-오프 상태를 유지할 수 있다.
한편, 상기 스테이지의 출력기간 이외에는 상기 스테이지의 노드(n)가 방전상태이므로, 상기 출력기간의 다음 기간부터는 상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 턴-오프 상태를 유지한다. 따라서, 상기 출력기간 이후부터 상기 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에는 클럭펄스만이 공급된다. 따라서, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)는 상기 출력기간 다음부터는 상기 클럭펄스가 공급될 때마다 주기적으로 턴-온된다.
이 턴-온된 제 1 노이즈 제거용 스위칭소자(TrN1)를 통해 상기 스테이지의 노드(n)와 게이트 라인이 서로 접속되며, 이에 따라 상기 노드(n)가 방전된다.
도 9는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
각 스테이지는, 도 9에 도시된 바와 같이, 제 1 스위칭소자(Tr1), 제 2 스위칭소자(Tr2), 풀업 스위칭소자(Trpu), 풀다운 스위칭소자(Trpd), 제 1 노이즈 제거용 스위칭소자(TrN1), 제 2 노이즈 제거용 스위칭소자(TrN2), 및 상기 제 1 노이즈 제거용 스위칭소자(TrN1)에 접속된 커패시터(CAP)를 포함한다.
도 9에 도시된 구성은 도 8에 도시된 구성과 동일하며, 단지 저항(R)이 커패시터(CAP)로 대체되었다.
상기 커패시터(CAP)는 제 1 스위칭소자(Tr1)의 게이트전극에 공급되는 클럭펄스가 하이 상태로 도달하는 시간을 증가시킴으로써, 상기 출력기간에 상기 제 1 스위칭소자(Tr1)가 턴-온되는 것을 방지한다.
여기서, 상기 커패시터(CAP)의 커패시턴스는 하기의 수학식에 의해 정의된 크기를 갖는다.
0.5*C1 < C < 10*C1
상기 수학식에 도시된 C는 상기 커패시터(CAP)의 커패시턴스를 나타낸다.
상기 C1은 제 1 노이즈 제거용 스위칭소자(TrN1)의 기생 커패시턴스, 즉 반도체층과 게이트전극간에 형성된 커패시턴스를 나타낸다. 상기 반도체층과 게이트전극 사이에는 절연막이 유전체로서 형성되어 있다. 한편, 이 기생 커패시턴스는 게이트전극과 소스전극간의 기생 커패시턴스가 될 수도 있으며, 상기 게이트전극과 드레인전극간의 기생 커패시턴스가 될 수도 있다.
한편, 도 9에 도시된 제 2 노이즈 제거용 스위칭소자(TrN2)는 노드(n)에 공급된 충전용 전압원(VDD) 대신에 전단 스테이지로부터의 스캔펄스를 공급받아 동작할 수 있다.
즉, 제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(TrN2)는 제 k-1 스테이지로부터의 제 k-1 스캔펄스를 공급받아 동작할 수 있다.
예를 들어, 제 2 스테이지(ST2)에 구비된 제 2 노이즈 제거용 스위칭소자(TrN2)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)를 공급받아 동작할 수 있다.
도 10은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
도 10에 도시된 스테이지는, 도 9의 구성과 동일하며, 단지 제 2 풀다운 스위칭소자(Trpd2)를 더 포함한다.
제 1 풀다운 스위칭소자(Trpd1)는 도 9의 풀다운 스위칭소자(Trpd)와 동일하다.
상기 제 2 풀다운 스위칭소자(Trpd2)는 다음단 스테이지로부터의 스캔펄스에 응답하여 게이트 라인을 방전용 전압원(VSS)으로 방전시킨다.
즉, 제 k 스테이지에 구비된 제 2 풀다운 스위칭소자(Trpd2)는 제 k+1 스테이지로부터의 제 k+1 스캔펄스에 응답하여 턴-온된다.
도 11은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
도 11에 도시된 구성은 도 9에 도시된 구성과 동일하며, 단지 풀다운 스위칭소자(Trpd)의 접속관계가 다르다.
즉, 도 11에 도시된 풀다운 스위칭소자(Trpd)는, 커패시터(CAP)를 통해 공급되는 클럭펄스에 응답하여 게이트 라인에 방전용 전압원(VSS)을 공급한다.
도 12는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
도 12에 도시된 구성은 도 11에 도시된 구성과 동일하며, 단지 제 2 풀다운 스위칭소자(Trpd2)를 더 포함한다.
상기 제 2 풀다운 스위칭소자(Trpd2)는 도 10에서 설명한 제 2 풀다운 스위칭소자(Trpd2)와 동일하다.
도 13은 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
도 13에 도시된 구성은 도 9에 도시된 구성과 동일하며, 단지 제 2 노이즈 제거용 스위칭소자(TrN2)의 접속관계가 다르다.
즉, 도 13에 도시된 제 2 노이즈 제거용 스위칭소자(TrN2)는 게이트 라인으로부터의 스캔펄스에 응답하여 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 방전용 전압원(VSS)을 공급한다.
여기서, 일예로 상기 제 1 및 제 2 노이즈 제거용 스위칭소자(TrN1, TrN2)를 포함한 제 2 스테이지(ST2)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에 제 1 스캔펄스(Vout1)에 의해서 상기 제 2 스테이지(ST2)의 노드(n)가 충전된다. 이에 따라, 상기 노드(n)에 게이트단자를 통해 접속된 풀업 스위칭소자(Trpu)가 턴-온된다.
이후, 제 2 기간(T2)에 제 2 클럭펄스(CLK2)가 출력되어 상기 풀업 스위칭소자(Trpu)의 드레인단자에 공급된다. 또한, 상기 제 2 클럭펄스(CLK2)가 커패시터(CAP)를 통과하여 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자와 제 2 노이즈 제거용 스위칭소자(TrN2)의 소스단자에 공급된다.
이에 따라, 상기 턴-온된 풀업 스위칭소자(Trpu)가 상기 제 2 클럭펄스(CLK2)를 제 2 스캔펄스(Vout2)로서 출력하고, 이를 제 2 게이트 라인(GL2)에 공 급한다. 그러면, 상기 제 2 게이트 라인(GL2)이 충전된다.
이 제 2 게이트 라인(GL2)이 충전됨에 따라, 상기 제 2 게이트 라인(GL2)에 게이트단자를 통해 접속된 제 2 노이즈 제거용 스위칭소자(TrN2)가 턴-온된다.
이 턴-온된 제 2 노이즈 제거용 스위칭소자(TrN2)를 통해 방전용 전압원(VSS)이 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 공급된다. 따라서, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)는 턴-오프된다.
결국, 상기 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력하는 출력기간에 상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 상기 제 1 노이즈 제거용 스위칭소자(TrN1)를 턴-오프시킴으로써, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)가 상기 제 2 스테이지(ST2)의 노드(n)의 충전상태에 영향을 주지 않도록 한다.
도 14는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
도 14의 구성은 도 9의 구성과 동일하며, 단지 제 3 노이즈 제거용 스위칭소자(TrN3)를 더 포함하며, 제 2 노이즈 제거용 스위칭소자(TrN2)의 접속관계가 상기 도 9의 제 2 노이즈 제거용 스위칭소자(TrN2)와 다르다.
즉, 제 3 노이즈 제거용 스위칭소자(TrN3)는 제 2 노이즈 제거용 스위칭소자(TrN2)를 통해 공급된 클럭펄스에 응답하여, 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트전극에 방전용 전압원(VSS)을 공급한다.
상기 제 2 노이즈 제거용 스위칭소자(TrN2)는 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여, 상기 클럭펄스를 상기 제 3 노이즈 제거용 스위칭소자(TrN3)의 게이트단자에 공급한다.
여기서, 일예로 상기 제 1 내지 제 3 노이즈 제거용 스위칭소자(TrN1 내지 TrN3)를 포함하는 제 2 스테이지(ST2)의 동작을 설명하면 다음과 같다.
제 1 기간(T1)에 제 1 스캔펄스(Vout1)에 의해서 상기 제 2 스테이지(ST2)의 노드(n)가 충전된다. 이에 따라, 상기 노드(n)에 게이트단자를 통해 접속된 풀업 스위칭소자(Trpu) 및 제 2 노이즈 제거용 스위칭소자(TrN2)가 턴-온된다.
이후, 제 2 기간(T2)에 제 2 클럭펄스(CLK2)가 출력되어 상기 풀업 스위칭소자(Trpu)의 드레인단자 및 제 2 노이즈 제거용 스위칭소자(TrN2)의 드레인단자에 공급된다. 또한, 상기 제 2 클럭펄스(CLK2)가 커패시터(CAP)를 통과하여 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자와 제 3 노이즈 제거용 스위칭소자(TrN3)의 소스단자에 공급된다.
이에 따라, 상기 풀업 스위칭소자(Trpu)는 제 2 클럭펄스(CLK2)를 제 2 스캔펄스(Vout2)로서 출력한다. 또한, 상기 턴-온된 제 2 노이즈 제거용 스위칭소자(TrN2)를 통해 제 2 클럭펄스(CLK2)가 출력되고, 이 제 2 클럭펄스(CLK2)가 제 3 노이즈 제거용 스위칭소자(TrN3)의 게이트단자에 공급된다. 그러면, 상기 제 3 노이즈 제거용 스위칭소자(TrN3)가 턴-온되고, 이 턴-온된 제 3 노이즈 제거용 스위칭소자(TrN3)를 통해 방전용 전압원(VSS)이 제 1 노이즈 제거용 스위칭소자(TrN1)의 게이트단자에 공급된다. 다라서, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)가 턴-오프된다.
결국, 상기 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력하는 출력기간에 상기 제 2 및 제 3 노이즈 제거용 스위칭소자(TrN2, TrN3)는 상기 제 1 노이 즈 제거용 스위칭소자(TrN1)를 턴-오프시킴으로써, 상기 제 1 노이즈 제거용 스위칭소자(TrN1)가 상기 제 2 스테이지의 노드(n)의 충전상태에 영향을 주지 않도록 한다.
도 15는 도 2의 제 2 스테이지의 또 다른 회로 구성을 나타낸 도면이다.
도 15에 도시된 구성은 도 14에 도시된 구성과 동일하며, 단지 제 2 풀다운 스위칭소자(Trpd2)를 더 포함한다.
상기 제 2 풀다운 스위칭소자(Trpd2)는 도 10에서 설명한 제 2 풀다운 스위칭소자(Trpd2)와 동일하다.
한편, 서로 인접한 기간에 출력되는 클럭펄스(CLK1 내지 CLK4)간은 그들의 하이 구간이 일부분 중첩될 수 있다. 이럴 경우, 각 스테이지(ST1 내지 STn+1)로부터 출력되는 스캔펄스(Vout1 내지 Voutn+1)도 그들의 하이 구간이 일부분 중첩된다.
물론, 상기 스타트 펄스(Vst) 및 방전용 스타트 펄스(Vstd)도 상기 클럭펄스들(CLK1 내지 CLK4)과 중첩되도록 출력될 수 있다.
이와 같은 경우, 제 k 스테이지는 제 k-1 스테이지로부터의 제 k-1 스캔펄스에 의해 인에이블되고, 제 k 스테이지는 제 k+2 스테이지로부터의 제 k+2 스캔펄스에 의해 디스에이블된다.
즉, 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2) 및 제 2 풀다운 스위칭소자(Trpd2)는 제 k+2 스테이지로부터의 제 k+2 스캔펄스에 의해 동작한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명의 쉬프트 레지스터는 노이즈 제거용 스위칭소자를 포함한다. 상기 노이즈 제거용 스위칭소자는 각 스테이지의 정상적인 출력기간에 턴-오프됨으로써 상기 각 스테이지의 출력상태에 영향을 주지 않으며, 각 스테이지의 비출력 기간에 해당 게이트 라인의 방전용 전압원을 각 스테이지의 노드에 공급함으로써 상기 노드가 커플링 현상에 의해서 충전되는 것을 방지한다.
따라서, 각 스테이지의 비 출력기간에 각 노드에 전압이 누적됨으로써 발생되는 멀티 출력을 방지할 수 있다.
또한, 노이즈 제거용 스위칭소자를 2개 이상 사용하여 상기 노이즈 제거용 스위칭소자의 문턱전압을 높임으로써 상기 스테이지의 출력기간에 상기 노이즈 제거용 스위칭소자가 턴-온되는 것을 방지할 수 있다.

Claims (23)

  1. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자;
    상기 제 1 노드의 논리상태를 제어하는 노드 제어부;
    상기 제 1 클럭펄스에 응답하여 상기 제 1 노드와 제 2 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및,
    상기 제 2 노드 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노이즈 제거용 스위칭소자를 통해 상기 게이트 라인과 제 1 노드간을 연결하는 제 2 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    각 스테이지에 구비된 노드 제어부는,
    스타트 펄스 또는 전단 스테이지로부터의 스캔펄스에 응답하여 상기 제 1 노 드에 충전용 전압원을 공급하는 제 1 스위칭소자;
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 제 1 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;
    방전용 스타트 펄스에 응답하여 상기 제 1 노드에 방전용 전압원을 공급하는 제 3 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    제 n 스테이지의 노드 제어부에 구비된 제 1 스위칭소자는, 제 n-1 스테이지로부터의 스캔펄스를 공급받으며; 그리고,
    상기 제 n 스테이지의 노드 제어부에 구비된 제 2 스위칭소자는, 제 n+1 스테이지로부터의 스캔펄스를 공급받는 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 2 항에 있어서,
    제 n 스테이지의 노드 제어부에 구비된 제 1 스위칭소자는, 제 n-1 스테이지로부터의 스캔펄스를 공급받으며; 그리고,
    상기 제 n 스테이지의 노드 제어부에 구비된 제 2 스위칭소자는, 제 n+2 스테이지로부터의 스캔펄스를 공급받는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    상기 제어신호는 외부로부터의 클럭펄스 또는 다음단 스테이지로부터의 스캔 펄스인 것을 특징으로 하는 쉬프트 레지스터.
  6. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자;
    상기 제 1 노드의 논리상태를 제어하는 노드 제어부;
    상기 제 1 클럭펄스에 응답하여 상기 제 1 노드와 제 2 노드간을 연결시키는 제 1 노이즈 제거용 스위칭소자;
    제 2 클럭펄스에 응답하여 상기 제 2 노드에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자; 및,
    상기 제 2 노드 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 노드와 상기 게이트 라인간을 연결하는 제 3 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 제 2 클럭펄스는 제 1 클럭펄스보다 두 클럭펄스폭 만큼 지연되어 출력되는 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 6 항에 있어서,
    각 스테이지에 구비된 노드 제어부는,
    스타트 펄스 또는 전단 스테이지로부터의 스캔펄스에 응답하여 상기 제 1 노드에 충전용 전압원을 공급하는 제 1 스위칭소자;
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 제 1 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;
    상기 스타트 펄스에 응답하여 상기 제 1 노드에 방전용 전압원을 공급하는 제 3 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  9. 제 6 항에 있어서,
    상기 제어신호는 외부로부터의 클럭펄스 또는 다음단 스테이지로부터의 스캔펄스인 것을 특징으로 하는 쉬프트 레지스터.
  10. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자;
    상기 노드의 논리상태를 제어하는 노드 제어부; 및,
    저항을 통해 공급되는 제 1 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  11. 제 10 항에 있어서,
    상기 저항은 상기 제 1 노이즈 제거용 스위칭소자의 소스단자에 접속된 게이트 라인의 로드와 동일한 값을 갖는 것을 특징으로 하는 쉬프트 레지스터.
  12. 제 10 항에 있어서,
    상기 노드에 충전된 충전용 전압원에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  13. 제 10 항에 있어서,
    각 스테이지에 구비된 노드 제어부는,
    스타트 펄스 또는 전단 스테이지로부터의 스캔펄스에 응답하여 상기 제 1 노드에 충전용 전압원을 공급하는 제 1 스위칭소자; 및,
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 제 1 노드에 방전용 전압원을 공급하는 제 2 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  14. 제 10 항에 있어서,
    상기 제어신호는 다음단 스테이지로부터의 스캔펄스 또는 상기 스캔펄스와 동일한 기간에 출력되는 제 2 클럭펄스인 것을 특징으로 하는 쉬프트 레지스터.
  15. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 제 1 풀다운 스위칭소자;
    상기 노드의 논리상태를 제어하는 노드 제어부;
    커패시터를 통해 공급되는 제 1 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및,
    상기 노드에 충전된 충전용 전압원에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  16. 제 15 항에 있어서,
    상기 커패시터의 커패시턴스(C)와 제 1 노이즈 제거용 스위칭소자의 커패시턴스(C1)는 다음과 같은 수식 관계를 갖는 것을 특징으로 하는 쉬프트 레지스터.
    0.5*C1 < C < 10*C1
  17. 제 15 항에 있어서,
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 게이트 라인에 방전용 전압원을 공급하는 제 2 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  18. 제 15 항에 있어서,
    상기 제어신호는 상기 커패시터를 통해 공급된 제 1 클럭펄스인 것을 특징으로 하는 쉬프트 레지스터.
  19. 제 18 항에 있어서,
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 게이트 라인에 방전용 전압원을 공급하는 제 2 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  20. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자;
    상기 노드의 논리상태를 제어하는 노드 제어부;
    커패시터를 통해 공급되는 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및,
    상기 게이트 라인에 공급된 스캔펄스에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  21. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자;
    상기 노드의 논리상태를 제어하는 노드 제어부;
    커패시터를 통해 공급되는 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자;
    상기 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 공급받아 스캔펄스를 출력하는 제 2 노이즈 제거용 스위칭소자; 및,
    상기 제 2 노이즈 제거용 스위칭소자를 통해 공급된 클럭펄스에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 3 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  22. 제 21 항에 있어서,
    다음단 스테이지로부터의 스캔펄스에 응답하여 상기 게이트 라인에 방전용 전압원을 공급하는 제 2 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  23. 차례로 스캔펄스를 출력하여 다수의 게이트 라인들에 차례로 공급하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 공급받아 스캔펄스를 출력하고, 상기 스캔펄스를 게이트 라인에 공급하는 풀업 스위칭소자;
    제어신호의 논리상태에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인에 방전용 전압원을 공급하는 풀다운 스위칭소자;
    상기 노드의 논리상태를 제어하는 노드 제어부;
    커패시터를 통해 공급되는 클럭펄스의 논리상태, 노드의 논리상태, 및 게이트 라인의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 게이트 라인과 노드간을 연결하는 제 1 노이즈 제거용 스위칭소자; 및,
    상기 전단 스테이지로부터의 스캔펄스에 응답하여, 상기 제 1 노이즈 제거용 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 2 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
KR1020060119712A 2006-11-30 2006-11-30 쉬프트 레지스터 KR101287214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060119712A KR101287214B1 (ko) 2006-11-30 2006-11-30 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060119712A KR101287214B1 (ko) 2006-11-30 2006-11-30 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20080049298A true KR20080049298A (ko) 2008-06-04
KR101287214B1 KR101287214B1 (ko) 2013-07-16

Family

ID=39805099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119712A KR101287214B1 (ko) 2006-11-30 2006-11-30 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101287214B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076016A (ko) * 2012-12-12 2014-06-20 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160019301A (ko) * 2014-08-11 2016-02-19 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100970269B1 (ko) * 2003-10-20 2010-07-16 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076016A (ko) * 2012-12-12 2014-06-20 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160019301A (ko) * 2014-08-11 2016-02-19 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치

Also Published As

Publication number Publication date
KR101287214B1 (ko) 2013-07-16

Similar Documents

Publication Publication Date Title
KR101296645B1 (ko) 쉬프트 레지스터
KR101057891B1 (ko) 쉬프트 레지스터
US7825888B2 (en) Shift register circuit and image display apparatus containing the same
KR101777135B1 (ko) 쉬프트 레지스터
KR102066083B1 (ko) 쉬프트 레지스터
KR101568258B1 (ko) 쉬프트 레지스터
US20100134476A1 (en) Shift register, display driver and display
JP2010152967A (ja) シフトレジスタ回路
KR20090050358A (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
JP2010086640A (ja) シフトレジスタ回路
KR20130010714A (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR20090113738A (ko) 쉬프트 레지스터
KR20130110306A (ko) 쉬프트 레지스터
KR20140014746A (ko) 쉬프트 레지스터
KR20080060824A (ko) 쉬프트 레지스터
KR101296632B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR20070003564A (ko) 쉬프트 레지스터
KR20070002713A (ko) 쉬프트 레지스터
KR102180072B1 (ko) 쉬프트 레지스터
JP2010086637A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR20070000832A (ko) 쉬프트 레지스터 및 이의 구동방법
KR101658144B1 (ko) 내장회로를 구비한 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7