KR101296632B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101296632B1
KR101296632B1 KR1020060118368A KR20060118368A KR101296632B1 KR 101296632 B1 KR101296632 B1 KR 101296632B1 KR 1020060118368 A KR1020060118368 A KR 1020060118368A KR 20060118368 A KR20060118368 A KR 20060118368A KR 101296632 B1 KR101296632 B1 KR 101296632B1
Authority
KR
South Korea
Prior art keywords
voltage source
node
charging voltage
switching element
stage
Prior art date
Application number
KR1020060118368A
Other languages
English (en)
Other versions
KR20080048237A (ko
Inventor
채지은
강원석
박성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118368A priority Critical patent/KR101296632B1/ko
Publication of KR20080048237A publication Critical patent/KR20080048237A/ko
Application granted granted Critical
Publication of KR101296632B1 publication Critical patent/KR101296632B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 멀티 출력을 방지하고 소비 전력을 감소시킬 수 있는 쉬프트 레지스터에 관한 것으로, 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 풀다운 스위칭소자; 및, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.
액정표시장치, 쉬프트 레지스터, 문턱전압, 전력 감소

Description

쉬프트 레지스터{A shift registe}
도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 3은 도 2의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면
도 4는 도 2의 임의의 스테이지의 회로 구성을 나타낸 도면
도 5는 문턱전압의 변화를 설명하기 위한 도면
도 6은 도 2의 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면
도 7은 도 2의 회로구성을 갖는 쉬프트 레지스터에 공급되는 각종 신호의 파형을 나타낸 도면
＊도면의 주요부에 대한 부호 설명
ST : 스테이지 Vout : 스캔펄스
VDD1 : 제 1 충전용 전압원 VDD2 : 제 2 충전용 전압원
VSS : 방전용 전압원 Vst : 스타트 펄스
CLK : 클럭펄스
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 멀티 출력을 방지하고 소비 전력을 감소시킬 수 있는 쉬프트 레지스터에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 구동회로는 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버를 포함한다.
상기 게이트 드라이버는 스캔펄스를 차례로 출력하는 쉬프트 레지스터를 포함한다.
이하, 첨부된 도면을 참조하여 종래의 쉬프트 레지스터를 설명하면 다음과 같다.
도 1은 종래의 쉬프트 레지스터를 나타낸 도면이다.
종래의 쉬프트 레지스터는, 도 1에 도시된 바와 같이, 다수의 스테이지들을 포함한다.
각 스테이지(ST1, ST2, ...)는 한 프레임 기간내에 한 번씩 차례로 스캔펄 스(Vout1, Vout2, ...)를 출력한다. 상기 스테이지(ST1, ST2, ...)들로부터 출력된 스캔펄스들(Vout1, Vout2, ...)은 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
도면에 도시하지 않았지만, 각 스테이지(ST1, ST2, ...)는 두 개의 노드와, 각 노드의 논리상태에 따라 스캔펄스 또는 방전용 전압원을 출력하는 출력부를 갖는다. 상기 출력부는 스캔펄스를 출력하는 풀업 스위칭소자와, 방전용 전압원을 출력하는 풀다운 스위칭소자로 이루어진다.
각 노드의 논리상태는 외부로부터 공급되는 충전용 전압원에 의해서 제어되는데, 각 노드는 동일한 크기의 충전용 전압원을 공급받는다.
종래의 충전용 전압원은 큰 크기를 갖기 때문에 소비 전력이 증가하는 문제점과 멀티 출력이 발생할 문제점을 갖는다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 풀업 스위칭소자가 접속된 노드에 인가될 충전용 전압원을 풀다운 스위칭소자가 접속된 노드에 인가될 충전용 전압원보다 낮게 공급함으로써 소비 전력을 감소시킬 수 있고 멀티 출력을 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 쉬프트 레지스터는, 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭 펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 풀다운 스위칭소자; 및, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 쉬프트 레지스터는, 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며; 적어도 하나의 스테이지가, 제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자; 제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 1 풀다운 스위칭소자; 제 3 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 2 풀다운 스위칭소자; 및, 제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 3 충전용 전압원을 이용하여 상기 제 3 노드의 논리상태를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 각 스테이지에 공급 또는 출력되는 각종 신호들의 타이밍도를 나타낸 도면이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, n개의 스테이지들(ST1 내지 STn) 및 하나의 더미 스테이지(STn+1)로 구성된다. 여기서, 각 스테이지들(ST1 내지 STn)은 한 프레임 기간동안 한 번의 스캔펄스(Vout1 내지 Voutn+1)를 출력하며, 이때 상기 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)까지 차례로 스캔펄스를 출력한다.
여기서, 상기 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
즉, 먼저, 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 3 스캔펄스(Vout3)를 출력하고, ...., 마지막으로 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한다.
한편, 상기 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 출력한 후, 더미 스테이지(STn+1)가 제 n+1 스캔펄스(Voutn+1)를 출력하는데, 이때, 상기 더미 스테이지(STn+1)로부터 출력된 제 n+1 스캔펄스(Voutn+1)는 게이트 라인에는 공급되지 않고, 상기 제 n 스테이지(STn)에만 공급된다.
이러한 쉬프트 레지스터는 액정패널의 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터의 전체 스테이지(ST1 내지 STn+1)는 제 1 충전용 전압원(VDD1), 제 2 충전용 전압원(VDD2), 방전용 전압원(VSS), 그리고 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4) 중 하나의 클럭펄스를 인가받는다.
상기 제 1 충전용 전압원, 제 2 충전용 전압원, 그리고 방전용 전압원은 모두 직류 전압원으로서, 상기 제 1 및 제 2 충전용 전압원(VDD1, VDD2)은 정극성을 나타내며, 상기 방전용 전압원(VSS)은 부극성을 나타낸다. 한편, 상기 방전용 전압원(VSS)은 접지전압이 될 수 있다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 출력된다. 즉, 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 3 클럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 한 펄스폭만큼 위상지연되어 출력되고, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)보다 한 펄스폭만큼 위상지연되어 출력된다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.
상기 스테이지의 회로 구성에 따라, 하나의 스테이지에 공급되는 클럭펄스의 수는 가변될 수 있다.
상기 스테이지들(ST1 내지 STn+1) 중 가장 상측에 위치한 제 1 스테이지(ST1)는, 상술한 제 1 및 제 2 충전용 전압원(VDD1, VDD2), 방전용 전압원(VSS), 그리고 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나의 클럭펄스 외에도 스타트 펄스(Vst)를 더 공급받는다.
상기 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 여러번 출력되지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한번 출력된다.
다시말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러번의 액티브 상태(하이 상태)를 나타내지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한 번의 액티브 상태를 나타낸다.
한편, 상기 제 4 클럭펄스(CLK4)와 상기 스타트 펄스(Vst)를 서로 동기시켜 출력할 수도 있다. 이때는 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 제 4 클럭펄스(CLK4)가 가장 먼저 출력된다.
각 스테이지(ST1 내지 STn+1)가 스캔펄스를 출력하기 위해서는 각 스테이지(ST1 내지 STn+1)의 인에이블 동작이 선행되어야 하는바, 이를 위해 각 스테이지(ST1 내지 STn+1)는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블된다.
즉, 제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 인에이블된다.
여기서, 가장 상측에 위치한 제 1 스테이지(ST1)의 전단에는 스테이지가 존 재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 응답하여 인에이블된다.
또한, 각 스테이지(ST1 내지 STn+1)는 다음단 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
즉, 제 k 스테이지는 제 k+1 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
이와 같이 구성된 쉬프트 레지스터에서 각 스테이지의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 2의 임의의 스테이지의 회로 구성을 나타낸 도면이다.
각 스테이지(ST1)는, 도 4에 도시된 바와 같이, 제 1 노드(n1), 제 2 노드(n2), 노드 제어부(NC), 풀업 스위칭소자(Trpu), 및 풀다운 스위칭소자(Trpd)를 포함한다.
상기 노드 제어부(NC)는 상기 제 1 및 제 2 노드(n1, n2)의 신호상태를 제어한다. 즉, 노드 제어부(NC)는 제 1 노드(n1)를 충전 상태로 만들거나, 또는 방전 상태로 만든다. 또한, 상기 노드 제어부(NC)는 제 2 노드(n2)를 충전 상태로 만들거나, 또는 방전 상태로 만든다.
이때, 상기 노드 제어부(NC)는, 상기 제 1 노드(n1)가 충전 상태일 때 상기 제 2 노드(n2)가 방전 상태를 유지하도록 제어하고, 또한 상기 제 1 노드(n1)가 방전 상태일 때 상기 제 2 노드(n2)는 충전 상태를 유지하도록 제어한다.
풀업 스위칭소자(Trpd)는 상기 제 1 노드(n1)가 충전상태일 때 턴-온되며, 이후 턴-온된 상태에서 자신에게 입력되는 클럭펄스를 출력한다. 이 턴-온된 풀업 스위칭소자로부터 출력된 클럭펄스가 스캔펄스이다.
풀다운 스위칭소자(Trpd)는 상기 제 2 노드(n2)가 충전상태일 때 턴-온되며, 이 턴-온된 상태에서 자신에게 입력되는 방전용 전압원(VSS)을 출력한다.
상기 노드 제어부는 제 1 내지 제 6 스위칭소자(Tr1 내지 Tr6)를 포함한다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k-1 스캔펄스에 응답하여, 제 1 충전용 전압원(VDD1)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 제 1 충전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.
예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 제 1 충전용 전압원(VDD1)으로 충전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 2 스위칭소자(Tr1)는, 제 k-1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k-1 스캔펄스에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k-1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 방전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.
예를들어, 도 4의 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 방전용 전압원(VDD)으로 방전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 3 스위칭소자(Tr3)는, 제 k 스테이지의 제 1 노드(n1)에 공급된 제 1 충전용 전압원(VDD1)에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속되며, 소스단자는 방전용 전원공급라인에 접속되며, 그리고 드레인단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속된다.
예를들어, 제 2 스테이지(ST2)에 구비된 제 3 스위칭소자(Tr3)는 제 2 스테이지(ST2)의 제 1 노드(n1)에 공급된 제 1 충전용 전압원(VDD1)에 응답하여 상기 제 2 스테이지(ST2)의 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 4 스위칭소자(Tr4)는, 제 k+1 스테이지의 풀업 스위칭소자(Trpu)로부터 출력된 제 k+1 스캔펄스에 응답하여, 방전용 전압원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k+1 스테이지에 구비된 풀업 스위칭소자(Trpu)의 소스단자에 접속되며, 드레인단자는 방전용 전원공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(n1)에 접속된다.
예를들어, 제 2 스테이지(ST2)에 구비된 제 4 스위칭소자(Tr2)는 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(Vout3)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 5 스위칭소자(Tr5)는, 제 2 충전용 전압원에 응답하여, 상기 제 2 충전용 전압원(VDD2)을 상기 제 k 스테이지의 제 2 노드(n2)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)의 게이트단자 및 드레인단자는 상기 제 2 충전용 전압원(VDD2)를 전송하는 제 2 충전용 전압공급라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 2 노드(n2)에 접속된다.
예를들어, 제 2 스테이지(ST2)에 구비된 제 5 스위칭소자(Tr5)는 제 2 충전용 전압원(VDD2)에 응답하여, 상기 제 2 스테이지(ST2)의 제 2 노드(n2)를 제 2 충전용 전압원(VDD2)으로 충전시킨다.
제 k 스테이지의 노드 제어부(NC)에 구비된 제 6 스위칭소자(Tr6)는, 제 k 스테이지의 제 2 노드에 공급된 제 2 충전용 전압원에 응답하여, 방전용 전압 원(VSS)을 상기 제 k 스테이지의 제 1 노드(n1)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 2 노드(n2)에 접속되며, 드레인단자는 상기 제 1 노드(n1)에 접속되며, 그리고 소스단자는 상기 방전용 전압원을 전송하는 방전용 전원공급라인에 접속된다.
예를들어, 제 2 스테이지(ST2)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 2 스테이지(ST1)의 제 2 노드(n2)에 공급된 제 2 충전용 전압원(VDD2)에 응답하여, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다.
한편, 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)는 스타트 펄스(Vst)에 응답하여, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)를 충전용 전압원(VDD)으로 충전시킨다. 그리고, 상기 제 1 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)는 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다.
이와 같이 구성된 본 발명의 실시예에 따른 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
먼저, 초기 기간(T0)동안의 동작을 설명하면 다음과 같다.
상기 초기 기간(T0) 동안에는, 도 3에 도시된 바와 같이, 스타트 펄스(Vst)만 하이 상태로 유지되고, 나머지 클럭펄스들(CLK1 내지 CLK4)은 로우 상태로 유지된다.
상기 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 도 4에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자 및 제 2 스위칭소자(Tr2)의 게이트단자에 공급된다.
그러면, 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(Tr1)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 제 1 충전용 전압원(VDD1)이 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급된다.
이에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 상기 제 1 충전용 전압원(VDD1)에 의해 충전되며, 상기 충전된 제 1 노드(n1)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-온된다.
또한, 상기 스타트 펄스(Vst)를 공급받은 제 1 스테이지(ST1)의 제 2 스위칭소자(Tr5)가 턴-온되며, 이때, 상기 턴-온된 제 2 스위칭소자(Tr2)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에 공급된다.
한편, 제 5 스위칭소자(Tr5)의 게이트단자와 드레인단자가 제 2 충전용 전압원(VDD2)이 공급되므로, 상기 제 5 스위칭소자(Tr5)는 기간에 관계없이 항상 턴-온상태를 유지한다. 이에 따라, 상기 제 2 노드(n2)에는 상기 턴-온된 제 2 및 제 3 스위칭소자(Tr2, Tr3)를 통하여 방전용 전압원(VSS)이 공급됨과 아울러, 상기 턴-온된 제 5 스위칭소자(Tr5)를 통하여 제 2 충전용 전압원(VDD2)이 공급된다. 여기서, 상기 제 2 노드(n2)를 방전시키기 위한 스위칭소자(Tr2, Tr3)의 각 면적(채널 폭)이 상기 제 2 노드(n2)를 충전시키기 위한 스위칭소자(Tr5)의 면적(채널 폭)보 다 크므로, 이 초기 기간(T0)에 상기 제 2 노드(n2)는 방전상태로 유지된다.
이에 따라, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)가 상기 방전용 전압원(VSS)에 의해 방전되며, 상기 방전된 제 2 노드(n2)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 6 스위칭소자(Tr6)가 턴-오프된다.
한편, 이 초기 기간(T0)에 제 2 스테이지(ST2)로부터의 출력은 없으므로, 상기 제 1 스테이지(ST1)의 제 4 스위칭소자(Tr4)는 턴-오프상태이다.
이어서, 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 상태로 유지되고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK2, CLK3, CLK4)은 로우 상태로 유지된다.
따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(Tr1) 및 제 2 스위칭소자(Tr2)가 턴-오프된다.
이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 플로팅 상태로 유지된다.
상기 제 1 스테이지(ST1)의 제 1 노드(n1)가 상기 초기 기간(T0)동안 인가되었던 제 1 충전용 전압원(VDD1)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(n1)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)가 턴-온상태로 유지된다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 1 클럭 펄스(CLK1)가 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping). 이와 같은 증폭은 상기 제 1 노드(n1)가 플로팅 상태이기 때문에 발생한다.
따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 1 클럭펄스(CLK1)가 제 1 스캔펄스(Vout1)이다.
이 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 구동시키는 스캔펄스로서 작용한다.
또한, 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)로부터 출력된 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 제 1 노드(n1)를 충전시키고, 제 2 노드(n2)를 방전시키기 위한 스타트 펄스(Vst)로서 작용한다.
즉, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 제 1 및 제 2 스위칭소자(Tr1, Tr2)의 게이트단자에 공급된다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 3에 도시된 바와 같이, 제 2 클럭펄스(CLK2)만 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함함 나머지 클럭펄스들(CLK1, CLK3, CLK4), 및 제 1 스캔펄스(Vout1)는 로우 상태로 유지된다.
따라서, 로우 상태의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-오프된다.
이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)가 플로팅 상태로 유지된다.
상기 제 2 스테이지(ST2)의 제 1 노드(n1)가 상기 제 1 기간(T1)동안 인가되었던 제 1 충전용 전압원(VDD1)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(n1)에 게이트단자가 접속된 제 2 스테이지(ST2)의 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-온상태를 유지한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trpu)의 드레인단자에 상기 제 2 클럭펄스(CLK2)가 공급된다. 그러면, 상기 제 2 스테이지(ST2)의 제 1 노드(n1)에 충전된 충전용 전압원(VDD)이 증폭된다.
따라서, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된 제 2 클럭펄스(CLK2)는 상기 풀업 스위칭소자(Trpu)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trpu)로부터 출력된 제 2 클럭펄스(CLK2)가 제 2 스캔펄스(Vout2)이다.
이 출력된 제 2 스캔펄스(Vout2)는 제 2 게이트 라인(GL2)에 공급되어 상기 제 2 게이트 라인(GL2)을 구동시키는 스캔펄스로서 작용함과 아울러, 제 3 스테이지(ST3)에 공급되어 상기 제 3 스테이지(ST3)의 제 1 노드(n1)를 충전시키고, 제 2 노드(n2)를 방전시키기 위한 스타트 펄스(Vst)로서 작용한다.
또한, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)의 제 1 노드(n1)를 방전시키고, 제 2 노드(n2)를 충전시키는 역할을 한다. 즉, 상기 제 1 스테이지(ST1)는 상기 제 2 스테이지(ST2)로부터의 제 2 스캔펄스(Vout2)에 응답하여 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 스캔펄스(Vout2)는 상기 제 1 스테이지(ST1)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자에 공급된다.
그러면, 상기 제 4 스위칭소자(Tr4)가 턴-온되고, 이때 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 제 1 노드(n1)에 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 방전된 제 1 노드(n1)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-오프된다.
이 제 2 기간(T2)에 제 1 스테이지(Tr1)의 제 2 및 제 3 스위칭소자(Tr2, Tr3)가 모두 턴-오프 상태이므로, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)가 더 이상 방전되지 않는다. 즉, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)에는 제 5 스위칭소자(Tr5)를 통해 제 2 충전용 전압원(VDD2)이 공급된다.
이에 따라, 상기 제 1 스테이지(ST1)의 제 2 노드(n2)가 상기 제 2 충전용 전압원(VDD2)에 의해 충전되며, 상기 충전된 제 2 노드(n2)에 게이트단자가 접속된 풀다운 스위칭소자(Trpd) 및 제 6 스위칭소자(Tr6)가 턴-온된다.
상기 턴-온된 풀다운 스위칭소자(Trpd)를 통해 방전용 전압원(VSS)이 제 1 게이트 라인에 공급된다. 이에 따라, 상기 제 1 게이트 라인이 방전된다.
한편, 상기 턴-온된 제 6 스위칭소자(Tr6)를 통해 방전용 전압원(VSS)이 상기 제 1 노드(n1)에 공급되어 상기 제 1 노드(n1)가 방전되다.
이와 같은 방식으로 나머지 스테이지들도 차례로 스캔펄스를 출력한다.
이와 같이, 제 1 노드(n1)는 한 프레임 기간 중 약 10% 이상 기간동안 충전상태로 유지되고, 제 2 노드(n2)는 나머지 약 90% 기간동안 충전상태로 유지된다.
이와 같이 상기 제 2 노드(n2)가 오랜 기간동안 충전상태로 유지되기 때문에, 상기 제 2 노드(n2)에 게이트단자를 통해 접속된 풀다운 스위칭소자(Trpd) 및 제 6 스위칭소자(Tr6)의 열화가 다른 스위칭소자들에 비하여 훨씬 심해진다.
상기 스위칭소자가 열화되면, 이 스위칭소자의 문턱전압이 어느 한쪽으로 증가하거나, 또는 감소하는 문제점이 발생한다.
도 5는 문턱전압의 변화를 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 문턱전압은 스위칭소자의 게이트전극에 인가된 전압의 누적시간(스트레스 타임)에 비례하여 오른쪽으로 증가한다.
이 문턱전압이 증가할 경우 스위칭소자는 자신의 게이트단자에 전압이 인가되더라도 완전하게 턴-온되지 못하게 된다.
특히, 상기 풀다운 스위칭소자(Trpd)가 완전하게 턴-온되지 못할 경우, 이 풀다운 스위칭소자(Trpd)가 풀업 스위칭소자(Trpu)의 소스단자를 충분히 방전시키 기 못하게 되며, 이에 의해 커플링 현상에 따른 멀티 출력이 발생할 수 있다.
이 멀티 출력에 대하여 좀 더 구체적으로 설명하면 다음과 같다.
상기 풀업 스위칭소자(Trpu)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 클럭펄스가 인가되는 클럭전송라인에 접속되며, 소스단자는 상기 게이트 라인에 접속된다. 상기 클럭펄스는 주기적으로 하이 상태 및 로우 상태를 가지며 상기 풀업 스위칭소자(Trpu)의 드레인단자에 공급된다. 이때, 상기 풀업 스위칭소자(Trpu)는 상기 매 주기마다 입력되는 하이 상태의 클럭펄스들 중 어느 하나를 특정 시점에서 출력하게 된다. 이 특정 시점에 출력된 클럭펄스가 게이트 라인을 구동하기 위한 스캔펄스이다.
이 특정 시점이란, 상기 제 1 노드(n1)가 충전된 이후의 시점을 말한다. 즉, 상기 풀업 스위칭소자(Trpu)는 자신의 드레인단자에 주기적으로 계속해서 입력되는 클럭펄스들 중, 상기 특정 시점(즉, 상기 제 1 노드(n1)가 충전된 상태의 시점)에 입력된 하이 상태의 클럭펄스를 스캔펄스로서 출력하게 된다. 그리고, 상기 스캔펄스(Vout)의 출력 이후 상기 제 1 노드(n1)가 다음 프레임 기간이 시작될 때까지 방전상태로 유지됨에 따라, 상기 풀업 스위칭소자(Trpu)는 한 프레임에 한번의 스캔펄스를 출력하게 된다. 그런데, 상기 클럭펄스는 한 프레임 기간동안 여러 번 출력되기 때문에, 상기 풀업 스위칭소자(Trpu)가 턴-오프된 상태에서도, 즉 상기 제 1 노드(n1)가 방전된 상태에서도 상기 클럭펄스는 상기 풀업 스위칭소자(Trpu)의 드레인단자에 계속해서 입력되게 된다.
다시말하면, 상기 풀업 스위칭소자(Trpu)는 한 프레임동안 단 한 번 턴-온되 며, 이 턴-온되는 기간에 자신의 드레인단자에 입력되는 클럭펄스를 스캔펄스(Vout)로 출력한다.
이후, 상기 풀업 스위칭소자(Trpu)는 다음 프레임 기간이 시작될 때까지 턴-오프되며, 이에 따라, 상기 풀업 스위칭소자(Trpu)는 이 턴-오프된 기간에는 아무리 자신의 드레인단자에 클럭펄스가 입력되어도, 이를 스캔펄스로 출력할 수 없다. 그런데, 이와 같이, 상기 풀업 스위칭소자(Trpu)의 드레인단자에 주기적으로 클럭펄스가 인가됨에 따라, 상기 풀업 스위칭소자(Trpu)의 게이트단자가 접속된 제 1 노드(n1)와 상기 풀업 스위칭소자(Trpu)의 드레인단자간에 커플링현상이 발생된다. 이와 같은 커플링현상에 의해, 상기 제 1 노드(n1)에는 상기 클럭펄스에 따른 소정의 전압이 계속해서 충전되게 된다.
그러면, 상기 제 1 노드(n1)가 어느 순간 충전상태로 유지될 수 있다. 즉, 상기 제 1 노드(n1)가 원치 않는 타이밍에 충전상태로 유지될 수 있다. 이럴 경우, 상기 제 1 노드(n1)가 한 프레임 기간동안에 두 번 이상 충전상태로 유지될 수 있으며, 이에 의해 상기 풀업 스위칭소자(Trpu)가 한 프레임 기간동안에 두 번 이상 턴-온될 수 있다. 결국, 상기와 같은 커플링현상에 의해 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 스캔펄스를 출력하는 멀티 출력현상이 발생할 수 있다.
상기 풀다운 스위칭소자(Trpd)는 상기 풀업 스위칭소자(Trpu)의 소스단자에 방전용 전압원을 공급함으로써 이러한 커플링 현상을 방지하는 역할을 한다.
그러나, 상술한 바와 같이, 상기 풀다운 스위칭소자(Trpd)는 다른 스위칭소 자들에 비하여 쉽게 열화되는 문제점을 갖기 때문에 종래에는 멀티 출력을 방지하기 어려웠다.
상기 멀티 출력은 상기 풀다운 스위칭소자(Trpd)의 턴-온 정도를 감소시킴으로써 약화시킬 수 있는데, 특히 본 발명에서는 풀다운 스위칭소자(Trpd)의 열화 정도에 비례하여 상기 풀업 스위칭소자(Trpu)의 턴-온 정도를 설정함으로써, 상기 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮추고 있다.
상기 풀업 스위칭소자(Trpu)의 턴-온 상태는 제 1 노드(n1)의 신호상태에 의해서 결정되는데, 이 제 1 노드(n1)의 신호상태는 상기 제 1 충전용 전압원(VDD1), 상기 제 1 충전용 전압원(VDD1)이 상기 제 1 노드(n1)에 공급되도록 제 1 스위칭소자(Tr1)를 턴-온시키는 전단 스테이지의 출력(또는 스타트 펄스(Vst)), 그리고 상기 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스(CLKm)에 의해 좌우된다.
따라서, 제 1 노드(n1)에 공급되는 제 1 충전용 전압원(VDD1)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
구체적으로, 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)이 다음과 같은 수식 조건을 만족하도록 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.
VDD1≤VDD2-(Trpd의 ΔVth)
상기 Vth는 상기 풀다운 스위칭소자(Trpd)의 문턱전압을 나타내는 것으로, ΔVth는 상기 문턱전압의 변화량을 나타낸다.
이 문턱전압 변화량은, 풀다운 스위칭소자(Trpd)의 게이트전극에 일정 기간동안 일정 크기로 가해진 전압에 따른 문턱전압의 변화치를 의미한다.
또한, 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스(CLKm)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
즉, 상기 클럭펄스(CLKm)는 하이 전압과 로우 전압을 갖는데, 상기 클럭펄스(CLKm)를 이루는 하이 전압의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
구체적으로, 상기 클럭펄스(CLKm)와 제 2 충전용 전압원(VDD2)이 다음과 같은 수식 조건을 만족하도록 상기 클럭펄스(CLKm)와 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.
CLKm≤VDD2-(Trpd의 ΔVth)
또한, 제 1 스테이지(ST1)에 있어서, 제 1 스위칭소자(Tr1)의 게이트단자에 공급되는 스타트 펄스(Vst)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
즉, 상기 스타트 펄스(Vst)는 하이 전압과 로우 전압을 갖는데, 상기 스타트 펄스(Vst)를 이루는 하이 전압의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
구체적으로, 상기 스타트 펄스(Vst)와 제 2 충전용 전압원(VDD2)이 다음과 같은 수식 조건을 만족하도록 상기 스타트 펄스(Vst)와 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.
Vst≤VDD2-(Trpd의 ΔVth)
여기서, 상기 제 1 충전용 전압원(VDD1), 클럭펄스(CLKm), 및 스타트 펄스(Vst)를 상기 수식에 근거하여 모두 변화시켜도 무방하며, 상기 열거한 3개의 전압들(VDD1, CLKm, Vst) 중 어느 하나만을 변화시켜도 무방하다.
한편, 상기 ΔVth은 상기 제 2 노드(n2)에 게이트단자를 통해 접속된 스위칭소자들 중에 어느 하나의 문턱전압의 변화량일 수 있다.
즉, 상기 ΔVth은 풀다운 스위칭소자(Trpd)의 문턱전압의 변화량 또는 제 6 스위칭소자의 문턱전압(Tr6)의 변화량 중 어느 하나일 수 있다.
도 6은 도 2의 스테이지에 구비된 또 다른 회로 구성을 나타낸 도면이고, 도 7은 도 2의 회로구성을 갖는 쉬프트 레지스터에 공급되는 각종 신호의 파형을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는, 도 6에 도시된 바와 같이, 제 1 노드(n1), 제 2 노드(n2), 제 3 노드(n3), 노드 제어부(NC), 풀업 스위칭소자(Trpu), 제 1 풀다운 스위칭소자(Trpd1), 및 제 2 풀다운 스위칭소자(Trpd2)를 포함한다.
상기 노드 제어부(NC)는 상기 제 1, 제 2 및 제 3 노드(n1, n2, n3)를 선택적으로 충전 및 방전시키는데, 구체적으로, 상기 제 1 노드(n1)가 충전 상태일 때는 상기 제 2 노드(n2) 및 제 3 노드(n3)를 모두 방전상태로 유지시키고, 상기 제 1 노드(n1)가 방전 상태일 때는 상기 제 2 노드(n2) 및 제 3 노드(n3) 중 어느 하나를 충전상태로 유지시킨다.
즉, 홀수 번째 프레임 기간에서는 상기 제 1 노드(n1)가 방전상태 일 때, 상기 제 2 노드(n2)를 충전시키고, 상기 제 3 노드(n3)가 방전시킨다. 그리고 짝수 번째 프레임 기간에서는 상기 제 1 노드(n1)가 방전상태 일 때, 상기 제 2 노드(n2)를 방전시키고, 상기 제 3 노드(n3)를 충전시킨다. 이와 같이, 상기 제 1 노드(n1)가 방전상태일 때, 상기 제 2 노드(n2) 및 제 3 노드(n3)에 프레임 기간별로 다른 극성의 전압원(VDD2, VDD3)을 인가하는 이유는, 상기 제 2 노드(n2) 및 제 3 노드(n3)에 게이트단자가 연결된 제 1 및 제 2 풀다운 스위칭소자의 열화를 방지하기 위해서이다.
상기 각 스테이지(ST1 내지 STn+1)의 노드 제어부(NC)는, 제 1 내지 제 18 스위칭소자(Tr1 내지 Tr18)를 포함한다.
제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 제 1 노드(n1)를 제 1 충전용 전압원(VDD1)으로 충전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 1 충전용 전압원(VDD1)을 전송하는 제 1 충전용 전압공급라인에 접속되며, 그리고 드레인단자는 상기 제 1 노드(n1)에 접속된다.
예를들어, 상기 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)는, 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 제 1 노드(n1)를 제 1 충전용 전압원(VDD1)으로 충전시킨다.
제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 k 스테이지의 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 2 노드(n2)에 접속되며, 그리고 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다. 예를 들어, 제 2 스테이지(ST2)에 구비된 제 2 스위칭소자(Tr2)는, 제 1 스테이지(ST1)로부터의 제 2 스캔펄스(Vout2)에 응답하여 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다.
제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자는 상기 제 k-1 스테이지에 접속되며, 그리고 소스단자는 상기 제 3 노드(n3)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.
예를 들어, 제 2 스테이지(ST2)에 구비된 제 3 스위칭소자(Tr3)는, 제 1 스테이지(BST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다.
제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)는, 제 1 노드(n1)에 충전된 제 1 전압원(VDD)에 응답하여, 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 2 노드(n2)에 접속되며, 그리고 드레인단자는 방전용 전압원(VSS)을 전송하는 방전용 전압전송라인에 접속된다.
제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)는, 상기 제 1 노드(n1)에 충전된 제 1 충전용 전압원(VDD1)에 응답하여, 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 3 노드(n3)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)는, 매 프레임의 출력기간마다 다른 극성을 갖는 제 2 충전용 전압원(VDD2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 충전용 전압원(VDD2)을 출력한다. 이를 위해, 상기 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속된다.
제 k 스테이지에 구비된 제 7 스위칭소자(Tr7)는, 상기 제 6 스위칭소자(Tr6)로부터의 제 2 충전용 전압원(VDD2)에 응답하여, 제 2 노드(n2)를 상기 제 2 충전용 전압원(VDD2)으로 충전시킨다. 이를 위해, 상기 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 6 스위칭소자(Tr6)의 드레인단자에 접속되며, 소스단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 2 노드(n2)에 접속된다.
제 k 스테이지에 구비된 제 8 스위칭소자(Tr8)는, 상기 제 2 노드(n2)에 충전된 제 2 충전용 전압원(VDD2)에 응답하여, 상기 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 2 노드(n2)에 접속되며, 소스단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
제 k 스테이지에 구비된 제 9 스위칭소자(Tr9)는, 상기 제 1 노드(n1)에 충전된 제 1 충진용 전압원(VDD1)에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소자(Tr7)를 턴-오프시킨다. 이를 위해, 상기 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 7 스위칭소자(Tr7)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.
제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소자(Tr7)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 7 스위칭소자(Tr7)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 제 2 스테이지(ST2)에 구비된 제 10 스위칭소자(Tr10)는, 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여, 상기 제 7 스위칭소자(Tr7)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 7 스위칭소 자(Tr7)를 턴-오프시킨다.
제 k 스테이지에 구비된 제 11 스위칭소자(Tr11)는, 매 프레임의 출력기간마다 반전된 극성을 갖는 제 3 충전용 전압원(VDD3)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 충전용 전압원(VDD3)을 출력한다. 이를 위해, 상기 제 11 스위칭소자(Tr11)의 게이트단자 및 소스단자는 상기 제 3 충전용 전압원(VDD3)을 전송하는 제 3 충전용 전압공급라인에 접속된다. 여기서, 상기 제 2 충전용 전압원(VDD2)과 제 3 충전용 전압원(VDD3)은 동일 프레임 기간에 서로 반대의 극성으로 유지된다.
제 k 스테이지에 구비된 제 12 스위칭소자(Tr12)는, 상기 제 11 스위칭소자(Tr11)로부터의 제 3 충전용 전압원(VDD3)에 응답하여, 제 3 노드(n3)를 상기 제 3 충전용 전압원(VDD3)으로 충전시킨다. 이를 위해, 상기 제 12 스위칭소자(Tr12)의 게이트단자는 상기 제 11 스위칭소자(Tr11)의 드레인단자에 접속되며, 소스단자는 상기 제 3 충전용 전압원(VDD3)을 전송하는 전원라인에 접속되며, 드레인단자는 상기 제 3 노드(n3)에 접속된다.
제 k 스테이지에 구비된 제 13 스위칭소자(Tr13)는, 상기 제 3 노드(n3)에 충전된 제 3 충전용 전압원(VDD3)에 응답하여, 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 13 스위칭소자(Tr13)의 게이트단자는 상기 제 3 노드(n3)에 접속되며, 소스단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.
제 k 스테이지에 구비된 제 14 스위칭소자(Tr14)는, 상기 제 1 노드(n1)에 충전된 제 1 충전용 전압원(VDD1)에 응답하여, 상기 제 12 스위칭소자(Tr12)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 12 스위칭소자(Tr12)를 턴-오프시킨다. 이를 위해, 상기 제 14 스위칭소자(Tr14)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 소스단자는 상기 제 12 스위칭소자(Tr12)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
제 k 스테이지에 구비된 제 15 스위칭소자(Tr15)는, 제 k-1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 12 스위칭소자(Tr12)의 게이트단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 12 스위칭소자(Tr12)를 턴-오프시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 15 스위칭소자(Tr15)의 게이트단자는 제 k-1 스테이지에 접속되며, 소스단자는 상기 제 12 스위칭소자(Tr12)의 게이트단자에 접속되며, 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.
예를 들어, 제 2 스테이지(ST2)에 구비된 제 15 스위칭소자(Tr15)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여, 상기 제 12 스위칭소자(Tr12)의 게이트 단자에 방전용 전압원(VSS)을 공급함으로써 상기 제 12 스위칭 소자(Tr12)를 턴-오프시킨다.
제 k 스테이지에 구비된 제 16 스위칭소자(Tr16)는, 상기 제 2 충전용 전압원(VDD2)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 3 노드(n3)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 16 스위칭소자(Tr16)의 게이트단자는 상기 제 2 충전용 전압원(VDD2)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 3 노드(n3)에 접속되며, 그리고 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 방전용 전압공급라인에 접속된다.
제 k 스테이지에 구비된 제 17 스위칭소자(Tr17)는, 상기 제 3 전압원(VDD3)에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 노드(n2)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 상기 제 17 스위칭소자(Tr17)의 게이트단자는 상기 제 3 충전용 전압원(VDD3)을 전송하는 전원라인에 접속되며, 소스단자는 상기 제 2 노드(n2)에 접속되며, 그리고 드레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
제 k 스테이지에 구비된 제 18 스위칭소자(Tr18)는, 제 k+1 스테이지로부터의 스캔펄스에 응답하여, 상기 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다. 이를 위해, 제 k 스테이지에 구비된 제 18 스위칭소자(Tr18)의 게이트단자는 상기 제 k+1 스테이지에 접속되며, 소스단자는 상기 제 1 노드(n1)에 접속되며, 드 레인단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를 들어, 제 2 스테이지(ST2)에 구비된 제 18 스위칭소자(Tr18)는, 제 3 스테이지로부터의 제 3 스캔펄스(Vout3)에 응답하여, 상기 제 1 노드(n1)를 방전용 전압원(VSS)으로 방전시킨다.
제 1 노드(n1)에 공급되는 제 1 충전용 전압원(VDD1)의 크기를 상기 제 1 풀다운 스위칭소자(Trpd1)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
구체적으로, 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3)의 하이 전압이 다음과 같은 수식 조건을 만족하도록 상기 제 1 충전용 전압원(VDD1)과 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3)의 크기를 설정하는 것이 바람직하다.
VDD1≤VDD2(또는 VDD3)-(Trpd1의 ΔVth)
또한, 풀업 스위칭소자(Trpu)의 드레인단자에 공급되는 클럭펄스(CLKm)의 크기를 상기 제 1 풀다운 스위칭소자(Trpd1)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
구체적으로, 상기 클럭펄스(CLKm)의 하이 전압과 제 2 충전용 전압원 (VDD2)(또는 제 3 충전용 전압원(VDD3))의 하이 전압이 다음과 같은 수식 조건을 만족하도록 상기 클럭펄스(CLKm)와 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3))의 크기를 설정하는 것이 바람직하다.
CLKm≤VDD2(또는 VDD3)-(Trpd1의 ΔVth)
또한, 제 1 스테이지(ST1)에 있어서, 제 1 스위칭소자(Tr1)의 게이트단자에 공급되는 스타트 펄스(Vst)의 크기를 상기 풀다운 스위칭소자(Trpd)의 열화 정도(문턱전압의 변화 정도)에 맞추어 줄임으로써, 멀티 출력을 방지함과 아울러 쉬프트 레지스터의 소비 전력을 낮출 수 있다.
구체적으로, 상기 스타트 펄스(Vst)의 하이 전압과 제 2 충전용 전압원(VDD2)(또는 제 3 충전용 전압원(VDD3))의 하이 전압이 다음과 같은 수식 조건을 만족하도록 상기 스타트 펄스(Vst)의 크기와 제 2 충전용 전압원(VDD2)의 크기를 설정하는 것이 바람직하다.
Vst≤VDD2(또는 VDD3)-(Trpd1의 ΔVth)
여기서, 상기 제 1 충전용 전압원(VDD1), 클럭펄스(CLKm), 및 스타트 펄스(Vst)를 상기 수식에 근거하여 모두 변화시켜도 무방하며, 상기 열거한 3개의 전압들(VDD1, CLKm, Vst) 중 어느 하나만을 변화시켜도 무방하다.
한편, 상기 ΔVth은 상기 제 2 노드 또는 제 3 노드에 게이트단자를 통해 접속된 스위칭소자들 중에 어느 하나일 수 있다.
즉, 상기 ΔVth은 제 1 풀다운 스위칭소자(Trpd1)의 문턱전압의 변화량, 제 2 풀다운 스위칭소자(Trpd2)의 문턱전압의 변화량, 제 8 스위칭소자(Tr8)의 문턱전압의 변화량, 또는 제 13 스위칭소자(Tr13)의 문턱전압의 변화량 중 어느 하나일 수 있다.
이와 같은 본 발명의 실시예에 따른 쉬프트 레지스터는 표시장치, 즉 액정표시장치, EL 표시장치(Electro Luminescence Ｄisplay), PDP(Plasma Display Panel) 등에 적용될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명에서는 제 1 노드의 충전에 관여하는 제 1 충전용 전압원의 크기를 제 2 노드의 충전에 관여하는 제 2 충전용 전압원의 크기보다 작게 설정하되, 상기 제 1 충전용 전압원의 크기를 풀다운 스위칭소자의 문턱전압의 변화량을 고려하여 작게 설정함으로써 멀티 출력을 방지하고 소비 전력을 감소시킬 수 있다.

Claims (14)

  1. 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며;
    적어도 하나의 스테이지가,
    제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자;
    제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 풀다운 스위칭소자; 및,
    제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하는 노드 제어부를 포함하며;
    상기 제 1 충전용 전압원이 상기 제 2 충전용 전압원보다 작으며;
    상기 제 1 충전용 전압원과 상기 제 2 충전용 전압원간이 다음의 수식1을 만족하며;
    제 1 충전용 전압원≤제 2 충전용 전압원-(풀다운 스위칭소자의 문턱전압 변화량);
    상기 제 1 충전용 전압원 및 제 2 충전용 전압원이 직류 전압이며;
    제 n 스테이지(n은 자연수)에 구비된 노드 제어부는,
    스타트 펄스 또는 제 p 스테이지(p는 n보다 작은 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 1 노드에 제 1 충전용 전압원을 공급하는 제 1 스위칭소자;
    스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;
    상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 3 스위칭소자;
    제 k 스테이지(k는 n보다 큰 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 4 스위칭소자;
    상기 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 상기 제 2 충전용 전압원을 공급하는 제 5 스위칭소자; 및,
    상기 제 2 노드에 공급된 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 6 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 충전용 전압원과 상기 클럭펄스가 서로 다른 크기를 갖는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    상기 제 1 충전용 전압원이 상기 클럭펄스보다 작은 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 제 1 충전용 전압원과 상기 클럭펄스간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.
    제 1 충전용 전압원≤클럭펄스-(풀다운 스위칭소자의 문턱전압 변화량)
  7. 제 1 항에 있어서,
    상기 스테이지들 중 한 프레임 기간내에서 가장 먼저 스캔펄스를 출력하는 첫 번째 스테이지는 스타트 펄스를 공급받아 인에이블되며;
    상기 제 1 충전용 전압원과 스타트 펄스가 서로 다른 크기를 갖는 것을 특징 으로 하는 쉬프트 레지스터.
  8. 제 7 항에 있어서,
    상기 제 1 충전용 전압원이 상기 스타트 펄스보다 작은 것을 특징으로 하는 쉬프트 레지스터.
  9. 제 8 항에 있어서,
    상기 제 1 충전용 전압원과 상기 스타트 펄스간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.
    제 1 충전용 전압원≤스타트 펄스-(풀다운 스위칭소자의 문턱전압 변화량)
  10. 삭제
  11. 스캔펄스를 차례로 출력하는 다수의 스테이지들을 포함하며;
    적어도 하나의 스테이지가,
    제 1 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 클럭펄스를 상기 스캔펄스로서 출력하는 풀업 스위칭소자;
    제 2 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 1 풀다운 스위칭소자;
    제 3 노드의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 출력하는 제 2 풀다운 스위칭소자; 및,
    제 1 충전용 전압원을 이용하여 상기 제 1 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 2 충전용 전압원을 이용하여 상기 제 2 노드의 논리상태를 제어하고, 상기 제 1 충전용 전압원과 다른 크기를 갖는 제 3 충전용 전압원을 이용하여 상기 제 3 노드의 논리상태를 제어하는 노드 제어부를 포함함을 특징으로 하는 쉬프트 레지스터.
  12. 제 11 항에 있어서,
    상기 제 1 충전용 전압원이 상기 제 3 충전용 전압원보다 작은 것을 특징으로 하는 쉬프트 레지스터.
  13. 제 12 항에 있어서,
    상기 제 1 충전용 전압원과 상기 제 3 충전용 전압원간이 다음의 수식을 만족하는 것을 특징으로 하는 쉬프트 레지스터.
    제 1 충전용 전압원≤제 3 충전용 전압원-(제 1 또는 2 풀다운 스위칭소자의 문턱전압 변화분)
  14. 제 11 항에 있어서,
    제 n 스테이지(n은 자연수)에 구비된 노드 제어부는,
    스타트 펄스 또는 제 p 스테이지(p는 n보다 작은 자연수)로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 1 노드에 제 1 충전용 전압원을 공급하는 제 1 스위칭소자;
    상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;
    상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 n 스테이지의 제 3 노드에 방전용 전압원을 공급하는 제 3 스위칭소자;
    상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 4 스위칭소자;
    상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 3 노드에 방전용 전압원을 공급하는 제 5 스위칭소자;
    제 2 충전용 전압원에 응답하여, 상기 제 2 충전용 전압원을 출력하는 제 6 스위칭소자;
    상기 제 6 스위칭소자로부터의 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 2 노드에 상기 제 2 충전용 전압원을 공급하는 제 7 스위칭소자;
    상기 제 2 노드에 공급된 제 2 충전용 전압원에 응답하여, 상기 제 n 스테이지의 제 1 노드를 방전용 전압원으로 방전시키는 제 8 스위칭소자;
    상기 제 1 노드에 충전된 제 1 충전용 전압원에 응답하여, 상기 제 7 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 9 스위칭소자;
    상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 7 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 10 스위칭소자;
    제 3 충전용 전압원에 응답하여, 상기 제 3 충전용 전압원을 출력하는 제 11 스위칭소자;
    상기 제 11 스위칭소자로부터의 제 3 충전용 전압원에 응답하여, 제 3 노드에 상기 제 3 충전용 전압원을 공급하는 제 12 스위칭소자;
    상기 제 3 노드에 공급된 제 3 충전용 전압원에 응답하여, 제 1 노드에 방전용 전압원을 공급하는 제 13 스위칭소자;
    상기 제 1 노드에 공급된 제 1 충전용 전압원에 응답하여, 상기 제 12 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 14 스위칭소자;
    상기 스타트 펄스 또는 제 p 스테이지로부터의 스캔펄스에 응답하여, 상기 제 12 스위칭소자의 게이트단자에 방전용 전압원을 공급하는 제 15 스위칭소자;
    상기 제 2 충전용 전압원에 응답하여, 상기 제 3 노드에 방전용 전압원을 공급하는 제 16 스위칭소자;
    상기 제 3 충전용 전압원에 응답하여, 상기 제 2 노드에 방전용 전압원을 공급하는 제 17 스위칭소자; 및,
    제 k 스테이지(k는 n보다 큰 자연수)로부터의 스캔펄스에 응답하여, 상기 제 1 노드에 방전용 전압원을 공급하는 제 18 스위칭소자를 포함하여 구성됨을 특징으로 하는 쉬프트 레지스터.
KR1020060118368A 2006-11-28 2006-11-28 쉬프트 레지스터 KR101296632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118368A KR101296632B1 (ko) 2006-11-28 2006-11-28 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118368A KR101296632B1 (ko) 2006-11-28 2006-11-28 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20080048237A KR20080048237A (ko) 2008-06-02
KR101296632B1 true KR101296632B1 (ko) 2013-08-14

Family

ID=39804490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118368A KR101296632B1 (ko) 2006-11-28 2006-11-28 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101296632B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR101630324B1 (ko) * 2009-09-24 2016-06-15 엘지디스플레이 주식회사 쉬프트 레지스터
KR101658144B1 (ko) * 2009-12-18 2016-09-21 엘지디스플레이 주식회사 내장회로를 구비한 액정표시장치
KR101363194B1 (ko) * 2012-04-13 2014-02-13 엘지디스플레이 주식회사 표시장치
TWI463460B (zh) * 2013-05-10 2014-12-01 Au Optronics Corp 電壓拉升電路、移位暫存器和閘極驅動模組
KR102135928B1 (ko) * 2013-12-31 2020-07-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치
CN107705762B (zh) 2017-09-27 2020-03-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055913A (ko) * 2003-12-09 2005-06-14 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050055913A (ko) * 2003-12-09 2005-06-14 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로

Also Published As

Publication number Publication date
KR20080048237A (ko) 2008-06-02

Similar Documents

Publication Publication Date Title
KR101296645B1 (ko) 쉬프트 레지스터
KR101385478B1 (ko) 게이트 드라이버
KR102028992B1 (ko) 쉬프트 레지스터
KR101568249B1 (ko) 쉬프트 레지스터
KR102066083B1 (ko) 쉬프트 레지스터
KR101568258B1 (ko) 쉬프트 레지스터
KR101296632B1 (ko) 쉬프트 레지스터
KR20090050358A (ko) 쉬프트 레지스터
KR101830607B1 (ko) 쉬프트 레지스터
KR101980753B1 (ko) 쉬프트 레지스터
KR101351377B1 (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR102113612B1 (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101232171B1 (ko) 쉬프트 레지스터
KR101243806B1 (ko) 쉬프트 레지스터
KR102460921B1 (ko) 시프트레지스터 및 이를 포함하는 표시장치
KR20090061527A (ko) 쉬프트 레지스터
KR101394929B1 (ko) 쉬프트 레지스터
KR101351375B1 (ko) 쉬프트 레지스터
KR101319308B1 (ko) 쉬프트 레지스터
KR101287214B1 (ko) 쉬프트 레지스터
KR20110030230A (ko) 액정표시장치 구동방법
KR101630324B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7