KR101385478B1 - 게이트 드라이버 - Google Patents

게이트 드라이버 Download PDF

Info

Publication number
KR101385478B1
KR101385478B1 KR1020080130084A KR20080130084A KR101385478B1 KR 101385478 B1 KR101385478 B1 KR 101385478B1 KR 1020080130084 A KR1020080130084 A KR 1020080130084A KR 20080130084 A KR20080130084 A KR 20080130084A KR 101385478 B1 KR101385478 B1 KR 101385478B1
Authority
KR
South Korea
Prior art keywords
turned
stage
switching element
connects
node
Prior art date
Application number
KR1020080130084A
Other languages
English (en)
Other versions
KR20100071387A (ko
Inventor
채지은
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080130084A priority Critical patent/KR101385478B1/ko
Priority to US12/654,264 priority patent/US8368634B2/en
Publication of KR20100071387A publication Critical patent/KR20100071387A/ko
Application granted granted Critical
Publication of KR101385478B1 publication Critical patent/KR101385478B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 화면을 부분적으로 구동할 수 있는 게이트 드라이버에 관한 것으로, n개(n은 2보다 큰 자연수)의 스캔펄스들을 차례로 출력하는 제 1 쉬프트 레지스터; 외부로부터의 출력제어신호에 따라 상기 제 1 쉬프트 레지스터로부터의 n개의 스캔펄스들 중 p개(p는 n보다 작거나 같은 자연수)의 스캔펄스들을 선택하여 액정패널의 p개의 게이트 라인들에 공급하는 제 2 쉬프트 레지스터를 포함하는 것을 그 특징으로 한다.
액정표시장치, 게이트 드라이버, 제 1 쉬프트 레지스터, 제 2 쉬프트 레지스터, 부분

Description

게이트 드라이버{GATE DRIVER}
본 발명은 게이트 드라이버에 관한 것으로, 특히 화면을 부분적으로 구동할 수 있는 게이트 드라이버에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 화소들을 1라인분씩 순차적으로 구동한다.
액정표시장치를 구동함에 있어 게이트 라인을 모두 구동하는 경우가 일반적이나, 필요에 따라 화면의 일부만을 표시할 경우가 있으나 이와 같은 경우 종래의 게이트 드라이버로는 그러한 구동이 불가능한 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 제 1 쉬프트 레지스터로부터 출력된 전체 스캔펄스들 중 필요한 스캔펄스들만을 선택적으로 출력할 수 있는 제 2 쉬프트 레지스터를 구비한 게이트 드라이버를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 게이트 드라이버는, n개(n은 2보다 큰 자연수)의 스캔펄스들을 차례로 출력하는 제 1 쉬프트 레지스터; 외부로부터의 출력제어신호에 따라 상기 제 1 쉬프트 레지스터로부터의 n개의 스캔 펄스들 중 p개(p는 n보다 작거나 같은 자연수)의 스캔펄스들을 선택하여 액정패널의 p개의 게이트 라인들에 공급하는 제 2 쉬프트 레지스터를 포함함을 특징으로 한다.
상기 제 1 쉬프트 레지스터는 순차적으로 위상차를 갖는 적어도 2종의 A클럭펄스들 중 어느 하나에 근거하여 순차적으로 n개의 스캔펄스를 출력하는 n개의 A스테이지들과, 상기 A클럭펄스들 중 어느 하나에 근거하여 상단 더미 스캔펄스를 출력하는 상단 더미 스테이지와, 상기 A클럭펄스들 중 어느 하나에 근거하여 하단 더미 스캔펄스를 출력하는 하단 더미 스테이지를 포함하며; 상기 제 2 쉬프트 레지스터는 순차적으로 위상차를 갖는 적어도 2종의 B클럭펄스들 중 어느 하나, 상기 A스테이지들로부터의 n개의 스캔펄스, 상기 상단 더미 스테이지로부터의 상단 더미 스캔펄스 및 상기 하단 더미 스테이지로부터의 하단 더미 스캔펄스를 공급받는 n개의 B스테이지들을 포함하며; 상기 n개의 B스테이지들 중 k번째(k는 자연수) B스테이지는 상기 출력제어신호에 따라 상기 n개의 A스테이지들 중 k번째 A스테이지로부터의 스캔펄스를 상기 B클럭펄스들 중 어느 하나로서 출력하는 것을 특징으로 한다.
각 A스테이지는 자신의 해당 출력 기간동안 스캔펄스를 출력하며; 그리고, 상기 n개의 A스테이지들 중 자신의 출력 기간이 상기 출력제어신호가 하이상태로 유지되는 인에이블기간내에 위치하는 A스테이지들로부터의 스캔펄스들만이 각 해당 B스테이지를 통해 액정패널의 각 해당 게이트 라인에 공급되는 것을 특징으로 한다.
상기 출력제어신호의 인에이블기간의 하이에지(high edge) 지점은 이 기간 내에서 가장 먼저 출력되는 스캔펄스의 하이기간의 하이에지 지점보다 시간상 앞서는 것을 특징으로 한다.
상기 출력제어신호의 인에이블시간의 하이에지 지점과 상기 인에이블기간내에서 가장 먼저 출력되는 스캔펄스의 하이기간의 하이에지 지점간의 시간차는 한 수평기간(1 Horizontal time)에 해당하는 것을 특징으로 한다.
상기 A클럭펄스들은 상기 출력제어신호의 인에이블기간을 포함한 전 기간동안 상기 A스테이지들, 상단 더미 스테이지 및 하단 더미 스테이지에 공급되며; 그리고, 상기 B클럭펄스들은 상기 출력제어신호의 인에이블기간에만 상기 B스테이지들에 공급되는 것을 특징으로 한다.
상기 A클럭펄스들은 상기 출력제어신호의 인에이블기간을 포함한 전 기간동안 상기 A스테이지들, 상단 더미 스테이지 및 하단 더미 스테이지에 공급되며; 그리고, 상기 B클럭펄스들은 상기 출력제어신호의 인에이블기간을 포함한 전 기간동안 상기 B스테이지들에 공급되는 것을 특징으로 한다.
상기 A클럭펄스들과 B클럭펄스들이 동일 신호인 것을 특징으로 한다.
상기 상단 더미 스테이지는 외부로부터의 스타트 펄스에 따라 제 1 쉬프트 레지스터의 1번째 A스테이지 및 제 2 쉬프트 레지스터의 1번째 B스테이지를 세트 또는 리세트시키며; 상기 하단 더미 스테이지는 상기 스타트 펄스에 따라 제 1 쉬프트 레지스터의 n번째 A스테이지 및 제 2 쉬프트 레지스터의 n번째 B스테이지를 리세트 또는 세트시키며; 그리고, 상기 상단 더미 스테이지가 상기 세트 동작을 수행할 때 상기 하단 더미 스테이지는 상기 리세트 동작을 수행하고, 상기 상단 더미 스테이지가 상기 리세트 동작을 수행할 때 상기 하단 더미 스테이지는 세트 동작을 수행함을 특징으로 한다.
상기 A스테이지들 중 k+1번째 A스테이지는, k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 충전용전압을 전송하는 충전용전원라인간을 접속시키는 제 1 스위칭소자; 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류전원라인과 제 1 리세트 노드를 접속시키는 제 2 스위칭소자; 상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 방전용전압을 전송하는 방전용전원라인간을 접속시키는 제 3 스위칭소자; 상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 4 스위칭소자; 상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 5 스위칭소자; 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 6 스위칭소자; 상기 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류전원라인과 제 2 리세트 노드간을 접속시키는 제 7 스위칭소자; 상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 8 스위칭소자; 상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 9 스위칭소자; 상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 10 스위칭소자; 상기 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 11 스위칭소자; k+2번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 12 스위칭소자; 상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 k+1번째 A스테이지의 출력단자간을 접속시키는 풀업 스위칭소자; 상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 A스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 1 풀다운 스위칭소자; 및, 상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 A스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 2 풀다운 스위칭소자를 포함함을 특징으로 한다.
상기 B스테이지들 중 k+1번째 B스테이지는,k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 상기 출력제어신호를 전송하는 제어신호라인간을 접속시키는 제 1 스위칭소자; 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류전원라인과 제 1 리세트 노드를 접속시키는 제 2 스위칭소자; 상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 방전용전압을 전송하는 방전용전원라인간을 접속시키는 제 3 스위칭소자; 상기 세트 노드의 전압상태 에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 4 스위칭소자; 상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 5 스위칭소자; 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 6 스위칭소자; 상기 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류전원라인과 제 2 리세트 노드간을 접속시키는 제 7 스위칭소자; 상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 8 스위칭소자; 상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 9 스위칭소자; 상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 10 스위칭소자; 상기 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 11 스위칭소자; k+2번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 12 스위칭소자; 상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 k+1번째 A스테이지의 출력단자간을 접속시키는 풀업 스위칭소자; 상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되 며, 턴-온시 상기 k+1번째 A스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 1 풀다운 스위칭소자; 및, 상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 A스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 2 풀다운 스위칭소자를 포함함을 특징으로 한다.
본 발명에 따른 게이트 드라이버는 다음과 같은 효과를 갖는다.
본 발명에 따른 게이트 드라이버는 제 1 쉬프트 레지스터로부터 출력된 전체 스캔펄스들 중 필요한 스캔펄스들만을 선택적으로 출력할 수 있는 제 2 쉬프트 레지스터를 포함한다. 따라서, 필요한 게이트 라인들을 선택적으로 구동함으로써 액정패널의 전체 화면 중 필요한 일부분에만 선택적으로 화상을 표시하는 것이 가능하다.
도 1은 본 발명의 실시예에 따른 게이트 드라이버를 나타낸 도면이다.
본 발명의 실시예에 따른 게이트 드라이버는, 도 1에 도시된 바와 같이, n개(n은 2보다 큰 자연수)의 스캔펄스들(Vout1 내지 Voutn)을 차례로 출력하는 제 1 쉬프트 레지스터(SR1)와, 외부로부터의 출력제어신호(VEN)에 따라 상기 제 1 쉬프트 레지스터(SR1)로부터의 n개의 스캔펄스들(Vout1 내지 Voutn) 중 p개(p는 n보다 작거나 같은 자연수)의 스캔펄스들을 선택하여 액정패널의 p개의 게이트 라인들에 공급하는 제 2 쉬프트 레지스터(SR2)를 포함한다.
즉, 제 1 쉬프트 레지스터(SR1)는 더미 스캔펄스들(Vout0, Voutn+1)을 포함 한 n+2개의 스캔펄스들(Vout0 내지 Voutn+1)을 차례로 출력하며, 제 2 쉬프트 레지스터(SR2)는 더미 스캔펄스들(Vout0, Voutn+1)을 제외한 n개의 스캔펄스들(Vout1 내지 Voutn) 모두 또는 이들 중 몇 개를 선택하여 출력한다. 이때, 이 제 2 쉬프트 레지스터(SR2)로부터 선택되는 스캔펄스들의 수는 출력제어신호(VEN)의 인에이블기간(ED)의 크기에 따라 변화된다. 즉, 출력제어신호(VEN)의 인에이블기간(ED)에 해당하는 펄스폭의 시간적 위치 및 이 펄스폭의 크기를 조절함으로써 제 1 쉬프트 레지스터(SR1)로부터 출력된 n개의 스캔펄스들(Vout1 내지 Voutn) 중 원하는 스캔펄스들을 선택적으로 게이트 라인들에 공급할 수 있다.
이를 위해 상술된 게이트 드라이버는 다음과 같은 구조를 갖는다.
도 2는 도 1의 게이트 드라이버의 상세 구조를 나타낸 도면이고, 도 3 및 도 4는 도 2의 게이트 드라이버에 공급되는 각종 신호 및 게이트 드라이버로부터 출력되는 스캔펄스의 출력 타이밍을 나타낸 도면이다.
제 1 쉬프트 레지스터(SR1)는, 도 2에 도시된 바와 같이, 순차적으로 위상차를 갖는 적어도 2종의 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나에 근거하여 순차적으로 n개의 스캔펄스(Vout1 내지 Voutn)를 출력하는 n개의 A스테이지들(AST1 내지 ASTn)과, 상기 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나에 근거하여 상단 더미 스캔펄스(Vout0)를 출력하는 상단 더미 스테이지(AST0)와, 상기 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나에 근거하여 하단 더미 스캔펄스(Voutn+1)를 출력하는 하단 더미 스테이지(ASTn+1)를 포함한다.
제 1 쉬프트 레지스터(SR1)에 구비된 전체 스테이지(AST0 내지 ASTn+1)는 충 전용 전압(VDD), 방전용 전압(VSS), 제 1 교류 전압(VDD1), 제 2 교류 전압(VDD2), 그리고 서로 순차적인 위상차를 갖고 순환하는 제 1 및 제 2 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나를 공급 받는다. 한편, 전체 스테이지들(AST0 내지 ASTn+1) 중 상단 더미 스테이지(AST0) 및 하단 더미 스테이지(ASTn+1)는 스타트 펄스(Vst)를 더 공급받는다.
상기 충전용 전압(VDD)은 충전용전원라인으로부터 제공되며, 상기 방전용 전압(VSS)은 방전용전원라인으로부터 제공되며, 상기 제 1 A클럭펄스(ACLK1)는 제 1 클럭전송라인으로부터 제공되며, 상기 제 2 A클럭펄스(ACLK2)는 제 2 클럭전송라인으로부터 제공된다. 그리고 상기 스타트 펄스(Vst)는 스타트전송라인으로부터 제공된다.
상기 충전용 전압(VDD) 및 방전용 전압(VSS)은 모두 직류 전압으로서, 상기 충전용 전압(VDD)은 상기 방전용 전압(VSS)보다 상대적으로 높은 전위를 갖는다. 예를 들어, 상기 충전용 전압(VDD)은 정극성을 나타내고, 상기 방전용 전압(VSS)은 부극성을 나타낼 수 있다. 한편, 상기 방전용 전압(VSS)은 접지전압이 될 수 있다. 상기 방전용 전압(VSS)은 상기 각 클럭펄스의 로우상태의 전압값과 동일하다.
상기 각 A클럭펄스는 스캔펄스를 생성하는데 사용되는 신호들로서, 각 스테이지들(AST0 내지 ASTn+1)은 이들 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나를 이용하여 스캔펄스를 생성한다. 예를 들어, A스테이지들 중 2i+1번째 A스테이지는 제 1 A클럭펄스(ACLK1)를 사용하여 스캔펄스를 출력하고, A스테이지들 중 2i+2번째 A스테이지는 제 2 A클럭펄스(ACLK2)를 사용하여 스캔펄스를 출력한다. i는 0을 포함한 자연수이다.
본 발명에서는 서로 다른 위상차를 갖는 2종의 클럭펄스를 사용하는 예를 나타내었지만, 상기 클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다.
상기 제 1 및 제 2 A클럭펄스(ACLK1, ACLK2)는 서로 위상차를 갖고 출력된다. 상기 제 2 A클럭펄스(ACLK2)는 상기 제 1 A클럭펄스(ACLK1)보다 한 펄스폭만큼 위상지연되어 출력된다. 즉, 제 1 A클럭펄스(ACLK1)와 제 2 A클럭펄스(ACLK2)는 180도 위상반전된 형태를 갖는다.
상기 A클럭펄스들(ACLK1, ACLK2)은 한 프레임 기간동안 여러 번 출력되지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한번 출력된다. 다시 말하면, A클럭펄스들(ACLK1, ACLK2)은 한 프레임 기간동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한 번의 액티브상태를 나타낸다.
제 1 및 제 2 교류 전압(VDD2)은 모두 교류 전압으로서, 상기 제 1 교류 전압(VDD1)은 제 2 교류 전압(VDD2)에 대하여 180도 위상 반전된 형태를 갖는다. 상기 제 1 및 제 2 교류 전압(VDD2)의 하이 상태에서의 전압값은 상기 충전용 전압(VDD)의 전압값과 동일 할 수도 있으며, 상기 제 1 및 제 2 교류 전압(VDD2)의 로우 상태에서의 전압값은 상기 방전용 전압(VSS)의 전압값과 동일 할 수도 있다. 제 1 및 제 2 교류 전압(VDD2)은 m프레임 기간을 주기로 하여 그들의 상태가 반전된다. 여기서, m은 자연수이다. 상기 제 1 교류 전압(VDD1)은 제 1 교류전원라인으로부터 제공되며, 상기 제 2 교류 전압(VDD2)은 제 2 교류전원라인으로부터 제공된 다.
k번째 A스테이지(ASTk)는 k-1번째 A스테이지로부터의 스캔펄스에 응답하여 세트되며, k+1번째 스테이지로부터의 스캔펄스에 응답하여 리세트된다. 세트 상태의 스테이지는 클럭전송라인으로부터 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 반면, 리세트 상태의 스테이지는 클럭펄스가 공급되더라도 이를 출력하지 못한다.
상기 제 2 쉬프트 레지스터(SR2)는, 도 2에 도시된 바와 같이, 순차적으로 위상차를 갖는 적어도 2종의 B클럭펄스들(BCLK1, BCLK2) 중 어느 하나, 상기 A스테이지들로부터의 n개의 스캔펄스, 상기 상단 더미 스테이지(AST0)로부터의 상단 더미 스캔펄스(Vout0) 및 상기 하단 더미 스테이지(ASTn+1)로부터의 하단 더미 스캔펄스(Voutn+1)를 공급받는 n개의 B스테이지들을 포함한다. 여기서, n개의 B스테이지들 중 k번째(k는 자연수) B스테이지는 상기 출력제어신호(VEN)에 따라 상기 n개의 A스테이지들 중 k번째 A스테이지(ASTk)로부터의 스캔펄스를 상기 B클럭펄스들(BCLK1, BCLK2) 중 어느 하나로서 출력한다.
이러한 B스테이지들 각각 역시 상술된 충전용 전압(VDD), 방전용 전압(VSS), 제 1 교류 전압(VDD1), 제 2 교류 전압(VDD2)을 공급받으며, 이들 B스테이지들 중 첫 번째 B스테이지(BST1) 및 n번째 스테이지는 스타트 펄스(Vst)를 더 공급받는다. 한편, B스테이지들 각각은 서로 순차적인 위상차를 갖는 제 1 및 제 2 B클럭펄스(BCLK2)들(BCLK1, BCLK2) 중 어느 하나를 공급받는다.
상기 각 B클럭펄스는 스캔펄스를 생성하는데 사용되는 신호들로서, 각 B스테 이지들(BST1 내지 BSTn)은 이들 B클럭펄스들(BCLK1, BCLK2) 중 어느 하나를 이용하여 스캔펄스를 생성한다. 예를 들어, B스테이지들 중 2i+1번째 B스테이지는 제 1 B클럭펄스(BCLK1)를 사용하여 스캔펄스를 출력하고, B스테이지들 중 2i+2번째 B스테이지는 제 2 B클럭펄스(BCLK2)를 사용하여 스캔펄스를 출력한다. i는 0을 포함한 자연수이다.
본 발명에서는 서로 다른 위상차를 갖는 2종의 B클럭펄스를 사용하는 예를 나타내었지만, 상기 B클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다.
제 2 B클럭펄스(BCLK2)는 상기 제 1 B클럭펄스(BCLK1)보다 한 펄스폭만큼 위상지연되어 출력된다. 즉, 제 1 B클럭펄스(BCLK1)와 제 2 B클럭펄스(BCLK2)는 180도 위상반전된 형태를 갖는다.
도 3에 도시된 바와 같이, 제 1 B클럭펄스(BCLK1)는 제 1 A클럭펄스(ACLK1)와 동일한 신호일 수 있으며, 제 2 B클럭펄스(BCLK2)는 제 2 A클럭펄스(ACLK2)와 동일한 신호일 수 있다. 즉, A클럭펄스들(ACLK1, ACLK2) 및 B클럭펄스들(BCLK1, BCLK2) 중 어느 한 세트의 클럭펄스들만을 사용하여 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)에 모두 공급할 수 있다. 예를 들어, 제 1 및 제 2 B클럭펄스들(BCLK1, BCLK2) 없이 제 1 및 제 2 A클럭펄스들(ACLK1, ACLK2)만을 사용하여 제 1 및 제 2 쉬프트 레지스터(SR1, SR2)를 구동할 수 있다.
각 A스테이지는 자신의 해당 출력 기간동안 스캔펄스를 출력하는데, 상기 n개의 A스테이지들 중 자신의 출력 기간이 상기 출력제어신호(VEN)가 하이상태로 유지되는 인에이블기간(ED)내에 위치하는 A스테이지들로부터의 스캔펄스들만이 각 해 당 B스테이지를 통해 액정패널의 각 해당 게이트 라인에 공급된다. 상기 출력제어신호(VEN)의 인에이블기간(ED)의 하이에지(high edge) 지점(E1)은 이 기간 내에서 가장 먼저 출력되는 스캔펄스의 하이기간의 하이에지 지점(E2)보다 시간상 앞선다. 이 출력제어신호(VEN)의 인에이블시간의 하이에지 지점(E1)과 상기 인에이블기간(ED)내에서 가장 먼저 출력되는 스캔펄스의 하이기간의 하이에지 지점(E2)간의 시간차는 한 수평기간(1 Horizontal time)에 해당한다.
도 3에 도시된 바와 같이, A스테이지들로부터 출력되는 전체 스캔펄스들 중 제 3 내지 제 5 스캔펄스(Vout3 내지 Vout5)들만을 선택하기 위해서는, 세 번째 A스테이지(AST3)의 스캔펄스 출력 기간, 네 번째 A스테이지(AST4)의 스캔펄스 출력 기간, 및 다섯 번째 A스테이지의 스캔펄스 출력 기간을 포함하는 기간동안 하이상태를 유지하는 출력제어신호(VEN)를 B스테이지들에 제공하면 된다. 이때, 상기 출력제어신호(VEN)는 이 출력제어신호(VEN)의 하이상태를 나타내는 인에이블기간(ED)내에서 가장 먼저 출력되는 제 3 스캔펄스(Vout3)보다 1클럭펄스폭만큼 앞서 하이상태를 유지한다. 이는, 상기 제 3 스캔펄스(Vout3)를 출력하는 세 번째 B스테이지(BST3)를 세트 상태로 만들기 위해서이다.
도 3에 도시된 바와 같이, 상기 A클럭펄스들(ACLK1, ACLK2)은 상기 출력제어신호(VEN)의 인에이블기간(ED)을 포함한 전 기간동안 상기 A스테이지들, 상단 더미 스테이지(AST0) 및 하단 더미 스테이지(ASTn+1)에 공급되며, 그리고 상기 B클럭펄스들(BCLK1, BCLK2)은 상기 출력제어신호(VEN)의 인에이블기간(ED)을 포함한 전 기간동안 상기 B스테이지들에 공급된다.
다른 실시예로서, 도 4에 도시된 바와 같이, A클럭펄스들(ACLK1, ACLK2)은 상기 출력제어신호(VEN)의 인에이블기간(ED)을 포함한 전 기간동안 상기 A스테이지들, 상단 더미 스테이지(AST0) 및 하단 더미 스테이지(ASTn+1)에 공급되며, 그리고 상기 B클럭펄스들(BCLK1, BCLK2)은 상기 출력제어신호(VEN)의 인에이블기간(ED)에만 상기 B스테이지들에 공급될 수 있다. 이와 같은 경우 출력이 없는 구간에서 제 1 및 제 2 B클럭펄스(BCLK2)의 출력이 없으므로 소비전력을 감소시킬 수 있는 이점이 있다.
한편, 상단 더미 스테이지(AST0)는 외부로부터의 스타트 펄스(Vst)에 따라 제 1 쉬프트 레지스터(SR1)의 첫 번째 A스테이지(AST1) 및 제 2 쉬프트 레지스터(SR2)의 첫 번째 B스테이지(BST1)를 세트 또는 리세트시키며, 그리고 하단 더미 스테이지(ASTn+1)는 상기 스타트 펄스(Vst)에 따라 제 1 쉬프트 레지스터(SR1)의 n번째 A스테이지(ASTn) 및 제 2 쉬프트 레지스터(SR2)의 n번째 B스테이지(BSTn)를 리세트 또는 세트시킨다. 이때, 상단 더미 스테이지(AST0)가 상기 세트 동작을 수행할 때 상기 하단 더미 스테이지(ASTn+1)는 상기 리세트 동작을 수행하고, 상기 상단 더미 스테이지(AST0)가 상기 리세트 동작을 수행할 때 상기 하단 더미 스테이지(ASTn+1)는 세트 동작을 수행한다.
제 1 쉬프트 레지스터(SR1)에 구비된 n개의 A스테이지 각각의 구성은 모두 동일한 바, 임의의 k번째 A스테이지(ASTk)의 구성에 대하여 구체적으로 설명하면 다음과 같다.
도 5는 도 2의 k번째 A스테이지(ASTk)에 구비된 회로구성을 나타낸 도면이 다.
k번째 A스테이지(ASTk)는, 도 5에 도시된 바와 같이, 제 1 내지 제 12 스위칭소자(Tr12)들, 풀업 스위칭소자(Tru), 제 1 풀다운 스위칭소자(Trd1) 및 제 2 풀다운 스위칭소자(Trd2)들을 구비한다.
제 1 스위칭소자(Tr1)는 k-1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 충전용전압을 전송하는 충전용전원라인간을 접속시킨다.
제 2 스위칭소자(Tr2)는 제 1 교류전원라인으로부터의 제 1 교류 전압(VDD1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류전원라인과 제 1 리세트 노드(QB1)를 접속시킨다.
제 3 스위칭소자(Tr3)는 상기 제 1 리세트 노드(QB1)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 방전용전압을 전송하는 방전용전원라인간을 접속시킨다.
제 4 스위칭소자(Tr4)는 상기 세트 노드(Q)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 k-1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 6 스위칭소자(Tr6)는 제 2 교류전원라인으로부터의 제 2 교류 전압(VDD2) 에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 7 스위칭소자(Tr7)는 상기 제 2 교류전원라인으로부터의 제 2 교류 전압(VDD2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류전원라인과 제 2 리세트 노드(QB2)간을 접속시킨다.
제 8 스위칭소자(Tr8)는 상기 제 2 리세트 노드(QB2)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 방전용전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 상기 세트 노드(Q)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 상기 k-1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 상기 제 1 교류전원라인으로부터의 제 1 교류 전압(VDD1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 k+1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 방전용전원라인간을 접속시킨다.
풀업 스위칭소자(Tru)는 상기 세트 노드(Q)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나를 전송하는 클럭전송라인과 k번째 A스테이지(ASTk)의 출력단자(OT)간을 접속시킨다.
제 1 풀다운 스위칭소자(Trd1)는 상기 제 1 리세트 노드(QB1)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 A스테이지(ASTk)의 출력단자(OT)와 방전용전원라인간을 접속시킨다.
제 2 풀다운 스위칭소자(Trd2)는 상기 제 2 리세트 노드(QB2)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 A스테이지(ASTk)의 출력단자(OT)와 방전용전원라인간을 접속시킨다.
한편, 상단 더미 스테이지(AST0)도 상술된 k번째 스테이지와 동일한 회로구성을 가지나, 이 상단 더미 스테이지(AST0)의 전단에는 스테이지가 존재하지 않으므로 이 상단 더미 스테이지(AST0)에 구비된 제 1 스위칭소자(Tr1), 제 5 스위칭소자(Tr5) 및 제 10 스위칭소자(Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 턴-온 또는 턴-오프된다.
또한, 하단 더미 스테이지(ASTn+1)도 상술된 k번째 스테이지와 동일한 회로구성을 가지나, 이 하단 더미 스테이지(ASTn+1)의 후단에는 스테이지가 존재하지 않으므로 이 하단 더미 스테이지(ASTn+1)에 구비된 제 12 스위칭소자(Tr12)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 턴-온 또는 턴-오프된다.
이와 같은 회로구성을 갖는 k번째 A스테이지(ASTk)의 동작을, 도 3 및 도 5를 참조하여 상세히 설명하면 다음과 같다.
제 1 기간에 k-1번째 A스테이지로부터의 스캔펄스가 k번째 A스테이지(ASTk)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극, 제 5 스위칭소자(Tr5)의 게이트전극 및 제 10 스위칭소자(Tr10)의 게이트전극에 각각 공급된다. 그러면, 상술된 제 1, 제 5 및 제 10 스위칭소자(Tr10)가 턴-온된다. 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 충전용 전압(VDD)이 상기 k번째 A스테이지(ASTk)의 세트 노드(Q)에 공급되어 상기 세트 노드(Q)가 충전된다. 그러면 이 충전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Tru), 제 4 스위칭소자(Tr4) 및 제 9 스위칭소자(Tr9)가 모두 턴-온된다. 그러면, 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압(VSS)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)가 방전된다. 한편, 이 제 1 리세트 노드(QB1)는 상기 턴-온된 제 5 스위칭소자(Tr5)를 통해 출력되는 방전용 전압(VSS)도 공급받는다. 이에 따라, 이 방전된 제 1 리세트 노드(QB1)에 게이트전극을 통해 접속된 제 3 스위칭소자(Tr3) 및 제 1 풀다운 스위칭소자(Trd1)가 턴-오프된다. 또한, 상기 턴-온된 제 9 스위칭소자(Tr9)를 통해 방전용 전압(VSS)이 제 2 리세트 노드(QB2)에 공급되어 상기 제 2 리세트 노드(QB2)가 방전된다. 한편, 이 제 2 리세트 노드(QB2)는 홀수 번째 프레임 기간동안 항상 하이상태를 갖는 제 1 교류 전압(VDD1)에 의해 이 홀수 번째 프레임 기간동안 턴-온상태를 유지하는 제 11 스위칭소자(Tr11)를 통해 출력되는 방전용 전압(VSS)도 공급받는다. 이에 따라, 이 방전된 제 2 리세트 노드(QB2)에 게이트전극을 통해 접속된 제 8 스위칭소자(Tr8) 및 제 2 풀다운 스위칭소자(Trd2)는 턴-오프된다.
한편, 상기 제 11 스위칭소자(Tr11)와 마찬가지로 제 1 교류 전압(VDD1)을 공급받는 제 2 스위칭소자(Tr2)도 홀수 번째 프레임 기간동안 턴-온상태를 유지하는 바, 이 턴-온된 제 11 스위칭소자(Tr11)를 통해 하이상태의 제 1 교류 전압(VDD1)이 상기 방전된 제 1 리세트 노드(QB1)에 공급된다. 이에 따라, 제 1 기간동안 상기 제 1 리세트 노드(QB1)에는 하이상태의 제 1 교류 전압(VDD1)과 로우상태의 방전용 전압(VSS)이 함께 공급되게 되는데, 제 4 및 제 5 스위칭소자(Tr5)의 면적이 제 2 스위칭소자(Tr2)의 면적보다 더 크게 설정되므로, 상기 제 1 리세트 노드(QB1)는 방전상태로 유지된다. 한편, 제 2 교류 전압(VDD2)은 제 1 교류 전압(VDD1)에 대하여 위상반전된 형태를 유지하므로, 이 제 2 교류 전압(VDD2)을 게이트전극을 통해 공급받는 제 7 스위칭소자(Tr7)는 상기 홀수 번째 프레임 기간동안 턴-오프 상태를 유지한다. 또한, 이 제 1 기간에는 k+1번째 A스테이지로부터 방전용 전압(VSS)이 공급되므로, 이를 게이트전극을 통해 공급받는 제 6 스위칭소자(Tr6)는 턴-오프 상태이다.
이와 같이 제 1 기간동안 상기 k번째 A스테이지(ASTk)는 세트 노드(Q)가 충전되고, 제 1 및 제 2 리세트 노드(QB2)가 방전된다. 즉, 제 1 기간에 상기 k번째 A스테이지(ASTk)는 세트된다.
이어서, 제 2 기간의 동작을 설명하면 다음과 같다.
이 제 2 기간에는 k-1번째 A스테이지로부터 방전용 전압(VSS)이 출력되기 때문에 이를 게이트전극을 통해 공급받는 k번째 A스테이지(ASTk)의 제 1 스위칭소자(Tr1), 제 5 스위칭소자(Tr5) 및 제 10 스위칭소자(Tr10)는 턴-오프된다. 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라 k번째 A스테이지(ASTk)의 세트 노드(Q)가 제 1 기간에 공급되었던 충전용 전압(VDD)을 유지한채로 플로팅상태로 유지된다.
또한, 이 제 2 기간에는 상기 턴-온된 풀업 스위칭소자(Tru)의 드레인전극에 A클럭펄스들(ACLK1, ACLK2) 중 어느 하나가 공급된다. 이 k번째 A스테이지(ASTk)가 n개의 A스테이지들 중 홀수번째 위치한 A스테이지라면 상기 풀업 스위칭소자(Tru)는 제 1 A클럭펄스(ACLK1)를 공급받으며, 만약 이 k번째 A스테이지(ASTk)가 짝수번째에 위치한 A스테이지라면 상기 풀업 스위칭소자(Tru)는 제 2 A클럭펄스(ACLK2)를 공급받는다.
이 풀업 스위칭소자(Tru)의 드레인전극과 게이트전극간에 형성된 기생 커패시터가 형성되어 있는데, 이 기생 커패시터에 의해 풀업 스위칭소자(Tru)의 드레인전극에 A클럭펄스가 인가되는 순간 이 풀업 스위칭소자(Tru)의 게이트전극에 접속된 플로팅 상태의 세트 노드(Q)의 전압이 부트스트랩핑(bootstrapping)된다. 이에 따라, 풀업 스위칭소자(Tru)가 거의 완전하게 턴-온된 상태를 유지하며, 이 턴-온된 풀업 스위칭소자(Tru)를 통해 A클럭펄스가 k번째 A스테이지(ASTk)의 스캔펄스로서 출력된다.
이 제 2 기간은 k번째 A스테이지(ASTk)의 출력 기간에 해당한다. 이 제 2 기간에 k번째 A스테이지(ASTk)로부터 출력된 스캔펄스는 k+1번째 A스테이지에 공급되어 상기 k+1번째 A스테이지를 세트시키고, 또한 k-1번째 A스테이지에 공급되어 상기 k-1번째 A스테이지를 리세트시킨다.
다음으로, 제 3 기간의 동작을 상세히 설명하면 다음과 같다.
제 3 기간에는 k+1번째 A스테이지의 출력 기간에 해당하는 기간으로서, 이 k+1번째 A스테이지로부터 출력된 스캔펄스는 k+2번째 A스테이지에 공급되어 상기 k+2번째 A스테이지를 세트시키고, 또한 k번째 A스테이지(ASTk)에 공급되어 상기 k번째 A스테이지(ASTk)를 리세트시킨다. 이 k번째 A스테이지(ASTk)의 리세트 과정을 상세히 설명하면 다음과 같다.
상기 k+1번째 A스테이지로부터 출력된 스캔펄스는 k번째 A스테이지(ASTk)에 구비된 제 12 스위칭소자(Tr12)의 게이트전극에 공급되어 상기 제 12 스위칭소자(Tr12)를 턴-온시킨다. 그러면, 이 턴-온된 제 12 스위칭소자(Tr12)를 통해 방전용 전압(VSS)이 k번째 A스테이지(ASTk)의 세트 노드(Q)에 공급되어 이 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Tru), 제 4 스위칭소자(Tr4) 및 제 9 스위칭소자(Tr9)가 모두 턴-오프된다. 한편, 이 제 3 기간에 k-1번째 A스테이지로부터는 방전용 전압(VSS)이 공급되므로, 이를 게이트전극을 통해 공급받는 k번째 A스테이지(ASTk)의 제 5 스위칭소자(Tr5)는 턴-오프상태이다. 이 k번째 A스테이지(ASTk)의 제 4 및 제 5 스위칭소자(Tr5)가 턴-오프상태로 변경되고, 그리고 제 2 스위칭소자(Tr2)는 그대로 턴-온상태를 유지함에 따라 이 k번째 A스테이지(ASTk)의 제 1 리세트 노드(QB1)는 상기 턴-온된 제 2 스위칭소자(Tr2)에 의개 공급되는 하이상태의 제 1 교류 전압(VDD1)에 의해 충전된다. 그러면, 이 충전된 제 1 리세트 노드(QB1)에 게이트전극을 통해 접속된 제 3 스위칭소자(Tr3) 및 제 1 풀다운 스위칭소자(Trd1)가 모두 턴-온된다. 상기 턴-온 된 제 3 스위칭소자(Tr3)를 통해 방전용 전압(VSS)이 상기 세트 노드(Q)에 공급됨에 따라 상기 세트 노드(Q)의 방전이 가속화된다. 한편, 상기 턴-온된 제 1 풀다운 스위칭소자(Trd1)를 통해 방전용 전압(VSS)이 k번째 A스테이지(ASTk)의 출력단자(OT)를 통해 출력된다.
또한, 이 제 3 기간에 k번째 A스테이지(ASTk)의 제 11 스위칭소자(Tr11)가 턴-온된 상태를 유지함에 따라 제 2 리세트 노드(QB2)는 방전상태를 그대로 유지한다. 따라서, 이 방전된 제 2 리세트 노드(QB2)에 게이트전극을 통해 접속된 제 2 풀다운 스위칭소자(Trd2) 및 제 8 스위칭소자(Tr8)는 턴-오프 상태를 유지한다.
이 제 3 기간은 k번째 A스테이지(ASTk)의 리세트 기간으로서, 이 리세트 기간에 상기 k번째 A스테이지(ASTk)는 제 1 리세트 노드(QB1)가 충전되고, 세트 노드(Q) 및 제 2 리세트 노드(QB2)가 방전된다. 한편, 짝수 번째 프레임 기간에는 제 1 교류 전압(VDD1)이 로우상태로 변경되고, 제 2 교류 전압(VDD2)이 하이상태로 변경됨에 따라 각 A스테이지의 리세트 동작시 제 1 리세트 노드(QB1) 대신에 제 2 리세트 노드(QB2)가 충전된다. 이에 따라, 제 1 풀다운 스위칭소자(Trd1) 대신에 제 2 풀다운 스위칭소자(Trd2)가 동작한다. 이와 같이 제 1 풀다운 스위칭소자(Trd1)와 제 2 풀다운 스위칭소자(Trd2)가 프레임 기간별로 교번하여 구동하기 때문에, 풀다운 스위칭소자들(Trd1, Trd2)의 열화를 방지할 수 있다.
이와 같이 하여 임의의 하나의 A스테이지에 대한 세트 동작, 출력 동작, 및 리세트 동작에 대하여 살펴본바, 설명되지 않은 나머지 A스테이지들도 상술된 바와 같은 동작을 수행한다. 단, 상단 더미 스테이지(AST0)는 전단 A스테이지로부터의 스캔펄스가 아닌 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 세트 동작이 이루어진다. 또한, 하단 더미 스테이지(ASTn+1)는 후단 A스테이지로부터의 스캔펄스가 아닌 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 리세트 동작이 이루어진다. 또한, 첫 번째 A스테이지(AST1)는 상기 상단 더미 스테이지(AST0)로부터의 상단 더미 스캔펄스(Vout0)에 의해서 세트 동작이 이루어지며, n번째 A스테이지(ASTn)는 상기 하단 더미 스테이지(ASTn+1)로부터의 하단 더미 스캔펄스(Voutn+1)에 의해서 리세트 동작이 이루어진다.
상술된 동작에 의해 제 1 쉬프트 레지스터(SR1)에 구비된 모든 스테이지들(AST0 내지 ASTn+1)은 순차적으로 스캔펄스를 출력한다. 이때, 상단 더미 스테이지(AST0)로부터 출력된 상단 더미 스캔펄스(Vout0) 및 하단 더미 스테이지(ASTn+1)로부터 출력된 하단 더미 스캔펄스(Voutn+1)는 게이트 라인에 공급되지 않는 캐리신호이다. 즉, 첫 번째 내지 n번째 A스테이지(AST1 내지 ASTn)로부터 출력된 제 1 내지 제 n 스캔펄스들(Vout1 내지 Voutn+1)만이 액정패널의 제 1 내지 제 n 게이트 라인들을 구동하기 위한 스캐닝 펄스로서 사용된다.
제 1 쉬프트 레지스터(SR1)로부터 출력된 상단 더미 스캔펄스(Vout0) 및 하단 더미 스캔펄스(Voutn+1)를 포함한 전체 스캔펄스는 제 2 쉬프트 레지스터(SR2)에 공급된다. 이 제 2 쉬프트 레지스터(SR2)의 동작을 설명하기에 앞서, 이 제 2 쉬프트 레지스터(SR2)에 구비된 B스테이지의 회로구성을 상세히 설명하면 다음과 같다.
도 6은 도 2의 k번째 B스테이지(BSTk)에 구비된 회로구성을 나타낸 도면이 다.
k번째 B스테이지(BSTk)는, 도 6에 도시된 바와 같이, 제 1 내지 제 12 스위칭소자(Tr12)들, 풀업 스위칭소자(Tru), 제 1 풀다운 스위칭소자(Trd1) 및 제 2 풀다운 스위칭소자(Trd2)들을 구비한다.
제 1 스위칭소자(Tr1)는 k-1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 출력제어신호(VEN)를 전송하는 제어라인간을 접속시킨다.
제 2 스위칭소자(Tr2)는 제 1 교류전원라인으로부터의 제 1 교류 전압(VDD1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류전원라인과 제 1 리세트 노드(QB1)를 접속시킨다.
제 3 스위칭소자(Tr3)는 상기 제 1 리세트 노드(QB1)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)와 방전용전압을 전송하는 방전용전원라인간을 접속시킨다.
제 4 스위칭소자(Tr4)는 상기 세트 노드(Q)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 k-1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 6 스위칭소자(Tr6)는 제 2 교류전원라인으로부터의 제 2 교류 전압(VDD2) 에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 7 스위칭소자(Tr7)는 상기 제 2 교류전원라인으로부터의 제 2 교류 전압(VDD2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류전원라인과 제 2 리세트 노드(QB2)간을 접속시킨다.
제 8 스위칭소자(Tr8)는 상기 제 2 리세트 노드(QB2)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 방전용전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 상기 세트 노드(Q)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 상기 k-1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 상기 제 1 교류전원라인으로부터의 제 1 교류 전압(VDD1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 k+1번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드(Q)와 방전용전원라인간을 접속시킨다.
풀업 스위칭소자(Tru)는 상기 세트 노드(Q)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 B클럭펄스들(BCLK1, BCLK2) 중 어느 하나를 전송하는 클럭전송라인과 k번째 B스테이지(BSTk)의 출력단자(OT)간을 접속시킨다.
제 1 풀다운 스위칭소자(Trd1)는 상기 제 1 리세트 노드(QB1)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 B스테이지(BSTk)의 출력단자(OT)와 방전용전원라인간을 접속시킨다.
제 2 풀다운 스위칭소자(Trd2)는 상기 제 2 리세트 노드(QB2)의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k번째 B스테이지(BSTk)의 출력단자(OT)와 방전용전원라인간을 접속시킨다.
한편, 첫 번째 B스테이지(BST1)의 전단에는 스테이지가 존재하지 않으므로, 이 첫 번째 B스테이지(BST1)에 구비된 제 1 스위칭소자(Tr1), 제 5 스위칭소자(Tr5) 및 제 10 스위칭소자(Tr10)는 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 턴-온 또는 턴-오프된다.
또한, n번째 B스테이지(BSTn)의 후단에는 스테이지가 존재하지 않으므로, 이 n번째 스테이지에 구비된 제 12 스위칭소자(Tr12)는 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 턴-온 또는 턴-오프된다.
이와 같은 회로구성을 갖는 k번째 B스테이지(BSTk)의 동작을, 도 3 및 도 6을 참조하여 상세히 설명하면 다음과 같다.
상기 제 1 기간에 k-1번째 A스테이지로부터의 스캔펄스가 k번째 A스테이지(ASTk)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극, 제 5 스위칭소자(Tr5)의 게이트전극 및 제 10 스위칭소자(Tr10)의 게이트전극에 각각 공급된다. 그러면, 상술된 제 1, 제 5 및 제 10 스위칭소자(Tr10)가 턴-온된다. 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이상태의 출력제어신호(VEN)가 상기 k번째 B스테이지(BSTk)의 세트 노드(Q)에 공급되어 상기 세트 노드(Q)가 충전된다. 그러면 이 충전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Tru), 제 4 스위칭소자(Tr4) 및 제 9 스위칭소자(Tr9)가 모두 턴-온된다. 그러면, 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용 전압(VSS)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)가 방전된다. 한편, 이 제 1 리세트 노드(QB1)는 상기 턴-온된 제 5 스위칭소자(Tr5)를 통해 출력되는 방전용 전압(VSS)도 공급받는다. 이에 따라, 이 방전된 제 1 리세트 노드(QB1)에 게이트전극을 통해 접속된 제 3 스위칭소자(Tr3) 및 제 1 풀다운 스위칭소자(Trd1)가 턴-오프된다. 또한, 상기 턴-온된 제 9 스위칭소자(Tr9)를 통해 방전용 전압(VSS)이 제 2 리세트 노드(QB2)에 공급되어 상기 제 2 리세트 노드(QB2)가 방전된다. 한편, 이 제 2 리세트 노드(QB2)는 홀수 번째 프레임 기간동안 항상 하이상태를 갖는 제 1 교류 전압(VDD1)에 의해 이 홀수 번째 프레임 기간동안 턴-온상태를 유지하는 제 11 스위칭소자(Tr11)를 통해 출력되는 방전용 전압(VSS)도 공급받는다. 이에 따라, 이 방전된 제 2 리세트 노드(QB2)에 게이트전극을 통해 접속된 제 8 스위칭소자(Tr8) 및 제 2 풀다운 스위칭소자(Trd2)는 턴-오프된다.
한편, 상기 제 11 스위칭소자(Tr11)와 마찬가지로 제 1 교류 전압(VDD1)을 공급받는 제 2 스위칭소자(Tr2)도 홀수 번째 프레임 기간동안 턴-온상태를 유지하 는 바, 이 턴-온된 제 11 스위칭소자(Tr11)를 통해 하이상태의 제 1 교류 전압(VDD1)이 상기 방전된 제 1 리세트 노드(QB1)에 공급된다. 이에 따라, 제 1 기간동안 상기 제 1 리세트 노드(QB1)에는 하이상태의 제 1 교류 전압(VDD1)과 로우상태의 방전용 전압(VSS)이 함께 공급되게 되는데, 제 4 및 제 5 스위칭소자(Tr5)의 면적이 제 2 스위칭소자(Tr2)의 면적보다 더 크게 설정되므로, 상기 제 1 리세트 노드(QB1)는 방전상태로 유지된다. 한편, 제 2 교류 전압(VDD2)은 제 1 교류 전압(VDD1)에 대하여 위상반전된 형태를 유지하므로, 이 제 2 교류 전압(VDD2)을 게이트전극을 통해 공급받는 제 7 스위칭소자(Tr7)는 상기 홀수 번째 프레임 기간동안 턴-오프 상태를 유지한다. 또한, 이 제 1 기간에는 k+1번째 A스테이지로부터 방전용 전압(VSS)이 공급되므로, 이를 게이트전극을 통해 공급받는 제 6 스위칭소자(Tr6)는 턴-오프 상태이다.
이와 같이 제 1 기간동안 상기 k번째 B스테이지(BSTk)는 세트 노드(Q)가 충전되고, 제 1 및 제 2 리세트 노드(QB2)가 방전된다. 즉, 제 1 기간에 상기 k번째 B스테이지(BSTk)는 세트된다.
만약, 이 제 1 기간에 상기 출력제어신호(VEN)가 로우상태일 경우에는 상기 k번째 스테이지의 세트 노드(Q)에 로우상태의 출력제어신호(VEN)가 공급되기 때문에, 이 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Tru), 제 4 스위칭소자(Tr4) 및 제 9 스위칭소자(Tr9)가 모두 턴-오프된다. 그러면, 이 k번째 스테이지는 세트 상태가 되지 못해 이후 기간에 공급되는 B클럭펄스를 스캔펄스로서 출력하지 못한다. 아래의 설명은 이 출력제어신호(VEN)가 하이상태일 때의 경우를 설명한 것이다.
이어서, 제 2 기간의 동작을 설명하면 다음과 같다.
이 제 2 기간에는 k-1번째 A스테이지로부터 방전용 전압(VSS)이 출력되기 때문에 이를 게이트전극을 통해 공급받는 k번째 B스테이지(BSTk)의 제 1 스위칭소자(Tr1), 제 5 스위칭소자(Tr5) 및 제 10 스위칭소자(Tr10)는 턴-오프된다. 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라 k번째 B스테이지(BSTk)의 세트 노드(Q)가 제 1 기간에 공급되었던 충전용 전압(VDD)을 유지한채로 플로팅상태로 유지된다.
또한, 이 제 2 기간에는 상기 턴-온된 풀업 스위칭소자(Tru)의 드레인전극에 B클럭펄스들(BCLK1, BCLK2) 중 어느 하나가 공급된다. 이 k번째 B스테이지(BSTk)가 n개의 B스테이지들 중 홀수 번째 위치한 B스테이지라면 상기 풀업 스위칭소자(Tru)는 제 1 B클럭펄스(BCLK1)를 공급받으며, 만약 이 k번째 B스테이지(BSTk)가 짝수 번째에 위치한 B스테이지라면 상기 풀업 스위칭소자(Tru)는 제 2 B클럭펄스(BCLK2)를 공급받는다.
이 풀업 스위칭소자(Tru)의 드레인전극과 게이트전극간에 형성된 기생 커패시터가 형성되어 있는데, 이 기생 커패시터에 의해 풀업 스위칭소자(Tru)의 드레인전극에 B클럭펄스가 인가되는 순간 이 풀업 스위칭소자(Tru)의 게이트전극에 접속된 플로팅 상태의 세트 노드(Q)의 전압이 부트스트랩핑(bootstrapping)된다. 이에 따라, 풀업 스위칭소자(Tru)가 거의 완전하게 턴-온된 상태를 유지하며, 이 턴-온된 풀업 스위칭소자(Tru)를 통해 B클럭펄스가 k번째 B스테이지(BSTk)의 스캔펄스로 서 출력된다.
이 제 2 기간은 k번째 B스테이지(BSTk)의 출력 기간에 해당한다. 이 제 2 기간에 k번째 B스테이지(BSTk)로부터 출력된 스캔펄스는 출력단자(OT)를 통해 액정패널의 k번째 게이트 라인에 공급된다.
다음으로, 제 3 기간의 동작을 상세히 설명하면 다음과 같다.
제 3 기간에는 k+1번째 B스테이지의 출력 기간에 해당하는 기간으로서, 이 k+1번째 A스테이지로부터 출력된 스캔펄스는 k+2번째 B스테이지에 공급되어 상기 k+2번째 B스테이지를 세트시키고, 또한 k번째 B스테이지(BSTk)에 공급되어 상기 k번째 B스테이지(BSTk)를 리세트시킨다. 이 k번째 B스테이지(BSTk)의 리세트 과정을 상세히 설명하면 다음과 같다.
상기 k+1번째 A스테이지로부터 출력된 스캔펄스는 k번째 B스테이지(BSTk)에 구비된 제 12 스위칭소자(Tr12)의 게이트전극에 공급되어 상기 제 12 스위칭소자(Tr12)를 턴-온시킨다. 그러면, 이 턴-온된 제 12 스위칭소자(Tr12)를 통해 방전용 전압(VSS)이 k번째 B스테이지(BSTk)의 세트 노드(Q)에 공급되어 이 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트전극을 통해 접속된 풀업 스위칭소자(Tru), 제 4 스위칭소자(Tr4) 및 제 9 스위칭소자(Tr9)가 모두 턴-오프된다. 한편, 이 제 3 기간에 k-1번째 A스테이지로부터는 방전용 전압(VSS)이 공급되므로, 이를 게이트전극을 통해 공급받는 k번째 B스테이지(BSTk)의 제 5 스위칭소자(Tr5)는 턴-오프상태이다. 이 k번째 B스테이지(BSTk)의 제 4 및 제 5 스위칭소자(Tr5)가 턴-오프상태로 변경되고, 그리고 제 2 스위칭소자(Tr2)는 그대로 턴-온상태를 유지 함에 따라 이 k번째 B스테이지(BSTk)의 제 1 리세트 노드(QB1)는 상기 턴-온된 제 2 스위칭소자(Tr2)에 의개 공급되는 하이상태의 제 1 교류 전압(VDD1)에 의해 충전된다. 그러면, 이 충전된 제 1 리세트 노드(QB1)에 게이트전극을 통해 접속된 제 3 스위칭소자(Tr3) 및 제 1 풀다운 스위칭소자(Trd1)가 모두 턴-온된다. 상기 턴-온된 제 3 스위칭소자(Tr3)를 통해 방전용 전압(VSS)이 상기 세트 노드(Q)에 공급됨에 따라 상기 세트 노드(Q)의 방전이 가속화된다. 한편, 상기 턴-온된 제 1 풀다운 스위칭소자(Trd1)를 통해 방전용 전압(VSS)이 k번째 B스테이지(BSTk)의 출력단자(OT)를 통해 k번째 게이트 라인으로 출력된다.
또한, 이 제 3 기간에 k번째 B스테이지(BSTk)의 제 11 스위칭소자(Tr11)가 턴-온된 상태를 유지함에 따라 제 2 리세트 노드(QB2)는 방전상태를 그대로 유지한다. 따라서, 이 방전된 제 2 리세트 노드(QB2)에 게이트전극을 통해 접속된 제 2 풀다운 스위칭소자(Trd2) 및 제 8 스위칭소자(Tr8)는 턴-오프 상태를 유지한다.
이 제 3 기간은 k번째 B스테이지(BSTk)의 리세트 기간으로서, 이 리세트 기간에 상기 k번째 B스테이지(BSTk)는 제 1 리세트 노드(QB1)가 충전되고, 세트 노드(Q) 및 제 2 리세트 노드(QB2)가 방전된다. 한편, 짝수 번째 프레임 기간에는 제 1 교류 전압(VDD1)이 로우상태로 변경되고, 제 2 교류 전압(VDD2)이 하이상태로 변경됨에 따라 각 B스테이지의 리세트 동작시 제 1 리세트 노드(QB1) 대신에 제 2 리세트 노드(QB2)가 충전된다. 이에 따라, 제 1 풀다운 스위칭소자(Trd1) 대신에 제 2 풀다운 스위칭소자(Trd2)가 동작한다. 이와 같이 제 1 풀다운 스위칭소자(Trd1)와 제 2 풀다운 스위칭소자(Trd2)가 프레임 기간별로 교번하여 구동하기 때문에, 풀다운 스위칭소자들(Trd1, Trd2)의 열화를 방지할 수 있다.
이와 같이 하여 임의의 하나의 B스테이지에 대한 세트 동작, 출력 동작, 및 리세트 동작에 대하여 살펴본바, 설명되지 않은 나머지 B스테이지들도 상술된 바와 같은 동작을 수행한다. 단, 첫 번째 B스테이지(BST1)는 전단 A스테이지로부터의 스캔펄스가 아닌 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 세트 동작이 이루어진다. 또한, n번째 B스테이지(BSTn)는 후단 A스테이지로부터의 스캔펄스가 아닌 상기 타이밍 콘트롤러로부터의 스타트 펄스(Vst)에 의해 리세트 동작이 이루어진다.
상술된 동작에 의해 제 2 쉬프트 레지스터(SR2)에 구비된 모든 스테이지들(AST0 내지 ASTn+1)은 순차적으로 스캔펄스를 출력한다. 단, 이 제 2 쉬프트 레지스터(SR2)에 구비된 B스테이지들은 상기 A스테이지들로부터 출력된 제 1 내지 제 n 스캔펄스를 상기 출력제어신호(VEN)에 따라 모두 출력하거나 또는 선택적으로 출력한다. 예를 들어, 도 3에 도시된 바와 같이, n개의 게이트 라인들 중 제 3 내지 제 5 게이트 라인들만을 선택적으로 구동하고 나머지 게이트 라인들은 구동하지 않고자 할 경우, B스테이지들에 공급되는 출력제어신호(VEN)는 두 번째 스테이지로부터 제 2 스캔펄스(Vout2)가 출력되는 시점, 즉 제 2 스캔펄스(Vout2)가 로우상태에서 하이상태로 천이하는 시점부터 로우상태에서 하이상태로 천이한다. 그리고, 이 출력제어신호(VEN)는 이 하이상태의 기간을 제 5 스캔펄스(Vout5)가 하이상태에서 로우상태로 천이하는 시점까지 유지시킨 후, 다시 하이상태에서 로우상태로 천이된다.
이와 같이 3개의 게이트 라인들이 차례로 구동되는 경우, 이 3개의 게이트 라인들에 접속된 화소들만이 화상을 표시하며, 나머지 게이트 라인들에 접속된 화소들은 화상을 표시하지 않는다. 이때, 화상이 표시되지 않는 화소들에는 주기적으로 한 프레임 기간의 시작전에 미리 블랙 데이터를 공급하는 것이 바람직하다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 게이트 드라이버를 나타낸 도면
도 2는 도 1의 게이트 드라이버의 상세 구조를 나타낸 도면
도 3 및 도 4는 도 2의 게이트 드라이버에 공급되는 각종 신호 및 게이트 드라이버로부터 출력되는 스캔펄스의 출력 타이밍을 나타낸 도면
도 5는 도 2의 k번째 A스테이지에 구비된 회로구성을 나타낸 도면
도 6은 도 2의 k번째 B스테이지에 구비된 회로구성을 나타낸 도면

Claims (10)

  1. n개(n은 2보다 큰 자연수)의 스캔펄스들을 차례로 출력하는 제 1 쉬프트 레지스터;
    외부로부터의 출력제어신호에 따라 상기 제 1 쉬프트 레지스터로부터의 n개의 스캔펄스들 중 p개(p는 n보다 작거나 같은 자연수)의 스캔펄스들을 선택하여 액정패널의 p개의 게이트 라인들에 공급하는 제 2 쉬프트 레지스터를 포함하며;
    상기 제 1 쉬프트 레지스터는 순차적으로 위상차를 갖는 적어도 2종의 A클럭펄스들 중 어느 하나에 근거하여 순차적으로 n개의 스캔펄스를 출력하는 n개의 A스테이지들과, 상기 A클럭펄스들 중 어느 하나에 근거하여 상단 더미 스캔펄스를 출력하는 상단 더미 스테이지와, 상기 A클럭펄스들 중 어느 하나에 근거하여 하단 더미 스캔펄스를 출력하는 하단 더미 스테이지를 포함하며;
    상기 제 2 쉬프트 레지스터는 순차적으로 위상차를 갖는 적어도 2종의 B클럭펄스들 중 어느 하나, 상기 A스테이지들로부터의 n개의 스캔펄스, 상기 상단 더미 스테이지로부터의 상단 더미 스캔펄스 및 상기 하단 더미 스테이지로부터의 하단 더미 스캔펄스를 공급받는 n개의 B스테이지들을 포함하며;
    상기 n개의 B스테이지들 중 k번째(k는 자연수) B스테이지는 상기 출력제어신호에 따라 상기 n개의 A스테이지들 중 k번째 A스테이지로부터의 스캔펄스를 상기 B클럭펄스들 중 어느 하나로서 출력하는 것을 특징으로 하는 게이트 드라이버.
  2. 삭제
  3. 제 1 항에 있어서,
    각 A스테이지는 자신의 해당 출력 기간동안 스캔펄스를 출력하며; 그리고,
    상기 n개의 A스테이지들 중 자신의 출력 기간이 상기 출력제어신호가 하이상태로 유지되는 인에이블기간내에 위치하는 A스테이지들로부터의 스캔펄스들만이 각 해당 B스테이지를 통해 액정패널의 각 해당 게이트 라인에 공급되는 것을 특징으로 하는 게이트 드라이버.
  4. 제 3 항에 있어서,
    상기 출력제어신호의 인에이블기간의 하이에지(high edge) 지점은 이 기간 내에서 가장 먼저 출력되는 스캔펄스의 하이기간의 하이에지 지점보다 시간상 앞서는 것을 특징으로 하는 게이트 드라이버.
  5. 제 4 항에 있어서,
    상기 출력제어신호의 인에이블기간의 하이에지 지점과 상기 인에이블기간내에서 가장 먼저 출력되는 스캔펄스의 하이기간의 하이에지 지점간의 시간차는 한 수평기간(1 Horizontal time)에 해당하는 것을 특징으로 하는 게이트 드라이버.
  6. 제 3 항에 있어서,
    상기 A클럭펄스들은 상기 출력제어신호의 인에이블기간을 포함한 전 기간동안 상기 A스테이지들, 상단 더미 스테이지 및 하단 더미 스테이지에 공급되며; 그리고,
    상기 B클럭펄스들은 상기 출력제어신호의 인에이블기간에만 상기 B스테이지들에 공급되는 것을 특징으로 하는 게이트 드라이버.
  7. 제 3 항에 있어서,
    상기 A클럭펄스들은 상기 출력제어신호의 인에이블기간을 포함한 전 기간동안 상기 A스테이지들, 상단 더미 스테이지 및 하단 더미 스테이지에 공급되며; 그리고,
    상기 B클럭펄스들은 상기 출력제어신호의 인에이블기간을 포함한 전 기간동안 상기 B스테이지들에 공급되는 것을 특징으로 하는 게이트 드라이버.
  8. 제 7 항에 있어서,
    상기 A클럭펄스들과 B클럭펄스들이 동일 신호인 것을 특징으로 하는 게이트 드라이버.
  9. 제 1 항에 있어서,
    상기 상단 더미 스테이지는 외부로부터의 스타트 펄스에 따라 제 1 쉬프트 레지스터의 1번째 A스테이지 및 제 2 쉬프트 레지스터의 1번째 B스테이지를 세트 또는 리세트시키며;
    상기 하단 더미 스테이지는 상기 스타트 펄스에 따라 제 1 쉬프트 레지스터의 n번째 A스테이지 및 제 2 쉬프트 레지스터의 n번째 B스테이지를 리세트 또는 세트시키며; 그리고,
    상기 상단 더미 스테이지가 상기 세트 동작을 수행할 때 상기 하단 더미 스테이지는 상기 리세트 동작을 수행하고, 상기 상단 더미 스테이지가 상기 리세트 동작을 수행할 때 상기 하단 더미 스테이지는 세트 동작을 수행함을 특징으로 하는 게이트 드라이버.
  10. 제 1 항에 있어서,
    상기 A스테이지들 중 k+1번째 A스테이지는,
    k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 충전용전압을 전송하는 충전용전원라인간을 접속시키는 제 1 스위칭소자;
    제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류전원라인과 제 1 리세트 노드를 접속시키는 제 2 스위칭소자;
    상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 방전용전압을 전송하는 방전용전원라인간을 접속시키는 제 3 스위칭소자;
    상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 4 스위칭소자;
    상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 5 스위칭소자;
    제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 6 스위칭소자;
    상기 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류전원라인과 제 2 리세트 노드간을 접속시키는 제 7 스위칭소자;
    상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 8 스위칭소자;
    상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 9 스위칭소자;
    상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 10 스위칭소자;
    상기 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 11 스위칭소자;
    k+2번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 12 스위칭소자;
    상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 A클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 k+1번째 A스테이지의 출력단자간을 접속시키는 풀업 스위칭소자;
    상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 A스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 1 풀다운 스위칭소자; 및,
    상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 A스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 2 풀다운 스위칭소자를 포함하며; 그리고,
    상기 B스테이지들 중 k+1번째 B스테이지는,
    k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 상기 출력제어신호를 전송하는 제어신호라인간을 접속시키는 제 1 스위칭소자;
    제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 교류전원라인과 제 1 리세트 노드를 접속시키는 제 2 스위칭소자;
    상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드와 방전용전압을 전송하는 방전용전원라인간을 접속시키는 제 3 스위칭소자;
    상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 4 스위칭소자;
    상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 5 스위칭소자;
    제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 6 스위칭소자;
    상기 제 2 교류전원라인으로부터의 제 2 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 교류전원라인과 제 2 리세트 노드간을 접속시키는 제 7 스위칭소자;
    상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 8 스위칭소자;
    상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 9 스위칭소자;
    상기 k번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 10 스위칭소자;
    상기 제 1 교류전원라인으로부터의 제 1 교류 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 11 스위칭소자;
    k+2번째 A스테이지로부터의 스캔펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 세트 노드와 방전용전원라인간을 접속시키는 제 12 스위칭소자;
    상기 세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 B클럭펄스들 중 어느 하나를 전송하는 클럭전송라인과 k+1번째 B스테이지의 출력단자간을 접속시키는 풀업 스위칭소자;
    상기 제 1 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 B스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 1 풀다운 스위칭소자; 및,
    상기 제 2 리세트 노드의 전압상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 k+1번째 B스테이지의 출력단자와 방전용전원라인간을 접속시키는 제 2 풀다운 스위칭소자를 포함함을 특징으로 하는 게이트 드라이버.
KR1020080130084A 2008-12-19 2008-12-19 게이트 드라이버 KR101385478B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080130084A KR101385478B1 (ko) 2008-12-19 2008-12-19 게이트 드라이버
US12/654,264 US8368634B2 (en) 2008-12-19 2009-12-15 Gate driver for partially driving a screen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130084A KR101385478B1 (ko) 2008-12-19 2008-12-19 게이트 드라이버

Publications (2)

Publication Number Publication Date
KR20100071387A KR20100071387A (ko) 2010-06-29
KR101385478B1 true KR101385478B1 (ko) 2014-04-21

Family

ID=42265322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130084A KR101385478B1 (ko) 2008-12-19 2008-12-19 게이트 드라이버

Country Status (2)

Country Link
US (1) US8368634B2 (ko)
KR (1) KR101385478B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160055336A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 스캔 구동부와 이를 포함한 표시장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790705B1 (ko) * 2010-08-25 2017-10-27 삼성디스플레이 주식회사 양방향 주사 구동 장치 및 이를 이용한 표시 장치
WO2012063696A1 (ja) * 2010-11-10 2012-05-18 シャープ株式会社 液晶表示装置
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN103137081B (zh) * 2011-11-22 2014-12-10 上海天马微电子有限公司 一种显示面板栅驱动电路及显示屏
JP6102066B2 (ja) * 2012-03-13 2017-03-29 セイコーエプソン株式会社 走査線駆動回路，電子光学装置および電子機器
JP5866439B2 (ja) * 2012-05-16 2016-02-17 シャープ株式会社 液晶ディスプレイ
KR101953250B1 (ko) * 2012-07-12 2019-02-28 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치 및 그 구동 방법
KR101992908B1 (ko) * 2012-12-28 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR102089312B1 (ko) * 2013-01-31 2020-03-17 엘지디스플레이 주식회사 표시장치용 구동회로
KR102028975B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 표시장치용 구동회로
KR102034060B1 (ko) * 2013-06-21 2019-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR102135909B1 (ko) * 2013-07-16 2020-07-21 엘지디스플레이 주식회사 쉬프트 레지스터
CN103680439B (zh) 2013-11-27 2016-03-16 合肥京东方光电科技有限公司 一种栅极驱动电路和显示装置
FR3019366A1 (ko) * 2014-03-26 2015-10-02 Commissariat Energie Atomique
KR101661026B1 (ko) * 2014-09-17 2016-09-29 엘지디스플레이 주식회사 표시장치
CN104517575B (zh) * 2014-12-15 2017-04-12 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
CN104505013B (zh) * 2014-12-24 2017-06-27 深圳市华星光电技术有限公司 驱动电路
CN105321491B (zh) * 2015-11-18 2017-11-17 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
KR102578838B1 (ko) * 2016-09-30 2023-09-18 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시장치
KR102455101B1 (ko) * 2017-09-22 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108766336A (zh) * 2018-05-30 2018-11-06 京东方科技集团股份有限公司 移位寄存器、反相器制作方法、栅极驱动电路及显示装置
CN108877716B (zh) * 2018-07-20 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
KR102674431B1 (ko) * 2019-12-24 2024-06-11 엘지디스플레이 주식회사 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078717A (ja) * 2005-09-09 2007-03-29 Koninkl Philips Electronics Nv 液晶駆動回路およびこれを有する液晶表示装置
KR20070065770A (ko) * 2005-12-20 2007-06-25 엘지.필립스 엘시디 주식회사 게이트 구동회로 및 이의 구동방법
KR20070072302A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 게이트 구동회로 및 이의 리페어방법
KR20070121134A (ko) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 액정표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8728435D0 (en) * 1987-12-04 1988-01-13 Emi Plc Thorn Display device
JP4484065B2 (ja) * 2004-06-25 2010-06-16 三星モバイルディスプレイ株式會社 発光表示装置，発光表示装置の駆動装置及び発光表示装置の駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007078717A (ja) * 2005-09-09 2007-03-29 Koninkl Philips Electronics Nv 液晶駆動回路およびこれを有する液晶表示装置
KR20070065770A (ko) * 2005-12-20 2007-06-25 엘지.필립스 엘시디 주식회사 게이트 구동회로 및 이의 구동방법
KR20070072302A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 게이트 구동회로 및 이의 리페어방법
KR20070121134A (ko) * 2006-06-21 2007-12-27 엘지.필립스 엘시디 주식회사 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160055336A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 스캔 구동부와 이를 포함한 표시장치
KR102234096B1 (ko) * 2014-11-07 2021-03-31 엘지디스플레이 주식회사 스캔 구동부와 이를 포함한 표시장치

Also Published As

Publication number Publication date
US20100156858A1 (en) 2010-06-24
US8368634B2 (en) 2013-02-05
KR20100071387A (ko) 2010-06-29

Similar Documents

Publication Publication Date Title
KR101385478B1 (ko) 게이트 드라이버
US10872578B2 (en) Shift register unit, gate driving circuit and driving method thereof
US7738622B2 (en) Shift register
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
US8253680B2 (en) Shift register
US8041000B2 (en) Shift register
KR20150001267A (ko) 쉬프트 레지스터
KR20140098880A (ko) 쉬프트 레지스터
KR101137859B1 (ko) 쉬프트 레지스터
KR101980753B1 (ko) 쉬프트 레지스터
KR101264691B1 (ko) 쉬프트 레지스터
KR101658150B1 (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR102113612B1 (ko) 쉬프트 레지스터
KR20140095209A (ko) 쉬프트 레지스터
KR101351386B1 (ko) 액정표시장치 및 이의 구동방법
KR20150014619A (ko) 쉬프트 레지스터
KR101319322B1 (ko) 액정표시장치
KR101243806B1 (ko) 쉬프트 레지스터
KR101519912B1 (ko) 쉬프트 레지스터
KR101394929B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6