JP5866439B2 - 液晶ディスプレイ - Google Patents
液晶ディスプレイ Download PDFInfo
- Publication number
- JP5866439B2 JP5866439B2 JP2014515585A JP2014515585A JP5866439B2 JP 5866439 B2 JP5866439 B2 JP 5866439B2 JP 2014515585 A JP2014515585 A JP 2014515585A JP 2014515585 A JP2014515585 A JP 2014515585A JP 5866439 B2 JP5866439 B2 JP 5866439B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- liquid crystal
- transistor
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、液晶ディスプレイに関する。より詳しくは、シフトレジスタを備えた液晶ディスプレイに好適な液晶ディスプレイに関するものである。
アクティブマトリクス型の液晶ディスプレイは、通常、マトリクス状に配列された画素を行単位で選択し、選択した画素に表示データに応じた電圧を書き込むことで、画像を表示する。画素を行単位で選択するために、ゲートバスライン用の駆動回路(以下、ゲートドライバとも言う。)内には、クロック信号に基づき出力信号(走査信号)を順にシフトするシフトレジスタが設けられる。
ゲートドライバは、画素内の薄膜トランジスタ(TFT)を形成するための製造プロセスを用いて、画素内のTFTと同時に形成されることがある。例えば、アモルファスシリコンを用いて画素内のTFTを形成する場合、製造コストを削減するため、ゲートドライバに含まれるシフトレジスタもアモルファスシリコンを用いて形成されることが好ましい。このように最近では、ゲートドライバは、アレイ基板上にモノリシック形成されることがある。
また近年、液晶ディスプレイの液晶パネル内に液晶材料を充填する方法として、滴下注入法(ODF法)が開発されている。滴下注入法によれば、2枚の基板を貼り合わせる工程と、液晶材料を2枚の基板の間に封入する工程とを同時に行うことができる。
ゲートドライバのモノリシック形成に関する技術としては、以下が挙げられる。
表示装置であって、表示パネルは、複数のゲート線及び複数のデータ線が設けられた第1基板と、第1基板に対向する第2基板と、第1基板及び第2基板を結合する密封材とからなり、ゲート駆動部は、外部から複数の信号を受信する配線部と、複数の信号に応答して駆動信号を出力する回路部とからなり、配線部には、密封材を硬化するため第1基板の背面を通じて入射された光を透過させる開口部が設けられた表示装置が開示されている(例えば、特許文献1参照。)。特許文献1には、密封材によって第1基板と第2基板の結合力を向上させることが記載されている。
回路部及び配線部を含む駆動ユニットであって、回路部は、従属的に接続された複数のステージを含み、複数の制御信号に応じて駆動信号を出力し、配線部は、外部から複数の制御信号の入力を受ける第1及び第2信号配線と、第1信号配線を複数のステージに接続させる第1接続配線と、第2信号配線を複数のステージに接続させる第2接続配線とを含み、第1信号配線、第1及び第2接続配線は、第2信号配と異なる層に配置される駆動ユニットが開示されている(例えば、特許文献2参照。)。
ゲート配線、駆動回路部、信号配線部、連結配線部及びコンタクト部を含む表示基板であって、ゲート配線は、表示領域に形成され、ソース配線と交差し、駆動回路部は、表示領域を取り囲む周辺領域に形成され、ゲート配線にゲート信号を出力し、信号配線部は、駆動回路部と隣接して形成され、ソース配線の延長方向に延長され、駆動信号を伝達するものであり、連結配線部は、信号配線部上に重なる一端部と、駆動回路部に電気的に連結された他端部とを含み、コンタクト部は、信号配線部上に形成され、連結配線部の一端部と信号配線部とを電気的に接続する表示基板が開示されている(例えば、特許文献3参照。)。
複数の駆動ステージとダミーステージとで構成される駆動回路であって、複数の駆動ステージは、各ステージの出力端子が以前ステージの制御端子に連結されることによって、互いに従属的に連結され、マトリクス形態に配列されたそれぞれの画素上に形成されたスイッチング素子に連結された複数の駆動信号ラインにスイッチング素子駆動信号を順次出力し、ダミーステージは、ダミー出力端子が複数の駆動ステージのうち、最後のステージの制御端子及び自体のダミー制御端子にそれぞれ連結される駆動回路が開示されている(例えば、特許文献4参照。)。
従来の第1の補助容量幹配線の幅を細く形成し、さらに第2の補助容量幹配線を新たに設け、これを基板の外縁部に最も近い位置に配置した液晶表示装置が開示されている(例えば、特許文献5参照。)。特許文献5の第5の実施形態及び図13には、第2の補助容量幹配線440と、駆動信号供給幹配線420のうち最も幅が大きい直流電圧VSS用配線420aとにスリット状の開口部が設けられた構造が記載されている。
第1及び第2容量電極によって形成された第1容量と、第3及び第4容量電極によって形成された第2容量と、第1引き出し配線と、ゲート電極に接続された第2引き出し配線と、第3引き出し配線と、第4引き出し配線と、第1配線と、第2配線とを備えるTFTが開示されている(例えば、特許文献6参照。)。
単位回路を多段接続して構成されたシフトレジスタであって、単位回路は、クロック端子及び出力端子の間に設けられ、ゲート電位に応じてクロック信号を通過させるか否かを切り替える出力トランジスタと、一方の導通端子が出力端子のゲートに接続された1以上の制御トランジスタとを含み、出力トランジスタがオン状態でクロック信号がハイレベルとなる期間では、出力トランジスタのゲート電位がクロック信号のハイレベル電位よりも高くなるように構成されており、制御トランジスタの中に、出力トランジスタよりもチャネル長が長いトランジスタが含まれているシフトレジスタが開示されている(例えば、特許文献7参照。)。
基板上に、複数のシフトレジスタ段が縦続接続された構成を備えるように形成されたシフトレジスタであって、シフトレジスタ段は、2つのソース/ドレイン電極の少なくとも一方に対してゲート電極と反対側で膜厚方向に対向する容量電極を備えた第1のトランジスタを備えており、容量電極と、容量電極に対向するいずれか一方のソース/ドレイン電極とのいずれか一方は、シフトレジスタ段の出力トランジスタの制御電極と電気的に接続されているシフトレジスタが開示されている(例えば、特許文献8参照。)。
滴下注入法に関する技術としては、以下が挙げられる。
TFT基板と、TFT基板に対向配置されたCF基板と、TFT基板及びCF基板に挟まれ、両基板の周辺部に形成されたシール材と、TFT基板及びCF基板の間に介在する液晶層とを備える液晶表示パネルであって、CF基板は、シール材が設けられる周辺部に遮光層を有し、遮光層は、TFT基板の配線と重なる領域に隙間を有する液晶表示パネルが開示されている(例えば、特許文献9参照。)。
互いに対向配置されたアクティブマトリクス基板及び対向基板と、両基板の間に設けられた液晶層とを備え、表示領域とその周りの非表示領域とが規定された液晶表示パネルであって、非表示領域において、両基板の間には幅狭の線状部分と線状部分よりも幅広の幅広部分とを有し、光硬化性材料により構成された枠形状のシール部が設けられ、アクティブマトリクス基板には遮光性の表示用配線がパターン形成され、対向基板にはシール部の内周端に沿って形成され幅広部分に対応した位置に切り欠き部分を有するブラックマトリクスが設けられている液晶表示パネルが開示されている(例えば、特許文献10参照。)。
閉環形状の紫外線硬化型のシールを第1の透明基板に形成するシール形成工程と、シールで囲まれた領域内に液晶を滴下する液晶滴下工程と、所定の間隙を持って、第1の透明基板に第2の透明基板をシールを介して貼り合わせた後に、シールを本硬化するシール本硬化工程とを有し、シール形成工程と液晶滴下工程との間に、遮光部を有するマスクを介してシール内側領域に当該紫外線を照射して、シールの一部領域を仮硬化するシール仮硬化工程を行う液晶光学素子の製造方法が開示されている(例えば、特許文献11参照。)。
図19を参照して、比較形態1に係る液晶ディスプレイについて説明する。
比較形態1に係る液晶ディスプレイは、アレイ基板と、対向基板と、両基板を互いに貼り合わせるためのシールと、アレイ基板上にモノリシック形成されたシフトレジスタとを備えている。シフトレジスタは、ゲートバスラインに接続された出力トランジスタTr11と、出力トランジスタTr11に接続されたブートストラップ・コンデンサCB11と、トランジスタTr12〜Tr14と、配線174〜176からなる配線群178とを有している。
比較形態1に係る液晶ディスプレイは、アレイ基板と、対向基板と、両基板を互いに貼り合わせるためのシールと、アレイ基板上にモノリシック形成されたシフトレジスタとを備えている。シフトレジスタは、ゲートバスラインに接続された出力トランジスタTr11と、出力トランジスタTr11に接続されたブートストラップ・コンデンサCB11と、トランジスタTr12〜Tr14と、配線174〜176からなる配線群178とを有している。
比較形態1に係る液晶ディスプレイは、滴下注入法により作製されており、シールは、光硬化性(例えば紫外線硬化性)及び熱硬化性を有するシール材の硬化物を含んでいる。シール材は、光が照射されることによってある程度まで硬化(仮硬化)し、その後、熱処理が施されることによって充分に硬化(本硬化)する。アレイ基板は、太い破線に挟まれた帯状の領域(以下、シール塗布領域とも言う。)163を含んでおり、シールは、シール塗布領域163上に帯状に形成されている。シール塗布領域163は、一方の端部が配線群178とアレイ基板の端部110aとの間に設定され、他方の端部がブートストラップ・コンデンサCB11及び出力トランジスタTr11の間に設定されている。
ここで、シールの幅は、以下の理由から、できるだけ細く形成されることが要望される。
第一の理由は、画面の高精細化及び/又は大画面化に起因して出力トランジスタTr11及びブートストラップ・コンデンサCB11の面積が増加するためである。この結果、ブートストラップ・コンデンサCB11及び出力トランジスタTr11が配置されている領域164の幅は広くなる傾向にある。なお、高精細化及び/又は大画面化すると、表示領域内の画素用トランジスタのゲートに所定の電圧を印加する能力、すなわち、印加能力を高くする必要があるため、出力トランジスタTr11及びブートストラップ・コンデンサCB11の面積が増加する。
第二の理由は、液晶ディスプレイを利用した電子機器のモバイル性を追求する一環として、ゲートドライバ、ソースドライバ等が配置される額縁領域の幅が狭くなる傾向にあるためである。この結果、シール塗布領域163の幅が狭くなる傾向にある。
しかしながら、シールの幅を細くした場合、アレイ基板とシールの接着面積、及び、対向基板とシールの接着面積が小さくなる。そのため、液晶ディスプレイに外部から物理的な力を加えたときのパネルの剥離強度が弱くなる。結果として、液晶漏れ等の品質上の不具合が発生することがある。
また、もし仮に、シール材を出力トランジスタTr11及びブートストラップ・コンデンサCB11上にも塗布した場合は、出力トランジスタTr11及びブートストラップ・コンデンサCB11上において、シール材に照射される光が不足し、シール材を充分に仮硬化できないことがある。これは、出力トランジスタTr11及びブートストラップ・コンデンサCB11は、遮光性の電極を含み、遮光部材として機能し、これらによって光が遮られるためである。そして、この場合、仮硬化していないシール材部分が液晶材料に接触すると、シール材成分が液晶材料中に溶解し、その結果、表示不良等の品質上の不具合が発生することがある。したがって、比較形態1では、シール塗布領域163は、出力トランジスタTr11及びブートストラップ・コンデンサCB11以外の領域に設定する必要がある。
なお、特許文献11に記載の技術では、シール形成工程及び液晶滴下工程の間のシール仮硬化工程において、遮光部を有するマスクが必要になるため、液晶ディスプレイ自体の単価が上がってしまう。また、シール仮硬化工程は、第1及び第2の透明基板を貼り合わせる前に行う必要があり、仮硬化工程後から両基板を貼り合わせるまでの時間が長くなる。そのため、ごみ等の異物が液晶層に混入し、表示輝点等の表示品質上の不具合をもたらすおそれがある。
本発明は、上記現状に鑑みてなされたものであり、品質上の不具合の発生を低減でき、かつ、基板間の接着強度を向上できる液晶ディスプレイを提供することを目的とするものである。
本発明者は、品質上の不具合の発生を低減でき、かつ、基板間の接着強度を向上できる液晶ディスプレイについて種々検討したところ、シフトレジスタに含まれる素子及び配線のレイアウトに着目した。そして、アレイ基板の第1端部及び表示領域の間に配置されたシフトレジスタにおいて、出力トランジスタ及びブートストラップ・コンデンサを第1端部とこれら以外の部材(より詳細には、配線、又は、出力トランジスタ以外のトランジスタ(第2トランジスタ))との間の領域内に配置することにより、配線及び/又は第2トランジスタを出力トランジスタ及びブートストラップ・コンデンサの表示領域側に配置できることを見いだした。また、配線及び/又は第2トランジスタが配置された領域上においてシール材を仮硬化及び本硬化でき、他方、出力トランジスタ及び/又はブートストラップ・コンデンサが配置された領域上においてシール材を本硬化できることを見いだした。以上の結果、シール材成分が液晶層に溶解するのを抑制でき、また、シール材の塗布領域を広く設定でき、更に、液晶漏れの発生を抑制できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明のある側面は、第1基板と、前記第1基板に対向する第2基板と、前記第1基板及び前記第2基板の間の領域内に設けられたシールとを備える液晶ディスプレイであって、
前記第1基板は、絶縁基板と、前記絶縁基板上にモノリシック形成されたシフトレジスタと、複数のバスラインと、第1端部と、表示領域とを含み、
前記シフトレジスタは、多段接続された複数の単位回路と、前記複数の単位回路に接続された配線とを含み、かつ、前記第1端部及び前記表示領域の間の領域内に配置され、
前記複数の単位回路は少なくとも一つは、
クロック信号が入力されるクロック端子と、
対応するバスラインに接続され、出力信号が出力される出力端子と、
ソース及びドレインの一方が前記クロック端子に接続され、前記ソース及び前記ドレインの他方が前記出力端子に接続された第1トランジスタ(出力トランジスタ)と、
第2トランジスタと、
第1端子が前記第1トランジスタのゲートに接続され、第2端子が前記出力端子に接続されたコンデンサ(ブートストラップ・コンデンサ)とを含み、
前記第1トランジスタ及び前記コンデンサは、前記第1端部と、前記配線又は前記第2トランジスタとの間の領域内に配置される液晶ディスプレイ(以下、「本発明に係るディスプレイ」とも言う。)である。
前記第1基板は、絶縁基板と、前記絶縁基板上にモノリシック形成されたシフトレジスタと、複数のバスラインと、第1端部と、表示領域とを含み、
前記シフトレジスタは、多段接続された複数の単位回路と、前記複数の単位回路に接続された配線とを含み、かつ、前記第1端部及び前記表示領域の間の領域内に配置され、
前記複数の単位回路は少なくとも一つは、
クロック信号が入力されるクロック端子と、
対応するバスラインに接続され、出力信号が出力される出力端子と、
ソース及びドレインの一方が前記クロック端子に接続され、前記ソース及び前記ドレインの他方が前記出力端子に接続された第1トランジスタ(出力トランジスタ)と、
第2トランジスタと、
第1端子が前記第1トランジスタのゲートに接続され、第2端子が前記出力端子に接続されたコンデンサ(ブートストラップ・コンデンサ)とを含み、
前記第1トランジスタ及び前記コンデンサは、前記第1端部と、前記配線又は前記第2トランジスタとの間の領域内に配置される液晶ディスプレイ(以下、「本発明に係るディスプレイ」とも言う。)である。
本発明に係るディスプレイの構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
なお、前記シフトレジスタは、前記配線を複数有してもよいし、前記少なくとも一つの単位回路は、前記第2トランジスタを複数有してもよい。これらの場合、前記複数の配線の用途は通常、互いに異なり、前記複数の第2トランジスタの用途は通常、互いに異なる。
なお、前記シフトレジスタは、前記配線を複数有してもよいし、前記少なくとも一つの単位回路は、前記第2トランジスタを複数有してもよい。これらの場合、前記複数の配線の用途は通常、互いに異なり、前記複数の第2トランジスタの用途は通常、互いに異なる。
本発明に係るディスプレイにおける好ましい実施形態について以下に説明する。なお、以下の好ましい実施形態は、適宜、互いに組み合わされてもよく、以下の2以上の好ましい実施形態を互いに組み合わせた実施形態もまた、好ましい実施形態の一つである。
(A)前記第1基板は、前記配線及び/又は前記第2トランジスタが配置された第1領域と、前記第1トランジスタ及び/又は前記コンデンサが配置された第2領域とを含み、
前記シールは、前記液晶層に隣接する第1部分と、前記第1部分に隣接する第2部分とを含み、
前記第1部分は、前記第1領域上に配置され、
前記第2部分は、前記第2領域上に配置されることが好ましい。
前記シールは、前記液晶層に隣接する第1部分と、前記第1部分に隣接する第2部分とを含み、
前記第1部分は、前記第1領域上に配置され、
前記第2部分は、前記第2領域上に配置されることが好ましい。
(B)前記配線及び前記第2トランジスタは、前記表示領域と、前記第1トランジスタ又は前記コンデンサとの間の領域内に配置されてもよい。
前記実施形態(B)において、前記配線は、前記第2トランジスタ及び前記表示領域の間の領域内に配置されてもよい。
前記実施形態(B)において、前記第2トランジスタは、前記配線及び前記表示領域の間の領域内に配置されてもよい。
(C)前記第1トランジスタ及び前記コンデンサは、前記配線及び前記第2トランジスタの間の領域内に配置されてもよい。
前記実施形態(C)において、前記第2トランジスタは、前記第1端部と、前記第1トランジスタ又は前記コンデンサとの間の領域内に配置されてもよい。
前記実施形態(C)において、前記配線は、前記第1端部と、前記第1トランジスタ又は前記コンデンサとの間の領域内に配置されてもよい。この場合、外部から侵入する静電気から第1及び第2トランジスタを配線によって保護することができる。
(D)前記配線及び前記第2トランジスタの一方は、前記表示領域と、前記第1トランジスタ又は前記コンデンサとの間の領域内に配置され、
前記配線及び前記第2トランジスタの他方は、前記第1トランジスタ及び前記コンデンサの間の領域内に配置されてもよい。
前記配線及び前記第2トランジスタの他方は、前記第1トランジスタ及び前記コンデンサの間の領域内に配置されてもよい。
(E)前記シールは、光硬化性及び熱硬化性を有する材料の硬化物を含むことが好ましい。
(F)前記第2基板は、前記シフトレジスタに対向する遮光部材を有することが好ましい。
前記配線の用途は特に限定されないが、下記実施形態(G)が好適である。
(G)前記配線には、パルス信号が伝送される
前記バスラインの用途は特に限定されないが、下記実施形態(H)が好適である。なお、前記複数のバスラインは通常、一行又は一列の画素回路に共通して接続される。
(H)前記第1基板は、前記表示領域内に設けられた複数の画素回路を含み、
前記複数の画素回路は各々、画素用トランジスタと、前記画素用トランジスタに接続された画素電極とを含み、
前記複数のバスラインは各々、対応する複数の画素用トランジスタのゲートに接続されることが好ましい。
前記複数の画素回路は各々、画素用トランジスタと、前記画素用トランジスタに接続された画素電極とを含み、
前記複数のバスラインは各々、対応する複数の画素用トランジスタのゲートに接続されることが好ましい。
本発明によれば、品質上の不具合の発生を低減でき、かつ、基板間の接着強度を向上できる液晶ディスプレイを実現することができる。
以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
図1〜14を参照して、実施形態1の液晶ディスプレイについて説明する。まず、図1〜3を参照して、本実施形態の液晶ディスプレイの全体の構造について説明する。
図1〜14を参照して、実施形態1の液晶ディスプレイについて説明する。まず、図1〜3を参照して、本実施形態の液晶ディスプレイの全体の構造について説明する。
本実施形態の液晶ディスプレイは、アクティブマトリクス駆動方式、かつ、透過型の液晶ディスプレイであり、液晶パネル1と、液晶パネル1の後方に配置されたバックライト(図示せず)と、液晶パネル1及びバックライトを駆動及び制御する制御部(図示せず)と、液晶パネル1を制御部に接続するフレキシブル基板(図示せず)とを備えている。
液晶パネル1は、画像を表示する表示部2を含み、表示部2には、複数の画素3がマトリクス状に配置されている。なお、各画素3は、複数色(例えば、赤、緑、及び、青の3色)のサブ画素から構成されてもよい。他方、本実施形態の液晶ディスプレイは、モノクロ液晶ディスプレイであってもよく、その場合は、各画素3を複数のサブ画素に分割する必要はない。
液晶パネル1は、前記第1基板に対応するアレイ基板(アクティブマトリクス基板)10と、前記第2基板に対応し、アレイ基板10に対向する対向基板50と、基板10、50の間に設けられた液晶層(表示用媒体)61及びシール62と、アレイ基板10の液晶層61側の表面上に設けられた配向膜(図示せず)と、対向基板50の液晶層61側の表面上に設けられた配向膜(図示せず)と、アレイ基板10上に実装されたソースドライバ5とを有している。また、液晶パネル1、アレイ基板10及び対向基板50は、表示部2に対応する領域(表示領域)7と、表示領域7の周囲の領域(額縁領域)8とを含んでいる。なお、ソースドライバ5は、後述するソースバスライン用の駆動回路である。
シール62は、表示領域7を取り囲むように額縁領域8内に形成されている。また、シール62は、基板10、50を互いに接着するとともに、液晶層61を基板10、50の間に封止している。
アレイ基板10は、液晶ディスプレイの背面側に設けられ、対向基板50は、観察者側に設けられている。アレイ基板10にはバックライトから光が照射され、そして、液晶パネル1に表示される画像が対向基板50側から観察される。各基板10、50の液晶層61とは反対側の表面上には、偏光板(図示せず)が貼り付けられている。これらの偏光板は、通常はクロスニコルに配置されている。ソースドライバ5は、アレイ基板10の対向基板50に対向しない領域、すなわち対向基板50からはみ出した領域(以下、張り出し領域とも言う。)にCOG(Chip On Glass)技術により実装されている。
アレイ基板10は、表示領域7の左右にモノリシックに形成されたゲートドライバ6a、6bと、張り出し領域内に形成された端子26、27、28、29、30と、表示領域7を縦断するように設けられたソースバスライン(データ信号線)12と、表示領域7を横断するように設けられたゲートバスライン(走査信号線)13及びコモンバスライン17と、額縁領域8内に各々形成された引き出し線18、19と、表示領域7を囲むように額縁領域8内に形成された配線(以下、共通幹配線とも言う。)16と、額縁領域8内に形成された入力配線25とを有している。ゲートバスライン13は、左側のゲートドライバ6aの出力端子に接続されたゲートバスライン13と、右側のゲートドライバ6bの出力端子に接続されたゲートバスライン13とを含み、これらは交互に配置されている。ゲートバスライン13は、上記実施形態(D)におけるバスラインに相当する。端子26、28、30が設けられた領域(図3中の太い二点鎖線で囲まれた領域)にフレキシブル基板が実装されている。各ソースバスライン12は、対応する引き出し線18及び端子27を介して、ソースドライバ5の出力部に接続されている。ソースドライバ5の入力部には、フレキシブル基板、端子28、入力配線25及び端子29を介して、制御部から各種信号及び電源電圧が入力される。共通幹配線16には、フレキシブル基板及び端子30を介して、制御部から共通信号が入力される。なお、共通信号とは、全ての画素に共通して印加される信号である。コモンバスライン17は、額縁領域8内において共通幹配線16に接続されており、コモンバスライン17には、共通幹配線16から共通信号が印加される。
ゲートドライバ6a、6bには、フレキシブル基板、端子26及び引き出し線19を介して制御部から各種信号及び電源電圧が供給される。詳細については後述する。ゲートモノリシック、ゲートドライバレス、パネル内蔵ゲートドライバ、ゲートインパネル、ゲートオンアレイ等と称されるゲートドライバは全てゲートドライバ6a、6bに含まれ得る。なお、2つのゲートドライバ6a、6bを設ける代わりに、2つのゲートドライバ6a、6bと同様の機能を発揮する1つのゲートドライバのみを設けてもよい。
対向基板50は、透明な(透光性を有する)絶縁基板51と、遮光部材として機能するブラックマトリクス(BM)52と、複数の柱状のスペーサ(図示せず)とを有している。BM52は、額縁領域8と、バスラインに対向する領域とを遮光するように形成されている。BM52は、枠状に形成されており、ゲートドライバ6a、6bを覆っている。なお、図2では、表示領域7内においてBM52の図示は省略している。表示領域7内には、複数色のカラーフィルタが設けられてもよく、各カラーフィルタは、BM52で区画された領域、すなわち、BM52の開口を覆うように形成される。また、対向基板50は、全てのカラーフィルタを覆う透明な(光透過性を有する)オーバーコート膜を有していてもよい。柱状のスペーサは、BM52上の遮光領域内に配置されている。また、シール62内に粒状のスペーサー(図示せず)が混入されていてもよい。これらのスペーサは、アレイ基板10と対向基板50との距離を一定にするための部材であり、両基板間の距離(セルギャップ)は、4.0μm程度に設定されている。
カラーフィルタの材料としては、顔料を混合したアクリル樹脂等が挙げられ、BM52の材料としては、クロムや、黒色顔料を混合したアクリル樹脂等が挙げられる。好適には、BM52は、その厚みが1.0μm程度であり、黒色顔料を混合したアクリル樹脂から形成される。オーバーコート膜は、透明な絶縁材料から形成される。具体的には、アクリル樹脂やエポキシ樹脂等の光透過性を有する硬化性樹脂が利用される。オーバーコート膜は、好ましくは、アクリル樹脂から形成され、その厚みは、好ましくは、2.0μm程度である。オーバーコート膜は、カラーフィルタを物理的または化学的に保護する機能を有する。
なお、本実施形態の液晶ディスプレイの液晶モードは特に限定されない。TN(Twisted Nematic)モード、VA(Vertical Alignment)モード等の縦電界を利用する液晶モードの場合、対向基板50は、共通信号が印加される対向電極を有しており、アレイ基板10は、共通幹配線16に接続されたコモン転移用電極14を有しており、両電極は、導通部材を介して互いに接続されている。対向電極は、インジウム錫酸化物(ITO:Indium Tin Oxide)、錫酸化物(SnO2)、酸化インジウム亜鉛(IZO:Indium Zinc Oxide)等の透明導電材料(光透過性を有する導電材料)から形成されている。好ましくはITOが利用される。導通部材としては、例えば、導電性を有する微粒子が混入された硬化性樹脂や、銀、カーボンペースト等が挙げられる。シール材に導電性を有する微粒子を混入し、この微粒子を導電部材として用いてもよい。導電性を有する微粒子としては、樹脂製の微粒子に金等の金属がコーティングされたものが挙げられる。
次に、図4〜8を参照して、本実施形態の液晶ディスプレイの回路構成及び動作について説明する。
図4に示すように、本実施形態の液晶ディスプレイは、画素アレイ71と、制御部内に設けられた表示制御回路72と、ソースドライバ5と、ゲートドライバ6a、6bとを備えている。
画素アレイ71は、前記ゲートバスライン13に対応するn本のゲートバスラインG1〜Gnと、前記ソースバスライン12に対応するm本のソースバスラインS1〜Smと、前記画素3に各々形成された(m×n)個の画素回路Pijとを含んでいる。nとmは2以上の整数、iは1以上n以下の整数、jは1以上m以下の整数とする。ゲートバスラインG1〜Gnは互いに平行に配置されており、ソースバスラインS1〜Smは、ゲートバスラインG1〜Gnと直交するように互いに平行に配置されている。ゲートバスラインGiとソースバスラインSjの交点近傍には、画素回路Pijが配置されている。このように(m×n)個の画素回路Pijは、行方向にm個ずつ、列方向にn個ずつ、2次元状に配置されている。ゲートバスラインGiは、i行目に配置された画素回路Pijに共通して接続され、ソースバスラインSjは、j列目に配置された画素回路Pijに共通して接続されている。また、画素回路Pijには各々、スイッチング素子としての画素用TFT4と、画素電極9とが設けられており、TFT4のゲートは、ゲートバスラインGiに接続され、TFT4のドレイン及びソースは、一方がソースバスラインSjに接続され、他方が画素電極9に接続されている。
本実施形態の液晶ディスプレイの外部からは、水平同期信号HSYNC、垂直同期信号VSYNC等の制御信号と、画像信号DATとが供給される。表示制御回路72は、これらの信号に基づき、ゲートドライバ6aに対してクロック信号CK1、CK2、及び、スタートパルスSP1を出力し、ゲートドライバ6bに対してクロック信号CK3、CK4、及び、スタートパルスSP2を出力し、ソースドライバ5に対して制御信号SC及びデジタル映像信号DVを出力する。
ゲートドライバ6aは、シフトレジスタ73aを含んでおり、シフトレジスタ73aは、多段接続された複数の単位回路SR1、SR3、・・・、SRn−1を含んでいる。単位回路SR1、SR3、・・・、SRn−1は、奇数番目のゲートバスラインG1、G3、・・・、Gn−1に接続されている。
ゲートドライバ6bは、シフトレジスタ73bを含んでおり、シフトレジスタ73bは、多段接続された複数の単位回路SR2、SR4、・・・、SRnを含んでいる。単位回路SR2、SR4、・・・、SRnは、偶数番目のゲートバスラインG2、G4、・・・、Gnに接続されている。
シフトレジスタ73a、73bは、出力信号SROUT1〜SROUTnを1つずつ順にハイレベル(選択状態を示す)に制御する。出力信号SROUT1〜SROUTnは、それぞれ、ゲートバスラインG1〜Gnに与えられる。これにより、ゲートバスラインG1〜Gnが1本ずつ順に選択され、1行分の画素回路Pijが一括して選択される。すなわち、1行分の画素回路Pijの画素用TFT4がオン状態になる。
ソースドライバ5は、制御信号SC及びデジタル映像信号DVに基づき、ソースバスラインS1〜Smに対してデジタル映像信号DVに応じた電圧を印加する。これにより、選択された1行分の画素回路Pijにデジタル映像信号DVに応じた電圧が書き込まれる。このようにして、本実施形態の液晶ディスプレイは画像を表示する。
図5に示すように、各単位回路SR1〜SRnは、入力端子INa、INb、クロック端子CKA、CKB、電源端子VSS、及び、出力端子OUTを有している。
シフトレジスタ73aには、スタートパルスSP1と、エンドパルスEP1と、2相のクロック信号CK1、CK2と、ローレベル電位VSS(便宜上、電源端子と同じ符号を付している。)とが供給される。スタートパルスSP1は、シフトレジスタ73a内で初段目の単位回路SR1の入力端子INaに入力される。エンドパルスEP1は、シフトレジスタ73a内で最終段目の単位回路SRn−1の入力端子INbに入力される。クロック信号CK1は、シフトレジスタ73a内で奇数段目の単位回路のクロック端子CKAと、シフトレジスタ73a内で偶数段目の単位回路のクロック端子CKBとに入力される。クロック信号CK2は、シフトレジスタ73a内で偶数段目の単位回路のクロック端子CKAと、シフトレジスタ73a内で奇数段目の単位回路のクロック端子CKBとに入力される。ローレベル電位VSSは、シフトレジスタ73a内の全ての単位回路の電源端子VSSに入力される。単位回路SR1、SR3、・・・、SRn−1の出力端子OUTからは、それぞれ、出力信号SROUT1、SROUT3、・・・、SROUTn−1が出力され、出力信号SROUT1、SROUT3、・・・、SROUTn−1は、それぞれ、ゲートバスラインG1、G3、・・・、Gn−1に出力される。また各出力信号は、二段後(シフトレジスタ73a内で考えると一段後)の単位回路の入力端子INaと、四段前(シフトレジスタ73a内で考えると二段前)の単位回路の入力端子INbとに入力される。
シフトレジスタ73bには、スタートパルスSP2と、エンドパルスEP2と、2相のクロック信号CK3、CK4と、ローレベル電位VSSとが供給される。スタートパルスSP2は、シフトレジスタ73b内で初段目の単位回路SR2の入力端子INaに入力される。エンドパルスEP2は、シフトレジスタ73b内で最終段目の単位回路SRnの入力端子INbに入力される。クロック信号CK3は、シフトレジスタ73b内で奇数段目の単位回路のクロック端子CKAと、シフトレジスタ73b内で偶数段目の単位回路のクロック端子CKBとに入力される。クロック信号CK4は、シフトレジスタ73b内で偶数段目の単位回路のクロック端子CKAと、シフトレジスタ73b内で奇数段目の単位回路のクロック端子CKBとに入力される。ローレベル電位VSSは、シフトレジスタ73b内の全ての単位回路の電源端子VSSに入力される。単位回路SR2、SR4、・・・、SRnの出力端子OUTからは、それぞれ、出力信号SROUT2、SROUT4、・・・、SROUTnが出力され、出力信号SROUT2、SROUT4、・・・、SROUTnは、それぞれ、ゲートバスラインG2、G4、・・・、Gnに出力される。また各出力信号は、二段後(シフトレジスタ73b内で考えると一段後)の単位回路の入力端子INaと、四段前(シフトレジスタ73b内で考えると二段前)の単位回路の入力端子INbとに入力される。
なお、ローレベル電位VSSは、nチャネル型のTFTを確実にオフ状態にする観点からは負の電位であることが好ましいが、画素用TFT4としてpチャネル型のTFTに使用する場合には、正の電位であってもよい。
図6に示すように、各単位回路は、nチャネル型のTFTであるトランジスタTr1〜Tr4と、コンデンサ(以下、ブートストラップ・コンデンサとも言う。)CB1とを含んでいる。以下、トランジスタTr1を出力トランジスタTr1とも言う。
出力トランジスタTr1は、ドレインがクロック端子CKAに接続されており、ソースが出力端子OUTに接続されている。トランジスタTr2は、ドレインとゲートが入力端子INaに接続されており、ソースが出力トランジスタTr1のゲートに接続されている。ブートストラップ・コンデンサCB1は、出力トランジスタTr1のゲート及びソースの間に設けられており、一方の端子が出力トランジスタTr1のゲートに接続されており、他方の端子が出力端子OUTに接続されている。トランジスタTr3は、ドレインが出力端子OUTに接続されており、ゲートがクロック端子CKBに接続されており、ソースが電源端子VSSに接続されている。トランジスタTr4は、ドレインが出力トランジスタTr1のゲートに接続されており、ゲートが入力端子INbに接続されており、ソースが電源端子VSSに接続されている。
出力トランジスタTr1は、クロック端子CKAと出力端子OUTとの間に設けられており、ゲート電位に応じてクロック信号を通過させるか否かを切り替えるトランジスタ(伝送ゲート)として機能する。また、出力トランジスタTr1のゲートは、出力端子OUT側の導通端子(ソース)と容量結合されている。このため、後述するように、出力トランジスタTr1がオン状態で、クロック端子CKAに入力されるクロック信号CK1又はCK3(以下、クロック信号CKAとも言う。)がハイレベルとなる期間では、出力トランジスタTr1のゲート電位はクロック信号CKAのハイレベル電位よりも高くなる。以下、出力トランジスタTr1のゲートが接続されたノードをnetAという。
図7及び8に、シフトレジスタ73a、73bのタイミングチャートを示す。図7には、各シフトレジスタ内で奇数段目の単位回路の入出力信号及びノードnetAの電圧変化が図示されている。
図7に示すように、各シフトレジスタ内で奇数段目の単位回路には、クロック端子CKAを介してクロック信号CK1又はCK3が入力され、クロック端子CKBを介してクロック信号CK2又はCK4が入力される。各クロック信号CK1〜CK4の電位がハイレベルの期間は、1/2周期と略同じである。クロック信号CK2は、クロック信号CK1を1/2周期だけ、クロック信号CK3は、クロック信号CK1を1/4周期だけ、クロック信号CK4は、クロック信号CK2を1/4周期だけ、それぞれ、遅延させた信号である。
スタートパルスSP1及びSP2は、それぞれ、シフト動作の開始前に、クロック信号CK2及びCK4の電位がハイレベルの期間と同じ長さの時間だけハイレベルになる。エンドパルスEP1及びEP2(図7及び8では図示せず)は、それぞれ、シフト動作の終了後に、クロック信号CK2及びCK4の電位がハイレベルの期間と同じ長さの時間だけハイレベルになる。
図7を参照して、各シフトレジスタ内で奇数段目の単位回路の動作について説明する。
まず、入力端子INaに入力される信号(スタートパルスSP1、SP2、又は、前々段(各シフトレジスタ内で考えると一段前)の単位回路の出力信号。以下、入力信号INaとも言う。)がローレベルからハイレベルに変化すると、ダイオード接続されたトランジスタTr2を介してノードnetAの電位もハイレベルに変化し、出力トランジスタTr1はオン状態になる。
まず、入力端子INaに入力される信号(スタートパルスSP1、SP2、又は、前々段(各シフトレジスタ内で考えると一段前)の単位回路の出力信号。以下、入力信号INaとも言う。)がローレベルからハイレベルに変化すると、ダイオード接続されたトランジスタTr2を介してノードnetAの電位もハイレベルに変化し、出力トランジスタTr1はオン状態になる。
次に、入力信号INaがローレベルに変化すると、トランジスタTr2はオフ状態になり、ノードnetAはフローティング状態になるが、出力トランジスタTr1はオン状態を保つ。
次に、クロック信号CKA(クロック信号CK1又はCK3)がローレベルからハイレベルに変化すると、ブートストラップ・コンデンサCB1が充電され、ブートストラップ効果によってノードnetAの電位はクロック信号CKAの振幅Vck(=(ハイレベル電位VGH)−(ローレベル電位VGL))の2倍程度まで上昇する。出力トランジスタTr1のゲート電位が充分に高いので、出力トランジスタTr1のソース・ドレイン間の抵抗が小さくなり、クロック信号CKAは出力トランジスタTr1を電圧降下することなく通過する。
クロック信号CKAがハイレベルの間、ノードnetAの電位はVckの2倍程度になり、出力信号SROUTはハイレベルになる。
次に、クロック信号CKAがローレベルに変化すると、ノードnetAの電位はハイレベルになる。同時に、クロック端子CKBに入力されるクロック信号CK2又はCK4(以下、クロック信号CKBとも言う。)がハイレベルに変化することにより、トランジスタTr3がオン状態になり出力端子OUTにローレベル電位VSSが印加される。これらの結果、出力信号SROUTはローレベルになる。
次に、入力端子INbに入力される信号(エンドパルスEP1、EP2、又は、四段後(各シフトレジスタ内で考えると二段後)の単位回路の出力信号。以下、入力信号INbとも言う。)がローレベルからハイレベルに変化すると、トランジスタTr4はオン状態になる。トランジスタTr4がオン状態になると、ノードnetAにはローレベル電位VSSが印加され、ノードnetAの電位はローレベルに変化し、出力トランジスタTr1はオフ状態になる。
次に、入力信号INbがローレベルに変化すると、トランジスタTr4はオフ状態になる。このとき、ノードnetAはフローティング状態になるが、出力トランジスタTr1はオフ状態を保つ。入力信号INaが次のハイレベルになるまで、理想的には、出力トランジスタTr1はオフ状態を保ち、出力信号SROUTはローレベルを保つ。
そして、トランジスタTr3は、クロック信号CKBがハイレベルの時にオン状態になる。このため、クロック信号CKBがハイレベルになるたびに、出力端子OUTにはローレベル電位VSSが印加される。このようにトランジスタTr3は、出力端子OUTを繰り返しローレベル電位VSSに設定し、出力信号SROUTを安定化させる機能を有する。
偶数段目の単位回路についても、奇数段目の単位回路と同様に動作する。
以上の結果、図8に示すように、ゲートバスラインG1、G2、G3、・・・に順次、ゲートパルスが出力されていく。
次に、図9〜14を参照して、本実施形態の液晶ディスプレイの額縁領域における構成について説明する。
図9に示すように、各ゲートドライバ内には、上述のゲートバスライン13と直交する方向に延在する配線群78が設けられている。配線群78は、ローレベル電位VSSに設定されている配線74と、クロック信号CK1又はCK3を伝送する配線75と、クロック信号CK2又はCK4を伝送する配線76とを含んでいる。各配線内には、スリット状の開口部が形成されている。
出力トランジスタTr1及びブートストラップ・コンデンサCB1は、互いに隣接して配置されている。トランジスタTr2〜Tr4は、互いに隣接して配置されている。トランジスタTr2〜Tr4が配置されている領域(以下、制御素子領域とも言う。)77は、配線群78及び出力トランジスタTr1の間に位置している。出力トランジスタTr1及びブートストラップ・コンデンサCB1は、制御素子領域77及び配線群78の端部10a側(表示領域7の反対側)に配置されている。
図10に示すように、アレイ基板10は、太い破線に挟まれた帯状の領域(以下、シール塗布領域とも言う。)63を含んでおり、シール62は、シール塗布領域63からはみ出さないようにしてシール塗布領域63上に帯状に形成されている。シール塗布領域63は、一方の端部がブートストラップ・コンデンサCB1とアレイ基板10の端部10aとの間の領域内に設定され、他方の端部が配線74及び表示領域7の間の領域内に設定されている。また、シール塗布領域63は、トランジスタTr2〜Tr4及び配線74〜76(配線群78)が配置されている領域65と、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64とを含んでいる。領域65は、上記第1領域に相当し、領域64は、上記第2領域に相当する。このように、本実施形態では、比較形態1とは異なり、シール塗布領域63内に出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている。
シール62は、出力トランジスタTr1の一部又は全部と、制御素子領域77の一部の領域又は全領域とを少なくとも覆うように配置されている。シール塗布領域63からはみ出さない限り、これら以外の領域をシール62が覆うか否かは特に限定されない。例えば、シール62は、出力トランジスタTr1の一部又は全部と、制御素子領域77の全領域と、配線76の一部又は全部とを覆うように配置されてもよいし、ブートストラップ・コンデンサCB1の一部又は全部と、出力トランジスタTr1の全部と、制御素子領域77の全領域と、配線76の全部と、配線75の一部又は全部と、を覆うように配置されてもよいし、ブートストラップ・コンデンサCB1の一部又は全部と、出力トランジスタTr1の全部と、制御素子領域77の全領域と、配線76の全部と、配線75の全部と、配線74の一部又は全部と、を覆うように配置されてもよい。このように、シール62は、液晶層61に隣接する第1部分と、第1部分に隣接する第2部分とを含み、第1部分は、領域65上に配置され、第2部分は、領域64上に配置されている。
各トランジスタTr1〜Tr4は、ボトムゲート型の薄膜トランジスタであり、なかでも出力トランジスタTr1は、そのサイズが大きく、櫛歯状のソース・ドレイン構造を有する。これにより、大きな、例えば数十μm〜数百mm程度のチャネル幅を確保している。
図11に示すように、アレイ基板10は、透明な(透光性を有する)絶縁基板11を含んでおり、出力トランジスタTr1は、絶縁基板11上のゲート電極41と、ゲート電極41上のゲート絶縁膜42と、ゲート絶縁膜42上のi層(半導体活性層)43と、i層43上のn+層44と、n+層44上に各々設けられたソース電極45及びドレイン電極46とを有している。ソース電極45及びドレイン電極46は各々、複数の櫛歯部を有しており、ソース電極45及びドレイン電極46は、互いに櫛歯部が噛み合うように対向して配置されている。
図12に示すように、ブートストラップ・コンデンサCB1は、絶縁基板11上の第1電極31と、第1電極31上に設けられ、出力トランジスタTr1と共用されているゲート絶縁膜42と、ゲート絶縁膜42上の第2電極32とを有している。
アレイ基板10及び対向基板50は、光透過性を有するため、絶縁基板11、51の材料としては、主に、ガラス、石英ガラス、窒化ケイ素等の無機物や、アクリル樹脂等の有機高分子化合物(樹脂)等が利用される。好適には、厚み0.7mm程度の石英ガラスが挙げられる。
ゲート電極41及び第1電極31は、モリブデン(Mo)、チタン(Ti)、アルミニウム(Al)、銅(Cu)、これらの合金等の材料を含む同じ導電膜から形成されている。ゲート電極41及び第1電極31は、これらの導電膜の積層膜から形成されてもよい。好適には、Alが用いられる。ゲート絶縁膜42は、窒化シリコン、酸化シリコン等の無機絶縁材料を含む透明な(透光性を有する)絶縁膜から形成されている。ゲート絶縁膜42は、これらの絶縁膜の積層膜を用いて形成されてもよい。i層(半導体活性層)43は、アモルファスシリコンから形成されており、n+層44は、不純物(例えばリン)を含有するアモルファスシリコンから形成されている。ソース電極45、ドレイン電極46及び第2電極32は、Mo、Ti、Al、Cu、これらの合金等の材料を含む同じ導電膜から形成されている。ソース電極45、ドレイン電極46及び第2電極32は、これらの導電膜の積層膜から形成されてもよい。
ソース電極45、ドレイン電極46及び第2電極32上には、パッシベーション膜として機能する透明な(透光性を有する)絶縁膜47が形成されている。絶縁膜47は、窒化シリコン膜、酸化シリコン膜等の無機絶縁膜から形成されている。なお、絶縁膜47は、これらの無機絶縁膜の積層膜を用いて形成されてもよい。絶縁膜47上には、平坦化膜として機能する透明な(透光性を有する)絶縁膜48が形成されている。絶縁膜48は、有機絶縁膜から形成されている。有機絶縁膜の材料としては、感光性アクリル樹脂等の感光性樹脂が挙げられる。
なお、トランジスタTr2〜4は、出力トランジスタTr1と平面構造が異なるだけであり、その断面構造は、出力トランジスタTr1と同様である。また、各図中、斜線が付された部材と、ゲート電極41及び第1電極31とは、同じ導電膜から形成されており、ドット状の模様が付された部材と、ソース電極45、ドレイン電極46及び第2電極32とは、同じ導電膜から形成されている。更に、各図中、斜線が付された部材とドット状の模様が付された部材とが互いに重なる領域内に配置された白塗りの四角形の領域は、両部材を互いに接続するためのコンタクトホールを示している。
また、画素用TFT4は、出力トランジスタTr1〜Tr4と同様にボトムゲート型の薄膜トランジスタであり、同じ工程を経て出力トランジスタTr1〜Tr4と一緒に形成される。
更に、表示領域7内において、絶縁膜48上には上述の画素電極9が形成されている。画素電極9は、絶縁膜47、48を貫通するコンタクトホール(図示せず)を通して画素用TFT4のドレイン電極(図示せず)に電気的に接続されている。画素電極9は、ITO、SnO2、IZO等の透明導電材料(光透過性を有する導電材料)から形成されている。
次に、本実施形態の液晶ディスプレイの製造方法について説明する。
本実施形態の液晶ディスプレイは、一般的な方法により製造することができるが、より詳細には、まず、複数のアレイ基板10に分断される前の基板(以下、アレイ用マザーガラスとも言う。)と、複数の対向基板50に分断される前の基板(CF用マザーガラスとも言う。)とを通常の方法により各々作製する。
本実施形態の液晶ディスプレイは、一般的な方法により製造することができるが、より詳細には、まず、複数のアレイ基板10に分断される前の基板(以下、アレイ用マザーガラスとも言う。)と、複数の対向基板50に分断される前の基板(CF用マザーガラスとも言う。)とを通常の方法により各々作製する。
アレイ用マザーガラス及びCF用マザーガラスを作製した後、図13に示すように、ステップS11〜S19を行う。
まず、ステップS11(基板洗浄工程)において、アレイ用マザーガラス及びCF用マザーガラスを洗浄する。
なお、ステップS11とステップS12の間にデガス工程を実施してもよい。デガス工程では、アレイ用マザーガラス及びCF用マザーガラスを加熱し、これらのマザーガラスから有機溶剤、ガス等の不要な物質を除去する
次に、ステップS12(配向膜形成工程)において、アレイ用マザーガラス及びCF用マザーガラス上にそれぞれ配向膜を形成する。配向膜の材料としては、ポリイミド等の有機材料やシリコン酸化物等の無機材料が挙げられる。
次に、ステップS13(ラビング工程)では、各配向膜にラビング処理を施す。なお、液晶層61中の液晶分子の配向状態によってはステップS13を省略してもよい。また、ラビング処理に代えて、ラビング処理以外の配向処理、例えば光配向処理を施してもよい。
次に、ステップS14(シール塗布工程)において、スクリーン印刷法、ディスペンサ描画法等の方法により、アレイ用マザーガラス及びCF用マザーガラスのいずれかに硬化前のシールの材料(以下、シール材とも言う。)を塗布する。シール材は、ペースト状であり、閉じた環状に塗布される。このシール材は、硬化性(例えば紫外線硬化性)及び熱硬化性を有する材料(以下、光・熱併用型シール材とも言う。)であり、一般的には、アクリル樹脂及び/又はエポキシ樹脂を含む。光・熱併用型シール材の具体例としては、例えば、エポキシアクリル系樹脂を主成分とするフォトレックSシリーズ(積水化学工業社製)が挙げられる。シール材は、好ましくは、ディスペンサ描画法により塗布される。
次に、ステップS15(液晶材料滴下及び貼り合わせ工程)において、シール材が塗布されたマザーガラス、塗布されていないマザーガラス、又は、両方のマザーガラス上に液晶材料を滴下し、そして、両マザーガラスを互いに貼り合わせる。両マザーガラスの貼り合わせは、大気圧よりも低い環境下(例えば真空下)で行われる。貼り合わせの後、両マザーガラスは大気圧下に置かれる。液晶材料は、好ましくは、CF用マザーガラス上に滴下される。
次に、ステップS16(シール仮硬化工程)において、アレイ用マザーガラス側からシール材に光を照射し、シール材をある程度まで硬化(仮硬化)させる。このとき、出力トランジスタTr1及びブートストラップ・コンデンサCB1によって光が遮られるため、出力トランジスタTr1及びブートストラップ・コンデンサCB1上においては、シール材に照射される光が不足し、シール材はほとんど仮硬化しない。しかしながら、トランジスタTr2〜Tr4及び配線74〜76が配置されている領域65には多くの透光領域が含まれるため、シール材は、領域65上においては充分に仮硬化することができる。また、仮硬化したシール材部分(上記第1部分に対応する部分)は、表示領域7のより近く配置され、仮硬化しなかったシール材部分(上記第2部分に対応する部分)は、アレイ基板10の端部10aのより近くに配置されている。そのため、仮硬化しなかったシール材部分が液晶層に接触するのを防止することができ、その結果、シール材成分が液晶層に溶解及び拡散するのを防止することができる。なお、アレイ基板10側から光を照射するのは、対向基板50にはBM52が形成されているためである。照射する光の種類は特に限定されず、例えば、紫外線を含む光が挙げられる。好ましくは、紫外線を用いる。
次に、ステップS17(シール本硬化工程)において、貼り合わされたマザーガラスを加熱する。この加熱によりシール材を更に硬化(本硬化)させる。この工程でシール材の全部が硬化する。そのため、シール材は、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64上において、ステップS16ではほとんど仮硬化せず、ステップS17で本硬化する。他方、シール材は、トランジスタTr2〜Tr4及び配線74〜76が配置されている領域65上において、ステップS16で仮硬化し、かつ、ステップS17で本硬化する。
このように本実施形態では、仮硬化及び本硬化するシール材部分(上記第1部分に対応する部分)を表示領域7のより近く配置し、仮硬化せず、本硬化するシール材部分(上記第2部分に対応する部分)をアレイ基板10の端部10aのより近くに配置している。
また、特許文献11に記載の技術においては基板同士を貼り合わせる前にシール材を仮硬化させる必要があったが、本実施形態では、マザーガラス同士を貼り合わせた後にシール材を仮硬化させている。そのため、ごみ等の異物が液晶層に混入するのを防止することができる。更に、本実施形態では、仮硬化のためのマスクも必要ない。そのため、製造コストを削減することができる。
なお、ステップS16、S17における光照射及び熱処理の条件は、シール材の特性に合わせて適宜設定できるが、フォトレックSシリーズを用いた場合は、例えば、10J前後の紫外線を照射し、120℃で60分間、熱処理を行う。
次に、ステップS18(分断工程)において、貼り合わされたマザーガラスをパネル分断線で分断し、複数の液晶セルに分割する。
次に、ステップS19(検査工程)において、液晶セルについて点灯検査等の検査を行い、液晶セルの品質状態を確認する。
その後、液晶セルの両表面上に、偏光板及び位相板(任意)を貼り付けた後、ソースドライバ5を実装して、液晶パネル1が完成する。そして、液晶パネル1にフレキシブル基板を接続し、制御部及びバックライトユニットを取り付け、これらを筐体に収納することにより、実施形態1の液晶ディスプレイが完成する。
本実施形態では、出力トランジスタTr1及びブートストラップ・コンデンサCB1は、アレイ基板10の端部10aと制御素子領域77との間の領域内に配置されている。そのため、制御素子領域77の各トランジスタと配線群78とを出力トランジスタTr1及びブートストラップ・コンデンサCB1の表示領域7側に配置することができる。また、トランジスタTr2〜Tr4及び配線74〜76が配置されている領域65上においてシール材を仮硬化及び本硬化させることができ、他方、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64上においてシール材を本硬化させることができる。以上の結果、シール本硬化工程を終えるまでにシール材成分が液晶層に溶解するのを抑制することができる。また、シール塗布領域63を広く設定することができる。更に、液晶漏れが発生するのを抑制することができる。したがって、品質上の不具合の発生を低減することができ、かつ、基板間の接着強度を向上することができる。
なお、各素子の大きさ及び各配線の太さは特に限定されず、適宜設定することができるが、例えは、図14に示す値を適用することができる。なお、配線74、75の太さは、配線76と実質的に同じである。また、配線74及び配線75の間隔は、30μmに設定することができる。また、出力トランジスタのピッチは、単位回路又はゲートバスラインのピッチと実質的に等しい。更に、素子間、又は、素子及び配線の間を接続する配線の幅に関しては、例えば、10μmに設定することができる。
図14に示された場合では、トランジスタTr2〜Tr4、配線76及び配線75を含む領域Aにおいて遮光される面積の割合を概算すると、略25%(=(105×70+50×70+30×60+20×20×6×コンタクトが6個+30×200×配線の線状部分が4本)/(800×200)=39050/160000)である。他方、出力トランジスタTr1及びブートストラップ・コンデンサCB1を含む領域Bにおいて遮光される面積の割合を概算すると、略80%(=(80×190+200×160)/(300×200)=47200/600)である。このように、領域Aにおいて遮光される面積の割合は、50%以下であることが好ましく、領域Bにおいて遮光される面積の割合は、50%より大きいことが好ましい。
(実施形態2)
実施形態2の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なるが異なることを除いて、実施形態1の液晶ディスプレイと実質的に同じである。
実施形態2の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なるが異なることを除いて、実施形態1の液晶ディスプレイと実質的に同じである。
実施形態1では、配線群78は、トランジスタTr2〜Tr4(制御素子領域77)及び表示領域7の間の領域内に配置されていた。他方、本実施形態では、図15に示すように、トランジスタTr2〜Tr4(制御素子領域77)が配線群78及び表示領域7の間の領域内に配置されている。実施形態1、2は、配線群78及びトランジスタTr2〜Tr4(制御素子領域77)が、表示領域7及び出力トランジスタTr1の間の領域内に配置されているという点で共通の特徴を有する。
アレイ基板10は、太い破線に挟まれた帯状の領域(以下、シール塗布領域とも言う。)63を含んでおり、シール62は、シール塗布領域63からはみ出さないようにしてシール塗布領域63上に帯状に形成されている。シール塗布領域63は、一方の端部がブートストラップ・コンデンサCB1とアレイ基板10の端部10aとの間の領域内に設定され、他方の端部がトランジスタTr2〜Tr4(制御素子領域77)と表示領域7との間の領域内に設定されている。また、シール塗布領域63は、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64と、トランジスタTr2〜Tr4(制御素子領域77)及び配線74〜76(配線群78)が配置されている領域66とを含んでいる。領域66は、上記第1領域に相当し、領域64は、上記第2領域に相当する。このように、本実施形態では、比較形態1とは異なり、シール塗布領域63内に出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている。
シール62は、出力トランジスタTr1の一部又は全部と、配線群78の一部又は全部とを少なくとも覆うように配置されている。シール塗布領域63からはみ出さない限り、これら以外の領域をシール62が覆うか否かは特に限定されない。例えば、シール62は、出力トランジスタTr1の全部と、配線群78の全部と、制御素子領域77の一部の領域又は全領域を覆うように配置されてもよいし、ブートストラップ・コンデンサCB1の一部又は全部と、出力トランジスタTr1の全部と、配線群78の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよい。このように、シール62は、液晶層61に隣接する第1部分と、第1部分に隣接する第2部分とを含み、第1部分は、領域66上に配置され、第2部分は、領域64上に配置されている。
本実施形態では、実施形態1と同様に、出力トランジスタTr1及びブートストラップ・コンデンサCB1は、アレイ基板10の端部10aと制御素子領域77との間の領域内に配置されている。したがって、本実施形態においても、品質上の不具合の発生を低減することができ、かつ、基板間の接着強度を向上することができる。
なお、実施形態1、2の各々においては、出力トランジスタTr1及びブートストラップ・コンデンサCB1の配置場所が互いに入れ替わっていてもよい。
(実施形態3)
実施形態3の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なることを除いて、実施形態1の液晶ディスプレイと実質的に同じである。
実施形態3の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なることを除いて、実施形態1の液晶ディスプレイと実質的に同じである。
本実施形態では、図16に示すように、トランジスタTr2〜Tr4(制御素子領域77)は、アレイ基板10の端部10aと、ブートストラップ・コンデンサCB1との間の領域内に配置されている。
アレイ基板10は、太い破線に挟まれた帯状の領域(以下、シール塗布領域とも言う。)63を含んでおり、シール62は、シール塗布領域63からはみ出さないようにしてシール塗布領域63上に帯状に形成されている。シール塗布領域63は、一方の端部が制御素子領域77とアレイ基板10の端部10aとの間の領域内に設定され、他方の端部が配線74及び表示領域7の間の領域内に設定されている。また、シール塗布領域63は、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64と、トランジスタTr2〜Tr4が配置されている領域67と、配線74〜76(配線群78)が配置されている領域68とを含んでいる。領域68は、上記第1領域に相当し、領域64は、上記第2領域に相当する。このように、本実施形態では、比較形態1とは異なり、シール塗布領域63内に出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている。
シール62は、出力トランジスタTr1の一部又は全部と、配線76の一部又は全部とを少なくとも覆うように配置されている。シール塗布領域63からはみ出さない限り、これら以外の領域をシール62が覆うか否かは特に限定されない。例えば、シール62は、ブートストラップ・コンデンサCB1の一部又は全部と、出力トランジスタTr1の全部と、配線76の全部とを覆うように配置されてもよいし、制御素子領域77の一部の領域又は全領域と、ブートストラップ・コンデンサCB1の全部と、出力トランジスタTr1の全部と、配線76の全部と、配線75の一部又は全部とを覆うように配置されてもよいし、制御素子領域77の一部の領域又は全領域と、ブートストラップ・コンデンサCB1の全部と、出力トランジスタTr1の全部と、配線76の全部と、配線75の全部と、配線74の一部又は全部とを覆うように配置されてもよい。このように、シール62は、液晶層61に隣接する第1部分と、第1部分に隣接する第2部分とを含み、第1部分は、領域68上に配置され、第2部分は、領域64上に配置されている。
本実施形態では、出力トランジスタTr1及びブートストラップ・コンデンサCB1は、アレイ基板10の端部10aと配線76との間の領域内に配置されている。そのため、配線群78を出力トランジスタTr1及びブートストラップ・コンデンサCB1の表示領域7側に配置することができる。また、配線74〜76が配置されている領域68上においてシール材を仮硬化及び本硬化させることができ、他方、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64上においてシール材を本硬化させることができる。以上の結果、シール本硬化工程を終えるまでにシール材成分が液晶層に溶解するのを抑制することができる。また、シール塗布領域63を広く設定することができる。更に、液晶漏れが発生するのを抑制することができる。したがって、実施形態1と同様に、品質上の不具合の発生を低減することができ、かつ、基板間の接着強度を向上することができる。
ただし、本実施形態では、仮硬化及び本硬化するシール材部分が分離して配置されている点で、実施形態1とは異なる。
(実施形態4)
実施形態4の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なることを除いて、実施形態3の液晶ディスプレイと実質的に同じである。
実施形態4の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なることを除いて、実施形態3の液晶ディスプレイと実質的に同じである。
実施形態3では、トランジスタTr2〜Tr4(制御素子領域77)は、アレイ基板10の端部10aと、ブートストラップ・コンデンサCB1との間の領域内に配置されていた。他方、本実施形態では、図17に示すように、配線群78がアレイ基板10の端部10aと、出力トランジスタTr1との間の領域内に配置されている。実施形態3、4は、出力トランジスタTr1及びブートストラップ・コンデンサCB1が、配線群78及びトランジスタTr2〜Tr4(制御素子領域77)の間の領域内に配置されているという点で共通の特徴を有する。
アレイ基板10は、太い破線に挟まれた帯状の領域(以下、シール塗布領域とも言う。)63を含んでおり、シール62は、シール塗布領域63からはみ出さないようにしてシール塗布領域63上に帯状に形成されている。シール塗布領域63は、一方の端部が配線74及び端部10aの間に設定され、他方の端部がトランジスタTr2〜Tr4(制御素子領域77)と表示領域7との間の領域内に設定されている。シール塗布領域63は、出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている領域64と、トランジスタTr2〜Tr4が配置されている領域67と、配線74〜76(配線群78)が配置されている領域68とを含んでいる。領域67は、上記第1領域に相当し、領域64は、上記第2領域に相当する。このように、本実施形態では、比較形態1とは異なり、シール塗布領域63内に出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている。
シール62は、ブートストラップ・コンデンサCB1の一部又は全部と、制御素子領域77の一部の領域又は全領域とを少なくとも覆うように配置されている。シール塗布領域63からはみ出さない限り、これら以外の領域をシール62が覆うか否かは特に限定されない。例えば、シール62は、出力トランジスタTr1の一部又は全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよいし、配線76の一部又は全部と、出力トランジスタTr1の全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよいし、配線75の一部又は全部と、配線76の全部と、出力トランジスタTr1の全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよいし、配線74の一部又は全部と、配線75の全部と、配線76の全部と、出力トランジスタTr1の全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよい。このように、シール62は、液晶層61に隣接する第1部分と、第1部分に隣接する第2部分とを含み、第1部分は、領域67上に配置され、第2部分は、領域64上に配置されている。
本実施形態では、実施形態1と同様に、出力トランジスタTr1及びブートストラップ・コンデンサCB1は、アレイ基板10の端部10aと制御素子領域77との間の領域内に配置されている。したがって、本実施形態においても、品質上の不具合の発生を低減することができ、かつ、基板間の接着強度を向上することができる。
また、配線群78は、アレイ基板10の端部10aと、出力トランジスタTr1との間の領域内に配置されている。そのため、外部から侵入する静電気からトランジスタTr1〜Tr4を配線群78によって保護することができる。
なお、実施形態3、4の各々においては、出力トランジスタTr1及びブートストラップ・コンデンサCB1の配置場所が互いに入れ替わっていてもよい。
(実施形態5)
実施形態5の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なることを除いて、実施形態1の液晶ディスプレイと実質的に同じである。
実施形態5の液晶ディスプレイは、シフトレジスタ中の素子及び配線のレイアウトが異なることを除いて、実施形態1の液晶ディスプレイと実質的に同じである。
本実施形態では、図18に示すように、トランジスタTr2〜Tr4(制御素子領域77)は、表示領域7と、ブートストラップ・コンデンサCB1との間の領域内に配置されており、配線群78は、出力トランジスタTr1及びブートストラップ・コンデンサCB1の間の領域内に配置されている。
アレイ基板10は、太い破線に挟まれた帯状の領域(以下、シール塗布領域とも言う。)63を含んでおり、シール62は、シール塗布領域63からはみ出さないようにしてシール塗布領域63上に帯状に形成されている。シール塗布領域63は、一方の端部が出力トランジスタTr1とアレイ基板10の端部10aとの間の領域内に設定され、他方の端部がトランジスタTr2〜Tr4(制御素子領域77)と表示領域7との間の領域内に設定されている。シール塗布領域63は、出力トランジスタTr1が配置されている領域69と、ブートストラップ・コンデンサCB1が配置されている領域70と、トランジスタTr2〜Tr4が配置されている領域67と、配線74〜76(配線群78)が配置されている領域79とを含んでいる。領域67、79は、上記第1領域に相当し、領域69、70は、上記第2領域に相当する。このように、本実施形態では、比較形態1とは異なり、シール塗布領域63内に出力トランジスタTr1及びブートストラップ・コンデンサCB1が配置されている。
シール62は、(1)出力トランジスタTr1の一部又は全部と、配線74の一部又は全部とを少なくとも覆うように配置されているか、又は、(2)ブートストラップ・コンデンサCB1の一部又は全部と、制御素子領域77の一部の領域又は全領域とを少なくとも覆うように配置されている。また、シール62は、液晶層61に隣接する第1部分と、第1部分に隣接する第2部分とを含でいる。(1)、(2)の各場合において、シール塗布領域63からはみ出さず、かつ、第1部分がブートストラップ・コンデンサCB1上に配置されない限り、上記以外の領域をシール62が覆うか否かは特に限定されない。
(1)の場合、例えば、シール62は、出力トランジスタTr1の全部と、配線群78の全部とを覆うように配置されてもよいし、出力トランジスタTr1の一部又は全部と、配線群78の全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよい。
(2)の場合、例えば、シール62は、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の全領域とを覆うように配置されてもよいし、配線群78の一部又は全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよいし、出力トランジスタTr1の一部又は全部と、配線群78の全部と、ブートストラップ・コンデンサCB1の全部と、制御素子領域77の一部の領域又は全領域とを覆うように配置されてもよい。
本実施形態では、出力トランジスタTr1は、アレイ基板10の端部10aと配線群78との間の領域内に配置されており、ブートストラップ・コンデンサCB1は、アレイ基板10の端部10aと制御素子領域77との間の領域内に配置されている。そのため、配線群78を出力トランジスタTr1の表示領域7側に配置することができ、また、制御素子領域77をブートストラップ・コンデンサCB1の表示領域7側に配置することができる。また、トランジスタTr2〜Tr4が配置されている領域67上と、配線群78が配置されている領域79上とにおいてシール材を仮硬化及び本硬化させることができる。他方、出力トランジスタTr1が配置されている領域69上と、ブートストラップ・コンデンサCB1が配置されている領域70上においてシール材を本硬化させることができる。以上の結果、シール本硬化工程を終えるまでにシール材成分が液晶層に溶解するのを抑制することができる。また、シール塗布領域63を広く設定することができる。更に、液晶漏れが発生するのを抑制することができる。したがって、実施形態1と同様に、品質上の不具合の発生を低減することができ、かつ、基板間の接着強度を向上することができる。
ただし、本実施形態では、仮硬化及び本硬化するシール材部分が分離して配置されている点で、実施形態1とは異なる。
なお、実施形態5では、出力トランジスタTr1及びブートストラップ・コンデンサCB1の配置場所が互いに入れ替わっていてもよく、また、制御素子領域77及び配線群78の配置場所が互いに入れ替わっていてもよい。
以下、実施形態1〜5の種々の変形例について説明する。
各TFTの半導体材料は特に限定されず、適宜、選択することができる。例えば、シリコン等の14属元素の半導体、酸化物半導体等が挙げられる。更に、各TFTの半導体材料の結晶性は特に限定されず、単結晶、多結晶、非晶質、又は、微結晶であってもよく、これらの2種以上の結晶構造を含んでもよい。しかしながら、出力トランジスタがアモルファスシリコンを含む場合、その駆動能力を大きくする観点から、出力トランジスタのチャネル幅と、ブートストラップ・コンデンサのサイズとは特に大きくなる。したがって、出力トランジスタがアモルファスシリコンを含む場合に、品質上の不具合の発生を低減することができる効果やシールの接着強度を向上することができるといった効果を顕著に発揮することができる。なお、酸化物半導体は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、アルミニウム(Al)及びシリコン(Si)からなる群より選ばれる少なくとも一種の元素と、酸素(O)とを含むことが好ましく、In、Ga、Zn及びOを含むことがより好ましい。
各TFTの半導体材料は特に限定されず、適宜、選択することができる。例えば、シリコン等の14属元素の半導体、酸化物半導体等が挙げられる。更に、各TFTの半導体材料の結晶性は特に限定されず、単結晶、多結晶、非晶質、又は、微結晶であってもよく、これらの2種以上の結晶構造を含んでもよい。しかしながら、出力トランジスタがアモルファスシリコンを含む場合、その駆動能力を大きくする観点から、出力トランジスタのチャネル幅と、ブートストラップ・コンデンサのサイズとは特に大きくなる。したがって、出力トランジスタがアモルファスシリコンを含む場合に、品質上の不具合の発生を低減することができる効果やシールの接着強度を向上することができるといった効果を顕著に発揮することができる。なお、酸化物半導体は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、アルミニウム(Al)及びシリコン(Si)からなる群より選ばれる少なくとも一種の元素と、酸素(O)とを含むことが好ましく、In、Ga、Zn及びOを含むことがより好ましい。
また、各TFTの型はボトムゲート型に特に限定されず、適宜、選択することができる。
更に、額縁領域には、ゲートドライバのTFT以外のTFTが更に配置されていてもよい。
また、上述のレイアウトを満たす単位回路の数と配置場所は特に限定されず、適宜設定することができる。すなわち、少なくとも一つの単位回路が上述のいずれかのレイアウトを含んでいればよく、一部又は全ての単位回路が上述のいずれかのレイアウトを含んでもよい。ただし、上述の効果を特に効果的に発揮する観点からは、全ての単位回路が上述のいずれかのレイアウトを含むことが好ましい。
更に、各ゲートドライバの素子及び配線の種類は、出力トランジスタ及びブートストラップ・コンデンサを除いて、特に限定されず、適宜決定することができる。
そして、実施形態1〜5は、互いに組み合わされてもよく、例えば、異なるレイアウトの単位回路を同じシフトレジスタ内に形成してもよいし、複数のシフトレジスタが互いに異なるレイアウトの単位回路を含んでいてもよい。
1:液晶パネル
2:表示部
3:画素
4:画素用TFT
5:ソースバスライン用の駆動回路(ソースドライバ)
6a、6b:ゲートバスライン用の駆動回路(ゲートドライバ)
7:表示領域
8:額縁領域
9:画素電極
10:アレイ基板
10a:端部
11:絶縁基板
12、S1〜Sm:ソースバスライン
13、G1〜Gn:ゲートバスライン
14:コモン転移用電極
16:共通幹配線
17:コモンバスライン
18、19:引き出し線
25:入力配線
26、27、28、29、30:端子
31:第1電極
32:第2電極
41:ゲート電極
42:ゲート絶縁膜
43:i層(半導体活性層)
44:n+層
45:ソース電極
46:ドレイン電極
47、48:絶縁膜
50:対向基板
51:絶縁基板
52:ブラックマトリクス(BM)
61:液晶層
62:シール
63:シール塗布領域
64〜69、70、79:領域
71:画素アレイ
72:表示制御回路
73a、73b:シフトレジスタ
74〜76:配線
77:制御素子領域
78:配線群
Pij:画素回路
SR1〜SRn:単位回路
INa、INb:入力端子
CKA、CKB:クロック端子
VSS:電源端子
OUT:出力端子
Tr1〜Tr4:トランジスタ
CB1:ブートストラップ・コンデンサ
2:表示部
3:画素
4:画素用TFT
5:ソースバスライン用の駆動回路(ソースドライバ)
6a、6b:ゲートバスライン用の駆動回路(ゲートドライバ)
7:表示領域
8:額縁領域
9:画素電極
10:アレイ基板
10a:端部
11:絶縁基板
12、S1〜Sm:ソースバスライン
13、G1〜Gn:ゲートバスライン
14:コモン転移用電極
16:共通幹配線
17:コモンバスライン
18、19:引き出し線
25:入力配線
26、27、28、29、30:端子
31:第1電極
32:第2電極
41:ゲート電極
42:ゲート絶縁膜
43:i層(半導体活性層)
44:n+層
45:ソース電極
46:ドレイン電極
47、48:絶縁膜
50:対向基板
51:絶縁基板
52:ブラックマトリクス(BM)
61:液晶層
62:シール
63:シール塗布領域
64〜69、70、79:領域
71:画素アレイ
72:表示制御回路
73a、73b:シフトレジスタ
74〜76:配線
77:制御素子領域
78:配線群
Pij:画素回路
SR1〜SRn:単位回路
INa、INb:入力端子
CKA、CKB:クロック端子
VSS:電源端子
OUT:出力端子
Tr1〜Tr4:トランジスタ
CB1:ブートストラップ・コンデンサ
Claims (12)
- 第1基板と、前記第1基板に対向する第2基板と、前記第1基板及び前記第2基板の間に設けられた液晶層及びシールとを備える液晶ディスプレイであって、
前記第1基板は、絶縁基板と、前記絶縁基板上にモノリシック形成されたシフトレジスタと、複数のバスラインと、当該第1基板の第1端部と、表示領域とを含み、
前記シフトレジスタは、多段接続された複数の単位回路と、前記複数の単位回路に接続された配線とを含み、かつ、前記第1端部及び前記表示領域の間の領域内に配置され、
前記複数の単位回路は少なくとも一つは、
クロック信号が入力されるクロック端子と、
対応するバスラインに接続され、出力信号が出力される出力端子と、
ソース及びドレインの一方が前記クロック端子に接続され、前記ソース及び前記ドレインの他方が前記出力端子に接続された第1トランジスタと、
前記第1トランジスタ以外の第2トランジスタと、
第1端子が前記第1トランジスタのゲートに接続され、第2端子が前記出力端子に接続されたコンデンサとを含み、
前記第1トランジスタ及び前記コンデンサは、前記第1端部と、前記第2トランジスタとの間の領域内に配置され、
前記第2トランジスタは、前記表示領域と、前記第1トランジスタ及び前記コンデンサとの間の領域内に配置され、
前記シールは、光硬化性を有する材料の硬化物を含み、
前記第1基板は、前記配線及び/又は前記第2トランジスタが配置された第1領域と、前記第1トランジスタ及び/又は前記コンデンサが配置された第2領域とを含み、
前記シールは、前記液晶層に隣接する第1部分と、前記第1部分に隣接する第2部分とを含み、
前記第1部分は、前記第1領域上に配置され、
前記第2部分は、前記第2領域上に配置される液晶ディスプレイ。 - 前記配線及び前記第2トランジスタは、前記表示領域と、前記第1トランジスタ又は前記コンデンサとの間の領域内に配置される請求項1記載の液晶ディスプレイ。
- 前記配線は、前記第2トランジスタ及び前記表示領域の間の領域内に配置される請求項2記載の液晶ディスプレイ。
- 前記第2トランジスタは、前記配線及び前記表示領域の間の領域内に配置される請求項2記載の液晶ディスプレイ。
- 前記第1トランジスタ及び前記コンデンサは、前記配線及び前記第2トランジスタの間の領域内に配置される請求項1記載の液晶ディスプレイ。
- 前記配線は、前記第1端部と、前記第1トランジスタ又は前記コンデンサとの間の領域内に配置される請求項5記載の液晶ディスプレイ。
- 前記配線は、前記第1トランジスタ及び前記コンデンサの間の領域内に配置される請求項1記載の液晶ディスプレイ。
- 前記シールは、光硬化性及び熱硬化性を有する材料の硬化物を含む請求項1〜7のいずれかに記載の液晶ディスプレイ。
- 前記第2基板は、前記シフトレジスタに対向する遮光部材を有する請求項1〜8のいずれかに記載の液晶ディスプレイ。
- 前記配線には、パルス信号が伝送される請求項1〜9のいずれかに記載の液晶ディスプレイ。
- 前記第1基板は、前記表示領域内に設けられた複数の画素回路を含み、
前記複数の画素回路は各々、画素用トランジスタと、前記画素用トランジスタに接続された画素電極とを含み、
前記複数のバスラインは各々、対応する複数の画素用トランジスタのゲートに接続される請求項1〜10のいずれかに記載の液晶ディスプレイ。 - 前記第1領域の方が前記第2領域よりも遮光される面積の割合が小さい請求項1〜11のいずれかに記載の液晶ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014515585A JP5866439B2 (ja) | 2012-05-16 | 2013-05-09 | 液晶ディスプレイ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112771 | 2012-05-16 | ||
JP2012112771 | 2012-05-16 | ||
PCT/JP2013/063022 WO2013172243A1 (ja) | 2012-05-16 | 2013-05-09 | 液晶ディスプレイ |
JP2014515585A JP5866439B2 (ja) | 2012-05-16 | 2013-05-09 | 液晶ディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013172243A1 JPWO2013172243A1 (ja) | 2016-01-12 |
JP5866439B2 true JP5866439B2 (ja) | 2016-02-17 |
Family
ID=49583649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014515585A Active JP5866439B2 (ja) | 2012-05-16 | 2013-05-09 | 液晶ディスプレイ |
Country Status (7)
Country | Link |
---|---|
US (5) | US10838259B2 (ja) |
EP (1) | EP2851744B1 (ja) |
JP (1) | JP5866439B2 (ja) |
KR (1) | KR101608165B1 (ja) |
CN (1) | CN104285177B (ja) |
MY (1) | MY170285A (ja) |
WO (1) | WO2013172243A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5866439B2 (ja) * | 2012-05-16 | 2016-02-17 | シャープ株式会社 | 液晶ディスプレイ |
KR20150081872A (ko) * | 2014-01-07 | 2015-07-15 | 삼성디스플레이 주식회사 | 표시 장치 |
JP6327450B2 (ja) * | 2014-03-28 | 2018-05-23 | Tianma Japan株式会社 | 液晶表示装置 |
CN104460085B (zh) * | 2014-12-11 | 2017-02-01 | 合肥鑫晟光电科技有限公司 | 用于显示装置的基材、显示装置及其制造方法 |
KR102290915B1 (ko) * | 2014-12-18 | 2021-08-19 | 삼성디스플레이 주식회사 | 게이트 드라이버 및 그것을 포함하는 표시 장치 |
KR102354974B1 (ko) * | 2015-06-22 | 2022-01-25 | 삼성디스플레이 주식회사 | 표시장치 |
CN105448260B (zh) * | 2015-12-29 | 2017-11-03 | 深圳市华星光电技术有限公司 | 一种过流保护电路及液晶显示器 |
CN105609074B (zh) * | 2016-01-25 | 2018-11-06 | 京东方科技集团股份有限公司 | 一种移位寄存器电路、阵列基板和显示装置 |
KR102526508B1 (ko) * | 2016-06-30 | 2023-04-26 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 액정 표시 장치 |
KR102635823B1 (ko) * | 2016-08-31 | 2024-02-08 | 엘지디스플레이 주식회사 | 표시패널 및 이를 이용한 표시장치 |
US10725352B2 (en) * | 2017-01-27 | 2020-07-28 | Sharp Kabushiki Kaisha | Active matrix substrate and display device using same |
CN107479227A (zh) * | 2017-07-06 | 2017-12-15 | 惠科股份有限公司 | 一种电路板及其制作方法 |
CN107527599B (zh) * | 2017-08-16 | 2020-06-05 | 深圳市华星光电半导体显示技术有限公司 | 扫描驱动电路、阵列基板与显示面板 |
JP6983006B2 (ja) * | 2017-08-23 | 2021-12-17 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019101145A (ja) * | 2017-11-30 | 2019-06-24 | シャープ株式会社 | 電子デバイス |
US10622082B2 (en) * | 2017-12-15 | 2020-04-14 | Boe Technology Group Co., Ltd. | Display apparatus and gate-driver-on-array circuit |
KR102403730B1 (ko) * | 2018-01-22 | 2022-05-30 | 삼성전자주식회사 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
CN110148389B (zh) * | 2019-06-06 | 2021-10-12 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动器、显示面板和显示装置 |
CN110415637B (zh) * | 2019-08-29 | 2022-08-26 | 合肥鑫晟光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
CN118053878A (zh) * | 2019-09-10 | 2024-05-17 | 合肥京东方卓印科技有限公司 | 栅极驱动结构、阵列基板及显示装置 |
JP7410152B2 (ja) * | 2019-11-15 | 2024-01-09 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板及び表示装置 |
CN113939866B (zh) * | 2020-03-16 | 2023-04-14 | 京东方科技集团股份有限公司 | 显示基板、制作方法和显示装置 |
WO2021184158A1 (zh) | 2020-03-16 | 2021-09-23 | 京东方科技集团股份有限公司 | 显示基板、制作方法和显示装置 |
CN114667553B (zh) * | 2020-10-23 | 2023-12-26 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
US20230152918A1 (en) * | 2021-11-12 | 2023-05-18 | Novatek Microelectronics Corp. | Display panel and operation method thereof |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805117A (en) * | 1994-05-12 | 1998-09-08 | Samsung Electronics Co., Ltd. | Large area tiled modular display system |
JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
KR100291770B1 (ko) * | 1999-06-04 | 2001-05-15 | 권오경 | 액정표시장치 |
US7023410B2 (en) | 2002-04-08 | 2006-04-04 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
KR101160822B1 (ko) * | 2004-07-27 | 2012-06-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 |
TWI382264B (zh) | 2004-07-27 | 2013-01-11 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及包括此面板之顯示器裝置 |
KR101014172B1 (ko) | 2004-09-13 | 2011-02-14 | 삼성전자주식회사 | 구동유닛 및 이를 갖는 표시장치 |
US20060056267A1 (en) | 2004-09-13 | 2006-03-16 | Samsung Electronics Co., Ltd. | Driving unit and display apparatus having the same |
KR101137737B1 (ko) * | 2004-09-24 | 2012-04-25 | 삼성전자주식회사 | 표시장치 및 이의 제조방법 |
US7880854B2 (en) * | 2005-03-18 | 2011-02-01 | Sharp Kabushiki Kaisha | Panel and method for manufacturing the same |
JP2006276287A (ja) * | 2005-03-28 | 2006-10-12 | Nec Corp | 表示装置 |
JP2007065037A (ja) | 2005-08-29 | 2007-03-15 | Sharp Corp | 液晶表示パネル及び液晶表示パネルの製造方法 |
US7432737B2 (en) * | 2005-12-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
WO2007080813A1 (en) * | 2006-01-07 | 2007-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
KR20080008795A (ko) | 2006-07-21 | 2008-01-24 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
EP1895545B1 (en) * | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP4886488B2 (ja) * | 2006-12-02 | 2012-02-29 | インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド | 液晶表示装置用の液晶パネル |
US20100321372A1 (en) * | 2008-02-19 | 2010-12-23 | Akihisa Iwamoto | Display device and method for driving display |
JP2009210965A (ja) | 2008-03-06 | 2009-09-17 | Citizen Holdings Co Ltd | 液晶光学素子の製造方法 |
US20100283931A1 (en) | 2008-04-17 | 2010-11-11 | Satoshi Horiuchi | Tft array substrate and liquid crystal display device |
WO2009150862A1 (ja) | 2008-06-12 | 2009-12-17 | シャープ株式会社 | Tft、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにtftの成形方法 |
KR101959185B1 (ko) * | 2008-11-28 | 2019-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치 |
KR101385478B1 (ko) * | 2008-12-19 | 2014-04-21 | 엘지디스플레이 주식회사 | 게이트 드라이버 |
TWI792068B (zh) * | 2009-01-16 | 2023-02-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及其電子裝置 |
US9741309B2 (en) * | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
WO2010137197A1 (ja) | 2009-05-28 | 2010-12-02 | シャープ株式会社 | シフトレジスタ |
WO2011036911A1 (ja) | 2009-09-25 | 2011-03-31 | シャープ株式会社 | 液晶表示装置 |
CN102640042B (zh) | 2009-12-04 | 2015-08-05 | 夏普株式会社 | 液晶显示装置 |
WO2011104945A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | 表示装置 |
KR20130094209A (ko) | 2010-04-28 | 2013-08-23 | 샤프 가부시키가이샤 | 시프트 레지스터 및 표시 장치 |
KR101759985B1 (ko) * | 2010-10-20 | 2017-07-21 | 삼성디스플레이 주식회사 | 게이트 구동 장치 및 이를 포함하는 액정 표시 장치 |
MY167330A (en) * | 2012-04-20 | 2018-08-16 | Sharp Kk | Display device |
JP5866439B2 (ja) * | 2012-05-16 | 2016-02-17 | シャープ株式会社 | 液晶ディスプレイ |
-
2013
- 2013-05-09 JP JP2014515585A patent/JP5866439B2/ja active Active
- 2013-05-09 MY MYPI2014003162A patent/MY170285A/en unknown
- 2013-05-09 EP EP13790794.5A patent/EP2851744B1/en active Active
- 2013-05-09 US US14/397,897 patent/US10838259B2/en active Active
- 2013-05-09 CN CN201380025355.XA patent/CN104285177B/zh active Active
- 2013-05-09 WO PCT/JP2013/063022 patent/WO2013172243A1/ja active Application Filing
- 2013-05-09 KR KR1020147030850A patent/KR101608165B1/ko active IP Right Grant
-
2020
- 2020-11-16 US US17/098,685 patent/US11320701B2/en active Active
-
2022
- 2022-04-20 US US17/724,773 patent/US11598992B2/en active Active
-
2023
- 2023-02-13 US US18/108,705 patent/US11852924B2/en active Active
- 2023-11-06 US US18/387,086 patent/US20240069390A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US10838259B2 (en) | 2020-11-17 |
US11598992B2 (en) | 2023-03-07 |
EP2851744B1 (en) | 2018-01-03 |
CN104285177A (zh) | 2015-01-14 |
US11852924B2 (en) | 2023-12-26 |
US20220244588A1 (en) | 2022-08-04 |
US11320701B2 (en) | 2022-05-03 |
WO2013172243A1 (ja) | 2013-11-21 |
MY170285A (en) | 2019-07-16 |
US20240069390A1 (en) | 2024-02-29 |
KR20140143436A (ko) | 2014-12-16 |
JPWO2013172243A1 (ja) | 2016-01-12 |
EP2851744A4 (en) | 2015-06-10 |
CN104285177B (zh) | 2017-10-27 |
KR101608165B1 (ko) | 2016-03-31 |
US20150138466A1 (en) | 2015-05-21 |
US20230205019A1 (en) | 2023-06-29 |
US20210072575A1 (en) | 2021-03-11 |
EP2851744A1 (en) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5866439B2 (ja) | 液晶ディスプレイ | |
JP6235652B2 (ja) | 表示装置 | |
JP3881248B2 (ja) | 液晶表示装置および画像表示装置 | |
JP5819915B2 (ja) | 液晶表示装置 | |
JP5471028B2 (ja) | 液晶表示装置 | |
KR101424283B1 (ko) | 액정표시장치와 그 제조방법 | |
US6897935B2 (en) | Liquid crystal display device and method for manufacturing same and color filter substrate | |
JP5553012B2 (ja) | 電気光学装置用駆動回路、電気光学装置及び電子機器 | |
KR101696393B1 (ko) | 표시 패널 | |
KR102076841B1 (ko) | 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판 | |
TWI588811B (zh) | 驅動電路和顯示裝置 | |
JP2008058357A (ja) | アクティブマトリクス基板及びそれを備えた表示装置 | |
JP2010060900A (ja) | 電気光学装置及び備えた電子機器 | |
JP5630530B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5866439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |