JP2019101145A - 電子デバイス - Google Patents

Abstract

【課題】導電部における電気抵抗のムラを抑制する。【解決手段】液晶パネル１１は、長手状をなしていて長手側基板端に配される第１端子領域１１ＴＡ１と短手側基板端に配される第２端子領域１１ＴＡ２とを有するアレイ基板１１Ｂと、少なくとも第１端子領域１１ＴＡ１に沿う第１方向について延在するよう設けられる導電部である容量配線１７と、第１端子領域１１ＴＡ１に設けられて導電部である容量配線１７に接続される容量配線用副端子部２９と、第２端子領域１１ＴＡ２に設けられて導電部である容量配線１７のうち容量配線用副端子部２９の接続箇所に対して第１方向について離れた箇所に接続される容量配線用主端子部２３Ｃと、を備える。【選択図】図５

Description

本発明は、電子デバイスに関する。

従来、液晶表示装置の一例として下記特許文献１，２に記載されたものが知られている。特許文献１に記載された液晶表示装置によれば、ＣＯＦフィルムを液晶セルに接続し、液晶セルにはドライバＩＣを実装し、さらにＬＥＤチップを配置したＦＰＣも接続している。液晶セルの裏面にバックライト用導光部材を配置する。ＦＰＣをバックライト用導光部材の背面に折り曲げる。これにより、ＬＥＤチップがバックライト用導光部材の端面付近に配置される。一方、特許文献２に記載された液晶表示装置は、湾曲軸に沿って湾曲した曲面ディスプレイを有しており、この曲面ディスプレイは、画素がマトリクス状に形成されたＴＦＴ基板と、対向基板と、ＴＦＴ基板と対向基板とを接着するシール材を有し、湾曲軸と直角方向の辺におけるシール材の幅は、湾曲軸と平行な方向の辺におけるシール材の幅よりも大きい。

特開２００１−２６４７５１号公報

特開２０１７−９０５２８号公報

上記した特許文献１，２に記載された液晶表示装置は、いずれも長手状をなしており、その画面における長辺寸法と短辺寸法との比率（アスペクト比）は、例えば４：３や１６：９などとされるのが一般的である。ところが近年では、長辺寸法の比率をより大きくした「超ワイド画面」などと呼ばれる細長い画面を有する液晶表示装置が、例えば車載用途などにおいて求められる場合がある。このような液晶表示装置においては、表示のための配線や電極に、長辺方向について延在する細長いものが含まれることになる。しかしながら、従来では、このような配線や電極に対してその片端側に配した端子部を接続することで信号を印加していたため、配線や電極における端子から端子部側とは反対側の端部付近までの電気抵抗が高くなり、信号鈍りなどの不具合が生じるおそれがあった。

本発明は上記のような事情に基づいて完成されたものであって、導電部における電気抵抗のムラを抑制することを目的とする。

本発明の電子デバイスは、長手状をなしていて長手側基板端に配される第１端子領域と短手側基板端に配される第２端子領域とを有する基板と、少なくとも前記第１端子領域に沿う第１方向について延在するよう設けられる導電部と、前記第１端子領域に設けられて前記導電部に接続される第１端子部と、前記第２端子領域に設けられて前記導電部のうち前記第１端子部の接続箇所に対して前記第１方向について離れた箇所に接続される第２端子部と、を備える。

このようにすれば、長手状をなす基板における少なくとも第１端子領域に沿う第１方向について延在するよう設けられる導電部には、第１端子領域に設けられる第１端子部と、第２端子領域に設けられる第２端子部と、が接続されているので、例えば第１端子部及び第２端子部の双方から導電部に信号の印加を行うことが可能とされる。第２端子部は、導電部のうち第１端子部の接続箇所に対して第１方向について離れた箇所に接続されているから、仮に導電部に第１端子部または第２端子部のみを接続した場合に比べると、第１端子部及び第２端子部から長手状をなす導電部における第１方向についての一端側までの合成電気抵抗と第１端子部及び第２端子部から他端側までの合成電気抵抗との差が生じ難くなる。これにより、導電部に信号鈍りなどが生じ難くなる。また、仮に導電部に第１端子部または第２端子部のみを接続しつつ、導電部を厚くするなどして電気抵抗の低減を図った場合に比べると、製造コストの低減などを図ることができる。

本発明によれば、導電部における電気抵抗のムラを抑制することができる。

本発明の実施形態１に係る液晶パネルの平面図 液晶パネルの側面図 液晶パネルを構成するアレイ基板における表示領域の回路構成を示す平面図 液晶パネルを構成するＣＦ基板における表示領域の構成を示す平面図 アレイ基板の回路構成を示す平面図 本発明の実施形態２に係るアレイ基板の回路構成を示す平面図 本発明の実施形態３に係るアレイ基板の回路構成を示す平面図 本発明の実施形態４に係る液晶パネルの平面図 アレイ基板の回路構成を示す平面図 本発明の実施形態５に係る液晶パネルの斜視図 本発明の他の実施形態（１）に係る液晶パネルの平面図 本発明の他の実施形態（２）に係る液晶パネルの平面図 本発明の他の実施形態（３）に係る液晶パネルの平面図 本発明の他の実施形態（５）に係る液晶パネルの平面図 本発明の他の実施形態（６）に係る液晶パネルの平面図

＜実施形態１＞
本発明の実施形態１を図１から図５によって説明する。本実施形態では、液晶表示装置（表示装置）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図２の上側を表側とし、同図下側を裏側とする。

液晶表示装置１０は、図１に示すように、画像を表示可能な液晶パネル（電子デバイス、表示パネル）１１と、液晶パネル１１に対して表示に利用するための光を照射する外部光源であるバックライト装置（照明装置）と、を典型的に備える。液晶パネル１１は、平面形状が長方形とされており、その長辺方向がＹ軸方向と、短辺方向がＸ軸方向と、厚さ方向（液晶パネル１１の板面の法線方向）がＺ軸方向と、それぞれ一致している。以下では、液晶パネル１１における長辺方向を第１方向とし、液晶パネル１１における短辺方向を第２方向とする。液晶パネル１１は、その画面の中央側が画像を表示可能な表示領域（アクティブエリア）ＡＡとされるのに対し、外周端側が表示領域ＡＡを取り囲む非表示領域（ノンアクティブエリア）ＮＡＡとされる。表示領域ＡＡ及び非表示領域ＮＡＡは、液晶パネル１１の外形に倣って細長い平面形状とされる。なお、図１では、一点鎖線が表示領域ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示領域ＮＡＡとなっている。本実施形態に係る液晶表示装置１０は、例えば自動車のダッシュボードに用いられるものであり、長辺を水平方向と一致させた姿勢で組み付けられる使用形態とされてインストルメントパネルの一部を構成する。このため、液晶表示装置１０は、画面のアスペクト比が、一般的な４：３や１６：９などに比べて、長辺側の比率が高くなっている。つまり、この液晶表示装置１０は、一般的なものよりも細長い形状とされる。なお、液晶表示装置１０の具体的な用途は、車載以外にも適宜に変更可能である。

液晶パネル１１は、図１及び図２に示すように、一対のほぼ透明な（透光性を有する）ガラス製の基板１１Ａ，１１Ｂを、所定の間隔を空けて貼り合わせてなる。両基板１１Ａ，１１Ｂ間には、電界印加に伴ってその配向が変化する物質である液晶分子を含む液晶層（光変調材）と、エポキシ樹脂などからなり両基板１１Ａ，１１Ｂ間のギャップを保持するとともに液晶層を取り囲んで液晶層をシールするシール部（液晶層共々図示せず）と、が介設されている。両基板１１Ａ，１１Ｂのうち表側（正面側）がＣＦ基板（対向基板、共通電極基板）１１Ａとされ、裏側（背面側）がアレイ基板（基板、デバイス基板、素子基板）１１Ｂとされる。両基板１１Ａ，１１Ｂは、共に長方形状とされており、長辺及び短辺を一対ずつ有する。なお、両基板１１Ａ，１１Ｂの外面側には、それぞれ偏光板（図示せず）が貼り付けられている。

ＣＦ基板１１Ａは、図１に示すように、長辺寸法及び短辺寸法がアレイ基板１１Ｂの同寸法よりもそれぞれ小さくされるとともに、アレイ基板１１Ｂに対して第１方向についての一方（図１に示す上側）の短辺側端部（短手側基板端）と、第２方向についての一方（図１に示す左側）の長辺側端部（長手側基板端）と、をそれぞれ揃えた状態で貼り合わせられている。従って、アレイ基板１１Ｂのうち第１方向についての他方（図１に示す下側）の短辺側端部と、第２方向についての他方（図１に示す右側）の長辺側端部と、は、ＣＦ基板１１Ａが重なり合うことがないＣＦ基板非重畳部１１Ｂ１とされる。ＣＦ基板非重畳部１１Ｂ１は、非表示領域ＮＡＡにおいて全体として平面に視てＬ字型をなしており、長辺側部分と短辺側部分とからなる。ＣＦ基板非重畳部１１Ｂ１は、表側の板面がＣＦ基板１１Ａにより覆われることなく外部に露出するとともに、各種端子類が設けられる端子領域１１ＴＡとなっている。端子領域１１ＴＡには、後述するドライバ１２やフレキシブル基板（図示せず）などの部品が実装されており、端子領域１１ＴＡは実装領域である、とも言える。端子領域１１ＴＡは、ＣＦ基板非重畳部１１Ｂ１のうちの長辺側部分に配される第１端子領域（副実装領域）１１ＴＡ１と、ＣＦ基板非重畳部１１Ｂ１における短辺側部分に配される第２端子領域（主実装領域）１１ＴＡ２と、からなる。第１端子領域１１ＴＡ１は、第１方向に沿って延在するのに対し、第２端子領域１１ＴＡ２は、第２方向に沿って延在しており、互いの延在方向が直交する関係となっている。なお、端子領域１１ＴＡに設けられる端子類に関しては後に詳しく説明する。

ドライバ１２は、図１及び図２に示すように、アレイ基板１１Ｂの端子領域１１ＴＡのうちの第１端子領域１１ＴＡ１ではなく第２端子領域１１ＴＡ２に選択的に実装されている。ドライバ１２は、内部に駆動回路を有するＬＳＩチップからなり、第２端子領域１１ＴＡ２に対してＣＯＧ（Chip On Glass）実装されており、同じ第２端子領域１１ＴＡ２に実装されたフレキシブル基板によって伝送される各種信号を処理する。ドライバ１２は、長手状をなしており、その長辺方向が第２方向と一致している。一方、図示しないフレキシブル基板は、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材上に多数本の配線パターン（図示せず）を形成した構成とされており、端子領域１１ＴＡにおける第１端子領域１１ＴＡ１と第２端子領域１１ＴＡ２とにそれぞれ個別に実装されている。フレキシブル基板は、液晶パネル１１に接続される側とは反対側の端部が図示しないコントロール基板（信号供給源）に接続され、コントロール基板から供給される各種信号を液晶パネル１１に伝送することができる。なお、以下では、フレキシブル基板について区別する場合は、第１端子領域１１ＴＡ１に実装されるものを第１フレキシブル基板とし、第２端子領域１１ＴＡ２に実装されるものを第２フレキシブル基板とする。

次に、液晶パネル１１における表示領域ＡＡの構成について説明する。アレイ基板１１Ｂの表示領域ＡＡには、図３に示すように、ＴＦＴ（薄膜トランジスタ、スイッチング素子）１３及び画素電極１４が少なくとも設けられている。ＴＦＴ１３及び画素電極１４は、多数個ずつＸ軸方向及びＹ軸方向に沿って間隔を空けて並んでマトリクス状（行列状）に設けられている。これらＴＦＴ１３及び画素電極１４の周りには、互いに直交（交差）するゲート配線（走査配線）１５及びソース配線（信号配線）１６が配設されている。ゲート配線１５は、Ｘ軸方向に沿って延在するのに対し、ソース配線１６は、Ｙ軸方向に沿って延在している。ＴＦＴ１３は、ゲート配線１５に接続されるゲート電極１３Ａと、ソース配線１６に接続されるソース電極１３Ｂと、画素電極１４に接続されるドレイン電極１３Ｃと、ソース電極１３Ｂ及びドレイン電極１３Ｃに接続されて半導体材料（好ましくは低温多結晶シリコン）からなるチャネル部１３Ｄと、を有する。そして、ＴＦＴ１３は、ゲート配線１５に供給される走査信号に基づいて駆動される。すると、ソース配線１６に供給される画像信号（データ信号）に係る電位がチャネル部１３Ｄを介してドレイン電極１３Ｃに供給され、もって画素電極１４が画像信号に係る電位に充電される。画素電極１４は、透明電極材料（例えばＩＴＯなど）からなる。画素電極１４は、ゲート配線１５とソース配線１６とに取り囲まれた領域に配されており、平面形状が例えば略長方形をなしていてその長辺方向が第１方向と一致させた配置とされる。アレイ基板１１Ｂには、この画素電極１４との間で静電容量を形成することで、画素電極１４に充電された電位を保持するための容量配線（導電部）１７が設けられており、表示領域ＡＡには、容量配線１７を構成する容量枝配線１７Ａが配されている。容量枝配線１７Ａは、画素電極１４を第１方向について両側から挟み込む一対のゲート配線１５の間となる位置にてゲート配線１５に並行する形で延在し、第２方向に沿って並ぶ複数ずつの画素電極１４及びソース配線１６を横切る配置とされる（図５を参照）。容量枝配線１７Ａは、ゲート配線１５及び画素電極１４における第１方向についての設置数と同数が第１方向に沿って間隔を空けて並んで配されている。容量枝配線１７Ａは、画素電極１４及びソース配線１６とは絶縁膜を介して異なる層に配されるとともに画素電極１４の一部と重畳しており、画素電極１４との間で静電容量を形成する。好ましくは、容量枝配線１７Ａは、ゲート配線１５と同層に配されるとともに後述する共通電極２０と同電位とされる。

ＣＦ基板１１Ａの表示領域ＡＡには、図４に示すように、カラーフィルタ１８及び遮光部（ブラックマトリクス）１９が少なくとも設けられている。カラーフィルタ１８は、青色（Ｂ）、緑色（Ｇ）及び赤色（Ｒ）の３色を呈するよう設けられている。カラーフィルタ１８は、互いに異なる色を呈するものが第２方向（ゲート配線１５の延在方向）に沿って繰り返し多数並ぶとともに、それらが第１方向（ソース配線１６の延在方向）に沿って延在することで、全体としてストライプ状に配列されている。これらのカラーフィルタ１８は、アレイ基板１１Ｂ側の各画素電極１４と平面に視て重畳する配置とされている。遮光部１９は、Ｘ軸方向について隣り合うカラーフィルタ１８の間（色境界）を仕切るよう設けられており、カラーフィルタ１８及びソース配線１６に沿って延在している。この液晶パネル１１においては、Ｘ軸方向に沿って並ぶＲ，Ｇ，Ｂのカラーフィルタ１８と、各カラーフィルタ１８と対向する３つの画素電極１４と、が３色の画素部を構成している。カラーフィルタ１８及び遮光部１９の表面には、図３に示すように、アレイ基板１１Ｂ側の画素電極１４と対向するベタ状の共通電極２０が設けられている。共通電極２０は、常に一定の基準電位（共通電位）に保たれており、画素電極１４との間に生じる電位差に応じて画素電極１４との間に電界を生じさせることが可能とされる。液晶層に含まれる液晶分子は、上記した電界に応じて配向状態が変化し、その配向状態によって液晶パネル１１の透過光量が画素部毎に変化するようになっている。

続いて、アレイ基板１１Ｂにおける非表示領域ＮＡＡの構成について説明する。アレイ基板１１Ｂの非表示領域ＮＡＡには、図５に示すように、ゲート配線１５に走査信号を供給してＴＦＴ１３を駆動することが可能なモノリシック回路部２１が設けられている。モノリシック回路部２１は、第１方向に沿って延在する帯状をなしており、第２方向について表示領域ＡＡと第１端子領域１１ＴＡ１との間に挟み込まれる配置とされる。つまり、モノリシック回路部２１は、ＣＦ基板１１Ａと重畳する配置とされる。モノリシック回路部２１は、第１方向に沿って並ぶ多数本のゲート配線１５を全て横切る形で延在しており、多数本のゲート配線１５における端部にそれぞれ接続されるとともに多数本のゲート配線１５に対して走査信号を順次に供給することが可能とされる。モノリシック回路部２１は、ＴＦＴ１３におけるチャネル部１３Ｄを構成する半導体材料などを用いてアレイ基板１１Ｂ上にモノリシックに設けられており、走査信号を所定のタイミングで出力する回路や走査信号を増幅するためのバッファ回路などを有する。

アレイ基板１１Ｂの非表示領域ＮＡＡには、図５に示すように、容量配線１７を構成する容量幹配線１７Ｂが設けられている。容量幹配線１７Ｂは、第１方向に沿って延在していて表示領域ＡＡを第２方向について両側から挟み込む形で一対が配されている。一対の容量幹配線１７Ｂは、第２方向について表示領域ＡＡと一対のモノリシック回路部２１との間に挟み込まれる配置とされる。つまり、容量幹配線１７Ｂは、モノリシック回路部２１よりも表示領域ＡＡの近くに配置されている。一対の容量幹配線１７Ｂは、第１方向に沿って並ぶ多数本の容量枝配線１７Ａを全て横切る形で延在しており、多数本の容量枝配線１７Ａにおける両端部がそれぞれ接続されるとともに多数本の容量枝配線１７Ａに対して基準電位を常時供給している。容量幹配線１７Ｂは、例えばソース配線１６と同層に配されることで、交差するゲート配線１５との短絡が防がれている。容量幹配線１７Ｂは、容量枝配線１７Ａに対して間に介在する絶縁膜に開口形成されたコンタクトホール（図示せず）を通して接続されている。

次に、アレイ基板１１Ｂの非表示領域ＮＡＡにおける端子領域１１ＴＡの構成について説明する。端子領域１１ＴＡには、図５に示すように、ソース配線１６やモノリシック回路部２１に信号を供給するための配線類や端子類が設けられている。端子領域１１ＴＡを構成する第２端子領域１１ＴＡ２には、実装されるドライバ１２に接続されるドライバ接続端子部２２と、実装される第２フレキシブル基板に接続されるフレキシブル基板接続端子部２３と、が設けられている。ドライバ接続端子部２２は、ドライバ１２の実装領域に、フレキシブル基板接続端子部２３は、第２フレキシブル基板の実装領域に、それぞれ配されている。ドライバ接続端子部２２には、ドライバ１２に信号を入力する入力端子部２２Ａと、ドライバ１２からの信号が出力される出力端子部２２Ｂと、が含まれる。入力端子部２２Ａは、第１方向について出力端子部２２Ｂよりもフレキシブル基板接続端子部２３の近くに、出力端子部２２Ｂは、第１方向について入力端子部２２Ａよりも表示領域ＡＡの近くに、それぞれ配されている。入力端子部２２Ａ及び出力端子部２２Ｂは、それぞれ第２方向に沿って間隔を空けて複数ずつ並んで配されている。入力端子部２２Ａ及び出力端子部２２Ｂは、ドライバ１２側の各端子部（図示せず）に対して異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）を介して接続されている。出力端子部２２Ｂの大部分は、ソース配線１６から第２端子領域１１ＴＡ２側に引き出されたソース引き出し配線２４に接続されており、ソース引き出し配線２４を介してソース配線１６に対してドライバ１２からの画像信号を出力する。出力端子部２２Ｂの一部は、モノリシック回路部２１から第２端子領域１１ＴＡ２側に引き出されたドライバ用モノリシック回路引き出し配線２５に接続されており、ドライバ用モノリシック回路引き出し配線２５を介してモノリシック回路部２１に対してドライバ１２からの信号（クロック信号やスタートパルス信号などの制御信号）を出力する。

フレキシブル基板接続端子部２３には、上記した入力端子部２２Ａに信号を供給するドライバ用端子部２３Ａと、モノリシック回路部２１に信号を供給するモノリシック回路用端子部２３Ｂと、容量配線１７に信号を供給する容量配線用主端子部（第２端子部、主端子部）２３Ｃと、が含まれる。これらドライバ用端子部２３Ａ、モノリシック回路用端子部２３Ｂ及び容量配線用主端子部２３Ｃは、第２方向に沿って所定の順番でもって間隔を空けて複数ずつ並んで配されている。ドライバ用端子部２３Ａは、入力端子部２２Ａとの間に配索形成されたドライバ接続配線２６を介して入力端子部２２Ａに第２フレキシブル基板により伝送された信号を供給する。モノリシック回路用端子部２３Ｂは、モノリシック回路部２１から第２端子領域１１ＴＡ２側に引き出されたフレキシブル基板用モノリシック回路引き出し配線２７に接続されており、フレキシブル基板用モノリシック回路引き出し配線２７を介してモノリシック回路部２１に対して第２フレキシブル基板からの信号（Ｈｉｇｈ電源信号やＬｏｗ電源信号など）を出力する。容量配線用主端子部２３Ｃは、容量配線１７を構成する容量幹配線１７Ｂから第２端子領域１１ＴＡ２側に引き出された第２容量引き出し配線２８に接続されており、第２容量引き出し配線２８を介して容量配線１７に対して第２フレキシブル基板からの信号を出力する。容量配線用主端子部２３Ｃは、第２端子領域１１ＴＡ２において第２方向について両端部付近に１つずつ配されている。これら一対の容量配線用主端子部２３Ｃは、一対の容量幹配線１７Ｂに対して一対の第２容量引き出し配線２８を介して個別に接続されている。より詳細には、一対の容量配線用主端子部２３Ｃは、第２方向について両端側にそれぞれ配されたモノリシック回路用端子部２３Ｂ群と、中央側に配されたドライバ用端子部２３Ａ群と、の間に挟み込まれる配置となっている。

一方、端子領域１１ＴＡを構成する第１端子領域１１ＴＡ１には、図５に示すように、実装される第１フレキシブル基板に接続される容量配線用副端子部（第１端子部、副端子部）２９が設けられている。容量配線用副端子部２９は、容量配線１７を構成する容量枝配線１７Ａ及び一方の（図５に示す右側）容量幹配線１７Ｂの接続箇所付近から第１端子領域１１ＴＡ１側に引き出された第１容量引き出し配線３０に接続されており、第１容量引き出し配線３０を介して容量配線１７に対して第１フレキシブル基板からの信号を出力する。このようにすれば、容量配線１７には、第１端子領域１１ＴＡ１に設けられる容量配線用副端子部２９と、第２端子領域１１ＴＡ２に設けられる容量配線用主端子部２３Ｃと、が接続されているので、容量配線用副端子部２９及び容量配線用主端子部２３Ｃの双方から容量配線１７に信号の供給を行うことが可能とされる。その上で、容量配線用副端子部２９は、第１端子領域１１ＴＡ１において容量配線１７のうち容量配線用主端子部２３Ｃに連なる第２容量引き出し配線２８の接続箇所に対して第１方向について離れた箇所に第１容量引き出し配線３０により接続されている。このようにすれば、仮に容量配線に容量配線用副端子部２９と容量配線用主端子部２３Ｃとのうちのいずれか一方のみを接続した場合に比べると、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから長手状をなす容量配線１７における第１方向についての一端側までの合成電気抵抗と容量配線用副端子部２９及び容量配線用主端子部２３Ｃから他端側までの合成電気抵抗との差が生じ難くなる。具体的には、容量配線１７を構成する一対の容量幹配線１７Ｂのうち、第２方向について第１端子領域１１ＴＡ１側（図５に示す右側）に配された容量幹配線１７Ｂは、第１方向についてドライバ１２側の端部には、容量配線用主端子部２３Ｃからの信号が第２容量引き出し配線２８を介して供給されるのに対し、第１方向についてドライバ１２側とは反対側の端部には、容量配線用副端子部２９からの信号が第１容量引き出し配線３０を介して供給される。そして、一対の容量幹配線１７Ｂのうち、第２方向について第１端子領域１１ＴＡ１側とは反対側（図５に示す左側）に配された容量幹配線１７Ｂは、第１方向についてドライバ１２側の端部には、容量配線用主端子部２３Ｃからの信号が第２容量引き出し配線２８を介して供給されるのに対し、第１方向についてドライバ１２側とは反対側の端部には、容量配線用副端子部２９からの信号が第１容量引き出し配線３０及び容量枝配線１７Ａを介して供給される。以上により、容量配線１７は、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから第１方向についてドライバ１２側（第２端子領域１１ＴＡ２側）の端部までの合成電気抵抗と、容量配線用副端子部２９及び容量配線用主端子部２３Ｃからドライバ１２側とは反対側の端部までの合成電気抵抗と、で差が生じ難くなっている。これにより、容量配線１７に信号鈍りなどが生じ難くなるので、画素電極１４の電位保持機能が優れたものとなり、もって表示品位の向上が図られる。また、仮に容量配線に容量配線用副端子部２９と容量配線用主端子部２３Ｃとのうちのいずれか一方のみを接続しつつ、容量配線１７を厚くしたり拡幅したりすることで電気抵抗の低減を図った場合に比べると、製造コストの低減や容量配線１７の線幅の狭小化を図ることができる。容量配線１７の線幅の狭小化が図られれば、液晶パネル１１の額縁幅の狭小化を図ることができる。容量配線１７の線幅が狭小化される寸法が、第１端子領域１１ＴＡ１の第２方向についての寸法Ｔ１と同等になれば、液晶パネル１１の第２方向についての外寸を従前と同等保つことができ、さらには容量配線１７の線幅が狭小化される寸法が、第１端子領域１１ＴＡ１の第２方向についての寸法Ｔ１よりも大きくなれば、液晶パネル１１の第２方向についての外寸を従前よりも小さくすることができる。

容量配線用副端子部２９は、図５に示すように、第１端子領域１１ＴＡ１において第１方向について第２端子領域１１ＴＡ２側とは反対側の端部に１つ配されている。従って、第１容量引き出し配線３０は、Ｘ軸方向に沿ってほぼ直線状に延在することで、容量配線用副端子部２９と、容量配線１７における第１方向についての第２端子領域１１ＴＡ２側とは反対側の端部と、に接続されている。第１容量引き出し配線３０は、モノリシック回路部２１に対して第１方向について第２端子領域１１ＴＡ２側とは反対側に配されていてモノリシック回路部２１とは交差しない配置とされる。このようにすれば、容量配線用副端子部２９と容量配線用主端子部２３Ｃとの間の第１方向についての距離が最大化されるから、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから容量配線１７における第１方向についての第２端子領域１１ＴＡ２側の端部までの合成電気抵抗と容量配線用副端子部２９及び容量配線用主端子部２３Ｃから第２端子領域１１ＴＡ２側とは反対側の端部までの合成電気抵抗との間の差がより生じ難くなる。しかも、第１端子領域１１ＴＡ１には、第１フレキシブル基板の接続対象となる端子類が１つの容量配線用副端子部２９のみとされているので、第１フレキシブル基板の構成が第２フレキシブル基板に比べて簡単になり、もって第１フレキシブル基板として安価なものを使用することができる。さらには、第１端子領域１１ＴＡ１には、ドライバ１２が実装されず、ゲート配線１５に接続される端子部やソース配線１６に接続される端子部などが配されることがないので、第２端子領域１１ＴＡ２に比べて第１端子領域１１ＴＡ１の形成範囲を狭小化することができる。

これに対し、第２端子領域１１ＴＡ２において容量配線用主端子部２３Ｃは、図５に示すように、第２端子領域１１ＴＡ２において第２方向について第１端子領域１１ＴＡ１側の端部付近と、第１端子領域１１ＴＡ１側とは反対側の端部付近と、にそれぞれ配されている。このようにすれば、容量配線１７における第２方向についての両端部付近に対して２つの容量配線用主端子部２３Ｃが第２容量引き出し配線２８により接続されるので、容量配線１７の任意の位置から容量配線用副端子部２９及び容量配線用主端子部２３Ｃまでの合成電気抵抗が第２方向についても均一化される。しかも、容量配線用副端子部２９と、第２方向について第１端子領域１１ＴＡ１側の端部付近に配された容量配線用主端子部２３Ｃと、が対角状の配置となる。従って、容量配線用副端子部２９と容量配線用主端子部２３Ｃとの間の距離が第１方向に加えて第２方向についても最大化される。これにより、容量配線１７の任意の位置から容量配線用副端子部２９及び容量配線用主端子部２３Ｃまでの合成電気抵抗がさらに均一化される。

容量配線用副端子部２９及び容量配線用主端子部２３Ｃは、図５に示すように、共に平面形状が長方形とされる。容量配線用副端子部２９は、第１方向についての寸法Ｌ１が容量配線用主端子部２３Ｃにおける第２方向についての寸法Ｗ２よりも大きくされるのに対し、第２方向についての寸法Ｗ１が容量配線用主端子部２３Ｃにおける第１方向についての寸法Ｌ２よりも小さい。つまり、容量配線用副端子部２９は、その長辺方向が第１方向と、短辺方向が第２方向と、それぞれ一致するよう配されるのに対し、容量配線用主端子部２３Ｃは、長辺方向が容量配線用副端子部２９の短辺方向である第２方向と、短辺方向が容量配線用副端子部２９の長辺方向である第１方向と、それぞれ一致するよう配されている。このように、容量配線用副端子部２９における第２方向についての寸法Ｗ１が容量配線用主端子部２３Ｃにおける第１方向についての寸法Ｌ２よりも小さくされることで、容量配線用副端子部２９が配された第１端子領域１１ＴＡ１における第２方向についての寸法Ｔ１を、容量配線用主端子部２３Ｃが配された第２端子領域１１ＴＡ２における第１方向についての寸法Ｔ２よりも小さくすることができる。これにより、液晶パネル１１の長辺部における第２方向についての額縁幅を狭くすることができ、外観のデザインが優れたものとなる。しかも、容量配線用副端子部２９における第１方向についての寸法Ｌ１が容量配線用主端子部２３Ｃにおける第２方向についての寸法Ｗ２よりも大きくされることで、容量配線用副端子部２９に対して接続される第１フレキシブル基板を実装する際には、容量配線用副端子部２９に対して第１方向について位置合わせし易くなるとともに、接続信頼性が向上する。より具体的には、容量配線用副端子部２９は、第１方向及び第２方向についての寸法Ｌ１，Ｗ１を掛け合わせて得られる表面積が、容量配線用主端子部２３Ｃにおける第１方向及び第２方向についての寸法Ｌ２，Ｗ２を掛け合わせて得られる表面積よりも大きくされている。このようにすれば、容量配線用副端子部２９に対して接続される第１フレキシブル基板を実装する際の接続信頼性がより向上する。

以上説明したように本実施形態の液晶パネル（電子デバイス）１１は、長手状をなしていて長辺（長手側基板端）に配される第１端子領域１１ＴＡ１と短辺（短手側基板端）に配される第２端子領域１１ＴＡ２とを有するアレイ基板（基板）１１Ｂと、少なくとも第１端子領域１１ＴＡ１に沿う第１方向について延在するよう設けられる導電部である容量配線１７と、第１端子領域１１ＴＡ１に設けられて導電部である容量配線１７に接続される容量配線用副端子部（第１端子部）２９と、第２端子領域１１ＴＡ２に設けられて導電部である容量配線１７のうち容量配線用副端子部２９の接続箇所に対して第１方向について離れた箇所に接続される容量配線用主端子部（第２端子部）２３Ｃと、を備える。

このようにすれば、長手状をなすアレイ基板１１Ｂにおける少なくとも第１端子領域１１ＴＡ１に沿う第１方向について延在するよう設けられる導電部である容量配線１７には、第１端子領域１１ＴＡ１に設けられる容量配線用副端子部２９と、第２端子領域１１ＴＡ２に設けられる容量配線用主端子部２３Ｃと、が接続されているので、例えば容量配線用副端子部２９及び容量配線用主端子部２３Ｃの双方から導電部である容量配線１７に信号の印加を行うことが可能とされる。容量配線用主端子部２３Ｃは、導電部である容量配線１７のうち容量配線用副端子部２９の接続箇所に対して第１方向について離れた箇所に接続されているから、仮に導電部である容量配線に容量配線用副端子部２９または容量配線用主端子部２３Ｃのみを接続した場合に比べると、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから長手状をなす導電部である容量配線１７における第１方向についての一端側までの合成電気抵抗と容量配線用副端子部２９及び容量配線用主端子部２３Ｃから他端側までの合成電気抵抗とに差が生じ難くなる。これにより、導電部である容量配線１７に信号鈍りなどが生じ難くなる。また、仮に導電部である容量配線に容量配線用副端子部２９または容量配線用主端子部２３Ｃのみを接続しつつ、導電部である容量配線１７を厚くするなどして電気抵抗の低減を図った場合に比べると、製造コストの低減などを図ることができる。

また、アレイ基板１１Ｂは、短辺を一対有するとともに、第２端子領域１１ＴＡ２が一方の短辺側のみに選択的に配されており、容量配線用副端子部２９は、第１端子領域１１ＴＡ１において第１方向について第２端子領域１１ＴＡ２側とは反対側の端部に少なくとも配される。このようにすれば、容量配線用副端子部２９と容量配線用主端子部２３Ｃとの間の第１方向についての距離が最大化されるから、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから導電部である容量配線１７における第１方向についての一端側までの合成電気抵抗と容量配線用副端子部２９及び容量配線用主端子部２３Ｃから他端側までの合成電気抵抗とに差がより生じ難くなる。

また、導電部である容量配線１７は、第１方向に加えて第２端子領域１１ＴＡ２に沿う第２方向にも延在するよう設けられており、アレイ基板１１Ｂは、長辺を一対有し、第１端子領域１１ＴＡ１が一方の長辺側のみに選択的に配されており、容量配線用主端子部２３Ｃは、第２端子領域１１ＴＡ２において第２方向について第１端子領域１１ＴＡ１側とは反対側の端部に少なくとも配される。このようにすれば、容量配線用副端子部２９と容量配線用主端子部２３Ｃとが対角状に配されることになるので、容量配線用副端子部２９と容量配線用主端子部２３Ｃとの間の第２方向についての距離も最大化される。これにより、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから導電部である容量配線１７における第１方向についての一端側までの合成電気抵抗と容量配線用副端子部２９及び容量配線用主端子部２３Ｃから他端側までの合成電気抵抗とに差がさらに生じ難くなる。

また、容量配線用主端子部２３Ｃは、第２端子領域１１ＴＡ２において第２方向について第１端子領域１１ＴＡ１側の端部にも配される。このようにすれば、導電部である容量配線１７における第２方向についての両端部付近に対して２つの容量配線用主端子部２３Ｃを接続することが可能となる。これにより、導電部である容量配線１７の任意の位置から容量配線用副端子部２９及び容量配線用主端子部２３Ｃまでの合成電気抵抗が第２方向についても均一化される。

また、容量配線用副端子部２９は、第１方向についての寸法Ｌ１が容量配線用主端子部２３Ｃにおける第２端子領域１１ＴＡ２に沿う第２方向についての寸法Ｗ２よりも大きく、第２方向についての寸法Ｗ１が容量配線用主端子部２３Ｃにおける第１方向についての寸法Ｌ２よりも小さい。このようにすれば、容量配線用副端子部２９における第２方向についての寸法Ｗ１が容量配線用主端子部２３Ｃにおける第１方向についての寸法Ｌ２よりも小さくされることで、第１端子領域１１ＴＡ１における第２方向についての寸法Ｔ１を、第２端子領域１１ＴＡ２における第１方向についての寸法Ｔ２よりも小さくすることができる。しかも、容量配線用副端子部２９における第１方向についての寸法Ｌ１が容量配線用主端子部２３Ｃにおける第２方向についての寸法Ｗ２よりも大きくされることで、容量配線用副端子部２９に対して接続される外部の接続部品を実装する際には、容量配線用副端子部２９に対して第１方向について位置合わせし易くなるとともに、接続信頼性が向上する。

また、容量配線用副端子部２９は、容量配線用主端子部２３Ｃよりも表面積が大きい。このようにすれば、容量配線用副端子部２９に対して接続される外部の接続部品を実装する際の接続信頼性がより向上する。

また、アレイ基板１１Ｂには、第１端子領域１１ＴＡ１及び第２端子領域１１ＴＡ２に隣り合う表示領域ＡＡと、表示領域ＡＡに配される画素電極１４と、画素電極１４に接続されるソース配線（信号配線）１６と、第２端子領域１１ＴＡ２に選択的に実装されてソース配線１６に信号を供給するドライバ１２と、が設けられる。このようにすれば、ドライバ１２からソース配線１６に信号が供給されることで、表示領域ＡＡに配された画素電極１４の充電がなされる。ドライバ１２は、第２端子領域１１ＴＡ２に選択的に実装されているから、仮にドライバを第１端子領域１１ＴＡ１に実装した場合に比べると、実装数を削減することができる。

また、アレイ基板１１Ｂには、表示領域ＡＡに配されるゲート配線（走査配線）１５と、表示領域ＡＡに配されてゲート配線１５及びソース配線１６に接続されるＴＦＴ（スイッチング素子）１３と、表示領域ＡＡと第１端子領域１１ＴＡ１との間に配されて第１方向に沿って延在しゲート配線１５に接続されていてＴＦＴ１３を駆動するモノリシック回路部２１と、が設けられる。このようにすれば、モノリシック回路部２１から走査信号に信号が供給されることで、表示領域ＡＡに配されたＴＦＴ１３が駆動される。ゲート配線１５に接続されるモノリシック回路部２１は、表示領域ＡＡと第１端子領域１１ＴＡ１との間に配されていて第１方向に沿って延在しており、第１端子領域１１ＴＡ１にゲート配線１５が配されることが避けられている。このように第１端子領域１１ＴＡ１には、ドライバ１２やゲート配線１５が配されることがないので、第２端子領域１１ＴＡ２に比べて第１端子領域１１ＴＡ１の形成範囲を狭小化することができる。

また、アレイ基板１１Ｂには、画素電極１４と、画素電極１４との間で静電容量を形成する容量配線１７と、が設けられており、導電部は、容量配線１７とされる。このようにすれば、容量配線１７は、画素電極１４との間で静電容量を形成することで、画素電極１４に充電された電位を保持することができる。この容量配線１７は、導電部であるから、容量配線用副端子部２９及び容量配線用主端子部２３Ｃから第１方向についての一端側までの合成電気抵抗と容量配線用副端子部２９及び容量配線用主端子部２３Ｃから他端側までの合成電気抵抗とに差が生じ難くなることで、画素電極１４の電位保持機能が優れたものとなり、もって表示品位の向上が図られる。また、仮に容量配線を拡幅することで電気抵抗の低減を図った場合に比べると、容量配線１７の幅を狭く保つことができる。

＜実施形態２＞
本発明の実施形態２を図６によって説明する。この実施形態２では、容量配線用副端子部１２９の設置数を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る容量配線用副端子部１２９は、図６に示すように、第１端子領域１１１ＴＡ１において第１方向について間隔を空けて複数が並んで配される。具体的には、容量配線用副端子部１２９は、第１端子領域１１１ＴＡ１における第１方向についての第２端子領域１１１ＴＡ２側とは反対側の端部付近から、第２端子領域１１１ＴＡ２側の端部付近に至るまで、ほぼ等間隔で合計４つが配されている。各容量配線用副端子部１２９には、第１容量配線引き出し配線１３０が個別に接続されている。合計４本の第１容量配線引き出し配線１３０のうち、第１端子領域１１１ＴＡ１における第１方向についての両端部付近に配された２つの容量配線用副端子部１２９に接続されたものは、モノリシック回路部１２１とは交差しない配置とされるものの、それ以外の２つの容量配線用副端子部１２９に接続されたものは、モノリシック回路部１２１と交差する配置とされる。このようにすれば、容量配線１１７における第１方向について離間した４箇所に対して４つの容量配線用副端子部１２９が接続されるので、容量配線１１７の任意の位置から容量配線用副端子部１２９及び容量配線用主端子部１２３Ｃまでの合成電気抵抗が第１方向についての位置によらず均一化される。

以上説明したように本実施形態によれば、容量配線用副端子部１２９は、第１端子領域１１１ＴＡ１において第１方向について間隔を空けて複数が並んで配される。このようにすれば、導電部である容量配線１１７における第１方向についての複数の箇所に対して複数の容量配線用副端子部１２９を接続することが可能となる。これにより、導電部である容量配線１１７の任意の位置から容量配線用副端子部１２９及び容量配線用主端子部１２３Ｃまでの電気抵抗が第１方向についての位置によらず均一化される。

＜実施形態３＞
本発明の実施形態３を図７によって説明する。この実施形態３では、上記した実施形態１から第１端子領域２１１ＴＡ１の構成を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る第１端子領域２１１ＴＡ１には、図７に示すように、上記した実施形態１に記載した容量配線用副端子部２９に代えて、モノリシック回路部２２１に信号を供給するモノリシック回路用副端子部（第１端子部）３１が設けられている。モノリシック回路用副端子部３１は、モノリシック回路部２２１から第１端子領域２１１ＴＡ１側に引き出された第１モノリシック回路引き出し配線３２に接続されており、第１モノリシック回路引き出し配線３２を介してモノリシック回路部２２１に対して第２フレキシブル基板からの信号（Ｈｉｇｈ電源信号やＬｏｗ電源信号など）を出力する。これに対し、第２端子領域２１１ＴＡ２には、モノリシック回路部２２１に信号を供給するモノリシック回路用主端子部（第２端子部）３３が設けられている。モノリシック回路用主端子部３３は、モノリシック回路部２２１から第２端子領域２１１ＴＡ２側に引き出された第２モノリシック回路引き出し配線３４に接続されており、第２モノリシック回路引き出し配線３４を介してモノリシック回路部２２１に対して第１フレキシブル基板からの信号を出力する。なお、モノリシック回路用主端子部３３及び第２モノリシック回路引き出し配線３４は、上記した実施形態１に記載されたモノリシック回路用端子部２３Ｂ及びフレキシブル基板用モノリシック回路引き出し配線２７（図５を参照）とそれぞれ同様の構成であるから、重複する説明は割愛する。

モノリシック回路用副端子部３１は、第１端子領域２１１ＴＡ１において第１方向について第２端子領域２１１ＴＡ２側とは反対側の端部付近に２つ、第１方向について間隔を空けて並んで配されている。２つのモノリシック回路用副端子部３１には、第１モノリシック回路引き出し配線３２が個別に接続されている。２本の第１モノリシック回路引き出し配線３２は、２つのモノリシック回路部２２１における第１方向についての第２端子領域２１１ＴＡ２側とは反対側の端部から引き出されている。各第１モノリシック回路引き出し配線３２は、２つのモノリシック回路部２２１に接続されている。従って、第２フレキシブル基板から２つのモノリシック回路用副端子部３１に入力された信号は、２本の第１モノリシック回路引き出し配線３２を介して２つのモノリシック回路部２２１に供給される。このように、モノリシック回路部２２１には、第１端子領域２１１ＴＡ１に設けられるモノリシック回路用副端子部３１と、第２端子領域２１１ＴＡ２に設けられるモノリシック回路用主端子部３３と、が接続されているので、モノリシック回路用副端子部３１及びモノリシック回路用主端子部３３の双方からモノリシック回路部２２１に信号の供給を行うことが可能とされる。その上で、モノリシック回路用副端子部３１は、第１端子領域２１１ＴＡ１においてモノリシック回路部２２１のうちモノリシック回路用主端子部３３に連なる第２モノリシック回路引き出し配線３４の接続箇所に対して第１方向について離れた箇所に第１モノリシック回路引き出し配線３２により接続されている。このようにすれば、仮にモノリシック回路部にモノリシック回路用副端子部３１とモノリシック回路用主端子部３３とのうちのいずれか一方のみを接続した場合に比べると、モノリシック回路用副端子部３１及びモノリシック回路用主端子部３３から長手状をなすモノリシック回路部２２１における第１方向についての一端側までの合成電気抵抗とモノリシック回路用副端子部３１及びモノリシック回路用主端子部３３から他端側までの合成電気抵抗とに差が生じ難くなる。これにより、モノリシック回路部２２１から出力されてＴＦＴを駆動するための信号に電圧降下が生じ難くなる。また、仮にモノリシック回路部を拡幅することで電気抵抗の低減を図った場合に比べると、モノリシック回路部２２１の幅を狭く保つことができる。これにより、液晶パネル２１１における第２方向についての額縁幅を狭くすることができ、外観のデザインが優れたものとなる。なお、モノリシック回路用副端子部３１及びモノリシック回路用主端子部３３の第１方向及び第２方向についての各寸法の関係は、上記した実施形態１に記載した容量配線用副端子部２９と容量配線用主端子部２３Ｃの第１方向及び第２方向についての各寸法の関係（図５を参照）と同様である。

以上説明したように本実施形態によれば、アレイ基板２１１Ｂには、ＴＦＴと、ＴＦＴを駆動するモノリシック回路部２２１と、が設けられており、導電部は、モノリシック回路部２２１とされる。このようにすれば、モノリシック回路部２２１によりＴＦＴを駆動することができる。このモノリシック回路部２２１は、導電部であるから、モノリシック回路用副端子部３１及びモノリシック回路用主端子部３３から第１方向についての一端側までの合成電気抵抗とモノリシック回路用副端子部３１及びモノリシック回路用主端子部３３から他端側までの合成電気抵抗とに差が生じ難くなることで、ＴＦＴを駆動するための信号に電圧降下が生じ難くなる。また、仮にモノリシック回路部を拡幅することで電気抵抗の低減を図った場合に比べると、モノリシック回路部２２１の幅を狭く保つことができる。

＜実施形態４＞
本発明の実施形態４を図８または図９によって説明する。この実施形態４では、上記した実施形態１からＣＦ基板３１１Ａの構成を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係るＣＦ基板３１１Ａは、図８に示すように、表側、つまりアレイ基板３１１Ｂ側とは反対側の板面にシールド電極（導電部）３５を有する。シールド電極３５は、画素電極などと同じ透明電極材料（例えばＩＴＯなど）からなる。シールド電極３５は、ＣＦ基板３１１Ａの表側の板面において第１方向及び第２方向の双方に延在しており、同板面のほぼ全域にわたってベタ状に成膜されている。シールド電極３５には、アレイ基板３１１ＢとＣＦ基板３１１Ａとに跨るよう配される導電性ペースト部３６の一端側が接続される。導電性ペースト部３６は、銀ペースト材料などからなり、他端側がアレイ基板３１１Ｂに接続されることで、グランド電位（信号）をシールド電極３５に供給することができる。シールド電極３５がグランド電位とされることで、アレイ基板３１１Ｂに備わる各回路から生じる不要輻射を遮蔽することができる。

アレイ基板３１１Ｂには、図９に示すように、導電性ペースト部３６の他端側に接続されるシールドパッド部３７と、シールドパッド部３７に接続されるシールド端子部３８と、シールドパッド部３７とシールド端子部３８とを接続するシールド接続配線３９と、が設けられている。シールドパッド部３７には、第１端子領域３１１ＴＡ１に配される第１シールドパッド部３７Ａと、第２端子領域３１１ＴＡ２に配される第２シールドパッド部３７Ｂと、が含まれる。導電性ペースト部３６は、第１端子領域３１１ＴＡ１及び第２端子領域３１１ＴＡ２の双方に配されており、第１端子領域３１１ＴＡ１に配されるものが第１シールドパッド部３７Ａに接続される第１導電性ペースト部３６Ａとされ、第２端子領域３１１ＴＡ２に配されるものが第２シールドパッド部３７Ｂに接続される第２導電性ペースト部３６Ｂとされる。シールド端子部３８には、第１端子領域３１１ＴＡ１に配される第１シールド端子部（第１端子部）３８Ａと、第２端子領域３１１ＴＡ２に配される第２シールド端子部（第２端子部）３８Ｂと、が含まれる。第１シールド端子部３８Ａには、第１端子領域３１１ＴＡ１に実装される第１フレキシブル基板からグランド電位が、第２シールド端子部３８Ｂには、第２端子領域３１１ＴＡ２に実装される第２フレキシブル基板からグランド電位が、それぞれ入力される。第２シールドパッド部３７Ｂ及び第２シールド端子部３８Ｂは、第２端子領域３１１ＴＡ２において第２方向について第１端子領域３１１ＴＡ１側とは反対側の端部付近に１つずつ配されている。これに対し、第１シールドパッド部３７Ａ及び第１シールド端子部３８Ａは、第１端子領域３１１ＴＡ１において第１方向について第２端子領域３１１ＴＡ２側の端部付近とその反対側の端部付近とにそれぞれ２つずつ配されている。また、シールド接続配線３９には、第１端子領域３１１ＴＡ１に配されて第１シールドパッド部３７Ａと第１シールド端子部３８Ａとを接続する第１シールド接続配線３９Ａと、第２端子領域３１１ＴＡ２に配されて第２シールドパッド部３７Ｂと第２シールド端子部３８Ｂとを接続する第２シールド接続配線３９Ｂと、が含まれる。

このように、シールド電極３５には、図９に示すように、第１端子領域３１１ＴＡ１に設けられる第１シールド端子部３８Ａと、第２端子領域３１１ＴＡ２に設けられる第２シールド端子部３８Ｂと、が接続されているので、第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂの双方からシールド電極３５にグランド電位の供給を行うことが可能とされる。その上で、第１シールド端子部３８Ａは、第１端子領域３１１ＴＡ１においてシールド電極３５のうち第２シールド端子部３８Ｂに連なる第２導電性ペースト部３６Ｂの接続箇所に対して第１方向について離れた箇所に第１導電性ペースト部３６Ａにより接続されている。このようにすれば、仮にシールド電極に第１シールド端子部３８Ａと第２シールド端子部３８Ｂとのうちのいずれか一方のみを接続した場合に比べると、第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂから長手状をなすシールド電極３５における第１方向についての一端側までの合成電気抵抗と第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂから他端側までの合成電気抵抗とに差が生じ難くなる。これにより、シールド電極３５による遮蔽効果を十分に得ることができる。また、仮にシールド電極の厚さを増すことで電気抵抗の低減を図った場合に比べると、シールド電極３５の透過光量を多く確保することができ、それにより表示画像の輝度が向上し、もって表示品位が優れたものとなる。また、低消費電力化を図る上でも好適となる。なお、第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂの第１方向及び第２方向についての各寸法の関係は、上記した実施形態１に記載した容量配線用副端子部２９と容量配線用主端子部２３Ｃの第１方向及び第２方向についての各寸法の関係（図５を参照）と同様である。

以上説明したように本実施形態によれば、アレイ基板３１１Ｂと対向する形で配されていてアレイ基板３１１Ｂ側とは反対側の板面にシールド電極３５が設けられるＣＦ基板（対向基板）３１１Ａを備えており、導電部は、シールド電極３５とされる。このようにすれば、シールド電極３５によりアレイ基板３１１Ｂから生じる不要輻射を遮蔽することができる。このシールド電極３５は、導電部であるから、第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂから第１方向についての一端側までの合成電気抵抗と第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂから他端側までの合成電気抵抗とに差が生じ難くなることで、不要輻射の遮蔽機能が向上する。また、仮にシールド電極を厚くすることで電気抵抗の低減を図った場合に比べると、製造コストの低減が図られるとともに表示品位の向上が図られる。

また、ＣＦ基板３１１Ａは、第１シールド端子部（第１端子部）３８Ａ及び第２シールド端子部（第２端子部）３８Ｂとは非重畳となるよう配されており、アレイ基板３１１ＢとＣＦ基板３１１Ａとに跨るよう配されてシールド電極３５と第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂとに接続される導電性ペースト部３６が設けられている。このようにすれば、ＣＦ基板３１１Ａとは非重畳とされる第１シールド端子部３８Ａ及び第２シールド端子部３８Ｂは、アレイ基板３１１ＢとＣＦ基板３１１Ａとに跨るよう配された導電性ペースト部３６によりＣＦ基板３１１Ａに設けられたシールド電極３５に接続される。

＜実施形態５＞
本発明の実施形態５を図１０によって説明する。この実施形態５では、上記した実施形態１から液晶パネル４１１を湾曲させたものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る液晶パネル４１１は、図１０に示すように、自身の長辺方向（第１方向）についての中央部が裏側に引っ込み、長辺方向についての両端部が表側に出っ張るような形（内反り形状）で全体として略円弧状に湾曲している。液晶パネル４１１の湾曲軸ＣＡＸは、その軸線方向が第２端子領域４１１ＴＡ２に沿う第２方向と一致している。従って、液晶パネル４１１における湾曲方向（板面の曲率が変化する方向）は、第１端子領域４１１ＴＡ１に沿う第１方向と一致している。液晶パネル４１１の湾曲軸ＣＡＸは、Ｚ軸方向についてアレイ基板４１１Ｂ側とは反対側であるＣＦ基板４１１Ａ側に配されている。つまり、ＣＦ基板４１１Ａは、Ｚ軸方向についてアレイ基板４１１Ｂよりも湾曲軸ＣＡＸに近い配置とされる。また、液晶パネル４１１を構成するアレイ基板４１１Ｂ及びＣＦ基板４１１Ａは、その板面が異なる色を呈する複数のカラーフィルタの並び方向（図４を参照）に並行する湾曲軸ＣＡＸ周りに湾曲している、と言える。上記のような湾曲軸ＣＡＸ周りにアレイ基板４１１Ｂ及びＣＦ基板４１１Ａが湾曲されると、ＣＦ基板４１１Ａ側のカラーフィルタとアレイ基板４１１Ｂ側の画素電極との位置関係が湾曲方向についてばらつき得るものとされる。その点、アレイ基板４１１Ｂ及びＣＦ基板４１１Ａは、異なる色を呈する複数のカラーフィルタの並び方向に並行する湾曲軸ＣＡＸ周りに湾曲しているから、湾曲に伴ってカラーフィルタと画素電極との位置関係が湾曲方向についてばらついたとしても、湾曲方向には１色のカラーフィルタが延在していて同色を呈する画素部が多数並んでいるので、混色が生じ難いものとされる（図４を参照）。しかも、ドライバ４１２は、湾曲軸ＣＡＸに並行する形で延在する第２端子領域４１１ＴＡ２に選択的に実装されているから、仮に第１端子領域４１１ＴＡ１側に実装した場合に比べると、ドライバ４１２がアレイ基板４１１Ｂ及びＣＦ基板４１１Ａの湾曲に起因して変形し難くなる。なお、カラーフィルタ及び画素電極などの構成については、実施形態１にて説明した図３及び図４などに記載した通りである。

以上説明したように本実施形態によれば、アレイ基板４１１Ｂは、板面が第２端子領域４１１ＴＡ２に沿う第２方向に並行する湾曲軸ＣＡＸ周りに湾曲する。このようにすれば、ドライバ４１２は、第２端子領域４１１ＴＡ２に実装されているから、仮にドライバを第１端子領域４１１ＴＡ１に実装した場合に比べると、アレイ基板４１１Ｂの湾曲に起因して変形が生じ難くなる。

また、画素電極は、第１方向及び第２方向に沿って複数ずつ並んで配されており、アレイ基板４１１Ｂと対向する形で配されるＣＦ基板４１１Ａを備えており、ＣＦ基板４１１Ａには、複数ずつの画素電極と重畳する形で配されて異なる色を呈する複数のカラーフィルタが、第１方向に沿って延在するとともに第２方向に沿って並ぶ形で設けられている。このようにすれば、アレイ基板４１１Ｂ及びＣＦ基板４１１Ａが湾曲軸周りに湾曲されると、カラーフィルタと画素電極との位置関係が湾曲方向についてばらつき得るものとされる。その点、アレイ基板４１１Ｂ及びＣＦ基板４１１Ａは、第２方向、つまり異なる色を呈する複数のカラーフィルタの並び方向に並行する湾曲軸周りに湾曲しているから、湾曲に伴ってカラーフィルタと画素電極との位置関係が湾曲方向についてばらついたとしても、湾曲方向には同色を呈するカラーフィルタが延在しているので、混色が生じ難いものとされる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記した実施形態１の変形例として、図１１に示すように、第１端子領域１１ＴＡ１−１が一対備えられていても構わない。この場合、一対の第１端子領域１１ＴＡ１−１には、それぞれ容量配線用副端子部２９−１が設けられるのが好ましい。なお、図１１には、容量配線用副端子部２９−１及び容量配線用主端子部２３Ｃ−１を図示している。
（２）上記した実施形態１の変形例として、図１２に示すように、第２端子領域１１ＴＡ２−２が一対備えられていても構わない。この場合、一対の第２端子領域１１ＴＡ２−２には、それぞれドライバ１２−２と容量配線用主端子部２３Ｃ−２とが設けられるのが好ましい。なお、容量配線用副端子部２９−２は、第１端子領域１１ＴＡ１−２において第１方向について均等となる位置になるように配されるのが好ましい。例えば、容量配線用副端子部２９−２を１箇所設ける場合は、第１端子領域１１ＴＡ１−２において第１方向についてのほぼ中央位置に配されるのが好ましい。
（３）上記した実施形態１の変形例として、図１３に示すように、液晶パネル１１−３の平面形状が非矩形（異形）であっても構わない。図１３では、液晶パネル１１−３のうち第１方向についての中央側部分がドライバ１２−３から遠ざかるほど幅狭となっている。これに伴い、第１端子領域１１ＴＡ１−３は、第１方向について途中で屈曲されている。なお、図１３には、容量配線用副端子部２９−３及び容量配線用主端子部２３Ｃ−３を図示している。
（４）上記した（１）〜（３）に記載した構成は、実施形態２〜５に記載した構成にも適用可能である。また、下記の（５）に記載した構成を実施形態２〜５に記載した構成に適用することも可能である。
（５）上記した各実施形態以外にも、液晶パネルの具体的な平面形状は、適宜に変更可能である。液晶パネルの他の平面形状としては、例えば、長円形、楕円形、三角形、台形、菱形などを挙げることができるが、これら以外であっても構わない。すなわち、各実施形態にて説明された「長辺」とは、長手状の形状を有する電子デバイスの平面形状の輪郭を、概ね長軸方向に沿った輪郭と概ね短軸方向に沿った輪郭とに区分して、そのうち長軸に沿った相対的に長い区間の輪郭を指している（本明細書では「長手側基板端」と称する）。また、各実施形態にて説明された「短辺」とは、上記した短軸方向へ延伸している相対的に短い区間の輪郭を指している（本明細書では「短手側基板端」と称する）。従って、「長手側基板端」とは単純な直線の一辺のみを指したものではなく、複数の辺の連続であったり、直線以外に曲線などのように変形されていたりするものを含んだ概念である。また、「短手側基板端」は、直線以外に曲線などのように局所的に変形されていてもよい。従って、長方形の平面形状を持つ電子デバイスは、長手側基板端を２つ、短手側基板端を２つ有する電子デバイスということができる。また、例えば二等辺三角形の平面形状を持つ電子デバイスは、長手側基板端を２つ、短手側基板端を１つ有する電子デバイスということができる。あるいは砲弾の断面のような緩やかな円弧の輪郭を含む平面形状を持つ電子デバイスは長手側基板端を２つ、短手側基板端を１つ有する電子デバイスということができる。このような平面形状が砲弾型とされる液晶パネル１１−５（電子デバイス）の外形の一例として、図１４に示されるものが挙げられる。この液晶パネル１１−５は、短手側基板端が部分的に凹んだような平面形状とされるのに対し、その反対側の端部が円弧状に湾曲した平面形状とされる。この液晶パネル１１−５では、第１端子領域１１ＴＡ１−５を一対有していてそこに一対の容量配線用副端子部２９−５が設けられるとともに、第２端子領域１１ＴＡ２−５を１つ有していてそこに一対ずつのドライバ１２−５及び容量配線用主端子部２３Ｃ−５が設けられている。なお、上記した一方の短手側基板端が直線状をなしていても構わない。
（６）上記した（５）にて図１４に示した平面形状以外にも砲弾型の液晶パネルの平面形状は変更可能である。例えば、液晶パネル１１−６は、図１５に示すように、長手方向について短手側基板端（第２端子領域１１ＴＡ２−６）から遠ざかるほど幅狭になるよう先細り状をなしていて、一対の長手側基板端が非直線状となっていても構わない。なお、上記した（５）と同様に、一対の第１端子領域１１ＴＡ１−６には一対の容量配線用副端子部２９−６が、１つの第２端子領域１１ＴＡ２−６には一対ずつのドライバ１２−６及び容量配線用主端子部２３Ｃ−６が、それぞれ設けられている。
（７）上記した実施形態１，２以外にも、容量配線の構成は適宜に変更可能である。また、第２容量幹配線を省略することも可能である。また、第１容量幹配線を１本のみにすることも可能である。
（８）上記した（７）以外にも、容量配線に代えて共通電極と同様のベタ状の容量電極を設けることも可能である。
（９）上記した各実施形態では、ゲート配線の両端部が一対のモノリシック回路部に接続される構成を示したが、ゲート配線の片方の端部のみがモノリシック回路部に接続される構成でも構わない。その場合は、例えば第１方向についての端から数えて奇数番目のゲート配線が一方のモノリシック回路部に、偶数番目のゲート配線が他方のモノリシック回路部に、それぞれ片方の端部を接続することが可能である。
（１０）上記した各実施形態以外にも、モノリシック回路部の設置数を１つのみとすることも可能である。
（１１）上記した各実施形態以外にも、ＣＦ基板に設けられた共通電極を「導電部」とすることも可能である。共通電極は、アレイ基板側に設けられて常に基準電位が印加される共通電極パッド部に対して例えばシール部に含有させた導電材（導電性粒子）を介して接続されることで、基準電位の供給を受けている。この共通電極パッド部を長辺側と短辺側とにそれぞれ配置し、第１端子領域に設けた第１端子部と、第２端子領域に設けた第２端子部と、にそれぞれ接続すればよい。
（１２）上記した各実施形態では、共通電極がＣＦ基板側に設けられる場合を示したが、共通電極がアレイ基板側に設けられていてもよい。そのような構成は、ＦＦＳモードの液晶パネルに好適である。共通電極をＣＦ基板側に設けるようにした構成において、上記した（１１）のようにＣＦ基板に設けられた共通電極を「導電部」とすることも可能である。
（１３）上記した実施形態１では、１つの容量配線用副端子部が第１端子領域における第１方向についての端部付近に配される場合を示したが、第１端子領域における第１方向についての容量配線用副端子部の配置は適宜に変更可能である。
（１４）上記した実施形態１，２では、１つずつの容量配線用主端子部が第２端子領域における第２方向についての両端部付近にそれぞれ配される場合を示したが、第２端子領域における第２方向についての容量配線用主端子部の配置は適宜に変更可能である。また、容量配線用主端子部の設置数も適宜に変更可能である。
（１５）上記した実施形態２では、４つの容量配線用副端子部が等間隔に配される場合を示したが、容量配線用副端子部の具体的な設置数や配列間隔などは適宜に変更可能である。例えば、複数の容量配線用副端子部が不等ピッチ配列されていても構わない。
（１６）上記した実施形態３では、２つのモノリシック回路用副端子部が第１端子領域における第１方向についての端部付近に配される場合を示したが、第１端子領域における第１方向についてのモノリシック回路用副端子部の配置や設置数は適宜に変更可能である。
（１７）上記した実施形態３では、２つずつのモノリシック回路用主端子部が第２端子領域における第２方向についての両端部付近にそれぞれ配される場合を示したが、第２端子領域における第２方向についてのモノリシック回路用主端子部の配置や設置数は適宜に変更可能である。
（１８）上記した実施形態４では、２つずつの第１シールドパッド部、第１シールド端子部及び第１シールド接続配線が第１端子領域における第１方向についての両端部付近にそれぞれ配される場合を示したが、第１端子領域における第１方向についての第１シールドパッド部、第１シールド端子部及び第１シールド接続配線の配置や設置数は適宜に変更可能である。
（１９）上記した実施形態４では、１つずつの第２シールドパッド部、第２シールド端子部及び第２シールド接続配線が第２端子領域における第２方向についての端部付近に配される場合を示したが、第２端子領域における第２方向についての第２シールドパッド部、第２シールド端子部及び第２シールド接続配線の配置や設置数は適宜に変更可能である。
（２０）上記した実施形態４では、シールド電極がＣＦ基板の板面に直接設けられる場合を示したが、それ以外にも例えばＣＦ基板の板面に貼り付けられる偏光板にシールド電極を設けるようにしても構わない。
（２１）上記した各実施形態を組み合わせることも可能である。具体的には、実施形態１，２に記載した容量配線用副端子部と、実施形態３に記載したモノリシック回路用副端子部と、実施形態４に記載した第１シールド端子部と、のうちの２つまたは３つを第１端子領域に併設することが可能である。その場合、第２フレキシブル基板には、容量配線用副端子部、モノリシック回路用副端子部及び第１シールド端子部のうちの２つまたは３つが接続されることになる。
（２２）上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、外光を利用して表示を行う反射型液晶表示装置でもよく、その場合はバックライト装置を省略することができる。また、半透過型の液晶表示装置でも構わない。
（２３）上記した各実施形態では、液晶パネルのスイッチング素子としてＴＦＴを用いたが、ＴＦＴ以外のスイッチング素子（例えば薄膜ダイオード（ＴＦＤ））を用いた液晶パネルにも適用可能であり、またカラー表示する液晶パネル以外にも、白黒表示する液晶パネルにも適用可能である。
（２４）上記した各実施形態では、電子デバイスとして液晶パネルを例示したが、他の種類の表示パネル（ＰＤＰ（プラズマディスプレイパネル）、有機ＥＬパネル、ＥＰＤ（電気泳動ディスプレイパネル）、ＭＥＭＳ（Micro Electro Mechanical Systems）表示パネルなど）であっても構わない。

１１，１１−３，１１−５，１１−６，２１１…液晶パネル（電子デバイス）、１１Ａ，３１１Ａ…ＣＦ基板（対向基板）、１１Ｂ，２１１Ｂ，３１１Ｂ…アレイ基板（基板）、１１ＴＡ１，１１ＴＡ１−１，１１ＴＡ１−２，１１ＴＡ１−３，１１ＴＡ１−５，１１ＴＡ１−６，１１１ＴＡ１，２１１ＴＡ１，３１１ＴＡ１，４１１ＴＡ１…第１端子領域、１１ＴＡ２，１１ＴＡ２−２，１１ＴＡ２−５，１１ＴＡ２−６，１１１ＴＡ２，２１１ＴＡ２，３１１ＴＡ２，４１１ＴＡ２…第２端子領域、１２，１２−２，１２−３，１２−５，１２−６，４１２…ドライバ、１３…ＴＦＴ（スイッチング素子）、１４…画素電極、１５…ゲート配線（走査配線）、１６…ソース配線（信号配線）、１７，１１７…容量配線（導電部）、１８…カラーフィルタ、２１，１２１，２２１…モノリシック回路部、２３Ｃ，２３Ｃ−１，２３Ｃ−２，２３Ｃ−３，２３Ｃ−５，２３Ｃ−６，１２３Ｃ…容量配線用主端子部（第２端子部）、２９，２９−１，２９−２，２９−３，２９−５，２９−６，１２９…容量配線用副端子部（第１端子部）、３１…モノリシック回路用副端子部（第１端子部）、３３…モノリシック回路用主端子部（第２端子部）、３５…シールド電極（導電部）、３６…導電性ペースト部、３８Ａ…第１シールド端子部（第１端子部）、３８Ｂ…第２シールド端子部（第２端子部）、２２１…モノリシック回路部（導電部）、ＡＡ…表示領域、ＣＡＸ…湾曲軸

Claims (16)

1. 長手状をなしていて長手側基板端に配される第１端子領域と短手側基板端に配される第２端子領域とを有する基板と、
   少なくとも前記第１端子領域に沿う第１方向について延在するよう設けられる導電部と、
   前記第１端子領域に設けられて前記導電部に接続される第１端子部と、
   前記第２端子領域に設けられて前記導電部のうち前記第１端子部の接続箇所に対して前記第１方向について離れた箇所に接続される第２端子部と、を備える電子デバイス。
2. 前記基板は、短手側基板端を一対有するとともに、前記第２端子領域が一方の短手側基板端のみに選択的に配されており、
   前記第１端子部は、前記第１端子領域において前記第１方向について前記第２端子領域側とは反対側の端部に少なくとも配される請求項１記載の電子デバイス。
3. 前記導電部は、前記第１方向に加えて前記第２端子領域に沿う第２方向にも延在するよう設けられており、
   前記基板は、前記長手側基板端を一対有し、前記第１端子領域が一方の長手側基板端のみに選択的に配されており、
   前記第２端子部は、前記第２端子領域において前記第２方向について前記第１端子領域側とは反対側の端部に少なくとも配される請求項２記載の電子デバイス。
4. 前記第２端子部は、前記第２端子領域において前記第２方向について前記第１端子領域側の端部にも配される請求項３記載の電子デバイス。
5. 前記第１端子部は、前記第１端子領域において前記第１方向について間隔を空けて複数が並んで配される請求項３または請求項４記載の電子デバイス。
6. 前記第１端子部は、前記第１方向についての寸法が前記第２端子部における前記第２端子領域に沿う第２方向についての寸法よりも大きく、前記第２方向についての寸法が前記第２端子部における前記第１方向についての寸法よりも小さい請求項１から請求項５のいずれか１項に記載の電子デバイス。
7. 前記第１端子部は、前記第２端子部よりも表面積が大きい請求項６記載の電子デバイス。
8. 前記基板には、前記第１端子領域及び前記第２端子領域に隣り合う表示領域と、前記表示領域に配される画素電極と、前記画素電極に接続される信号配線と、前記第２端子領域に選択的に実装されて前記信号配線に信号を供給するドライバと、が設けられる請求項１から請求項７のいずれか１項に記載の電子デバイス。
9. 前記基板には、前記表示領域に配される走査配線と、前記表示領域に配されて前記走査配線及び前記信号配線に接続されるスイッチング素子と、前記表示領域と前記第１端子領域との間に配されて前記第１方向に沿って延在し前記走査配線に接続されていて前記スイッチング素子を駆動するモノリシック回路部と、が設けられる請求項８記載の電子デバイス。
10. 前記基板は、板面が前記第２端子領域に沿う第２方向に並行する湾曲軸周りに湾曲する請求項８または請求項９記載の電子デバイス。
11. 前記画素電極は、前記第１方向及び前記第２方向に沿って複数ずつ並んで配されており、
    前記基板と対向する形で配される対向基板を備えており、
    前記対向基板には、複数ずつの前記画素電極と重畳する形で配されて異なる色を呈する複数のカラーフィルタが、前記第１方向に沿って延在するとともに前記第２方向に沿って並ぶ形で設けられている請求項１０記載の電子デバイス。
12. 前記基板には、画素電極と、前記画素電極との間で静電容量を形成する容量配線と、が設けられており、
    前記導電部は、前記容量配線とされる請求項１から請求項１１のいずれか１項に記載の電子デバイス。
13. 前記基板と光変調材を介して対向する形で配される対向基板を備え、
    前記基板には、画素電極が設けられ、
    前記基板または前記対向基板には、前記画素電極と対向する共通電極が設けられており、
    前記導電部は、前記共通電極とされる請求項１から請求項１２のいずれか１項に記載の電子デバイス。
14. 前記基板には、スイッチング素子と、前記スイッチング素子を駆動するモノリシック回路部と、が設けられており、
    前記導電部は、前記モノリシック回路部とされる請求項１から請求項１３のいずれか１項に記載の電子デバイス。
15. 前記基板と対向する形で配されていて前記基板側とは反対側の板面にシールド電極が設けられる対向基板を備えており、
    前記導電部は、前記シールド電極とされる請求項１から請求項１４のいずれか１項に記載の電子デバイス。
16. 前記対向基板は、前記第１端子部及び前記第２端子部とは非重畳となるよう配されており、
    前記基板と前記対向基板とに跨るよう配されて前記シールド電極と前記第１端子部及び前記第２端子部とに接続される導電性ペースト部が設けられている請求項１５記載の電子デバイス。

Images