JP3909572B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3909572B2 JP3909572B2 JP2001349139A JP2001349139A JP3909572B2 JP 3909572 B2 JP3909572 B2 JP 3909572B2 JP 2001349139 A JP2001349139 A JP 2001349139A JP 2001349139 A JP2001349139 A JP 2001349139A JP 3909572 B2 JP3909572 B2 JP 3909572B2
- Authority
- JP
- Japan
- Prior art keywords
- lines
- storage
- substrate
- gate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13456—Cell terminals located on one side of the display only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、表示装置に係り、特に2枚の基板の一方にゲート線とデータ線を交差させてマトリクス配置すると共に、画素の点灯を維持するための蓄積容量を構成するストレージ線を備えたアクティブマトリクス方式の表示装置に関する。
【0002】
【従来の技術】
パソコンや各種モニター、その他の各種情報機器の表示装置として液晶表示装置が多用されている。特に、携帯電話機やPDAと称する携帯情報端末の表示には、小型軽量かつ省電力であるという特性から液晶表示装置が用いられている。そして、その駆動回路チップを基板の一部に直接搭載して全体として小型化を図ったものが主流となりつつある。
【0003】
この種の携帯情報端末に採用される液晶表示装置には、実装スペースの低減や制御回路の実装の利便性から、貼り合わせた2枚の基板の一辺側から表示データや駆動電圧を供給するように構成したものが多い。特に、携帯電話機用の液晶表示装置は、限られた実装スペースへの収納を容易にするために2枚の基板の一辺にフレキシブルプリント基板を取り付けて表示データやその他の駆動電圧を供給する方式としたものが多い。
【0004】
液晶表示装置には、その電極構成や駆動方式により様々な方式が知られているが、ここでは、一般にTN方式と称する液晶表示装置を例として説明する。このTN方式の液晶表示装置は、一対の基板を構成する第1の基板と第2の基板の貼り合わせ間隙に液晶を封止した表示領域を形成する。第1の基板の表示領域には、例えば縦方向(以下、第1の方向)に延在し横方向(以下、第2の方向)に並設した多数のデータ線(ドレイン線、信号線などとも言う)と、このデータ線と直交するように横方向に延在し、縦方向に並設した多数のゲート線(走査線などとも言う)とでマトリクスが構成され、これらデータ線と走査線の各一対で囲まれる領域に画素を形成している。
【0005】
第2の基板には画素電極と対向して画素の液晶に電界を印加するための対向電極を有し、カラー表示では通常、3色のカラーフィルタが設けられている。各画素は第1の基板に有する画素電極と第2の基板に有する対向電極の間に挟まれた液晶で形成され、当該画素の一角に設けたスイッチング素子(典型的には薄膜トランジスタ:TFT、以下では薄膜トランジスタとして説明する)のオン/オフで点灯/非点灯が制御される。
【0006】
これらの画素を構成する薄膜トランジスタがオンとなった時の表示データの電圧を所定の期間にわたって保持するために、各画素に蓄積容量(Cstg)を設けている。この蓄積容量への給電(すなわち、画素に供給された表示データの電荷を蓄積して所定の期間保持する)方式にも多様な方式があるが、表示領域にストレージ線と称する配線を設けたものがある。この ストレージ線は、第1の基板の上に、通常、各ゲート線に近接して且つ平行に形成される。
【0007】
平面的には、表示領域においては走査線の間に交互に位置させて走査線の延在方向と平行に延在し、一端を共通線で接続して基板の一辺に設けた所定の端子に引き回してある。従来のこの種の液晶表示装置におけるゲート線とストレージ線の敷設は次のようになっている。なお、ここでは、第1の基板に駆動回路実装領域、すなわち、駆動回路チップの搭載領域を有し、この駆動回路実装領域を除いた部分に第2の基板を重畳して当該重畳部分の周辺をシール材でシールした形状の液晶表示装置を想定して説明する。そして、上記駆動回路実装領域を液晶表示装置の縦方向下側(下辺)として説明する。したがって、この駆動回路実装領域を有する第1の基板の下辺と隣接する二辺は左辺および右辺と称することになる。
【0008】
2枚の基板の貼り合わせで構成される液晶表示装置の一方の基板(上記した第1の基板、薄膜トランジスタ基板とも言う)の第1の方向(例えば、縦方向)にデータ線を形成したとき、このデータ線と直交する第2の方向(例えば、横方向)にゲート線を形成する。ゲート線は横方向の一辺側(例えば、左辺)で基板の当該左辺に沿って上記駆動回路実装領域に引き出される。そして、ストレージ線は上記の各ゲート線の間に形成され、横方向の他辺側(例えば、右辺)で共通線を介して基板の当該右辺に沿って上記駆動回路実装領域に引き出される。
【0009】
【発明が解決しようとする課題】
しかし、従来のように、ゲート線を一辺側のみ(例えば、左辺側の額縁領域のみ)で引き出している場合、左辺側の額縁領域と右辺側の額縁領域の幅が異なることになり、表示領域が基板上で横方向のセンタ位置から右に偏った配置となってしまう。
【0010】
そこで、ゲート線を左辺側の額縁領域から下辺方向に引き出されるものと、右辺側の額縁領域から下辺方向に引き出されるものとに分け、左右両方の額縁領域を用いて引き出すことにより、表示領域を横方向のセンタ位置に配置することができる。しかし、このような配置とした場合、従来のように複数のストレージ線を接続する共通線を一辺側のみ(例えば、右辺側の額縁領域のみ)に設けた構成では、ゲート線やその引き回し線と交差する配置となってしまう。そこで、配線を別層で形成して乗り越えをすることが必要となるが、この乗り越え部分では断線不良が発生しやすく、信頼性の向上を阻害する要因となる。
【0011】
また、ゲート線やストレージ線にアルミニウムなどを用い、それぞれを陽極化成する場合には、乗り越えを行うためにそれぞれを別々に形成する必要があり、プロセスが増加して製造コストを上昇させる一因となる。
【0012】
本発明の目的は、ゲート線を左右両側の額縁領域で引き回した場合であっても、ゲート線とゲート線引き回し配線とで構成されるゲート配線パターンと、ストレージ線とストレージ線同士を接続する共通線とで構成されるストレージ配線パターンとの間で乗り越えのない配線パターンにすることで信頼性の向上を図った高い表示品質の表示装置を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ゲート線を左右両側の額縁領域でゲート線引き回し配線により引き回すとともに、ストレージ線同士を接続する共通線も左右両側の額縁領域に形成することで、ゲート線とゲート線引き回し配線とで構成されるゲート配線パターンと、ストレージ線と共通線とで構成されるストレージ配線パターンとが交差しない配線パターンとなるように形成することを特徴とする。また、本発明は、ストレージ線を表示領域の上下の群に分割し、これらストレージ線同士を接続する共通線を左右両側の額縁領域に形成する際に、上下の群に分割したストレージ線の電圧差を緩和する補助共通線を設けたことを特徴とする。本発明の代表的な構成を記述すれば以下の通りである。
【0014】
(1)、表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に直交する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第1の方向に延在し、前記第2の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとを交差しない配線パターンで形成した。
【0015】
(2)、(1)において、前記ストレージ線を、前記第1の辺に近い群と、前記第1の辺から遠い群とに分け、
前記第1の辺に近い群を前記第1の共通線に接続し、
前記第1の辺から遠い群を前記第2の共通線に接続した。
【0016】
(3)、(1)または(2)において、前記複数のストレージ線の少なくとも一部で、前記第1の共通線と前記第2の共通線とを接続した。
【0017】
(4)、(1)において、前記ストレージ配線パターンを、前記第1及び第2の共通線の間を蛇行するパターンに形成した。
【0018】
(5)、(4)において、前記第1の共通線が複数形成されているとともに、前記第1の共通線に重なる位置にコンタクトホールを有する絶縁層と、前記第1の共通線に重なる位置に前記絶縁層を介して形成され、前記複数の第1の共通線同士を接続する第1の橋絡線とを備え、
前記第2の共通線が複数形成されているとともに、前記第2の共通線に重なる位置にコンタクトホールを有する絶縁層と、前記第2の共通線に重なる位置に前記絶縁層を介して形成され、前記複数の第2の共通線同士を接続する第2の橋絡線とを備えた。
【0019】
(6)、(1)から(5)の何れかにおいて、前記複数の接続端子に、前記ストレージ配線パターンに電圧を印加する給電パッドを有せしめた。
【0020】
(7)、(1)から(6)の何れかにおいて、前記複数のゲート線と前記複数のストレージ線とを同じ材料で同層に形成した。
【0021】
(8)、(1)から(7)の何れかにおいて、前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えた。
【0022】
(9)、表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に直交する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第1の方向に延在し、前記第2の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記複数の接続端子に、ゲート線に関連する接続端子と、データ線に関連する接続端子と、前記ストレージ配線パターンに電圧を印加する給電パッドを有するとともに、
前記給電パッドを、前記ゲート線に関連する接続端子と前記データ線に関連する接続端子との間に形成した。
【0023】
(10)、(9)において、前記ストレージ配線パターンを一体に形成し、前記給電パッドに接続した。
【0024】
(11)、(10)において、前記ストレージ配線パターンを、前記給電パッドとは異なる位置に設けられた第2の給電パッドにも接続した。
【0025】
(12)、(9)において、前記ストレージ配線パターンを2つに分離して形成し、一方を前記給電パッドに接続し、他方を前記給電パッドとは異なる位置に設けられた第2の給電パッドに接続した。
【0026】
(13)、(9)から(12)の何れかにおいて、前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えた。
【0027】
(14)、表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に直交する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第1の方向に延在し、前記第2の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記第2の辺側の額縁領域に給電配線を有し、
前記第1のゲート線引き回し配線と前記第1の共通線とが前記第2の辺側の額縁領域に形成されているとともに、前記第1のゲート線引き回し配線は前記第1の共通線と前記給電配線との間に位置しており、
前記第1のゲート線引き回し配線と絶縁され、前記第1の共通線と前記給電配線とを電気的に接続する補助共通線を備えた。
【0028】
(15)、(14)において、前記ストレージ線は、前記第1の辺に近い群と、前記第1の辺から遠い群とに分けられ、
前記第1の辺に近い群は前記第1の共通線に接続し、
前記第1の辺から遠い群は前記第2の共通線に接続した。
【0029】
(16)、(14)または(15)において、前記複数のストレージ線の少なくとも一部で、前記第1の共通線と前記第2の共通線とを接続した。
【0030】
(17)、(14)から(16)の何れかにおいて、前記複数の接続端子は前記ストレージ配線パターンに電圧を印加する給電パッドを有する。
【0031】
(18)、(14)から(17)の何れかにおいて、前記複数のゲート線と前記複数のストレージ線とを同じ材料で同層に形成した。
【0032】
(19)、(14)から(18)の何れかにおいて、前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えた。
【0033】
(20)、表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に直交する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第1の方向に延在し、前記第2の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、
前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記第2の辺側の額縁領域に給電配線を有し、
前記第1のゲート線引き回し配線と前記第1の共通線とが前記第2の辺側の額縁領域に形成されているとともに、前記第1のゲート線引き回し配線は前記第1の共通線と前記給電配線との間に位置しており、
前記第1のゲート線引き回し配線と絶縁され、前記第1の共通線と前記給電配線とを電気的に接続する補助共通線を有し、
前記複数の接続端子は、ゲート線に関連する接続端子と、データ線に関連する接続端子と、前記ストレージ配線パターンに電圧を印加する第1の給電パッドと、前記給電配線に電圧を印加する第2の給電パッドとを有するとともに、
前記第1の給電パッドは、前記ゲート線に関連する接続端子と前記データ線に関連する接続端子との間に形成されており、前記ゲート線に関連する接続端子を前記第1の給電パッドと前記第2の給電パッドとの間に形成した。
【0034】
(21)、(20)において、前記ストレージ配線パターンは一体に形成され、前記第1の給電パッドに接続した。
【0035】
(22)、(21)において、前記ストレージ配線パターンは、前記第1及び第2の給電パッドとは異なる位置に設けられた第3の給電パッドにも接続した。
【0036】
(23)、(20)において、前記ストレージ配線パターンは2つに分離されて形成され、一方を前記第1及び第2の給電パッドに接続し、他方を前記第1及び第2の給電パッドとは異なる位置に設けられた第3の給電パッドに接続した。
【0037】
(24)、(20)から(23)の何れかにおいて、前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えた。
【0038】
なお、本発明は、上記の構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。以下の実施例では、表示装置の一例として液晶表示装置を用いて説明する。
【0040】
図1は本発明の液晶表示装置の第1実施例を模式的に説明する平面図である。この液晶表示装置は第1の基板SUB1と第2の基板SUB2を貼り合わせ、両基板の間に液晶(図示せず)を封入して表示領域ARを形成し、その周囲をシール材SLで封止してある。参照符号INJは液晶封入口であり、両基板の間に液晶を封入後に封止材で閉鎖されている。表示領域AR以外の領域は、額縁領域と呼ばれる。なお、第1の基板SUB1の一辺側(図1の下辺側)は第2の基板SUB2からはみ出している。
【0041】
表示領域ARに隣接するこの部分にデータ線駆動回路(データドライバ:半導体集積回路あるいはチップ)DDRやゲート線駆動回路(ゲートドライバ:半導体集積回路あるいはチップ)GDR1,GDR2、それらの入力端子DDM、GDM1,GDM2や各種の給電パッドP−PAD1、P−PAD2、P−PAD3が設けられる。この部分を駆動回路実装領域BRと称する。この駆動回路実装領域BRの上記入力端子DDM、GDM1,GDM2や各種の給電パッドP−PAD1、P−PAD2、P−PAD3には、図示しないフレキシブルプリント基板の出力端子が接続される。なお、データ線駆動回路やゲート線駆動回路は、所謂集積回路であり、チップに限らず、基板上に直接作り込むものも含む。以下の実施例でも同様である。
【0042】
第1の基板SUB1の表示領域には、当該基板の縦方向(第1の方向)に延在して横方向(第2の方向)に並設された多数のデータ線DLを有し、駆動回路実装領域BRに実装されたデータドライバDDRの出力端子に接続されている。また、同じく第1の基板SUB1の表示領域には、その横方向(第2の方向)に延在して縦方向(第1の方向)に並設された多数のゲート線GLを有している。このゲート線GLは表示領域ARに関して上下に二つの群GL1とGL2に分割され、それぞれの群がそれぞれ左側と右側の額縁領域を通るゲート線引回し配線GLL1、GLL2で駆動回路実装領域BRに実装されて上記二つのゲート線の群を駆動する如く設けたゲートドライバGDR1、GDR2の出力端子に接続されている。
【0043】
このように、二つの群に分けて配線することで、表示領域ARを第1の基板SUB1の左右方向についてほぼ中央に配置する、所謂画面センター配置が可能になる。
【0044】
なお、表示領域ARには、データ線DLとゲート線GLの各交差部に形成される画素毎にスイッチング素子として多数の薄膜トランジスタが設けられているが図示は省略してある。また、各薄膜トランジスタが形成された画素は画素電極を有するが、これも図示していない。
【0045】
第2の基板SUB2の内面には上記画素電極と対向する如く対向電極が形成されている。また、カラー表示の場合は、この対向電極の上層または下層に複数色のカラーフィルタが設けられるが、対向電極と共に図示は省略してある。対向電極は第1の基板SUB1の上辺コーナー部分に設けられた対向電極接続パッドC−PAD1、C−PAD2と共通線B1、B2を介して駆動回路実装領域BRに有する給電パッドP−PAD1、P−PAD3に接続されている。
【0046】
第1の基板SUB1のゲート線GL(GL1、GL2)の間にはストレージ線STLが形成されている。このストレージ線STLは第1の基板SUB1の表示領域に関して上下に二つの群に分割され、下側の群は左側に設けられた共通線B3で駆動回路実装領域BRに有する給電パッドP−PAD2に、上側の群は右側に設けられた共通線B2で駆動回路実装領域BRに有する給電パッドP−PAD3に接続されている。
【0047】
ストレージ線STLには給電パッドP−PAD2とP−PAD3で給電がなされる。また、対向電極接続パッドC−PAD1とC−PAD2は対向電極で接続されているので、ストレージ線STLは対向電極接続パッドC−PAD1とC−PAD2および給電パッドP−PAD1で給電されるとも言うことができる。共通線B1、B2の何れかに断線または抵抗増加が生じてもストレージ線への給電は十分に行われる。
【0048】
本実施例のように構成したことにより、ストレージ配線パターン(ストレージ線と共通線)とゲート配線パターン(ゲート線とゲート線引回し配線)とは基板の平面上で交差する箇所がない。したがって、ストレージ線STLとゲート線GLを同層で形成できる。また、別層で形成した場合であっても、互いに乗り越える部分を有しないことで断線不良の発生は考慮する必要はない。また、ストレージ線STLとゲート線GLを同層で形成したことで、これらをアルミニウム材料を用いてパターニングした場合に、そのヒロック発生を回避するための陽極化成が1プロセスで行うことができ、製造工程の増加はない。さらに、引回し配線を含めて各配線を表示領域ARの左右に対称配置するため、表示領域ARを液晶表示装置の中央に配置することができる。
【0049】
また、ストレージ配線パターンに電圧を印加する給電パッドP−PAD2がゲート線に関連する接続端子(GDM1)とデータ線に関連する接続端子(DDM)との間に形成されており、この給電パッドP−PAD2から給電が可能となっている。従って、本実施例のようにストレージ配線パターンが2つに分離されて形成されている場合でも給電が可能になる。尚、ゲートドライバGDR1、GDR2とデータドライバDDRを1チップにするなどして1つの回路としても良い。これらの説明はこれ以降の実施例についても同様である。
【0050】
このように、本実施例により、製造プロセスの増加がなく信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0051】
図2は本発明の液晶表示装置の第2実施例を模式的に説明する平面図である。図1と同一符号は同一機能部分に対応する。本実施例は、前記した第1実施例における駆動回路実装領域BRにはデータドライバDDRのみを実装し、ゲートドライバは図示しないフレキシブルプリント基板側に搭載した場合の構成例である。表示領域ARに設けるデータ線DL、ゲート線GL、ストレージ線STLの配置は第1実施例と同様であるので繰り返しの説明はしない。
【0052】
本実施例では、ゲート線引回し配線GLL1、GLL2は駆動回路実装領域BRに設けたゲート端子GTM1、GTM2に直接接続されている。ゲート端子GTM1、GTM2は図示しないフレキシブルプリント基板に搭載したゲートドライバ(図1におけるGDR1、GDR2と同様のもの)の出力端子に接続され、ゲート線GL1、GL2にゲート線駆動電圧を供給する。したがって、駆動回路実装領域BRに設ける各種配線やパッドの面積を大きく形成できる。
【0053】
本実施例のように構成したことにより、第1実施例と同様にストレージ配線パターンとゲート配線パターンとは基板の平面上で交差する箇所がなく、ストレージ線STLとゲート線GLを同層で形成できる。また、別層で形成した場合であっても、互いに乗り越える部分を有しないことで断線不良の発生は考慮する必要はない。また、ストレージ線STLとゲート線GLを同層で形成したことで、これらをアルミニウム材料でパターニングした後のヒロック発生を回避するための陽極化成を1プロセスで行うことができ、製造工程の増加はない。さらに、引回し配線を含めて各配線を表示領域ARの左右に対称配置するため、表示領域ARを液晶表示装置の中央に配置することができる。
【0054】
また、ストレージ配線パターンに電圧を印加する給電パッドP−PAD2がゲート線に関連する接続端子(図1とは異なり、ここではGTM1)とデータ線に関連する接続端子(DDM)との間に形成されており、この給電パッドP−PAD2から給電が可能となっている。なお、データドライバも基板SUB1以外に設け、データ線に関連する接続端子として基板SUB1上にデータ線DLにデータ線駆動電圧を供給するデータ端子を設け、これをデータドライバの出力に接続しても良い。これらの説明はこれ以降の実施例についても同様である。
【0055】
このように、本実施例により、第1実施例と同様に、製造プロセスの増加がなく信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0056】
図3は本発明の液晶表示装置の第3実施例を模式的に説明する平面図である。図1および図2と同一参照符号は同一機能部分に対応する。この液晶表示装置は、図1あるいは図2に示したゲート線の配置に代えて、ゲートドライバGDR1とGDR2で駆動される各群のゲート線を表示領域ARに対して左右両側から交互に延在させたものである。このゲート線の配置に伴い、上下2つの群に分割したストレージ線STLを1本のゲート線を挟んだ2本毎に共通線B2またはB3で接続した。
【0057】
すなわち、上側の群は共通線B2で対向電極接続パッドC−PAD2を通して給電パッドP−PAD3から給電し、下側の群は給電パッドP−PAD2から共通線B3で給電パッドP−PAD2から給電する構成とした。なお、共通線B2を対向電極接続パッドC−PAD2を介さずに給電パッドP−PAD3に接続することもできる。
【0058】
本実施例のように、複数のストレージ線STLの少なくとも一部は、左辺側の額縁領域の共通線と右辺側の額縁領域の共通線とを接続することで、配線の乗り越えのないパターンを形成できる。尚、本実施例では、ストレージ配線パターンを左右両側の共通線の間を蛇行するパターンに形成している。本実施例ではストレージ線STLを2本一組にして蛇行させているが、3本以上を1組にして蛇行させるパターンとしても良い。これらの説明はこれ以降の実施例についても同様である。
【0059】
本実施例のように構成したことにより、第1実施例および第2実施例と同様にストレージ配線パターンとゲート配線パターンとは基板の平面上で交差する箇所がなく、ストレージ線STLとゲート線GLを同層で形成できる。また、別層で形成した場合であっても、互いに乗り越える部分を有しないことで断線不良の発生は考慮する必要はない。また、ストレージ線STLとゲート線GLを同層で形成したことで、これらをアルミニウム材料でパターニングした後のヒロック発生を回避するための陽極化成が1プロセスで行うことができ、製造工程の増加はない。さらに、引回し配線を含めて各配線を表示領域ARの左右に対称配置するため、表示領域ARを液晶表示装置の中央に配置することができる。
【0060】
本実施例により、第1実施例および第2実施例と同様に、製造プロセスの増加がなく信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0061】
図4は本発明の液晶表示装置の第4実施例を模式的に説明する平面図である。図3と同一符号は同一機能部分に対応する。本実施例は、前記した第3実施例における駆動回路実装領域BRにはデータドライバDDRのみを実装し、ゲートドライバは図示しないフレキシブルプリント基板側に搭載した場合の構成例である。表示領域ARに設けるデータ線DL、ゲート線GL、ストレージ線STLの配置は第3実施例と同様であるので繰り返しの説明はしない。
【0062】
本実施例では、ゲート線引回し配線GLL1、GLL2は駆動回路実装領域BRに設けたゲート端子GTM1、GTM2に直接接続されている。ゲート端子GTM1、GTM2は図示しないフレキシブルプリント基板に搭載したゲートドライバ(図1におけるGDR1、GDR2と同様のもの)の出力端子に接続され、ゲート線GL1、GL2にゲート線駆動電圧を供給する。したがって、駆動回路実装領域BRに設ける各種配線やパッドの面積を大きく形成できる。
【0063】
本実施例のように構成したことにより、第3実施例と同様にストレージ配線パターンとゲート配線パターンとは基板の平面上で交差する箇所がなく、ストレージ線STLとゲート線GLを同層で形成できる。また、別層で形成した場合であっても、互いに乗り越える部分を有しないことで断線不良の発生は考慮する必要はない。また、ストレージ線STLとゲート線GLを同層で形成したことで、これらをアルミニウム材料でパターニングした後のヒロック発生を回避するための陽極化成が1プロセスで行うことができ、製造工程の増加はない。さらに、引回し配線を含めて各配線を表示領域ARの左右に対称配置するため、表示領域ARを液晶表示装置の中央に配置することができる。
【0064】
このように、本実施例により、第1〜第3実施例と同様に、製造プロセスの増加がなく信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0065】
図5は本発明の液晶表示装置の第5実施例における配線配置を説明する模式図である。図1及び図2と同一符号は同一機能部分に対応する。前記第1実施例および第2実施例の液晶表示装置では、表示領域ARの上下で複数の群に分割したストレージ線STLは当該表示領域AR内では物理的に独立したものとされていた。本実施例では、第1の群のゲート線GL1に対応して分割されたストレージ線STLの群の共通線B4と第2の群のゲート線GL2に対応して分割されたストレージ線STLの群の共通線B3とを表示領域AR内でストレージ線STLの両端につないで物理的に接続した。尚、共通線B4は共通線B2で代用しても良い。但し、配線は交差しないようにする。これ以降の実施例についても同様である。
【0066】
このように分割した群のストレージ線STLを接続したことにより、前記した各実施例の効果に加え、一方の給電路に接続不良が起こったりした場合の給電も確保され、また、両端給電となることで、ストレージ線STLに供給される電圧波形の鈍りを抑制することができる。これにより、信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0067】
本実施例のように、複数のストレージ線STLの少なくとも一部を用いて、左辺側の額縁領域の共通線と右辺側の額縁領域の共通線とを接続することで、配線の乗り越えのないパターンを形成できる。また、本実施例のようにストレージ配線パターンを一体に形成した場合は、必ずしも両端給電とする必要はなく、例えば給電パッドP−PAD2のみから給電しても良い。これらの説明はこれ以降の実施例についても同様である。
【0068】
図6は本発明の液晶表示装置の第6実施例における配線配置を説明する模式図である。図5と同一符号は同一機能部分に対応する。本実施例は前記第1実施例および第2実施例の液晶表示装置におけるストレージ線STLが表示領域ARの上下で複数の群に分割され、且つ当該表示領域AR内で物理的に独立したものとされていたが、本実施例も第5実施例と同様に、第1の群のゲート線GL1に対応して分割されたストレージ線STLの群の共通線B4と第2の群のゲート線GL2に対応して分割されたストレージ線STLの群の共通線B3とを表示領域AR内でストレージ線STLの両端につないで物理的に接続した。そして、第2の群のゲート線GL2に対応して分割されたストレージ線STLの群の共通線B3には給電パッドを設けていない。したがって、これらのストレージ線STLについても、給電パッドP−PAD3から給電される。
【0069】
本実施例によれば、駆動回路実装領域BRに設けるパッドの数を削減でき、当該駆動回路実装領域BRのスペースを有効に利用して信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0070】
図7は本発明の液晶表示装置の第7実施例における配線配置を説明する模式図である。図5および図6と同一符号は同一機能部分に対応する。前記第3実施例または第4実施例の液晶表示装置においては、ストレージ線STLが表示領域ARの上下で複数の群に分割され、且つ当該表示領域AR内で物理的に独立したものとされていたが、本実施例では、これらを物理的に接続した。
【0071】
このように分割した群のストレージ線STLを接続したことにより、前記した第5実施例同様に、一方の給電路に接続不良が起こったりした場合の給電も確保される。また、両端給電となることで、ストレージ線STLに供給される電圧波形の鈍りを抑制することができ、信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0072】
図8は本発明の液晶表示装置の第8実施例における配線配置を説明する模式図である。図7と同一符号は同一機能部分に対応する。本実施例は図7におけるストレージ線STLの共通線B3およびB4をそれぞれ接続する橋絡線BCL1、BCL2を設けたものである。この橋絡線BCL1、BCL2はゲート線GLとストレージ線STLの上層に絶縁層を介して設けられる。絶縁層の共通線B3,B4の位置にはコンタクトホールが設けられる。したがって、橋絡線BCL1、BCL2を形成するためのプロセスは増加するが、ストレージ線STLへの給電を確実にすることができ、さらに信頼性を増加した液晶表示装置を提供できる。データ線DLと同層で形成した場合はプロセスの増加もない。
【0073】
図9は本発明の液晶表示装置の第9実施例における配線配置を説明する模式図である。本実施例は前記第7実施例における給電パッドP−PAD2を除去し第6実施例と同様にストレージ線STLへは給電パッドP−PAD3を介して給電するように構成したものである。
【0074】
本実施例によれば、駆動回路実装領域BRに設けるパッドの数を削減でき、当該駆動回路実装領域BRのスペースを有効に利用して信頼性が高いストレージ線方式の液晶表示装置を提供することができる。
【0075】
図10は本発明の液晶表示装置の第10実施例における配線配置を説明する模式図である。本実施例は前記第9実施例に第8実施例で説明した橋絡線BCL1、BCL2を設けたものである。この橋絡線BCL1、BCL2も図8と同様にゲート線GLとストレージ線STLの上層に絶縁層を介して設けられる。絶縁層の共通線B3,B4の位置にはコンタクトホールが設けられる。したがって、橋絡線BCL1、BCL2を形成するためのプロセスは増加するが、ストレージ線STLへの給電を確実にすることができ、さらに信頼性を増加した液晶表示装置を提供できる。データ線DLと同層で形成した場合はプロセスの増加はない。他の構成と効果は第9実施例と同様である。
【0076】
図11は本発明の液晶表示装置の第11実施例を模式的に説明する平面図であり、図1の実施例の変形例に相当し、駆動回路実装領域BRにはデータ線駆動回路DDRと2個のゲート線駆動回路GDR1、GDR2が実装された構成である。図中、前記した各実施例と同一参照符号は同一機能部分に対応する。前記の図1、図2、あるいは図5、図6の構成、すなわち、ストレージ線を有効領域の上下で2つの群に分割した構成の液晶表示装置では、当該配線の給電抵抗に差が起こる場合がある。例えば、給電パッドP−PAD2と共通線B3とをつなぐ配線の一部が細い場合などである。この抵抗差に起因した電圧の差で上下のストレージ線に接続する画面上下の画素の間で輝度に差が生じ、画質を劣化させる。
【0077】
図11の基本的な配線構造は図1と同様である。この液晶表示装置では、図11に向かって表示領域ARの左側の額縁領域に、多数のゲート線引き回し配線GLL1を有し、その両側に対向電極接続パッドC−PAD1を給電パッドP−PAD1に接続する共通線B1、下側のストレージ線STLを共通に接続する共通線B3が配線されている。したがって、共通線B1の配線面積は図11に向かって表示領域ARの右側の額縁領域に設けた共通線B1に比べて充分な配線幅を確保することが難しい。その結果、上記したような画面上下の画素の間で輝度に差が生じる。
【0078】
本実施例では、対向電極接続パッドC−PAD1を給電パッドP−PAD1に接続する共通線B1と下側のストレージ線STLを共通に接続する共通線B3とを補助共通線CBLで電気的に接続した。この場合、共通線B1は給電配線とも言うことができる。対向電極接続パッドC−PAD1は第2の基板SUB2に有する対向電極を介して表示領域ARの右側の給電パッドP−PAD3に接続している。これにより、共通線B1につながる下側のストレージ線STLの電位は上側のストレージ線STLと同等なものとなる。尚、補助共通線CBLはストレージ配線パターンの構成要素には入らないと定義する。したがって、ゲート配線パターンとストレージ配線パターンとは交差していない。
【0079】
図12は図11のB−B’線に沿った補助共通線部分の断面図である。補助共通線CBLはゲート線引き回し配線GLL1を跨いで共通線B1とB3に電気的に接続する。ゲート線引き回し配線GLL1との間はゲート絶縁層GIで絶縁されている。この補助共通線CBLは独立した導体で形成してもよいが、データ線DLと同一の導電材料で形成するのが好適であり、データ線DLのパターニング工程で同時に形成できる。すなわち、ゲート線やゲート線引き回し配線GLL1の形成後、ゲート絶縁層GIを被覆し、共通線B1とB3の接続部分のゲート絶縁層GIにコンタクトホールを設け、データ線DLのパターニング時に共通線B1とB3に橋絡した補助共通線CBLを形成する。ゲート配線パターンとストレージ配線パターンは、互いに同じ材料で同層に形成するのが望ましい。
【0080】
本実施例により、上下のストレージ線に給電する共通線B2とB3の抵抗差による電圧差が緩和され、これら上下のストレージ線につながる画素の輝度差が緩和され、画質の向上を図ることができる。また、上側のストレージ線と下側のストレージ線を図のP点で接続してもよい。また、この構成としたことで、駆動回路実装領域に設けた給電パッドP−PAD2は省略してもよく、外部回路に接続するための端子スペースの配置裕度を大きくすることもできる。
【0081】
図13は本発明の液晶表示装置の第12実施例を模式的に説明する平面図であり、図2の実施例の変形例に相当し、図11と同様の課題を解消するものである。図中、前記した各実施例と同一参照符号は同一機能部分に対応する。
【0082】
図13の基本的な配線構造は図2と同様であるが、図2と同様に駆動回路実装領域にはデータ線駆動回路DDRのみが実装された構成である。この液晶表示装置でも、図13に向かって表示領域ARの左側の額縁領域に、多数のゲート線引き回し配線GLL1を有し、その両側に対向電極接続パッドC−PAD1を給電パッドP−PAD1に接続する共通線B1、下側のストレージ線STLを共通に接続する共通線B3が配線されている。したがって、共通線B1の配線面積は図13に向かって表示領域ARの右側の額縁領域に設けた共通線B1に比べて充分な配線幅を確保することが難しい。その結果、上記したような画面上下の画素の間で輝度に差が生じる。
【0083】
本実施例では、対向電極接続パッドC−PAD1を給電パッドP−PAD1に接続する共通線B1と下側のストレージ線STLを共通に接続する共通線B3とを補助共通線CBLで電気的に接続した。対向電極接続パッドC−PAD1は第2の基板SUB2に有する対向電極を介して表示領域ARの右側の給電パッドP−PAD3に接続している。これにより、共通線B1につながる下側のストレージ線STLの電位は上側のストレージ線STLと同等なものとなる。図13の補助共通線CBLのB−B’線に沿った断面構造は図12と同様である。また、他の構成および効果は図11と同様である。
【0084】
図14は本発明の液晶表示装置の第1の基板における一画素付近の構成例を模式的に説明する平面図である。図中、参照符号DLはデータ線、GLはゲート線、STLはストレージ線、ITOは画素電極、TFTは薄膜トランジスタ、Cstgは蓄積容量を示す。二本のデータ線DLと二本のゲート線GLで囲まれた領域に画素が構成される。この画素は薄膜トランジスタTFTで駆動される上記の画素電極ITOと図示しない第2の基板に設けた対向電極を有する。
【0085】
ゲート線GLに近接して且つ平行にストレージ線STLは形成されており、このストレージ線STLと画素電極ITOの重畳部分で蓄積容量Cstgが形成される。図14では、蓄積容量Cstgを形成するためのストレージ線STLの幅を画素内で拡大してあるが、必ずしもこのような拡大は必要とするものではなく、ストレージ線STLと画素電極ITOの間に有する誘電体(絶縁層)の特性によっては、ストレージ線STLをストレートに形成することができる。
【0086】
また、この蓄積容量Cstgの形成位置も図示した部分に限るものではなく、例えば反射型、部分反射型、あるいは半透過型の液晶表示装置など、透過型液晶表示装置に要する開口率を考慮する必要がないものでは、画素の中央部にストレージ線を通過させるようにしてもよい。ストレージ線STLは前記図1〜図13で説明したような配置で形成される。尚、図14では半導体層SIなどの図示は省略してある。
【0087】
図15は図14のA−A’線の沿った第1の基板の断面図である。図14と同一参照符号は同一機能部分に対応する。図中、SUB1は第1の基板で、この第1の基板SUB1上にゲート線から延長したゲート電極Gとストレージ線STLが形成されている。ゲート電極Gとストレージ線STLはゲート絶縁層GI(例えば、SiN)で被覆されており、ゲート電極G上に半導体層SI、ドレイン電極SD1およびソース電極SD2からなる薄膜トランジスタTFTが形成されている。なお、ゲート線を含めたゲート電極Gとストレージ線STLの表面には陽極化成で成膜した酸化膜AOを有する。なお、半導体層SIはアモルファスシリコン(a−Si)でも、あるいはポリシリコン(p−Si)であってもよく、それぞれの特性に合わせた薄膜トランジスタ構造とするが、ここではa−Siとした。
【0088】
薄膜トランジスタTFTを含めたゲート絶縁層GI上には画素領域の全面にわたってパッシベーション層PASを有し、このパッシベーション層PASの上に画素電極ITOが形成されている。この構成は、所謂透過型の液晶表示装置であるため、画素電極として透明導電膜を用いている。画素電極ITOはパッシベーション層PASに開けたスルーホールを通してソース電極SD2に接続されている。また、この画素電極ITOはストレージ線STLの上層に延びており、当該ストレージ線STLと共に蓄積容量Cstg を形成している。
【0089】
図16は他の構造の液晶表示装置に本発明を適用した場合の図14のA−A’線に沿った第1の基板の断面に相当する断面図である。図15と同一参照符号は同一機能部分に対応する。図16では、画素領域にはパッシベーション層PAS及びスルーホールを有していない。他の構成と効果は図15と同様である。
【0090】
図17は本発明の液晶表示装置の第1の基板における一画素付近の他の構成例を模式的に説明する平面図である。図17においても、半導体層SIなどの図示を省略してある。また、図18は図17のA−A’線に沿った第1基板の断面図を示す。この液晶表示装置は、所謂部分透過型であり、図14〜図16で説明した画素構造において、ゲート絶縁層GIを覆うパッシベーション層を第1のパッシベーション層PAS1としたとき、画素電極の上層に第2のパッシベーション層PAS2を介して反射電極RFを形成したものである。尚、第2のパッシベーション層PAS2はなくてもかまわない。
【0091】
反射電極RFは金属薄膜を好適とし、画素領域の一部を下層にある第2のパッシベーション層PAS2と共に除去して反射電極RFに開口TPを設けてある。第1の基板SUB1の背面側からの光(外光、あるいはバックライトからの光)を第2の基板方向に透過させるようにしてある。反射型として機能する場合は、第2の基板側から入射する外光(あるいは、所謂フロントライトの光)を反射電極RFで反射させて第2の基板側に出射して画像表示を行う。
【0092】
一方、部分反射型として機能する場合は、第1の基板SUB1の背面側からの光を上記反射電極RFの開口TPから第2の基板側に出射させると共に、第2の基板側から入射する光を反射電極RFで反射させて第2の基板方向に出射させる。
【0093】
反射電極RFは図17、図18に示したように、ストレージ線STL上で隣接する画素の反射電極との間にスリットSを位置させている。ドレイン線DL上でも同様に隣接する反射電極との間にスリットSを位置させている。このような配置とすることにより、透過型の表示を行う際の隣接画素との境界におけるバックライトからの光の光漏れを防止して良好なコントラストを得ることができる。
【0094】
図19はさらに他の構造の液晶表示装置に本発明を適用した場合の図17のA−A’線に沿った第1の基板の断面に相当する断面図である。図17と同一参照符号は同一機能部分に対応する。図19では、画素領域にはパッシベーション層PASを有せずに画素電極ITOを第1の基板SUB1に直接形成している。反射電極RFの下層に形成したパッシベーション層PASは、当該画素領域で除去されている。他の構成および効果はパッシベーション層PAS2が無いことを除いて図17および図18と同様である。
【0095】
なお、上記した各種の形式の液晶表示装置の他に、図14〜図16の透明導電膜で形成した画素電極ITOの代わりに、金属膜などで形成した反射電極RFとすることにより、反射型の液晶表示装置とすることもできる。さらに、画素電極を半透明な反射電極で形成して半透過型の液晶表示装置を構成することもできる。さらに、本発明は、上記した携帯端末等に用いる比較的小型の液晶表示装置に限るものではなく、ノートパソコンや他のモニター用に表示デバイスとしての液晶表示装置にも同様に適用できることは言うまでもない。また、液晶表示装置に限らず、例えば、有機ELディスプレイなどの他の型式の表示装置にも適用できる。
【0096】
【発明の効果】
以上実施例で詳細に説明したように、本発明によれば、ゲート配線パターンとストレージ配線パターンとが重ならない構成となり、配線の乗り越えのないパターンを形成できる。そして、ストレージ線を表示領域の上下の群に分割した場合でも、表示領域の全域において輝度差を緩和でき、高品質の表示を得ることが可能な表示装置を提供することができる。
【0097】
【図面の簡単な説明】
【図1】本発明の液晶表示装置の第1実施例を模式的に説明する平面図である。
【図2】本発明の液晶表示装置の第2実施例を模式的に説明する平面図である。
【図3】本発明の液晶表示装置の第3実施例を模式的に説明する平面図である。
【図4】本発明の液晶表示装置の第4実施例を模式的に説明する平面図である。
【図5】本発明の液晶表示装置の第5実施例における配線配置を説明する模式図である。
【図6】本発明の液晶表示装置の第6実施例における配線配置を説明する模式図である。
【図7】本発明の液晶表示装置の第7実施例における配線配置を説明する模式図である。
【図8】本発明の液晶表示装置の第8実施例における配線配置を説明する模式図である。
【図9】本発明の液晶表示装置の第9実施例における配線配置を説明する模式図である。
【図10】本発明の液晶表示装置の第10実施例における配線配置を説明する模式図である。
【図11】本発明の液晶表示装置の第11実施例を模式的に説明する平面図である。
【図12】図11のB−B’線に沿った補助共通線部分の断面図である。
【図13】本発明の液晶表示装置の第12実施例を模式的に説明する平面図である。
【図14】本発明の液晶表示装置の第1の基板における一画素付近の構成例を模式的に説明する平面図である。
【図15】図14のA−A’線の沿った第1の基板の断面図である。
【図16】他の構造の液晶表示装置に本発明を適用した場合の図14のA−A’線に沿った第1の基板の断面に相当する断面図である。
【図17】本発明の液晶表示装置の第1の基板における一画素付近の他の構成例を模式的に説明する平面図である。
【図18】図17のA−A’線に沿った第1基板の断面図である。
【図19】さらに他の構造の液晶表示装置に本発明を適用した場合の図17のA−A’線に沿った第1の基板の断面に相当する断面図である。
【符号の説明】
SUB1・・・・第1の基板、SUB2・・・・第2の基板、AR・・・・表示領域、SL・・・・シール材、INJ・・・・液晶封入口、DDR・・・・データ線駆動回路、GDR,GDR1,GDR2・・・・ゲート線駆動回路、DDM,GDM1,GDM2・・・・入力端子、P−PAD1、P−PAD2、P−PAD3・・・・給電パッド、BR・・・・駆動回路実装領域、DL・・・・データ線、GL,GL1,GL2・・・・ゲート線、GLL1,GLL2・・・・ゲート線引回し配線、C−PAD1,C−PAD2・・・・対向電極接続パッド、STL・・・・ストレージ線、B1,B2,B3・・・・共通線、P−PAD1,P−PAD2,P−PAD3・・・・給電パッド。
Claims (48)
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成されていることを特徴とする表示装置。 - 前記ストレージ線は、前記第1の辺に近い群と、前記第1の辺から遠い群とに分けられ、
前記第1の辺に近い群は前記第1の共通線に接続され、
前記第1の辺から遠い群は前記第2の共通線に接続されていることを特徴とする請求項1に記載の表示装置。 - 前記複数のストレージ線の少なくとも一部は、前記第1の共通線と前記第2の共通線とを接続していることを特徴とする請求項1又は2に記載の表示装置。
- 前記ストレージ配線パターンは、前記第1及び第2の共通線の間を蛇行するパターンに形成されていることを特徴とする請求項1に記載の表示装置。
- 前記第1の共通線が複数形成されているとともに、前記第2の共通線が複数形成されており、
前記第1の共通線に重なる位置にコンタクトホールを有する絶縁層と、前記第1の共通線に重なる位置に前記絶縁層を介して形成され、前記複数の第1の共通線同士を接続する第1の橋絡線とを備え、
前記第2の共通線に重なる位置にコンタクトホールを有する絶縁層と、前記第2の共通線に重なる位置に前記絶縁層を介して形成され、前記複数の第2の共通線同士を接続する第2の橋絡線とを備えることを特徴とする請求項4に記載の表示装置。 - 前記複数の接続端子は前記ストレージ配線パターンに電圧を印加する給電パッドを有することを特徴とする請求項1から5の何れかに記載の表示装置。
- 前記複数のゲート線と前記複数のストレージ線とが同じ材料で同層に形成されていることを特徴とする請求項1から6の何れかに記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項1から7の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、
前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記複数の接続端子は、ゲート線に関連する接続端子と、データ線に関連する接続端子と、前記ストレージ配線パターンに電圧を印加する給電パッドを有するとともに、
前記給電パッドは、前記ゲート線に関連する接続端子と前記データ線に関連する接続端子との間に形成されていることを特徴とする表示装置。 - 前記ストレージ配線パターンは一体に形成され、前記給電パッドに接続されていることを特徴とする請求項9に記載の表示装置。
- 前記ストレージ配線パターンは、前記給電パッドとは異なる位置に設けられた第2の給電パッドにも接続されていることを特徴とする請求項10に記載の表示装置。
- 前記ストレージ配線パターンは2つに分離されて形成され、一方は前記給電パッドに接続されているとともに、他方は前記給電パッドとは異なる位置に設けられた第2の給電パッドに接続されていることを特徴とする請求項9に記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項9から12の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記第2の辺側の額縁領域に給電配線を有し、
前記第1のゲート線引き回し配線と前記第1の共通線とが前記第2の辺側の額縁領域に形成されているとともに、前記第1のゲート線引き回し配線は前記第1の共通線と前記給電配線との間に位置しており、
前記第1のゲート線引き回し配線と絶縁され、前記第1の共通線と前記給電配線とを電気的に接続する補助共通線を有することを特徴とする表示装置。 - 前記ストレージ線は、前記第1の辺に近い群と、前記第1の辺から遠い群とに分けられ、
前記第1の辺に近い群は前記第1の共通線に接続され、
前記第1の辺から遠い群は前記第2の共通線に接続されていることを特徴とする請求項14に記載の表示装置。 - 前記複数のストレージ線の少なくとも一部は、前記第1の共通線と前記第2の共通線とを接続していることを特徴とする請求項14又は15に記載の表示装置。
- 前記複数の接続端子は前記ストレージ配線パターンに電圧を印加する給電パッドを有することを特徴とする請求項14から16の何れかに記載の表示装置。
- 前記複数のゲート線と前記複数のストレージ線とが同じ材料で同層に形成されていることを特徴とする請求項14から17の何れかに記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項14から18の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記データ線と前記ゲート線の交点近傍に設けられたスイッチング素子と、
隣接する前記データ線及び隣接する前記ゲート線で囲まれる領域に形成された画素電極と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記画素電極との間で蓄積容量を形成する複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、
前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記第2の辺側の額縁領域に給電配線を有し、
前記第1のゲート線引き回し配線と前記第1の共通線とが前記第2の辺側の額縁領域に形成されているとともに、前記第1のゲート線引き回し配線は前記第1の共通線と前記給電配線との間に位置しており、
前記第1のゲート線引き回し配線と絶縁され、前記第1の共通線と前記給電配線とを電気的に接続する補助共通線を有し、
前記複数の接続端子は、ゲート線に関連する接続端子と、データ線に関連する接続端子と、前記ストレージ配線パターンに電圧を印加する第1の給電パッドと、前記給電配線に電圧を印加する第2の給電パッドとを有するとともに、
前記第1の給電パッドは、前記ゲート線に関連する接続端子と前記データ線に関連する接続端子との間に形成されており、前記ゲート線に関連する接続端子は前記第1の給電パッドと前記第2の給電パッドとの間に形成されていることを特徴とする表示装置。 - 前記ストレージ配線パターンは一体に形成され、前記第1の給電パッドに接続されていることを特徴とする請求項20に記載の表示装置。
- 前記ストレージ配線パターンは、前記第1及び第2の給電パッドとは異なる位置に設けられた第3の給電パッドにも接続されていることを特徴とする請求項21に記載の表示装置。
- 前記ストレージ配線パターンは2つに分離されて形成され、一方は前記第1及び第2の給電パッドに接続されているとともに、他方は前記第1及び第2の給電パッドとは異なる位置に設けられた第3の給電パッドに接続されていることを特徴とする請求項20に記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項20から23の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記表示領域にマトリクス状に配置され、蓄積容量を有する複数の画素と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記蓄積容量への給電を行う複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成されていることを特徴とする表示装置。 - 前記ストレージ線は、前記第1の辺に近い群と、前記第1の辺から遠い群とに分けられ、
前記第1の辺に近い群は前記第1の共通線に接続され、
前記第1の辺から遠い群は前記第2の共通線に接続されていることを特徴とする請求項25に記載の表示装置。 - 前記複数のストレージ線の少なくとも一部は、前記第1の共通線と前記第2の共通線とを接続していることを特徴とする請求項25又は26に記載の表示装置。
- 前記ストレージ配線パターンは、前記第1及び第2の共通線の間を蛇行するパターンに形成されていることを特徴とする請求項25に記載の表示装置。
- 前記第1の共通線が複数形成されているとともに、前記第2の共通線が複数形成されており、
前記第1の共通線に重なる位置にコンタクトホールを有する絶縁層と、前記第1の共通線に重なる位置に前記絶縁層を介して形成され、前記複数の第1の共通線同士を接続する第1の橋絡線とを備え、
前記第2の共通線に重なる位置にコンタクトホールを有する絶縁層と、前記第2の共通線に重なる位置に前記絶縁層を介して形成され、前記複数の第2の共通線同士を接続する第2の橋絡線とを備えることを特徴とする請求項28に記載の表示装置。 - 前記複数の接続端子は前記ストレージ配線パターンに電圧を印加する給電パッドを有することを特徴とする請求項25から29の何れかに記載の表示装置。
- 前記複数のゲート線と前記複数のストレージ線とが同じ材料で同層に形成されていることを特徴とする請求項25から30の何れかに記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項25から31の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記表示領域にマトリクス状に配置され、蓄積容量を有する複数の画素と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記蓄積容量への給電を行う複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、
前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記複数の接続端子は、ゲート線に関連する接続端子と、データ線に関連する接続端子と、前記ストレージ配線パターンに電圧を印加する給電パッドを有するとともに、
前記給電パッドは、前記ゲート線に関連する接続端子と前記データ線に関連する接続端子との間に形成されていることを特徴とする表示装置。 - 前記ストレージ配線パターンは一体に形成され、前記給電パッドに接続されていることを特徴とする請求項33に記載の表示装置。
- 前記ストレージ配線パターンは、前記給電パッドとは異なる位置に設けられた第2の給電パッドにも接続されていることを特徴とする請求項34に記載の表示装置。
- 前記ストレージ配線パターンは2つに分離されて形成され、一方は前記給電パッドに接続されているとともに、他方は前記給電パッドとは異なる位置に設けられた第2の給電パッドに接続されていることを特徴とする請求項33に記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項33から36の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記表示領域にマトリクス状に配置され、蓄積容量を有する複数の画素と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記蓄積容量への給電を行う複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記第2の辺側の額縁領域に給電配線を有し、
前記第1のゲート線引き回し配線と前記第1の共通線とが前記第2の辺側の額縁領域に形成されているとともに、前記第1のゲート線引き回し配線は前記第1の共通線と前記給電配線との間に位置しており、
前記第1のゲート線引き回し配線と絶縁され、前記第1の共通線と前記給電配線とを電気的に接続する補助共通線を有することを特徴とする表示装置。 - 前記ストレージ線は、前記第1の辺に近い群と、前記第1の辺から遠い群とに分けられ、
前記第1の辺に近い群は前記第1の共通線に接続され、
前記第1の辺から遠い群は前記第2の共通線に接続されていることを特徴とする請求項38に記載の表示装置。 - 前記複数のストレージ線の少なくとも一部は、前記第1の共通線と前記第2の共通線とを接続していることを特徴とする請求項38又は39に記載の表示装置。
- 前記複数の接続端子は前記ストレージ配線パターンに電圧を印加する給電パッドを有することを特徴とする請求項38から40の何れかに記載の表示装置。
- 前記複数のゲート線と前記複数のストレージ線とが同じ材料で同層に形成されていることを特徴とする請求項38から41の何れかに記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項38から42の何れかに記載の表示装置。
- 表示領域と前記表示領域の外側に前記表示領域を囲む額縁領域とを有する基板と、
前記基板の前記表示領域に、第1の方向に延在し前記第1の方向に交差する第2の方向に並設された複数のデータ線と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に並設された複数のゲート線と、
前記表示領域にマトリクス状に配置され、蓄積容量を有する複数の画素と、
前記基板の前記表示領域に、前記第2の方向に延在し、前記第1の方向に前記ゲート線と交互に並設され、前記蓄積容量への給電を行う複数のストレージ線とを備えた表示装置であって、
前記基板は、第1の辺に設けられ、外部の回路と接続される複数の接続端子と、
前記第1の辺に隣接する第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のゲート線を前記第1の辺の方向に引き出す第1及び第2のゲート線引き回し配線と、第2及び第3の辺側の額縁領域のそれぞれに設けられ、前記複数のストレージ線同士を接続する第1及び第2の共通線とを備え、
前記複数のゲート線と前記第1及び第2のゲート線引き回し配線とで構成されるゲート配線パターンと、前記複数のストレージ線と前記第1及び第2の共通線とで構成されるストレージ配線パターンとが交差しない配線パターンに形成され、
前記第2の辺側の額縁領域に給電配線を有し、
前記第1のゲート線引き回し配線と前記第1の共通線とが前記第2の辺側の額縁領域に形成されているとともに、前記第1のゲート線引き回し配線は前記第1の共通線と前記給電配線との間に位置しており、
前記第1のゲート線引き回し配線と絶縁され、前記第1の共通線と前記給電配線とを電気的に接続する補助共通線を有し、
前記複数の接続端子は、ゲート線に関連する接続端子と、データ線に関連する接続端子と、前記ストレージ配線パターンに電圧を印加する第1の給電パッドと、前記給電配線に電圧を印加する第2の給電パッドとを有するとともに、
前記第1の給電パッドは、前記ゲート線に関連する接続端子と前記データ線に関連する接続端子との間に形成されており、前記ゲート線に関連する接続端子は前記第1の給電パッドと前記第2の給電パッドとの間に形成されていることを特徴とする表示装置。 - 前記ストレージ配線パターンは一体に形成され、前記第1の給電パッドに接続されていることを特徴とする請求項44に記載の表示装置。
- 前記ストレージ配線パターンは、前記第1及び第2の給電パッドとは異なる位置に設けられた第3の給電パッドにも接続されていることを特徴とする請求項45に記載の表示装置。
- 前記ストレージ配線パターンは2つに分離されて形成され、一方は前記第1及び第2の給電パッドに接続されているとともに、他方は前記第1及び第2の給電パッドとは異なる位置に設けられた第3の給電パッドに接続されていることを特徴とする請求項44に記載の表示装置。
- 前記基板に対向する対向基板と、前記基板と前記対向基板に挟持される液晶層とを備えることを特徴とする請求項44から47の何れかに記載の表示装置。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001349139A JP3909572B2 (ja) | 2001-09-28 | 2001-11-14 | 表示装置 |
US10/235,890 US6710839B2 (en) | 2001-09-28 | 2002-09-06 | Display device |
TW093108661A TWI266107B (en) | 2001-09-28 | 2002-09-12 | Display device |
TW091120883A TWI223117B (en) | 2001-09-28 | 2002-09-12 | Display device |
TW094126464A TWI274936B (en) | 2001-09-28 | 2002-09-12 | Display device |
KR1020020058218A KR100559375B1 (ko) | 2001-09-28 | 2002-09-25 | 표시장치 |
CNB021435251A CN1178189C (zh) | 2001-09-28 | 2002-09-27 | 显示装置 |
CNB2004100831815A CN100370319C (zh) | 2001-09-28 | 2002-09-27 | 显示装置 |
US10/754,557 US6912036B2 (en) | 2001-09-28 | 2004-01-12 | Display device |
US11/148,165 US7002658B2 (en) | 2001-09-28 | 2005-06-09 | Display device |
US11/154,566 US7164453B2 (en) | 2001-09-28 | 2005-06-17 | Display device |
KR1020050059238A KR100611788B1 (ko) | 2001-09-28 | 2005-07-01 | 표시장치 |
US11/375,126 US7471349B2 (en) | 2001-09-28 | 2006-03-15 | Display device |
US12/292,331 US7821584B2 (en) | 2001-09-28 | 2008-11-17 | Display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001300800 | 2001-09-28 | ||
JP2001-300800 | 2001-09-28 | ||
JP2001349139A JP3909572B2 (ja) | 2001-09-28 | 2001-11-14 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005184618A Division JP4006012B2 (ja) | 2001-09-28 | 2005-06-24 | 表示装置および液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003172944A JP2003172944A (ja) | 2003-06-20 |
JP2003172944A5 JP2003172944A5 (ja) | 2005-01-27 |
JP3909572B2 true JP3909572B2 (ja) | 2007-04-25 |
Family
ID=26623279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001349139A Expired - Lifetime JP3909572B2 (ja) | 2001-09-28 | 2001-11-14 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (6) | US6710839B2 (ja) |
JP (1) | JP3909572B2 (ja) |
KR (2) | KR100559375B1 (ja) |
CN (2) | CN1178189C (ja) |
TW (3) | TWI274936B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3909572B2 (ja) * | 2001-09-28 | 2007-04-25 | 株式会社日立製作所 | 表示装置 |
JP3959253B2 (ja) * | 2001-10-02 | 2007-08-15 | 株式会社日立製作所 | 液晶表示装置及び携帯型表示装置 |
KR100923056B1 (ko) * | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
GB0228269D0 (en) * | 2002-12-04 | 2003-01-08 | Koninkl Philips Electronics Nv | Active matrix display devices |
JP3770240B2 (ja) * | 2003-02-20 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP4178090B2 (ja) * | 2003-09-19 | 2008-11-12 | シャープ株式会社 | 電極配線基板および表示装置 |
US7710739B2 (en) * | 2005-04-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
US8334960B2 (en) | 2006-01-18 | 2012-12-18 | Samsung Display Co., Ltd. | Liquid crystal display having gate driver with multiple regions |
JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
KR101274037B1 (ko) | 2006-09-25 | 2013-06-12 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101306860B1 (ko) * | 2006-11-07 | 2013-09-10 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
US8446539B2 (en) * | 2007-03-13 | 2013-05-21 | Sharp Kabushiki Kaisha | Display panel and display apparatus |
KR101400384B1 (ko) * | 2007-11-21 | 2014-05-26 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP5124297B2 (ja) * | 2008-01-30 | 2013-01-23 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、及び表示装置 |
KR101571768B1 (ko) * | 2008-03-03 | 2015-11-26 | 삼성디스플레이 주식회사 | 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판 |
JP4813621B2 (ja) | 2008-03-14 | 2011-11-09 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
CN101999095B (zh) | 2008-05-16 | 2012-05-09 | 夏普株式会社 | 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法 |
JP5486784B2 (ja) * | 2008-09-11 | 2014-05-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
TWI391731B (zh) * | 2009-04-21 | 2013-04-01 | Wintek Corp | 平面顯示器面板 |
JP5404289B2 (ja) | 2009-10-05 | 2014-01-29 | 株式会社ジャパンディスプレイ | 表示パネル |
RU2511608C2 (ru) * | 2009-12-04 | 2014-04-10 | Шарп Кабусики Кайся | Жидкокристаллическое устройство отображения |
JP2011186216A (ja) * | 2010-03-09 | 2011-09-22 | Hitachi Displays Ltd | 液晶表示装置及びその製造方法 |
JP6028332B2 (ja) | 2012-01-12 | 2016-11-16 | セイコーエプソン株式会社 | 液晶装置、及び電子機器 |
JP6050602B2 (ja) * | 2012-04-24 | 2016-12-21 | シャープ株式会社 | 液晶表示パネル及びその製造方法 |
KR101994971B1 (ko) * | 2012-05-16 | 2019-07-02 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102009388B1 (ko) * | 2012-12-13 | 2019-08-12 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치 |
KR102034112B1 (ko) * | 2013-06-19 | 2019-10-21 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 구동방법 |
KR101728142B1 (ko) * | 2013-07-30 | 2017-04-20 | 삼성디스플레이 주식회사 | 표시장치 |
KR102081318B1 (ko) * | 2013-09-23 | 2020-04-14 | 엘지디스플레이 주식회사 | 터치센서 내장형 액정 표시장치 |
TWI526980B (zh) * | 2013-10-16 | 2016-03-21 | 聯詠科技股份有限公司 | 用於液晶顯示器之非重疊資料資料傳輸之方法以及相關傳輸電路 |
JP5681930B2 (ja) * | 2013-12-17 | 2015-03-11 | 株式会社ジャパンディスプレイ | 表示装置及び薄膜トランジスタ基板 |
KR102334547B1 (ko) * | 2014-06-17 | 2021-12-03 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 이용한 집적 회로 실장 방법 |
US9293102B1 (en) * | 2014-10-01 | 2016-03-22 | Apple, Inc. | Display having vertical gate line extensions and minimized borders |
KR102370353B1 (ko) * | 2015-02-13 | 2022-03-07 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
WO2016143097A1 (ja) * | 2015-03-11 | 2016-09-15 | 堺ディスプレイプロダクト株式会社 | 液晶表示パネル |
KR20180010370A (ko) * | 2016-07-20 | 2018-01-31 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
JP6815159B2 (ja) * | 2016-10-14 | 2021-01-20 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2019101145A (ja) * | 2017-11-30 | 2019-06-24 | シャープ株式会社 | 電子デバイス |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56109390A (en) | 1980-02-04 | 1981-08-29 | Tokyo Shibaura Electric Co | Liquid crystal matrix panel |
JPS59216184A (ja) | 1983-05-24 | 1984-12-06 | 三菱電機株式会社 | 液晶表示素子 |
US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
JP2533953B2 (ja) | 1990-01-19 | 1996-09-11 | シャープ株式会社 | アクティブマトリクス基板 |
JPH0634987A (ja) * | 1992-07-15 | 1994-02-10 | Seiko Epson Corp | 液晶表示装置 |
JPH0736061A (ja) | 1993-07-26 | 1995-02-07 | Nippondenso Co Ltd | アクティブマトリックス型液晶表示装置 |
US5852480A (en) * | 1994-03-30 | 1998-12-22 | Nec Corporation | LCD panel having a plurality of shunt buses |
JP2769304B2 (ja) * | 1995-07-27 | 1998-06-25 | 株式会社日立製作所 | 液晶表示装置 |
TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
JP3792749B2 (ja) * | 1995-06-02 | 2006-07-05 | 株式会社東芝 | 液晶表示装置 |
JP3737176B2 (ja) * | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
WO1998012597A1 (en) * | 1996-09-20 | 1998-03-26 | Hitachi, Ltd. | Liquid crystal display device, production method thereof and mobile telephone |
JPH10228033A (ja) | 1997-02-17 | 1998-08-25 | Toshiba Corp | 表示装置用アレイ基板及びその製造方法 |
JPH10339866A (ja) * | 1997-06-09 | 1998-12-22 | Toshiba Corp | 収納型液晶表示装置 |
JPH11282012A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | アクティブマトリクス基板および液晶表示装置 |
JPH11326928A (ja) * | 1998-05-08 | 1999-11-26 | Hitachi Ltd | 液晶表示装置 |
JP3006584B2 (ja) * | 1998-05-14 | 2000-02-07 | 日本電気株式会社 | 薄膜トランジスタアレイ |
JP2000002889A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置 |
JP4206518B2 (ja) * | 1998-08-03 | 2009-01-14 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
JP3139549B2 (ja) * | 1999-01-29 | 2001-03-05 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP4459332B2 (ja) * | 1999-08-25 | 2010-04-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
JP4584387B2 (ja) * | 1999-11-19 | 2010-11-17 | シャープ株式会社 | 表示装置及びその欠陥修復方法 |
JP3362843B2 (ja) * | 1999-12-22 | 2003-01-07 | 日本電気株式会社 | 液晶表示装置及びその信号送受方法並びに液晶パネル |
JP3384397B2 (ja) * | 2000-05-25 | 2003-03-10 | セイコーエプソン株式会社 | 液晶装置、その製造方法および電子機器 |
JP3909572B2 (ja) * | 2001-09-28 | 2007-04-25 | 株式会社日立製作所 | 表示装置 |
-
2001
- 2001-11-14 JP JP2001349139A patent/JP3909572B2/ja not_active Expired - Lifetime
-
2002
- 2002-09-06 US US10/235,890 patent/US6710839B2/en not_active Expired - Lifetime
- 2002-09-12 TW TW094126464A patent/TWI274936B/zh not_active IP Right Cessation
- 2002-09-12 TW TW091120883A patent/TWI223117B/zh not_active IP Right Cessation
- 2002-09-12 TW TW093108661A patent/TWI266107B/zh not_active IP Right Cessation
- 2002-09-25 KR KR1020020058218A patent/KR100559375B1/ko not_active IP Right Cessation
- 2002-09-27 CN CNB021435251A patent/CN1178189C/zh not_active Expired - Lifetime
- 2002-09-27 CN CNB2004100831815A patent/CN100370319C/zh not_active Expired - Lifetime
-
2004
- 2004-01-12 US US10/754,557 patent/US6912036B2/en not_active Expired - Lifetime
-
2005
- 2005-06-09 US US11/148,165 patent/US7002658B2/en not_active Expired - Lifetime
- 2005-06-17 US US11/154,566 patent/US7164453B2/en not_active Expired - Lifetime
- 2005-07-01 KR KR1020050059238A patent/KR100611788B1/ko active IP Right Grant
-
2006
- 2006-03-15 US US11/375,126 patent/US7471349B2/en not_active Expired - Lifetime
-
2008
- 2008-11-17 US US12/292,331 patent/US7821584B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1178189C (zh) | 2004-12-01 |
US7164453B2 (en) | 2007-01-16 |
US20050231678A1 (en) | 2005-10-20 |
TWI266107B (en) | 2006-11-11 |
TWI274936B (en) | 2007-03-01 |
US20090079889A1 (en) | 2009-03-26 |
JP2003172944A (ja) | 2003-06-20 |
US20040141138A1 (en) | 2004-07-22 |
TW200606512A (en) | 2006-02-16 |
US20060152642A1 (en) | 2006-07-13 |
US7471349B2 (en) | 2008-12-30 |
KR100611788B1 (ko) | 2006-08-11 |
CN1591110A (zh) | 2005-03-09 |
CN1410957A (zh) | 2003-04-16 |
US20030063248A1 (en) | 2003-04-03 |
US20050225709A1 (en) | 2005-10-13 |
KR100559375B1 (ko) | 2006-03-10 |
US7821584B2 (en) | 2010-10-26 |
TW200500715A (en) | 2005-01-01 |
CN100370319C (zh) | 2008-02-20 |
KR20030028378A (ko) | 2003-04-08 |
US7002658B2 (en) | 2006-02-21 |
US6710839B2 (en) | 2004-03-23 |
US6912036B2 (en) | 2005-06-28 |
KR20050074426A (ko) | 2005-07-18 |
TWI223117B (en) | 2004-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3909572B2 (ja) | 表示装置 | |
US8314899B2 (en) | Array substrate and display device | |
JP3617458B2 (ja) | 表示装置用基板、液晶装置及び電子機器 | |
JP5770796B2 (ja) | 液晶ディスプレイ装置 | |
JP5114544B2 (ja) | 表示装置 | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP5448875B2 (ja) | 液晶表示装置 | |
JP3789351B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
JP4006012B2 (ja) | 表示装置および液晶表示装置 | |
KR100531388B1 (ko) | 표시 장치 | |
JP4293867B2 (ja) | 画素の大型化に対応したips液晶ディスプレイ | |
JP4542202B2 (ja) | 表示装置 | |
JP4541734B2 (ja) | 表示装置 | |
JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
KR101687227B1 (ko) | 씨오지 타입 어레이 기판 | |
JP2000131710A (ja) | 薄膜トランジスタ回路基板およびこれを用いた液晶パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3909572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |