JP3789351B2 - 反射型液晶表示装置及びその製造方法 - Google Patents
反射型液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP3789351B2 JP3789351B2 JP2001365907A JP2001365907A JP3789351B2 JP 3789351 B2 JP3789351 B2 JP 3789351B2 JP 2001365907 A JP2001365907 A JP 2001365907A JP 2001365907 A JP2001365907 A JP 2001365907A JP 3789351 B2 JP3789351 B2 JP 3789351B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal wiring
- liquid crystal
- scanning signal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/02—Function characteristic reflective
Description
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に、反射型液晶表示装置及びその製造方法に関する。
【0002】
【従来の技術】
画素電極として反射電極を備えている反射型液晶表示装置であって、画素を構成する表示領域に、スイッチング素子として薄膜トランジスタ(Thin Film Transistors:TFT)を設けたアクティブマトリックス方式の反射型液晶表示装置が多く提案されている。反射型液晶表示装置は、一対の基板の間に液晶層を挿入し、この液晶層を一対の基板により挟持している。一方の基板(TFT基板と称する。) には、TFTと、反射型画素電極と、走査信号配線及び映像信号配線と、配線と外部駆動回路とを接続するための端子等とが形成されている。他方の基板(CF基板と称する。) 側にはカラーフィルタ(CF)、ブラックマトリクス(BM)、対向電極(共通電極:CE)が形成されている。画素電極と対向電極との間に電圧を印加し基板面にほぼ垂直な縦電界を形成するか否かで白黒表示の切り替えを行うツイストネマチック表示方式を採用している。
【0003】
アクティブマトリクス方式の反射型液晶表示装置を製造する際には、半導体層、電極層、配線層などの各層をパターン形成するためのホトマスクが複数枚必要となる。反射型液晶表示装置の表示画面サイズ、画素電極のピッチが異なるものを製造する場合には、全てのホトマスクを新たに揃える(製造する)必要がある。特に、反射型液晶表示装置は、携帯電話の表示画面や携帯用ノート型PC及びPDA(Personal Data Assistance)の表示画面に用いられている場合が多い。携帯電話やPDAは多品種の製品を製造する必要があるため、ホトマスクの設計・製造期間、製造コストなどが増大する傾向にあった。
【0004】
これに対し、特開2000-258788号公報に、表示画面サイズが異なる仕様間で複数の液晶表示装置を形成する際に、マスクを共通化する方法が記載されている。同公報においては、基板全面に走査信号配線を所定間隔毎に複数形成する工程と、映像信号配線を走査信号配線と交差する姿勢で複数本形成する工程と、走査信号配線と映像信号配線が重なり合う部分に対応して薄膜トランジスタを形成する工程とを含み、走査信号配線を形成する工程と映像信号配線を形成する工程の少なくとも一方、およびアクティブ素子を形成する工程では製品の表示画素サイズに関係なく表示画面領域よりも大きい所定範囲にわたって走査信号配線、映像信号配線およびアクティブ素子を形成する構造を開示している。
【0005】
上記の構造を形成した後に、表示画面サイズに応じた画素電極形成用のホトマスクにより画素電極を形成することにより、製品の表示画面サイズが変更されても、走査信号配線や映像信号配線、薄膜トランジスタを形成する際の各マスクやその製造方法を共通化することができる。この技術は、表示画面サイズのみが異なる製品を作る場合には、各仕様間でマスクを共通化できる。
【0006】
【発明が解決しようとする課題】
しかしながら、画素電極のピッチを変更する必要がある場合には、上記の技術は適用できない。液晶表示装置の製造工程においては、通常、画素電極と映像信号配線が同層に形成されている。上記公報に記載のように基板全面に走査信号配線と、映像信号配線と、薄膜トランジスタとを製造した場合には、外部信号回路と接続するパッド電極が映像信号配線を乗り越えることができず、パッド電極の形成領域が画素サイズ以下に限定される。
【0007】
画素領域のサイズが大きい場合には画素と同程度の大きさのパッド電極を形成し、直接外部信号回路と接続する方法を採用することもできるが、画素間隔が小さくなった場合にはパッド電極と外部信号回路との接続が非常に困難になる。
本発明は、反射型液晶表示装置の画素電極のピッチが変わった場合でも、製品間でマスクを共通化でき、かつパッド電極の形状も画素サイズ等に制限を受けずに自由に設計可能な構造を提案することを目的とする。
【0008】
【課題を解決するための手段】
本発明の一観点によれば、一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記走査信号配線、前記映像信号配線及び前記薄膜トランジスタを覆う層間絶縁膜と、該層間絶縁膜に形成されるスルーホールと、該スルーホールを介して前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、第1の仕様と、該第1の仕様とは異なる画素ピッチを有する第2の仕様との少なくとも2つの異なる仕様により少なくとも2種類の反射型液晶表示装置を製造する場合に使用するホトマスクであって、前記走査信号配線と前記ゲート電極とを形成する第1工程と、前記半導体層を形成する第2工程と、前記映像信号配線と前記ソース電極及び前記ドレイン電極とを形成する第3工程とのうち少なくとも1の工程に用いられるホトマスクを前記第1の仕様と前記第2の仕様とで共通に用いることを特徴とする反射型液晶表示装置の製造方法が提供される。
上記の方法によれば、第1の仕様と該第1の仕様と画素ピッチの異なる第2の仕様とでホトマスクを共通化することができ、製造コストを削減できる。
【0009】
本発明の他の観点によれば、一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、(a)前記走査信号配線と前記ゲート電極とを形成する工程と、(b)前記ゲート電極と重畳する半導体層を形成する工程と、(c)前記映像信号配線と前記ソース電極と前記ドレイン電極とを形成する工程と、により前記走査信号配線と前記映像信号配線と前記薄膜トランジスタとを形成する工程と;(d)前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜にソース電極の上面を露出するスルーホールを選択的に形成し、選択されたスルーホールを含む前記層間絶縁膜上に前記選択されたスルーホールを介して前記走査信号配線の延在方向と前記映像信号配線の延在方向とに所望のピッチを有する画素電極を形成する工程とを備えた反射型液晶表示装置の製造方法が提供される。
【0010】
上記反射型液晶表示装置の製造方法によれば、画素電極を除くTFT基板側の構成要素を製造した後に、コンタクトホールを選択的に形成することにより、画素電極のピッチを前記構成要素のピッチ異なるピッチで製造することができる。従って、画素電極のピッチの異なる仕様でホトマスクを共通化することができ、製造コストを削減できる。
【0011】
本発明の別観点によれば、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、さらに、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有する島状パターンであって、前記半導体層と同層にマトリクス状に形成され特定の規則性を有して配置された島状パターンを備えた反射型液晶表示装置が提供される。
【0012】
上記反射型液晶表示装置によれば、半導体層と同層で形成される島状パターンも特定の規則性を有しているため、島状パターンに有する規則性に従って半導体層とは異なるピッチを有する画素電極を備えた反射型液晶表示装置を別仕様で製造することができる。
その他、走査信号線、映像信号線、ゲート電極、ソース電極及びドレイン電極などに関しても、規則性に従って異なるピッチを有する画素電極を備えた反射型液晶表示装置を別仕様で製造することができる。
以下、画素電極のピッチが異なる2つの仕様の反射型液晶表示装置を製造する際に、ホトマスクを共通化できる理由を説明する。
【0013】
第1の仕様では、薄膜トランジスタの配置される側の基板上の表示領域には、薄膜トランジスタのゲート電極、半導体層、ドレイン電極、ソース電極及び走査信号配線と映像信号配線とを形成する。その際、第1の仕様において形成される表示機能とは無関係であり、外部駆動回路と接続されない無効パターンを形成する。無効パターンは、島状パターン、列配線パターン、行配線パターン、列電極パターン、行電極パターン及び交差部電極パターンのうち少なくとも1つのパターンである。これらの無効パターンは、第1の仕様で反射型液晶表示装置を製造した場合には機能しない。
【0014】
これらの無効パターンが、第1の仕様で製造した反射型液晶表示装置における画素電極のピッチとは異なる画素電極のピッチを有する第2の仕様で製造した反射型液晶表示装置においては、有効なパターンとなるように無効パターンを形成する。すなわち、第1の仕様で製造した反射型液晶表示装置において形成される島状パターンと、列配線パターンと、行配線パターンと、列電極パターンと、行電極パターンと、交差部電極パターンとは、第2の仕様の反射型液晶表示装置においては、それぞれ薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極と、ソース電極として機能する。
【0015】
一方、第1の仕様において薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極とは、第2の仕様においては、それぞれ島状パターンと、列方向配線パターンと、行方向配線パターンと、行電極パターンと、列電極パターンと、交差部電極パターンとなり、実際には機能は有しない。
【0016】
尚、第1の仕様と第2の仕様とのそれぞれの画素電極のピッチの公倍数にあたる位置に配置されたパターンは、基準位置が同じであれば、第1又は第2のいずれの仕様においても半導体層、映像信号配線、走査信号配線、ドレイン電極、ゲート電極、ソース電極として機能する。
上記の構造とすることにより、第1の仕様と第2の仕様とで以下のホトマスクを共通化できる。
【0017】
より詳細に説明すると、島状パターンを形成するホトマスクと薄膜トランジスタの半導体層とを製造する工程で用いるホトマスクとが共通化可能である。列配線パターンを形成するホトマスクと映像信号配線を形成する工程で用いるホトマスクとが共通化できる。列電極パターンを形成したホトマスクと、ドレイン電極を形成する際に用いるホトマスクとを共通化できる。行配線パターンを形成するホトマスクを、走査信号配線を形成する工程で用いるホトマスクと共通化できる。行電極パターンを形成するホトマスクと、ゲート電極を形成する工程で用いるホトマスクを共通化できる。交差部電極パターンを形成するホトマスクと、ソース電極を形成する工程で用いるホトマスクとを共通化することができる。
【0018】
実際には、画素電極は画素領域のほぼ全域を覆うため、島状パターンと、列配線パターン、行配線パターン、列配線パターン、行配線パターン及び交差部電極パターンとが画素電極下に形成される構造となる。但し、反射型液晶表示装置においては、入射光は画素電極において反射されるため、反射電極の下に形成されたパターンは、画素の開口率を低下させる要因とはならない。従って、開口率低下による表示品質の劣化は生じない。
【0019】
列配線パターン及び行配線パターンと画素電極とが重畳した領域においては、配線パターンと画素電極との間で浮遊容量を形成する。画素電極と配線パターン間の浮遊容量は低減可能である。例えば、配線パターンと画素電極との間に厚い絶縁膜を形成すれば良い。絶縁膜としては、例えばスピンコート法等で製造する塗布型絶縁膜を1から4μm程度形成すれば、浮遊容量が低減し、浮遊容量に起因する液晶表示装置の表示品質の低下を回避することができる。
尚、異なる2つの仕様間のみでなく、3種類以上の異なる仕様間でも同様の方法を用いてホトマスクを共通化できる。
【0020】
本発明のさらに他の観点によれば、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、さらに、前記半導体層と同層に形成され前記半導体層とともに所定の規則性を有するマトリックス状のパターンを形成する島状パターンであって、前記マトリックス状のパターンが、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有するように配置された島状パターンを備えた反射型液晶表示装置が提供される。
【0021】
上記の反射型液晶表示装置によれば、マトリックス状のパターン中の半導体層と島状パターンとのいずれかを選択してそれぞれのピッチに合う所望のサイズを有する画素電極を形成することができる。
その他、走査信号線、映像信号線、ゲート電極、ソース電極及びドレイン電極などに関しても、規則性に従って異なるピッチを有する画素電極を備えた反射型液晶表示装置を別仕様で製造することができる。
【0022】
さらに、透明性を有する共通信号電極を備えた第1の基板と、該第1の基板と対向する位置に配置される第2の基板であって、前記第1の基板との対向面に複数の画素領域がマトリックス状に画定されている第2の基板と、前記第1の基板と前記第2の基板とに挟持された液晶層とを含む反射型液晶表示装置であって、複数の前記画素領域のそれぞれと実質的に同じ領域に形成され、反射板としての機能を有する複数の画素電極と、前記画素電極の下部であって前記第1の基板上にマトリックス状に形成され、前記画素電極の列方向のピッチ又は行方向のピッチのうちの少なくとも一方よりも小さいピッチを有し、半導体層とソース電極とドレイン電極とゲート電極とを有する薄膜トランジスタと、列方向に整列する前記薄膜トランジスタ列に沿って形成される映像信号配線と、行方向に整列する前記薄膜トランジスタ行に沿って形成される走査信号配線と、該薄膜トランジスタを覆って前記第1の基板上に形成される層間絶縁膜であって、前記画素電極がその上面に形成される層間絶縁膜と、該層間絶縁膜に形成され、前記ソース電極の上面を露出するスルーホールであって、前記画素電極と前記薄膜トランジスタとをそれぞれ1つずつ接続するスルーホールとを有する反射型液晶表示装置が提供される。
【0023】
上記反射型液晶表示装置によれば、薄膜トランジスタのピッチよりも大きい任意のピッチを有する画素電極を備えた反射型液晶表示装置を形成することができる。上記構造については、それぞれを適用することで1枚のホトマスクを仕様の異なる反射型液晶表示装置を製造する際に共通化することができるが、組み合わせて適用することで複数枚のホトマスクを共通化することができる。
【0024】
上記構造において、行配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチは例えば製品のうち映像信号配線の延在方向に隣接する画素電極のピッチのもっとも小さいものと同一もしくはそれ以下の間隔とするのが好ましい。
【0025】
列配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチについても同様に例えば製品のうちの走査信号配線の延在方向に隣接する画素電極のピッチのもっとも小さいものと同一もしくはそれ以下の間隔とする。
以下、走査信号配線の延在方向に隣接する画素電極のピッチが、列配線パターンのピッチよりも広い製品を製造する例を用いてホトマスクを共通化できる理由について説明する。
【0026】
行配線パターン、列配線パターン、行電極パターン、列電極パターン、島状パターンを形成する工程については、異なる画素電極のピッチを有する反射型液晶表示装置を製造する場合において、ホトマスクをすべて共通化し上述の構造を形成する。行配線パターンのうち走査信号配線として使用するか否かは、走査信号配線の端子部分において、外部駆動回路と接続するためのパッド電極、およびパッド電極と走査信号配線を接続するためのスルーホールを選択的に形成することにより決定する。これらを選択的に形成したパターンが走査線配線パターンとなる。
【0027】
同様に、列配線パターンに関しても、映像信号配線として使用する配線パターンの端子部分にパッド電極およびスルーホールを選択的に形成することにより決定する。ここで、走査信号配線および映像信号配線として選択する行配線パターンおよび列配線パターンは、製造する反射型液晶表示装置の画素電極のピッチにより異なる。より具体的には、画素電極と接続する薄膜トランジスタが接続されている行配線パターンと列配線パターンとが、それぞれ走査信号配線及び映像信号配線として選択される。
【0028】
画素電極と接続する薄膜トランジスタは、各画素電極の配置される領域に形成された薄膜トランジスタを用いる。ここで、薄膜トランジスタは、反射型液晶表示装置のうち画素電極ピッチが最も小さいものと同じか又はそれ以下の間隔で形成する。従って、画素電極下には、少なくとも1つ以上の薄膜トランジスタが配置され、薄膜トランジスタが存在しないということはない。2つ以上の薄膜トランジスタが配置されている場合においては、どちらの薄膜トランジスタを接続しても良い。但し、走査信号配線の延在する方向(X方向)に整列して形成されている画素電極と接続する薄膜トランジスタは、X方向に整列して形成されている薄膜トランジスタを選択する方がより望ましい。X方向に整列して形成されている薄膜トランジスタを、同一の走査信号配線に接続することにより、従来と同じ駆動回路、駆動方式を採用でき、走査信号配線の本数を増加させなくてすむからである。
【0029】
同様に、映像信号配線の延在方向(Y方向)に設けられている画素電極に対しても、Y方向に整列して形成されている薄膜トランジスタを選択して、これらと画素電極とをそれぞれ接続するのが望ましい。
以上の理由により、画素電極のピッチ、基板外形および画面表示サイズが異なる製品を製造する際に使用するホトマスクを共通化することができる。
【0030】
尚、上記構造において、スイッチング素子として使用していない薄膜トランジスタについては、薄膜トランジスタが接続されている行配線パターンが走査信号配線として選択されている場合にはスイッチング動作をし、接続されている列配線パターンが映像信号配線として選択されている場合には映像信号が送られる。しかしながら、上記いずれの場合にも、画素電極とは接続されていない。従って、光学的特性上や駆動上で表示特性を劣化させる要因にはなりえないので問題とはならない。
【0031】
上記の構造において、画素電極と薄膜トランジスタとの相対位置は、各画素電極により異なることもある。しかしながら、この相対位置が異なっても、そのことが、反射型液晶表示装置としての光学的特性、表示特性、駆動特性などを劣化させる要因にはならない。
【0032】
上記構造において、画素電極が、島状パターン、列配線パターン及び行配線パターン、列配線パターン、行配線パターンと重畳する構造となる。しかしながら、反射型液晶表示装置においては、画素電極の下に配置されたパターンは開口率を低下させる要因とはならない。
従って、開口率低下による表示品質の劣化はおきない。また、列配線パターン、行配線パターンと画素電極が重畳した領域においては、配線パターン−画素電極間で浮遊容量を形成するが、以下の方法により課題を回避できる。
【0033】
第1の回避方法は、画素電極と列配線パターン、行配線パターン間に、両者間の浮遊容量が問題にならない程度の絶縁膜を形成する。例えば、スピンコート法等で塗布型絶縁膜を1から4μm程度の厚さで形成することで、容量を低減することができ、浮遊容量に起因する表示品質の低下も回避することができる。
【0034】
第2の回避方法は、映像信号配線として選択されなかった列配線パターン及び走査信号配線として選択されなかった非選択行配線パターンを、映像信号配線及び走査信号配線の端子とは反対側で全ての非選択配線パターンを例えばパッド電極を用いて接続する。そして、パッド電極に一定の電圧、例えば対向電極に印加する電圧を加える。これにより、浮遊容量を液晶の保持容量に変換することができ、表示品質を向上させることも可能である。
【0035】
【発明の実施の形態】
以下、発明者の行った本発明の原理に関する考察について図1及び図2を参照しつつ説明する。
図1(a)は、第1の仕様で製造した反射型液晶表示装置の簡単化した平面図である。図1(b)は、第2の仕様で製造した反射型液晶表示装置の簡単化した平面図である。
図1(a)及び図1(b)に示すように、直交するX軸とY軸とを含む2次元X−Y平面を画定する基板上に、Y方向に延在しX方向に第1のピッチで並ぶ複数本の映像信号配線DLと、それと平行に形成されX方向に第3のピッチで並ぶ列配線パターンYLを形成する。尚、図1(a)及び(b)では、図の左端のパターンは、映像信号配線と列配線パターンとが同じ共通になっている例を示している。
【0036】
さらに、基板上に、X方向に延在しY方向に第2のピッチで並ぶ複数本の走査信号配線GLと、それと平行に形成されY方向に第4のピッチで並ぶ行配線パターンXLとを形成する。尚、図1(a)及び(b)では、図の上端のパターンは、走査信号配線と行配線パターンとが同じ共通になっている例を示している。
【0037】
図1(a)に示すように、第1の仕様では、画素電極PX1は、X方向に第1のピッチで、Y方向に第2のピッチで形成する。右下がりの斜線を施した領域が1画素領域であり、画素電極PX1は、実質的に画素領域と同じ領域内に形成される。X方向及びY方向に隣接する画素電極PX1間に設けられている配線が、第1の仕様においては、それぞれ映像信号配線DL及び走査信号配線GLとして機能する。これらの配線が図示しない映像信号線駆動回路及び走査信号線駆動回路などの外部駆動回路(周辺回路)と接続される。映像信号配線DLと共通でない配線パターンYLと、走査信号配線GLと共通でない行配線パターンXLとは、第1の仕様で製造した反射型液晶表示装置においては機能しない。
【0038】
図1(b)に示すように、第2の仕様では、画素電極PX2は、X方向に第2のピッチで、Y方向に第4のピッチで形成する。斜線を施した領域が画素領域であり、画素電極PX2は、実質的に画素領域と同じ領域内に形成される。X方向及びY方向に隣接する画素電極PX2間に設けられている配線YL,XL(図1(a))が、第2の仕様においては、それぞれ映像信号配線及び走査信号配線として機能する。これらの配線が図示しない映像信号線駆動回路及び走査信号線駆動回路と接続される。映像信号配線YLと共通でない配線パターンDLと走査信号配線XLと共通でない行配線パターンGLとは、第2の仕様で製造した反射型液晶表示装置においては機能しない。
【0039】
より詳細に説明すると、第1の仕様では、薄膜トランジスタの配置される側の基板上の表示領域に、薄膜トランジスタのゲート電極、半導体層、ドレイン電極、ソース電極、走査信号配線及び映像信号配線を形成する。その際、第1の仕様において形成される表示機能とは無関係であり、外部駆動回路と接続されない無効パターンが形成される。この無効パターンは、島状パターン、列配線パターン、行配線パターン、列電極パターン、行電極パターン及び交差部電極パターンのうち少なくとも1つのパターンである。これらの無効パターンは、第1の仕様で反射型液晶表示装置を製造した場合には、実際には機能しない。
【0040】
これらの無効パターンが、第1の仕様で製造した反射型液晶表示装置における画素電極のピッチとは異なる画素電極のピッチを有する第2の仕様で製造した反射型液晶表示装置においては,有効なパターンとなるように設計する。すなわち、第2の仕様で製造した反射型液晶表示装置において形成される島状パターンと、列配線パターンと、行配線パターンと、列電極パターンと、行電極パターンと、交差部電極パターンとは、第2の仕様の反射型液晶表示装置においては、それぞれ薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極と、ソース電極として機能する。
【0041】
第2の仕様で製造すると、第1の仕様において形成された薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極となるパターンは、第2の仕様において、それぞれ島状パターンと、列方向配線パターンと、行方向配線パターンと、行電極パターンと、列電極パターンと、交差部電極パターンとなり、実際には画素の構成要素としては機能は有しない。
【0042】
尚、第1の仕様と第2の仕様との基準位置が同じであれば、それぞれの仕様のおける画素電極のピッチの公倍数にあたる位置に配置されたパターンは、第1又は第2のいずれの仕様においても、半導体層、映像信号配線、走査信号配線、ドレイン電極、ゲート電極、ソース電極として機能する。
上記の技術を用いると、第1の仕様と第2の仕様とで、例えば以下のホトマスクを共通化できる。
【0043】
まず、島状パターンを形成するホトマスクと薄膜トランジスタの半導体層とを製造する工程で用いるホトマスクとが共通化可能である。列配線パターンを形成するホトマスクと映像信号配線を形成する工程で用いるホトマスクとが共通化できる。列電極パターンを形成したホトマスクと、ゲート電極を形成する際に用いるホトマスクとを共通化できる。行配線パターンを形成するホトマスクを、走査信号配線を形成する工程で用いるホトマスクと共通化できる。行電極パターンを形成するホトマスクと、ソース電極を形成する工程で用いるホトマスクを共通化できる。交差部電極パターンを形成するホトマスクと、ソース電極を形成する工程で用いるホトマスクとを共通化することができる。
尚、実際上、走査信号配線とゲート電極及び列電極パターンは同一工程で形成される場合が多く、また、映像信号配線とソース及びドレイン電極と行電極パターンと交差部電極パターンとは同一工程で製造されるのが一般的である。
【0044】
反射型の画素電極は、1画素領域を画定する画素領域のほぼ全域を覆うため、島状パターンと、列配線パターン、行配線パターン、列配線パターン、行配線パターン及び交差部電極パターンと重畳する構造となる。しかしながら、上述のように、反射型液晶表示装置においては、入射光は画素電極において反射されるため、反射電極の下に形成されたパターンは、画素の開口率を低下させる要因とはならない。従って、開口率低下による表示品質の劣化は生じない。
尚、ホトマスクには、各製造工程間におけるマスク合わせの基準位置を定めるいわゆる合わせマーク(アライメントマーク)が存在する。上記の無効パターンは、かかる合わせマークとは異なるものであり、機能を異にする。
基板外形、表示画面サイズ、画素電極のピッチが変わった場合にマスクを共通化する別方法として例えば以下の構造を考えた。
以下、別方法に関する原理について図2(a)から図2(c)までを参照して説明する。尚、以下に説明する原理は、説明のために単純化されたものである。
【0045】
図2(a)は、第1及び第2の仕様のいずれにも共通の仕様で途中まで製造した反射型液晶表示装置の簡略化した平面図である。図2(b)は、図2(a)に示した状態から、第1の仕様で製造を継続した反射型液晶表示装置の簡略化した平面図である。図2(c)は、図2(a)に示した状態から、第2の仕様で製造を継続した反射型液晶表示装置の簡略化した平面図である。
【0046】
図2(a)に示すように、直交するX軸とY軸とを含む2次元X−Y平面を画定する基板上に、Y方向に延在しX方向に第1のピッチで並ぶ複数本の列方向配線YLと、X方向に延在しY方向に第2のピッチで並ぶ複数本の行方向配線XLと、列方向配線YLと行方向配線XLとの交差点近傍に形成される薄膜トランジスタTFTとを含む。
図2(a)に示す構造から、図2(b)又は図2(c)のいずれか一方の構造を選択して製造することができる。
【0047】
図2(b)に示す第1の仕様においては、例えば、全ての列方向配線YLと全ての行方向配線XLとを、それぞれ映像信号線と走査信号線として用いる。斜線を施した画素領域(画素電極PX1)が、列方向配線YLと行方向配線XLとに囲まれた全ての領域に形成される。列方向配線YLと行方向配線XLとの全ての交点に形成される薄膜トランジスタTFT(詳細にはTFTのソース電極)と、画素電極とがスルーホールTHを介して電気的に接続される。図2(b)に示す構造では、画素電極PX1が、X方向に第1のピッチで並ぶとともに、Y方向に第2のピッチで並ぶ。
【0048】
図2(c)に示す第2の仕様においては、例えば、図2(a)に示す列方向配線YLのうちから選択された列方向配線XL2と行方向配線XLから選択された行方向配線YL2とが、それぞれ映像信号線と走査信号線として用いる。斜線を施した画素領域(画素電極PX2)が、列方向配線YL2と行方向配線XL2とに囲まれた全ての領域に形成される。列方向配線YL2と行方向配線XL2との全ての交点に形成される薄膜トランジスタTFT(詳細にはTFTのソース電極)と、画素電極とがスルーホールTHを介して電気的に接続される。
【0049】
図2(c)に示す構造では、画素電極PX2が、X方向に第1のピッチとは異なる第3のピッチで並ぶとともに、Y方向に第2のピッチとは異なる第4のピッチで並ぶ。尚、上記の例では、第1の仕様においては全ての行方向配線と列方向配線とを選択し、第2の仕様では、X方向及びY方向に第1の仕様の整数倍(2倍)のピッチを有する行方向配線と列方向配線とを選択したが、図2(a)の第1のピッチと第2のピッチとのそれぞれの公倍数であれば、スルーホールTHを形成するか否かにより、行方向配線と列方向配線とを任意に選択することができる。
【0050】
上記の考え方に基づき、1枚のホトマスクを仕様の異なる反射型液晶表示装置を製造する際に共通化することができるが、組み合わせて適用することで複数枚のホトマスクを共通化することもできる。
例えば、行配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチは、製品のうち映像信号配線の延在方向に隣接する画素電極のピッチの最も小さいものと同一もしくはそれ以下の間隔とする。
【0051】
列配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチについても同様に例えば製品のうちの走査信号配線の延在方向に隣接する画素電極のピッチの最も小さいものと同一もしくはそれ以下の間隔とする。
以下、走査信号配線の延在方向に隣接する画素電極のピッチが、列配線パターンのピッチよりも広い仕様の製品を製造する例を用いてホトマスクを共通化できる理由について説明する。
【0052】
走査信号配線と行配線パターン、映像信号配線と列配線パターン、ソース及びドレイン電極と行電極パターン、ゲート電極と列電極パターン、半導体ス(活性層)と島状パターンを形成する工程に関して、異なる画素電極のピッチを有する2つの反射型液晶表示装置を製造する場合において、ホトマスクをすべて共通化し上述の構造を形成する。行配線パターンと走査信号配線とを含むストライプ上パターンのうち、実際に走査信号を伝える走査信号配線となるか否かは、配線の端子部分において、外部駆動回路と接続するためのパッド電極、およびパッド電極と走査信号配線を接続するためのスルーホールを選択的に形成することにより決定する。これらを選択的に形成したパターンが実際の走査線配線パターンとなる。
【0053】
同様に、映像信号配線と列配線パターンに関しても、映像信号配線として使用する配線パターンの端子部分にはパッド電極およびスルーホールを選択的に形成する。ここで、走査信号配線および映像信号配線として選択する配線は、製造する反射型液晶表示装置の画素電極のピッチに合わせれば良い。より具体的には、画素電極と接続する薄膜トランジスタが接続されている配線が、それぞれ走査信号配線及び映像信号配線として選択される。
【0054】
画素電極と接続する薄膜トランジスタは、各画素電極の配置される領域に形成された薄膜トランジスタを用いる。ここで、薄膜トランジスタは、反射型液晶表示装置のうち画素電極ピッチが最も小さいものと同じか又はそれ以下のピッチで形成する。従って、画素電極下には、少なくとも1つ以上の薄膜トランジスタが配置され、薄膜トランジスタが存在しないということはない。2つ以上の薄膜トランジスタが配置されている場合においては、どちらの薄膜トランジスタを接続しても良い。但し、走査信号配線の延在する方向(X方向)に整列して形成されている画素電極と接続する各薄膜トランジスタとしては、X方向に整列して形成されている薄膜トランジスタ行を選択する方がより望ましい。X方向に整列して形成されている薄膜トランジスタを、同一の走査信号配線に接続することにより、従来と同じ駆動回路、駆動方式を採用でき、走査信号配線の本数を増加させなくて良いからである。
【0055】
同様に、映像信号配線の延在方向(Y方向)に設けられている画素電極に対しても、Y方向に整列して形成されている薄膜トランジスタ列を選択して、これらと画素電極とをそれぞれ接続するのが望ましい。
以上の技術を用いることにより、画素電極のピッチ、基板外形および画面表示サイズが異なる製品を製造する際に使用するホトマスクを共通化することができる。
【0056】
尚、上記構造において、スイッチング素子として使用していない薄膜トランジスタについては、薄膜トランジスタが接続されている行配線パターンが走査信号配線として選択されている場合にはスイッチング動作をし、接続されている列配線パターンが映像信号配線として選択されている場合には映像信号が送られる。しかしながら、上記いずれの場合にも、画素電極とは接続されていない。従って、光学的特性上や駆動上で表示特性を劣化させる要因にはなりえないので問題とはならない。
【0057】
上記の構造において、画素電極と薄膜トランジスタとの相対位置は、各画素電極により異ならせることもできる。しかしながら、この相対位置が異なっても、そのことが、反射型液晶表示装置としての光学的特性、表示特性、駆動特性などを劣化させる要因にはならない。
【0058】
また、上記構造において、画素電極は、島状パターン、列配線パターン及び行配線パターン、列配線パターン、行配線パターンと重畳する構造となる。しかしながら、前述のように、反射型液晶表示装置においては、画素電極の下に配置されたパターンは開口率を低下させる要因とはならない。従って、開口率低下による表示品質の劣化はおきない。また、列配線パターン、行配線パターンと画素電極が重畳した領域においては、配線パターン−画素電極間で浮遊容量を形成するが、前述の第1及び第2の方法により回避できる。
以下、上記の考察に基づいて、本発明の各実施の形態について図面を参照しつつ説明する。
【0059】
まず、本発明の第1の実施の形態により反射型液晶表示装置について、図3から図10までを参照して説明する。第1の実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形及び表示画面サイズが同一である第1及び第2の2つの仕様間で半導体層を形成する工程に用いるホトマスクを共通化した装置である。図3は、本発明の第1の実施の形態による反射型液晶表示装置のうちTFT基板の構造を示す模式的な平面図である。
【0060】
図3に示すように、符号PANは反射型液晶表示装置Aの基板外形(液晶パネルの外周輪郭)を示す。反射型液晶表示装置Aが形成されるTFT基板内には、映像信号配線用端子及び走査信号配線用端子に信号を入力するための外部回路と接続するための領域である端子形成領域APADが、TFT基板の図における上部及び左部に設けられている。端子形成領域APAD以外の領域が表示領域APXである。少なくとも表示領域APXには、後述する島状パターンSI1及びSI2が形成されている。
以下、表示領域の一部領域(図3における符号Bで示す領域)と、端子形成領域APADのうち図の上部領域C及び図の左部領域Dとに関して説明する。
【0061】
図4は、図3の領域B内の構造を示す図であり、第1の仕様で製造した反射型液晶表示装置の平面図である。図5は、第2の仕様で製造した反射型液晶表示装置の平面図であり、同じく図3の領域B内の構造を示す図である。
図4に示すように、第1の仕様で製造した反射型液晶表示装置A1は、薄膜トランジスタTFT1と、映像信号配線DL1と、走査信号配線GL1とを有している。さらに、反射型液晶表示装置Aは、スルーホールTH1と、画素電極PX1とを有している。画素電極PX1の領域を明確化するために、画素電極PX1のうちの1つに右上がりの斜線を施した。さらに、基板上に島状パターンSI1、SI2が形成されている、島状パターンSI1とSI2とのうち、島状パターンSI1は、薄膜トランジスタTFT1の活性領域(半導体層)を形成する。さらに薄膜トランジスタTFT1は、ドレイン電極DE1と、ソース電極SE1と、ゲート電極GE1とを有している。
第1の仕様で製造した反射型液晶表示装置Aは、2次元平面(X−Y平面)が画定される透明絶縁基板SUB1上にX方向に第1のピッチ、Y方向に第3のピッチを有する(以下、「第1-第3ピッチ」と称する。)画素電極PXを備える。
【0062】
図5は、本発明の第1の実施の形態による反射型液晶表示装置を、第1の仕様とは異なる第2の仕様で製造した場合の、TFT基板側の構造を示す平面図である。第2の仕様で製造した反射型液晶表示装置A2は、薄膜トランジスタTFT2と、映像信号配線DL2と、走査信号配線GL2とを有している。さらに、反射型液晶表示装置A2は、スルーホールTH2と、画素電極PX2とを有している。画素電極PX2の領域を明確化するために、画素電極PX2のうちの1つに右上がりの斜線を施した。さらに、島状パターンSI1、SI2が形成されている、島状パターンSI1とSI2とのうち、島状パターンSI2は、薄膜トランジスタTFT2の活性領域(半導体層)を構成する。さらに薄膜トランジスタTFT2は、ドレイン電極DE2と、ソース電極SE2と、ゲート電極GE2とを有している。
【0063】
第2の仕様で製造した反射型液晶表示装置Aは、2次元平面(X−Y平面)が画定される透明絶縁基板SUB1上にX方向に第1のピッチとは異なる第2のピッチ、Y方向に第3のピッチとは異なる第4のピッチを有する(以下、「第2-第4ピッチ」と称する。)画素電極PXを備える。
【0064】
図4及び図5に示すように、上記本発明の第1の実施の形態による反射型液晶表示装置においては、走査信号配線GL1又はGL2と映像信号配線DL1又はDL2により画定された画素領域内に、薄膜トランジスタTFT1又はTFT2、画素電極PX1又はPX2のそれぞれいずれか1つが形成され、1画素を構成している。尚、薄膜トランジスタTFTは、その上に堆積された表面保護膜に形成されたスルーホールTH1又はTH2を介して、画素電極PX1又はPX2と電気的に接続されている。
【0065】
本発明の第1の実施の形態による反射型液晶表示装置であって、第1の仕様により製造した反射型液晶表示装置A1においては、走査信号配線GL1の延在方向(X方向)に整列して形成される島状パターンSI1のピッチは、走査信号配線GL1の延在方向(X方向)に隣接する画素電極PX1のピッチとほぼ同じである。映像信号配線DL1の延在方向(Y方向)に整列して形成される島状パターンSI1のピッチは、映像信号配線DL1の延在方向(Y方向)に隣接する第1の仕様における画素電極PX1のピッチとほぼ等しい。
【0066】
一方、第2の仕様で製造した反射型液晶表示装置A2においては、走査信号配線GL2の延在方向(X方向)に整列して形成された島状パターンSI2のピッチは、走査信号配線GL2の延在方向(X方向)に隣接する第2の仕様における画素電極PX2のピッチとほぼ等しく、映像信号配線DL2の延在方向(Y方向)に整列して形成された島状パターンSI2のピッチは、映像信号配線DL2の延在方向(Y方向)に隣接する第2の仕様における画素電極PX2のピッチとほぼ等しい。
【0067】
図4に示すように、本発明の第1の実施の形態の第1の仕様で製造した反射型液晶表示装置A1は、薄膜トランジスタTFT1に半導体層SI1を使用し、半導体層SI1とは異なる規則性を有して配置される島状パターンSI2は、未使用のパターンとなる。一方、第2の仕様で反射型液晶表示装置を製造した場合は、図5に示すように第1の仕様における島状パターンSI2を第2の仕様における薄膜トランジスタTFT2の半導体層として使用し、第1の仕様における半導体層SI1は第2の仕様においては未使用のパターンとなる。
【0068】
図6は、第1の仕様で製造した反射型液晶表示装置A1の断面図であり、前述した図4に示したVI−VI’線に沿う断面図である。
尚、符号POLは偏向板を、NFは位相差板を、SFは散乱性を有するフィルムを、SUB2はカラーフィルタが配置される側の透明絶縁基板を、BMは遮光パターンを、CFはカラーフィルタを、OCはオーバーコート膜を、CEDは共通電極を、ORI1及びORI2はは配向膜を、LCは液晶層を、PASは薄膜トランジスタの表面保護膜を、NSIはリン等をドープしたシリコンからなる電極を、GIはゲート絶縁膜を、SUB1は薄膜トランジスタが配置される側の透明絶縁基板を、DTMは映像信号配線の端子部分を、PADは外部駆動回路と接続するためのパッド電極を、GTMは走査信号配線の端子部分をそれぞれ示す。
【0069】
図6に示すように、薄膜トランジスタが配置される側の透明絶縁基板SUB1はTFT基板と呼ばれ、このTFT基板SUB1と液晶層LCを介して対向配置される対向側の透明絶縁基板SUB2はCF基板と称す。
本発明の第1の実施の形態による反射型液晶表示装置A1のCF基板SUB2に、その液晶層LC側の面にTFT上の画素電極の隙間領域を覆うとともに、各画素領域を画定する遮光パターンBMが形成されている。実質的な画素領域を画定する遮光パターンBMの開口部には、カラーフィルタCFが形成されている。さらに、遮光パターンBM及びカラーフィルタCFを覆って、例えば樹脂膜からなるオーバーコート膜OCが形成されている。このオーバーコート膜OCの表面(下面)に、共通信号電極CEが形成されている。この共通信号電極CEの表面(下面)には、配向膜ORI2が形成されている。DF基板の上面液晶層LC側とは反対の面には、偏光板POLと、液晶層LCの屈折率異方性の波長分散を補うための位相差板NFと、出射光を拡散させるための散乱性フィルムSFとが形成されている。
【0070】
一方、TFT基板SUB1側には、逆スタガの薄膜トランジスタTFT1が形成されている。薄膜トランジスタTFT1においては、走査信号配線GL1に薄膜トランジスタTFT1のしきい値以上の電圧が印加されると、半導体層SI1が導通状態となり、薄膜トランジスタTFT1のドレイン電極DE1とソース電極SE1との間が導通状態となる。その際、映像信号配線DL1に印加されている電圧とほぼ等しい電圧が画素電極PX1にも印加される。
【0071】
走査信号配線GL1の電圧が、薄膜トランジスタTFT1のしきい値電圧以下の場合になると、薄膜トランジスタTFT1のドレイン電極DE1とソース電極SE1との間が絶縁状態となる。映像信号配線DL1に印加されている電圧は画素電極PX1には伝達されない。但し、画素電極PX1はドレイン電極DEとソース電極SEとが導通状態の時に伝達された際の電位が、画素電極PX1と共通電極CEとの間に形成される蓄積容量により次の走査期間まで保持される。
尚、図6に示すように、ドレイン電極DE1及びソース電極SE1と、シリコン層SI1の間にはリン等の不純物をドープしたシリコン膜により電極NSIが形成されていても良い。
【0072】
スルーホールTH1は、薄膜トランジスタTFT1のソース電極SE1と画素電極PX1とを接続するために、薄膜トランジスタTFT1の表面保護膜(層間絶縁膜)PASに形成されている。画素電極PX1は、スルーホールTH1の段差を乗り越えて、スルーホールTH1の底部に露出したソース電極SE1の上面と電気的に接続されている。画素電極PX1は、偏光板POL側から入射した光を反射させる機能を有しており、この反射光を用いて表示を行う。配向膜ORI1及びORI2は、その表面をラビング法等により処理を施すことにより、液晶層LC内の液晶分子を一定方向に配向させる機能を有している。
【0073】
偏光板POLは、反射型液晶表示装置A1に入射した光を直線偏光に変換する機能を有している。偏光板POL側から入射した光は、位相差板NF、液晶層LCを通り、画素電極PX1において反射する。反射光は、再び、液晶層LC、位相差板NFを通過して偏光板POLに到達する。液晶層LC及び位相差板NFは、屈折率異方性を有している。液晶層LCの屈折率異方性は、液晶層LCに印加された電界によりその特性が変化する。
【0074】
例えば、液晶層LCに電界が印加されない状態で白表示をするノーマリーホワイト型の反射型液晶表示装置においては、液晶層LCに電界を生じさせると、偏光板POLを通過し画素電極PX1で反射し、再び偏光板POLに到達した光は、位相差板NFと液晶層LCにより、偏光板POLの吸収軸に対して平行な偏光となり、偏光板POLで吸収される。従って、反射光は、反射型液晶表示装置A1から外に出射しないため、黒表示となる。
【0075】
一方、液晶層LCに電界が印加されていない状態においては、位相差板NFと液晶層LCとにより、画素電極PX1で反射し偏光板POLに到達した光が、偏光板POLの吸収軸に対して垂直な偏光となり、偏光板POLで吸収されない。従って、反射光が反射型液晶表示装置A1の外に出射し、白表示となる。
【0076】
図7(a)は、本発明の第1の実施の形態による反射型液晶表示装置のうち、図3の領域Dに配置された走査信号配線用端子GTMの平面図であり、図7(b)は図7(a)のVII−VII’線に沿う断面図を示す。図8(a)は、図3の領域Cに配置された映像信号配線用端子DTMの平面図であり、図8(b)は図8(a)のVIII−VIII’線に沿う断面図である。
【0077】
図7(a)及び図7(b)に示すように、走査信号配線用端子GTMは、透明絶縁基板SUB1上の走査信号端子部分を形成する領域に形成された走査信号配線GLの延在部を有する。さらに、走査信号配線GLを覆ってゲート絶縁膜GI及び薄膜トランジスタTFT1の表面保護膜PASが順次積層され、これらゲート絶縁膜GI及び表面保護膜PASに設けられたスルーホールTHによって、走査信号配線GLの延在部の一部が露出される。その上にパッド電極PADが形成され、走査信号配線用端子GTMを形成する。パッド電極PADは、スルーホールTHを介して、走査信号配線GLと電気的に接続される。
【0078】
図8(a)及び図8(b)に示すように、映像信号配線用端子DTMは、透明絶縁基板SUB1上にゲート絶縁膜GIが形成され、映像信号配線用端子DTMが形成される領域に映像信号配線DLの延在部が形成される。その後、薄膜トランジスタTFTを覆う表面保護膜PASが形成され、映像信号配線用端子DTMが形成される領域のうち、後の工程で製造されるパッド電極PADが形成される領域の一部にスルーホールTHが開口される。その上に、パッド電極PADが形成され、映像信号配線用端子DTMを形成する。このパッド電極PADは、スルーホールTHを介して、映像信号配線DLと電気的に接続される。
次に、本発明の第1の実施の形態による反射型液晶表示装置の電気回路及び外部駆動回路と接続する端子部分の形状について説明する。
【0079】
図9は、本発明の第1の実施の形態によるアクティブマトリックス型液晶表示装置の等価回路図である。図9に示すように、X方向に延在しY方向に整列して配置される各走査信号配線GLは、走査信号配線用端子GTMを介して、垂直走査回路VSCによって、順次走査信号(電圧信号)が供給されるようになっている。
【0080】
走査信号配線GLに沿って配置される各画素領域の薄膜トランジスタTFTは、走査信号によって駆動される。走査信号のタイミングに合わせて、映像信号駆動回路DDCから、映像信号配線用端子DTMを介して、Y方向に延在し、X方向に整列配置される各映像信号配線DLに映像信号を供給する。この映像信号は、各画素領域の薄膜トランジスタTFTを介して、画素電極PXに伝達される。共通信号電極CEには、共通信号配線用端子CTMを介して対向電圧が印加されており、画素電極PXと共通信号電極CEとの間に電界を発生させる。この電界により液晶層の光透過率を制御する。
【0081】
図9において、各画素領域に示したR,G,Bのそれぞれの符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。
図10に、本発明の第1の実施の形態による反射型液晶表示装置の製造プロセスのフローを示す。反射型液晶表示装置は、例えば(A)から(E)までの5段階のホトリソグラフィー工程を経て、TFT基板SUB1が完成する。以下、製造工程を順に説明する。適宜、図6から図8までを参照する。
【0082】
まず、工程(A)においては、透明絶縁基板SUB1を準備し、その表面上に、例えばスパッタリング法によりCr膜を100から300nm、好ましくは160nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Cr膜をエッチングし、走査信号配線GLとゲート電極GEとを形成する。走査信号配線用端子GTM形成領域には、走査信号配線GLの延在部を形成する。
【0083】
次に、工程(B)においては、透明絶縁基板SUB1表面上に、例えばプラズマCVD法により、ゲート絶縁膜GIとして窒化シリコン膜を200から700nm程度、好ましくは350nmの膜厚で形成する。さらに、このゲート絶縁膜GIの表面全域に、例えばプラズマCVD法により、アモルファスシリコン膜を50から300nm、好ましくは200nmの膜厚で形成し、n型不純物としてリンをドーピングしたアモルファスシリコン膜を10から100nm、好ましくは20nmの膜厚で順次積層する。
次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に島状パターンSI1及びSI2を形成する。
【0084】
次に、工程(C)において、透明絶縁基板SUB1を準備し、その表面上に、例えばスパッタリング法により、Cr膜を100から300nm、好ましくは160nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Cr膜をエッチングし、画素領域内には薄膜トランジスタTFTのドレイン電極DE、ソース電極SE及び映像信号配線DLを、また映像信号配線用端子DTM形成領域には、映像信号配線DLの延在部を形成する。その後、Cr膜をエッチングしたパターンをマスクとして、n型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
【0085】
工程(D)においては、透明絶縁基板SUB1の表面全域に、例えばプラズマCVD法により薄膜トランジスタTFTの表面保護膜PASとなる窒化シリコン膜を200から900nmの間、好ましくは350nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜PASをエッチングし、画素領域内に、薄膜トランジスタTFTのソース電極SEの一部上面を露出するためのスルーホールTHを形成する。さらに、走査信号配線GTM形成領域には、表面保護膜PASの下層に位置するゲート絶縁膜GIの上面を露出させるスルーホールTHを形成し、走査信号配線GLの一部を露出させる。映像信号配線用端子DTM形成領域には、映像信号配線DLの延在部を露出するためのスルーホールTHを形成する。
【0086】
次に、工程(E)においては、透明絶縁基板SUB1の表面全域に、例えばスパッタリング法により、反射型画素電極を構成しAlを主成分とするとともに、Ndを含む合金膜(以下、「Al−Nd膜」と称する。) を、50から300nm、好ましくは200nmの厚さで形成する。次に、ホトリソグラフィー技術を用いて、Al−Nd膜をエッチングする。画素領域内に、スルーホールTHを介して、ソース電極SEと接続された画素電極PXを形成するとともに、走査信号配線用端子GTMを、映像信号配線用端子DTM形成領域には接続用のパッド電極PADを形成する。以上に述べた工程により、TFT基板側の構造が完成する。
【0087】
一方、CF基板側には、顔料分散法などにより製造したカラーフィルタCFと、Cr系金属層又は有機材料からなる遮光パターンBMが形成される。その後、平坦化層となるオーバーコート膜を形成し、TFT基板とCF基板とをシール材などを用いて貼り合わせ,両基板間に液晶層LCを封入する。CF基板の外側に偏光板POLを配置することにより反射型液晶表示装置を形成することができる。
【0088】
本発明の第1の実施の形態による反射型液晶表示装置によれば、反射型液晶表示装置を第1の仕様と第2の仕様とで製造する場合に、TFTの活性領域を構成する半導体層を形成する工程において、島状パターンSI1及びSI2をそれぞれの仕様の画素ピッチに対応した間隔で形成する。各々の仕様の反射型液晶表示装置を製造する際に、画素ピッチと同じピッチで形成された島状パターンを、薄膜トランジスタの半導体層として使用すれば、半導体層を形成する際のマスクを画素ピッチの異なる二つの仕様の反射型液晶表示装置を製造する際に共通化することができる。
【0089】
次に、本発明の第2の実施の形態による反射型液晶表示装置について、図11から図14までを参照して説明する。図11は、出発基板である大型ガラス基板上に、第1の仕様と第2の仕様とで形成された反射型液晶表示装置の基板外形を示す図である。図12は、各基板外形の配置を示す図であり、図13は、走査信号配線と映像信号配線とのそれぞれと外部回路との接続部分を示す図である。
【0090】
本発明の第2の実施の形態による反射型液晶表示装置は、画素電極のピッチ、基板外形及び表示画面サイズが異なる第1及び第2の2つの仕様で反射型液晶表示装置を製造する際に、半導体層を形成する工程で用いるホトマスクを共通化したものである。尚、第1の実施の形態と同じの構成要素については同一の符号を付してその説明を省略する。
【0091】
図11及び図12において、点線で囲まれた領域PAN1は、第1の仕様で製造した反射型液晶表示装置の基板外形を、PAN2は第2の仕様で製造した反射型液晶表示装置の基板外形を示す。領域を明確にするため、領域PAN1には左下がりの斜線を施し、領域PAN2には右下がりの斜線を施した。
【0092】
符号SUBLは、製造工程に用いられ複数の反射型液晶表示装置を形成できる大型透明絶縁基板を示す。符号APAD1は、第1の仕様で製造した反射型液晶表示装置の端子形成領域を示し、符号APAD2は第2の仕様で製造した反射型液晶表示装置の端子形成領域を示す。符号APX1は、第1の仕様で製造した反射型液晶表示装置の表示領域を、符号APX2は、第2の仕様で製造した反射型液晶表示装置の表示領域をそれぞれ示す。
【0093】
本発明の第2の実施の形態による反射型液晶表示装置において、第1の仕様及び第2の仕様で製造した場合の、反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板SUB1の平面図は、第1の実施の形態による反射型液晶表示装置の場合と同じであるためその説明を省略する。
【0094】
図11は、製造工程において用いる大型透明絶縁基板SUBLにからTFT基板を製造する際の様子を示す概略図である。通常、反射型液晶表示装置などの比較的小型の表示装置を製造する工程においては、大型の透明絶縁基板を用いて各信号配線、薄膜トランジスタ等を製造し、その後、基板を所望のサイズに分割(切断)して複数枚のTFT基板とするのが一般的である。
【0095】
本実施の形態においては、第1の仕様と第2の仕様における基板外形PAN1とPAN2とが異なる。大型絶縁基板SUBLに対する各仕様での基板外形PAN1とPAN2との相対的な位置も異なる。図12は、図11に示される領域A(楕円で囲まれた領域)の模式的な図である。前述のように、大型絶縁基板SUBLに対する第1又は第2の各仕様での基板外形の相対位置が異なるため、図12に示すAPX1とAPX2とは、第1の実施の形態による反射型液晶表示装置とは異なり基準位置が異なることになる。本発明の第2の実施の形態による反射型液晶表示装置では、表示領域APX1に島状パターンSI1を形成し、表示領域APX2に島状パターンSI2を形成する。
【0096】
本発明の第2の実施の形態による反射型液晶表示装置においては、走査信号配線の延在方向(X方向)に整列配置される島状パターンSI1のピッチを、走査信号配線の延在方向(X方向)に隣接する第1の仕様における画素電極のピッチとほぼ同じピッチにする。映像信号配線の延在方向(Y方向)に整列配置される島状パターンSI1のピッチは、映像信号配線の延在方向(Y方向)に隣接する第1の仕様における画素電極のピッチとほぼ同じになる。
【0097】
走査信号配線の延在方向(X方向)に整列配置される島状パターンSI2のピッチは、走査信号配線の延在方向(X方向)に隣接する第2の仕様における画素電極のピッチとほぼ同じにする。映像信号配線の延在方向(Y方向)に併設する島状パターンSI2のピッチは、映像信号配線の延在方向(Y方向)に隣接する第2の仕様における画素電極のピッチとほぼ同じになる。
本発明の第2の実施の形態による反射型液晶表示装置の断面図は、本発明の第1の実施の形態による反射型液晶表示装置の場合と同様であるため説明を省略する。
【0098】
図13(a)は、本発明の第2の実施の形態による反射型液晶表示装置を第2の仕様で製造した場合の、図12の領域Fに配置される走査信号配線用端子GTM部分の平面図であり、図13(b)は、図13(a)のXIII−XIII’線に沿う断面図である。図14(a)は、第2の仕様で製造した反射型液晶表示装置であって、図12の領域Eに配置される映像信号配線用端子DTM部分の平面図であり、図14(b)は図14(a)のXIV−XIV’線に沿う断面図である。
【0099】
第2の仕様において、走査信号配線用端子GTMが形成される領域には、第1の仕様で薄膜トランジスタの半導体層となる島状パターンSI1が形成されている。パッド電極PADは、島状パターンSI1を乗り越えるように形成される。島状パターンを順テーパー形状に加工することにより、パッド電極PADが島状パターンSI1を乗り越える際に断線を引き起こす可能性を低減することができる。
【0100】
図14に示すように、映像信号配線用端子DTM部分にも、走査信号配線用端子GTMと同様に第1の仕様で薄膜トランジスタの半導体層として使用する島状パターンが存在するが、走査信号配線端子部分に形成された島状パターンと同様に順テーパー形状に加工することで、乗り越えによる断線の問題は生じにくい。
【0101】
第2の仕様により製造した反射型液晶表示装置の図12の領域Dに配置される走査信号配線用端子GTM部分の平面図と、図12の領域Cに配置される映像信号配線用端子DTM部分の平面図は、本発明の第1の実施の形態による反射型液晶表示装置と同様のため説明を省略する。本発明の第2の実施の形態による反射型液晶表示装置の電気回路の概略図も第1の実施の形態と同じであるため、その説明を省略する。
本実施の形態による反射型液晶表示装置を製造するためのプロセスフローに関しても第1の実施の形態と同じであるため説明を省略する。
【0102】
本実施の形態による反射型液晶表示装置によれば、半導体層を形成する工程で、島状パターンSI1、SI2を、それぞれの仕様における画素ピッチに対応して形成し、各々の仕様の反射型液晶表示装置を製造する際にそれぞれを薄膜トランジスタの半導体層として使用することにより、半導体層を形成する際のマスクを異なる仕様の反射型液晶表示装置を製造する際に共通化することができる。
次に、本発明の第3の実施の形態による反射型液晶表示装置について、図15から図18までを参照して説明する。
【0103】
本発明の第3の実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形、表示画面サイズが同じ2つの仕様の反射型液晶表示装置を製造する場合に、走査信号配線及びゲート電極を形成する工程で用いるホトマスクを共通化した例である。
【0104】
図15から図18までにおいて、第1又は第2の実施の形態による反射型液晶表示装置と同一の構成要素については同一の符号を付してその説明を省略する。図において、符号XLは行配線パターンを、YEは列電極パターンを、SIは薄膜トランジスタの半導体層を示す。
図15は、本発明の第3の実施の形態による反射型液晶表示装置であって、第1の仕様で製造した反射型液晶表示装置のうち、薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【0105】
第1の仕様で製造した反射型液晶表示装置A1は、走査信号配線GL1を形成する工程で形成され、走査信号配線GL1とほぼ平行に形成された行配線パターンXL1(X方向に延在する)を有している。加えて、行配線パターンXL1からY方向に延びる列電極パターンYEが形成されている。ここで、行配線パターンXLのピッチは、第2の仕様における映像信号配線DLの延在方向(Y方向)に隣接する画素電極PX2のピッチとほぼ同じである。
【0106】
また、走査信号配線XL1から延びる列電極パターンYE1のピッチは、第2の仕様における走査信号配線XL2の延在方向(X方向)に隣接する画素電極PX2のピッチとほぼ同じである。これら行配線パターンXL1及び列電極パターンYE1は、後述する第2の仕様で製造した場合には、その反射型液晶表示装置A2の走査信号配線GL2、ゲート電極GEとして機能する。
【0107】
図16は、本発明の第3の実施の形態による反射型液晶表示装置であって、第2の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
図16に示すように、第2の仕様で製造した反射型液晶表示装置A2にも、前述の図15と同様に、走査信号配線GL2を形成する工程で形成され走査信号配線GLとほぼ平行に行配線パターンXL2が形成される。加えて、行配線パターンXL2から列電極パターンYE2が延びている。ここで、行配線パターンXL2のピッチは、第1の仕様における反射型液晶表示装置A1の映像信号配線DL1の延在方向に隣接する画素電極PX1のピッチとほぼ同じである。
【0108】
また、走査信号配線XL2の延在方向(X方向)に整列して形成される列電極配線パターンYE2のピッチは、第1の仕様により形成された反射型液晶表示装置A1の走査信号配線GL1の延在方向(X方向)に隣接する画素電極PX1のピッチとほぼ同じである。これら行配線パターンXL2及び列電極パターンYE2は、前述の第1の仕様で製造した反射型液晶表示装置A1では、走査信号配線GL1、ゲート電極GE1として用いられるパターンである。
また、第1の仕様又は第2の仕様のいずれの仕様により反射型液晶表示装置を製造した場合においても、走査信号配線GLとなるパターンには、通常、ゲート電極GEと列電極パターンYEとが同時に接続される。
【0109】
本発明の第3の実施の形態による反射型液晶表示装置において、行配線パターンXL及び列電極パターンYEは、それぞれ未使用のパターンとなる。ここで、図15に示すように、ソース電極SE1と配線パターンXL1とが重畳する構造となる場合もある。しかしながら、ソース電極SE1と配線パターンXL1は、ゲート絶縁膜GIを介して電気的に絶縁されているため、ショート等の問題は生じない。但し、ソース電極SE1と配線パターンXL1との間には、浮遊容量が発生するため、表示品質の劣化等が生じないような容量を設計する必要がある。また、行配線パターンと画素電極間にも浮遊容量が生じるため、表示品質の劣化等が生じないような容量の設計が必要となる。
【0110】
図17に、本発明の第3の実施の形態による反射型液晶表示装置における、走査信号配線用端子GTM形成領域の平面図を示す。走査信号配線用端子GTM形成領域には、走査信号配線GLの延在部の他に行配線パターンXLの延在部も形成されている。外部から信号入力を必要とするのは走査信号配線GLのみである。本発明の第3の実施の形態による反射型液晶表示装置では、走査信号配線GLにのみ外部信号が入力されるために、スルーホールTHおよびパッド電極を走査信号配線GLの延在部にのみ形成し、配線パターンの延在部にはスルーホールTH及びパッド電極PADを形成しない。このように、パッド電極PADを選択的に形成することより、必要な配線にのみ信号を入力することができる。
【0111】
尚、本発明の第3の実施の形態による反射型液晶表示装置の映像信号配線用端子DTM部分の平面図は、第1の実施の形態による反射型液晶表示装置と同様であるためその説明を省略する。また、電気回路の概略図も第1の実施の形態による反射型液晶表示装置と同じであるため説明を省略する。
【0112】
図18に、本発明の第3の実施の形態による反射型液晶表示装置を製造するためのプロセスフローを示す。尚、本実施の形態による製造工程は、工程(C)から(E)までが、第1の実施の形態による製造工程と同じであるためその説明を省略する。
【0113】
まず工程(A)において、透明絶縁基板SUB1を準備し、その表面上に、例えばスパッタリング法によりCr膜を100から300nm、好ましくは160nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Cr膜をエッチングし、走査信号配線GL、行配線パターンXE、ゲート電極GE、列電極パターンYE及び走査信号配線用端子GTMの形成領域に走査信号配線GL、行配線パターンXLの延在部を形成する。
【0114】
次に、工程(B)において、透明絶縁基板SUB1の表面上に、例えばプラズマCVD法により、ゲート絶縁膜GIとなる窒化シリコン膜を200から700nm程度、好ましくは350nmの膜厚で形成する。さらに、このゲート絶縁膜GIの表面上に、例えばプラズマCVD法により、アモルファスシリコン膜を50から300nm、好ましくは200nmの膜厚で形成し、次いでn型不純物としてリンをドーピングしたアモルファスシリコン膜を10から100nm、好ましくは20nmの膜厚で順次積層する。
次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタTFTの半導体層SIを形成する。
以上の工程を経てTFT基板が完成する。
【0115】
本発明の第3の実施の形態による反射型液晶表示装置によれば、第1の仕様の反射型液晶表示装置A1の製造工程において、走査信号配線GL1を形成する工程において、第2の仕様の反射型液晶表示装置の映像信号配線DL2の延在方向(Y方向)に隣接する画素電極PX2のピッチとほぼ同一の間隔で行配線パターンXL1を、走査信号配線GL1の延在方向(X方向)に隣接する第2の仕様における画素電極PX2のピッチと同じピッチで第1の仕様における列電極パターンYE1を形成することにより、走査信号配線GL及びゲート電極GEを形成する際のホトマスクを2つの異なる画素ピッチを有する反射型液晶表示装置を製造する際に共通化することができる。
【0116】
次に、本発明の第4の実施の形態による反射型液晶表示装置について、図19及び図20を参照して説明する。
本発明の第4の実施の形態による反射型液晶表示装置においては、画素電極のピッチが異なり、基板外形、表示画面サイズが同一の第1及び第2の2つの仕様の反射型液晶表示装置を製造する場合に走査信号配線及びゲート電極を形成する工程で用いるホトマスクを共通化したものである。
【0117】
図19及び図20において、前述の実施の形態と同一の構成要素については同一の符号を付して重複する説明を省略する。
本発明の第4の実施の形態による反射型液晶表示装置を、第1の仕様で製造した場合に、薄膜トランジスタが配置される側の透明絶縁基板の平面図と、第2の仕様で製造した場合の同平面図とは、本発明の第3の実施の形態による反射型液晶表示装置と同じであるため説明を省略する。また、走査信号配線用端子GTM形成領域の平面図は、第3の実施の形態による同平面図と同じであるため説明を省略する。映像信号配線用端子DTM平面図は、第1の実施の形態と同じであるため説明を省略する。電気回路図は、第1の実施の形態と同じであるため説明を省略する。プロセスフローは、第3の実施の形態と同じであるため説明を省略する。
【0118】
図19は、走査信号配線端子部分の反対側の構成を示す図である。走査信号配線用端子の反対側では、図19に示すように、行配線パターンXLの延在部及び走査信号配線GLの延在部が形成されている。行配線パターンXL上にスルーホールTHを選択的に形成し、行配線パターンXLの延在部の一部上を露出させる。さらに、パッド電極PADが形成される全ての行配線パターンXLを接続する。ここで、行配線パターンXLに接続されたパッド電極PADには、共通信号電極と同じ電圧を印加する。
【0119】
図20(a)から図20(f)までは、図19を含む変形例の回路図である。図20(f)は図19と同じ構成を回路図で示した図である。図20(a)は、非選択パターンである複数の行方向配線XLの延在部を接続し、これらを一定の電位に保持する例である。図20(b)は、非選択パターンである複数の列方向配線YLの延在部を接続し、これらを一定の電位に保持する例である。図20(c)は、非選択パターンである複数の行方向配線XLの延在部を接続し、これらを共通電極CEに接続する例である。図20(d)は、非選択パターンである複数の列方向配線YLの延在部を接続し、これらを共通電極CEに接続する例である。図20(e)は、非選択パターンである複数の行方向配線XLと複数の列方向配線YLとの延在部を接続し、これらを一定の電位に保持する例である。図20(f)は、非選択パターンである複数の行方向配線XLと複数の列方向配線YLとの延在部を接続し、これらを共通電極CEに保持する例であり、図19と同じ例である。
【0120】
非選択配線パターンの延在部を一定電位にするか、或いは共通電極と接続することにより、表示品質の劣化の要因となりうる配線パターンと画素電極との間の容量を液晶の保持容量として利用することができ、表示部の表示品質を向上することができる。
次に、本発明の第5の実施の形態による反射型液晶表示装置について図21を参照して説明する。本発明の第5の実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形、表示画面サイズが同一の第1及び第2の2つの仕様の反射型液晶表示装置を製造する場合に走査信号配線、ゲート電極を形成する工程で用いるホトマスクを共通化した例である。
【0121】
図21において、前述の各実施の形態による反射型液晶表示装置と同一の構成要素については同一の符号を付して重複する説明を省略する。
図21は、本発明の第5の実施の形態による反射型液晶表示装置であって、第1の仕様で製造した反射型液晶表示装置のうち薄膜トランジスタが配置される側の透明絶縁基板の平面図である。本発明の第5の実施の形態による反射型液晶表示装置では、走査信号配線GL1及び薄膜トランジスタTFT1と画素電極(斜線を施した領域)PX1の相対的な位置が、映像信号配線の延在方向(Y方向)に隣接する画素電極毎に異なる構造を有する。かかる構造により、本発明の第3の実施の形態による反射型液晶表示装置において、ソース電極SEと画素電極PXとの間が重畳するのを回避することができる。すなわち、図20に示す構造を有する反射型液晶表示装置においては、ソース電極SE1と行配線パターンXL1との間に生じる容量を低減することができ、容量の設計が容易になるという利点がある。
【0122】
本発明の第5の実施の形態による反射型液晶表示装置は、容量を低減するための一例である。その他、走査信号配線GL1、薄膜トランジスタTFT1の配置を工夫することによって最適な容量設計をすることも可能である。
本発明の第5の実施の形態による反射型液晶表示装置の走査信号配線用端子GTM形成領域の平面図は第3の実施の形態による反射型液晶表示装置と同一であるため説明を省略する。映像信号配線用端子DTM部分の平面図は、第1の実施の形態による反射型液晶表示装置と同一のため説明を省略する。電気回路の概略図は第1の実施の形態と同一であるため説明を略す。プロセスフローは、第3の実施の形態と同一のため説明を省略する。
【0123】
本発明の第5の実施の形態による反射型液晶表示装置によれば、第1の仕様で反射型液晶表示装置を製造する際であって、走査信号配線GL1を形成する工程において、第2の仕様の映像信号配線の延在方向(Y方向)に隣接する画素電極のピッチとほぼ同一の間隔で行配線パターンXL1が、走査信号配線の延在方向(X方向)に隣接する画素電極のピッチと同一の間隔で列電極パターンYE1を形成することにより、二つの異なる画素ピッチを持つ反射型液晶表示装置を製造する場合に、走査信号配線GL1とゲート電極GE1とを形成する際のホトマスクを共通化することができる。
【0124】
次に、本発明の第6の実施の形態による反射型液晶表示装置について、図22から図25までを参照して説明する。本実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形、表示画面サイズが同一の第1及び第2の2つの仕様の反射型液晶表示装置を製造する場合に、映像信号配線、ソース電極、ドレイン電極を形成する工程で用いるホトマスクを共通化した実施の形態である。
前述の第1から第5までのいずれかの実施の形態と同一の構成要素については同一の符号を付して重複する説明を省略する。符号YEは列配線パターンを、符号XEは行電極パターンを、符号MEは交差部電極パターンをそれぞれ示す。
【0125】
図22は、第1の仕様で製造した反射型液晶表示装置であって、薄膜トランジスタが配置される側の透明絶縁基板の構造を示す平面図である。第1の仕様で製造した反射型液晶表示装置には、映像信号配線DL1を形成する工程で形成された走査信号配線DL1とほぼ平行に列配線パターンYL1が配置されている。また列配線パターンYL1には、行電極パターンXE1が接続されている。さらに、行電極パターンYE1と向かい合う位置に交差部電極パターンME1が形成されている。これらは、通常、同層のパターンとして形成される。
【0126】
ここで列配線パターンYL1のピッチは、第2の仕様における映像信号配線DL1の延在方向に、隣接する画素電極のピッチとほぼ同じである。また、行電極パターンXE1および交差部電極パターンME1の映像信号配線DL1の延在方向(Y方向)にピッチは、第2の仕様における映像信号配線DL2の延在方向(Y方向)に隣接する画素電極PX2のピッチとほぼ同じである。列配線パターンYL1、行電極パターンXE1及び交差部電極パターンME1は、それぞれ後述する第2の仕様で製造した反射型液晶表示装置の映像信号配線DL2、ドレイン電極DE2、ソース電極SE2となる。
【0127】
図23は、第2の仕様で製造した反射型液晶表示装置A2の薄膜トランジスタTFT2が配置される側の透明絶縁基板の平面図である。第2の仕様で製造した反射型液晶表示装置A2にも、前述した図22と同様に映像信号配線を形成する工程で形成され映像信号配線とほぼ平行な列配線パターンが配置されている。また列配線パターンYL2には、行電極パターンXE2が接続されており、行電極パターンXE2と向かい合う位置に交差部電極パターンME2が形成されている。これら列配線パターンYL2、行電極パターンXE2、交差部電極パターンME2は、第1の仕様において映像信号配線DL1、ドレイン電極DE1、ソース電極SE1として用いられるパターンである。また、映像信号配線DLにドレイン電極DEと行電極パターンXEとが同時に接続される場合もある。
【0128】
本実施の形態による反射型液晶表示装置において、列配線パターンYL、行電極パターンXEはそれぞれ未使用のパターンとなる。列配線パターンYLと画素電極間に浮遊容量が生じるため、表示品質の劣化等が生じないような容量の設計が必要となる。
【0129】
図24は、映像信号配線用端子DTM形成領域の平面図である。映像信号配線用端子DTM形成領域には、映像信号配線DLの延在部の他に列配線パターンYLの延在部も形成されている。このうち、外部から信号入力を必要とするのは映像信号配線DLのみである。そこで、本実施の形態による反射型液晶表示装置においては、映像信号配線DLにのみ外部信号を入力するために、パッド電極PAD及びパッド電極PADと映像信号配線DLの延在部とを接続するためのスルーホールTHを、映像信号配線DLの延在部にのみ形成する。列配線パターンYLの延在部には、スルーホールTHやパッド電極PADは形成しない。このように、パッド電極PADとスルーホールTHとを選択的に形成することより映像信号配線DLにのみ信号を入力することが可能である。
尚、走査信号配線用端子CTM部分の平面図は、第1の実施の形態と同一のため説明を省略する。電気回路の概略図は第1の実施の形態と同一であるため説明を省略する。
【0130】
図25に、本実施の形態による反射型液晶表示装置の製造プロセスフローを示す。本実施の形態において、工程(A)は第1の実施の形態と、(B)、(D)及び(E)は第3の実施の形態と同様であるため説明を省略する。
工程(C)において、透明絶縁基板SUB1を準備し、その表面全域に、例えばスパッタリング法によって、Cr膜を100から300nm、好ましくは160nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Cr膜をエッチングし、薄膜トランジスタTFTのドレイン電極DE、ソース電極SE及び映像信号配線DL、列配線パターンYL、行電極パターンXEを、また映像信号配線用端子DTM形成領域には、映像信号配線DLの延在部を形成する。
その後、Cr膜をエッチングしたパターンをマスクとして、n型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。以上の工程を経てTFT基板が完成する。
【0131】
本実施の形態によれば、第1の仕様で反射型液晶表示装置を製造する際に、映像信号配線DLを形成する工程において、第2の仕様の映像信号配線の延在方向に隣接する画素電極のピッチとほぼ同一の間隔で列配線パターンYLを、走査信号配線の延在方向(X方向)に隣接する画素電極のピッチと同一の間隔で行電極パターンXEを、行電極パターンXEに向かい合うように交差部電極パターンMEを形成することにより、映像信号配線DLと、ドレイン電極DEと、ソース電極SEとを形成する際のホトマスクを、画素電極PXのピッチが異なる2つの仕様で反射型液晶表示装置を製造する際に共通化することができる。
【0132】
以上、第1の仕様と第2の仕様とで1層が同層である場合について説明した。次いで、第1の仕様と第2の仕様とで、2層以上を共通化する工程について説明する。
まず、第1の仕様と第2の仕様とで2層を共通化した本発明の第7の実施の形態について図26から図30までを参照して説明する。
【0133】
図26は、第1の仕様と第2の仕様とで半導体層SI1と映像信号線兼ドレイン電極DL1/DE1とを形成するマスクを共通化する際に、第1の仕様で形成した反射型液晶表示装置の部分断面図である。基板SUB1上に、薄膜トランジスタTFT1と別パターンMとが形成される。薄膜トランジスタTFT1と別パターンとは、半導体層SI1と映像信号線兼ドレイン電極DL1/DE1との2層が同層で形成されている。TFT1のソース電極SE1はスルーホールTH1を介して画素電極PX1と接続されている。別パターンMにはスルーホールTHは形成されておらず、画素電極PXとも接続されていない。
【0134】
図27は、第1の仕様と第2の仕様とで走査信号配線兼ゲート電極GL1/GE1と映像信号線兼ドレイン電極DL1/DE1とを形成するマスクを共通化する際に、第1の仕様で形成した反射型液晶表示装置の部分断面図である。基板SUB1上に、薄膜トランジスタTFT1と別パターンMとが形成される。薄膜トランジスタTFT1と別パターンとは、走査信号配線兼ゲート電極GL1/GE1と映像信号線兼ドレイン電極DL1/DE1との2層が同層で形成されている。TFT1のソース電極SE1はスルーホールTH1を介して画素電極PX1と接続されている。別パターンMにはスルーホールTHは形成されておらず、画素電極PXとも接続されていない。
【0135】
図28は、第1の仕様と第2の仕様とで走査信号配線兼ゲート電極GL1/GE1と映像信号線兼ドレイン電極DL1/DE1とを形成するマスクを共通化する際に、第1の仕様で形成した反射型液晶表示装置の部分断面図である。基板SUB1上に、薄膜トランジスタTFT1と別パターンMとが形成される。薄膜トランジスタTFT1と別パターンとは、走査信号配線兼ゲート電極GL1/GE1と映像信号線兼ドレイン電極DL1/DE1との2層が同層で形成されている。TFT1のソース電極SE1はスルーホールTH1を介して画素電極PX1と接続されている。別パターンMにはスルーホールTHは形成されておらず、画素電極PX1とも接続されていない。
【0136】
図29及び図30は、2層共通の例として、走査信号配線GL1兼ゲート電極GEと映像信号線兼ドレイン電極DL/DEとの2層を同層で形成した例の平面図である。図29は第1の仕様で製造した場合の平面図であって、図27に対応する図である。尚、図28は、図29の28−28’線に沿う断面図である。図30は、第2の仕様で製造した場合の平面図である。
【0137】
図29に示すように、第1の仕様で製造した反射型液晶表示装置は、走査信号配線兼ゲート電極GL1/GE1と映像信号線兼ドレイン電極DL1/DE1との2層が同層で形成されている薄膜トランジスタTFT1と別パターンM1とが形成されている。
【0138】
薄膜トランジスタTFT1のソース電極SE1は、スルーホールTHを介して画素電極PX1と接続されている。画素電極PX1はX方向に第1のピッチで、Y方向に第3のピッチで形成されており、走査信号配線GL1はY方向に第2のピッチで、ゲート電極GE1はX方向に第1のピッチで形成されている。映像信号線DL1は、X方向に第1のピッチでドレイン電極DE1はX方向に第1のピッチでY方向に第3のピッチで形成されている。
【0139】
薄膜トランジスタTFT1は、行方向(X方向)に整列して形成されている。一方、別パターンM1には、走査信号配線兼ゲート電極GL1/GE1と映像信号線兼ドレイン電極DL1/DE1とが形成されているが、半導体層SI1やスルーホールTH1は形成されていない。別パターンM1も行方向(X方向)に整列して配置されている。図29に示す例では、薄膜トランジスタTFT1と別パターンM1とが、列方向(Y方向)に関して交互に形成されている。
【0140】
図30に示すように、第2の仕様で製造した反射型液晶表示装置は、走査信号配線兼ゲート電極GL2/GE2と映像信号線兼ドレイン電極DL2/DE2との2層が同層で形成されている薄膜トランジスタTFT2と別パターンM2とが形成されている。
【0141】
薄膜トランジスタTFT2は、行方向(X方向)に整列して形成されている。一方、別パターンM2には、走査信号配線兼ゲート電極GL2/GE2と映像信号線兼ドレイン電極DL2/DE2とが形成されているが、半導体層SI2やスルーホールTH2は形成されていない。別パターンM2も行方向(X方向)に整列して配置されている。図30に示す例では、薄膜トランジスタTFT2と別パターンM2とが、列方向(Y方向)に関して交互に形成されている。
【0142】
第1の仕様において行方向に整列して形成された薄膜トランジスタTFT1の位置から選択された位置にのみ薄膜トランジスタTFT2が形成される。薄膜トランジスタTFT2のソース電極SE2と画素電極PX2とがスルーホールTH2により選択的に接続されている。第2の仕様では、画素電極PX2はX方向に第3のピッチで、Y方向に第4のピッチで形成されている。但し、薄膜トランジスタTFT2、走査信号配線兼ゲート電極GL2/GE2と映像信号線兼ドレイン電極DL2/DE2は、第1のピッチ、第2のピッチを有しており、画素電極とはピッチが異なる。
【0143】
以上説明したように、本発明の第7の実施の形態による反射型液晶表示装置においては、第1の仕様と第2の仕様とで2層を形成する際に、共通のホトマスクを用いることができる。従って、仕様の異なる複数の反射型液晶表示装置を製造する際の、製造コストを一層削減することができる。
次に、第1の仕様と第2の仕様とで3層を共通化した本発明の第8の実施の形態による反射型液晶表示装置について図31を参照して簡単に説明する。
【0144】
図31は、第1の仕様と第2の仕様とで走査信号配線兼ゲート配線GL1/GE1と、半導体層SI1と、映像信号線兼ドレイン電極DL1/DE1とを形成するマスクを共通化する際に、第1の仕様で形成した反射型液晶表示装置の部分断面図である。基板SUB1上に、薄膜トランジスタTFT1と別パターンMとが形成される。薄膜トランジスタTFT1と別パターンとは、走査信号配線兼ゲート配線GL1/GE1と半導体層SI1と映像信号線兼ドレイン電極DL1/DE1との2層が同層で形成されている。TFT1のソース電極SE1はスルーホールTH1を介して画素電極PX1と接続されている。別パターンMにはスルーホールTHは形成されておらず、画素電極PXとも接続されていない。
本実施の形態においては3層のマスクを共通化できるので、製造コストをさらに削減することができる。
【0145】
次に、本発明の第9の実施の形態による反射型液晶表示装置について図32から図39までを参照して説明する。本発明の第9の実施の形態による反射型液晶表示装置においては、画素電極のピッチ、基板外形、および表示画面サイズのいずれかが異なった場合に数種類の仕様間で走査信号配線、映像信号配線、半導体層を形成する工程に用いるホトマスクを共通化する。
尚、図32から図39までにおいて、前述の各実施の形態と同一の構成要素については同一の符号を付して重複する説明を省略する。符号OPASは、塗布型絶縁膜である。
【0146】
図32は、反射型液晶表示装置を製造する際に用いる大型透明絶縁基板の概略図である。本実施の形態においては、大型透明絶縁基板SUBL1のほぼ全面に、行配線パターンXL及び行配線パターンXLと交差するように列配線パターンYLを形成する。
この際、行配線パターンXLのピッチは可能な限り小さくするのが好ましい。例えば、製造する反射型液晶表示装置の映像信号配線の延在方向に隣接する画素電極のピッチのうち最小ピッチと同一又はそれ以下とするのが望ましい。列配線パターンYLのピッチについてもできるだけ小さく、例えば製造する反射型液晶表示装置の走査信号配線の延在方向に隣接する画素電極のピッチと同一、もしくはそれ以下とするのが望ましい。
【0147】
図33は、前述した図32において囲まれた領域Gの平面図である。後述するプロセスフローの(C)工程を終了した段階での反射型液晶表示装置の平面図である。大型透明基板SUBL内に、前述した行配線パターンXL、列配線パターンYLの他に、行配線パターンに接続された列電極パターンYE、列配線パターンYLに接続された行電極パターンXE、行配線パターンXLと列配線パターンYLの交点付近に形成された半導体層からなる島状パターンSI及び半導体層の一部に重畳するように形成された交差部電極パターンMEがそれぞれ形成されている。
【0148】
これら列電極パターンYE、行電極パターンXE、島状パターンSI、交差部電極パターンMEは、薄膜トランジスタTFTとして動作可能に形成されており、列配線パターンYL、行配線パターンXLを介して、薄膜トランジスタTFTのゲート−ドレイン間にTFTのしきい値電圧Vth以上の電圧が加わると、列配線パターンYLの信号が半導体層SIを介して交差部電極パターンMEに伝達される。ここで、本実施の形態による反射型液晶表示装置において、走査信号配線GLとして使用する行配線パターンXL、映像信号配線DLとして使用する列配線パターンYL及び薄膜トランジスタTFTの半導体層として使用する島状パターンSIは、製造する反射型液晶表示装置の画素ピッチ、基板外形、表示画面サイズにより異なる。
【0149】
図32に示した平面図では、反射型液晶表示装置の表示領域のみならず、端子部分形成領域にまで配線が形成されている。
図34は、本実施の形態による反射型液晶表示装置を、第1の仕様で製造した際に、薄膜トランジスタTFTが形成される側の透明絶縁基板SUB1の平面図である。図34に示すように、走査信号配線GLの延在方向に隣接する画素電極PXのピッチは、列配線パターンYEのピッチと同一である。表示領域に形成されている映像信号配線DLは、実際の反射型液晶表示装置において全て映像信号配線DLとして用いる。
【0150】
一方、映像信号配線DLの延在方向(Y方向)に隣接する画素電極PXのピッチは、行配線パターンXLの2倍となっている。走査信号配線GLと、第1の仕様では用いない行配線パターンXEとが、Y方向に交互に並んでいる。映像信号配線DLと走査信号配線GLとの交差点付近に形成された列電極パターンYEと、行電極パターンXEと、半導体層SIと、交差部電極パターンMEとは、薄膜トランジスタTFTの構成要素である。薄膜トランジスタTFTのソース電極SE上には、薄膜トランジスタTFTの表面保護膜(PAS)上に選択的にスルーホールTHを形成することにより、画素電極PXと薄膜トランジスタTFTとを電気的に接続する。一方、行配線パターンXEと映像信号配線DLとの交点付近に形成された列電極パターンYEと、行電極パターンXEと、半導体層SIと、交差部電極パターンMEとは、薄膜トランジスタTFT用に用いない。そのため、交差部電極パターンME上にもスルーホールTHは開口せず、画素電極PXと薄膜トランジスタTFTとは電気的に絶縁する。
【0151】
図34に示す第1の仕様による反射型液晶表示装置においては、映像信号配線DLの延在方向(Y方向)に隣接する画素電極PXのピッチと、行配線パターンXLのピッチ及び走査信号配線GLの延在方向(X方向)に隣接する画素電極PXのピッチと列配線パターンYLのピッチが、整数倍の関係にある場合について述べたが、本実施の形態による反射型液晶表示装置は、映像信号配線DLの延在方向(Y方向)に隣接する画素電極PXのピッチと、行配線パターン(XL)のピッチ及び走査信号配線GLの延在方向(X方向)に隣接する画素電極PXのピッチと列配線パターンYLのピッチとが、約数を持たない場合についても実現可能である。
【0152】
図35は、本実施の形態による反射型液晶表示装置を第2の仕様で製造した際の、薄膜トランジスタが配置される側の透明絶縁基板SUB1の平面図である。図35は、走査信号配線の延在方向(X方向)に隣接する画素電極PXのピッチと、列配線パターンYLのピッチ及び映像信号配線DLの延在方向(Y方向)に隣接する画素電極PXのピッチと行電極パターンGLのピッチが整数倍の関係にない場合である。その際の走査信号配線として用いる行配線パターンGLは、特定の規則、例えば前述したように走査信号配線GLと行配線パターンXLとが交互に並ぶ等の規則性を有さず、それぞれの画素に近い行配線パターンXLを走査信号配線GLとして使用する。映像信号配線DLとして用いる列配線パターンYLに関しても特定の規則性を有さず、それぞれの画素に近い列配線パターンYLを映像信号配線DLとして使用している。ここで、映像信号配線DLと走査信号配線GLとの交点付近に形成された列電極パターンYE、行電極パターンXE、半導体層SI、交差部電極パターンMEを、薄膜トランジスタTFTの構成要素として用いる点に関しては、第1の仕様の場合と同じである。
以上第1及び第2の2つの画素電極のピッチを有する反射型液晶表示装置を製造した場合について説明したが、それ以外の3以上の異なる画素ピッチを有する反射型液晶表示装置を製造する際にも、上記の技術を同様の手法により適用できる。
【0153】
図36は、第1の仕様で製造した反射型液晶表示装置の断面図であり、前述の図34に示す36−36’線に沿う断面図である。
本実施の形態による反射型液晶表示装置は、薄膜トランジスタTFTの表面保護膜PASと画素電極PXとの間に、塗布型絶縁膜を配置した構造としている。塗布型絶縁膜OPASは、スピンコート法等により形成された層であり、下層の段差を緩和する平坦化膜として機能する。塗布型絶縁膜OPASにより、画素電極PXがその下に存在する構造に起因する段差を乗り越える際に生じうる断線の可能性を一層低減することができる。
【0154】
また、塗布型絶縁膜OPASとして誘電率の比較的小さい膜を用いると、画素電極PXと配線パターンDL、電極パターンDE間の寄生容量を低減することができる。従って、浮遊容量に起因する画質の劣化等も防止することができる。さらに、凹凸が形成されている塗布型絶縁膜OPASの表面上に画素電極PXを形成することにより、画素電極PXの表面にも塗布型絶縁膜OPAS表面の凹凸を反映した凹凸パターンが形成される。画素電極PXに形成された凹凸パターンは、反射電極から反射する光を散乱する機能を有しており、周知の散乱性を有するフィルムを用いずに表示を行える利点がある。他の構成については、本発明の第1の実施の形態による反射型液晶表示装置と同じである。
【0155】
図37(a)は、本実施の形態による反射型液晶表示装置における、走査信号配線用端子GTM部分の平面図であり、図37(b)は、図37(a)の37a−37a’線に沿う断面図である。
図37(a)に示すように、走査信号配線用端子GTMは、透明絶縁基板SUB1上の走査信号端子部分を形成する領域に、走査信号配線GLの延在部及び列電極パターンYEが形成されている。さらに、走査信号配線GLを覆って、ゲート絶縁膜GIが形成され、その上に半導体膜により形成される島状パターンSIと、列配線パターンYLと、列配線パターンYLとに接続された行電極パターンXXEと交差部電極パターンMEとが形成される。
【0156】
さらに、薄膜トランジスタTFTの表面保護膜PASと塗布型絶縁膜OPASとが順次積層され、これらゲート絶縁膜GI及び表面保護膜PASに設けたスルーホールTHにより、走査信号配線GLの延在部の一部表面が露出される。走査信号配線GLと列配線パターンYLとのショート不良を回避するために、開口するスルーホールTHは列配線パターン上を避けて開口するように形成する必要がある。スルーホールTH上に、パッド電極PADが形成されて走査信号配線用端子GTMを構成する。このパッド電極PADは、スルーホールTHを介して、走査信号配線GLと電気的に接続される。
【0157】
パッド電極PADは、列配線パターンYEの段差を乗り越えて形成されるが、列配線パターンYLとパッド電極PADとの間には、塗布型絶縁膜OPASが形成されている。塗布絶縁膜OPASにより列配線パターンYEの段差を緩和しているため、パッド電極PADが列配線パターンYEを乗り越えることによるパッド電極PADのショート不良を回避することができる。
【0158】
本実施の形態による反射型液晶表示装置において、列配線パターンYLとパッド電極PADとは絶縁膜を介して配置されているため、列配線パターンYLを乗り越えるようにパッド電極PADを形成できる。従って、列配線パターンYLのピッチに関係なく、パッド電極PADを任意の形状に設計することができる。
【0159】
図38(a)は、映像信号配線用端子DTM部分の平面図であり、図38(b)は図38(a)の38−38’線に沿う断面図を示す。
図38(a)及び図38(b)に示すように、映像信号配線用端子DTMは、透明絶縁基板SUB1上に、行配線パターンXLと、列電極パターンYEと、ゲート絶縁膜GIと、半導体膜からなる島状パターンSIとを形成した後、映像信号配線用端子DTMが形成される領域に、映像信号配線DLの延在部及び行電極パターンXEが形成される。
【0160】
その後、薄膜トランジスタTFTの表面保護膜PASと、塗布型絶縁膜OPASとが順次形成され、映像信号配線用端子DTMが形成される領域のうち、後の工程で製造するパッド電極PADが形成される領域の一部にスルーホールTHが開口される。スルーホールTH上にパッド電極PADを形成することにより映像信号配線用端子DTMが構成される。パッド電極PADは、スルーホールTHを介して、映像信号配線DLと電気的に接続される。
【0161】
本実施の形態においては、行配線パターンXLとパッド電極PADとは、絶縁膜を介して形成されているため、行配線パターンXLを乗り越えるようにパッド電極PADを形成できる。従って、行配線パターンXLのピッチに関係なく、パッド電極PADを任意の形状に設計できる。
本実施の形態による反射型液晶表示装置の電気回路については、第1の実施の形態による反射型液晶表示装置と同じであるため説明を省略する。
【0162】
図39は、本実施の形態による反射型液晶表示装置の製造プロセスフローを示す図である。本実施の形態によれば、具体的には(A)から(F)までの6段階のホトリソグラフィー工程を経てTFT基板SUB1が完成する。
以下、工程順に説明する。まず、工程(A)において、透明絶縁基板SUB1を準備し、その表面全域に、例えばスパッタリング法によって、Cr膜を100から300nm、好ましくは160nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Cr膜をエッチングし、基板全面に行配線パターンXLと、列電極パターンYEとを形成する。
【0163】
次に、工程(B)において、透明絶縁基板SUB1の表面全域に、例えばプラズマCVD法により、ゲート絶縁膜GIとして窒化シリコン膜を200から700nm程度、好ましくは350nmの膜厚で形成する。さらに、このゲート絶縁膜GIの表面全域に、例えばプラズマCVD法によりアモルファスシリコン膜を50から300nm、好ましくは200nmの膜厚で形成する。n型不純物としてリンをドーピングしたアモルファスシリコン膜を10から100nm、好ましくは20nmの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、基板全面に半導体膜からなる島状パターンSI1を形成する。
【0164】
次に、工程(C)において、透明絶縁基板SUB1を準備し、その表面全域に、例えばスパッタリング法によって、Cr膜を100から300nm、好ましくは160nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Cr膜をエッチングし、基板全面に列配線パターンYLと、行電極パターンXEと、交差部電極パターンMEとを形成する。
その後、Cr膜をエッチングしたパターンをマスクとして、n型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
【0165】
工程(D)において、透明絶縁基板SUB1の表面の全域に、例えばプラズマCCVD法によって、薄膜トランジスタTFTの表面保護膜PASとなる窒化シリコン膜を200から900nm、好ましくは350nmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜PASをエッチングし、画素領域内に薄膜トランジスタTFTのソース電極SEの一部を露出するためのコンタクトホールTHを形成する。加えて、走査信号配線GTM形成領域には、表面保護膜PASの下層に位置するゲート絶縁膜GIに達するスルーホールTHを形成し、走査信号配線GLの一部を露出させるためのスルーホールTHを形成する。映像信号配線用端子DTM形成領域には、映像信号配線DLの延在部を露出するためのスルーホールTHを形成する。
【0166】
工程(E)において、透明絶縁基板SUB1の表面全域に、例えばスピンコート法によって、ポリイミド系、アクリル系ポリマー、エポキシ系ポリマー、ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なSiを含む無機ポリマー、例えば、SOG膜等の絶縁膜からなる塗布型絶縁膜OPASを、200nmから4μm、好ましくは1μmから3μmの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、工程(D)において表面保護膜PAS上にスルーホールを開口した位置にはスルーホールを、画素電極が配置される領域には凹凸パターンをそれぞれ形成する。
【0167】
工程(F)において、透明絶縁基板SUB1の表面全域に、例えばスパッタリング法により、画素電極となるAlを主成分とし、Ndを含有した合金膜(以下、Al−Nd膜と称する。) を50から300nmの厚さで、好ましくは、200nmの厚さだけ形成する。次に、ホトリソグラフィー技術を用いて、Al−Nd膜をエッチングし、画素領域内にはスルーホールTHを介して、ソース電極SEと接続された画素電極PXを形成するとともに、走査信号配線用端子GTM及び映像信号配線用端子DTM形成領域には、接続用のパッド電極PADを形成する。
以上に示した工程により、TFT基板側の構造が完成する。
【0168】
本実施の形態によれば、大型透明絶縁基板SUBLのほぼ全面に行配線パターンXLおよび行配線パターンと交差するように列配線パターンYLを形成する。行配線パターンXLのピッチをできるだけ小さく、例えば製造する反射型液晶表示装置の映像信号配線の延在方向に隣接する画素電極のピッチのうちの最も小さいピッチと同一もしくはそれ以下とする。列配線パターンのピッチもできるだけ小さく、例えば製造する反射型液晶表示装置の走査信号配線の延在方向に隣接する画素電極のピッチと同一、もしくはそれ以下とする。さらに、行配線パターンに接続された列電極パターンYE、列配線パターンYLに接続された行電極パターンXE、行配線パターンXLと列配線パターンYLの交点付近に形成された半導体層からなる島状パターンSI及び半導体層の一部に重畳するように形成された交差部電極パターンMEを形成することにより薄膜トランジスタTFTを形成する。
【0169】
可能な限り小さいピッチで薄膜トランジスタ、映像信号配線及び走査信号配線を形成しておき、画素電極をそれと同じピッチで形成することができる。加えて、1つの薄膜トランジスタTFTの交差部電極パターン(ソース電極)と画素電極とをスルーホールにより選択的に接続することにより、薄膜トランジスタ、映像信号配線及び走査信号配線よりも大きなピッチで画素電極を形成することもできる。
【0170】
従って、画素電極ピッチ、画面表示サイズ、基板外形のうち少なくともひとつが異なる仕様の反射型液晶表示装置を製造する際に、走査信号配線GLと、映像信号配線DLと、薄膜トランジスタTFTを構成する半導体層SI、ソース電極SE、ゲート電極GE、ドレイン電極DEとを作成する際のマスクのうちの少なくともいずれかを共通化することができる。
【0171】
以上、本発明の各実施の形態による反射型液晶表示装置によれば、列配線パターン、行配線パターン、行電極パターン、列電極パターン、半導体層、交差部電極パターンのうち少なくともひとつを形成し、列配線パターン、走査信号配線の延在する方向に併設する行電極パターン、走査信号配線の延在する方向に併設する列電極パターン、走査信号配線の延在する方向に併設する半導体層のピッチを、走査信号配線の延在する方向に隣接する画素電極のピッチと異なるピッチとし、行配線パターン、映像信号配線の延在する方向に併設する行電極パターン、映像信号配線の延在する方向に併設する列電極パターン、走査信号配線の延在する方向に併設する半導体層のピッチを、映像信号配線の延在する方向に隣接する画素電極のピッチと異なるピッチとすることで、画素電極ピッチ、画面表示サイズ、基板外形のうち少なくともひとつが異なる仕様の反射型液晶表示装置を製造する際に用いるホトマスクを共通化することができる。
【0172】
以上において説明した各実施の形態による反射型液晶表示装置おいて、半導体層としてアモルファスシリコンを用いた逆スタガ型の薄膜トランジスタをスイッチング素子として用いて説明したが、正スタガ型、コープレーナー型の薄膜トランジスタや、半導体層として多結晶シリコンを用いた薄膜トランジスタ等を用いた場合においても、第1の仕様と第2の仕様とでホトマスクを共通化できる。
【0173】
また、各実施の形態による反射型液晶表示装置において、走査信号配線、ゲート電極、映像信号配線、ドレイン電極、ソース電極としてCr膜を用いたが、その他に、例えばCrを主成分としたCr合金膜、Al層、Alを主成分としたAl合金膜、Ab、Agを主成分としたAg合金膜等を用いても良い。
さらに、各実施の形態による反射型液晶表示装置において、画素電極としてAl−Nd合金膜を用いたが、その他に、例えばAlを主成分としてTi、Taを含む合金膜、Ag、Agを主成分とした合金膜を画素電極として用いた場合でもホトマスクを共通化できる。
【0174】
各実施の形態による反射型液晶表示装置において、パッド電極は画素電極を形成する工程で同時に形成しているが、パッド電極を形成するために新たに工程を追加してもホトマスクを共通化できる。
尚、各実施の形態おいて、2つの異なる仕様の反射型液晶表示装置を製造する際にホトマスクを共通化した場合について述べたが、三つ以上の異なる仕様の反射型液晶表示装置を製造する際についてもそれぞれの仕様に対応したパターンを形成することによりマスクを共通化することもできる。
【0175】
ゲート電極と走査信号配線を同一材料、同一工程で形成した場合について述べたが、ゲート電極と走査信号配線を別な工程で製造した場合は、ゲート電極を形成する際に列電極パターンを形成することで、ゲート電極を形成する際のホトマスクを、走査信号配線を形成する際に行配線パターンを形成することで、走査信号配線を形成する工程で用いるホトマスクを共通化できる。
【0176】
ソース電極、ドレイン電極、映像信号配線を同一材料、同一工程で形成した場合について述べたが、それぞれを別な工程で製造した場合は、ソース電極を形成する際に交差部電極パターンを形成することでソース電極を形成する際のホトマスクを、ドレイン電極を形成する際に行電極パターンを形成することで、ドレイン電極を形成する際のホトマスクを、映像信号配線を形成する際に列配線パターンを形成することで、映像信号配線を形成する工程で用いるホトマスクをそれぞれ共通化できる。
【0177】
列電極パターンを映像信号配線の端子部分とは逆側の領域でパッド電極を用いてすべてを接続し、ある特定の電位を加えることで液晶の保持容量とすることも可能である。
画素電極のピッチのみが異なった場合について述べたが、基板外形、表示画面サイズが変わった場合についても第2の実施の形態と同様の考え方でホトマスクを共通化することができる。
【0178】
塗布型絶縁膜を適用しなくても良いが、塗布型絶縁膜を適用すれば、下層段差による断線の低減、寄生容量の低減の他に、画素電極への散乱性の付与という新たな効果を付与することができる。
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0179】
【発明の効果】
本発明によれば、画素ピッチなどの仕様の異なる反射型液晶表示装置を製造する際に、ホトマスクのうちの少なくとも1枚を共通化することができる。従って、画素ピッチなどの異なる反射型液晶表示装置を製造する際の製造コストを削減できる。
【図面の簡単な説明】
【図1】図1(a)及び図1(b)は、本発明の原理を簡略化して示す平面図である。
【図2】図2(a)から図2(c)までは、本発明の原理を簡略化して示す平面図である。
【図3】本発明の第1の実施の形態による反射型液晶表示装置の全体構成を示す平面図である。
【図4】本発明の第1の実施の形態のうち第1の仕様で製造した反射型液晶表示装置の平面図である。
【図5】本発明の第1の実施の形態のうち第1の仕様で製造した反射型液晶表示装置の平面図である。
【図6】本発明の第1の実施の形態のうち第1の仕様で製造した反射型液晶表示装置の断面図であり、図4のVI−VI線に沿う断面図である。
【図7】図7(a)は、本発明の第1の実施の形態による反射型液晶表示装置のうち、図3の領域Dに配置された走査信号配線用端子GTMの平面図であり、図7(b)は図7(a)のVII−VII’線に沿う断面図を示す。
【図8】図8(a)は、図3の領域Cに配置された映像信号配線用端子DTMの平面図であり、図8(b)は図8(a)のVIII−VIII’線に沿う断面図である。
【図9】本発明の第1の実施の形態による反射型液晶表示装置(アクティブマトリックス型液晶表示装置)の等価回路図である。
【図10】本発明の第1の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【図11】本発明の第2の実施の形態による反射型液晶表示装置を製造する際に用いられる大型透明絶縁基板の概略平面図であり、第1の仕様と第2の仕様とで用いる反射型液晶表示装置の基板領域を示す図である。
【図12】図11のA領域の構造を示す平面図である。
【図13】本発明の第2の実施の形態による反射型液晶表示装置のうち、図11の領域Fの構造を示す図であり、図13(a)は、走査信号配線用端子部分の平面図、図13(b)は、図13(a)のXIII−XIII’線に沿う断面図である。
【図14】本発明の第2の実施の形態による反射型液晶表示装置のうち、図11の領域Cの構造を示す図であり、図14(a)は、映像信号配線用端子部分の平面図、図14(b)は、図13(a)のXIII−XIII’線に沿う断面図である。
【図15】本発明の第3の実施の形態による反射型液晶表示装置であって、第1の仕様で製造した反射型液晶表示装置のうち、薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【図16】本発明の第3の実施の形態による反射型液晶表示装置であって、第2の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【図17】本発明の第3の実施の形態による反射型液晶表示装置における、走査信号配線用端子GTM形成領域の平面図である。
【図18】本発明の第3の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【図19】本発明の第4の実施の形態による反射型液晶表示装置の走査信号の配線端子部分の反対側の構成を示す平面図である。
【図20】図20(a)から(f)までは、本発明の第4の実施の形態の変形例による反射型液晶表示装置の走査信号の配線端子部分の反対側の構成を示す回路図である。
【図21】本発明の第5の実施の形態による反射型液晶表示装置であって、第1の仕様で製造した反射型液晶表示装置のうち薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【図22】本発明の第6の実施の形態による反射型液晶表示装置であって、第1の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の構造を示す平面図である。
【図23】本発明の第6の実施の形態による反射型液晶表示装置であって、第2の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の構造を示す平面図である。
【図24】本発明の第6の実施の形態による反射型液晶表示装置の映像信号の配線端子部分の反対側の構成を示す平面図である。
【図25】本発明の第6の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【図26】本発明の第7の実施の形態による反射型液晶表示装置の断面図であり、第1の仕様と第2の仕様とで半導体層と映像信号線兼ドレイン電極とを形成するマスクを共通化する際に、第1の仕様で形成した反射型液晶表示装置の部分断面図である。
【図27】本発明の第7の実施の形態による反射型液晶表示装置の断面図であり、第1の仕様と第2の仕様とで走査信号配線兼ゲート電極と映像信号線兼ドレイン電極とを形成するマスクを共通化し、第1の仕様で形成した反射型液晶表示装置の部分断面図である。
【図28】本発明の第7の実施の形態による反射型液晶表示装置の断面図であり、第1の仕様と第2の仕様とで走査信号配線兼ゲート電極と映像信号線兼ドレイン電極とを形成するマスクを共通化し、第1の仕様で形成した反射型液晶表示装置の部分断面図である。
【図29】図27に対応する構造の平面図であり、第1の仕様で製造した場合の平面図である。
【図30】本発明の第7の実施の形態による反射型液晶表示装置を第2の仕様で製造した場合の平面図である。
【図31】本発明の第8の実施の形態による反射型液晶表示装置において、第1の仕様と第2の仕様とで走査信号配線兼ゲート配線と、半導体層SI1と、映像信号線兼ドレイン電極とを形成するマスクを共通化し、第1の仕様で形成した反射型液晶表示装置の部分断面図である。
【図32】本発明の第8の実施の形態による反射型液晶表示装置を製造する際に用いる大型透明絶縁基板の概略平面図である。
【図33】図32において囲まれた領域Gの平面図である。
【図34】本発明の第8の実施の形態による反射型液晶表示装置を、第1の仕様で製造した際に、薄膜トランジスタTFTが形成される側の透明絶縁基板SUB1の平面図である。
【図35】本発明の第8の実施の形態による反射型液晶表示装置を、第2の仕様で製造した際に、薄膜トランジスタTFTが形成される側の透明絶縁基板SUB1の平面図である。
【図36】第1の仕様で製造した反射型液晶表示装置の断面図であり、図34に示す36−36’線に沿う断面図である。
【図37】図37(a)は、本発明の第8の実施の形態による反射型液晶表示装置における、走査信号配線用端子GTM部分の平面図であり、図37(b)は、図37(a)の37a−37a’線に沿う断面図である。
【図38】図38(a)は、本発明の第8の実施の形態による反射型液晶表示装置における、映像信号配線用端子DTM部分の平面図であり、図38(b)は、図38(a)の38a−38a’線に沿う断面図である。
【図39】本発明の第8の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【符号の説明】
TFT…薄膜トランジスタ、DL…映像信号配線、GL…走査信号配線、DE…薄膜トランジスタのドレイン電極、SE…薄膜トランジスタのソース電極、TH…スルーホール、PX…画素電極、SI1,SI2…島状パターン、SI…薄膜トランジスタの半導体層、PAN…反射型液晶表示装置の基板外形、SUBL…製造ラインにて用いられる大型透明絶縁基板、APAD…反射型液晶表示装置の端子形成領域、APX…反射型液晶表示装置の表示領域、POL…偏向板、NF…位相差板、SF…散乱性を有するフィルム、SUB2…カラーフィルタが配置される側の透明絶縁基板、BM…遮光パターン、CF…カラーフィルタ、OC…オーバーコート膜、CE…共通電極、ORI1、ORI2…配向膜、LC…液晶層、PAS…薄膜トランジスタの表面保護膜、GI…ゲート絶縁膜、SUB1…薄膜トランジスタが配置される側の透明絶縁基板、DTM…映像信号配線の端子部分、PAD…外部駆動回路と接続するためのパッド電極、GTM…走査信号配線の端子部分、PAN1…第1の仕様の反射型液晶表示装置の基板外形、PAN2…第2の仕様の反射型液晶表示装置の基板外形、APAD1…第1の仕様の反射型液晶表示装置の端子形成領域、APAD2…第2の仕様の反射型液晶表示装置の端子形成領域、APX1…第1の仕様の反射型液晶表示装置の表示領域、APX2…第2の仕様の反射型液晶表示装置の表示領域、XE…行電極パターン、YE…列電極パターン、XL…行配線パターン、YL…列配線パターン、ME…交差部電極パターン、OPAS…塗布型絶縁膜
Claims (27)
- 一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
(a)前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成するとともに、前記走査信号配線と実質的に平行な方向に延びるとともに、前記映像信号配線の延在方向のピッチが前記走査信号配線と異なる行配線パターンを形成する工程と、
(b)前記ゲート電極と重畳する位置に半導体層を形成する工程と、
(c)前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、
(d)前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜に前記薄膜トランジスタのソース電極の上面を露出するスルーホールを形成し、前記走査信号配線の前記映像信号配線の延在方向のピッチと同じピッチで前記スルーホールを介して前記ソース電極と接続する前記画素電極を形成する工程と
を含む反射型液晶表示装置の製造方法。 - 一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
(a)前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成するとともに、前記映像信号配線の延在方向及び前記走査信号配線の延在方向の少なくともいずれかのピッチが前記ゲート電極と異なる列電極パターンとを形成する工程と、
(b)前記ゲート電極と重畳する位置に半導体層を形成する工程と、
(c)前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、
(d)前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記ゲート電極のピッチと同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。 - 一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
(a)前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
(b)前記ゲート電極と重畳する位置に半導体層を形成するとともに、前記映像信号配線の延在方向及び前記走査信号配線の延在方向の少なくともいずれかのピッチが前記半導体層と異なる島状パターンとを形成する工程と、
(c)前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、
(d)前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記半導体層と同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。 - 一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
(a)前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
(b)前記ゲート電極と重畳する位置に半導体層を形成する工程と、
(c)前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、前記映像信号配線と実質的に平行な方向に延びるとともに、前記走査信号配線の延在方向のピッチが前記映像信号配線と異なる列配線パターンを形成する工程と、
(d)前記薄膜トランジスタを覆って該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記映像信号配線の前記走査信号配線の延在方向のピッチと同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。 - 一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
(a)前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
(b)前記ゲート電極と重畳する位置に半導体層を形成する工程と、
(c)前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、前記ソース電極と実質的に平行な方向に延びるとともに、前記走査信号配線の延在方向又は前記映像信号配線の延在方向の少なくとも一方のピッチが前記ソース電極と異なる行電極パターンを形成する工程と、
(d)前記薄膜トランジスタを覆って層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記ソース電極のピッチと同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。 - 一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
(a)前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
(b)前記ゲート電極と重畳する位置に半導体層を形成する工程と、
(c)前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、前記ドレイン電極と実質的に平行な方向に延びるとともに、前記走査信号配線の延在方向又は前記映像信号配線の延在方向の少なくとも一方のピッチが前記ドレイン電極と異なる交差部電極パターンを形成する工程と、
(d)前記薄膜トランジスタを覆って層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記ドレイン電極と同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有する島状パターンであって、前記半導体層と同層にマトリクス状に形成され特定の規則性を有して配置された島状パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記半導体層と同層に形成され前記半導体層とともに所定の規則性を有するマトリックス状のパターンを形成する島状パターンであって、前記マトリックス状のパターンが、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有するように配置された島状パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線と同層かつ実質的に平行に形成される複数の列配線パターンであって、前記走査信号配線の延在方向の前記列配線パターンのピッチが、前記走査信号配線の延在方向に隣接する画素電極のピッチと異なる特定の規則性を有する列配線パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線と同層かつ実質的に平行に形成され前記映像信号配線とともに所定の規則性を有する第1のストライプ状パターン群を形成する複数の列配線パターンであって、前記走査信号配線の延在方向の前記第1のストライプ状パターンが、前記走査信号配線の延在方向に隣接する画素電極と異なるピッチを有するように配置された列配線パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記走査信号配線と同層かつ実質的に平行に形成される複数の行配線パターンであって、前記映像信号配線の延在方向の前記行配線パターンのピッチが、前記映像信号配線の延在方向に隣接する画素電極のピッチとは異なる特定の規則性を有する行配線パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記走査信号配線と同層かつ実質的に平行に形成され前記走査信号配線とともに祖低の規則性を有する第2のストライプ状パターン群を形成する複数の行配線パターンであって、前記映像信号配線の延在方向に隣接する前記ストライプ状パターンのピッチが前記映像信号配線の延在方向に隣接する前記画素電極のピッチと異なるように配置された行配線パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備した画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線の延在方向に隣接する画素電極のピッチ又は前記走査信号配線の延在方向に隣接する画素電極のピッチのうちの少なくとも一方と異なるピッチを有する列電極パターンであって、前記ゲート電極と同層に形成され特定の規則性を有して配置された列電極パターンを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成される透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記薄膜トランジスタのゲート電極と同層に形成され前記ゲート電極とともに所定の規則性を有する第2のマトリックス状パターンを形成する列電極パターンであって、前記第2のマトリックス状パターンが、前記映像信号配線の延在方向のピッチ又は前記走査信号配線の延在方向のピッチのうちの少なくとも一方と異なるピッチを有するように配置された列電極パターンを備える反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備した画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線の延在方向に隣接する画素電極のピッチ又は前記走査信号配線の延在方向に隣接する画素電極のピッチのうちの少なくとも一方と異なるピッチを有する行電極パターンと該行電極パターンと向かい合う位置に形成される交差部電極パターンとであって、それぞれが前記ドレイン電極と同層にマトリクス状に形成され特定の規則性を有して配置された行電極パターン及び交差部電極パターンを備える反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを備えた薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記ドレイン電極と同層に形成され前記ドレイン電極とともに所定の規則性を有する第3のマトリックス状パターン群を形成する行電極パターンであって、前記走査信号配線の延在方向に隣接する前記第3のマトリックス状パターンのピッチが、前記走査信号配線の延在方向に隣接する画素電極のピッチと異なるピッチを有するように配置された行電極パターンと、前記ソース電極と同層に前記行電極パターンと向かい合う位置に形成され前記ソース電極とともに所定の規則性を有する第4のマトリックス状パターン群を形成する交差部電極パターンであって、前記映像信号配線の延在方向の前記第4のマトリックス状パターンのピッチが、前記映像信号配線の延在方向に隣接する画素電極のピッチと異なるピッチを有するように配置された交差部電極パターンとを備えた反射型液晶表示装置。 - 一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続された反射板としての機能を具備した画素電極とを有する反射型液晶表示装置であって、
前記走査信号配線と同層かつ実質的に平行な複数の行配線パターンと前記走査信号配線とで形成され所定の規則性を有する第1の合同パターンと、
前記映像信号配線と同層かつ実質的に平行な複数の列配線パターンと前記映像信号配線とで形成され所定の規則性を有する第2合同パターンと、
前記列方向パターンから該列方向パターンと実質的に垂直な方向に延びて前記ドレイン電極と同層かつマトリクス状に形成される行電極パターンと前記ドレイン電極と形成され所定の規則性を有する第3合同パターンと、
前記ソース電極同層に前記行電極パターンと向かい合う位置に形成される交差部電極パターンと前記ソース電極とで形成され所定の規則性を有する第4合同パターンと、
前記行方向パターンから該行方向パターンと実質的に垂直な方向に延びて前記ゲート電極と同層かつマトリクス状に形成される列電極パターンと前記ゲート電極とで形成され所定の規則性を有する第5合同パターンと、
前記半導体層と同層かつマトリクス状に形成される島状パターンと前記半導体層とで形成され所定の規則性を有する第6合同パターンと
の少なくとも1の合同パターンが形成され、前記第1から第6までの合同パターンのうち形成された合同パターンであってそのうちの少なくとも1の合同パターンが前記画素電極のピッチと異なるピッチを有している反射型液晶表示装置。 - さらに、前記映像信号配線を駆動する映像線駆動用外部回路を有し、
前記映像信号配線の端子部分に前記映像線駆動用外部回路と接続するためのパッド電極と、前記パッド電極と前記映像信号配線とを接続するための接続部とが、前記列方向配線に対して選択的に形成されている
請求項9又は10に記載の反射型液晶表示装置。 - さらに、前記走査信号線を駆動する走査線駆動用外部回路を有し、
前記走査信号線の端子部分に、前記走査線駆動用外部回路と接続するためのパッド電極と、前記パッド電極と前記映像信号配線とを接続するための接続部とが、前記行方向配線に対して選択的に形成されている
請求項11又は12に記載の反射型液晶表示装置。 - 前記半導体層にゲート電極と、ソース電極と、ドレイン電極とを前記島状パターンに対して選択的に形成したことを特徴とする請求項7又は8に記載の反射型液晶表示装置。
- 前記ソース電極と前記画素電極とを接続するための接続部を前記交差部電極に対して選択的に形成した
請求項7、8、14及び15のうちのいずれか1項に記載の反射型液晶表示装置。 - 前記映像信号配線の端部とは反対側において、前記列配線パターンが一定電位に接続されている
請求項7から21までのいずれか1項に記載の反射型液晶表示装置。 - 前記走査信号配線の端部とは反対側において、前記行配線パターンが一定電位に接続されている
請求項7から21までのいずれか1項に記載の反射型液晶表示装置。 - 前記映像信号配線の端部とは反対側において、前記列配線パターンが前記共通電極と同電位とされている
請求項7から21までのいずれか1項に記載の反射型液晶表示装置。 - 前記走査信号配線の端部とは反対側において、前記行配線パターンが前記共通電位と同電位とされている
請求項7から21までのいずれか1項に記載の反射型液晶表示装置。 - 透明性を有する共通信号電極を備えた第1の基板と、
該第1の基板と対向する位置に配置される第2の基板であって、前記第1の基板との対向面に複数の画素領域がマトリックス状に画定されている第2の基板と、
前記第1の基板と前記第2の基板とに挟持された液晶層とを含む反射型液晶表示装置であって、
複数の前記画素領域のそれぞれと実質的に同じ領域に形成され、反射板としての機能を有する複数の画素電極と、
前記画素電極の下部であって前記第1の基板上にマトリックス状に形成され、前記画素電極の列方向のピッチ又は行方向のピッチのうちの少なくとも一方よりも小さいピッチを有し、半導体層とソース電極とドレイン電極とゲート電極とを有する薄膜トランジスタと、
列方向に整列する前記薄膜トランジスタ列に沿って形成される映像信号配線と、行方向に整列する前記薄膜トランジスタ行に沿って形成される走査信号配線と、
該薄膜トランジスタを覆って前記第1の基板上に形成される層間絶縁膜であって、前記画素電極がその上面に形成される層間絶縁膜と、
該層間絶縁膜に形成され、前記ソース電極の上面を露出するスルーホールであって、前記画素電極と前記薄膜トランジスタとをそれぞれ1つずつ接続するスルーホールと
を有する反射型液晶表示装置。 - 前記スルーホ−ルにより前記画素電極と接続された薄膜トランジスタは、行方向及び列方向の少なくとも一方に整列して配置された薄膜トランジスタである
請求項26に記載の反射型液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365907A JP3789351B2 (ja) | 2001-11-30 | 2001-11-30 | 反射型液晶表示装置及びその製造方法 |
US10/103,780 US20030103176A1 (en) | 2001-11-30 | 2002-03-25 | Reflection type liquid crystal display device and process for producing the same |
US10/391,774 US20030184707A1 (en) | 2001-11-30 | 2003-03-20 | Process for producing reflection type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365907A JP3789351B2 (ja) | 2001-11-30 | 2001-11-30 | 反射型液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003167270A JP2003167270A (ja) | 2003-06-13 |
JP3789351B2 true JP3789351B2 (ja) | 2006-06-21 |
Family
ID=19175881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001365907A Expired - Fee Related JP3789351B2 (ja) | 2001-11-30 | 2001-11-30 | 反射型液晶表示装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20030103176A1 (ja) |
JP (1) | JP3789351B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6977775B2 (en) * | 2002-05-17 | 2005-12-20 | Sharp Kabushiki Kaisha | Method and apparatus for crystallizing semiconductor with laser beams |
WO2005093801A1 (en) | 2004-03-26 | 2005-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and laser irradiation apparatus |
US8304313B2 (en) * | 2004-08-23 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
WO2006118312A1 (en) * | 2005-05-02 | 2006-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and laser irradiation method |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US7888705B2 (en) | 2007-08-02 | 2011-02-15 | Tela Innovations, Inc. | Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same |
US8667443B2 (en) * | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
MY152456A (en) | 2008-07-16 | 2014-09-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
KR101009672B1 (ko) * | 2008-09-12 | 2011-01-19 | 엘지디스플레이 주식회사 | 터치 패널 내장형 액정 표시 장치 |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
KR102183564B1 (ko) * | 2014-04-23 | 2020-11-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN107123621A (zh) * | 2017-05-10 | 2017-09-01 | 京东方科技集团股份有限公司 | 一种oled触控显示面板及其制作方法、触控显示装置 |
CN108363271B (zh) * | 2018-03-15 | 2021-02-23 | 京东方科技集团股份有限公司 | 掩膜板、信号线及数字标识的制备方法、基板及显示装置 |
-
2001
- 2001-11-30 JP JP2001365907A patent/JP3789351B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,780 patent/US20030103176A1/en not_active Abandoned
-
2003
- 2003-03-20 US US10/391,774 patent/US20030184707A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20030184707A1 (en) | 2003-10-02 |
US20030103176A1 (en) | 2003-06-05 |
JP2003167270A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3789351B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
US9171866B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
JP4925030B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4473238B2 (ja) | 液晶表示装置とその製造方法 | |
US7379142B2 (en) | Liquid crystal display | |
US8314899B2 (en) | Array substrate and display device | |
TWI412850B (zh) | 液晶顯示裝置及液晶顯示裝置之製造方法 | |
KR101896377B1 (ko) | 베젤이 최소화된 액정표시소자 | |
US20110279760A1 (en) | Color filter substrate and liquid crystal display panel including the same | |
US7872717B2 (en) | Liquid crystal display device having multiple alignment areas and method of manufacturing the same | |
KR20150078248A (ko) | 표시소자 | |
KR20050105576A (ko) | 씨오티구조 액정표시장치 및 그 제조방법 | |
US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
KR101109963B1 (ko) | 액정표시장치 및 그 제조방법 | |
CN113341619A (zh) | 带有位置输入功能的显示装置 | |
KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
US8294862B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
JP3399869B2 (ja) | 液晶表示装置 | |
JP6903425B2 (ja) | 液晶表示装置 | |
JP2003015157A (ja) | 液晶表示装置及びその製造方法 | |
KR20060068442A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
JP5207947B2 (ja) | 液晶表示装置及びその製造方法 | |
KR20050038116A (ko) | 액정표시장치용 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060328 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |