KR101109963B1 - 액정표시장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 본 발명에 따른 액정표시장치는 어레이기판과 컬러필터기판; 상기 어레이기판상에 교차되게 배열되는 복수개의 게이트라인과 데이터라인; 상기 복수개의 게이트라인과 데이터라인이 교차되어 이루는 부분에 형성되고 게이트전극과 소스/드레인전극으로 구성된 트랜지스터부; 상기 게이트라인에서 연장되어 형성된 하부게이트링크라인; 상기 하부게이트링크라인상측에 이 하부게이트링크라인과 절연되게 배치되고 상기 게이트라인과 연결된 상부게이트링크라인; 상기 하부 및 상부게이트링크라인에 연결되고 외부신호를 게이트라인으로 전송시키는 게이트구동드라이버집적회로부; 및 상기 어레이기판과 상기 컬러필터기판사이에 삽입되는 액정층;을 포함하여 구성되며, 게이트 링크라인 (gate link line) 배열구조를 이중층의 게이트 링크라인 구조로 설계하여 패널사이즈를 줄일 수 있는 것이다.

게이트링크라인, 구동드라이버집적회로, 화상표시부, 게이트범프(gate bump)

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR THE SAME}

도 1은 종래기술에 따른 액정표시장치 구조의 개략도.

도 2는 도 1의 종래기술에 따른 액정표시장치 구조에 있어서, 도 1의 "A"부를 확대한 평면도.

도 3은 도 1의 종래기술에 따른 액정표장치 구조에 있어서, 도 1의 "A"부를 확대한 사시도.

도 4는 본 발명에 따른 액정표시장치 구조의 개략도.

도 5는 도 1의 본 발명에 따른 액정표시장치 구조에 있어서, 도 4의 "B"부를 확대한 평면도.

도 6은 도 4의 본 발명에 따른 액정표장치 구조에 있어서, 도 4의 "B"부를 확대한 사시도.

도 7은 본 발명에 따른 액정표시장치 구조에 있어서, 도 4의 "C"부에 따른 게이트링크라인과 게이트전극라인간 결합구조를 도시한 단면도.

도 8a 내지 도 8d는 본 발명에 따른 액정표시장치 구조에 있어서, 게이트링크라인과 게이트전극라인간 결합구조를 설명하기 위한 공정단면도.

- 도면의 주요부분에 대한 부호의 설명 -

101 : 어레이기판 110 : 패널부

120 : 화상표시부 130 : 구동집적회로부

143 : 하부게이트링크라인 145 : 게이트라인

147 : 게이트절연막 155 : 데이터라인

160 : 박막트랜지스터 163 : 상부게이트링크라인

165 : 절연층 167 : 게이트라인콘택홀

169 ; 상부게이트링크라인콘택홀 170 : 스토리지 캐패시터

171 : 도전층패턴 180 : 액정부

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 게이트 링크라인 (gate link line) 배열구조를 이중층의 게이트 링크라인 구조로 설계하여 패널사이즈를 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.

이러한 액정 표시장치는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정 표시패널과 상기 액정 셀들을 구동시키는 드라이버 집적회로(integrated circuit : IC)로 구성된다.

여기서, 상기 액정 표시패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.

또한, 상기 액정 표시패널의 박막 트랜지스터 어레이기판상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 다수의 데이터 라인들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 다수의 게이트 라인들이 서로 직교하며, 이들 데이터 라인들과 게이트 라인들의 교차부마다 액정 셀들이 정의된다.

그리고, 상기 게이트 드라이버 집적회로는 다수의 게이트라인에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.

한편, 상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 각각 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 상기 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다.

따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.

이와같이 화소전극에 인가되는 전압을 액정 셀 별로 제어하기 위하여 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.

이러한 관점에서, 일반적인 액정표시장치의 일예인 소형 모바일용 액정표시장치에 대해 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.

도 1은 종래기술에 따른 액정표시장치 구조의 개략도이다.

도 2는 도 1의 종래기술에 따른 액정표시장치 구조에 있어서, 도 1의 "A"부를 확대한 평면도이다.

도 3은 도 1의 종래기술에 따른 액정표장치 구조에 있어서, 도 1의 "A"부를 확대한 사시도이다.

도1을 참조하면, 일반적인 액정 표시패널(10)은 액정 셀들이 매트릭스 형태로 배열되는 화상표시부(20)와, 그 화상표시부(20)내에 교차되게 배열되는 게이트라인(45)들 및 데이터라인(55)들과, 이들 게이트라인(45)들 및 데이터라인(55)들과 각각 접속되는 게이트링크라인(gate link line)(43) 및 데이터링크라인(data link line) (미도시)를 포함한다. 또한, 상기 액정표시패널(10)은 게이트전극(미도시)이 형성된 게이트라인(45)에 접속되고, 소스전극(미도시)이 데이터라인(55)에 접속된 박막트랜지스터 (60)와, 그 박막트랜지스터(60)의 드레인전극과 공통전극전압 (Vcom)사이에 병렬 접속된 스토리지 커패시터(70)과 액정부(80)를 구비한다.

여기서, 상기 게이트링크라인(43)과 데이터링크라인(미도시)는 컬러필터 기판(미도시)과 중첩되지 않는 박막 트랜지스터 어레이 기판(10)의 가장자리 영역에 형성되며, 상기 게이트링크라인(43)는 게이트 드라이버 집적회로(40)로부터 공급되는 주사신호를 화상표시부(20)의 게이트라인(45)들에 공급하고, 상기 데이터링크라인(미도시)는 데이터 드라이버 집적회로(미도시)로부터 공급되는 화상정보를 화상 표시부 (20)의 데이터라인(55)들에 공급한다.

또한, 도 2 및 도 3을 참조하면, 상기 게이트링크라인(43)은 외부에서 인가하는 게이트전압을 게이트 드라이버 집적회로(40)를 통해 게이트범프(gate bump)에서 화상표시부(20)내의 게이트라인(45)까지 연결해 주며, 동일층상에 일정간격을 두고 배열되어 있다. 여기서, 상기 게이트링크라인(43)은 다수개가 일정간격(W1)만큼 이격되게 배치되어 있다.

그리고, 상기 화상표시부(20)의 박막 트랜지스터 어레이 기판(10)에는 화상정보가 인가되는 데이터 라인(55)들과 주사신호가 인가되는 게이트라인(45)들이 서로 수직교차하여 배치되고, 그 교차부에 액정 셀들을 스위칭하기 위한 박막 트랜지스터(미도시)와, 그 박막 트랜지스터(미도시)에 접속되어 액정 셀을 구동하는 화소전극(미도시)과, 이와 같은 전극과 박막 트랜지스터를 보호하기 위해 전면에 형성된 보호막이 구비된다.

그리고, 상기 화상표시부(20)의 컬러필터 기판(미도시)에는 블랙 매트릭스(미도시)에 의해 셀 영역별로 분리되어 도포된 칼러필터들과, 상기 박막 트랜지스터 어레이기판(10)에 형성된 화소전극의 상대전극인 공통 투명전극이 구비된다.

상기한 바와 같이 구성된 박막 트랜지스터 어레이 기판(10)과 컬러필터기판(미도시)은 스페이서(spacer)(미도시)에 의해 일정하게 이격되도록 셀-갭 (cell-gap)이 마련되고, 상기 화상표시부(10)의 외곽에 형성된 실패턴(seal pattern, 미도시)에 의해 합착되어 단위 액정 표시패널을 구성한다.

그러나, 상기 종래기술에 따른 액정표시장치에 의하면, 현재에는 계속적인 패널의 고해상도 요구가 증가하고 있는데, 이러한 고해상도 요구를 해결하기 위한 방안으로는 게이트링크라인영역을 확장시키는 방법외에는 없었다.

또한, 이 외에 게이트링크라인의 폭을 최적화하는 방안이 검토되어 왔지만, 실질적으로 게이트링크라인 영역을 줄이는데는 큰 효과를 거두지 못하였다.

따라서, 이러한 패널의 고해상도를 얻기 위해서는 화소를 증가시켜야 하고 이러한 화소증가로 인해 게이트링크라인이 증가하게 되므로써 패널크기가 증가하게 되는 문제점이 있다.

이에 본 발명은 상기 종래기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로서, 게이트링크라인 배열구조를 이중 게이트링크라인 구조로 설계하여 패널크기를 줄일 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 어레이기판과 컬러필터기판; 상기 어레이기판상에 교차되게 배열되는 복수개의 게이트라인과 데이터라인; 상기 복수개의 게이트라인과 데이터라인이 교차되어 이루는 부분에 형성되고 게이트전극과 소스/드레인전극으로 구성된 트랜지스터부; 상기 게이트라인에서 연장되어 형성된 하부게이트링크라인; 상기 하부게이트링크라인상측에 이 하부게이트링크라인과 절연되게 배치되고 상기 게이트라인과 연결된 상부게이트링크라인; 상기 하부 및 상부게이트링크라인에 연결되고 외부신호를 게이트라인으로 전송시키는 게이트구동드라이버집적회로부; 및 상기 어레이기판과 상기 컬러필터기판사 이에 삽입되는 액정층;을 포함하여 구성되는 것을 특징으로한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은, 어레이기판과 컬러필터기판을 제공하는 단계; 상기 어레이기판상에 게이트라인과 하부게이트링크라인을 동시에 형성하는 단계; 상기 게이트라인과 하부게이트링크라인을 포함한 전체 구조의 상면에 게이트절연막을 형성하는 단계; 상기 게이트절연막상에 활성층을 형성하는 단계; 상기 활성층을 포함한 게이트절연막상에 소스/드레인전극 및 상부게이트링크라인을 형성하는 단계; 상기 소스/드레인전극 및 상부게이트링크라인을 포함한 게이트절연막상에 절연막을 형성하는 단계; 상기 절연막내에 상기 드레인전극, 상부게이트링크라인 및 게이트라인을 노출시키는 드레인콘택홀, 게이트링크라인콘택홀 및 게이트라인콘택홀을 동시에 형성하는 단계; 상기 드레인콘택홀, 게이트링크라인콘택홀 및 상기 절연막상에 도전층을 형성하는 단계; 상기 도전층을 선택적으로 패터닝하여 상기 드레인과 접속하는 화소전극과, 상기 상부게이트링크라인과 게이트라인을 연결하는 도전층패턴을 형성하는 단계; 및 상기 어레이기판과 컬러필터기판사이에 액정층을 충진하는 단계;를 포함하여 구성되는 것을 특징으로한다.

이하, 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 4는 본 발명에 따른 액정표시장치 구조의 개략도이다.

도 5는 도 1의 본 발명에 따른 액정표시장치 구조에 있어서, 도 4의 "B"부를 확대한 평면도이다.

도 6은 도 4의 본 발명에 따른 액정표장치 구조에 있어서, 도 4의 "B"부를 확대한 사시도이다.

도 4를 참조하면, 본 발명의 일실시예에 따른 액정표시장치는, 액정 셀들이 매트릭스 형태로 배열되는 화상표시부(120)와, 그 화상표시부(120)내에 교차되게 배열되는 게이트라인(145)들 및 데이터라인(155)들과, 이들 게이트라인(145)들 및 데이터라인(155)들과 각각 접속되는 하부 및 상부게이트링크라인(143)(163) 및 데이터링크라인(미도시)를 포함한다.

또한, 상기 액정표시패널(110)은 게이트전극(미도시)이 형성된 게이트라인 (145)에 접속되고, 소스전극(미도시)이 데이터라인(155)에 접속된 박막트랜지스터 (160)와, 그 박막트랜지스터(160)의 드레인전극과 공통전극전압(Vcom)사이에 병렬 접속된 스토리지 커패시터(170)과 액정부(180)를 구비한다.

여기서, 상기 하부 및 상부게이트링크 라인(143)(163)과 데이터링크라인(미도시)는 컬러필터 기판(미도시)과 중첩되지 않는 패널부(110)를 구성하는 박막 트랜지스터 어레이기판(미도시; 101)의 가장자리 영역에 형성되며, 상기 하부 및 상부 게이트링크라인(143)(163)는 게이트 드라이버 집적회로(140)로부터 공급되는 주사신호를 화상표시부(120)의 게이트라인 (145)들에 공급하고, 상기 데이터링크라인 (미도시)는 데이터 드라이버 집적회로(미도시)로부터 공급되는 화상정보를 화상표시부(120)의 데이터라인(155)들에 공급한다.

도 5 및 도 6을 참조하면, 상기 다수개의 하부 및 상부 게이트링크라인(143) (163)은 외부에서 인가하는 게이트전압을 게이트 드라이버 집적회로(140)를 통해 게이트범프(gate bump)에서 화상표시부(120)내의 게이트라인(145)까지 연결해 준다.

또한, 상기 다수개의 하부게이트링크라인(143)은 동일층상에 일정간격(W2)을 두고 배열되어 있고, 상기 다수개의 상부게이트링크라인(163)은 상기 다수개의 하부게이트링크라인(143)과 다른 상부층상에 배열되어 있다. 특히, 상기 다수개의 상부게이트링크라인(163)은 상기 다수개의 하부게이트링크라인(143)들간의 이격된 간격(W2)위에 위치하도록 배열된다.

더우기, 상기 다수개의 하부게이트링크라인(143)은 게이트라인(145)형성시에 형성되지만, 다수개의 상부게이트링크라인(163)은 게이트라인(145) 형성시에 형성되지 않고 박막트랜지스터의 소오스/드레인전극 형성시에 함께 형성된다.

한편, 상기 화상표시부(120)의 박막 트랜지스터 어레이 기판(미도시; 101)에는 화상정보가 인가되는 데이터 라인(155)들과 주사신호가 인가되는 게이트라인 (145)들이 서로 수직교차하여 배치되고, 그 교차부에 액정 셀들을 스위칭하기 위한 박막 트랜지스터(미도시)와, 그 박막 트랜지스터(미도시)에 접속되어 액정 셀을 구동하는 화소전극(미도시)과, 이와 같은 전극과 박막 트랜지스터를 보호하기 위해 전면에 형성된 보호막이 구비된다.

그리고, 상기 화상표시부(120)의 컬러필터 기판(미도시)에는 블랙 매트릭스(미도시)에 의해 셀 영역별로 분리되어 도포된 칼러필터들과, 상기 박막 트랜지스터 어레이기판(101)에 형성된 화소전극의 상대전극인 공통 투명전극이 구비된다.

상기한 바와 같이 구성된 박막 트랜지스터 어레이 기판(101)과 컬러필터기판 (미도시)은 스페이서(spacer)(미도시)에 의해 일정하게 이격되도록 셀-갭 (cell-gap)이 마련되고, 상기 화상표시부(110)의 외곽에 형성된 실패턴(seal pattern, 미도시)에 의해 합착되어 단위 액정 표시패널을 구성한다.

한편, 상기와 같이 구성되는 액정표시장치의 박막트랜지스터 어레이기판상의 게이트링크라인 구조에 대해 도 7을 참조하여 설명하면 다음과 같다.

도 7은 본 발명에 따른 액정표시장치 구조에 있어서, 도 4의 "C"부에 따른 게이트링크라인과 게이트전극라인간 결합구조를 도시한 단면도이다.

도 7을 참조하면, 본 발명에 따른 액정표시장치의 박막트랜지스터 어레이기판상의 게이트링크라인(163) 구조는, 어레이기판(101)상에 절연층(103)이 형성되고, 상기 절연층(103)상에 게이트라인(145)이 형성되어 있으며, 상기 게이트라인 (145)을 포함한 전체 구조의 상면에 게이트절연막(147)이 형성되어 있다.

또한, 상기 게이트절연막(147)상에 상부게이트링크라인(163)이 형성되고, 상기 상부게이트링크라인(163)상에 절연층(165)이 형성되며, 상기 절연층(165)상에 상기 상부게이트링크라인(163)과 게이트라인(145)를 연결해 주는 도전층패턴 (171)이 형성되어 있다.

상기 구성으로 이루어지는 본 발명에 따른 액정표시장치를 구성하는 박막트랜지스터 어레이기판의 게이트라인 형성방법에 대해 도 8a 내지 도 8d를 참조하여 설명하면 다음과 같다.

도 8a 내지 도 8d는 본 발명에 따른 액정표시장치 구조에 있어서, 게이트링크라인과 게이트전극라인간 결합구조를 설명하기 위한 공정단면도이다.

도 8a를 참조하면, 어레이기판(101)상에 스퍼터링방법 등의 증착방법을 통해 게이트금속층(미도시)을 형성한다.

그다음, 제1패턴마스크를 이용한 포토리쏘그라피 공정과 식각공정으로 게이트금속층을 패터닝하여 게이트라인(145)을 형성한다. 이때, 상기 게이트금속층 패터닝시에, 상기 게이트라인(145) 뿐만아니라 게이트전극(미도시), 하부게이트링크라인(미도시; 143)이 동시에 형성된다. 또한, 상기 게이트금속층 물질로는 크롬, 몰리브덴, 알루미늄계 금속 등의 단일층 또는 이중층 구조가 이용된다.

이어서, 상기 게이트라인(145)이 형성된 하부기판(101)상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트절연막(147), 비정질실리콘층(미도시), n+ 비정질실리콘층(미도시)을 순차적으로 증착한다.

그다음, 제2패턴마스크를 이용한 포토리쏘그라피 공정으로 상기 n+ 비정질실리콘층(미도시)과 비정질실리콘층(미도시)을 동시에 패터닝하여 오믹접촉층과 활성층을 형성한다.

이어서, 상기 전체 구조의 상면에 소스/드레인 금속층을 증착하고, 상기 소스/드레인금속층상에 제3패턴마스크를 이용한 포토리쏘그라피 공정으로 포토레지스트패턴(미도시)을 형성한다.

이어서, 상기 포토레지스트패턴(미도시)을 이용한 식각공정으로 소스/드레인금속층을 패터닝하여 데이터라인(미도시), 소스전극(미도시), 드레인전극(미도시), 스토리지 하부전극(미도시)을 포함하는 소스/드레인패턴들을 형성한다. 이때, 상기 소스/드레인금속층 패터닝시에, 상기 소스/드레인패턴들 형성과 함께 상부게이트링 크라인(163)을 형성한다. 또한, 상기 상부게이트링크라인(163)은 그 아래에 형성된 이웃하는 게이트링크라인(미도시; 143)사이의 이격된 간격(W2)과 오버랩되는 위치에 형성된다.

그다음, 전체 구조의 상면에 절연층(165)을 증착하고, 상기 절연층 (147)과 게이트절연막(147)을 선택적으로 패터닝하여, 상기 드레인전극(미도시)을 노출시키는 드레인전극콘택홀(미도시)과, 상기 게이트라인(145)과 상부게이트링크라인(163)을 각각 노출시키는 게이트라인콘택홀(167) 및 상부게이트링크 라인콘택홀 (169)을 동시에 형성한다.

이어서, 상기 드레인전극콘택홀(미도시)과 게이트라인콘택홀(167) 및 상부게이트링크콘택홀(163)을 포함한 절연층(165)상에 도전층, 예를들어 ITO물질을 증착한후 이를 선택적으로 패터닝하여 화소전극(미도시)과 상기 게이트라인(145)과 상부게이트링크라인(163)을 연결시켜 주는 연결배선(171)을 형성한다.

그다음, 이후 공정은 기존의 액정표시장치의 제조공정과 동일한 순으로 진행한다.

상기에서 설명한 바와같이, 본 발명에 따른 액정표시장치에 의하면, 하부층에 일정간격을 두고 다수개의 게이트링크라인을 형성하고, 그 위의 상부층에도 하부의 게이트링크라인들사이의 이격된 부분상에 오버랩되게 다수개의 게이트링크라인을 추가로 형성하여 패널크기를 최적화시킬 수 있다.

따라서, 일정한 패널크기에서도 기존에 비해 화소수를 증가시킬 수 있어 패 널의 해상도를 증가시킬 수 있다.

또한, 액정표시장치를 구성하는 박막트랜지스터의 소오스/드레인 형성공정시에 이중층의 게이트링크라인을 동시에 형성할 수 있어, 추가적인 공정이 필요없게 된다.

한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

1. 어레이기판과 컬러필터기판;

   상기 어레이기판상에 교차되게 배열되는 복수개의 게이트라인과 데이터라인;

   상기 복수개의 게이트라인과 데이터라인이 교차되어 이루는 부분에 형성되고 게이트전극과 소스/드레인전극으로 구성된 트랜지스터부;

   상기 복수개의 게이트라인에서 연장되어 형성된 하부게이트링크라인들;

   상기 하부게이트링크라인들 상측에 이 하부게이트링크라인들과 절연되게 배치되어 상기 게이트라인과 연결되며, 서로 인접하는 상기 하부게이트링크라인들 간의 이격된 간격과 오버랩되게 형성된 상부게이트링크라인들;

   상기 하부 및 상부게이트링크라인들에 연결되고 외부신호를 게이트라인으로 전송시키는 게이트구동드라이버집적회로부; 및

   상기 어레이기판과 상기 컬러필터기판사이에 삽입되는 액정층;을 포함하여 구성되는 것을 특징으로하는 액정표시장치.
2. 제 1 항에 있어서, 상기 하부게이트링크라인들 및 상부게이트링크라인들은 상기 어레이기판과 컬러필터기판이 중첩되지 않는 어레이 기판의 가장자리 영역에 형성되는 것을 특징으로하는 액정표시장치.
3. 제1항에 있어서, 상기 하부게이트링크라인들과 상부게이트링크라인들은 서로 다른 층상에 형성되는 것을 특징으로하는 액정표시장치.
4. 제 3 항에 있어서, 상기 상부게이트링크라인들은 상기 트랜지스터부를 구성하는 소스/드레인전극과 동일층상에 형성되는 것을 특징으로하는 액정표시장치.
5. 삭제
6. 제1항에 있어서, 상기 상부게이트링크라인은 도전층패턴에 의해 게이트라인과 연결되는 것을 특징으로하는 액정표시장치.
7. 어레이기판과 컬러필터기판을 제공하는 단계;

   상기 어레이기판상에 복수개의 게이트라인과 이 복수개의 게이트라인으로부터 연장된 하부게이트링크라인들을 동시에 형성하는 단계;

   상기 게이트라인들과 하부게이트링크라인들을 포함한 전체 구조의 상면에 게이트절연막을 형성하는 단계;

   상기 게이트절연막상에 활성층을 형성하는 단계;

   상기 활성층을 포함한 게이트절연막상에 소스/드레인전극을 형성함과 동시에, 서로 인접하는 상기 하부게이트링크라인들 간의 이격된 간격과 오버랩되는 게이트절연막 상에 상부게이트링크라인을 형성하는 단계;

   상기 소스/드레인전극 및 상부게이트링크라인을 포함한 게이트절연막상에 절연막을 형성하는 단계;

   상기 절연막내에 상기 드레인전극, 상부게이트링크라인 및 게이트라인을 노출시키는 드레인콘택홀, 게이트링크라인콘택홀 및 게이트라인콘택홀을 동시에 형성 하는 단계;

   상기 드레인콘택홀, 게이트링크라인콘택홀 및 상기 절연막상에 도전층을 형성하는 단계;

   상기 도전층을 선택적으로 패터닝하여 상기 드레인과 접속하는 화소전극과, 상기 상부게이트링크라인과 게이트라인을 연결하는 도전층패턴을 형성하는 단계; 및

   상기 어레이기판과 컬러필터기판사이에 액정층을 충진하는 단계;를 포함하여 구성되는 것을 특징으로하는 액정표시장치의 제조방법.
8. 제 7 항에 있어서, 상기 하부게이트링크라인 및 상부게이트링크라인은 상기 어레이기판과 컬러필터기판이 중첩되지 않는 어레이기판의 가장자리 영역에 형성하는 것을 특징으로하는 액정표시장치의 제조방법.
9. 삭제

Images