KR102185514B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102185514B1
KR102185514B1 KR1020200008029A KR20200008029A KR102185514B1 KR 102185514 B1 KR102185514 B1 KR 102185514B1 KR 1020200008029 A KR1020200008029 A KR 1020200008029A KR 20200008029 A KR20200008029 A KR 20200008029A KR 102185514 B1 KR102185514 B1 KR 102185514B1
Authority
KR
South Korea
Prior art keywords
wiring
gate
electrode
signal
liquid crystal
Prior art date
Application number
KR1020200008029A
Other languages
English (en)
Other versions
KR20200013255A (ko
Inventor
정영민
유호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200008029A priority Critical patent/KR102185514B1/ko
Publication of KR20200013255A publication Critical patent/KR20200013255A/ko
Application granted granted Critical
Publication of KR102185514B1 publication Critical patent/KR102185514B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정표시장치는 화상을 표시하는 액티브 영역 및 상기 액티브 영역에 구동신호를 인가하는 배선부를 포함하는 기판, 상기 기판 상에 위치하는 박막트랜지스터, 상기 박막트랜지스터에 연결된 화소 전극을 포함하는 액티브 영역, 및 상기 기판 상에 위치하며, 복수의 제1 배선들 및 상기 복수의 제1 배선들과 중첩되는 적어도 하나의 제2 배선을 포함하는 배선부;를 포함하는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD MANUFACTURING OF THE SAME}
본 발명은 액정표시장치에 관한 것으로, 패널 외곽의 배선들을 중첩되게 적층하여 베젤을 축소하고 배선 지연을 개선할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 상기 액정표시장치는 공통 전극이 형성된 컬러필터 기판과 화소 전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통 전극과 화소 전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
도 1은 종래 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 A영역을 확대한 도면이며, 도 3은 도 2의 I-I'에 따라 절취한 단면을 나타낸 도면이다.
도 1을 참조하면, 종래 액정표시장치는 기판(SUB) 상에 화상을 표시하는 액티브 영역(A/A)이 구비되고, 액티브 영역(A/A)에 구동신호를 공급하는 구동부(DC)가 구비된다. 그리고, 구동부(DC)로부터 구동신호를 액티브 영역(A/A)으로 공급하기 위한 배선들이 배치되는 배선부(LP)들이 구비된다. 배선부(LP)들은 액티브 영역(A/A)을 둘러싸는 영역일 수 있다.
보다 자세하게, 도 2를 참조하면, 배선부(LP)는 액티브 영역에 그라운드 신호를 인가하기 위한 그라운드 배선(GND), 클락 신호를 인가하기 위한 클락 배선(CLK), 게이트하이 신호를 인가하기 위한 게이트하이 배선(Vgh), 게이트 인에이블 신호를 인가하기 위한 게이트 인에이블 배선(GOE) 및 공통전압을 인가하기 위한 공통배선(Vcom)이 구비된다. 그러나, 도시하지 않았지만 더 많은 신호들을 인가하기 위한 배선들이 구비될 수 있다.
도 3을 참조하여 그 단면을 살펴보면, 기판(SUB) 상에 전술한 배선들이 구비되고, 그 상부에 게이트 절연막(GI)과 유기절연막(PAC)이 구비되며, 블랙 매트릭스(BM)가 형성된 컬러필터 기판(CFS)이 실(Seal)에 의해 합착된다. 이러한 배선들은 모두 동일층에 형성되기 때문에 쇼트(Short)에 대한 방지로 이격 거리를 두게 된다. 이로 인해, 배선 폭과 이격 거리는 베젤(bezel)을 차지하는 공간이 된다. 더욱이 배선 폭은 줄이는데 한계가 있어 어느 정도 이하로 줄일 수 없기 때문에 배선들의 최소폭은 패널 베젤의 한계치가 되며 더 이상 줄일 수 없는 폭이 된다. 만약, 큰 배선폭을 차지하는 공통 배선(Vcom)을 줄일 경우 수평 크로스토크(C/T) 특성이 나빠져 화질 불량을 초래하게 된다. 이외에도 다른 배선들의 폭의 감소는 배선 지연(Line Delay)의 증가를 초래하여 패널 성능을 저하시키는 문제가 있다.
본 발명은 패널 외곽의 배선들을 중첩되게 적층하여 베젤을 축소하고 배선 지연을 개선할 수 있는 액정표시장치 및 그 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 액정표시장치는 화상을 표시하는 액티브 영역 및 상기 액티브 영역에 구동신호를 인가하는 배선부를 포함하는 기판, 상기 기판 상에 위치하는 박막트랜지스터, 상기 박막트랜지스터에 연결된 화소 전극을 포함하는 액티브 영역, 및 상기 기판 상에 위치하며, 복수의 제1 배선들 및 상기 복수의 제1 배선들과 중첩되는 적어도 하나의 제2 배선을 포함하는 배선부;를 포함하는 것을 특징으로 한다.
상기 액티브 영역은, 기판, 상기 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 게이트 절연막, 상기 게이트 절연막 상에 위치하는 반도체층과, 상기 반도체층에 각각 접속하는 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인 전극 상에 위치하는 유기절연막, 및 상기 유기절연막 상에 위치하되 서로 이격된 화소 전극 및 공통 전극을 더 포함하는 것을 특징으로 한다.
상기 배선부는, 상기 기판 상에 위치하는 상기 복수의 제1 배선들, 상기 복수의 제1 배선들 상에 위치하는 적어도 하나의 절연막, 및 상기 적어도 하나의 절연막 상에 위치하는 상기 제2 배선을 포함하는 것을 특징으로 한다.
상기 복수의 제1 배선들은 상기 게이트 전극과 동일한 층에 위치하는 것을 특징으로 한다.
상기 제2 배선은 상기 화소 전극과 동일한 층에 위치하는 것을 특징으로 한다.
상기 제2 배선은 상기 소스 전극과 동일한 층에 위치하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 액정표시장치의 제조방법은 기판 상에 박막트랜지스터, 상기 박막트랜지스터에 연결된 화소 전극을 포함하는 액티브 영역을 형성하는 단계, 및 상기 기판 상에 복수의 제1 배선들 및 상기 복수의 제1 배선들과 중첩되는 적어도 하나의 제2 배선을 포함하는 배선부를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 액티브 영역을 형성하는 단계는, 상기 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 반도체층을 형성하고, 상기 반도체층에 각각 접속하는 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극 및 드레인 전극 상에 유기절연막을 형성하는 단계, 및 상기 유기절연막 상에 서로 이격된 화소 전극 및 공통 전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 배선부를 형성하는 단계는, 상기 기판 상에 상기 복수의 제1 배선들을 형성하는 단계, 상기 복수의 제1 배선들 상에 적어도 하나의 절연막을 형성하는 단계, 및 상기 적어도 하나의 절연막 상에 상기 제2 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 복수의 제1 배선은 상기 게이트 전극과 동시에 형성하는 것을 특징으로 한다.
상기 제2 배선은 상기 화소 전극 또는 상기 소스 전극과 동시에 형성하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치 및 그 제조방법은 배선부에 위치하는 적어도 하나의 배선을 다른 배선들과 다른 층에 형성함으로써, 베젤 영역을 축소할 수 있고 배선 폭을 넓힐 수 있어 배선 지연을 개선할 수 있는 이점이 있다.
도 1은 종래 액정표시장치를 나타낸 평면도.
도 2는 도 1의 A영역을 확대한 도면.
도 3은 도 2의 I-I'에 따라 절취한 단면을 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 평면도.
도 5는 도 4의 B영역을 확대한 도면.
도 6a는 도 5의 ⅡⅡ에 따라 절취한 단면도이고, 도 6b는 도 5의 ⅢⅢ에 따라 절취한 단면도.
도 7은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 단면도.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 액정표시장치의 제조방법을 공정별로 나타낸 도면.
이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지된 내용 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 4는 본 발명의 일 실시예에 따른 액정표시장치를 나타낸 평면도이고, 도 5는 도 4의 B영역을 확대한 도면이다. 하기에서는 액정표시장치 중 GIP 타입의 액정표시장치를 예로 설명한다.
도 4를 참조하면, 액정표시장치(10)는 기판(100), 컬러필터 기판(195) 및 상기 두 기판(100, 195) 사이에 액정층(미도시)을 포함한다. 기판(100)은 화상을 표시하는 액티브 영역(A/A)과, 각종 회로 및 배선 등이 형성되어 화상 표시에 사용되지 않는 배선부(LP)을 포함한다. 기판(100)의 액티브 영역(A/A)에는, 게이트 라인(14), 데이터 라인(16), 박막트랜지스터(TFT)가 형성된다. 게이트 라인(14) 및 데이터 라인(16)은 서로 교차하여 화소 영역(P)을 정의한다.
기판(100)의 배선부(LP)에는, 게이트 패드(20), 데이터 패드(22), 게이트 회로블럭(26), 데이터링크배선(28), 게이트링크배선(30), 연결배선(32)이 형성된다. 데이터 패드(22)는 액티브 영역(A/A)의 데이터 라인(16)의 연장부인 데이터링크배선(28)의 일끝단에 형성되어 외부의 구동회로부(미도시)와 연결된다. 게이트 패드(20)는 게이트링크배선(30)의 일끝단에 형성되어 외부의 구동회로부(미도시)와 연결되며, 게이트링크배선(30)은 연결패턴(34)을 통하여 연결배선(32)과 연결된다. 연결배선(32)은 게이트 회로블럭(26)과 연결되며, 게이트 회로블럭(26)은 액티브 영역(A/A)의 게이트 라인(14)의 끝단과 연결된다.
액정표시장치(10)에서, 외부의 구동회로부는 게이트 패드(20) 및 데이트 패드(22)를 통하여 게이트 제어신호 및 데이터 신호를 공급하는데, 게이트 제어신호는 그라운드 신호(GND), 클럭신호(CLK1, CLK2, CLk3, CLK4), 게이트하이 신호(Vgh), 게이트인에이블 신호(GOE), 공통전압 신호(Vcom) 등을 포함하고 데이터 신호는 각 화소영역(P)에 대응되는 영상신호를 포함한다. 게이트 회로블럭(26)은 다수의 쉬프트 레지스터단(shift register stage)로 구성되는 쉬프트 레지스터(shift register)를 포함하는데, 연결배선(32)을 통하여 외부의 구동회로부로부터 공급받은 게이트 제어신호를 이용하여 박막트랜지스터(TFT)를 턴-온(turn-on)하는 게이트 신호를 순차적으로 생성하여 게이트 라인(14)에 공급한다. 본 실시예에서는 배선부에 위치하는 배선들로 상기 배선들을 예로 들었지만, 이에 한정되지 않으며 이외의 설명하지 않은 신호들을 인가하기 위한 배선들이 구비될 수 있다.
도 5에는 도 4의 B 영역을 확대하여 도시하였고, 도 4에 도시된 배선들 중 일부 배선들만 도시하고 설명하였다. 보다 자세하게, 도 5를 참조하면, 배선부는 액티브 영역에 그라운드 신호를 인가하기 위한 그라운드 배선(111), 클락 신호를 인가하기 위한 클락 배선(112), 게이트하이 신호를 인가하기 위한 게이트하이 배선(113), 게이트 인에이블 신호를 인가하기 위한 게이트 인에이블 배선(114) 및 공통전압을 인가하기 위한 공통배선(170)이 구비된다.
도 6a 및 도 6b를 참조하여, 본 발명의 액정표시장치의 배선들의 배치를 설명한다. 하기에서는 배선들과 액티브 영역의 화소들의 관계를 나타내기 위해, 도 5에 도시한 절취선 외의 화소들의 단면도 함께 도시하였다. 도 6a는 도 5의 ⅡⅡ에 따라 절취한 단면도이고, 도 6b는 도 5의 ⅢⅢ에 따라 절취한 단면도이다.
도 6a 및 도 6b를 참조하면, 기판(100) 상에 배선부(LP)와 액티브 영역(A/A)이 구획되어 있다. 액티브 영역(A/A)은 복수의 박막트랜지스터들과, 박막트랜지스터에 연결된 화소 전극 및 화소 전극과 대응하는 공통 전극을 통해, 화상이 구현되는 영역일 수 있다. 배선부(LP)는 액티브 영역(A/A)을 둘러싸며 액티브 영역(A/A)에 화상을 구현하기 위한 구동신호 등의 많은 신호들을 인가하는 배선들을 포함한다.
보다 자세하게, 기판(100) 상의 액티브 영역(A/A)에 게이트 전극(110)이 위치하고, 배선부(LP)에 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)이 위치한다. 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)은 게이트 전극(110)과 동일층에 위치하며 동일한 물질로 이루어진다.
상기 게이트 전극(110), 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)을 포함하는 기판(100) 상에 이들을 절연시키는 게이트 절연막(120)이 위치한다. 그리고, 액티브 영역(A/A)의 게이트 절연막(120) 상에 게이트 전극(110)과 대응되는 반도체층(130)이 위치한다. 반도체층(130) 상에 반도체층(130)의 양측에 접속하는 소스 전극(135a) 및 드레인 전극(135b)이 위치한다. 따라서, 게이트 전극(110), 반도체층(130), 소스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(TFT)가 구비된다.
박막트랜지스터(TFT)가 구비된 기판(100) 상에 유기절연막(140)이 위치한다. 유기절연막(140)은 박막트랜지스터(TFT)가 구비된 액티브 영역(A/A)은 물론 배선부(LP)에도 위치한다. 액티브 영역(A/A)의 유기절연막(140)에 드레인 전극(135b)을 노출하는 콘택홀(CH)이 위치하고, 유기절연막(140) 상에 화소 전극(150) 및 공통 전극(160)이 위치한다. 화소 전극(150)은 콘택홀(CH)을 매우며 드레인 전극(135b)과 접속되고, 공통 전극(160)은 화소 전극(150)과 교번하여 배치된다. 또한, 배선부(LP)의 유기절연막(140) 상에 공통 배선(170)이 위치한다. 화소 전극(150), 공통 전극(160) 및 공통 배선(170)은 모두 동일한 층 상에 위치하고 동일한 물질로 이루어진다.
화소 전극(150), 공통 전극(160) 및 공통 배선(170)이 형성된 기판(100)과 대향하는 컬러필터 기판(195)이 위치한다. 컬러필터 기판(195)은 블랙매트릭스(175) 및 컬러필터(180)가 위치한다. 기판(100)과 컬러필터 기판(195)은 실(190)에 의해 합착되고 이들 사이에 액정이 주입되어 액정층(185)이 개재된다. 이에 따라 전술한 구조를 가지는 본 발명의 액정표시장치가 구성된다.
한편, 도 5, 도 6a 및 도 6b에 도시된 공통 배선(170)을 참조하면, 공통 배선(170)은 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)과 교차하여 그라운드 배선(111)과 중첩되게 배치된다. 공통 배선(170)의 시작점에서는 다른 배선들과 나란하게 배열되고 굴곡이 있는 영역에서 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)과 수직하게 교차하여 그라운드 배선(111)의 상부로 배열된다. 이와 같이 배열될 수 있는 이유는 종래 게이트 전극 물질로 공통 배선(170)을 형성하던 것을 화소 전극 물질로 화소 전극과 동시에 공통 배선(170)을 형성하기 때문이다. 이로 인해, 공통 배선(170)은 다른 배선들과 함께 게이트 절연막(120) 하부에 위치하지 않고, 유기절연막(140) 상에 위치할 수 있어 그 폭을 넓힐 수 있다. 따라서, 공통 배선(170)이 종래 배선부에서 차지하고 있던 영역이 제거되어 제거된만큼의 베젤 영역이 축소될 수 있고, 공통 배선(170)의 폭을 넓게 형성할 수 있어 배선 저항을 감소시켜 배선 지연을 개선할 수 있는 이점이 있다.
또한, 공통 배선(170)은 그라운드 배선(111)에 중첩되게 도시하였으나, 이에 한정되지 않으며, 클락 배선(112), 게이트하이 배선(113) 또는 게이트인에이블 배선(114) 중 어느 하나 이상에 중첩되어 배치될 수 있다. 그리고, 도 6b에서는 실(190)의 안쪽에 공통 배선(170)이 위치하는 것으로 도시하였으나, 이에 한정되지 않으며, 공통 배선(170)은 실(190)과 중첩될 수도 있고, 실(190)의 바깥에 위치할 수도 있다. 이와 같은 공통 배선(170)의 위치는 적어도 유기절연막(140) 상에 다른 배선들과 중첩되게 배열된다면, 어디에 배치되어도 상관이 없다.
한편, 본 발명의 공통 배선(170)은 게이트 절연막(120) 상에 위치할 수도 있다. 도 7은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 단면도이다. 하기에서는 전술한 도 6a 및 도 6b와 동일한 구성에 대해 동일한 도면 부호를 붙여 그 설명을 생략하기로 한다.
도 7을 참조하면, 기판(100) 상의 액티브 영역(A/A)에 게이트 전극(110)이 위치하고, 배선부(LP)에 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)이 위치한다. 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)은 게이트 전극(110)과 동일층에 위치하며 동일한 물질로 이루어진다.
상기 게이트 전극(110), 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)을 포함하는 기판(100) 상에 이들을 절연시키는 게이트 절연막(120)이 위치한다. 그리고, 액티브 영역(A/A)의 게이트 절연막(120) 상에 게이트 전극(110)과 대응되는 반도체층(130)이 위치한다. 반도체층(130) 상에 반도체층(130)의 양측에 접속하는 소스 전극(135a) 및 드레인 전극(135b)이 위치한다. 따라서, 게이트 전극(110), 반도체층(130), 소스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(TFT)가 구비된다. 또한, 배선부(LP)의 게이트 절연막(120) 상에 공통 배선(170)이 위치한다. 소스 전극(135a), 드레인 전극(135b) 및 공통 배선은 모두 동일한 층 상에 위치하고 동일한 물질로 이루어진다.
박막트랜지스터(TFT)가 구비된 기판(100) 상에 유기절연막(140)이 위치한다. 유기절연막(140)은 박막트랜지스터(TFT)가 구비된 액티브 영역(A/A)은 물론 배선부(LP)에도 위치한다. 액티브 영역(A/A)의 유기절연막(140)에 드레인 전극(135b)을 노출하는 콘택홀(CH)이 위치하고, 유기절연막(140) 상에 화소 전극(150) 및 공통 전극(160)이 위치한다. 화소 전극(150)은 콘택홀(CH)을 매우며 드레인 전극(135b)과 접속되고, 공통 전극(160)은 화소 전극(150)과 교번하여 배치된다.
화소 전극(150), 공통 전극(160) 및 공통 배선(170)이 형성된 기판(100)과 대향하는 컬러필터 기판(195)이 위치한다. 컬러필터 기판(195)은 블랙매트릭스(175) 및 컬러필터(180)가 위치한다. 기판(100)과 컬러필터 기판(195)은 실(190)에 의해 합착되고 이들 사이에 액정이 주입되어 액정층(185)이 개재된다. 이에 따라 전술한 구조를 가지는 본 발명의 액정표시장치가 구성된다.
도 7에 도시된 공통 배선(170)은 게이트하이 배선(113) 및 게이트 인에이블 배선(114)과 중첩되게 배치된다. 즉, 공통 배선(170)은 소스 전극(또는 드레인 전극) 물질과 동일한 물질로 동시에 형성된다. 이에 따라, 공통 배선(170)은 다른 배선들과 함께 게이트 절연막(120) 하부에 위치하지 않고, 게이트 절연막(120) 상에 위치할 수 있다. 따라서, 공통 전극(170)이 종래 배선부에서 차지하고 있던 영역이 제거되어, 제거된만큼의 베젤 영역이 축소될 수 있는 이점이 있다.
전술한 실시예들에서는 배선부에 배치된 많은 배선들 중 공통 배선을 예로 들어 설명하였다. 즉, 공통 배선이 화소 전극과 동일한 층에 위치하거나 소스 전극과 동일한 층에 위치하여 다른 배선들과 중첩하는 구조를 개시하였다. 그러나, 본 발명은 공통 배선에 한정되는 것은 아니며, 배선부에 배치된 배선이라면 어떠한 배선도 공통 전극처럼 화소 전극 또는 소스 전극과 동일한 층에 배치되고 다른 배선들과 중첩되는 구조로 위치할 수 있다.
이하, 전술한 본 발명의 일 실시예에 따른 액정표시장치를 제조하기 위한 제조방법을 설명하기로 한다. 하기에서는 전술한 도 6b에 도시한 액정표시장치의 구조를 예로 설명하고, 동일한 구성에 대해 동일한 도면 부호를 붙여 이해가 쉽도록 한다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 액정표시장치의 제조방법을 공정별로 나타낸 도면이다.
도 8a를 참조하면, 기판(100) 상에 게이트 전극 물질을 적층하여 게이트 전극 물질층(110a)을 형성한다. 게이트 전극 물질은 저저항의 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 이들의 합금일 수 있다. 이어, 게이트 전극 물질층(110a) 상에 포토레지스트(PR)을 도포하고 배선들과 게이트 전극이 형성될 위치에 제1 포토레지스트 패턴(PR1)을 남겨둔다.
이어, 도 8b를 참조하면, 제1 포토레지스트 패턴(PR1)을 마스크로 하여 식각함으로써, 배선부(LP)에 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113) 및 게이트 인에이블 배선(114)을 형성함과 동시에 액티브 영역(A/A)에 게이트 전극(110)을 형성한다. 다음, 그라운드 배선(111), 클락 배선(112), 게이트하이 배선(113), 게이트 인에이블 배선(114) 및 게이트 전극(110)이 형성된 기판(100) 상에 게이트 절연막(120)을 형성한다. 게이트 절연막(120)은 무기절연물질 예를 들면 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)로 이루어질 수 있다.
그리고, 게이트 절연막(120) 상에 게이트 전극(110)과 대응하는 영역에 반도체층(130)을 형성한다. 반도체층(130)은 비정질 실리콘 또는 비정질 실리콘을 결정화한 다결정 실리콘으로 이루어진다. 이와는 달리, 반도체층(130)은 금속 산화물계 물질들로 이루어질 수 있으며, 예를 들어, 인듐갈륨아연산화물(IGZO), 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 또는 아연산화물(ZnO)로 이루어질 수 있다. 다음, 반도체층(130)을 포함하는 기판(100) 상에 소스/드레인 전극 물질을 증착하고 패터닝하여 반도체층(130)의 양측에 접속하는 소스 전극(135a) 및 드레인 전극(135b)을 형성한다. 이때, 소스/드레인 전극 물질은 저저항의 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo), 이들의 합금일 수 있다. 따라서, 게이트 전극(110), 반도체층(130), 소스 전극(135a) 및 드레인 전극(135b)을 포함하는 박막트랜지스터(TFT)가 형성된다.
이어, 박막트랜지스터(TFT)가 형성된 기판(100) 상에 유기절연막(140)을 형성한다. 유기절연막(140)은 포토아크릴(photo acryl) 또는 폴리이미드 등의 유기물로 이루어질 수 있다. 이어, 유기절연막(140)을 패터닝하여 드레인 전극(135b)을 노출하는 콘택홀(CH)을 형성한다. 그리고, 유기절연막(140)이 형성된 기판(100) 상에 투명도전물질을 증착하여 투명도전막(155)을 형성한다. 투명도전막(155)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 중 선택된 어느 하나로 이루어진다. 이어, 투명도전막(155) 상에 포토레지스트를 도포하고 노광 및 현상하여 제2 포토레지스트 패턴(PR2)을 형성한다. 이때, 제2 포토레지스트 패턴(PR2)이 형성되는 영역은 이후 화소 전극, 공통 전극 및 공통 배선이 형성될 영역이다.
다음, 도 8c를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 마스크로 하여 상기 투명도전막(155)을 패터닝함으로써, 배선부(LP)에 공통 배선(170)을 형성함과 동시에 액티브 영역(A/A)에 화소 전극(150) 및 공통 전극(160)을 형성한다. 이때, 화소 전극(150)은 유기절연막(140)에 형성된 콘택홀(CH)을 통해 드레인 전극(135b)과 접속된다. 또한, 배선부(LP)의 공통 배선(170) 하부에 형성된 그라운드 배선(111)에 중첩되도록 형성한다.
이어, 도 8d 및 도 8e를 참조하면, 컬러필터 기판(195) 상에 블랙매트릭스(175)를 패터닝하고, 블랙매트릭스(175)가 형성된 기판(195) 상에 R, G, B의 컬러필터(180)를 형성한다. 그리고, 전술한 기판(100)과 컬러필터 기판(195)을 실(190)로 합착한 후에 액정을 주입하여 액정층(185)을 형성함으로써, 본 발명의 일 실시예에 따른 액정표시장치를 제조한다.
상기와 같이, 본 발명의 일 실시예에 따른 공통 배선(170)은 화소 전극과 동일한 물질로 동일한 층에 형성하여 그라운드 배선(111)과 중첩되게 배치된다. 따라서 공통 배선(170)은 다른 배선들과 함께 게이트 절연막(120) 하부에 위치하지 않고 유기절연막(140) 상에 위치함으로써, 공통 전극(170)이 종래 배선부에서 차지하고 있던 영역이 제거되어, 제거된 만큼의 베젤 영역이 축소될 수 있는 이점이 있다.
전술한 실시예들에서는 배선부에 배치된 많은 배선들 중 공통 배선을 예로 들어 설명하였다. 즉, 공통 배선을 화소 전극과 동일한 물질로 동시에 형성하여 다른 배선들과 중첩되도록 제조하였다. 그러나, 본 발명의 공통 배선은 소스 전극과 동일한 물질로 동시에 형성할 수도 있다. 또한, 본 발명은 공통 배선에 한정되는 것은 아니며, 배선부에 배치된 배선이라면 어떠한 배선도 공통 전극처럼 화소 전극 또는 소스 전극 물질과 동일한 물질로 동시에 형성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
100 : 기판 110 : 게이트 전극
120 : 게이트 절연막 130 : 반도체층
135a, 135b : 소스/드레인 전극 140 : 유기절연막
150 : 화소 전극 160 : 공통 전극
170 : 공통 배선 175 : 블랙매트릭스
180 : 컬러필터 185 : 액정층
190 : 실 195 : 컬러필터 기판

Claims (9)

  1. 화상을 표시하는 액티브 영역 및 외부로부터 신호가 입력되어 상기 액티브 영역에 상기 신호를 인가하는 배선부를 포함하는 기판;
    상기 액티브 영역에 배치된 박막트랜지스터, 상기 박막트랜지스터에 연결된 화소 전극, 및 상기 화소 전극과 전계를 형성하는 공통전극; 및
    상기 배선부에 배치되어 제1 신호를 인가하는 복수의 제1배선;
    상기 배선부에 배치되어 상기 제1 신호와는 다른 제2 신호를 인가하는 제2 배선을 포함하며,
    상기 제2 배선은 외부로부터 신호가 입력되는 제1 부분과, 상기 액티브영역으로 신호를 인가하는 제3 부분과, 상기 제1 부분 및 상기 제3 부분 사이에 배치된 제2 부분을 포함하며,
    상기 제2 배선의 제1 부분과 제2 부분 및 제3 부분은 절곡되며,
    상기 제2 배선의 제1 부분은 상기 제1 배선과 일정 거리 이격되어 배치되고 상기 제2 배선의 제2 부분은 상기 제1 배선과 교차하고 상기 제2 배선의 제3 부분은 적어도 하나의 상기 제1 배선과 적어도 일부 오버랩되는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 액티브 영역은,
    상기 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 반도체층과, 상기 반도체층에 각각 접속하는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상에 위치하는 유기절연막; 및
    상기 유기절연막 상에 위치하되 서로 이격된 화소 전극 및 공통 전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
  3. 삭제
  4. 제2 항에 있어서,
    상기 복수의 제1 배선들은 상기 게이트 전극과 동일한 층에 위치하는 것을 특징으로 하는 액정표시장치.
  5. 제4 항에 있어서,
    상기 제2 배선은 상기 화소 전극과 동일한 층에 위치하는 것을 특징으로 하는 액정표시장치.
  6. 제4 항에 있어서,
    상기 제2 배선은 상기 소스 전극과 동일한 층에 위치하는 것을 특징으로 하는 액정표시장치.
  7. 제4 항에 있어서, 상기 복수의 제1 배선들은 상기 기판 위에 배치되는 것을 특징으로 하는 액정표시장치.
  8. 제1 항에 있어서,
    상기 제1 배선은 그라운드 신호를 인가하는 그라운드 배선, 클락 신호를 인가하는 클락 배선, 게이트하이 신호를 인가하는 게이트하이 배선, 게이트 인에이블 신호를 인가하는 게이트 인에이블 배선중 적어도 하나를 포함하고 상기 제2 배선은 공통전압을 인가하는 공통배선을 포함하며,
    상기 제1 배선 및 상기 제2 배선의 입력측에 접속되어 외부로부터 신호가 인가되는 복수의 패드를 더 포함하는 것을 특징으로 하는 액정표시장치.
  9. 삭제
KR1020200008029A 2020-01-21 2020-01-21 액정표시장치 및 그 제조방법 KR102185514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200008029A KR102185514B1 (ko) 2020-01-21 2020-01-21 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200008029A KR102185514B1 (ko) 2020-01-21 2020-01-21 액정표시장치 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20130076022A Division KR20150002322A (ko) 2013-06-28 2013-06-28 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200013255A KR20200013255A (ko) 2020-02-06
KR102185514B1 true KR102185514B1 (ko) 2020-12-02

Family

ID=69569317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200008029A KR102185514B1 (ko) 2020-01-21 2020-01-21 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102185514B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101200A (ja) * 2011-11-08 2013-05-23 Seiko Epson Corp 電気光学装置および電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109963B1 (ko) * 2005-02-18 2012-02-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20100060380A (ko) * 2008-11-27 2010-06-07 엘지디스플레이 주식회사 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101200A (ja) * 2011-11-08 2013-05-23 Seiko Epson Corp 電気光学装置および電子機器

Also Published As

Publication number Publication date
KR20200013255A (ko) 2020-02-06

Similar Documents

Publication Publication Date Title
KR100663879B1 (ko) 반도체장치 및 그의 제작방법
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US8760595B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US6774414B2 (en) Thin film transistor array panel for a liquid crystal display
CN106932984B (zh) 薄膜晶体管基板及其制造方法
KR20150078248A (ko) 표시소자
KR20080000496A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20100022762A (ko) 액정 표시 장치
WO2015122393A1 (ja) アクティブマトリクス基板
CN108508661B (zh) 液晶显示面板及液晶显示装置
US10042225B2 (en) Liquid crystal display device and method for fabricating the same
KR101278558B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR102081598B1 (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101696393B1 (ko) 표시 패널
KR101620527B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100760937B1 (ko) 횡전계방식의 액정표시장치 및 그 제조방법
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
KR20080048721A (ko) 횡전계형 액정표시장치용 어레이 기판
KR102185514B1 (ko) 액정표시장치 및 그 제조방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR102410396B1 (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR102068770B1 (ko) 프린지필드 스위칭모드 어레이기판 및 그 제조방법
KR20150002322A (ko) 액정표시장치 및 그 제조방법
JPH0743736A (ja) 画像表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant