JPH0743736A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH0743736A JPH0743736A JP5186459A JP18645993A JPH0743736A JP H0743736 A JPH0743736 A JP H0743736A JP 5186459 A JP5186459 A JP 5186459A JP 18645993 A JP18645993 A JP 18645993A JP H0743736 A JPH0743736 A JP H0743736A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- line
- signal line
- divided
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
板2の上に形成されている画像表示装置であって、サン
プリング回路のサンプリングスイッチ9aに入力するビ
デオ信号線が、複数に分割されて分割ビデオ信号線18
…として形成され、各分割ビデオ信号線18…の一端部
は、分割線用接続パッド19に接続されている。 【効果】 ビデオ信号線の低インピーダンス化を可能と
し、表示特性を向上させることができる。
Description
れる画像表示装置に関するもので、より詳細には、能動
素子を含む回路部が、画素駆動素子と同一基板上に形成
された画像表示装置に関するものである。
は、液晶パネル(LCD)を構成する基板の表面に走査
信号線とデータ信号線とが交差して形成されており、各
信号線の交点近傍に、画素電極と対向電極との間に液晶
を挟装した構成の画素が形成されている。これら画素
は、マトリクス状に配され、画素部を形成している。各
画素は、走査信号線とデータ信号線との交点近傍に形成
された画素駆動素子である薄膜トランジスタ(TFT)
にて駆動されるようになっており、従来の液晶表示装置
においては、TFTとして、アモルファスシリコン薄膜
トランジスタ( a-SiTFT)が用いられている。
タ信号線への信号の供給は、基板端部に形成されている
端子部に接続された複数のLSI(Large Scale Integr
atedCircuit) からなされており、これらLSIにて走
査ドライバ部及びデータドライバ部が構成されている。
LSIは、例えばTAB方式、即ち、フィルムキャリア
上にLSIを実装して、フィルムと基板とを接続する方
式にて、基板に接続されるようになっている。
高い電子移動度を有するトランジスタ、例えばポリシリ
コン薄膜トランジスタ(p-SiTFT)を使用し、従来で
はTAB方式にてLSIを実装して構成していた上記各
ドライバ部を、画素部と共に同一基板上に形成した、ド
ライバモノリシック液晶表示装置が開発されている。こ
れによれば、TFTと各ドライバ部とが同一基板に形成
されているので、走査信号線やデータ信号線と、各ドラ
イバ部との接続信頼性が高く、信頼性の高い装置を得る
ことが可能である。
板表面には、a-SiTFT液晶パネルのように走査信号線
やデータ信号線のみならず、データドライバ部の構成回
路である、例えば図26に示すサンプリング信号発生回
路50、及びサンプリング回路51等が形成されること
となる。そのため、それら各回路にクロック信号やシフ
トレジスタスタート信号(以下、単にスタート信号と略
記する)、ビデオ信号等の信号を供給するための信号線
52や図示しない電源線等の各種配線が必然的に形成さ
れることとなる。図中、S(S1,S2 …)及び、51a
にて示すのは、それぞれシフトレジスタ回路及びサンプ
リングスイッチである。
ノリシック方式の場合、配線材料として、従来のa-SiT
FT液晶パネルに使用されているTaや、TaNxを用
いると、配線抵抗が大きくなり、その結果、画面の右端
と左端とで画質が異なり、表示特性が低下する等の問題
が生じている。
的に生じるものである。
ρが、25〜30μΩ・cmで、これを用いて配線した
その配線抵抗が、配線幅100μm、膜厚3000Å
で、1cm当たり100Ωになるという、物質的な性質
からくるものである。
レジスタ回路S…に入力されるスタート信号や、サンプ
リングスイッチ51a…に入力されるビデオ信号等の各
信号線52が一本化されており、外部回路基板との接続
に使用される接続パッド53が、各入力信号に対して各
々一つずつ割り当てられていることである。尚、図にお
いて55にて示すのは基板である。
げてより具体的に説明すると、対角10インチクラスの
液晶表示装置の場合、装置の横方向の端部から端部まで
ビデオ信号線を引くと、配線長が約20cmとなり、こ
の信号線の配線抵抗は2kΩ、また、対角5インチクラ
スでも1kΩとなる。このような高い抵抗の信号線にビ
デオ信号を通過させると、インピーダンスの増加が起こ
り、図28に示すように、信号入力端である接続パッド
53ではAの帯域をもつ信号も、信号線52を通過する
に従いA→B→Cと帯域特性が悪化し、信号線52の終
端部では、Dのような帯域特性を示すこととなる。そし
て、このような現象が、上記した画面の左端と右端とで
画質が大きく異なるという現象となって現れ、均一な表
示が行えないという不具合を招来させることとなる。
ンプリング信号発生回路50の各シフトレジスタ回路S
に入力するスタート信号線52で起こったとすると、図
29に示すように、サンプリング信号発生回路50にお
ける1段目のシフトレジスタ回路S1 では、aにて示す
信号の波形が、n段目のシフトレジスタ回路Sn では、
本来bで示した波形であるべきものがb’の波形に、さ
らに段を経たシフトレジスタ回路Sm では、本来cで示
した波形であるべきものがc’になるというように、信
号の位相が正規の位置からずれ、場合によってはサンプ
リング信号そのものが発生しないというようなことを引
き起こす。
は、上記した信号線52だけでなく、電源線においても
起こり得り、図30に示すように、接続パッドからの距
離が遠くなるにつれて、電源電圧は低下し、例えば電源
電流を1mAとしても2kΩの電源線を通過すると、2
Vの電源電圧の低下が起こることとなる。このような電
源電圧の低下によるインピーダンスの増加は、これら電
源線に連なる各回路の不動作、信号レベルの変動等を始
めとする不正規動作を引き起こし、表示特性の低下を招
来させる。
さらなる大型化につれて、上記した問題がより顕著に現
れるようになることは言うまでもない。
て、図31に示すように、信号線52’の配線幅を大き
く形成することも従来考えられており、この場合、例え
ば100μm幅を10倍の1mm幅とすることで、配線
抵抗を1/10程度に抑えることができる。しかしなが
ら、この方法では、信号線52’のインピーダンスをさ
らに低下させる場合など、信号線52’をさらに太くす
る必要があり、そうすると、通常、図32に示すよう
に、基板55の外周に接続パッド53…を配し、これを
用いて外部回路基板との接続を行うと、配線並びに接続
パッド53…の面積増加に伴い表示装置における画素部
に対する非画素部の領域が大きくなり、また、場合によ
っては、配線同士の重なり容量が増える等の欠点をも有
することとなる。
画像表示装置は、上記課題を解決するために、能動素子
を含む回路部が、画素駆動素子と同一基板上に形成され
ている画像表示装置において、上記回路部に入力する信
号線、或いは電源線が複数に分割され、これら分割され
た信号線或いは電源線が、基板上に形成された外部回路
基板との接続用端子にそれぞれ接続されていることを特
徴としている。
上記課題を解決するために、上記請求項1の画像表示装
置において、分割された信号線、或いは電源線が接続さ
れる上記接続用端子は、基板端部に平行な方向の端子幅
が、基板端部と直交する方向の端子幅より大きく形成さ
れていることを特徴としている。
上記課題を解決するために、上記請求項2の画像表示装
置において、上記接続用端子が、基板の外周から内側方
向へと層を成して配されていることを特徴としている。
上記課題を解決するために、上記請求項1、2、又は3
の画像表示装置において、上記分割された信号線、或い
は電源線における、上記接続用端子から回路部の各入力
部までのインピーダンスの差のばらつきが、±3.1%
より小さいことを特徴としている。
上記課題を解決するために、上記請求項4の画像表示装
置において、インピーダンスの差のばらつきを上記範囲
に抑えるべく、上記分割された信号線、或いは電源線の
線幅が、各入力部毎に異なって形成されていることを特
徴としている。
上記課題を解決するために、上記請求項4の画像表示装
置において、インピーダンスの差のばらつきを上記範囲
に抑えるべく、上記分割された信号線、或いは電源線の
線長の差のばらつきが、±3.1%より小さくなるよう
に形成されていることを特徴としている。
線の線長が短くなり、配線抵抗が低くなるので、インピ
ーダンスの増加が抑えられ、低インピーダンス化が図れ
る。即ち、例えばサンプリング回路部のビデオ信号線を
分割して形成することで、信号入力端側の接続用端子に
て示す信号の帯域特性が、信号出力端側にてもほぼ維持
されるようになり、この結果、画面の右端と左端とで、
画質が異なるような事態は招来せず、均一な表示が可能
となり、表示特性を向上できる。また、例えばサンプリ
ング信号発生回路部のシフトレジスタ回路に入力するス
タート信号線を分割して形成することで、サンプリング
信号のズレを効果的に抑えることができるようになり、
これによっても、表示特性を向上できる。
号線、或いは電源線が接続される上記接続用端子は、基
板端部と平行に延びる横長の接続用端子となり、外部回
路基板との接触面積が大きくなっている。したがって、
信号線、或いは電源線を複数に分割した構成でも、外部
回路基板との接続信頼性を低下させることなく、上記請
求項1の構成を実現して、信号線、或いは電源線の低イ
ンピーダンス化を図ることを可能とし、効果的に、表示
特性を向上できる。
られた面積を有効に利用して、信号線、或いは電源線の
分割数を増やすことができ、その場合も、分割された信
号線、或いは電源線が複雑に入り乱れることがない。こ
の結果、上記請求項1の構成をより一層効果的に実現し
て、信号線、或いは電源線の低インピーダンス化を図る
ことを可能とし、表示特性を向上できる。
信号線、或いは電源線における、上記接続用端子から回
路部の各入力部までのインピーダンスの差のばらつき
が、例えば、請求項5又は6記載の構成のように、分割
された信号線、或いは電源線の線幅を、各入力部毎に異
ならせて形成すること、または、線長の差のばらつき
を、±3.1%より小さくなるように形成することで、
±3.1%より小さく設定されているので、インピーダ
ンスの差のばらつきにて回路不動作等の事態が引き起こ
されることがなく、より一層の表示特性の向上が可能で
ある。
場合、近隣の画素における信号レベルの変動を、±1/
32以下に抑えることが、表示むら等を目立たせない方
法としてある程度有効であり、これに沿って、基本的に
接続用端子から各サンプリングスイッチまでのインピー
ダンスの変動δRも、δR<±3.1%とすることが望
ましい。
4に基づいて説明すれば、以下の通りである。尚、本実
施例は、画像表示装置として、ドライバモノリシック方
式のアクティブマトリクス型液晶表示装置を例示するも
ので、データドライバ部のサンプリング回路に入力する
ビデオ信号線に、本発明の手段が講じられているものを
例示する。
液晶パネルを有しており、図2に示すように、これら基
板の内の一方の基板2の表面には、走査信号線3…、デ
ータ信号線4…、走査信号線3を駆動する走査ドライバ
部5、及びデータ信号線4を駆動するデータドライバ部
6が形成されている。上記走査信号線3…とデータ信号
線4…とは互いに直交するように設けられており、これ
ら各々の交点近傍に、画素駆動素子である薄膜トランジ
スタ(TFT)16と、このTFT16にて電荷の供給
が制御される画素電極15とが形成されている(図3参
照)。これら画素電極15…は、図示しないもう一方の
基板との間に、液晶を挟装することで、画素を形成して
おり、これら画素は、マトリクス状に配され、画素部7
を形成している。上記画素は、各々の電極間にかかる電
圧で液晶の光透過状態を制御して表示を行うものであ
る。
ドライバ部6は、図3に示すように、大きくは4つの回
路部、即ち、サンプリング信号発生回路部8、サンプリ
ング回路部9、トランスファ回路部10、及びバッファ
回路部11からなる。
レジスタ回路部8aと、複数のバッファ回路8b…とか
ら構成されている。上記シフトレジスタ回路部8aは、
図4に示すように、スタート信号が入力される複数のシ
フトレジスタ回路S(S1,S2 …)からなり、サンプリ
ング回路部9がビデオ信号のサンプリングを順次行うよ
うに、均等に時間のずれたパルス信号であるサンプリン
グ信号を出力するようになっている。その入出力のタイ
ミングは、図5に示すようになる。バッファ回路8b…
は、図6に示すように、インバータからなり、小トラン
ジスタサイズのシフトレジスタ回路部8aの出力信号に
て、大トランジスタサイズのサンプリング回路部9を駆
動するために必要なもので、このインバータのトランジ
スタサイズは、出力段に近づくにつれて、大きくなるよ
うに設定されている。
に、ビデオ信号をサンプリングする複数のサンプリング
スイッチ9a…、及びサンプリングコンデンサ9b…か
ら構成されている。これらのサンプリングスイッチ9a
…は、ビデオ信号の情報を各サンプリングコンデンサ9
b…内に蓄えるものであり、各サンプリングスイッチ9
a…のON/OFFは、上記サンプリング信号発生回路
8から出力されるサンプリング信号にて制御されてい
る。
スイッチ10a…と、ホールドコンデンサ10b…とか
ら構成されており、入力されるトランスファ信号に基づ
いて、サンプリングコンデンサ9b内に蓄えられている
情報を、ホールドコンデンサ10bに転送するようにな
っている。
路11a…からなるもので、各バッファ回路部11から
の出力が、データ信号として、データ信号線4を通って
同図に示すTFT16…のソースへと供給されるように
なっている。
記した画素電極15が形成されると共に、ゲート側は、
走査信号線3に接続されており、上記走査ドライバ5を
構成するシフトレジスタ回路12、レベルシフタ回路1
3、及びバッファ回路部14のそれぞれを順に経て出力
された走査信号が入力されるようになっている。尚、上
記図3は、あくまで各回路部を模式的に示したものであ
る。
のサンプリングスイッチ9a…にビデオ信号を入力する
ビデオ信号線の配線状態、及び基板端部側に設けられ
た、フレキシブル基板(外部回路基板)との接続に使用
される分割線用接続パッド(接続用端子)19の形状等
を、図1、図7及び図8に基づいて詳細に説明する。
イッチ9a…は、図1に示すように、例えば(9a1,9
a2),(9a3,9a4)…というように2個ずつN個のグ
ループに組分けされている。そして、これら各グループ
毎に、直近から信号入力できるように、N本の分割ビデ
オ信号線18…が入力している。各分割ビデオ信号線1
8…の一端部は、基板端部側に設けられた、フレキシブ
ル基板との接続に使用される分割線用接続パッド19に
それぞれ接続されている。このように、従来連なってい
たビデオ信号線を分割し、複数の分割ビデオ信号線18
…として形成するのは、ビデオ信号線の線長を短くし
て、配線抵抗を下げるためである。例えば従来技術の項
にて前出の2kΩの信号線の配線抵抗は、N=10とす
ると、200Ω程度に下げることができる。
信号線のインピーダンスの増加を抑えることができ、N
個に分割した場合、従来のインピーダンスの増加に比
べ、1/N程度のインピーダンスの増加に抑えることが
可能となり、低インピーダンスが図れるようになってい
る。尚、これら分割数N、及び1グループ当たりのサン
プリングスイッチ9aの数は任意であり、適宜設定され
るものである。
れている上記分割線用接続パッド19は、基板2の端部
に沿うように設けられている。そして、この分割線用接
続パッド19は、パッド19における基板端部に平行な
方向の端子幅をh、基板端部と直交する方向の端子幅を
vとした場合、h>vなる関係が成り立つように設定さ
れている。このように設定されることで、分割線用接続
パッド19は、基板端部と平行に延びる横長のパッドと
なり、フレキシブル基板との接触面積が広く大きくなっ
ている。これにより、ビデオ信号線を複数に分割した構
成でも、フレキシブル基板との接続信頼性を低下させる
ことなく、ビデオ信号線の低インピーダンス化が図れる
こととなる。尚、このような分割線用接続パッド19と
外部基板30との接続は、パッド全面に亘る必要はな
く、図7に示すように、部分的に接続したものであって
もよい。
18…を形成し、ビデオ信号線の低インピーダンス化を
図ったとしても、各分割ビデオ信号線18…において、
これに連なる回路である各サンプリングスイッチ9a…
の入力端子までのインピーダンスの変動のばらつきが大
きい場合、回路動作に不都合を引き起こす可能性があ
る。特に、ビデオ信号の場合、近隣の画素における信号
レベルの変動を、±1/32以下に抑えることが、表示
むら等を目立たせない方法としてある程度有効であり、
これに沿って、基本的に分割線用接続パッド19から各
サンプリングスイッチ9a…までのインピーダンスの変
動δRも、δR<±3.1%とするとが望ましい。
ように、分割ビデオ信号線18のメインの信号線部分1
8aから分岐点q・q’にてそれぞれ分岐した分岐信号
線部分18a’・18a’の線幅が、その分岐点q・
q’が分割線用接続パッド19から離れた部分にあるほ
ど、大きくなるように形成されている。即ち、分割線用
接続パッド19から遠く離れて分岐する信号線程、配線
抵抗が小さくなるように形成することで、分割線用接続
パッド19から各サンプリングスイッチ9a…までのイ
ンピーダンスを揃えて、インピーダンスの差のばらつき
を抑えるようになっている。尚、図中、破線にて示すの
は、サンプリングスイッチ9aが、3個以上のグループ
で組分けされた場合の分割ビデオ信号線18の形状を示
すもので、この場合、上記分岐点q・q’よりさらに分
割線用接続パッド19からの距離が遠い分岐点q”から
の分岐信号線18a’は、分岐点q’より分岐された分
岐信号線18a’よりさらに幅広に形成されている。
の動作を、図9の波形図を参照しながら説明する。尚、
図中、k,mは、k列目,m列目のデータ信号線4に連
なるデータドライバ部6の各回路部における信号であ
り、K,Lは、K行目、L行目の走査信号線3に連なる
走査ドライバ部5の各回路部における信号である。
ンプリング信号が順次出力され、サンプリング信号が
『H』状態になると、各サンプリングスイッチ9a…
は、順次ONし、各サンプリングコンデンサ9b…内に
ビデオ信号の情報を蓄える。この場合、ビデオ信号は、
各分割ビデオ信号線18…を介して入力されるので、帯
域特性を変化させることなく、サンプリングコンデンサ
9b…内に蓄えられることとなる。また、このとき、各
トランスファスイッチ10a…は、OFF状態である。
その後、所定のサンプリング時間が経過すると、サンプ
リング信号は『L』状態になり、これにより、サンプリ
ングスイッチ9a…が順に再びOFFとなる。 全デー
タ信号線4のサンプリング終了後、トランスファスイッ
チ10a…に入力されるトランスファ信号が『H』状態
になると、トランスファスイッチ10a…は一斉にON
し、各サンプリングコンデンサ9b…に蓄えられている
情報が、各ホールドコンデンサ10b…に転送される。
その後、所定のトランスファ期間が経過すると、トラン
スファ信号が『L』状態となり、各トランスファスイッ
チ10a…が再び一斉にOFFとなる。
に蓄えられている情報が、1水平期間にわたり、バッフ
ァ回路部11を通じてそれぞれのデータ信号線4に出力
される。
査信号(ゲート信号)が、トランスファ信号と前後して
『H』状態となり、TFT16がONされ、これにより
画素にデータが書き込まれ、表示むらのない良好な画質
にて、表示が行われる。
おいては、データドライバ部6の構成回路であるサンプ
リング回路部9の複数のサンプリングスイッチ9a…に
入力するビデオ信号線が、複数に分割され、一端部が分
割線用接続パッド19に接続された分割ビデオ信号線1
8…として形成されているので、ビデオ信号線の長さが
従来に比べて短くなり、各サンプリングスイッチ9a…
には、各々直近から信号が入力されるようになる。これ
により、ビデオ信号線のインピーダンスの増加が抑えら
れ、低インピーダンス化が図れる。この結果、ビデオ信
号の帯域特性が、信号入力端側の分割線用接続パッド1
9にて示すものに維持されるようになり、画面の左端と
右端とで、画質が異なるような事態は招来せず、均一な
表示が可能となる。
信号線18…が接続されている分割線用接続パッド19
は、パッド19における基板端部に対して平行な方向の
端子幅h、及び基板端部と直交する方向の端子幅vが、
h>vの関係が成り立つように設定されており、フレキ
シブル基板との接触面積が大きくなっている。したがっ
て、たとえ低インピーダンス化を図るべくビデオ信号線
を細かく分割し、その結果、フレキシブル基板30との
インターフェース数が増えたとしても、接続信頼性を低
下させることはない。つまり、図10に示すように、ビ
デオ信号線を単に細かく分割しただけの構成とすると、
さらなるインピーダンスの低下を図るべく、分割数を増
加した場合など、個々に設けられた接続パッドの数が増
し、外部基板30とのインターフェースの本数が増える
ので、これらの接続信頼性が低下し、ドライバモノリシ
ック方式を採用した利点が損なわれることとなるが、上
記構成においては、そのような恐れはない。
信号線18におけるメインの信号線部分18aから分岐
した分岐信号線部分18a’・18a’の線幅が、その
分岐点q・q’が分割線用接続パッド19から離れた部
分にあるほど、大きくなるように形成されているので、
分割線用接続パッド19から各サンプリングスイッチ9
a…までのインピーダンスが揃い、インピーダンスの差
のばらつきが抑えられる。これにより、分割線用接続パ
ッド19から、各サンプリングスイッチ9a…の入力端
子に接続されるまでの信号線のインピーダンスの変動が
ばらつくことに起因する、回路動作等の不都合を引き起
こすことが抑制され、より一層の表示特性の向上が可能
となっている。
示したもの以外に、例えば、図11に示すように、分岐
した分岐信号線部分18a’…の線幅を変えずに、メイ
ンの信号線部分18aの線幅を、分割線用接続パッド1
9から離れた部分に行くほど広くなるように形成しても
よく、また、図12に示すように、分割ビデオ信号線1
8の線長を、その線長の差がδR<±3.1%程度とな
るように、等しく揃えてもよい。この他、各ビデオ信号
線18の膜厚を変えることでも実現でき、実際には、こ
れらの方法を、状況に応じて使い分ける必要がある。
尚、各ビデオ信号線18…の形状は、図示した形状にと
らわれず、また、図中、破線にて示すものは、前記図8
と同様、サンプリングスイッチ9aが、3個以上のグル
ープで組分けされた場合の分割ビデオ信号線18の形状
を示すものである。
ド19に接続されている信号入力端から各サンプリング
スイッチ9aまでの距離、例えばビデオ信号線分岐点d
から、サンプリングスイッチ9a1 までの距離と、同分
岐点dとサンプリングスイッチ9a2 までの距離とは異
なるように表示されているが、これはあくまで配線表示
上の問題であり、本発明は、図13に示すように、ビデ
オ信号分割点d’からサンプリングスイッチ9a1 まで
の距離及び、サンプリングスイッチ9a2 までの距離が
等しい、換言すれば、ビデオ信号分割点d’とサンプリ
ングスイッチ9a1 との間のインピーダンスと、ビデオ
信号分割点d’とサンプリングスイッチ9a2 との間の
インピーダンスを等しくした構成を含むものであること
は言うまでもない。
続パッド19を、基板2の端部に沿ってベタ状に形成し
ているが、これに限定されるものではなく、例えば図1
4に示すように、複数個に分割した分割線用接続パッド
19’として構成してもよい。上記のベタ状の分割線用
接続パッド19では、パッドの形成領域を他の信号が入
力できない等の欠点や、或いは、面積的に広いパッドと
した場合、加熱・冷却工程を通ることによる拡張や収縮
によてヒロック等が発生する危険性があったが、このよ
うに分割して形成することで、これらの問題を解決する
ことができる。尚、この場合、外部とのインターフェー
ス数は増えるが、図10に示したものとは異なり、接触
部の面積が広く取られているので、接続信頼性が低下す
ることはない。
分割する構成を例示したが、本発明はこれに限られるも
のではなく、例えば、他の信号線や電源線を分割して形
成してもよく、さらには、入力信号のみならず、出力信
号線に適応してもよい。次に、実施例2として、シフト
レジスタ回路S…に入力するスタート信号線を分割した
構成を説明する。
5及び図16に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、上記実施例にて示した部材と同
一の機能を有する部材について、同一の符号を付記し、
その説明を省略する。
置においては、図15に示すように、前記実施例におい
てビデオ信号線が分割されていたのに対し、ビデオ信号
線は従来のままで、シフトレジスタ回路S…に入力する
スタート信号線が分割され、分割スタート信号線20…
として構成されている。尚、図示してはいないが、各分
割スタート信号線20…の一端部は、分割線用接続パッ
ド19に接続されている。
成した場合、図16に示すように、n段目のシフトレジ
スタ回路Sn でも、さらに信号入力端より離れたm段目
のシフトレジスタ回路Sm でも、b”・c”で示すよう
に、本来の波形であるb・cと近いものに抑えることが
できるようになる。尚、ドライバ回路の構成により、各
分割された回路へのスタートパルスの位相を調整する必
要があるということは言うまでもない。
等が生じなくなり、これによって、表示特性が向上され
る。
7ないし図25に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、上記実施例にて示した部材と同
一の機能を有する部材について、同一の符号を付記し、
その説明を省略する。
置においては、図17に示すように、上記スタート信号
線、上記ビデオ信号線、及び図示しない電源線が分割さ
れ、分割スタート信号線20…、及び分割ビデオ信号線
18…が形成されている。
合、図18に示すように、各信号線20…・18…、及
び電源線の分割線用接続パッド19…は、基板2の端部
に沿って横方向に並べてもよいが、本実施例において
は、図19に示すように、各パッドが、基板外周側から
内側方向に、並列に並べて形成されており、各基板内部
への線の引出しは、基板最内縁に位置するもの以外は、
コンタクトホール等を介して行われている。尚、基板最
内縁のものについてもコンタクトホールを介して行って
もよい。このようにすると、図18の構成において有し
ている、分割数を或る程度以上からは増やしにくく、か
つ、基板上での各信号線20…・18…、及び電源線の
配線が、複雑に入り乱れる等の欠点を解決できる。
ば、図20や、図21に示すように、分割した分割線用
接続パッド19間を通って配線を施したり、さらには、
これらを組み合わせてもよい。
や電源線に施す必要がない場合には、図22に示すよう
に、低インピーダンス化が施された横長の分割線用接続
パッド19・19の間に、通常の細幅接続パッド20・
20を挟む構成、もしくは、図23に示すように、低イ
ンピーダンス化を図った分割線用接続パッド19の内側
に、通常の細幅接続パッド20…を配する構成、或い
は、同図とは逆の配置等、種々を組み合わせた構成でも
よい。
整然と並べる必要はなく、図24の(a)に示すよう
に、隣接するパッドが同じ信号の分割線用接続パッド1
9である必要はなく、また、同図(b)に示すように、
互い違いに配置してもよく、その他、種々組み合わせて
もよい。
内側へと向かう層も、上記したような1層から3層に限
定されるものでなく、これ以上であっても、何ら差し支
えなく、各パッドの総数も、各位置で常に一定である必
要はなく、その配置も任意である。さらに、基板内側へ
と引出した各信号線の離合集散は任意であり、基板外周
に位置する各接続パッド19…・20…は、基板端部に
接していてもよく、離れていてもよい。
19の形状は、図25の(a)に示すように角形でも、
同図(b)に示す丸みをおびたものでもよく、また、接
続パッド19から各分割ビデオ信号線18…の引出し形
状も、同図(c)に示す直角形状、同図(d)に示す丸
みをおびたもの、同図(e)に示すテーパ状になったも
の等、形状は自由である。
ライバ部を例にとり説明したが、これにより対象となる
回路部がドライバ部に、画像表示装置が液晶表示装置に
というように限定されるものではなく、他の回路や、表
示装置、例えば回路部としてはスタイラスペンの入力信
号を扱う回路等でもよく、表示装置としては、プラズマ
表示装置(プラズマディスプレイ)、EL(Electro Lum
inescent) ディスプレイ等であっても何ら差し支えな
い。
は、以上のように、上記回路部に入力する信号線、或い
は電源線が複数に分割され、これら分割された信号線或
いは電源線が、基板上に形成された外部回路基板との接
続用端子にそれぞれ接続されている構成である。
短くなり、配線抵抗が低くなるので、インピーダンスの
増加が抑えられ、低インピーダンス化が図れる。この結
果、均一な表示が可能となり、表示特性を向上できると
いう効果を奏する。
以上のように、上記請求項1の画像表示装置において、
分割された信号線、或いは電源線が接続される上記接続
用端子は、基板端部に平行な方向の端子幅が、基板端部
と直交する方向の端子幅より大きく形成されている構成
である。
源線が接続される上記接続用端子は、基板端部と平行に
延びる横長の接続用端子となり、外部回路基板との接触
面積が大きくなる。したがって、信号線、或いは電源線
を複数に分割した構成でも、外部回路基板との接続信頼
性を低下させることなく、上記請求項1の構成を実現し
て、信号線、或いは電源線の低インピーダンス化を図る
ことを可能とし、より効果的に、表示特性を向上できる
という効果を奏する。
以上のように、上記請求項2の画像表示装置において、
上記接続用端子が、基板の外周から内側方向へと層を成
して配されている構成である。
効に利用して、信号線、或いは電源線の分割数を増やす
ことができ、その場合も、分割された信号線、或いは電
源線が複雑に入り乱れることがない。この結果、上記請
求項1の構成をより一層効果的に実現して、信号線、或
いは電源線の低インピーダンス化を図ることを可能と
し、表示特性を向上できるという効果を奏する。
以上のように、上記請求項1、2、又は3の画像表示装
置において、上記分割された信号線、或いは電源線にお
ける、上記接続用端子から回路部の各入力部までのイン
ピーダンスの差のばらつきが、±3.1%より小さい構
成である。
以上のように、上記請求項4の画像表示装置において、
インピーダンスの差のばらつきを上記範囲に抑えるべ
く、上記分割された信号線、或いは電源線の線幅が、各
入力部毎に異なって形成されている構成である。
以上のように、上記請求項4の画像表示装置において、
インピーダンスの差のばらつきを上記範囲に抑えるべ
く、上記分割された信号線、或いは電源線の線長の差の
ばらつきが、±3.1%より小さくなるように形成され
ている構成である。
ンピーダンスの変動が抑制され、この結果、より一層の
表示特性の向上が可能であるという効果を奏する。
オ信号線の分割状態、及びビデオ信号線が接続されてい
る分割線用接続パッドの形状を示す説明図である。
バ部、及びデータドライバ部等が形成された上記基板の
平面図である。
ある。
成するシフトレジスタ回路の回路図である。
タイミングを示すタイミングチャートである。
成するバッファ回路の回路図である。
レキシブル基板との接続状態を示す説明図である。
するための構成を示す説明図である。
における波形を示す波形図である。
デオ信号線を示す説明図である。
るための別の構成を示す説明図である。
るための別の構成を示す説明図である。
示方法にて示す説明図である。
である。
る、シフトレジスタ回路に入力するスタート信号線の分
割状態を示す説明図である。
グ信号の波形を示す波形図である。
る、ビデオ信号線及びスタート信号線のそれぞれの分割
状態を示す説明図である。
明図である。
続パッドの形成状態を示す説明図である。
明図である。
明図である。
明図である。
明図である。
形成位置を示す説明図である。
示す説明図で、(c)(d)(e)は、分割線用接続パッド
から線を引き出す部分の形状を示す説明図である。
一部の回路図である。
タ回路に入力するスタート信号線、及びビデオ信号線の
配線状態を示す説明図である。
の帯域特性の変化を示す説明図である。
信号の波形の変化を示す波形図である。
変化を示す説明図である。
を太くした構成を示す説明図である。
続パッドの構成を示す説明図である。
Claims (6)
- 【請求項1】能動素子を含む回路部が、画素駆動素子と
同一基板上に形成されている画像表示装置において、 上記回路部に入力する信号線、或いは電源線が複数に分
割され、これら分割された信号線或いは電源線が、基板
上に形成された外部回路基板との接続用端子にそれぞれ
接続されていることを特徴とする画像表示装置。 - 【請求項2】分割された信号線、或いは電源線が接続さ
れる上記接続用端子は、基板端部に平行な方向の端子幅
が、基板端部と直交する方向の端子幅より大きく形成さ
れていることを特徴とする上記請求項1記載の画像表示
装置。 - 【請求項3】上記接続用端子が、基板の外周から内側方
向へと層を成して配されていることを特徴とする上記請
求項2記載の画像表示装置。 - 【請求項4】上記分割された信号線、或いは電源線にお
ける、上記接続用端子から回路部の各入力部までのイン
ピーダンスの差のばらつきが、±3.1%より小さいこ
とを特徴とする上記請求項1、2、又は3記載の画像表
示装置。 - 【請求項5】インピーダンスの差のばらつきを上記範囲
に抑えるべく、上記分割された信号線、或いは電源線の
線幅が、各入力部毎に異なって形成されていることを特
徴とする上記請求項4記載の画像表示装置。 - 【請求項6】インピーダンスの差のばらつきを上記範囲
に抑えるべく、上記分割された信号線、或いは電源線の
線長の差のばらつきが、±3.1%より小さくなるよう
に形成されていることを特徴とする上記請求項4記載の
画像表示装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18645993A JP3251391B2 (ja) | 1993-07-28 | 1993-07-28 | 画像表示装置 |
US08/275,676 US5610414A (en) | 1993-07-28 | 1994-07-15 | Semiconductor device |
TW083106654A TW247371B (ja) | 1993-07-28 | 1994-07-20 | |
DE4426449A DE4426449C2 (de) | 1993-07-28 | 1994-07-26 | Halbleitervorrichtung |
CN94114834A CN1043702C (zh) | 1993-07-28 | 1994-07-28 | 半导体器件 |
KR1019940018948A KR100238019B1 (ko) | 1993-07-28 | 1994-07-28 | 반도체장치 |
CNB981192645A CN1208661C (zh) | 1993-07-28 | 1998-09-11 | 半导体器件 |
CNB001353896A CN1149675C (zh) | 1993-07-28 | 2000-12-07 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18645993A JP3251391B2 (ja) | 1993-07-28 | 1993-07-28 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0743736A true JPH0743736A (ja) | 1995-02-14 |
JP3251391B2 JP3251391B2 (ja) | 2002-01-28 |
Family
ID=16188837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18645993A Expired - Fee Related JP3251391B2 (ja) | 1993-07-28 | 1993-07-28 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3251391B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0791930A2 (en) * | 1995-10-02 | 1997-08-27 | Matsushita Electronics Corporation | Electric signal supply circuit and semiconductor memory device |
JP2003066475A (ja) * | 2001-08-30 | 2003-03-05 | Toshiba Corp | 表示装置 |
US6628355B1 (en) | 1996-12-17 | 2003-09-30 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display panel including a light shielding film to control incident light |
EP1345233A3 (en) * | 1995-10-02 | 2004-07-07 | Matsushita Electric Industrial Co., Ltd. | Electrical signal supply circuit and semiconductor memory device |
JP2008026513A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 表示装置 |
JP2010152376A (ja) * | 2010-02-02 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1993
- 1993-07-28 JP JP18645993A patent/JP3251391B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0791930A2 (en) * | 1995-10-02 | 1997-08-27 | Matsushita Electronics Corporation | Electric signal supply circuit and semiconductor memory device |
EP0791930A3 (en) * | 1995-10-02 | 1999-05-26 | Matsushita Electronics Corporation | Electric signal supply circuit and semiconductor memory device |
EP1345233A3 (en) * | 1995-10-02 | 2004-07-07 | Matsushita Electric Industrial Co., Ltd. | Electrical signal supply circuit and semiconductor memory device |
US6628355B1 (en) | 1996-12-17 | 2003-09-30 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display panel including a light shielding film to control incident light |
JP2003066475A (ja) * | 2001-08-30 | 2003-03-05 | Toshiba Corp | 表示装置 |
JP2008026513A (ja) * | 2006-07-20 | 2008-02-07 | Sony Corp | 表示装置 |
JP2010152376A (ja) * | 2010-02-02 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3251391B2 (ja) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8502275B2 (en) | Thin film transistor array panel for a liquid crystal display | |
JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
JP2003172944A (ja) | 表示装置 | |
US10782577B2 (en) | Display panel and method for reducing capacitive load | |
JP5153011B2 (ja) | 液晶表示装置 | |
KR20050045570A (ko) | 액정 표시 장치 | |
JP2002006331A (ja) | 液晶表示装置 | |
US9261734B2 (en) | Display apparatus with uniform cell gap | |
KR100531388B1 (ko) | 표시 장치 | |
CN108594552B (zh) | 显示基板、显示面板、显示装置及其驱动方法 | |
JP4163611B2 (ja) | 液晶表示装置 | |
WO2011052258A1 (ja) | 表示パネル及び表示装置 | |
JP3251391B2 (ja) | 画像表示装置 | |
KR100914782B1 (ko) | 박막트랜지스터 기판과 이를 이용한 액정표시장치 | |
KR20060068442A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
JP4617861B2 (ja) | 液晶表示装置 | |
JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
US20200057519A1 (en) | Array substrate | |
JP3429443B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
TW200528793A (en) | Array substrate for flat display device | |
KR20040032895A (ko) | 능동 매트릭스 디스플레이 디바이스 | |
KR20050041355A (ko) | 스토리지 배선의 저항을 감소시킨 액정표시패널 | |
US20110187955A1 (en) | Display device | |
KR102185514B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP4133499B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |