JP2003172944A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2003172944A
JP2003172944A JP2001349139A JP2001349139A JP2003172944A JP 2003172944 A JP2003172944 A JP 2003172944A JP 2001349139 A JP2001349139 A JP 2001349139A JP 2001349139 A JP2001349139 A JP 2001349139A JP 2003172944 A JP2003172944 A JP 2003172944A
Authority
JP
Japan
Prior art keywords
line
lines
storage
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001349139A
Other languages
English (en)
Other versions
JP3909572B2 (ja
JP2003172944A5 (ja
Inventor
Hitoshi Yoneno
均 米納
Koichi Abu
恒一 阿武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001349139A priority Critical patent/JP3909572B2/ja
Priority to US10/235,890 priority patent/US6710839B2/en
Priority to TW093108661A priority patent/TWI266107B/zh
Priority to TW091120883A priority patent/TWI223117B/zh
Priority to TW094126464A priority patent/TWI274936B/zh
Priority to KR1020020058218A priority patent/KR100559375B1/ko
Priority to CNB021435251A priority patent/CN1178189C/zh
Priority to CNB2004100831815A priority patent/CN100370319C/zh
Publication of JP2003172944A publication Critical patent/JP2003172944A/ja
Priority to US10/754,557 priority patent/US6912036B2/en
Publication of JP2003172944A5 publication Critical patent/JP2003172944A5/ja
Priority to US11/148,165 priority patent/US7002658B2/en
Priority to US11/154,566 priority patent/US7164453B2/en
Priority to KR1020050059238A priority patent/KR100611788B1/ko
Priority to US11/375,126 priority patent/US7471349B2/en
Application granted granted Critical
Publication of JP3909572B2 publication Critical patent/JP3909572B2/ja
Priority to US12/292,331 priority patent/US7821584B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 ゲート線を左右両側の額縁領域で引き回した
場合であっても、ゲート線とゲート線引き回し配線とで
構成されるゲート配線パターンとストレージ線とストレ
ージ線同士を接続する共通線とで構成されるストレージ
配線パターンとの間で乗り越えをなくす。 【解決手段】 ゲート線ＧＬ１，ＧＬ２を左右両側の額
縁領域でゲート線引き回し配線ＧＬＬ１，ＧＬＬ２によ
り引き回すとともに、ストレージ線ＳＴＬ同士を接続す
る共通線Ｂ２，Ｂ３を左右両側の額縁領域に形成し、ゲ
ート線ＧＬ１，ＧＬ２とゲート線引き回し配線ＧＬＬ
１，ＧＬＬ２とで構成されるゲート配線パターンと、ス
トレージ線ＳＴＬと共通線Ｂ２，Ｂ３とで構成されるス
トレージ配線パターンとに交差を設けない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示装置に係り、
特に２枚の基板の一方にゲート線とデータ線を交差させ
てマトリクス配置すると共に、画素の点灯を維持するた
めの蓄積容量を構成するストレージ線を備えたアクティ
ブマトリクス方式の表示装置に関する。
【０００２】
【従来の技術】パソコンや各種モニター、その他の各種
情報機器の表示装置として液晶表示装置が多用されてい
る。特に、携帯電話機やＰＤＡと称する携帯情報端末の
表示には、小型軽量かつ省電力であるという特性から液
晶表示装置が用いられている。そして、その駆動回路チ
ップを基板の一部に直接搭載して全体として小型化を図
ったものが主流となりつつある。
【０００３】この種の携帯情報端末に採用される液晶表
示装置には、実装スペースの低減や制御回路の実装の利
便性から、貼り合わせた２枚の基板の一辺側から表示デ
ータや駆動電圧を供給するように構成したものが多い。
特に、携帯電話機用の液晶表示装置は、限られた実装ス
ペースへの収納を容易にするために２枚の基板の一辺に
フレキシブルプリント基板を取り付けて表示データやそ
の他の駆動電圧を供給する方式としたものが多い。
【０００４】液晶表示装置には、その電極構成や駆動方
式により様々な方式が知られているが、ここでは、一般
にＴＮ方式と称する液晶表示装置を例として説明する。
このＴＮ方式の液晶表示装置は、一対の基板を構成する
第１の基板と第２の基板の貼り合わせ間隙に液晶を封止
した表示領域を形成する。第１の基板の表示領域には、
例えば縦方向（以下、第１の方向）に延在し横方向（以
下、第２の方向）に並設した多数のデータ線（ドレイン
線、信号線などとも言う）と、このデータ線と直交する
ように横方向に延在し、縦方向に並設した多数のゲート
線（走査線などとも言う）とでマトリクスが構成され、
これらデータ線と走査線の各一対で囲まれる領域に画素
を形成している。
【０００５】第２の基板には画素電極と対向して画素の
液晶に電界を印加するための対向電極を有し、カラー表
示では通常、３色のカラーフィルタが設けられている。
各画素は第１の基板に有する画素電極と第２の基板に有
する対向電極の間に挟まれた液晶で形成され、当該画素
の一角に設けたスイッチング素子（典型的には薄膜トラ
ンジスタ：ＴＦＴ、以下では薄膜トランジスタとして説
明する）のオン／オフで点灯／非点灯が制御される。
【０００６】これらの画素を構成する薄膜トランジスタ
がオンとなった時の表示データの電圧を所定の期間にわ
たって保持するために、各画素に蓄積容量（Ｃｓｔｇ）
を設けている。この蓄積容量への給電（すなわち、画素
に供給された表示データの電荷を蓄積して所定の期間保
持する）方式にも多様な方式があるが、表示領域にスト
レージ線と称する配線を設けたものがある。この スト
レージ線は、第１の基板の上に、通常、各ゲート線に近
接して且つ平行に形成される。
【０００７】平面的には、表示領域においては走査線の
間に交互に位置させて走査線の延在方向と平行に延在
し、一端を共通線で接続して基板の一辺に設けた所定の
端子に引き回してある。従来のこの種の液晶表示装置に
おけるゲート線とストレージ線の敷設は次のようになっ
ている。なお、ここでは、第１の基板に駆動回路実装領
域、すなわち、駆動回路チップの搭載領域を有し、この
駆動回路実装領域を除いた部分に第２の基板を重畳して
当該重畳部分の周辺をシール材でシールした形状の液晶
表示装置を想定して説明する。そして、上記駆動回路実
装領域を液晶表示装置の縦方向下側（下辺）として説明
する。したがって、この駆動回路実装領域を有する第１
の基板の下辺と隣接する二辺は左辺および右辺と称する
ことになる。
【０００８】２枚の基板の貼り合わせで構成される液晶
表示装置の一方の基板（上記した第１の基板、薄膜トラ
ンジスタ基板とも言う）の第１の方向（例えば、縦方
向）にデータ線を形成したとき、このデータ線と直交す
る第２の方向（例えば、横方向）にゲート線を形成す
る。ゲート線は横方向の一辺側（例えば、左辺）で基板
の当該左辺に沿って上記駆動回路実装領域に引き出され
る。そして、ストレージ線は上記の各ゲート線の間に形
成され、横方向の他辺側（例えば、右辺）で共通線を介
して基板の当該右辺に沿って上記駆動回路実装領域に引
き出される。
【０００９】
【発明が解決しようとする課題】しかし、従来のよう
に、ゲート線を一辺側のみ（例えば、左辺側の額縁領域
のみ）で引き出している場合、左辺側の額縁領域と右辺
側の額縁領域の幅が異なることになり、表示領域が基板
上で横方向のセンタ位置から右に偏った配置となってし
まう。
【００１０】そこで、ゲート線を左辺側の額縁領域から
下辺方向に引き出されるものと、右辺側の額縁領域から
下辺方向に引き出されるものとに分け、左右両方の額縁
領域を用いて引き出すことにより、表示領域を横方向の
センタ位置に配置することができる。しかし、このよう
な配置とした場合、従来のように複数のストレージ線を
接続する共通線を一辺側のみ（例えば、右辺側の額縁領
域のみ）に設けた構成では、ゲート線やその引き回し線
と交差する配置となってしまう。そこで、配線を別層で
形成して乗り越えをすることが必要となるが、この乗り
越え部分では断線不良が発生しやすく、信頼性の向上を
阻害する要因となる。
【００１１】また、ゲート線やストレージ線にアルミニ
ウムなどを用い、それぞれを陽極化成する場合には、乗
り越えを行うためにそれぞれを別々に形成する必要があ
り、プロセスが増加して製造コストを上昇させる一因と
なる。
【００１２】本発明の目的は、ゲート線を左右両側の額
縁領域で引き回した場合であっても、ゲート線とゲート
線引き回し配線とで構成されるゲート配線パターンと、
ストレージ線とストレージ線同士を接続する共通線とで
構成されるストレージ配線パターンとの間で乗り越えの
ない配線パターンにすることで信頼性の向上を図った高
い表示品質の表示装置を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ゲート線を左右両側の額縁領域でゲート
線引き回し配線により引き回すとともに、ストレージ線
同士を接続する共通線も左右両側の額縁領域に形成する
ことで、ゲート線とゲート線引き回し配線とで構成され
るゲート配線パターンと、ストレージ線と共通線とで構
成されるストレージ配線パターンとが交差しない配線パ
ターンとなるように形成することを特徴とする。また、
本発明は、ストレージ線を表示領域の上下の群に分割
し、これらストレージ線同士を接続する共通線を左右両
側の額縁領域に形成する際に、上下の群に分割したスト
レージ線の電圧差を緩和する補助共通線を設けたことを
特徴とする。本発明の代表的な構成を記述すれば以下の
通りである。
【００１４】（１）、表示領域と前記表示領域の外側に
前記表示領域を囲む額縁領域とを有する基板と、前記基
板の前記表示領域に、第１の方向に延在し前記第１の方
向に直交する第２の方向に並設された複数のデータ線
と、前記基板の前記表示領域に、前記第２の方向に延在
し、前記第１の方向に並設された複数のゲート線と、前
記データ線と前記ゲート線の交点近傍に設けられたスイ
ッチング素子と、隣接する前記データ線及び隣接する前
記ゲート線で囲まれる領域に形成された画素電極と、前
記基板の前記表示領域に、前記第１の方向に延在し、前
記第２の方向に前記ゲート線と交互に並設され、前記画
素電極との間で蓄積容量を形成する複数のストレージ線
とを備えた表示装置であって、前記基板は、第１の辺に
設けられ、外部の回路と接続される複数の接続端子と、
前記第１の辺に隣接する第２及び第３の辺側の額縁領域
のそれぞれに設けられ、前記複数のゲート線を前記第１
の辺の方向に引き出す第１及び第２のゲート線引き回し
配線と、第２及び第３の辺側の額縁領域のそれぞれに設
けられ、前記複数のストレージ線同士を接続する第１及
び第２の共通線とを備え、前記複数のゲート線と前記第
１及び第２のゲート線引き回し配線とで構成されるゲー
ト配線パターンと、前記複数のストレージ線と前記第１
及び第２の共通線とで構成されるストレージ配線パター
ンとを交差しない配線パターンで形成した。
【００１５】（２）、（１）において、前記ストレージ
線を、前記第１の辺に近い群と、前記第１の辺から遠い
群とに分け、前記第１の辺に近い群を前記第１の共通線
に接続し、前記第１の辺から遠い群を前記第２の共通線
に接続した。
【００１６】（３）、（１）または（２）において、前
記複数のストレージ線の少なくとも一部で、前記第１の
共通線と前記第２の共通線とを接続した。
【００１７】（４）、（１）において、前記ストレージ
配線パターンを、前記第１及び第２の共通線の間を蛇行
するパターンに形成した。
【００１８】（５）、（４）において、前記第１の共通
線が複数形成されているとともに、前記第１の共通線に
重なる位置にコンタクトホールを有する絶縁層と、前記
第１の共通線に重なる位置に前記絶縁層を介して形成さ
れ、前記複数の第１の共通線同士を接続する第１の橋絡
線とを備え、前記第２の共通線が複数形成されていると
ともに、前記第２の共通線に重なる位置にコンタクトホ
ールを有する絶縁層と、前記第２の共通線に重なる位置
に前記絶縁層を介して形成され、前記複数の第２の共通
線同士を接続する第２の橋絡線とを備えた。
【００１９】（６）、（１）から（５）の何れかにおい
て、前記複数の接続端子に、前記ストレージ配線パター
ンに電圧を印加する給電パッドを有せしめた。
【００２０】（７）、（１）から（６）の何れかにおい
て、前記複数のゲート線と前記複数のストレージ線とを
同じ材料で同層に形成した。
【００２１】（８）、（１）から（７）の何れかにおい
て、前記基板に対向する対向基板と、前記基板と前記対
向基板に挟持される液晶層とを備えた。
【００２２】（９）、表示領域と前記表示領域の外側に
前記表示領域を囲む額縁領域とを有する基板と、前記基
板の前記表示領域に、第１の方向に延在し前記第１の方
向に直交する第２の方向に並設された複数のデータ線
と、前記基板の前記表示領域に、前記第２の方向に延在
し、前記第１の方向に並設された複数のゲート線と、前
記データ線と前記ゲート線の交点近傍に設けられたスイ
ッチング素子と、隣接する前記データ線及び隣接する前
記ゲート線で囲まれる領域に形成された画素電極と、前
記基板の前記表示領域に、前記第１の方向に延在し、前
記第２の方向に前記ゲート線と交互に並設され、前記画
素電極との間で蓄積容量を形成する複数のストレージ線
とを備えた表示装置であって、前記基板は、第１の辺に
設けられ、外部の回路と接続される複数の接続端子と、
前記第１の辺に隣接する第２及び第３の辺側の額縁領域
のそれぞれに設けられ、前記複数のゲート線を前記第１
の辺の方向に引き出す第１及び第２のゲート線引き回し
配線と、第２及び第３の辺側の額縁領域のそれぞれに設
けられ、前記複数のストレージ線同士を接続する第１及
び第２の共通線とを備え、前記複数のゲート線と前記第
１及び第２のゲート線引き回し配線とで構成されるゲー
ト配線パターンと、前記複数のストレージ線と前記第１
及び第２の共通線とで構成されるストレージ配線パター
ンとが交差しない配線パターンに形成され、前記複数の
接続端子に、ゲート線に関連する接続端子と、データ線
に関連する接続端子と、前記ストレージ配線パターンに
電圧を印加する給電パッドを有するとともに、前記給電
パッドを、前記ゲート線に関連する接続端子と前記デー
タ線に関連する接続端子との間に形成した。
【００２３】（１０）、（９）において、前記ストレー
ジ配線パターンを一体に形成し、前記給電パッドに接続
した。
【００２４】（１１）、（１０）において、前記ストレ
ージ配線パターンを、前記給電パッドとは異なる位置に
設けられた第２の給電パッドにも接続した。
【００２５】（１２）、（９）において、前記ストレー
ジ配線パターンを２つに分離して形成し、一方を前記給
電パッドに接続し、他方を前記給電パッドとは異なる位
置に設けられた第２の給電パッドに接続した。
【００２６】（１３）、（９）から（１２）の何れかに
おいて、前記基板に対向する対向基板と、前記基板と前
記対向基板に挟持される液晶層とを備えた。
【００２７】（１４）、表示領域と前記表示領域の外側
に前記表示領域を囲む額縁領域とを有する基板と、前記
基板の前記表示領域に、第１の方向に延在し前記第１の
方向に直交する第２の方向に並設された複数のデータ線
と、前記基板の前記表示領域に、前記第２の方向に延在
し、前記第１の方向に並設された複数のゲート線と、前
記データ線と前記ゲート線の交点近傍に設けられたスイ
ッチング素子と、隣接する前記データ線及び隣接する前
記ゲート線で囲まれる領域に形成された画素電極と、前
記基板の前記表示領域に、前記第１の方向に延在し、前
記第２の方向に前記ゲート線と交互に並設され、前記画
素電極との間で蓄積容量を形成する複数のストレージ線
とを備えた表示装置であって、前記基板は、第１の辺に
設けられ、外部の回路と接続される複数の接続端子と、
前記第１の辺に隣接する第２及び第３の辺側の額縁領域
のそれぞれに設けられ、前記複数のゲート線を前記第１
の辺の方向に引き出す第１及び第２のゲート線引き回し
配線と、第２及び第３の辺側の額縁領域のそれぞれに設
けられ、前記複数のストレージ線同士を接続する第１及
び第２の共通線とを備え、前記複数のゲート線と前記第
１及び第２のゲート線引き回し配線とで構成されるゲー
ト配線パターンと、前記複数のストレージ線と前記第１
及び第２の共通線とで構成されるストレージ配線パター
ンとが交差しない配線パターンに形成され、前記第２の
辺側の額縁領域に給電配線を有し、前記第１のゲート線
引き回し配線と前記第１の共通線とが前記第２の辺側の
額縁領域に形成されているとともに、前記第１のゲート
線引き回し配線は前記第１の共通線と前記給電配線との
間に位置しており、前記第１のゲート線引き回し配線と
絶縁され、前記第１の共通線と前記給電配線とを電気的
に接続する補助共通線を備えた。
【００２８】（１５）、（１４）において、前記ストレ
ージ線は、前記第１の辺に近い群と、前記第１の辺から
遠い群とに分けられ、前記第１の辺に近い群は前記第１
の共通線に接続し、前記第１の辺から遠い群は前記第２
の共通線に接続した。
【００２９】（１６）、（１４）または（１５）におい
て、前記複数のストレージ線の少なくとも一部で、前記
第１の共通線と前記第２の共通線とを接続した。
【００３０】（１７）、（１４）から（１６）の何れか
において、前記複数の接続端子は前記ストレージ配線パ
ターンに電圧を印加する給電パッドを有する。
【００３１】（１８）、（１４）から（１７）の何れか
において、前記複数のゲート線と前記複数のストレージ
線とを同じ材料で同層に形成した。
【００３２】（１９）、（１４）から（１８）の何れか
において、前記基板に対向する対向基板と、前記基板と
前記対向基板に挟持される液晶層とを備えた。
【００３３】（２０）、表示領域と前記表示領域の外側
に前記表示領域を囲む額縁領域とを有する基板と、前記
基板の前記表示領域に、第１の方向に延在し前記第１の
方向に直交する第２の方向に並設された複数のデータ線
と、前記基板の前記表示領域に、前記第２の方向に延在
し、前記第１の方向に並設された複数のゲート線と、前
記データ線と前記ゲート線の交点近傍に設けられたスイ
ッチング素子と、隣接する前記データ線及び隣接する前
記ゲート線で囲まれる領域に形成された画素電極と、前
記基板の前記表示領域に、前記第１の方向に延在し、前
記第２の方向に前記ゲート線と交互に並設され、前記画
素電極との間で蓄積容量を形成する複数のストレージ線
とを備えた表示装置であって、前記基板は、第１の辺に
設けられ、外部の回路と接続される複数の接続端子と、
前記第１の辺に隣接する第２及び第３の辺側の額縁領域
のそれぞれに設けられ、前記複数のゲート線を前記第１
の辺の方向に引き出す第１及び第２のゲート線引き回し
配線と、第２及び第３の辺側の額縁領域のそれぞれに設
けられ、前記複数のストレージ線同士を接続する第１及
び第２の共通線とを備え、前記複数のゲート線と前記第
１及び第２のゲート線引き回し配線とで構成されるゲー
ト配線パターンと、前記複数のストレージ線と前記第１
及び第２の共通線とで構成されるストレージ配線パター
ンとが交差しない配線パターンに形成され、前記第２の
辺側の額縁領域に給電配線を有し、前記第１のゲート線
引き回し配線と前記第１の共通線とが前記第２の辺側の
額縁領域に形成されているとともに、前記第１のゲート
線引き回し配線は前記第１の共通線と前記給電配線との
間に位置しており、前記第１のゲート線引き回し配線と
絶縁され、前記第１の共通線と前記給電配線とを電気的
に接続する補助共通線を有し、前記複数の接続端子は、
ゲート線に関連する接続端子と、データ線に関連する接
続端子と、前記ストレージ配線パターンに電圧を印加す
る第１の給電パッドと、前記給電配線に電圧を印加する
第２の給電パッドとを有するとともに、前記第１の給電
パッドは、前記ゲート線に関連する接続端子と前記デー
タ線に関連する接続端子との間に形成されており、前記
ゲート線に関連する接続端子を前記第１の給電パッドと
前記第２の給電パッドとの間に形成した。
【００３４】（２１）、（２０）において、前記ストレ
ージ配線パターンは一体に形成され、前記第１の給電パ
ッドに接続した。
【００３５】（２２）、（２１）において、前記ストレ
ージ配線パターンは、前記第１及び第２の給電パッドと
は異なる位置に設けられた第３の給電パッドにも接続し
た。
【００３６】（２３）、（２０）において、前記ストレ
ージ配線パターンは２つに分離されて形成され、一方を
前記第１及び第２の給電パッドに接続し、他方を前記第
１及び第２の給電パッドとは異なる位置に設けられた第
３の給電パッドに接続した。
【００３７】（２４）、（２０）から（２３）の何れか
において、前記基板に対向する対向基板と、前記基板と
前記対向基板に挟持される液晶層とを備えた。
【００３８】なお、本発明は、上記の構成および後述す
る実施例の構成に限定されるものではなく、本発明の技
術思想を逸脱することなく、種々の変更が可能であるこ
とは言うまでもない。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、実施例の図面を参照して詳細に説明する。以下の実
施例では、表示装置の一例として液晶表示装置を用いて
説明する。
【００４０】図１は本発明の液晶表示装置の第１実施例
を模式的に説明する平面図である。この液晶表示装置は
第１の基板ＳＵＢ１と第２の基板ＳＵＢ２を貼り合わ
せ、両基板の間に液晶（図示せず）を封入して表示領域
ＡＲを形成し、その周囲をシール材ＳＬで封止してあ
る。参照符号ＩＮＪは液晶封入口であり、両基板の間に
液晶を封入後に封止材で閉鎖されている。表示領域ＡＲ
以外の領域は、額縁領域と呼ばれる。なお、第１の基板
ＳＵＢ１の一辺側（図１の下辺側）は第２の基板ＳＵＢ
２からはみ出している。
【００４１】表示領域ＡＲに隣接するこの部分にデータ
線駆動回路（データドライバ：半導体集積回路あるいは
チップ）ＤＤＲやゲート線駆動回路（ゲートドライバ：
半導体集積回路あるいはチップ）ＧＤＲ１，ＧＤＲ２、
それらの入力端子ＤＤＭ、ＧＤＭ１，ＧＤＭ２や各種の
給電パッドＰ−ＰＡＤ１、Ｐ−ＰＡＤ２、Ｐ−ＰＡＤ３
が設けられる。この部分を駆動回路実装領域ＢＲと称す
る。この駆動回路実装領域ＢＲの上記入力端子ＤＤＭ、
ＧＤＭ１，ＧＤＭ２や各種の給電パッドＰ−ＰＡＤ１、
Ｐ−ＰＡＤ２、Ｐ−ＰＡＤ３には、図示しないフレキシ
ブルプリント基板の出力端子が接続される。なお、デー
タ線駆動回路やゲート線駆動回路は、所謂集積回路であ
り、チップに限らず、基板上に直接作り込むものも含
む。以下の実施例でも同様である。
【００４２】第１の基板ＳＵＢ１の表示領域には、当該
基板の縦方向（第１の方向）に延在して横方向（第２の
方向）に並設された多数のデータ線ＤＬを有し、駆動回
路実装領域ＢＲに実装されたデータドライバＤＤＲの出
力端子に接続されている。また、同じく第１の基板ＳＵ
Ｂ１の表示領域には、その横方向（第２の方向）に延在
して縦方向（第１の方向）に並設された多数のゲート線
ＧＬを有している。このゲート線ＧＬは表示領域ＡＲに
関して上下に二つの群ＧＬ１とＧＬ２に分割され、それ
ぞれの群がそれぞれ左側と右側の額縁領域を通るゲート
線引回し配線ＧＬＬ１、ＧＬＬ２で駆動回路実装領域Ｂ
Ｒに実装されて上記二つのゲート線の群を駆動する如く
設けたゲートドライバＧＤＲ１、ＧＤＲ２の出力端子に
接続されている。
【００４３】このように、二つの群に分けて配線するこ
とで、表示領域ＡＲを第１の基板ＳＵＢ１の左右方向に
ついてほぼ中央に配置する、所謂画面センター配置が可
能になる。
【００４４】なお、表示領域ＡＲには、データ線ＤＬと
ゲート線ＧＬの各交差部に形成される画素毎にスイッチ
ング素子として多数の薄膜トランジスタが設けられてい
るが図示は省略してある。また、各薄膜トランジスタが
形成された画素は画素電極を有するが、これも図示して
いない。
【００４５】第２の基板ＳＵＢ２の内面には上記画素電
極と対向する如く対向電極が形成されている。また、カ
ラー表示の場合は、この対向電極の上層または下層に複
数色のカラーフィルタが設けられるが、対向電極と共に
図示は省略してある。対向電極は第１の基板ＳＵＢ１の
上辺コーナー部分に設けられた対向電極接続パッドＣ−
ＰＡＤ１、Ｃ−ＰＡＤ２と共通線Ｂ１、Ｂ２を介して駆
動回路実装領域ＢＲに有する給電パッドＰ−ＰＡＤ１、
Ｐ−ＰＡＤ３に接続されている。
【００４６】第１の基板ＳＵＢ１のゲート線ＧＬ（ＧＬ
１、ＧＬ２）の間にはストレージ線ＳＴＬが形成されて
いる。このストレージ線ＳＴＬは第１の基板ＳＵＢ１の
表示領域に関して上下に二つの群に分割され、下側の群
は左側に設けられた共通線Ｂ３で駆動回路実装領域ＢＲ
に有する給電パッドＰ−ＰＡＤ２に、上側の群は右側に
設けられた共通線Ｂ２で駆動回路実装領域ＢＲに有する
給電パッドＰ−ＰＡＤ３に接続されている。
【００４７】ストレージ線ＳＴＬには給電パッドＰ−Ｐ
ＡＤ２とＰ−ＰＡＤ３で給電がなされる。また、対向電
極接続パッドＣ−ＰＡＤ１とＣ−ＰＡＤ２は対向電極で
接続されているので、ストレージ線ＳＴＬは対向電極接
続パッドＣ−ＰＡＤ１とＣ−ＰＡＤ２および給電パッド
Ｐ−ＰＡＤ１で給電されるとも言うことができる。共通
線Ｂ１、Ｂ２の何れかに断線または抵抗増加が生じても
ストレージ線への給電は十分に行われる。
【００４８】本実施例のように構成したことにより、ス
トレージ配線パターン（ストレージ線と共通線）とゲー
ト配線パターン（ゲート線とゲート線引回し配線）とは
基板の平面上で交差する箇所がない。したがって、スト
レージ線ＳＴＬとゲート線ＧＬを同層で形成できる。ま
た、別層で形成した場合であっても、互いに乗り越える
部分を有しないことで断線不良の発生は考慮する必要は
ない。また、ストレージ線ＳＴＬとゲート線ＧＬを同層
で形成したことで、これらをアルミニウム材料を用いて
パターニングした場合に、そのヒロック発生を回避する
ための陽極化成が１プロセスで行うことができ、製造工
程の増加はない。さらに、引回し配線を含めて各配線を
表示領域ＡＲの左右に対称配置するため、表示領域ＡＲ
を液晶表示装置の中央に配置することができる。
【００４９】また、ストレージ配線パターンに電圧を印
加する給電パッドＰ−ＰＡＤ２がゲート線に関連する接
続端子（ＧＤＭ１）とデータ線に関連する接続端子（Ｄ
ＤＭ）との間に形成されており、この給電パッドＰ−Ｐ
ＡＤ２から給電が可能となっている。従って、本実施例
のようにストレージ配線パターンが２つに分離されて形
成されている場合でも給電が可能になる。尚、ゲートド
ライバＧＤＲ１、ＧＤＲ２とデータドライバＤＤＲを１
チップにするなどして１つの回路としても良い。これら
の説明はこれ以降の実施例についても同様である。
【００５０】このように、本実施例により、製造プロセ
スの増加がなく信頼性が高いストレージ線方式の液晶表
示装置を提供することができる。
【００５１】図２は本発明の液晶表示装置の第２実施例
を模式的に説明する平面図である。図１と同一符号は同
一機能部分に対応する。本実施例は、前記した第１実施
例における駆動回路実装領域ＢＲにはデータドライバＤ
ＤＲのみを実装し、ゲートドライバは図示しないフレキ
シブルプリント基板側に搭載した場合の構成例である。
表示領域ＡＲに設けるデータ線ＤＬ、ゲート線ＧＬ、ス
トレージ線ＳＴＬの配置は第１実施例と同様であるので
繰り返しの説明はしない。
【００５２】本実施例では、ゲート線引回し配線ＧＬＬ
１、ＧＬＬ２は駆動回路実装領域ＢＲに設けたゲート端
子ＧＴＭ１、ＧＴＭ２に直接接続されている。ゲート端
子ＧＴＭ１、ＧＴＭ２は図示しないフレキシブルプリン
ト基板に搭載したゲートドライバ（図１におけるＧＤＲ
１、ＧＤＲ２と同様のもの）の出力端子に接続され、ゲ
ート線ＧＬ１、ＧＬ２にゲート線駆動電圧を供給する。
したがって、駆動回路実装領域ＢＲに設ける各種配線や
パッドの面積を大きく形成できる。
【００５３】本実施例のように構成したことにより、第
１実施例と同様にストレージ配線パターンとゲート配線
パターンとは基板の平面上で交差する箇所がなく、スト
レージ線ＳＴＬとゲート線ＧＬを同層で形成できる。ま
た、別層で形成した場合であっても、互いに乗り越える
部分を有しないことで断線不良の発生は考慮する必要は
ない。また、ストレージ線ＳＴＬとゲート線ＧＬを同層
で形成したことで、これらをアルミニウム材料でパター
ニングした後のヒロック発生を回避するための陽極化成
を１プロセスで行うことができ、製造工程の増加はな
い。さらに、引回し配線を含めて各配線を表示領域ＡＲ
の左右に対称配置するため、表示領域ＡＲを液晶表示装
置の中央に配置することができる。
【００５４】また、ストレージ配線パターンに電圧を印
加する給電パッドＰ−ＰＡＤ２がゲート線に関連する接
続端子（図１とは異なり、ここではＧＴＭ１）とデータ
線に関連する接続端子（ＤＤＭ）との間に形成されてお
り、この給電パッドＰ−ＰＡＤ２から給電が可能となっ
ている。なお、データドライバも基板ＳＵＢ１以外に設
け、データ線に関連する接続端子として基板ＳＵＢ１上
にデータ線ＤＬにデータ線駆動電圧を供給するデータ端
子を設け、これをデータドライバの出力に接続しても良
い。これらの説明はこれ以降の実施例についても同様で
ある。
【００５５】このように、本実施例により、第１実施例
と同様に、製造プロセスの増加がなく信頼性が高いスト
レージ線方式の液晶表示装置を提供することができる。
【００５６】図３は本発明の液晶表示装置の第３実施例
を模式的に説明する平面図である。図１および図２と同
一参照符号は同一機能部分に対応する。この液晶表示装
置は、図１あるいは図２に示したゲート線の配置に代え
て、ゲートドライバＧＤＲ１とＧＤＲ２で駆動される各
群のゲート線を表示領域ＡＲに対して左右両側から交互
に延在させたものである。このゲート線の配置に伴い、
上下２つの群に分割したストレージ線ＳＴＬを１本のゲ
ート線を挟んだ２本毎に共通線Ｂ２またはＢ３で接続し
た。
【００５７】すなわち、上側の群は共通線Ｂ２で対向電
極接続パッドＣ−ＰＡＤ２を通して給電パッドＰ−ＰＡ
Ｄ３から給電し、下側の群は給電パッドＰ−ＰＡＤ２か
ら共通線Ｂ３で給電パッドＰ−ＰＡＤ２から給電する構
成とした。なお、共通線Ｂ２を対向電極接続パッドＣ−
ＰＡＤ２を介さずに給電パッドＰ−ＰＡＤ３に接続する
こともできる。
【００５８】本実施例のように、複数のストレージ線Ｓ
ＴＬの少なくとも一部は、左辺側の額縁領域の共通線と
右辺側の額縁領域の共通線とを接続することで、配線の
乗り越えのないパターンを形成できる。尚、本実施例で
は、ストレージ配線パターンを左右両側の共通線の間を
蛇行するパターンに形成している。本実施例ではストレ
ージ線ＳＴＬを２本一組にして蛇行させているが、３本
以上を１組にして蛇行させるパターンとしても良い。こ
れらの説明はこれ以降の実施例についても同様である。
【００５９】本実施例のように構成したことにより、第
１実施例および第２実施例と同様にストレージ配線パタ
ーンとゲート配線パターンとは基板の平面上で交差する
箇所がなく、ストレージ線ＳＴＬとゲート線ＧＬを同層
で形成できる。また、別層で形成した場合であっても、
互いに乗り越える部分を有しないことで断線不良の発生
は考慮する必要はない。また、ストレージ線ＳＴＬとゲ
ート線ＧＬを同層で形成したことで、これらをアルミニ
ウム材料でパターニングした後のヒロック発生を回避す
るための陽極化成が１プロセスで行うことができ、製造
工程の増加はない。さらに、引回し配線を含めて各配線
を表示領域ＡＲの左右に対称配置するため、表示領域Ａ
Ｒを液晶表示装置の中央に配置することができる。
【００６０】本実施例により、第１実施例および第２実
施例と同様に、製造プロセスの増加がなく信頼性が高い
ストレージ線方式の液晶表示装置を提供することができ
る。
【００６１】図４は本発明の液晶表示装置の第４実施例
を模式的に説明する平面図である。図３と同一符号は同
一機能部分に対応する。本実施例は、前記した第３実施
例における駆動回路実装領域ＢＲにはデータドライバＤ
ＤＲのみを実装し、ゲートドライバは図示しないフレキ
シブルプリント基板側に搭載した場合の構成例である。
表示領域ＡＲに設けるデータ線ＤＬ、ゲート線ＧＬ、ス
トレージ線ＳＴＬの配置は第３実施例と同様であるので
繰り返しの説明はしない。
【００６２】本実施例では、ゲート線引回し配線ＧＬＬ
１、ＧＬＬ２は駆動回路実装領域ＢＲに設けたゲート端
子ＧＴＭ１、ＧＴＭ２に直接接続されている。ゲート端
子ＧＴＭ１、ＧＴＭ２は図示しないフレキシブルプリン
ト基板に搭載したゲートドライバ（図１におけるＧＤＲ
１、ＧＤＲ２と同様のもの）の出力端子に接続され、ゲ
ート線ＧＬ１、ＧＬ２にゲート線駆動電圧を供給する。
したがって、駆動回路実装領域ＢＲに設ける各種配線や
パッドの面積を大きく形成できる。
【００６３】本実施例のように構成したことにより、第
３実施例と同様にストレージ配線パターンとゲート配線
パターンとは基板の平面上で交差する箇所がなく、スト
レージ線ＳＴＬとゲート線ＧＬを同層で形成できる。ま
た、別層で形成した場合であっても、互いに乗り越える
部分を有しないことで断線不良の発生は考慮する必要は
ない。また、ストレージ線ＳＴＬとゲート線ＧＬを同層
で形成したことで、これらをアルミニウム材料でパター
ニングした後のヒロック発生を回避するための陽極化成
が１プロセスで行うことができ、製造工程の増加はな
い。さらに、引回し配線を含めて各配線を表示領域ＡＲ
の左右に対称配置するため、表示領域ＡＲを液晶表示装
置の中央に配置することができる。
【００６４】このように、本実施例により、第１〜第３
実施例と同様に、製造プロセスの増加がなく信頼性が高
いストレージ線方式の液晶表示装置を提供することがで
きる。
【００６５】図５は本発明の液晶表示装置の第５実施例
における配線配置を説明する模式図である。図１及び図
２と同一符号は同一機能部分に対応する。前記第１実施
例および第２実施例の液晶表示装置では、表示領域ＡＲ
の上下で複数の群に分割したストレージ線ＳＴＬは当該
表示領域ＡＲ内では物理的に独立したものとされてい
た。本実施例では、第１の群のゲート線ＧＬ１に対応し
て分割されたストレージ線ＳＴＬの群の共通線Ｂ４と第
２の群のゲート線ＧＬ２に対応して分割されたストレー
ジ線ＳＴＬの群の共通線Ｂ３とを表示領域ＡＲ内でスト
レージ線ＳＴＬの両端につないで物理的に接続した。
尚、共通線Ｂ４は共通線Ｂ２で代用しても良い。但し、
配線は交差しないようにする。これ以降の実施例につい
ても同様である。
【００６６】このように分割した群のストレージ線ＳＴ
Ｌを接続したことにより、前記した各実施例の効果に加
え、一方の給電路に接続不良が起こったりした場合の給
電も確保され、また、両端給電となることで、ストレー
ジ線ＳＴＬに供給される電圧波形の鈍りを抑制すること
ができる。これにより、信頼性が高いストレージ線方式
の液晶表示装置を提供することができる。
【００６７】本実施例のように、複数のストレージ線Ｓ
ＴＬの少なくとも一部を用いて、左辺側の額縁領域の共
通線と右辺側の額縁領域の共通線とを接続することで、
配線の乗り越えのないパターンを形成できる。また、本
実施例のようにストレージ配線パターンを一体に形成し
た場合は、必ずしも両端給電とする必要はなく、例えば
給電パッドＰ−ＰＡＤ２のみから給電しても良い。これ
らの説明はこれ以降の実施例についても同様である。
【００６８】図６は本発明の液晶表示装置の第６実施例
における配線配置を説明する模式図である。図５と同一
符号は同一機能部分に対応する。本実施例は前記第１実
施例および第２実施例の液晶表示装置におけるストレー
ジ線ＳＴＬが表示領域ＡＲの上下で複数の群に分割さ
れ、且つ当該表示領域ＡＲ内で物理的に独立したものと
されていたが、本実施例も第５実施例と同様に、第１の
群のゲート線ＧＬ１に対応して分割されたストレージ線
ＳＴＬの群の共通線Ｂ４と第２の群のゲート線ＧＬ２に
対応して分割されたストレージ線ＳＴＬの群の共通線Ｂ
３とを表示領域ＡＲ内でストレージ線ＳＴＬの両端につ
ないで物理的に接続した。そして、第２の群のゲート線
ＧＬ２に対応して分割されたストレージ線ＳＴＬの群の
共通線Ｂ３には給電パッドを設けていない。したがっ
て、これらのストレージ線ＳＴＬについても、給電パッ
ドＰ−ＰＡＤ３から給電される。
【００６９】本実施例によれば、駆動回路実装領域ＢＲ
に設けるパッドの数を削減でき、当該駆動回路実装領域
ＢＲのスペースを有効に利用して信頼性が高いストレー
ジ線方式の液晶表示装置を提供することができる。
【００７０】図７は本発明の液晶表示装置の第７実施例
における配線配置を説明する模式図である。図５および
図６と同一符号は同一機能部分に対応する。前記第３実
施例または第４実施例の液晶表示装置においては、スト
レージ線ＳＴＬが表示領域ＡＲの上下で複数の群に分割
され、且つ当該表示領域ＡＲ内で物理的に独立したもの
とされていたが、本実施例では、これらを物理的に接続
した。
【００７１】このように分割した群のストレージ線ＳＴ
Ｌを接続したことにより、前記した第５実施例同様に、
一方の給電路に接続不良が起こったりした場合の給電も
確保される。また、両端給電となることで、ストレージ
線ＳＴＬに供給される電圧波形の鈍りを抑制することが
でき、信頼性が高いストレージ線方式の液晶表示装置を
提供することができる。
【００７２】図８は本発明の液晶表示装置の第８実施例
における配線配置を説明する模式図である。図７と同一
符号は同一機能部分に対応する。本実施例は図７におけ
るストレージ線ＳＴＬの共通線Ｂ３およびＢ４をそれぞ
れ接続する橋絡線ＢＣＬ１、ＢＣＬ２を設けたものであ
る。この橋絡線ＢＣＬ１、ＢＣＬ２はゲート線ＧＬとス
トレージ線ＳＴＬの上層に絶縁層を介して設けられる。
絶縁層の共通線Ｂ３，Ｂ４の位置にはコンタクトホール
が設けられる。したがって、橋絡線ＢＣＬ１、ＢＣＬ２
を形成するためのプロセスは増加するが、ストレージ線
ＳＴＬへの給電を確実にすることができ、さらに信頼性
を増加した液晶表示装置を提供できる。データ線ＤＬと
同層で形成した場合はプロセスの増加もない。
【００７３】図９は本発明の液晶表示装置の第９実施例
における配線配置を説明する模式図である。本実施例は
前記第７実施例における給電パッドＰ−ＰＡＤ２を除去
し第６実施例と同様にストレージ線ＳＴＬへは給電パッ
ドＰ−ＰＡＤ３を介して給電するように構成したもので
ある。
【００７４】本実施例によれば、駆動回路実装領域ＢＲ
に設けるパッドの数を削減でき、当該駆動回路実装領域
ＢＲのスペースを有効に利用して信頼性が高いストレー
ジ線方式の液晶表示装置を提供することができる。
【００７５】図１０は本発明の液晶表示装置の第１０実
施例における配線配置を説明する模式図である。本実施
例は前記第９実施例に第８実施例で説明した橋絡線ＢＣ
Ｌ１、ＢＣＬ２を設けたものである。この橋絡線ＢＣＬ
１、ＢＣＬ２も図８と同様にゲート線ＧＬとストレージ
線ＳＴＬの上層に絶縁層を介して設けられる。絶縁層の
共通線Ｂ３，Ｂ４の位置にはコンタクトホールが設けら
れる。したがって、橋絡線ＢＣＬ１、ＢＣＬ２を形成す
るためのプロセスは増加するが、ストレージ線ＳＴＬへ
の給電を確実にすることができ、さらに信頼性を増加し
た液晶表示装置を提供できる。データ線ＤＬと同層で形
成した場合はプロセスの増加はない。他の構成と効果は
第９実施例と同様である。
【００７６】図１１は本発明の液晶表示装置の第１１実
施例を模式的に説明する平面図であり、図１の実施例の
変形例に相当し、駆動回路実装領域ＢＲにはデータ線駆
動回路ＤＤＲと２個のゲート線駆動回路ＧＤＲ１、ＧＤ
Ｒ２が実装された構成である。図中、前記した各実施例
と同一参照符号は同一機能部分に対応する。前記の図
１、図２、あるいは図５、図６の構成、すなわち、スト
レージ線を有効領域の上下で２つの群に分割した構成の
液晶表示装置では、当該配線の給電抵抗に差が起こる場
合がある。例えば、給電パッドＰ−ＰＡＤ２と共通線Ｂ
３とをつなぐ配線の一部が細い場合などである。この抵
抗差に起因した電圧の差で上下のストレージ線に接続す
る画面上下の画素の間で輝度に差が生じ、画質を劣化さ
せる。
【００７７】図１１の基本的な配線構造は図１と同様で
ある。この液晶表示装置では、図１１に向かって表示領
域ＡＲの左側の額縁領域に、多数のゲート線引き回し配
線ＧＬＬ１を有し、その両側に対向電極接続パッドＣ−
ＰＡＤ１を給電パッドＰ−ＰＡＤ１に接続する共通線Ｂ
１、下側のストレージ線ＳＴＬを共通に接続する共通線
Ｂ３が配線されている。したがって、共通線Ｂ１の配線
面積は図１１に向かって表示領域ＡＲの右側の額縁領域
に設けた共通線Ｂ１に比べて充分な配線幅を確保するこ
とが難しい。その結果、上記したような画面上下の画素
の間で輝度に差が生じる。
【００７８】本実施例では、対向電極接続パッドＣ−Ｐ
ＡＤ１を給電パッドＰ−ＰＡＤ１に接続する共通線Ｂ１
と下側のストレージ線ＳＴＬを共通に接続する共通線Ｂ
３とを補助共通線ＣＢＬで電気的に接続した。この場
合、共通線Ｂ１は給電配線とも言うことができる。対向
電極接続パッドＣ−ＰＡＤ１は第２の基板ＳＵＢ２に有
する対向電極を介して表示領域ＡＲの右側の給電パッド
Ｐ−ＰＡＤ３に接続している。これにより、共通線Ｂ１
につながる下側のストレージ線ＳＴＬの電位は上側のス
トレージ線ＳＴＬと同等なものとなる。尚、補助共通線
ＣＢＬはストレージ配線パターンの構成要素には入らな
いと定義する。したがって、ゲート配線パターンとスト
レージ配線パターンとは交差していない。
【００７９】図１２は図１１のＢ−Ｂ’線に沿った補助
共通線部分の断面図である。補助共通線ＣＢＬはゲート
線引き回し配線ＧＬＬ１を跨いで共通線Ｂ１とＢ３に電
気的に接続する。ゲート線引き回し配線ＧＬＬ１との間
はゲート絶縁層ＧＩで絶縁されている。この補助共通線
ＣＢＬは独立した導体で形成してもよいが、データ線Ｄ
Ｌと同一の導電材料で形成するのが好適であり、データ
線ＤＬのパターニング工程で同時に形成できる。すなわ
ち、ゲート線やゲート線引き回し配線ＧＬＬ１の形成
後、ゲート絶縁層ＧＩを被覆し、共通線Ｂ１とＢ３の接
続部分のゲート絶縁層ＧＩにコンタクトホールを設け、
データ線ＤＬのパターニング時に共通線Ｂ１とＢ３に橋
絡した補助共通線ＣＢＬを形成する。ゲート配線パター
ンとストレージ配線パターンは、互いに同じ材料で同層
に形成するのが望ましい。
【００８０】本実施例により、上下のストレージ線に給
電する共通線Ｂ２とＢ３の抵抗差による電圧差が緩和さ
れ、これら上下のストレージ線につながる画素の輝度差
が緩和され、画質の向上を図ることができる。また、上
側のストレージ線と下側のストレージ線を図のＰ点で接
続してもよい。また、この構成としたことで、駆動回路
実装領域に設けた給電パッドＰ−ＰＡＤ２は省略しても
よく、外部回路に接続するための端子スペースの配置裕
度を大きくすることもできる。
【００８１】図１３は本発明の液晶表示装置の第１２実
施例を模式的に説明する平面図であり、図２の実施例の
変形例に相当し、図１１と同様の課題を解消するもので
ある。図中、前記した各実施例と同一参照符号は同一機
能部分に対応する。
【００８２】図１３の基本的な配線構造は図２と同様で
あるが、図２と同様に駆動回路実装領域にはデータ線駆
動回路ＤＤＲのみが実装された構成である。この液晶表
示装置でも、図１３に向かって表示領域ＡＲの左側の額
縁領域に、多数のゲート線引き回し配線ＧＬＬ１を有
し、その両側に対向電極接続パッドＣ−ＰＡＤ１を給電
パッドＰ−ＰＡＤ１に接続する共通線Ｂ１、下側のスト
レージ線ＳＴＬを共通に接続する共通線Ｂ３が配線され
ている。したがって、共通線Ｂ１の配線面積は図１３に
向かって表示領域ＡＲの右側の額縁領域に設けた共通線
Ｂ１に比べて充分な配線幅を確保することが難しい。そ
の結果、上記したような画面上下の画素の間で輝度に差
が生じる。
【００８３】本実施例では、対向電極接続パッドＣ−Ｐ
ＡＤ１を給電パッドＰ−ＰＡＤ１に接続する共通線Ｂ１
と下側のストレージ線ＳＴＬを共通に接続する共通線Ｂ
３とを補助共通線ＣＢＬで電気的に接続した。対向電極
接続パッドＣ−ＰＡＤ１は第２の基板ＳＵＢ２に有する
対向電極を介して表示領域ＡＲの右側の給電パッドＰ−
ＰＡＤ３に接続している。これにより、共通線Ｂ１につ
ながる下側のストレージ線ＳＴＬの電位は上側のストレ
ージ線ＳＴＬと同等なものとなる。図１３の補助共通線
ＣＢＬのＢ−Ｂ’線に沿った断面構造は図１２と同様で
ある。また、他の構成および効果は図１１と同様であ
る。
【００８４】図１４は本発明の液晶表示装置の第１の基
板における一画素付近の構成例を模式的に説明する平面
図である。図中、参照符号ＤＬはデータ線、ＧＬはゲー
ト線、ＳＴＬはストレージ線、ＩＴＯは画素電極、ＴＦ
Ｔは薄膜トランジスタ、Ｃｓｔｇは蓄積容量を示す。二
本のデータ線ＤＬと二本のゲート線ＧＬで囲まれた領域
に画素が構成される。この画素は薄膜トランジスタＴＦ
Ｔで駆動される上記の画素電極ＩＴＯと図示しない第２
の基板に設けた対向電極を有する。
【００８５】ゲート線ＧＬに近接して且つ平行にストレ
ージ線ＳＴＬは形成されており、このストレージ線ＳＴ
Ｌと画素電極ＩＴＯの重畳部分で蓄積容量Ｃｓｔｇが形
成される。図１４では、蓄積容量Ｃｓｔｇを形成するた
めのストレージ線ＳＴＬの幅を画素内で拡大してある
が、必ずしもこのような拡大は必要とするものではな
く、ストレージ線ＳＴＬと画素電極ＩＴＯの間に有する
誘電体（絶縁層）の特性によっては、ストレージ線ＳＴ
Ｌをストレートに形成することができる。
【００８６】また、この蓄積容量Ｃｓｔｇの形成位置も
図示した部分に限るものではなく、例えば反射型、部分
反射型、あるいは半透過型の液晶表示装置など、透過型
液晶表示装置に要する開口率を考慮する必要がないもの
では、画素の中央部にストレージ線を通過させるように
してもよい。ストレージ線ＳＴＬは前記図１〜図１３で
説明したような配置で形成される。尚、図１４では半導
体層ＳＩなどの図示は省略してある。
【００８７】図１５は図１４のＡ−Ａ’線の沿った第１
の基板の断面図である。図１４と同一参照符号は同一機
能部分に対応する。図中、ＳＵＢ１は第１の基板で、こ
の第１の基板ＳＵＢ１上にゲート線から延長したゲート
電極Ｇとストレージ線ＳＴＬが形成されている。ゲート
電極Ｇとストレージ線ＳＴＬはゲート絶縁層ＧＩ（例え
ば、ＳｉＮ）で被覆されており、ゲート電極Ｇ上に半導
体層ＳＩ、ドレイン電極ＳＤ１およびソース電極ＳＤ２
からなる薄膜トランジスタＴＦＴが形成されている。な
お、ゲート線を含めたゲート電極Ｇとストレージ線ＳＴ
Ｌの表面には陽極化成で成膜した酸化膜ＡＯを有する。
なお、半導体層ＳＩはアモルファスシリコン（ａ−Ｓ
ｉ）でも、あるいはポリシリコン（ｐ−Ｓｉ）であって
もよく、それぞれの特性に合わせた薄膜トランジスタ構
造とするが、ここではａ−Ｓｉとした。
【００８８】薄膜トランジスタＴＦＴを含めたゲート絶
縁層ＧＩ上には画素領域の全面にわたってパッシベーシ
ョン層ＰＡＳを有し、このパッシベーション層ＰＡＳの
上に画素電極ＩＴＯが形成されている。この構成は、所
謂透過型の液晶表示装置であるため、画素電極として透
明導電膜を用いている。画素電極ＩＴＯはパッシベーシ
ョン層ＰＡＳに開けたスルーホールを通してソース電極
ＳＤ２に接続されている。また、この画素電極ＩＴＯは
ストレージ線ＳＴＬの上層に延びており、当該ストレー
ジ線ＳＴＬと共に蓄積容量Ｃstg を形成している。
【００８９】図１６は他の構造の液晶表示装置に本発明
を適用した場合の図１４のＡ−Ａ’線に沿った第１の基
板の断面に相当する断面図である。図１５と同一参照符
号は同一機能部分に対応する。図１６では、画素領域に
はパッシベーション層ＰＡＳ及びスルーホールを有して
いない。他の構成と効果は図１５と同様である。
【００９０】図１７は本発明の液晶表示装置の第１の基
板における一画素付近の他の構成例を模式的に説明する
平面図である。図１７においても、半導体層ＳＩなどの
図示を省略してある。また、図１８は図１７のＡ−Ａ’
線に沿った第１基板の断面図を示す。この液晶表示装置
は、所謂部分透過型であり、図１４〜図１６で説明した
画素構造において、ゲート絶縁層ＧＩを覆うパッシベー
ション層を第１のパッシベーション層ＰＡＳ１としたと
き、画素電極の上層に第２のパッシベーション層ＰＡＳ
２を介して反射電極ＲＦを形成したものである。尚、第
２のパッシベーション層ＰＡＳ２はなくてもかまわな
い。
【００９１】反射電極ＲＦは金属薄膜を好適とし、画素
領域の一部を下層にある第２のパッシベーション層ＰＡ
Ｓ２と共に除去して反射電極ＲＦに開口ＴＰを設けてあ
る。第１の基板ＳＵＢ１の背面側からの光（外光、ある
いはバックライトからの光）を第２の基板方向に透過さ
せるようにしてある。反射型として機能する場合は、第
２の基板側から入射する外光（あるいは、所謂フロント
ライトの光）を反射電極ＲＦで反射させて第２の基板側
に出射して画像表示を行う。
【００９２】一方、部分反射型として機能する場合は、
第１の基板ＳＵＢ１の背面側からの光を上記反射電極Ｒ
Ｆの開口ＴＰから第２の基板側に出射させると共に、第
２の基板側から入射する光を反射電極ＲＦで反射させて
第２の基板方向に出射させる。
【００９３】反射電極ＲＦは図１７、図１８に示したよ
うに、ストレージ線ＳＴＬ上で隣接する画素の反射電極
との間にスリットＳを位置させている。ドレイン線ＤＬ
上でも同様に隣接する反射電極との間にスリットＳを位
置させている。このような配置とすることにより、透過
型の表示を行う際の隣接画素との境界におけるバックラ
イトからの光の光漏れを防止して良好なコントラストを
得ることができる。
【００９４】図１９はさらに他の構造の液晶表示装置に
本発明を適用した場合の図１７のＡ−Ａ’線に沿った第
１の基板の断面に相当する断面図である。図１７と同一
参照符号は同一機能部分に対応する。図１９では、画素
領域にはパッシベーション層ＰＡＳを有せずに画素電極
ＩＴＯを第１の基板ＳＵＢ１に直接形成している。反射
電極ＲＦの下層に形成したパッシベーション層ＰＡＳ
は、当該画素領域で除去されている。他の構成および効
果はパッシベーション層ＰＡＳ２が無いことを除いて図
１７および図１８と同様である。
【００９５】なお、上記した各種の形式の液晶表示装置
の他に、図１４〜図１６の透明導電膜で形成した画素電
極ＩＴＯの代わりに、金属膜などで形成した反射電極Ｒ
Ｆとすることにより、反射型の液晶表示装置とすること
もできる。さらに、画素電極を半透明な反射電極で形成
して半透過型の液晶表示装置を構成することもできる。
さらに、本発明は、上記した携帯端末等に用いる比較的
小型の液晶表示装置に限るものではなく、ノートパソコ
ンや他のモニター用に表示デバイスとしての液晶表示装
置にも同様に適用できることは言うまでもない。また、
液晶表示装置に限らず、例えば、有機ＥＬディスプレイ
などの他の型式の表示装置にも適用できる。
【００９６】
【発明の効果】以上実施例で詳細に説明したように、本
発明によれば、ゲート配線パターンとストレージ配線パ
ターンとが重ならない構成となり、配線の乗り越えのな
いパターンを形成できる。そして、ストレージ線を表示
領域の上下の群に分割した場合でも、表示領域の全域に
おいて輝度差を緩和でき、高品質の表示を得ることが可
能な表示装置を提供することができる。
【００９７】
【図面の簡単な説明】
【図１】本発明の液晶表示装置の第１実施例を模式的に
説明する平面図である。
【図２】本発明の液晶表示装置の第２実施例を模式的に
説明する平面図である。
【図３】本発明の液晶表示装置の第３実施例を模式的に
説明する平面図である。
【図４】本発明の液晶表示装置の第４実施例を模式的に
説明する平面図である。
【図５】本発明の液晶表示装置の第５実施例における配
線配置を説明する模式図である。
【図６】本発明の液晶表示装置の第６実施例における配
線配置を説明する模式図である。
【図７】本発明の液晶表示装置の第７実施例における配
線配置を説明する模式図である。
【図８】本発明の液晶表示装置の第８実施例における配
線配置を説明する模式図である。
【図９】本発明の液晶表示装置の第９実施例における配
線配置を説明する模式図である。
【図１０】本発明の液晶表示装置の第１０実施例におけ
る配線配置を説明する模式図である。
【図１１】本発明の液晶表示装置の第１１実施例を模式
的に説明する平面図である。
【図１２】図１１のＢ−Ｂ’線に沿った補助共通線部分
の断面図である。
【図１３】本発明の液晶表示装置の第１２実施例を模式
的に説明する平面図である。
【図１４】本発明の液晶表示装置の第１の基板における
一画素付近の構成例を模式的に説明する平面図である。
【図１５】図１４のＡ−Ａ’線の沿った第１の基板の断
面図である。
【図１６】他の構造の液晶表示装置に本発明を適用した
場合の図１４のＡ−Ａ’線に沿った第１の基板の断面に
相当する断面図である。
【図１７】本発明の液晶表示装置の第１の基板における
一画素付近の他の構成例を模式的に説明する平面図であ
る。
【図１８】図１７のＡ−Ａ’線に沿った第１基板の断面
図である。
【図１９】さらに他の構造の液晶表示装置に本発明を適
用した場合の図１７のＡ−Ａ’線に沿った第１の基板の
断面に相当する断面図である。
【符号の説明】
ＳＵＢ１・・・・第１の基板、ＳＵＢ２・・・・第２の
基板、ＡＲ・・・・表示領域、ＳＬ・・・・シール材、
ＩＮＪ・・・・液晶封入口、ＤＤＲ・・・・データ線駆
動回路、ＧＤＲ，ＧＤＲ１，ＧＤＲ２・・・・ゲート線
駆動回路、ＤＤＭ，ＧＤＭ１，ＧＤＭ２・・・・入力端
子、Ｐ−ＰＡＤ１、Ｐ−ＰＡＤ２、Ｐ−ＰＡＤ３・・・
・給電パッド、ＢＲ・・・・駆動回路実装領域、ＤＬ・
・・・データ線、ＧＬ，ＧＬ１，ＧＬ２・・・・ゲート
線、ＧＬＬ１，ＧＬＬ２・・・・ゲート線引回し配線、
Ｃ−ＰＡＤ１，Ｃ−ＰＡＤ２・・・・対向電極接続パッ
ド、ＳＴＬ・・・・ストレージ線、Ｂ１，Ｂ２，Ｂ３・
・・・共通線、Ｐ−ＰＡＤ１，Ｐ−ＰＡＤ２，Ｐ−ＰＡ
Ｄ３・・・・給電パッド。
フロントページの続き Ｆターム(参考） 2H092 GA33 JA24 JB23 JB32 JB69 MA17 NA27 NA29 5C094 AA03 BA03 BA43 CA19 DA14 DA15 DB01 DB02 DB03 DB04 DB10 EA04 EA07

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】表示領域と前記表示領域の外側に前記表示
    領域を囲む額縁領域とを有する基板と、 前記基板の前記表示領域に、第１の方向に延在し前記第
    １の方向に直交する第２の方向に並設された複数のデー
    タ線と、 前記基板の前記表示領域に、前記第２の方向に延在し、
    前記第１の方向に並設された複数のゲート線と、 前記データ線と前記ゲート線の交点近傍に設けられたス
    イッチング素子と、 隣接する前記データ線及び隣接する前記ゲート線で囲ま
    れる領域に形成された画素電極と、 前記基板の前記表示領域に、前記第１の方向に延在し、
    前記第２の方向に前記ゲート線と交互に並設され、前記
    画素電極との間で蓄積容量を形成する複数のストレージ
    線とを備えた表示装置であって、 前記基板は、第１の辺に設けられ、外部の回路と接続さ
    れる複数の接続端子と、前記第１の辺に隣接する第２及
    び第３の辺側の額縁領域のそれぞれに設けられ、前記複
    数のゲート線を前記第１の辺の方向に引き出す第１及び
    第２のゲート線引き回し配線と、第２及び第３の辺側の
    額縁領域のそれぞれに設けられ、前記複数のストレージ
    線同士を接続する第１及び第２の共通線とを備え、 前記複数のゲート線と前記第１及び第２のゲート線引き
    回し配線とで構成されるゲート配線パターンと、前記複
    数のストレージ線と前記第１及び第２の共通線とで構成
    されるストレージ配線パターンとが交差しない配線パタ
    ーンに形成されていることを特徴とする表示装置。
  2. 【請求項２】前記ストレージ線は、前記第１の辺に近い
    群と、前記第１の辺から遠い群とに分けられ、 前記第１の辺に近い群は前記第１の共通線に接続され、 前記第１の辺から遠い群は前記第２の共通線に接続され
    ていることを特徴とする請求項１に記載の表示装置。
  3. 【請求項３】前記複数のストレージ線の少なくとも一部
    は、前記第１の共通線と前記第２の共通線とを接続して
    いることを特徴とする請求項１又は２に記載の表示装
    置。
  4. 【請求項４】前記ストレージ配線パターンは、前記第１
    及び第２の共通線の間を蛇行するパターンに形成されて
    いることを特徴とする請求項１に記載の表示装置。
  5. 【請求項５】前記第１の共通線が複数形成されていると
    ともに、前記第１の共通線に重なる位置にコンタクトホ
    ールを有する絶縁層と、前記第１の共通線に重なる位置
    に前記絶縁層を介して形成され、前記複数の第１の共通
    線同士を接続する第１の橋絡線とを備え、 前記第２の共通線が複数形成されているとともに、前記
    第２の共通線に重なる位置にコンタクトホールを有する
    絶縁層と、前記第２の共通線に重なる位置に前記絶縁層
    を介して形成され、前記複数の第２の共通線同士を接続
    する第２の橋絡線とを備えることを特徴とする請求項４
    に記載の表示装置。
  6. 【請求項６】前記複数の接続端子は前記ストレージ配線
    パターンに電圧を印加する給電パッドを有することを特
    徴とする請求項１から５の何れかに記載の表示装置。
  7. 【請求項７】前記複数のゲート線と前記複数のストレー
    ジ線とが同じ材料で同層に形成されていることを特徴と
    する請求項１から６の何れかに記載の表示装置。
  8. 【請求項８】前記基板に対向する対向基板と、前記基板
    と前記対向基板に挟持される液晶層とを備えることを特
    徴とする請求項１から７の何れかに記載の表示装置。
  9. 【請求項９】表示領域と前記表示領域の外側に前記表示
    領域を囲む額縁領域とを有する基板と、 前記基板の前記表示領域に、第１の方向に延在し前記第
    １の方向に直交する第２の方向に並設された複数のデー
    タ線と、 前記基板の前記表示領域に、前記第２の方向に延在し、
    前記第１の方向に並設された複数のゲート線と、 前記データ線と前記ゲート線の交点近傍に設けられたス
    イッチング素子と、隣接する前記データ線及び隣接する
    前記ゲート線で囲まれる領域に形成された画素電極と、 前記基板の前記表示領域に、前記第１の方向に延在し、
    前記第２の方向に前記ゲート線と交互に並設され、前記
    画素電極との間で蓄積容量を形成する複数のストレージ
    線とを備えた表示装置であって、 前記基板は、第１の辺に設けられ、外部の回路と接続さ
    れる複数の接続端子と、 前記第１の辺に隣接する第２及び第３の辺側の額縁領域
    のそれぞれに設けられ、前記複数のゲート線を前記第１
    の辺の方向に引き出す第１及び第２のゲート線引き回し
    配線と、第２及び第３の辺側の額縁領域のそれぞれに設
    けられ、前記複数のストレージ線同士を接続する第１及
    び第２の共通線とを備え、 前記複数のゲート線と前記第１及び第２のゲート線引き
    回し配線とで構成されるゲート配線パターンと、前記複
    数のストレージ線と前記第１及び第２の共通線とで構成
    されるストレージ配線パターンとが交差しない配線パタ
    ーンに形成され、 前記複数の接続端子は、ゲート線に関連する接続端子
    と、データ線に関連する接続端子と、前記ストレージ配
    線パターンに電圧を印加する給電パッドを有するととも
    に、 前記給電パッドは、前記ゲート線に関連する接続端子と
    前記データ線に関連する接続端子との間に形成されてい
    ることを特徴とする表示装置。
  10. 【請求項１０】前記ストレージ配線パターンは一体に形
    成され、前記給電パッドに接続されていることを特徴と
    する請求項９に記載の表示装置。
  11. 【請求項１１】前記ストレージ配線パターンは、前記給
    電パッドとは異なる位置に設けられた第２の給電パッド
    にも接続されていることを特徴とする請求項１０に記載
    の表示装置。
  12. 【請求項１２】前記ストレージ配線パターンは２つに分
    離されて形成され、一方は前記給電パッドに接続されて
    いるとともに、他方は前記給電パッドとは異なる位置に
    設けられた第２の給電パッドに接続されていることを特
    徴とする請求項９に記載の表示装置。
  13. 【請求項１３】前記基板に対向する対向基板と、前記基
    板と前記対向基板に挟持される液晶層とを備えることを
    特徴とする請求項９から１２の何れかに記載の表示装
    置。
  14. 【請求項１４】表示領域と前記表示領域の外側に前記表
    示領域を囲む額縁領域とを有する基板と、 前記基板の前記表示領域に、第１の方向に延在し前記第
    １の方向に直交する第２の方向に並設された複数のデー
    タ線と、 前記基板の前記表示領域に、前記第２の方向に延在し、
    前記第１の方向に並設された複数のゲート線と、 前記データ線と前記ゲート線の交点近傍に設けられたス
    イッチング素子と、 隣接する前記データ線及び隣接する前記ゲート線で囲ま
    れる領域に形成された画素電極と、 前記基板の前記表示領域に、前記第１の方向に延在し、
    前記第２の方向に前記ゲート線と交互に並設され、前記
    画素電極との間で蓄積容量を形成する複数のストレージ
    線とを備えた表示装置であって、 前記基板は、第１の辺に設けられ、外部の回路と接続さ
    れる複数の接続端子と、前記第１の辺に隣接する第２及
    び第３の辺側の額縁領域のそれぞれに設けられ、前記複
    数のゲート線を前記第１の辺の方向に引き出す第１及び
    第２のゲート線引き回し配線と、第２及び第３の辺側の
    額縁領域のそれぞれに設けられ、前記複数のストレージ
    線同士を接続する第１及び第２の共通線とを備え、 前記複数のゲート線と前記第１及び第２のゲート線引き
    回し配線とで構成されるゲート配線パターンと、前記複
    数のストレージ線と前記第１及び第２の共通線とで構成
    されるストレージ配線パターンとが交差しない配線パタ
    ーンに形成され、 前記第２の辺側の額縁領域に給電配線を有し、 前記第１のゲート線引き回し配線と前記第１の共通線と
    が前記第２の辺側の額縁領域に形成されているととも
    に、前記第１のゲート線引き回し配線は前記第１の共通
    線と前記給電配線との間に位置しており、 前記第１のゲート線引き回し配線と絶縁され、前記第１
    の共通線と前記給電配線とを電気的に接続する補助共通
    線を有することを特徴とする表示装置。
  15. 【請求項１５】前記ストレージ線は、前記第１の辺に近
    い群と、前記第１の辺から遠い群とに分けられ、 前記第１の辺に近い群は前記第１の共通線に接続され、 前記第１の辺から遠い群は前記第２の共通線に接続され
    ていることを特徴とする請求項１４に記載の表示装置。
  16. 【請求項１６】前記複数のストレージ線の少なくとも一
    部は、前記第１の共通線と前記第２の共通線とを接続し
    ていることを特徴とする請求項１４又は１５に記載の表
    示装置。
  17. 【請求項１７】前記複数の接続端子は前記ストレージ配
    線パターンに電圧を印加する給電パッドを有することを
    特徴とする請求項１４から１６の何れかに記載の表示装
    置。
  18. 【請求項１８】前記複数のゲート線と前記複数のストレ
    ージ線とが同じ材料で同層に形成されていることを特徴
    とする請求項１４から１７の何れかに記載の表示装置。
  19. 【請求項１９】前記基板に対向する対向基板と、前記基
    板と前記対向基板に挟持される液晶層とを備えることを
    特徴とする請求項１４から１８の何れかに記載の表示装
    置。
  20. 【請求項２０】表示領域と前記表示領域の外側に前記表
    示領域を囲む額縁領域とを有する基板と、 前記基板の前記表示領域に、第１の方向に延在し前記第
    １の方向に直交する第２の方向に並設された複数のデー
    タ線と、 前記基板の前記表示領域に、前記第２の方向に延在し、
    前記第１の方向に並設された複数のゲート線と、 前記データ線と前記ゲート線の交点近傍に設けられたス
    イッチング素子と、 隣接する前記データ線及び隣接する前記ゲート線で囲ま
    れる領域に形成された画素電極と、 前記基板の前記表示領域に、前記第１の方向に延在し、
    前記第２の方向に前記ゲート線と交互に並設され、前記
    画素電極との間で蓄積容量を形成する複数のストレージ
    線とを備えた表示装置であって、 前記基板は、第１の辺に設けられ、外部の回路と接続さ
    れる複数の接続端子と、 前記第１の辺に隣接する第２及び第３の辺側の額縁領域
    のそれぞれに設けられ、前記複数のゲート線を前記第１
    の辺の方向に引き出す第１及び第２のゲート線引き回し
    配線と、第２及び第３の辺側の額縁領域のそれぞれに設
    けられ、前記複数のストレージ線同士を接続する第１及
    び第２の共通線とを備え、 前記複数のゲート線と前記第１及び第２のゲート線引き
    回し配線とで構成されるゲート配線パターンと、前記複
    数のストレージ線と前記第１及び第２の共通線とで構成
    されるストレージ配線パターンとが交差しない配線パタ
    ーンに形成され、 前記第２の辺側の額縁領域に給電配線を有し、 前記第１のゲート線引き回し配線と前記第１の共通線と
    が前記第２の辺側の額縁領域に形成されているととも
    に、前記第１のゲート線引き回し配線は前記第１の共通
    線と前記給電配線との間に位置しており、 前記第１のゲート線引き回し配線と絶縁され、前記第１
    の共通線と前記給電配線とを電気的に接続する補助共通
    線を有し、 前記複数の接続端子は、ゲート線に関連する接続端子
    と、データ線に関連する接続端子と、前記ストレージ配
    線パターンに電圧を印加する第１の給電パッドと、前記
    給電配線に電圧を印加する第２の給電パッドとを有する
    とともに、 前記第１の給電パッドは、前記ゲート線に関連する接続
    端子と前記データ線に関連する接続端子との間に形成さ
    れており、前記ゲート線に関連する接続端子は前記第１
    の給電パッドと前記第２の給電パッドとの間に形成され
    ていることを特徴とする表示装置。
  21. 【請求項２１】前記ストレージ配線パターンは一体に形
    成され、前記第１の給電パッドに接続されていることを
    特徴とする請求項２０に記載の表示装置。
  22. 【請求項２２】前記ストレージ配線パターンは、前記第
    １及び第２の給電パッドとは異なる位置に設けられた第
    ３の給電パッドにも接続されていることを特徴とする請
    求項２１に記載の表示装置。
  23. 【請求項２３】前記ストレージ配線パターンは２つに分
    離されて形成され、一方は前記第１及び第２の給電パッ
    ドに接続されているとともに、他方は前記第１及び第２
    の給電パッドとは異なる位置に設けられた第３の給電パ
    ッドに接続されていることを特徴とする請求項２０に記
    載の表示装置。
  24. 【請求項２４】前記基板に対向する対向基板と、前記基
    板と前記対向基板に挟持される液晶層とを備えることを
    特徴とする請求項２０から２３の何れかに記載の表示装
    置。
JP2001349139A 2001-09-28 2001-11-14 表示装置 Expired - Lifetime JP3909572B2 (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2001349139A JP3909572B2 (ja) 2001-09-28 2001-11-14 表示装置
US10/235,890 US6710839B2 (en) 2001-09-28 2002-09-06 Display device
TW093108661A TWI266107B (en) 2001-09-28 2002-09-12 Display device
TW091120883A TWI223117B (en) 2001-09-28 2002-09-12 Display device
TW094126464A TWI274936B (en) 2001-09-28 2002-09-12 Display device
KR1020020058218A KR100559375B1 (ko) 2001-09-28 2002-09-25 표시장치
CNB021435251A CN1178189C (zh) 2001-09-28 2002-09-27 显示装置
CNB2004100831815A CN100370319C (zh) 2001-09-28 2002-09-27 显示装置
US10/754,557 US6912036B2 (en) 2001-09-28 2004-01-12 Display device
US11/148,165 US7002658B2 (en) 2001-09-28 2005-06-09 Display device
US11/154,566 US7164453B2 (en) 2001-09-28 2005-06-17 Display device
KR1020050059238A KR100611788B1 (ko) 2001-09-28 2005-07-01 표시장치
US11/375,126 US7471349B2 (en) 2001-09-28 2006-03-15 Display device
US12/292,331 US7821584B2 (en) 2001-09-28 2008-11-17 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001300800 2001-09-28
JP2001-300800 2001-09-28
JP2001349139A JP3909572B2 (ja) 2001-09-28 2001-11-14 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005184618A Division JP4006012B2 (ja) 2001-09-28 2005-06-24 表示装置および液晶表示装置

Publications (3)

Publication Number Publication Date
JP2003172944A true JP2003172944A (ja) 2003-06-20
JP2003172944A5 JP2003172944A5 (ja) 2005-01-27
JP3909572B2 JP3909572B2 (ja) 2007-04-25

Family

ID=26623279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001349139A Expired - Lifetime JP3909572B2 (ja) 2001-09-28 2001-11-14 表示装置

Country Status (5)

Country Link
US (6) US6710839B2 (ja)
JP (1) JP3909572B2 (ja)
KR (2) KR100559375B1 (ja)
CN (2) CN1178189C (ja)
TW (3) TWI274936B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008083702A (ja) * 2006-09-25 2008-04-10 Samsung Electronics Co Ltd 表示装置
JP2009180916A (ja) * 2008-01-30 2009-08-13 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及び表示装置
WO2009113669A1 (ja) 2008-03-14 2009-09-17 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
WO2009139290A1 (ja) 2008-05-16 2009-11-19 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP2010066542A (ja) * 2008-09-11 2010-03-25 Hitachi Displays Ltd 液晶表示装置
JP2011186216A (ja) * 2010-03-09 2011-09-22 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2013228456A (ja) * 2012-04-24 2013-11-07 Sharp Corp 液晶表示パネル及びその製造方法
JP2014095906A (ja) * 2013-12-17 2014-05-22 Japan Display Inc 表示装置及び薄膜トランジスタ基板
JP2014119754A (ja) * 2012-12-13 2014-06-30 Lg Display Co Ltd 液晶ディスプレイ装置
KR101728142B1 (ko) * 2013-07-30 2017-04-20 삼성디스플레이 주식회사 표시장치
US9651831B2 (en) 2012-01-12 2017-05-16 Seiko Epson Corporation Liquid crystal device and electronic apparatus

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
JP3959253B2 (ja) * 2001-10-02 2007-08-15 株式会社日立製作所 液晶表示装置及び携帯型表示装置
KR100923056B1 (ko) * 2002-09-16 2009-10-22 삼성전자주식회사 표시 장치 및 이의 제조방법
GB0228269D0 (en) * 2002-12-04 2003-01-08 Koninkl Philips Electronics Nv Active matrix display devices
JP3770240B2 (ja) * 2003-02-20 2006-04-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP4178090B2 (ja) * 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置
US7710739B2 (en) 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8334960B2 (en) 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR101306860B1 (ko) * 2006-11-07 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8446539B2 (en) * 2007-03-13 2013-05-21 Sharp Kabushiki Kaisha Display panel and display apparatus
KR101400384B1 (ko) * 2007-11-21 2014-05-26 엘지디스플레이 주식회사 액정표시장치
KR101571768B1 (ko) * 2008-03-03 2015-11-26 삼성디스플레이 주식회사 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판
TWI391731B (zh) * 2009-04-21 2013-04-01 Wintek Corp 平面顯示器面板
JP5404289B2 (ja) 2009-10-05 2014-01-29 株式会社ジャパンディスプレイ 表示パネル
KR101359825B1 (ko) * 2009-12-04 2014-02-07 샤프 가부시키가이샤 액정 표시 장치
KR101994971B1 (ko) 2012-05-16 2019-07-02 삼성디스플레이 주식회사 표시 장치
KR102034112B1 (ko) * 2013-06-19 2019-10-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR102081318B1 (ko) * 2013-09-23 2020-04-14 엘지디스플레이 주식회사 터치센서 내장형 액정 표시장치
TWI526980B (zh) * 2013-10-16 2016-03-21 聯詠科技股份有限公司 用於液晶顯示器之非重疊資料資料傳輸之方法以及相關傳輸電路
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
US9293102B1 (en) * 2014-10-01 2016-03-22 Apple, Inc. Display having vertical gate line extensions and minimized borders
KR102370353B1 (ko) * 2015-02-13 2022-03-07 삼성디스플레이 주식회사 디스플레이 장치
CN107407844B (zh) * 2015-03-11 2020-09-15 堺显示器制品株式会社 液晶显示面板
KR20180010370A (ko) * 2016-07-20 2018-01-31 삼성디스플레이 주식회사 디스플레이 장치
JP6815159B2 (ja) * 2016-10-14 2021-01-20 株式会社ジャパンディスプレイ 表示装置
JP2019101145A (ja) * 2017-11-30 2019-06-24 シャープ株式会社 電子デバイス

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634987A (ja) * 1992-07-15 1994-02-10 Seiko Epson Corp 液晶表示装置
JPH0943633A (ja) * 1995-07-27 1997-02-14 Hitachi Ltd 液晶表示装置
JPH10339866A (ja) * 1997-06-09 1998-12-22 Toshiba Corp 収納型液晶表示装置
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JPH11326928A (ja) * 1998-05-08 1999-11-26 Hitachi Ltd 液晶表示装置
JP2000056319A (ja) * 1998-08-03 2000-02-25 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2001066630A (ja) * 1999-08-25 2001-03-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2001147649A (ja) * 1999-11-19 2001-05-29 Fujitsu Ltd 表示装置及びその欠陥修復方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109390A (en) 1980-02-04 1981-08-29 Tokyo Shibaura Electric Co Liquid crystal matrix panel
JPS59216184A (ja) 1983-05-24 1984-12-06 三菱電機株式会社 液晶表示素子
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JP2533953B2 (ja) 1990-01-19 1996-09-11 シャープ株式会社 アクティブマトリクス基板
JPH0736061A (ja) 1993-07-26 1995-02-07 Nippondenso Co Ltd アクティブマトリックス型液晶表示装置
US5852480A (en) 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JP3792749B2 (ja) * 1995-06-02 2006-07-05 株式会社東芝 液晶表示装置
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
WO1998012597A1 (en) 1996-09-20 1998-03-26 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JPH10228033A (ja) 1997-02-17 1998-08-25 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP3006584B2 (ja) * 1998-05-14 2000-02-07 日本電気株式会社 薄膜トランジスタアレイ
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3362843B2 (ja) * 1999-12-22 2003-01-07 日本電気株式会社 液晶表示装置及びその信号送受方法並びに液晶パネル
JP3384397B2 (ja) 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634987A (ja) * 1992-07-15 1994-02-10 Seiko Epson Corp 液晶表示装置
JPH0943633A (ja) * 1995-07-27 1997-02-14 Hitachi Ltd 液晶表示装置
JPH10339866A (ja) * 1997-06-09 1998-12-22 Toshiba Corp 収納型液晶表示装置
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JPH11326928A (ja) * 1998-05-08 1999-11-26 Hitachi Ltd 液晶表示装置
JP2000056319A (ja) * 1998-08-03 2000-02-25 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2001066630A (ja) * 1999-08-25 2001-03-16 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2001147649A (ja) * 1999-11-19 2001-05-29 Fujitsu Ltd 表示装置及びその欠陥修復方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9746727B2 (en) 2006-09-25 2017-08-29 Samsung Display Co., Ltd. Display apparatus
JP2008083702A (ja) * 2006-09-25 2008-04-10 Samsung Electronics Co Ltd 表示装置
US10210837B2 (en) 2006-09-25 2019-02-19 Samsung Display Co., Ltd. Display apparatus
KR101274037B1 (ko) * 2006-09-25 2013-06-12 삼성디스플레이 주식회사 표시 장치
US10068545B2 (en) 2006-09-25 2018-09-04 Samsung Display Co., Ltd. Display apparatus
JP2009180916A (ja) * 2008-01-30 2009-08-13 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、及び表示装置
WO2009113669A1 (ja) 2008-03-14 2009-09-17 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US8653827B2 (en) 2008-03-14 2014-02-18 Sharp Kabushiki Kaisha Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
WO2009139290A1 (ja) 2008-05-16 2009-11-19 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US8582068B2 (en) 2008-05-16 2013-11-12 Sharp Kabushiki Kaisha Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device
JP2010066542A (ja) * 2008-09-11 2010-03-25 Hitachi Displays Ltd 液晶表示装置
JP2011186216A (ja) * 2010-03-09 2011-09-22 Hitachi Displays Ltd 液晶表示装置及びその製造方法
US9651831B2 (en) 2012-01-12 2017-05-16 Seiko Epson Corporation Liquid crystal device and electronic apparatus
US9933677B2 (en) 2012-01-12 2018-04-03 Seiko Epson Corporation Liquid crystal device and electronic apparatus
JP2013228456A (ja) * 2012-04-24 2013-11-07 Sharp Corp 液晶表示パネル及びその製造方法
JP2014119754A (ja) * 2012-12-13 2014-06-30 Lg Display Co Ltd 液晶ディスプレイ装置
KR101728142B1 (ko) * 2013-07-30 2017-04-20 삼성디스플레이 주식회사 표시장치
JP2014095906A (ja) * 2013-12-17 2014-05-22 Japan Display Inc 表示装置及び薄膜トランジスタ基板

Also Published As

Publication number Publication date
CN1591110A (zh) 2005-03-09
KR100611788B1 (ko) 2006-08-11
US20040141138A1 (en) 2004-07-22
TWI223117B (en) 2004-11-01
CN1410957A (zh) 2003-04-16
US20060152642A1 (en) 2006-07-13
KR100559375B1 (ko) 2006-03-10
KR20050074426A (ko) 2005-07-18
TW200500715A (en) 2005-01-01
US7164453B2 (en) 2007-01-16
TW200606512A (en) 2006-02-16
US6912036B2 (en) 2005-06-28
US7821584B2 (en) 2010-10-26
US20030063248A1 (en) 2003-04-03
US20050231678A1 (en) 2005-10-20
US20090079889A1 (en) 2009-03-26
JP3909572B2 (ja) 2007-04-25
CN100370319C (zh) 2008-02-20
US6710839B2 (en) 2004-03-23
TWI266107B (en) 2006-11-11
US7002658B2 (en) 2006-02-21
CN1178189C (zh) 2004-12-01
KR20030028378A (ko) 2003-04-08
TWI274936B (en) 2007-03-01
US7471349B2 (en) 2008-12-30
US20050225709A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP3909572B2 (ja) 表示装置
US8314899B2 (en) Array substrate and display device
US6992738B2 (en) Liquid crystal display device including an electrode constituting pixel electrode connected to another electrode through opening formed in color filter
WO2007135893A1 (ja) 表示装置
JP2001305995A (ja) 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器
WO2007034599A1 (ja) 表示装置
JP2001343666A (ja) アクティブマトリクス型液晶表示装置
JP4006012B2 (ja) 表示装置および液晶表示装置
JPH10339885A (ja) アクティブマトリクス型液晶表示装置
KR100531388B1 (ko) 표시 장치
JP4293867B2 (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
JP2007041346A (ja) 電気光学装置及び電子機器
JP2002116454A (ja) 液晶装置および電子機器
JP4469146B2 (ja) 表示装置
KR20150001168A (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
JP2003167269A (ja) 表示装置
US11550194B2 (en) Active matrix substrate and display panel
US20070165146A1 (en) Liquid crystal display
KR101687227B1 (ko) 씨오지 타입 어레이 기판
JP2001305996A (ja) 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器
JP2000131710A (ja) 薄膜トランジスタ回路基板およびこれを用いた液晶パネル
JPH11174978A (ja) 画像表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070117

R150 Certificate of patent or registration of utility model

Ref document number: 3909572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140202

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term