JP2003167269A

JP2003167269A - 表示装置

Info

Publication number: JP2003167269A
Application number: JP2001365155A
Authority: JP
Inventors: Hideki Morii; 秀樹森井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-11-29
Filing date: 2001-11-29
Publication date: 2003-06-13

Abstract

(57)【要約】【課題】配線インピーダンスを低減することにより、
表示品位の向上を図ることのできる表示装置を提供す
る。【解決手段】ＣＳ配線７は、ＣＳバスライン７ａ、Ｃ
Ｓ幹配線７ｂ、ゲート側配線７ｃ、およびソース側配線
７ｄからなる。ＣＳ幹配線７ｂは、ゲート側配線７ｃお
よびソース側配線７ｄと接続される。ゲート側配線７ｃ
は、その一部がＴＡＢ１１上に形成され、また隣り合う
ＴＡＢ１１・１１間に形成されたゲート側配線７ｃの一
部は、アクティブマトリクス基板１上に形成されてい
る。アクティブマトリクス基板１とＴＡＢ１１およびＴ
ＡＢ１５とはＡＣＦを介して接続されている。ゲート側
配線７ｃは、ソース側配線７ｄとＣＳ幹配線７ｂとが接
続された部分に対して、最も遠い位置に配されたＴＡＢ
１１からＣＳ幹配線７ｂに接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
が形成されたアクティブマトリクス基板を備えた表示装
置に関するものである。

【０００２】

【従来の技術】従来、表示装置として、ネマティック型
の液晶表示素子を用いた液晶表示装置は、時計や電卓な
ど数値セグメント型の液晶表示装置に広く用いられてき
た。

【０００３】液晶表示装置（ＬＣＤ：Liquid Crystal D
isplay）は、ブラウン管（ＣＲＴ：Cathode Ray Tube）
など他のディスプレイ（表示装置）と比較すると、厚み
（奥行き）を格段に薄くできること、消費電力が小さい
こと、フルカラー化が容易なことなどの利点を有する。

【０００４】このような利点を生かし、最近では、省ス
ペースや省消費電力が要求される装置（例えばワードプ
ロセッサや、コンピュータ、あるいはナビゲーションシ
ステム）のモニター（表示手段）として、液晶表示装置
が広範に用いられており、その需要はのびている。

【０００５】中でも、ＴＦＴ（Thin Film Transistor）
−ＬＣＤなどのアクティブマトリクス型ＬＣＤは、その
応答の速さと、良好な表示品位とにより、現在の液晶表
示装置の中心となっている。

【０００６】アクティブマトリクス型ＬＣＤは、画素が
マトリクス状に配されている。アクティブマトリクス型
ＬＣＤは、図５に示すように、アクティブマトリクス基
板１００、プリント基板（ＰＣＢ：Printed Circuit Bo
ard）１２１・１２２・１２５、およびＴＡＢ（Tape Au
tomated Bonding）１１１・１１５を備えている。

【０００７】アクティブマトリクス基板１００上には、
ＴＦＴ（Thin Film Transistor）１０２、補助容量（Ｃ
Ｓ）１０３、画素電極１０４、ゲートバスライン１０
５、ソースバスライン１０６、および補助容量配線１０
７が配されている。

【０００８】また、図示しない対向基板がアクティブマ
トリクス基板１００と液晶層を挟んで配されている。対
向基板上の、アクティブマトリクス基板１００と対向す
る面上には、対向電極が配されている。この対向電極と
対応する各画素電極１０４との間に画像データに応じた
電圧を印加することにより液晶の配向を変化させ、画像
を表示する。以下、液晶層を挟んでアクティブマトリク
ス基板１００と対向基板とが対向配置されている部分を
パネルと称する。

【０００９】画素電極１０４…は、マトリクス状に配さ
れており、それぞれ画素電極１０４を選択駆動するため
のスイッチング素子であるＴＦＴ１０２が接続されてい
る。各々のＴＦＴ１０２のゲート電極にはゲートバスラ
イン１０５が、ソース電極にはソースバスライン１０６
が接続されている。

【００１０】ゲートバスライン１０５とソースバスライ
ン１０６とはマトリクス状に配された画素電極１０４の
周囲に、互いに直交するように配されている。画素電極
１０４には、ゲートバスライン１０５を介してゲート信
号が入力される。これにより、画素電極１０４は駆動制
御されることとなる。また、画素電極１０４は、ＴＦＴ
１０２の駆動時に、ＴＦＴ１０２を介してソースバスラ
イン１０６からデータ信号（画像データ）が入力され
る。

【００１１】ＣＳ１０３は、各画素電極１０４に付加さ
れており、画素電位の安定化を図る。また、ＣＳ（補助
容量）配線１０７は、ＣＳ（補助容量）バスライン１０
７ａ、ＣＳ（補助容量）幹配線１０７ｂ、ゲート側配線
１０７ｃ、およびソース側配線１０７ｄからなる。

【００１２】ＣＳバスライン１０７ａ…は、ゲートバス
ライン１０５…と平行に配されており、ＣＳ１０３を駆
動する。ＣＳバスライン１０７ａ…はその左右（アクテ
ィブマトリクス基板１００において後述するゲートＰＣ
Ｂ１２５が配されている側（ゲートＰＣＢ側）の辺付
近、およびそのゲートＰＣＢ側の辺と対向する辺付
近））で２本のＣＳ幹配線１０７ｂに束ねられている。

【００１３】アクティブマトリクス基板１００は、その
一辺においてＴＡＢ１１１…を介してゲートＰＣＢ１２
５と接続されている。また、アクティブマトリクス基板
１００は、ＴＡＢ１１１…と接続されている辺と直交す
る辺において、ＴＡＢ１１５…を介してソースＰＣＢ１
２２と接続されている。

【００１４】ＴＡＢ１１１とアクティブマトリクス基板
１００との接合部、即ちＴＡＢ１１１の端部１１１ａと
アクティブマトリクス基板１００とが重畳する領域、お
よび、ＴＡＢ１１１とゲートＰＣＢ１２５との接合部、
即ちＴＡＢ１１１の端部１１１ｂとゲートＰＣＢ１２５
とが重畳する領域には、異方性導電膜（以下、ＡＣＦ：
Anisotropic Conductive Filmと称する）が形成されて
いる。

【００１５】また、ＴＡＢ１１５とアクティブマトリク
ス基板１００との接合部、即ちＴＡＢ１１５の端部１１
５ａとアクティブマトリクス基板１００とが重畳する領
域、および、ＴＡＢ１１５とソースPＣＢ１２２との接
合部、即ちＴＡＢ１１５の端部１１５ｂとソースＰＣＢ
１２２とが重畳する領域には、ＡＣＦが形成されてい
る。

【００１６】ＴＡＢ１１１は、ゲートドライバＩＣ１１
２を備えており、接続されているゲートバスライン１０
５を駆動する。ＴＡＢ１１５は、ソースドライバＩＣ１
１６を備えており、接続されているソースバスライン１
０６を駆動する。

【００１７】即ち、ゲートＰＣＢ１２５とゲートドライ
バＩＣ１１２、あるいは、ソースＰＣＢ１２２とソース
ドライバＩＣ１１６とはＡＣＦを介して接続されてい
る。

【００１８】また、コントロールＰＣＢ１２１は、ゲー
トＰＣＢ１２５とゲートＦＰＣ１２３を介して、かつ、
ソースＰＣＢ１２２とソースＦＰＣ１２４を介して、接
続されている。

【００１９】コントロールＰＣＢ１２１から、ドライバ
ＩＣ１１２・１１６を駆動するための電源および信号、
ＣＳ１０３を駆動するためのＣＳ電源、および対向電極
を駆動するための対向電源が、ゲートＦＰＣ１２３ある
いはソースＦＰＣ１２４を介して、ゲートＰＣＢ１２５
あるいはソースＰＣＢ１２２に供給される。

【００２０】例えば、ドライバＩＣ１１２を駆動するた
めの電源は、ゲートドライバ電源線１１８に供給され、
ドライバＩＣ１１２を駆動するための信号はゲートドラ
イバ信号線１１９に入力され、また、ＣＳ１０３を駆動
するためのＣＳ電源は、ゲート側配線１０７ｃおよびソ
ース側配線１０７ｄに供給される。

【００２１】ＣＳ幹配線１０７ｂ・１０７ｂのうち、ゲ
ートＰＣＢ１２５側と対向する側のＣＳ幹配線１０７ｂ
は、これに最も近く配されているＴＡＢ１１５のみから
駆動される。一方、ゲートＰＣＢ１２５側のＣＳ幹配線
１０７ｂは、ＴＡＢ１１１およびＴＡＢ１１５から駆動
される。

【００２２】ゲートＰＣＢ１２５側のＣＳ幹配線１０７
ｂにおける、ソースＰＣＢ１２２側の一端にはゲート側
配線１０７ｃが接続され、また、ＴＡＢ１１１…を介し
てソース側配線１０７ｄと接続されている。

【００２３】一般に、パネル内部のＣＳ配線１０７の配
線インピーダンスが高い場合、シャドーイングやフリッ
カなどが発生し、表示装置の表示品位が低下することと
なる。

【００２４】しかしながら、図５に示すように、ゲート
側配線１０７ｃがゲートＰＣＢ１２５上で分岐すること
で、ＴＡＢ１１１を介してゲートＰＣＢ１２５側のＣＳ
幹配線１０７ｂに複数箇所から電源を供給することによ
り、パネル内部におけるＣＳ配線１０７の配線インピー
ダンスの低減を図ることができる。

【００２５】なお、近年では、コントロールＰＣＢ１２
１とソースＰＣＢ１２２とを一体化したソースコントロ
ールＰＣＢでのモジュール形態も利用されるようになっ
ている。

【００２６】ところで、昨今のノート型パソコン（パー
ソナルコンピュータ）などでは、更なる薄型化、軽量
化、低コスト化が要求されている。

【００２７】そこで、図６に示すような、ゲートＰＣＢ
を設けない構成の液晶表示装置が提案されている。

【００２８】図６に示すように、ゲートＰＣＢがない場
合、コントロールＰＣＢ１２１には、図５に示すゲート
ＦＰＣ１２３ではなく、プリントＦＰＣ１３０が接続さ
れている。

【００２９】プリントＦＰＣ１３０は、ゲートドライバ
電源線１１８、ゲートドライバ信号線１１９、およびゲ
ート側配線１０７ｃが接続されている。また、ゲート側
配線１０７ｃは、プリントＦＰＣ１３０から、アクティ
ブマトリクス基板１００を介して隣のＴＡＢ１１１にで
はなく、アクティブマトリクス基板１００上のＣＳ幹配
線１０７ｂに接続される。

【００３０】

【発明が解決しようとする課題】しかしながら、上記図
６に示す構成では、ゲート側配線１０７ｃは、ＣＳ幹配
線１０７ｂと、ソース側配線１０７ｄが接続されている
端部付近で接続されることとなる。

【００３１】このような場合、ＣＳバスライン１０７ａ
を駆動するための電源を安定して供給することができ
ず、また、ＣＳ配線１０７のインピーダンスが高くな
り、これにより、シャドーイングやフリッカなどが発生
する。従って、液晶表示装置における表示品位の低下を
招来する。

【００３２】なお、これは、ＴＡＢ１１５からのみ配線
がＣＳ幹配線１０７ｂと接続している、即ちゲート側配
線１０７ｃはなく、ソース側配線１０７ｄのみがＣＳ幹
配線１０７ｂと一箇所で接続されている場合も同様であ
る。

【００３３】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、配線インピーダンスを低減
することにより、表示品位の向上を図ることのできる表
示装置を提供することにある。

【００３４】

【課題を解決するための手段】本発明の表示装置は、上
記の課題を解決するために、複数のスイッチング素子、
各スイッチング素子に接続された複数の画素電極、該画
素電極の電荷を保持するための複数の容量バスライン、
該容量バスラインを束ねる容量幹配線、上記各スイッチ
ング素子のゲート電極に接続されたゲートバスライン、
および上記各スイッチング素子のソース電極に接続され
たソースバスラインを有するアクティブマトリクス基板
と、上記ゲートバスラインを駆動するためのゲート駆動
回路を有するゲート実装基板と、上記ソースバスライン
を駆動するためのソース駆動回路を有するソース実装基
板とを備え、上記ゲート実装基板およびソース実装基板
上には、上記容量幹配線に接続される入力配線が形成さ
れている表示装置において、上記入力配線は、一部が上
記ゲート実装基板上に形成され、かつ、ゲート実装基板
上から上記容量幹配線に接続されるゲート入力配線と、
一部が上記ソース実装基板上に形成され、かつ、ソース
実装基板上から上記容量幹配線に接続されるソース入力
配線とからなり、上記ゲート入力配線は、上記ソース入
力配線と上記容量幹配線とが接続された部分に対して最
も遠い位置に配されたゲート実装基板から上記容量幹配
線に接続され、上記ゲート入力配線のうち、隣り合うゲ
ート実装基板間に形成されたゲート入力配線の一部は、
上記アクティブマトリクス基板上に形成されていること
を特徴としている。

【００３５】上記の構成によれば、ゲート入力配線のう
ち、隣り合うゲート実装基板間に形成されたゲート入力
配線の一部がアクティブマトリクス基板上に形成されて
いることにより、例えばゲート実装基板が配されるゲー
トプリント基板を設けなくても、ゲート入力配線を容量
幹配線が伸びる方向に形成することができる。

【００３６】通常、ゲート実装基板上に配される配線に
は、導電率が高く、抵抗の小さい材料（例えば、銅）を
用いることができる。

【００３７】また、ソース入力配線と容量幹配線とが接
続された部分に最も遠い位置に配されたゲート実装基板
から、ゲート入力配線が容量幹配線に接続される、即ち
表示装置のパネルの額縁領域を用いてゲート入力配線を
形成することとなる。そして、容量幹配線の両端付近で
入力配線が接続されることとなる。

【００３８】このように、ゲート入力配線のうちゲート
実装基板上に配される配線を、抵抗の小さな材料から形
成することにより、ゲート入力配線における配線インピ
ーダンスを小さくすることができる。これにより、入力
配線の配線インピーダンスの低減を図ることができる。
従って、表示装置における表示品位の向上を図ることが
できる。

【００３９】また、容量幹配線の一端付近のみで容量幹
配線と入力配線とが接続されるのではなく、容量幹配線
の両端付近で容量幹配線と入力配線とが接続されること
により、容量バスラインを駆動するための電源を安定し
て供給することができる。

【００４０】従って、シャドーイングやフリッカなどの
発生を防止することができ、表示品位の高い表示装置を
提供することができる。

【００４１】上記の表示装置は、ゲート実装基板および
ソース実装基板が、アクティブマトリクス基板と異方性
導電膜を介して接続されていることが好ましい。

【００４２】上記の構成によれば、ゲート実装基板とア
クティブマトリクス基板、あるいはソース実装基板とア
クティブマトリクス基板との導通を、簡単に図ることが
できる。

【００４３】上記の表示装置は、ゲート入力配線がゲー
ト実装基板上において、アクティブマトリクス基板上に
形成されたゲート入力配線の一部と接続される第１入力
配線と、ゲート駆動回路の入力電極端子に接続される第
２入力配線とに分岐するように形成され、ゲート入力配
線は、さらに、ゲート駆動回路の出力電極端子と容量幹
配線とを接続する第３入力配線と、ゲート駆動回路にお
いて入力電極端子と出力電極端子とを接続する第４入力
配線とを有することが好ましい。

【００４４】上記の構成によれば、ゲート駆動回路上の
第４入力配線により、第２入力配線と第３入力配線とが
接線される。ここで、第４入力配線は、ゲート駆動回路
本来の機能とは無関係なものである。

【００４５】これにより、ゲート入力配線と容量幹配線
とを複数箇所で接続することができる。従って、ゲート
入力配線の配線インピーダンスの低減を図ることができ
る。この結果、容量バスラインを駆動するための電源を
さらに安定して供給することができる。

【００４６】上記の表示装置は、ゲート入力配線の少な
くとも一部がソース実装基板上に形成され、ゲート入力
配線に供給される電源は、ソース実装基板を介して、ゲ
ート実装基板上に形成されているゲート入力配線に供給
されることが好ましい。

【００４７】上記の構成によれば、例えば信号（例えば
コントロール信号）や電源を配線（例えば入力配線、ソ
ースバスライン、ゲートバスライン）に供給するための
コントロールプリント基板を、設けなくてもよい。即
ち、コントロールプリント基板を、例えばソース実装基
板が配されるソースプリント基板と別個に設けずに、一
体化することができる。

【００４８】従って、表示装置の軽量化・薄型化を図る
ことができる。

【００４９】上記の表示装置は、入力配線が、ゲートバ
スラインおよび／またはソースバスラインの形成と同時
に形成されることが好ましい。

【００５０】上記の構成によれば、製造工程を増やすこ
となく、入力配線を形成することができる。従って、製
造コストの削減を図ることができる。

【００５１】上記の表示装置は、ゲートバスラインおよ
び／またはソースバスラインが、アルミニウムからなる
層を備えることが好ましい。

【００５２】上記の構成によれば、比較的抵抗の小さい
アルミニウムにより入力配線を形成することにより、電
圧降下などの発生を抑制することのできる表示装置を提
供することができる。

【００５３】上記表示装置は、液晶からなる液晶層を介
してアクティブマトリクス基板と対向するように配さ
れ、画素電極と共に上記液晶層に電圧を印加する対向電
極を有する対向基板を備えることが好ましい。

【００５４】上記の構成によれば、表示品位の高い液晶
表示装置を提供することができる。

【００５５】

【発明の実施の形態】〔実施の形態１〕本発明の表示装
置に関する実施の一形態について図１および図２に基づ
いて説明すれば以下の通りである。

【００５６】本実施形態の液晶表示装置（表示装置）
は、図１に示すように、アクティブマトリクス基板１、
プリント基板（以下、ＰＣＢ：Printed Circuit Board
と称する）２１・２２、および実装基板（以下、ＴＡ
Ｂ：Tape Automated Bondingと称する）１１・１５を備
えている。また、液晶表示装置は、画素がマトリクス状
に配されている。

【００５７】アクティブマトリクス基板１上には、薄膜
トランジスタ（以下、ＴＦＴ：ThinFilm Transistorと
称する）２、補助容量（以下、ＣＳと称する）３、画素
電極４、ゲートバスライン５、ソースバスライン６、お
よび補助容量配線（以下、ＣＳ配線と称する）７が配さ
れている。

【００５８】また、図示しない対向基板が液晶層を挟ん
でアクティブマトリクス基板１と対向して配されてい
る。対向基板の、アクティブマトリクス基板１と対向す
る面上には、対向電極が配されている。この対向電極と
それに対応する各画素電極４との間に画像データに応じ
た電圧を印加することにより液晶の配向を変化させ、画
像を表示する。以下、液晶層を挟んでアクティブマトリ
クス基板１と対向基板とが対向配置されている部分をパ
ネルと称する。

【００５９】画素電極４…は、マトリクス状に配されて
いる。即ち、画素電極４はそれぞれ画素に対応して配さ
れている。画素電極４には、それぞれの画素電極４を選
択駆動するためのスイッチング素子であるＴＦＴ２が接
続されている。各ＴＦＴ２のゲート電極にはゲートバス
ライン５が、ソース電極にはソースバスライン６が接続
されている。

【００６０】ゲートバスライン５とソースバスライン６
とは、マトリクス状に配された画素電極４の周囲に、互
いに直交するように配されている。ゲートバスライン５
は、画素電極４を駆動制御するためのゲート信号を、画
素電極４に入力する。また、ＴＦＴ２の駆動時には、ソ
ースバスライン６が、ＴＦＴ２を介してデータ信号（画
像データ）を画素電極４に入力する。

【００６１】ＣＳ３は、各画素電極４に付加されてお
り、画素電極４の電荷を保持して画素電位の安定化を図
る。

【００６２】また、ＣＳ配線７は、補助容量バスライン
（以下、ＣＳバスラインと称する）７ａ、補助容量幹配
線（以下、ＣＳ幹配線と称する）７ｂ、ゲート側配線７
ｃ、およびソース側配線７ｄからなる。

【００６３】ＣＳバスライン（容量バスライン）７ａ…
は、ゲートバスライン５…と平行に配されている。ＣＳ
バスライン７ａは、ＣＳ３と接続されており、ＣＳ３を
駆動する。

【００６４】ＣＳバスライン７ａ…はその左右（アクテ
ィブマトリクス基板１において後述するゲートＴＡＢ１
１が配されている側（ゲート側）の辺付近、およびその
ゲート側の辺と対向する（ゲート対向側）辺付近）で束
ねられている。即ち、ＣＳバスライン７ａ…は、アクテ
ィブマトリクス基板１のゲート側に配されたＣＳ幹配線
（容量幹配線）７ｂ、および、ゲート対向側に配された
図示しないＣＳ幹配線により束ねられている。ゲート側
配線７ｃおよびソース側配線７ｄの構成については後述
する。

【００６５】ＴＡＢ（ゲート実装基板）１１…は、アク
ティブマトリクス基板１と、その一辺において接続され
ている。また、ＴＡＢ１１…が接続されている辺と直交
する辺において、アクティブマトリクス基板１は、ＴＡ
Ｂ（ソース実装基板）１５…を介してソースＰＣＢ２２
と接続されている。

【００６６】ＴＡＢ１１とアクティブマトリクス基板１
との接合部、即ちＴＡＢ１１の端部１１ａとアクティブ
マトリクス基板１とが重畳する領域は、異方性導電膜
（以下、ＡＣＦ：Anisotropic Conductive Filmと称す
る）が形成されている。

【００６７】また、ＴＡＢ１５とアクティブマトリクス
基板１との接合部、即ちＴＡＢ１５の端部１５ａとアク
ティブマトリクス基板１とが重畳する領域、および、Ｔ
ＡＢ１５とソースPＣＢ２２との接合部、即ちＴＡＢ１
５の端部１５ｂとソースPＣＢ２２とが重畳する領域
は、ＡＣＦが形成されている。

【００６８】即ち、ＴＡＢ１１・１５とアクティブマト
リクス基板１、および、ＴＡＢ１５とソースPＣＢ２２
とはＡＣＦを介して接続されている。

【００６９】ＴＡＢ１１は、ゲートドライバＩＣ（ゲー
ト駆動回路）１２を備えている。ゲートドライバＩＣ１
２は、ＡＣＦを介して接続されているゲートバスライン
５…を駆動する。また、ＴＡＢ１５は、ソースドライバ
ＩＣ（ソース駆動回路）１６を備えている。ソースドラ
イバＩＣ１６は、ＡＣＦを介して接続されているソース
バスライン６…を駆動する。ここで、１つのゲートドラ
イバＩＣ１２あるいはソースドライバＩＣ１６に対し
て、複数のゲートバスライン５あるいはソースバスライ
ン６が接続される。

【００７０】ゲートドライバＩＣ１２およびソースドラ
イバＩＣ１６は、それぞれパッケージ（ＴＣＰ：Tape C
arrier Package）に封入されている。即ち、各ＴＡＢ１
１・１５は、ドライバＩＣとパッケージとを一体的に備
えている。

【００７１】また、コントロールＰＣＢ２１は、ゲート
ＦＰＣ２３を介してアクティブマトリクス基板１に、ま
た、ソースＦＰＣ２４を介してソースＰＣＢ２２に接続
されている。ここで、ゲートＦＰＣ２３とアクティブマ
トリクス基板１との接合部は、ＡＣＦが形成されてい
る。

【００７２】以下、ゲート側配線（入力配線、ゲート入
力配線）７ｃおよびソース側配線（入力配線、ソース入
力配線）７ｄの構成について説明する。

【００７３】ＣＳ幹配線７ｂは、ＴＡＢ１５が配される
側（ソース側）の一端において、ソース側配線７ｄを接
続される。ソース側配線７ｄは、ＡＣＦによって、ＴＡ
Ｂ１５のパッケージを介してソースＰＣＢ２２に接続さ
れる。

【００７４】ゲート側配線７ｃは、ゲートＦＰＣ２３か
らアクティブマトリクス基板１を通って隣のＴＡＢ１１
上に形成されている。そして、また、そのＴＡＢ１１か
らアクティブマトリクス基板１を通って隣のＴＡＢ１１
上に形成されている。

【００７５】なお、ＴＡＢ１１上のゲート側配線７ｃ
は、ＴＡＢ１１におけるパッケージ上に配されている。
即ち、ＴＡＢ１１上のゲート側配線７ｃは、ゲートドラ
イバＩＣ１２には接続されず、その周りに配される。

【００７６】こうしてゲート側配線７ｃは、アクティブ
マトリクス基板１上を通りながら隣り合うＴＡＢ１１上
に形成されることとなり、ゲートＦＰＣ２３から最も遠
い位置に配されているＴＡＢ１１上からは、アクティブ
マトリクス基板１上のＣＳ幹配線７ｂに接続される。

【００７７】即ち、ゲート側配線７ｃは、ゲートＦＰＣ
２３、アクティブマトリクス基板１、およびＴＡＢ１１
…上に形成されており、それらはＡＣＦを介して接続さ
れている。

【００７８】ここで、ＴＡＢ１１・１５上のパッケージ
上の配線７ｃ・７ｄは、例えば、銅などの、導電率が高
く、抵抗の小さい材料を用いて形成されている。

【００７９】また、ゲートドライバ電源線８はゲートド
ライバＩＣ１２に電源を供給する。ゲートドライバ信号
線９はゲートバスライン５…にコントロール信号を供給
する。

【００８０】ゲートドライバ電源線８およびゲートドラ
イバ信号線９は共に、上記ゲート側配線７ｃと同様、ゲ
ートＦＰＣ２３からアクティブマトリクス基板１を通っ
て隣のＴＡＢ１１のゲートドライバＩＣ１２に接続され
ている。そして、また、そのＴＡＢ１１のゲートドライ
バＩＣ１２からアクティブマトリクス基板１を通って隣
のＴＡＢ１１のゲートドライバＩＣ１２に接続されてい
る。

【００８１】こうして、隣り合うＴＡＢ１１のゲートド
ライバＩＣ１２・１２間におけるゲートドライバ電源線
８およびゲートドライバ信号線９は、ＡＣＦおよびアク
ティブマトリクス基板１を介してゲートドライバＩＣ１
２・１２に接続されている。

【００８２】即ち、隣り合うゲートドライバＩＣ１２・
１２は、複数の電極端子を有しており、ゲートドライバ
電源線８およびゲートドライバ信号線９によって、対応
する電極端子どうしが接続されている。

【００８３】次に、コントロールＰＣＢ２１から入力さ
れる信号・電源について説明する。ここで、ソースＰＣ
Ｂ２２のソースドライバＩＣ１６…には、図示しない対
向電極を駆動するための対向配線が接続されている。

【００８４】ソースＰＣＢ２２には、コントロールＰＣ
Ｂ２１から、ソースＦＰＣ２４を介して、ソースバスラ
イン６…を駆動するための電源・信号、ＣＳ配線７を駆
動するための電源（以下、ＣＳ電源と称する）、および
対向電極を駆動するための電源が供給される。

【００８５】そして、対向電極を駆動するための電源
は、ＡＣＦおよびソースドライバＩＣ１６を介して対向
配線に供給される。また、ソースドライバＩＣ１６から
ＡＣＦを介して、ソース信号がソースバスライン６…に
供給される。さらに、ＡＣＦおよびＴＡＢ１５を介し
て、即ちソース側配線７ｄによって、ＣＳ電源がＣＳ幹
配線７ｂに供給される。

【００８６】一方、ＣＳ電源は、コントロールＰＣＢ２
１から、ゲートＦＰＣ２３にも供給される。このとき、
このＣＳ電源は、ゲート側配線７ｃに供給され、その後
ＡＣＦを介してアクティブマトリクス基板１およびＴＡ
Ｂ１１…を通って、ＣＳ幹配線７ｂに供給される。

【００８７】即ち、ＣＳ配線７を駆動するためのＣＳ電
源は、ゲート側配線７ｃおよびソース側配線７ｄからＣ
Ｓ幹配線７ｂに供給される。

【００８８】また、さらに、ゲートＦＰＣ２３にはコン
トロールＰＣＢ２１から、ゲートバスライン５…を駆動
するための電源・信号が供給される。そして、その電源
はゲートドライバ電源線８に、その信号はゲートドライ
バ信号線９に供給される。

【００８９】信号がコントロールＰＣＢ２１からゲート
ドライバ信号線９に供給されると、ゲートドライバＩＣ
１２からは、ゲート信号がゲートバスライン５…に入力
される。

【００９０】一般に、パネル内部のＣＳ配線７の配線イ
ンピーダンスが高い場合、シャドーイングやフリッカな
どが発生し、表示装置の表示品位が低下する。

【００９１】しかしながら、図１に示すように、本実施
の形態の液晶表示装置は、複数のＴＦＴ２…、各ＴＦＴ
２に接続された複数の画素電極４…、該画素電極４の電
荷を保持するための複数のＣＳバスライン７ａ…、ＣＳ
バスライン７ａ…を束ねるＣＳ幹配線７ｂ、上記各ＴＦ
Ｔ２のゲート電極に接続されたゲートバスライン５、お
よび各ＴＦＴ２のソース電極に接続されたソースバスラ
イン６を有するアクティブマトリクス基板１と、ゲート
バスライン５を駆動するためのゲートドライバＩＣ１２
を有するＴＡＢ１１…と、ソースバスライン６を駆動す
るためのソースドライバＩＣ１６を有するＴＡＢ１５と
を備える。

【００９２】また、ＴＡＢ１１・１５上には、ＣＳ幹配
線７ｂに接続される入力配線が形成されている。該入力
配線は、一部が上記ＴＡＢ１１上に形成され、かつ、Ｔ
ＡＢ１１上からＣＳ幹配線７ｂに接続されるゲート側配
線７ｃと、一部がＴＡＢ１５上に形成され、かつ、ＴＡ
Ｂ１５上からＣＳ幹配線７ｂに接続されるソース側配線
７ｄとからなる。

【００９３】さらに、ゲート側配線７ｃは、ソース側配
線７ｄとＣＳ幹配線７ｂとが接続された部分に対して最
も遠い位置に配されたＴＡＢ１１からＣＳ幹配線７ｂに
接続され、ゲート側配線７ｃのうち、隣り合うＴＡＢ１
１・１１間に形成されたゲート側配線７ｃの一部は、ア
クティブマトリクス基板１上に形成されている。

【００９４】このように、ゲート側配線７ｃのうち、隣
り合うＴＡＢ１１・１１間に形成されたゲート側配線７
ｃの一部がアクティブマトリクス基板１上に形成されて
いることにより、例えばＴＡＢ１１が配されるゲートプ
リント基板を設けなくても、ゲート側配線７ｃをＣＳ幹
配線７ｂが伸びる方向に形成することができる。

【００９５】また、ＴＡＢ１１のパッケージ上に配され
るゲート側配線７ｃには、銅などの導電率が高く、抵抗
の小さい材料を用いることができ、さらに、ソース側配
線７ｄとＣＳ幹配線７ｂとが接続された部分に最も遠い
位置に配されたＴＡＢ１１から、ゲート側配線７ｃがＣ
Ｓ幹配線７ｂに接続される、即ち、液晶表示装置のパネ
ルの額縁領域を用いてゲート側配線７ｃを形成すること
となる。

【００９６】このように、ゲート側配線７ｃのうちＴＡ
Ｂ１１のパッケージ上に配される配線を、抵抗の小さな
材料から形成することにより、ゲート側配線７ｃにおけ
る配線インピーダンスを小さくすることができる。

【００９７】これにより、パネルにおけるＣＳ配線７の
配線インピーダンスの低減を図ることができる。

【００９８】また、ソース側配線７ｄとＣＳ幹配線７ｂ
とが接続された部分に最も遠い位置に配されたＴＡＢ１
１から、ゲート側配線７ｃがＣＳ幹配線７ｂに接続され
ることにより、ＣＳ幹配線７ｂは、ＣＳ幹配線７ｂの一
端付近でソース側配線７ｄと、他端付近でゲート側配線
７ｃと接続されることとなる。

【００９９】従って、ＣＳバスライン７ａを駆動するた
めの電源を安定して供給することができる。

【０１００】この結果、シャドーイングやフリッカなど
の発生を防止することができ、表示品位の高い表示装置
を提供することができる。

【０１０１】また、ＴＡＢ１１・１５は、アクティブマ
トリクス基板１とＡＣＦを介して接続されている。

【０１０２】これにより、ＴＡＢ１１とアクティブマト
リクス基板１、あるいはＴＡＢ１５とアクティブマトリ
クス基板１との導通を、簡単にとることができる。

【０１０３】なお、液晶表示装置においてカラー表示を
行う場合、アクティブマトリクス基板１または対向基板
上に、Ｒ（赤）・Ｇ（緑）・Ｂ（青）などのカラーフィ
ルタ層を形成してもかまわない。

【０１０４】ここで、液晶の駆動原理について説明す
る。

【０１０５】即ち、液晶表示装置は、画面を表示するた
めに、時分割された表示（画像）データを、ゲートバス
ライン５…に沿って順次走査する。

【０１０６】まず、ゲートドライバＩＣ１２に、ゲート
ドライバ電源線８から電源が供給される。

【０１０７】また、ゲートドライバ信号線９からはコン
トロール信号がまず１つのゲートドライバＩＣ１２に入
力され、さらに、ゲートドライバ信号線９を通って、隣
のゲートドライバＩＣ１２に入力される。このようにし
て、順次ゲートドライバＩＣ１２にはコントロール信号
が入力される。

【０１０８】そして、各ゲートドライバＩＣ１２から
は、ＡＣＦを介してゲート信号（ゲート電圧）がゲート
バスライン５…に順次入力される。

【０１０９】その後、これらのゲート信号が各ＴＦＴ２
に供給され、これらのゲート信号に応じて各画素に電圧
が印加される。

【０１１０】例えば、あるゲートバスライン５を水平走
査する場合、そのゲートバスライン５にＴＦＴ２をＯＮ
状態にするゲート電圧が印加される。このとき、その他
のゲートバスライン５…にはＴＦＴ２をＯＦＦ状態にす
るゲート電圧が印加されている。

【０１１１】こうして、ゲートバスライン５の水平走査
のときには、その選択されたゲートバスライン５のみの
ＴＦＴ２がＯＮ状態となり、ソースドライバＩＣ１６か
らソースバスライン６に印加されている信号電圧（ソー
ス信号）がソース電極からドレイン電極を経て、ゲート
バスライン５の画素電極４に加わる。

【０１１２】このとき、画素電極４に与えられた電荷が
ＣＳ３に蓄積される。こうして画素電極４に印加された
画素電圧と、対向電極に印加された対向電圧との電位差
によって、各々の画素電極４上の液晶は駆動される（液
晶の配向の向きが変化し、画素表示が行われる）。

【０１１３】表示画面全体を一回走査する１フレーム期
間中、即ち、次のゲート電圧が印加されるまでは、その
ときの画素電圧がＣＳ３によって保持され、液晶は駆動
されている。なお、１フレーム期間とは、パネルにおい
て、１表示画面を上から下まで１回垂直走査することを
いう。

【０１１４】このようにして、ゲートバスライン５…を
順次走査し、このときすべてのソースバスライン６…に
それぞれの画素の駆動状態に合わせた信号電圧を印加し
ていけば、必要な画素をすべて表示することができる。

【０１１５】以下に、アクティブマトリクス基板１の製
造工程の一例について説明する。

【０１１６】まず、絶縁性の例えばガラス基板上に、ス
パッタリング法やフォトリソグラフィー法などを用い
て、ＴＦＴ２、ゲートバスライン５、ソースバスライン
６、ＣＳ配線７を形成する。ここで、ゲートバスライン
５およびソースバスライン６は、多層からなる金属配線
である。また、そのうちの少なくとも一層はアルミニウ
ムからなる層である。

【０１１７】なお、ゲートバスライン５、ソースバスラ
イン６、およびＣＳ配線７のうちのいずれかをエッチン
グ処理する際に、ゲートドライバ電源線８、ゲートドラ
イバ信号線９、ゲート側配線７ｃ、およびソース側配線
７ｄにおいてアクティブマトリクス基板１上に形成され
る部分を、上記のアルミニウムからなる層によって形成
されるような処理を行う。

【０１１８】即ち、ゲートバスライン５、またはソース
バスライン６の形成時に、ＣＳ配線７が形成される。例
えば、ここではＣＳバスライン７ａは、ゲートバスライ
ン５と平行、かつソースバスライン６とクロスするよう
に配されるため、ゲートバスライン５形成時に形成され
る。また、ＣＳ幹配線７ｂは、ソースバスライン６と平
行、かつゲートバスライン５とクロスするように配され
るため、ソースバスライン形成時に形成される。また、
ゲートバスライン５、ソースバスライン６あるいはＣＳ
配線７と同時に、アクティブマトリクス基板１上に配さ
れるゲートドライバ電源線８、ゲートドライバ信号線
９、ゲート側配線７ｃ、およびソース側配線７ｄを、ア
クティブマトリクス基板１上に形成することができる。

【０１１９】従って、製造工程を増やすことなく、アク
ティブマトリクス基板１上のゲートドライバ電源線８、
ゲートドライバ信号線９、ゲート側配線７ｃ、およびソ
ース側配線７ｄを形成することができる。これにより、
製造コストの削減を図ることができる。

【０１２０】また、アルミニウムは比較的抵抗が低く、
バスラインの材料として用いた場合には、信号遅延や電
圧降下のない液晶表示装置を提供することができる。

【０１２１】なお、コントロールＰＣＢ２１とソースＰ
ＣＢ２２とを別個に設けずに、一体化してもかまわな
い。

【０１２２】図２は、コントロールＰＣＢとソースＰＣ
Ｂとが一体化されたソースコントロールＰＣＢ３０を用
いた場合の液晶表示装置の概略構成を示す平面図であ
る。

【０１２３】ソースコントロールＰＣＢ３０は、ＴＡＢ
１５…に接続されている。ソースコントロールＰＣＢ３
０とＴＡＢ１５との接続部には、ＡＣＦが形成されてい
る。

【０１２４】図１に示す構成においてはアクティブマト
リクス基板１からゲートＦＰＣ２３上に形成されていた
ゲート側配線７ｃ、ゲートドライバ電源線８およびゲー
トドライバ信号線９の端部は、図２に示すように、アク
ティブマトリクス基板１からＴＡＢ１５上に、そしてさ
らにソースコントロールＰＣＢ３０上に形成されてい
る。

【０１２５】即ち、ゲート側配線７ｃ、ゲートドライバ
電源線８およびゲートドライバ信号線９には、ソースコ
ントロールＰＣＢ３０からＡＣＦおよびＴＡＢ１５を介
して上述したそれぞれの信号・電源が供給される。

【０１２６】即ち、ゲート側配線７ｃの少なくとも一部
がＴＡＢ１５上に形成され、ゲート側配線７ｃに供給さ
れる電源は、ＴＡＢ１５を介して、ＴＡＢ１１上に形成
されているゲート側配線７ｃに供給される。

【０１２７】これにより、例えば図１に示すコントロー
ルＰＣＢ２１を設けなくてもよい。即ち、コントロール
ＰＣＢ２１を、ソースＰＣＢ２２と別個に設けずに、一
体化することができる。

【０１２８】従って、液晶表示装置の軽量化・薄型化を
図ることができる。

【０１２９】なお、本実施の形態は、表示装置として液
晶表示装置を用いて説明したが、特に限定されるもので
はなく、上記のようなＣＳ配線７が形成されているアク
ティブマトリクス基板１を用いるものであれば、同様の
効果が得られる。

【０１３０】〔実施の形態２〕本発明の他の実施の形態
について図１、図３および図４に基づいて説明すれば、
以下の通りである。なお、本実施の形態において、実施
の形態１における構成要素と同等の機能を有する構成要
素については、同一の符号を付記してその説明を省略す
る。

【０１３１】本実施の形態に係る液晶表示装置は、図３
（ａ）に示すように、実施の形態１と同様、アクティブ
マトリクス基板１、ＰＣＢ２１・２２、およびＴＡＢ１
１・１５を備えている。また、ここでは、実施の形態１
のゲート側配線７ｃのかわりに、第１ゲート側配線（第
１入力配線、第２入力配線）７ｅ、第２ゲート側配線
（第３入力配線）７ｆ、およびドライバＩＣ内部接続配
線（第４入力配線）７ｇを備えている。

【０１３２】第１ゲート側配線７ｅ（第１入力配線）
は、実施の形態１において図１に示したゲート側配線７
ｃと同様に、ゲートＦＰＣ２３から、アクティブマトリ
クス基板１上を通りながら隣り合うＴＡＢ１１上に形成
されており、ゲートＦＰＣ２３から最も遠い位置に配さ
れているＴＡＢ１１上からは、アクティブマトリクス基
板１上のＣＳ幹配線７ｂに接続される。

【０１３３】そしてさらに、図３（ｂ）に示すように、
第１ゲート側配線７ｅ（第２入力配線）は、ＴＡＢ１１
上においてゲートドライバＩＣ１２に接続されている。

【０１３４】また、第２ゲート側配線７ｆは、ＣＳ幹配
線７ｂと各ＴＡＢ１１のゲートドライバＩＣ１２とをそ
れぞれＡＣＦを介して接続する。

【０１３５】さらに、各ＴＡＢ１１におけるゲートドラ
イバＩＣ１２上には、第１ゲート側配線７ｅと第２ゲー
ト側配線７ｆとを接線するためのドライバＩＣ内部接続
配線７ｇが配線されている。

【０１３６】即ち、第２ゲート側配線７ｆからＣＳ幹配
線７ｂへの電源は、ゲートドライバＩＣ１２の入力パッ
ド（入力電極端子）からゲートドライバＩＣ１２に入力
され、ゲートドライバＩＣ１２上に配されているドライ
バＩＣ内部接続配線７ｇを介して、ゲートドライバＩＣ
１２の出力パッド（出力電極端子）から、隣のＴＡＢ１
１を介さないで、アクティブマトリクス基板１上のＣＳ
幹配線７ｂに出力される。

【０１３７】このように、液晶表示装置は、ＣＳ配線７
の一部である第１ゲート側配線７ｅがＴＡＢ１１上にお
いて、アクティブマトリクス基板１上に形成されたＣＳ
幹配線７ｂと接続される配線と、ゲートドライバＩＣ１
２の入力パッドに接続される配線とに分岐するように形
成され、さらに、ゲートドライバＩＣ１２の出力パッド
とＣＳ幹配線７ｂとを接続する第２ゲート側配線７ｆ
と、ゲートドライバＩＣ１２において入力パッドと出力
パッドとを接続するドライバＩＣ内部接続配線７ｇとを
有する。

【０１３８】ゲートドライバＩＣ１２上のドライバＩＣ
内部接続配線７ｇにより、第１ゲート側配線７ｅと第２
ゲート側配線７ｆとが接線される。ここで、ドライバＩ
Ｃ内部接続配線７ｇは、ゲート駆動回路本来の機能とは
無関係なものである。

【０１３９】これにより、ゲート側からの第２ゲート側
配線７ｆとＣＳ幹配線７ｂとを複数箇所で接続すること
ができる。従って、ＣＳ配線７の配線インピーダンスの
低減を図ることができる。この結果、ＣＳバスライン７
ａを駆動するための電源をさらに安定して供給すること
ができる。

【０１４０】なお、コントロールＰＣＢ２１とソースＰ
ＣＢ２２とを別個に設けずに、一体化してもかまわな
い。

【０１４１】図４は、コントロールＰＣＢとソースＰＣ
Ｂとが一体化されたソースコントロールＰＣＢ３１を用
いた場合の液晶表示装置の概略構成を示す平面図であ
る。

【０１４２】ソースコントロールＰＣＢ３１は、ＴＡＢ
１５…に接続されている。ソースコントロールＰＣＢ３
１とＴＡＢ１５との接続部には、ＡＣＦが形成されてい
る。

【０１４３】図３に示す構成においてはアクティブマト
リクス基板１からゲートＦＰＣ２３上に形成されていた
第１ゲート側配線７ｅ、ゲートドライバ電源線８および
ゲートドライバ信号線９の端部は、図４に示すように、
アクティブマトリクス基板１からＴＡＢ１５上に、そし
てさらにソースコントロールＰＣＢ３１上に形成されて
いる。

【０１４４】即ち、第１ゲート側配線７ｅ、ゲートドラ
イバ電源線８およびゲートドライバ信号線９には、ソー
スコントロールＰＣＢ３１からＡＣＦよおびＴＡＢ１５
を介して対応するそれぞれの信号・電源が供給される。

【０１４５】これにより、液晶表示装置の軽量化・薄型
化を図ることができる。

【０１４６】

【発明の効果】本発明の表示装置は、以上のように、入
力配線は、一部がゲート実装基板上に形成され、かつ、
ゲート実装基板上から容量幹配線に接続されるゲート入
力配線と、一部がソース実装基板上に形成され、かつ、
ソース実装基板上から容量幹配線に接続されるソース入
力配線とからなり、ゲート入力配線は、ソース入力配線
と容量幹配線とが接続された部分に対して最も遠い位置
に配されたゲート実装基板から容量幹配線に接続され、
ゲート入力配線のうち、隣り合うゲート実装基板間に形
成されたゲート入力配線の一部は、アクティブマトリク
ス基板上に形成されている構成である。

【０１４７】これにより、例えばゲート実装基板が配さ
れるゲートプリント基板を設けなくても、ゲート入力配
線を容量幹配線が伸びる方向に形成することができる。
また、容量幹配線には、ソース入力配線およびゲート入
力配線の両入力配線から電源が供給されることとなる。

【０１４８】従って、入力配線の配線インピーダンスの
低減を図ることができ、容量バスラインを駆動するため
の電源を安定して供給することができる。この結果、シ
ャドーイングやフリッカなどの発生を防止することがで
き、表示品位の高い表示装置を提供することができると
いった効果を奏する。

【０１４９】本発明の表示装置は、ゲート実装基板およ
びソース実装基板が、アクティブマトリクス基板と異方
性導電膜を介して接続されている構成である。

【０１５０】これにより、ゲート実装基板とアクティブ
マトリクス基板、あるいはソース実装基板とアクティブ
マトリクス基板との導通を、簡単に図ることができると
いった効果を奏する。

【０１５１】本発明の表示装置は、ゲート入力配線がゲ
ート実装基板上において、アクティブマトリクス基板上
に形成されたゲート入力配線の一部と接続される第１入
力配線と、ゲート駆動回路の入力電極端子に接続される
第２入力配線とに分岐するように形成され、ゲート入力
配線は、さらに、ゲート駆動回路の出力電極端子と容量
幹配線とを接続する第３入力配線と、ゲート駆動回路に
おいて入力電極端子と出力電極端子とを接続する第４入
力配線とを有する構成である。

【０１５２】これにより、ゲート入力配線の配線インピ
ーダンスの低減を図ることができる。従って、容量バス
ラインを駆動するための電源をさらに安定して供給する
ことができるといった効果を奏する。

【０１５３】本発明の表示装置は、ゲート入力配線の少
なくとも一部がソース実装基板上に形成され、ゲート入
力配線に供給される電源は、ソース実装基板を介して、
ゲート実装基板上に形成されているゲート入力配線に供
給される構成である。

【０１５４】これにより、例えば信号や電源を配線に供
給するためのコントロールプリント基板を、設けなくて
もよい。即ち、コントロールプリント基板を、例えばソ
ース実装基板が配されるソースプリント基板と別個に設
けずに、一体化することができる。

【０１５５】従って、表示装置の軽量化・薄型化を図る
ことができるといった効果を奏する。

【０１５６】本発明の表示装置は、入力配線が、ゲート
バスラインおよび／またはソースバスラインの形成と同
時に形成される構成である。

【０１５７】これにより、製造工程を増やすことなく、
入力配線を形成することができる。従って、製造コスト
の削減を図ることができるといった効果を奏する。

【０１５８】本発明の表示装置は、ゲートバスラインお
よび／またはソースバスラインが、アルミニウムからな
る層を備える構成である。

【０１５９】これにより、比較的抵抗の小さいアルミニ
ウムにより入力配線を形成することができる。従って、
電圧降下などの発生を抑制することのできる表示装置を
提供することができるといった効果を奏する。

【０１６０】本発明の表示装置は、液晶からなる液晶層
を介してアクティブマトリクス基板と対向するように配
され、画素電極と共に上記液晶層に電圧を印加する対向
電極を有する対向基板を備える構成である。

【０１６１】これにより、表示品位の高い液晶表示装置
を提供することができるといった効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る液晶表示装置の概
略構成を示す平面図である。

【図２】図１に示す液晶表示装置においてソースコント
ロールＰＣＢを用いた場合の液晶表示装置の概略構成を
示す平面図である。

【図３】本発明の他の実施の一形態に係る液晶表示装置
の概略構成を示す平面図である。

【図４】図３に示す液晶表示装置においてソースコント
ロールＰＣＢを用いた場合の液晶表示装置の概略構成を
示す平面図である。

【図５】従来の液晶表示装置の概略構成を示す平面図で
ある。

【図６】従来の他の液晶表示装置の概略構成を示す平面
図である。

【符号の説明】

１アクティブマトリクス基板２ＴＦＴ（スイッチング素子）３ＣＳ（補助容量）４画素電極５ゲートバスライン６ソースバスライン７ＣＳ配線７ａ補助容量バスライン（ＣＳバスライン、容量バ
スライン）７ｂ補助容量幹配線（ＣＳ幹配線、容量幹配線）７ｃゲート側配線（入力配線、ゲート入力配線）７ｄソース側配線（入力配線、ソース入力配線）７ｅ第１ゲート側配線（入力配線、ゲート入力配
線、第１入力配線、第２入力配線）７ｆ第２ゲート側配線（入力配線、ゲート入力配
線、第３入力配線）７ｇドライバＩＣ内部接続配線（第４入力配線）１１ＴＡＢ（ゲート実装基板）１２ゲートドライバＩＣ（ゲート駆動回路）１５ＴＡＢ（ソース実装基板）１６ソースドライバＩＣ（ソース駆動回路）２２ソースＰＣＢ

フロントページの続きＦターム(参考） 2H092 GA24 GA44 GA48 GA50 HA06 HA12 HA19 HA25 JA24 JB69 KB04 NA01 NA28 5C094 AA02 AA25 BA02 BA43 CA19 DB01 DB10 EA10 HA08 5G435 AA01 AA16 BB12 EE34 EE36 EE40 EE47 KK05 KK09 LL08

Claims

【特許請求の範囲】

【請求項１】複数のスイッチング素子、各スイッチング
素子に接続された複数の画素電極、該画素電極の電荷を
保持するための複数の容量バスライン、該容量バスライ
ンを束ねる容量幹配線、上記各スイッチング素子のゲー
ト電極に接続されたゲートバスライン、および上記各ス
イッチング素子のソース電極に接続されたソースバスラ
インを有するアクティブマトリクス基板と、上記ゲート
バスラインを駆動するためのゲート駆動回路を有するゲ
ート実装基板と、上記ソースバスラインを駆動するため
のソース駆動回路を有するソース実装基板とを備え、上
記ゲート実装基板およびソース実装基板上には、上記容
量幹配線に接続される入力配線が形成されている表示装
置において、上記入力配線は、一部が上記ゲート実装基板上に形成さ
れ、かつ、ゲート実装基板上から上記容量幹配線に接続
されるゲート入力配線と、一部が上記ソース実装基板上
に形成され、かつ、ソース実装基板上から上記容量幹配
線に接続されるソース入力配線とからなり、上記ゲート入力配線は、上記ソース入力配線と上記容量
幹配線とが接続された部分に対して、最も遠い位置に配
されたゲート実装基板から上記容量幹配線に接続され、上記ゲート入力配線のうち、隣り合うゲート実装基板間
に形成されたゲート入力配線の一部は、上記アクティブ
マトリクス基板上に形成されていることを特徴とする表
示装置。
【請求項２】上記ゲート実装基板およびソース実装基板
は、上記アクティブマトリクス基板と、異方性導電膜を
介して接続されていることを特徴とする請求項１に記載
の表示装置。
【請求項３】上記ゲート入力配線は上記ゲート実装基板
上において、上記アクティブマトリクス基板上に形成さ
れたゲート入力配線の一部と接続される第１入力配線
と、上記ゲート駆動回路の入力電極端子に接続される第
２入力配線とに分岐するように形成され、上記ゲート入力配線は、さらに、上記ゲート駆動回路の
出力電極端子と上記容量幹配線とを接続する第３入力配
線と、上記ゲート駆動回路において上記入力電極端子と
上記出力電極端子とを接続する第４入力配線とを有する
ことを特徴とする請求項１または２に記載の表示装置。
【請求項４】上記ゲート入力配線の少なくとも一部が、
上記ソース実装基板上に形成され、上記ゲート入力配線
に供給される電源は、上記ソース実装基板を介して、上
記ゲート実装基板上に形成されているゲート入力配線に
供給されることを特徴とする請求項１ないし３のいずれ
か１項に記載の表示装置。
【請求項５】上記入力配線が、上記ゲートバスラインお
よび／または上記ソースバスラインの形成と同時に形成
されることを特徴とする請求項１ないし４のいずれか１
項に記載の表示装置。
【請求項６】上記ゲートバスラインおよび／または上記
ソースバスラインは、アルミニウムからなる層を備える
ことを特徴とする請求項５に記載の表示装置。
【請求項７】液晶からなる液晶層を介して上記アクティ
ブマトリクス基板と対向するように配され、上記画素電
極と共に上記液晶層に電圧を印加する対向電極を有する
対向基板を備えることを特徴とする請求項１ないし６の
いずれか１項に記載の表示装置。