JP2004037956A

JP2004037956A - 液晶表示装置及びその駆動回路

Info

Publication number: JP2004037956A
Application number: JP2002196667A
Authority: JP
Inventors: Yukio Kitamura; 北村　幸男; Tetsuya Ikemoto; 池本　哲也
Original assignee: Advanced Display Inc
Current assignee: Advanced Display Inc
Priority date: 2002-07-05
Filing date: 2002-07-05
Publication date: 2004-02-05
Anticipated expiration: 2022-07-05
Also published as: JP4024604B2

Abstract

【課題】ガラス基板上の配線を単層構造にして、製造工程を簡略化することができる駆動回路及び液晶表示装置を提供すること。
【解決手段】本発明にかかる液晶表示装置は対向電極１３を備えたＣＦ基板及びＴＦＴアレイ基板３８を備えている。ＴＦＴアレイ基板３８は直交するゲート配線１８及びソース配線２０と、対向電極３８に接続されたトランスファー電極１４を備えている。またＶＣＯＭ電圧及びＶＥＥＧ電圧を生成するＤＣ／ＤＣ部６と、ＶＥＥＧ電圧をゲート配線１８に供給するゲートドライバＩＣ２と、ＶＥＥＧ電圧を入出力するＬＣＤ用入出力端子４１、３９を備えている。そしてゲートドライバＩＣ２上にＶＣＯＭ電圧を入出力するドライバＩＣ用ダミー入出力端子４２、４４を備え、これらがダミースルー配線１５により接続されている。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置に関し、さらに薄膜トランジスタの駆動回路に関する。
【０００２】
【従来の技術】
通常、液晶表示装置は液晶層を狭持する対向する２枚の基板からなる液晶パネルを備えている。その一方の基板はマトリクス状にスイッチング素子として薄膜トランジスタ（ＴＦＴ）を備え、そのＴＦＴに画素電極が接続されたＴＦＴアレイ基板であり、もう一方の基板はＲＧＢの着色層及びＩＴＯ等の透明性導電膜からなる対向電極（透明電極）を有するカラーフィルタ基板（ＣＦ基板）である。この画素電極と対向電極の電位差によって液晶層が配向され、各色を表示する。
【０００３】
従来の液晶表示装置の駆動電圧供給方法について図５を用いて説明する。図５に一般的なＴＦＴを用いた液晶表示装置（ＬＣＤ）の構成を示す。１は液晶パネル、２はゲートドライバＩＣ、３はソースドライバＩＣ、５はタイミングコントローラ（以下、ＴＣＯＮと称す）、６はＤＣ／ＤＣ部、１８はゲート配線、１９はゲートダミー配線、２０はソース配線、２１はソースダミー配線、２２はゲート第一ラインＴＦＴ、２３はゲート第二ラインＴＦＴ、２４はゲート第一ラインＴＦＴの画素電極、２５はゲート第二ラインＴＦＴの画素電極、２６は液晶層、２７は共通電極、２８はゲート電極、２９はソース電極、３０はドレイン電極、３１は保持容量を示している。ここで数字の後ろに付したａ〜ｎまでの符号は複数ある配線、電極等の個々の配線、電極等を示している。
【０００４】
液晶パネル１は略垂直に配置された複数のゲート配線１８ａ〜ｎと複数のソース配線２０ａ〜ｎを備えている。またゲート配線１８とソース配線２０の本数は同じａ〜ｎで示しているが、同一の本数に限られるものではない。互いにマトリクス状に交差するゲート配線１８とソース配線２０の交点にＴＦＴ２２、２３が形成されている。このＴＦＴ２２、２３のうち一番上のゲート配線１８ａに対応して形成されたＴＦＴをゲート第一ラインＴＦＴ２２、二番目のゲート配線に対応して形成されたＴＦＴをゲート第二ラインＴＦＴ２３とする。そしてさらにそれぞれのソース配線２０ａ〜ｎに対応してそれぞれゲート第一ラインＴＦＴ２２ａ〜ｎ、ゲート第二ラインＴＦＴ２３ａ〜ｎとする。さらにゲート第一ラインＴＦＴ２２ａ〜ｎに対応してゲート第一ラインＴＦＴの画素電極２４ａ〜ｎ、ゲート第二ラインＴＦＴ２３ａ〜ｎに対応してゲート第二ラインＴＦＴの画素電極２５ａ〜ｎが形成される。各画素はこれらの各画素電極２４、２５と共通電極２７（ＣＯＭ）とその間に挟まれた液晶層２６とから構成される。
【０００５】
各ＴＦＴ２２ａ〜ｎ、２３ａ〜ｎのゲート電極２８は対応するゲート配線１８に、ソース電極２９はソース配線２０に、ドレイン電極３１は画素電極２４、２５にそれぞれ接続されている。
【０００６】
さらにゲート配線１８には垂直走査に従ってＴＦＴのゲートをＯＮさせるゲートドライバＩＣ２が、ソース配線には表示画素データを液晶駆動電圧に変換するソースドライバＩＣ３が設けられている。そしてゲートドライバＩＣ２及びソースドライバＩＣ３はタイミングを制御するＴＣＯＮ５によって制御される。
【０００７】
次に図６を用いて図５に示した液晶表示装置の信号の動作の概略について説明をする。図６は液晶表示装置の駆動タイミングチャートである。
【０００８】
まずソースドライバＩＣ３はＴＣＯＮ５から供給される表示データを１ゲート配線分（例えば、１８ａ）サンプリングし保持する。この表示データは１ゲート配線分の各々のＴＦＴ素子に供給されるため、図６に示すように１〜ｎ個分保持される。
【０００９】
ゲート配線１８ａの表示データがソースドライバＩＣに保持された後、ＴＣＯＮ５によってシフト開始信号が出力され、そしてＶＤＤＧ電圧が供給される。これによりゲート配線１８ａに接続されている全てのゲート第一ラインＴＦＴ２２ａ〜ｎのゲート電極にＯＦＦレベル（以下、ＶＥＥＧ電圧とする）からＯＮレベル（以下、ＶＤＤＧ電圧とする）へ電圧が印加されゲートがＯＮされる。
【００１０】
その後、ゲートがＯＮされることでソースドライバＩＣ３に保持されている表示データが出力され、全てのソース配線２０ａ〜ｎに先ほどサンプリングした表示データに応じた液晶駆動電圧を供給する。ゲート電極２８がＯＮされているゲート第一ラインＴＦＴ２２ａ〜ｎのソース電極２９を介してドレイン電極３０及びゲート第一ラインＴＦＴの画素電極２４に電圧が供給され、液晶層２６に電圧を印加する。
【００１１】
上記動作の中でソースドライバＩＣ３がサンプリングした表示データを液晶駆動電圧に変換した後、ソースドライバＩＣ３はＴＣＯＮ５からのサンプリング開始信号によって、次のゲート配線分（例えば、１８ｂ）の表示データのサンプリングを開始する。上記の動作を各ゲート配線について繰り返すことにより、コンピュータ等の信号源からの表示データを良好に表示することができる。
【００１２】
図７を用いて従来のＴＦＴ液晶パネルでのダミー配線への電圧供給方法を説明する。図７は液晶パネルのＴＦＴアレイ基板側の構成を示す平面図である。図５で付した符号と同一の符号は同じ構成を示すので説明を省略する。３３はＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）、４はソースバス基板、７はＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）、８はＶＣＯＭ、９はＶＥＥＧ、１９はゲートダミー配線、２１はソースダミー配線、３２はゲートバス基板である。ここでＴＦＴの構成は図５と同一なので省略している。
【００１３】
液晶パネル１の表示領域周辺端部にはパターンの繰り返しの特異性により、表示が不均一になるのを防ぐためにダミー画素（図示せず）を備えている。該ダミー画素の表示を行うために表示領域周辺端部にはゲートダミー配線１９及びソースダミー配線２１が設けられている。ＤＣ／ＤＣ部６で生成されたＶＣＯＭ電圧がソースバス基板４及びＴＣＰ７に設けられたＶＣＯＭ８からソースダミー配線２１に供給される。
【００１４】
同様にＤＣ／ＤＣ部６で生成されたＶＥＥＧ電圧がソースバス基板４、ＦＰＣ３３、ＴＣＰ７、ゲートバス基板に設けられたＶＥＥＧ９からゲートダミー配線１９に供給される。これによりダミー画素に信号が供給される。
【００１５】
次に図８、図９を用いて従来の液晶パネルの構成を説明する。図８は液晶パネルのＣＦ基板側の構成を示す平面図である。図９は液晶パネルの断面図である。図５で付した符号と同一の符号は同じ構成を示すので説明を省略する。１３は対向電極、１４はトランスファー電極、３４はカラーフィルタ、３５はカラーフィルタ基板、３６はガラス基板、３７は導体パターン、３８はＴＦＴアレイ基板である。
【００１６】
ＲＧＢの着色層及びブラックマトリクス（ＢＭ）からなるカラーフィルタ３４とＩＴＯなどの透明性導電膜からなる対向電極１３で構成されるカラーフィルタ基板３５にＶＣＯＭ電圧を供給するために、ガラス基板３６上に導体パターン３７が配置されたＴＦＴアレイ基板３８上に導電性ペースト等からなるトランスファー電極１４を塗布する。これにより対向電極１３とＴＦＴアレイ基板３８の導体パターン３７が電気的に接続される。
【００１７】
ＤＣ／ＤＣ部６により生成されたＶＣＯＭ電圧はＴＦＴアレイ基板３８のＴＣＰ及びトランスファー電極１４を介して対向電極１３に供給される。これによりＴＦＴアレイ基板３８の導体パターン３７中に設けられている画素電極と対向電極１３に電位差が生じ液晶層が配向されることになる。
【００１８】
上述の液晶表示装置の構成部品点数を少なくするために、ＦＰＣに設けられている配線をガラス基板上に配置することも可能である。この液晶パネルの構成について図１０を用いて説明する。ここで図５、図７、図８、図９で付した符号と同一の符号は同じ構成を示すため説明を省略する。またＴＦＴアレイ基板内のＴＦＴの構成は図５と同一なので図示を省略する。１２は走査信号（ゲート信号ともいう）を供給する走査信号配線、１０はＶＤＤＧ、１１はＶＤＤＤ、１７やドライバＩＣ内部回路、３９はＬＣＤ用出力端子、４１はドライバＩＣ用入力端子、４３はドライバＩＣ用出力端子である。ここでは信号供給用の配線、端子等を詳細に説明するために拡大して図示している。
【００１９】
ゲートドライバＩＣ２へ入力する走査信号配線１２、走査電圧（ＶＣＯＭ電圧、ＶＥＥＧ電圧、ＶＤＤＧ電圧、ＶＤＤＤ電圧）のドライバＩＣ用入力端子４１とドライバＩＣ用出力端子４３がそれぞれゲートドライバＩＣ上の中心に対して対称に設けており鏡像配置（ミラー状配置）をしている。ＬＣＤ用出力端子３９はそれぞれのゲート配線１８ａ〜ｎに対応しており、一列に設けられている。またＶＣＯＭ８は基板上に設けられたトランスファー電極１４に接続されている。このＤＣ／ＤＣ部６で生成されたＶＣＯＭ電圧はトランスファー電極１４を介して対向電極１３に供給される。またその他の走査電圧、走査信号もＴＦＴアレイ基板上に設けられた信号配線（走査信号配線１２、ＶＥＥＧ９、ＶＤＤＧ１０、ＶＤＤＤ１１）を経由してゲートドライバＩＣ２に供給される。これによりＦＰＣを用いることなく液晶パネルを製造することができる。
【００２０】
さらに部品点数を減らすために信号供給用のゲートバス基板３２を無くし、ゲートドライバＩＣ２、信号配線、入出力端子をＴＦＴアレイ基板上に設けるＣＯＧ方式（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）の液晶表示装置が用いられるようになっている。さらに液晶パネルの大画面化、高精細化のために対向電極１３のインピーダンスを下げる必要がある。しかし従来の液晶表示装置においては対向電極１３のインピーダンスを抑制する方法がなかった。
【００２１】
このＣＯＧ方式の液晶表示装置の構成について図１１を用いて説明する。ここで図５、図７、図８、図１０で付した符号と同じ符号は同じ構成を示すので説明を省略する。基本的な構成は図１０の液晶パネルと相違なく、ドライバＩＣ用入力端子４１とドライバＩＣ用出力端子４３がミラー状に配置されている。この配線、端子等の構成を詳細に説明するために拡大して図示している。ＬＣＤ用出力端子３９はそれぞれのゲート配線１８に対応して設けられている。しかしゲートドライバＩＣ２、ドライバＩＣ内部回路１７、各種配線８〜１２及びドライバＩＣ用入力端子４１、ＬＣＤ用出力端子３９等が全てＴＦＴアレイ基板上に設けられている点で異なる。
【００２２】
図１１に示す構成の液晶パネル１ではトランスファー電極１４ｃに配線（ＶＣＯＭ８）を接続しようとすると他の配線と交差してしまいガラス基板上の配線が単層で引き回せない。またトランスファー電極１４ａに配線を接続する際も、他の配線と交差してしまい単層で配線が引き回せなかった。従ってガラス基板上の信号配線等を積層で形成する必要があり、製造工程が増えてしまうという問題点があった。さらには積層した箇所で配線の断線が生じやすくなるという問題点もあった。
【００２３】
また大画面の液晶パネルにおいてはガラス基板上の配線長が長くなってしまう。配線自体の抵抗値を下げることは困難であり、電圧供給側からより遠くなるに従って、インピーダンスの影響により電圧、信号に歪みが生じる。これにより表示特性が劣化や表示不良が発生するといった問題点が生じていた。上記の対策としてはパターン幅を広くする等の方法があるが表示領域周辺の額縁部が大きくなるという問題点があった。
【００２４】
【発明が解決しようとする課題】
このように、従来のＣＯＧ方式やバス基板を無くしガラス基板上にて走査電圧、信号を供給するような構造をとる液晶パネル１においてはガラス基板上の配線が積層構造になるという問題点があった。また配線が長くなった場合に表示不良が発生するといった問題点があった。
【００２５】
本発明は、このような問題点を解決するためになされたもので、ガラス基板上の配線を単層構造にして、製造工程を簡略化することができる駆動回路及び液晶表示装置を提供することを第１の目的とする。また配線長が長くなることによる表示特性の劣化を抑制することができる駆動回路及び液晶表示装置を提供することを第２の目的とする。
【００２６】
【課題を解決するための手段】
本発明にかかる液晶表示装置は液晶層を狭持して対向する第１の基板（例えば、本実施の形態におけるカラーフィルタ基板３５）と第２の基板（例えば、本実施の形態におけるＴＦＴアレイ基板３８）のうち、前記第１の基板は透明性導電膜からなる対向電極（例えば、本実施の形態における対向電極１３）を備え、前記第２の基板は直交して設けられたゲート配線（例えば、本実施の形態におけるゲート配線１８）及びソース配線（例えば、本実施の形態におけるソース配線２０）と、前記ゲート配線及び前記ソース配線の交差点に設けられたスイッチング素子例えば、本実施の形態におけるゲート第一ラインＴＦＴ２２、ゲート二ラインＴＦＴ２３）と、前記スイッチング素子に接続され、前記対向電極に対向する画素電極例えば、本実施の形態におけるゲート第一ラインＴＦＴの画素電極２４、ゲート第二ラインＴＦＴの画素電極２５）と、前記対向電極と電気的に接続されたトランスファー電極（例えば、本実施の形態におけるトランスファー電極１４）を備える液晶表示装置であって、共通電圧（例えば、本実施の形態におけるＶＣＯＭ電圧）及び走査電圧（例えば、本実施の形態におけるＶＤＤＧ電圧）を生成する電圧生成手段（例えば、本実施の形態におけるＤＣ／ＤＣ部６）と、前記走査電圧を前記ゲート配線に供給する複数の駆動回路（例えば、本実施の形態におけるゲートドライバＩＣ２、２ａ）をさらに備えるとともに、当該駆動回路の表示領域と反対側には前記走査電圧を入力する第１の入力端子（例えば、本実施の形態におけるドライバＩＣ用入力端子４１）と、前記第１の入力端子の端に設けられ、前記共通電圧を入力する第２の入力端子（例えば、本実施の形態におけるドライバＩＣ用ダミー入力端子４２ａ）と、異なる駆動回路に走査電圧を出力する第１の駆動回路用出力端子（例えば、本実施の形態におけるドライバＩＣ用出力端子４３）と、前記第１の駆動回路用出力端子の端に設けられ、当該第１の駆動回路用出力端子と電気的に接続された第２の駆動回路用出力端子（例えば、本実施の形態におけるドライバＩＣ用ダミー出力端子４４ａ）を備え、当該駆動回路の表示領域側には各々のゲート配線に対応し、前記走査電圧を出力する第１のＬＣＤ用出力端子（例えば、本実施の形態におけるＬＣＤ用出力端子３９）と、前記第１のＬＣＤ用出力端子の両端に設けられ、前記トランスファー電極に共通電圧を出力する第２のＬＣＤ用出力端子（例えば、本実施の形態におけるＬＣＤ用ダミー出力端子４０ａ、４０ｄ）を備え、前記第２の入力端子と前記第２のＬＣＤ用出力端子及び第２の駆動回路用出力端子と第２のＬＣＤ用出力端子を電気的に接続することにより前記トランスファー電極に共通電圧を供給するものである。これによりトランスファー電極を増設してもガラス基板上の配線を単層構造にすることができる。
【００２７】
上述の液晶表示装置において、前記駆動回路上には前記第１の入力端子と前記第２の入力端子の間に設けられた第３の入力端子（例えば、本実施の形態におけるドライバＩＣ用入力端子４２ｂ）と、前記第１の駆動回路用出力端子と前記第２の駆動回路用出力端子の間に設けられた第３の駆動回路用出力端子（例えば、本実施の形態におけるドライバＩＣ用ダミー出力端子４４ｂ）と、前記第１のＬＣＤ用出力端子と前記第２のＬＣＤ用出力端子の間に第３のＬＣＤ用出力端子（例えば、本実施の形態におけるＬＣＤ用ダミー出力端子４０ｂ）を備え、前記第３のＬＣＤ用出力端子が前記第３の入力端子及び第１の基板上に設けられたダミー画素に対応するダミー配線（例えば、本実施の形態におけるゲートダミー配線１９）に接続されていることが望ましい。これによりダミー配線が他の配線と交差することなく、ガラス上の駆動回路用配線を単層構造にすることができる。
【００２８】
上述の液晶表示装置において、前記第１の入力端子に電気的に接続された第１の駆動回路用出力端子（例えば、本実施の形態におけるドライバＩＣ用出力端子４３）と、前記第２の入力端子に電気的に接続された第２の駆動回路用出力端子（例えば、本実施の形態におけるドライバＩＣ用ダミー出力端子４４）を備え、接続された各々の入力端子及び出力端子が駆動回路の中心に対してそれぞれ対称に設けられていることが望ましい。これによりガラス上の液晶駆動用の配線を単層構造にすることができる。
【００２９】
また上述の液晶表示装置において前記第１の入力端子が双方向バッファと接続し、前記走査信号が当該双方向バッファを介して前記第１の駆動回路用出力端子及び第１のＬＣＤ用出力端子に供給されていてもよい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【００３０】
さらに上述の液晶表示装置において、前記第２の入力端子が双方向バッファと接続し、前記走査信号が当該双方向バッファを介して前記第２の駆動回路用出力端子及び第２のＬＣＤ用出力端子に供給されていてもよい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【００３１】
また前記第３の入力端子が双方向バッファと接続し、前記走査信号が当該双方向バッファを介して前記第３の駆動回路用出力端子及び第３のＬＣＤ用出力端子に供給されていてもよい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【００３２】
上述の液晶表示装置は前記駆動回路が第２の基板上に設けられているＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式の液晶表示装置に対して用いることができる。
【００３３】
上述の液晶表示装置であって前記駆動回路がフィルム上に設けられているＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式の液晶表示装置に対して用いることも可能である。
【００３４】
本発明にかかる駆動回路は、液晶パネルに平行に配置された複数のゲート配線（例えば、本実施の形態におけるゲート配線１８）の各々に走査信号（例えば、本実施の形態におけるＶＤＤＧ）を供給する駆動回路（例えば、本実施の形態におけるゲートドライバＩＣ）であって、前記走査信号を生成するための信号を入力する複数の走査信号用入力端子（例えば、本実施の形態におけるドライバＩＣ用入力端子４１）と、前記走査信号用入力端子に入力された信号に基づき走査信号を生成する走査信号生成手段（例えば、本実施の形態におけるドライバＩＣ内部回路１７）と、前記走査信号生成手段により生成された走査信号をゲート配線に出力する走査信号用出力端子（例えば、本実施の形態におけるＬＣＤ用出力端子３９）と、駆動回路用出力端子（例えば、本実施の形態におけるドライバＩＣ用出力端子４３）と、前記走査信号とは異なる信号を入力する独立のダミースルー配線用入力端子（例えば、本実施の形態におけるドライバＩＣ用ダミー入力端子４２）と、前記ダミースルー配線用入力端子より入力された信号を伝達するダミースルー配線（例えば、本実施の形態における端子ダミー配線１５）と、前記ダミースルー配線により伝達された出力するダミー配線用出力端子（例えば、本実施の形態におけるＬＣＤ用ダミー出力端子４０）と、前記走査信号を異なる駆動回路に出力する駆動回路用ダミー出力端子（例えば、本実施の形態におけるドライバＩＣ用ダミー出力端子４４）を備えたものである。これによりガラス基板上の配線を単層構造にすることができる。
【００３５】
上述の駆動回路において、前記走査信号用入力端子が双方向バッファ（例えば、本実施の形態における双方向バッファ１６）に接続され、前記走査信号が当該双方向バッファを介し前記駆動用回路出力端子及び前記走査信号用出力端子に供給されることが望ましい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【００３６】
上述の駆動回路は液晶パネルに平行に配置された複数のソース配線（例えば、本実施の形態におけるソース配線２０）の各々に駆動信号（ソース信号）を供給する駆動回路に対しても用いることができる。すなわち、本発明にかかる駆動回路は液晶パネルに平行に配置された複数のソース配線の各々に駆動信号を供給する駆動回路であって、前記駆動信号を生成するための信号を入力する複数の駆動信号用入力端子と、前記駆動信号用入力端子に入力された信号に基づき駆動信号を生成する駆動信号生成手段と、前記駆動信号生成手段により生成された駆動信号を出力する駆動信号用出力端子と、前記駆動信号を異なる駆動回路に出力する駆動回路用出力端子と、前記駆動信号とは異なる信号を入力する独立のダミースルー配線用入力端子と、前記ダミースルー配線用入力端子より入力された信号を伝達するダミースルー配線と、前記ダミースルー配線により伝達された出力するダミー配線用出力端子を備えるものである。これによりガラス基板上の配線を単層構造にすることができる。
【００３７】
さらに上述の駆動回路において、前記駆動信号用入力端子が双方向バッファに接続され、前記駆動信号が当該双方向バッファを介し前記駆動用回路出力端子及び前記駆動信号用出力端子に供給されることが望ましい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【００３８】
【発明の実施の形態】
本発明の実施の形態１．
本発明にかかる液晶パネルの構造について図１、図２を用いて説明する。図１は液晶表示装置の概略を示す外観図である。図２は液晶パネルの構成を示す平面図であり、特にゲートドライバＩＣの配線、端子の周辺を拡大し詳細に図示している。ここで１は液晶パネル、２はゲートドライバＩＣ、３はソースドライバＩＣ、４はソースドライバＩＣ、５はタイミングコントローラ（以下、ＴＣＯＮと称す）、６はＤＣ／ＤＣ部、７はＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）、８はＶＣＯＭ、９はＶＥＥＧ、１０はＶＤＤＧ、１１はＶＤＤＤ、１２は走査信号配線、１３は対向電極、１４はトランスファー電極、１５は端子ダミー配線、１６は双方向バッファ、１７はドライバＩＣ内部回路、１８はゲート配線、１９はゲートダミー配線、３９はＬＣＤ用出力端子、４０はＬＣＤ用ダミー出力端子、４１はドライバＩＣ用入力端子、４２はドライバＩＣ用ダミー入力端子、４３はドライバＩＣ用出力端子、４４はドライバＩＣ用ダミー出力端子である。数字の後ろのａ〜ｎは複数ある構成物（配線、端子等）の個々の構成物を示している。
【００３９】
図１はゲートドライバＩＣ２が液晶パネル１上に設けられたＣＯＧ方式の液晶表示装置を示している。ここでＴＦＴアレイ基板の構成は図５と同一なので省略する。また走査信号等を供給するタイミングも図６と同様なので説明を省略する。
【００４０】
図２に示すようにソースバス基板４上に設けられたＴＣＯＮ５、ＤＣ／ＤＣ部６とゲートドライバＩＣ２ａに設けられたドライバＩＣ用入力端子４１が配線１０、１１、１２によって接続されている。走査信号配線１２はソースバス基板４、ＴＣＰ７、ＴＦＴアレイ基板を通ってゲートドライバＩＣ２ａ上のドライバＩＣ用入力端子４１に接続される。そしてドライバＩＣ用入力端子４１は双方向バッファ１６と接続されている。双方向バッファ１６からの配線の一方はドライバＩＣ用出力端子４３と電気的に接続されている。もう一方の配線はドライバＩＣ内部回路１７と接続される。そして表示領域側に設けられたＬＣＤ用出力端子３９を介してゲート配線１８にゲート電圧等が供給される。このドライバＩＣ用入力端子４１とドライバＩＣ用出力端子４３はゲートドライバＩＣ２ａ上の表示領域の反対側に一列に設けられている。
【００４１】
さらにこのドライバＩＣ用入力端子４１とドライバＩＣ用出力端子４３は対称に設けらており、ゲートドライバＩＣ２ａ上でドライバＩＣ用入力端子４１とドライバＩＣ用出力端子４３がミラー状の配置となっている。すなわちドライバＩＣ用入力端子４１ａ及びドライバＩＣ用出力端子４３ａが外側に設けられており、ドライバＩＣ用入力端子４１及びドライバＩＣ用出力端子４３のアルファベットが外側から順に入出力端子ともｂ、ｃ、ｄの順になっている。そして、ドライバＩＣ用出力端子４３は隣接するゲートドライバＩＣ２のドライバＩＣ用入力端子４１と接続されている。また同様にドライバＩＣ用ダミー出力端子４４ａ、４４ｂは隣接するゲートドライバＩＣ２のドライバＩＣ用ダミー入力端子４２ｅ、４２ｆと接続されている。さらにドライバＩＣ用入力端子４１とドライバＩＣ用出力端子４３で同一のアルファベットの入出力端子が双方向バッファ１６を介して接続される。このような構成を繰り返し、全ゲート配線１８に対応するようにＬＣＤ用出力端子３９を設ける。これにより、各配線を重ねることなく、各ゲート配線１８に走査信号を供給することができる。
【００４２】
本実施の形態１にかかる液晶表示装置の配線等の配置は図１１で示した従来のＣＯＧ方式の液晶表示装置と異なる点について図２を用いて説明する。ゲートドライバＩＣ２の表示領域と反対側にドライバＩＣ用ダミー入力端子４２及びドライバＩＣ用ダミー出力端子４４がＬＣＤ用入力端子４１及びＬＣＤ用出力端子４１の外側にそれぞれ２個ずつ設けられている。またドライバＩＣ２の表示領域側にＬＣＤ用ダミー出力端子４０がＬＣＤ用出力端子３９の両端に２個ずつ設けられている。ＶＣＯＭ８及びＶＥＥＧ９はゲートドライバＩＣ２上のドライバＩＣ用ダミー入力端子４２に接続される。その同一のアルファベットのドライバＩＣ用ダミー入力端子４２ａ、４２ｂとＬＣＤ用ダミー出力端子４０ａ、４０ｂが同じアルファベットの端子ダミー配線１５ａ、１５ｂによりそれぞれ電気的に接続されている。その端子ダミー配線１５ａは途中で二つに分かれておりゲートドライバＩＣ２上に設けられている端子ダミー配線１５ｄと双方向バッファ１６を介して接続されている。そしてこの端子ダミー配線１５ｄはドライバＩＣ用ダミー出力端子４３ａとＬＣＤ用ダミー出力端子４０ｄを電気的に接続している。同様に端子ダミー配線１５ｂは双方向バッファ１６を介して端子ダミー配線１５ｃと接続されている。そしてこの端子ダミー配線１５ｃはドライバＩＣ用ダミー出力端子４３ｂとＬＣＤ用ダミー出力端子４０ｃを接続している。
【００４３】
また端子ダミー配線１５ａ、１５ｄに対応するＬＣＤ用ダミー出力端子４０ａ、４０ｄからの配線はそれぞれトランスファー電極１４ａ、１４ｃに接続している。これによりＶＣＯＭ電圧がドライバＩＣ用ダミー入力端子４２ａ及びＬＣＤ用ダミー出力端子４４ａをスルーしトランスファー電極１４ａに供給される。端子ダミー配線１５ｂに対応するＬＣＤ用ダミー出力端子４０ｂはゲートダミー配線１９と接続されている。これによりＶＥＥＧ電圧がドライバＩＣ用ダミー入力端子４２ｂ及びＬＣＤ用ダミー出力端子４４ｂをスルーしゲートダミー配線１９に供給される。ＬＣＤ用ダミー出力端子４０及びドライバＩＣ用ダミー入力端子４２をＬＣＤ用出力端子３９及びダミー出力端子４１の外側にそれぞれ２個ずつ設けることによりガラス基板上でそれぞれの配線が交差することなく、単層構造でＬＣＤ用駆動配線を製造することができる。これにより製造工程を簡略化することができ、製造コストを低減することができる。
【００４４】
さらにゲートドライバＩＣ２上のドライバＩＣ用入力端子４１とＬＣＤ用出力端子３９の間に双方向バッファ１６が設けられている。このため、ゲートドライバＩＣ間のガラス上配線のインピーダンスのみの影響を考慮して、ガラス上配線を設計することができる。これにより大画面化によって長くなった配線のインピーダンスの影響を低減することができ、表示特性の劣化や表示不良の発生を抑制することが可能となる。
【００４５】
本発明の実施の形態２．
本発明の実施の形態２にかかる液晶表示装置の構成について図３を用いて説明する。図３は液晶表示パネルの構成を示す平面図であり、特にゲートドライバＩＣ２の配線、端子を拡大し詳細に図示している。図１、図２で付した符号と同一の符号は同じ構成を示すため説明を省略する。
【００４６】
本実施の形態２では配線、端子等の配置は図１に示した実施の形態１と同一である。しかし本実施の形態２ではゲートドライバＩＣ２がガラス基板上ではなくＦＰＣ上に設けられている点が図２で示した実施の形態１と異なる。従ってＦＰＣ上にゲートバス基板３２、配線、ドライバＩＣ用入力端子４１、ＬＣＤ用出力端子３９が設けられているＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式となる。
【００４７】
実施の形態１と同様にドライバＩＣ用ダミー入力端子４２、ＬＣＤ用ダミー出力端子４０がそれぞれドライバＩＣ用入力端子４１、ＬＣＤ用出力端子３９の外側に２個ずつ設けられている。これによりＣＯＦ方式のガラス基板上でも配線が交差することなく、単層構造でＬＣＤ駆動用配線を製造することができる。
【００４８】
またドライバＩＣ用ダミー入力端子４２とＬＣＤ用ダミー出力端子４０が双方向バッファを介して電気的に接続されている。これにより大画面化によって長くなった配線のインピーダンスの影響を低減することができ、表示特性の劣化や表示不良の発生を抑制することが可能となる。
【００４９】
またこの構成はＣＯＦ方式に限らず、ゲートバス基板３２をなくしガラス基板上に配線を設けて走査電圧、走査信号を供給する液晶パネルに対して用いることが可能である。
【００５０】
その他の実施の形態．
本発明のその他の実施の形態にかかる液晶表示装置の構成の一例について図３を用いて説明する。図４は液晶表示パネルの構成を示す平面図であり、特にゲートドライバＩＣの配線、端子等を拡大し詳細に図示している。図１、図２で付した符号と同一の符号は同じ構成を示すため説明を省略する。
【００５１】
本実施の形態ではゲートドライバＩＣ上の配線、端子等の配置は図１に示した実施の形態１と同一である。しかし本実施の形態ではソースドライバＩＣがガラス基板上に設けられている点が図１で示した実施の形態１と異なる。
【００５２】
このようなＴＣＰを用いていない構成のＣＯＧ方式の液晶表示装置においても、ゲートドライバＩＣ上の配線、入出力端子、ドライバＩＣ内部回路及び双方向バッファ等を図２で示した配置と同様の配置にすれば、ガラス基板上でも配線が交差することなく、単層構造でＬＣＤ用駆動配線を製造することができる。さらに大画面化によって長くなった配線のインピーダンスの影響を低減することができ、表示特性の劣化や表示不良の発生を抑制することが可能となる。
【００５３】
また同様に実施の形態２で示したＣＯＦ方式の液晶表示装置においても同様にソースドライバＩＣをガラス基板上に設けてもよい。このような構成でも同様の効果を得ることができる。
【００５４】
本発明はゲートドライバＩＣ上にトランスファー電極及び端子ダミー配線用のダミー入出力端子を設けるものであり、上述の実施の形態で図示した構成に限られるではない。さらにゲートドライバＩＣ上の入出力端子間に双方向バッファを設けることにより表示特性の劣化や表示不良の発生を抑制することが可能となる。
例えばＣＯＰ（Ｃｈｉｐ　Ｏｎ　Ｐｌａｓｔｉｃ）方式やＣＯＢ（Ｃｈｉｐ　Ｏｎ　Ｂｏａｒｄ）方式の液晶表示装置に対しても用いることができる。
【００５５】
また本発明にかかる駆動回路の配置はゲートドライバＩＣのみではなく、ソースドライバＩＣに適用しても、同様の効果を得ることができる。
【００５６】
【発明の効果】
本発明によれば、ガラス基板上の配線を単層構造にして、製造工程が簡略化された駆動回路及び液晶表示装置を提供することができる。さらに配線長が長くなることによる表示特性の劣化が抑制された駆動回路及び液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる液晶表示装置の液晶パネルの外観を示した平面図である。
【図２】本発明の実施の形態１にかかる液晶パネルの構成を示す平面図である。
【図３】本発明の実施の形態２にかかる液晶パネルの構成を示す平面図である。
【図４】本発明のその他の実施の形態にかかる液晶パネルの構成を示す平面図である。
【図５】液晶パネルの液晶パネルの構成を示す平面図である。
【図６】液晶表示装置の動作を説明するタイミングチャートである。
【図７】従来の液晶パネルのＴＦＴアレイ基板側の構成を示す平面図である。
【図８】従来の液晶パネルのカラーフィルタ基板側の構成を示す平面図である。
【図９】従来の液晶パネルの構成を示す断面図である。
【図１０】従来の液晶パネルの構成を示す平面図である。
【図１１】従来の液晶パネルの構成を示す平面図である。
【符号の説明】
１　液晶パネル
２　ゲートドライバＩＣ
３　ソースドライバＩＣ
４　ソースバス基板
５　タイミングコントローラ（ＴＣＯＮ）
６　ＤＣ／ＤＣ部
７　ＴＣＰ
８　ＶＣＯＭ
９　ＶＥＥＧ
１０　ＶＤＤＧ
１１　ＶＤＤＤ
１２　走査信号配線
１３　対向電極
１４　トランスファー電極
１５　端子ダミー配線
１６　双方向バッファ
１７　ドライバＩＣ内部回路
１８　ゲート配線
１９　ゲートダミー配線
２０　ソース配線
２１　ソースダミー配線
２２　ゲート第一ラインＴＦＴ
２３　ゲート第二ラインＴＦＴ
２４　ゲート第一ラインＴＦＴの画素電極
２５　ゲート第二ラインＴＦＴの画素電極
２６　液晶層
２７　共通電極
２８　ゲート電極
２９　ソース電極
３０　ドレイン電極
３１　保持容量
３２　ゲートバス基板
３３　ＦＰＣ
３４　カラーフィルタ
３５　カラーフィルタ基板（ＣＦ基板）
３６　ガラス基板
３７　導体パターン
３８　ＴＦＴアレイ基板
３９　ＬＣＤ用出力端子
４０　ＬＣＤ用ダミー出力端子
４１　ドライバＩＣ用入力端子
４２　ドライバＩＣ用ダミー入力端子
４３　ドライバＩＣ用出力端子
４４　ドライバＩＣ用ダミー出力端子

Claims

液晶層を狭持して対向する第１の基板と第２の基板のうち、
前記第１の基板は透明性導電膜からなる対向電極を備え、
前記第２の基板は直交して設けられたゲート配線及びソース配線と、
前記ゲート配線及び前記ソース配線の交差点に設けられたスイッチング素子と、
前記スイッチング素子に接続され、前記対向電極に対向する画素電極と、
前記対向電極と電気的に接続されたトランスファー電極を備える液晶表示装置であって、
共通電圧及び走査電圧を生成する電圧生成手段と、
前記走査電圧を前記ゲート配線に供給する複数の駆動回路をさらに備えるとともに、
当該駆動回路の表示領域と反対側には前記走査電圧を入力する第１の入力端子と、
前記第１の入力端子の端に設けられ、前記共通電圧を入力する第２の入力端子と、
異なる駆動回路に走査電圧を出力する第１の駆動回路用出力端子と、
前記第１の駆動回路用出力端子の端に設けられ、当該第１の駆動回路用出力端子と電気的に接続された第２の駆動回路用出力端子を備え、
当該駆動回路の表示領域側には各々のゲート配線に対応し、前記走査電圧を出力する第１のＬＣＤ用出力端子と、
前記第１のＬＣＤ用出力端子の両端に設けられ、前記トランスファー電極に共通電圧を出力する第２のＬＣＤ用出力端子を備え、
前記第２の入力端子と前記第２のＬＣＤ用出力端子及び第２の駆動回路用出力端子と第２のＬＣＤ用出力端子を電気的に接続することにより前記トランスファー電極に共通電圧を供給する液晶表示装置。
前記駆動回路上には前記第１の入力端子と前記第２の入力端子の間に設けられた第３の入力端子と、
前記第１の駆動回路用出力端子と前記第２の駆動回路用出力端子の間に設けられた第３の駆動回路用出力端子と、
前記第１のＬＣＤ用出力端子と前記第２のＬＣＤ用出力端子の間に第３のＬＣＤ用出力端子を備え、
前記第３のＬＣＤ用出力端子が前記第３の入力端子及び第１の基板上に設けられたダミー画素に対応するダミー配線に接続されている請求項１記載の液晶表示装置。
前記第１の入力端子に電気的に接続された第１の駆動回路用出力端子と、
前記第２の入力端子に電気的に接続された第２の駆動回路用出力端子を備え、接続された各々の入力端子及び出力端子が駆動回路の中心に対してそれぞれ対称に設けられている請求項１又は２いずれかに記載の液晶表示装置。
前記第１の入力端子が双方向バッファと接続し、前記走査信号が当該双方向バッファを介して前記第１の駆動回路用出力端子及び第１のＬＣＤ用出力端子に供給される請求項１乃至３いずれかに記載の液晶表示装置。
前記第２の入力端子が双方向バッファと接続し、前記走査信号が当該双方向バッファを介して前記第２の駆動回路用出力端子及び第２のＬＣＤ用出力端子に供給される請求項１乃至４いずれかに記載の液晶表示装置。
前記第３の入力端子が双方向バッファと接続し、前記走査信号が当該双方向バッファを介して前記第３の駆動回路用出力端子及び第３のＬＣＤ用出力端子に供給される請求項１乃至５いずれかに記載の液晶表示装置。
請求項１乃至６いずれかに記載の液晶表示装置であって前記駆動回路が第２の基板上に設けられているＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方式の液晶表示装置。
請求項１乃至６いずれかに記載の液晶表示装置であって前記駆動回路がフィルム上に設けられているＣＯＦ（Ｃｈｉｐ　Ｏｎ　Ｆｉｌｍ）方式の液晶表示装置。
液晶パネルに平行に配置された複数のゲート配線の各々に走査信号を供給する駆動回路であって、
前記走査信号を生成するための信号を入力する複数の走査信号用入力端子と、
前記走査信号用入力端子に入力された信号に基づき走査信号を生成する走査信号生成手段と、
前記走査信号生成手段により生成された走査信号をゲート配線に出力する走査信号用出力端子と、
前記走査信号を異なる駆動回路に出力する駆動回路用出力端子と、
前記走査信号とは異なる信号を入力する独立のダミースルー配線用入力端子と、
前記ダミースルー配線用入力端子より入力された信号を伝達するダミースルー配線と、
前記ダミースルー配線により伝達された出力するダミー配線用出力端子を備えた駆動回路。
前記走査信号用入力端子が双方向バッファに接続され、前記走査信号が当該双方向バッファを介し前記駆動用回路出力端子及び前記走査信号用出力端子に供給される請求項９記載の駆動回路。
液晶パネルに平行に配置された複数のソース配線の各々に駆動信号を供給する駆動回路であって、
前記駆動信号を生成するための信号を入力する複数の駆動信号用入力端子と、
前記駆動信号用入力端子に入力された信号に基づき駆動信号を生成する駆動信号生成手段と、
前記駆動信号生成手段により生成された駆動信号をソース配線に出力する駆動信号用出力端子と、
前記駆動信号を異なる駆動回路に出力する駆動回路用出力端子と、
前記駆動信号とは異なる信号を入力する独立のダミースルー配線用入力端子と、
前記ダミースルー配線用入力端子より入力された信号を伝達するダミースルー配線と、
前記ダミースルー配線により伝達された出力するダミー配線用出力端子を備えた駆動回路。
前記駆動信号用入力端子が双方向バッファに接続され、前記駆動信号が当該双方向バッファを介し前記駆動用回路出力端子及び前記駆動信号用出力端子に供給される請求項１１記載の駆動回路。