JP4024604B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4024604B2 JP4024604B2 JP2002196667A JP2002196667A JP4024604B2 JP 4024604 B2 JP4024604 B2 JP 4024604B2 JP 2002196667 A JP2002196667 A JP 2002196667A JP 2002196667 A JP2002196667 A JP 2002196667A JP 4024604 B2 JP4024604 B2 JP 4024604B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- gate
- driver
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置に関し、さらに薄膜トランジスタの駆動回路に関する。
【0002】
【従来の技術】
通常、液晶表示装置は液晶層を狭持する対向する2枚の基板からなる液晶パネルを備えている。その一方の基板はマトリクス状にスイッチング素子として薄膜トランジスタ(TFT)を備え、そのTFTに画素電極が接続されたTFTアレイ基板であり、もう一方の基板はRGBの着色層及びITO等の透明性導電膜からなる対向電極(透明電極)を有するカラーフィルタ基板(CF基板)である。この画素電極と対向電極の電位差によって液晶層が配向され、各色を表示する。
【0003】
従来の液晶表示装置の駆動電圧供給方法について図5を用いて説明する。図5に一般的なTFTを用いた液晶表示装置(LCD)の構成を示す。1は液晶パネル、2はゲートドライバIC、3はソースドライバIC、5はタイミングコントローラ(以下、TCONと称す)、6はDC/DC部、18はゲート配線、19はゲートダミー配線、20はソース配線、21はソースダミー配線、22はゲート第一ラインTFT、23はゲート第二ラインTFT、24はゲート第一ラインTFTの画素電極、25はゲート第二ラインTFTの画素電極、26は液晶層、27は共通電極、28はゲート電極、29はソース電極、30はドレイン電極、31は保持容量を示している。ここで数字の後ろに付したa〜nまでの符号は複数ある配線、電極等の個々の配線、電極等を示している。
【0004】
液晶パネル1は略垂直に配置された複数のゲート配線18a〜nと複数のソース配線20a〜nを備えている。またゲート配線18とソース配線20の本数は同じa〜nで示しているが、同一の本数に限られるものではない。互いにマトリクス状に交差するゲート配線18とソース配線20の交点にTFT22、23が形成されている。このTFT22、23のうち一番上のゲート配線18aに対応して形成されたTFTをゲート第一ラインTFT22、二番目のゲート配線に対応して形成されたTFTをゲート第二ラインTFT23とする。そしてさらにそれぞれのソース配線20a〜nに対応してそれぞれゲート第一ラインTFT22a〜n、ゲート第二ラインTFT23a〜nとする。さらにゲート第一ラインTFT22a〜nに対応してゲート第一ラインTFTの画素電極24a〜n、ゲート第二ラインTFT23a〜nに対応してゲート第二ラインTFTの画素電極25a〜nが形成される。各画素はこれらの各画素電極24、25と共通電極27(COM)とその間に挟まれた液晶層26とから構成される。
【0005】
各TFT22a〜n、23a〜nのゲート電極28は対応するゲート配線18に、ソース電極29はソース配線20に、ドレイン電極31は画素電極24、25にそれぞれ接続されている。
【0006】
さらにゲート配線18には垂直走査に従ってTFTのゲートをONさせるゲートドライバIC2が、ソース配線には表示画素データを液晶駆動電圧に変換するソースドライバIC3が設けられている。そしてゲートドライバIC2及びソースドライバIC3はタイミングを制御するTCON5によって制御される。
【0007】
次に図6を用いて図5に示した液晶表示装置の信号の動作の概略について説明をする。図6は液晶表示装置の駆動タイミングチャートである。
【0008】
まずソースドライバIC3はTCON5から供給される表示データを1ゲート配線分(例えば、18a)サンプリングし保持する。この表示データは1ゲート配線分の各々のTFT素子に供給されるため、図6に示すように1〜n個分保持される。
【0009】
ゲート配線18aの表示データがソースドライバICに保持された後、TCON5によってシフト開始信号が出力され、そしてVDDG電圧が供給される。これによりゲート配線18aに接続されている全てのゲート第一ラインTFT22a〜nのゲート電極にOFFレベル(以下、VEEG電圧とする)からONレベル(以下、VDDG電圧とする)へ電圧が印加されゲートがONされる。
【0010】
その後、ゲートがONされることでソースドライバIC3に保持されている表示データが出力され、全てのソース配線20a〜nに先ほどサンプリングした表示データに応じた液晶駆動電圧を供給する。ゲート電極28がONされているゲート第一ラインTFT22a〜nのソース電極29を介してドレイン電極30及びゲート第一ラインTFTの画素電極24に電圧が供給され、液晶層26に電圧を印加する。
【0011】
上記動作の中でソースドライバIC3がサンプリングした表示データを液晶駆動電圧に変換した後、ソースドライバIC3はTCON5からのサンプリング開始信号によって、次のゲート配線分(例えば、18b)の表示データのサンプリングを開始する。上記の動作を各ゲート配線について繰り返すことにより、コンピュータ等の信号源からの表示データを良好に表示することができる。
【0012】
図7を用いて従来のTFT液晶パネルでのダミー配線への電圧供給方法を説明する。図7は液晶パネルのTFTアレイ基板側の構成を示す平面図である。図5で付した符号と同一の符号は同じ構成を示すので説明を省略する。33はFPC(Flexible Printed Circuit)、4はソースバス基板、7はTCP(Tape Carrier Package)、8はVCOM、9はVEEG、19はゲートダミー配線、21はソースダミー配線、32はゲートバス基板である。ここでTFTの構成は図5と同一なので省略している。
【0013】
液晶パネル1の表示領域周辺端部にはパターンの繰り返しの特異性により、表示が不均一になるのを防ぐためにダミー画素(図示せず)を備えている。該ダミー画素の表示を行うために表示領域周辺端部にはゲートダミー配線19及びソースダミー配線21が設けられている。DC/DC部6で生成されたVCOM電圧がソースバス基板4及びTCP7に設けられたVCOM8からソースダミー配線21に供給される。
【0014】
同様にDC/DC部6で生成されたVEEG電圧がソースバス基板4、FPC33、TCP7、ゲートバス基板に設けられたVEEG9からゲートダミー配線19に供給される。これによりダミー画素に信号が供給される。
【0015】
次に図8、図9を用いて従来の液晶パネルの構成を説明する。図8は液晶パネルのCF基板側の構成を示す平面図である。図9は液晶パネルの断面図である。図5で付した符号と同一の符号は同じ構成を示すので説明を省略する。13は対向電極、14はトランスファー電極、34はカラーフィルタ、35はカラーフィルタ基板、36はガラス基板、37は導体パターン、38はTFTアレイ基板である。
【0016】
RGBの着色層及びブラックマトリクス(BM)からなるカラーフィルタ34とITOなどの透明性導電膜からなる対向電極13で構成されるカラーフィルタ基板35にVCOM電圧を供給するために、ガラス基板36上に導体パターン37が配置されたTFTアレイ基板38上に導電性ペースト等からなるトランスファー電極14を塗布する。これにより対向電極13とTFTアレイ基板38の導体パターン37が電気的に接続される。
【0017】
DC/DC部6により生成されたVCOM電圧はTFTアレイ基板38のTCP及びトランスファー電極14を介して対向電極13に供給される。これによりTFTアレイ基板38の導体パターン37中に設けられている画素電極と対向電極13に電位差が生じ液晶層が配向されることになる。
【0018】
上述の液晶表示装置の構成部品点数を少なくするために、FPCに設けられている配線をガラス基板上に配置することも可能である。この液晶パネルの構成について図10を用いて説明する。ここで図5、図7、図8、図9で付した符号と同一の符号は同じ構成を示すため説明を省略する。またTFTアレイ基板内のTFTの構成は図5と同一なので図示を省略する。12は走査信号(ゲート信号ともいう)を供給する走査信号配線、10はVDDG、11はVDDD、17はドライバIC内部回路、39はLCD用出力端子、41はドライバIC用入力端子、43はドライバIC用出力端子である。ここでは信号供給用の配線、端子等を詳細に説明するために拡大して図示している。
【0019】
ゲートドライバIC2へ入力する走査信号配線12、走査電圧(VCOM電圧、VEEG電圧、VDDG電圧、VDDD電圧)のドライバIC用入力端子41とドライバIC用出力端子43がそれぞれゲートドライバIC上の中心に対して対称に設けており鏡像配置(ミラー状配置)をしている。LCD用出力端子39はそれぞれのゲート配線18a〜nに対応しており、一列に設けられている。またVCOM8は基板上に設けられたトランスファー電極14に接続されている。このDC/DC部6で生成されたVCOM電圧はトランスファー電極14を介して対向電極13に供給される。またその他の走査電圧、走査信号もTFTアレイ基板上に設けられた信号配線(走査信号配線12、VEEG9、VDDG10、VDDD11)を経由してゲートドライバIC2に供給される。これによりFPCを用いることなく液晶パネルを製造することができる。
【0020】
さらに部品点数を減らすために信号供給用のゲートバス基板32を無くし、ゲートドライバIC2、信号配線、入出力端子をTFTアレイ基板上に設けるCOG方式(Chip On Glass)の液晶表示装置が用いられるようになっている。さらに液晶パネルの大画面化、高精細化のために対向電極13のインピーダンスを下げる必要がある。しかし従来の液晶表示装置においては対向電極13のインピーダンスを抑制する方法がなかった。
【0021】
このCOG方式の液晶表示装置の構成について図11を用いて説明する。ここで図5、図7、図8、図10で付した符号と同じ符号は同じ構成を示すので説明を省略する。基本的な構成は図10の液晶パネルと相違なく、ドライバIC用入力端子41とドライバIC用出力端子43がミラー状に配置されている。この配線、端子等の構成を詳細に説明するために拡大して図示している。LCD用出力端子39はそれぞれのゲート配線18に対応して設けられている。しかしゲートドライバIC2、ドライバIC内部回路17、各種配線8〜12及びドライバIC用入力端子41、LCD用出力端子39等が全てTFTアレイ基板上に設けられている点で異なる。
【0022】
図11に示す構成の液晶パネル1ではトランスファー電極14cに配線(VCOM8)を接続しようとすると他の配線と交差してしまいガラス基板上の配線が単層で引き回せない。またトランスファー電極14aに配線を接続する際も、他の配線と交差してしまい単層で配線が引き回せなかった。従ってガラス基板上の信号配線等を積層で形成する必要があり、製造工程が増えてしまうという問題点があった。さらには積層した箇所で配線の断線が生じやすくなるという問題点もあった。
【0023】
また大画面の液晶パネルにおいてはガラス基板上の配線長が長くなってしまう。配線自体の抵抗値を下げることは困難であり、電圧供給側からより遠くなるに従って、インピーダンスの影響により電圧、信号に歪みが生じる。これにより表示特性が劣化や表示不良が発生するといった問題点が生じていた。上記の対策としてはパターン幅を広くする等の方法があるが表示領域周辺の額縁部が大きくなるという問題点があった。
【0024】
【発明が解決しようとする課題】
このように、従来のCOG方式やバス基板を無くしガラス基板上にて走査電圧、信号を供給するような構造をとる液晶パネル1においてはガラス基板上の配線が積層構造になるという問題点があった。また配線が長くなった場合に表示不良が発生するといった問題点があった。
【0025】
本発明は、このような問題点を解決するためになされたもので、ガラス基板上の配線を単層構造にして、製造工程を簡略化することができる駆動回路及び液晶表示装置を提供することを第1の目的とする。また配線長が長くなることによる表示特性の劣化を抑制することができる駆動回路及び液晶表示装置を提供することを第2の目的とする。
【0026】
【課題を解決するための手段】
本発明にかかる液晶表示装置は液晶層を狭持して対向する第1の基板(例えば、本実施の形態におけるカラーフィルタ基板35)と第2の基板(例えば、本実施の形態におけるTFTアレイ基板38)のうち、前記第1の基板は透明性導電膜からなる対向電極(例えば、本実施の形態における対向電極13)を備え、前記第2の基板には直交して設けられた複数のゲート配線(例えば、本実施の形態におけるゲート配線18)及びソース配線(例えば、本実施の形態におけるソース配線20)と、前記ゲート配線及び前記ソース配線の交差点に設けられた複数のスイッチング素子(例えば、本実施の形態におけるゲート第一ラインTFT22、ゲート二ラインTFT23)と、前記スイッチング素子に接続され、前記対向電極に対向する複数の画素電極(例えば、本実施の形態におけるゲート第一ラインTFTの画素電極24、ゲート第二ラインTFTの画素電極25)と、前記対向電極と電気的に接続されたトランスファー電極(例えば、本実施の形態におけるトランスファー電極14)とを備え、共通電圧(例えば、本実施の形態におけるVCOM8)及び走査電圧(例えば、本実施の形態におけるVEEG9、VDDG10、VDDD11)を生成する電圧生成手段(例えば、本実施の形態におけるDC/DC部6)と、前記走査電圧と走査信号を入力して、ゲート走査電圧(例えば、本実施の形態におけるゲートドライバIC2の出力)を前記複数のゲート配線に供給する複数の駆動回路(例えば、本実施の形態におけるゲートドライバIC2、2a)をさらに備えている。そして、前記走査電圧及び走査信号が前記駆動回路内に配設された内部配線を経由して縦続接続され、前記複数の駆動回路間を伝搬される液晶表示装置であって、前記複数の駆動回路は四角形の外形を持ち、前記ゲート走査電圧の出力は列状に配置された第1のLCD用出力端子(例えば、本実施の形態におけるLCD用出力端子39)を介して表示領域に対向する第1の辺から各々対応する前記複数のゲート配線に接続され、前記共通電圧は、前記駆動回路内に配設された端子ダミー配線(例えば、本実施の形態における端子ダミー配線15)と、この配線に接続された前記駆動回路の間の縦続接続配線を介して伝搬され、さらに前記端子ダミー配線に接続された第2のLCD用出力端子(例えば、本実施の形態におけるLCD用ダミー出力端子40a、40d)が前記第1の辺の端部に配設され、前記共通電圧は、前記第2のLCD用出力端子と前記トランスファー電極間の接続配線を経由して前記トランスファー電極に印加され、前記接続配線と前記第1のLCD用出力端子と前記ゲート配線間の配線とが前記第2の基板上において交差することなく配設されていることを特徴とするものである。これによりトランスファー電極を増設してもガラス基板上の配線を単層構造にすることができる。
【0028】
上述の液晶表示装置において、前記駆動回路内に配設された前記内部配線は、双方向バッファを介して配線され、前記走査信号が前記双方向バッファを経由して縦続接続され、前記複数の駆動回路間を伝搬されていてもよい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【0029】
また上述の液晶表示装置において、前記駆動回路内に配設された前記端子ダミー配線は、双方向バッファを介して配線され、前記共通電圧が前記双方向バッファを経由して縦続接続され、前記複数の駆動回路間を伝搬されていてもよい。これにより配線長が長くなることによる表示特性の劣化を抑制することができる。
【0032】
上述の液晶表示装置は前記駆動回路が第2の基板上に設けられているCOG(Chip On Glass)方式の液晶表示装置に対して用いることができる。
【0033】
上述の液晶表示装置であって前記駆動回路がフィルム上に設けられているCOF(Chip On Film)方式の液晶表示装置に対して用いることも可能である。
【0038】
【発明の実施の形態】
本発明の実施の形態1.
本発明にかかる液晶パネルの構造について図1、図2を用いて説明する。図1は液晶表示装置の概略を示す外観図である。図2は液晶パネルの構成を示す平面図であり、特にゲートドライバICの配線、端子の周辺を拡大し詳細に図示している。ここで1は液晶パネル、2はゲートドライバIC、3はソースドライバIC、4はソースバス基板、5はタイミングコントローラ(以下、TCONと称す)、6はDC/DC部、7はTCP(Tape Carrier Package)、8はVCOM、9はVEEG、10はVDDG、11はVDDD、12は走査信号配線、13は対向電極、14はトランスファー電極、15は端子ダミー配線、16は双方向バッファ、17はドライバIC内部回路、18はゲート配線、19はゲートダミー配線、39はLCD用出力端子、40はLCD用ダミー出力端子、41はドライバIC用入力端子、42a、42bはドライバIC用ダミー入力端子、43はドライバIC用出力端子、42c、42dはドライバIC用ダミー出力端子である。数字の後ろのa〜nは複数ある構成物(配線、端子等)の個々の構成物を示している。
【0039】
図1はゲートドライバIC2が液晶パネル1上に設けられたCOG方式の液晶表示装置を示している。ここでTFTアレイ基板の構成は図5と同一なので省略する。また走査信号等を供給するタイミングも図6と同様なので説明を省略する。
【0040】
図2に示すようにソースバス基板4上に設けられたTCON5、DC/DC部6とゲートドライバIC2aに設けられたドライバIC用入力端子41が配線10、11、12によって接続されている。走査信号配線12はソースバス基板4、TCP7、TFTアレイ基板を通ってゲートドライバIC2a上のドライバIC用入力端子41に接続される。そしてドライバIC用入力端子41は双方向バッファ16と接続されている。双方向バッファ16からの配線の一方はドライバIC用出力端子43と電気的に接続されている。もう一方の配線はドライバIC内部回路17と接続される。そして表示領域側に設けられたLCD用出力端子39を介してゲート配線18にゲート電圧等が供給される。このドライバIC用入力端子41とドライバIC用出力端子43はゲートドライバIC2a上の表示領域の反対側に一列に設けられている。
【0041】
さらにこのドライバIC用入力端子41とドライバIC用出力端子43は対称に設けらており、ゲートドライバIC2a上でドライバIC用入力端子41とドライバIC用出力端子43がミラー状の配置となっている。すなわちドライバIC用入力端子41a及びドライバIC用出力端子43aが外側に設けられており、ドライバIC用入力端子41及びドライバIC用出力端子43のアルファベットが外側から順に入出力端子ともb、c、dの順になっている(図示せず)。そして、ドライバIC用出力端子43は隣接するゲートドライバIC2のドライバIC用入力端子41と接続されている。また同様にドライバIC用ダミー入力端子42c、42dは隣接するゲートドライバIC2のドライバIC用ダミー入力端子42e、42fと接続されている。さらにドライバIC用入力端子41とドライバIC用出力端子43で同一のアルファベットの入出力端子が双方向バッファ16を介して接続される。このような構成を繰り返し、全ゲート配線18に対応するようにLCD用出力端子39を設ける。これにより、各配線を重ねることなく、各ゲート配線18に走査信号を供給することができる。
【0042】
本実施の形態1にかかる液晶表示装置の配線等の配置は図11で示した従来のCOG方式の液晶表示装置と異なる点について図2を用いて説明する。ゲートドライバIC2の表示領域と反対側にドライバIC用ダミー入力端子42a、42b及びドライバIC用ダミー出力端子42c、42dがドライバIC用入力端子41及びドライバIC用出力端子43の外側にそれぞれ2個ずつ設けられている。またドライバIC2の表示領域側にLCD用ダミー出力端子40がLCD用出力端子39の両端に2個ずつ設けられている。VCOM8及びVEEG9はゲートドライバIC2上のドライバIC用ダミー入力端子42a、42bに接続される。その同一のアルファベットのドライバIC用ダミー入力端子42a、42bとLCD用ダミー出力端子40a、40bが同じアルファベットの端子ダミー配線15a、15bによりそれぞれ電気的に接続されている。その端子ダミー配線15aは途中で二つに分かれておりゲートドライバIC2上に設けられている端子ダミー配線15dと双方向バッファ16を介して接続されている。そしてこの端子ダミー配線15dはドライバIC用ダミー出力端子42dとLCD用ダミー出力端子40dを電気的に接続している。同様に端子ダミー配線15bは双方向バッファ16を介して端子ダミー配線15cと接続されている。そしてこの端子ダミー配線15cはドライバIC用ダミー出力端子42cとLCD用ダミー出力端子40cを接続している。
【0043】
また端子ダミー配線15a、15dに対応するLCD用ダミー出力端子40a、40dからの配線はそれぞれトランスファー電極14a、14cに接続している。これによりVCOM電圧がドライバIC用ダミー入力端子42a及びLCD用ダミー出力端子40aをスルーしトランスファー電極14aに供給される。端子ダミー配線15bに対応するLCD用ダミー出力端子40bはゲートダミー配線19と接続されている。これによりVEEG電圧がドライバIC用ダミー入力端子42b及びLCD用ダミー出力端子40bをスルーしゲートダミー配線19に供給される。LCD用ダミー出力端子40及びドライバIC用ダミー入力端子42a、42bをLCD用出力端子39及びドライバIC用入力端子41の外側にそれぞれ2個ずつ設けることによりガラス基板上でそれぞれの配線が交差することなく、単層構造でLCD用駆動配線を製造することができる。これにより製造工程を簡略化することができ、製造コストを低減することができる。
【0044】
さらにゲートドライバIC2上のドライバIC用入力端子41とLCD用出力端子39の間に双方向バッファ16が設けられている。このため、ゲートドライバIC間のガラス上配線のインピーダンスのみの影響を考慮して、ガラス上配線を設計することができる。これにより大画面化によって長くなった配線のインピーダンスの影響を低減することができ、表示特性の劣化や表示不良の発生を抑制することが可能となる。
【0045】
本発明の実施の形態2.
本発明の実施の形態2にかかる液晶表示装置の構成について図3を用いて説明する。図3は液晶表示パネルの構成を示す平面図であり、特にゲートドライバIC2の配線、端子を拡大し詳細に図示している。図1、図2で付した符号と同一の符号は同じ構成を示すため説明を省略する。
【0046】
本実施の形態2では配線、端子等の配置は図1に示した実施の形態1と同一である。しかし本実施の形態2ではゲートドライバIC2がガラス基板上ではなくFPC上に設けられている点が図2で示した実施の形態1と異なる。従ってFPC上に配線、ドライバIC用入力端子41、LCD用出力端子39が設けられているCOF(Chip On Film)方式となる。
【0047】
実施の形態1と同様にドライバIC用ダミー入力端子42a、42b、LCD用ダミー出力端子40がそれぞれドライバIC用入力端子41、LCD用出力端子39の外側に2個ずつ設けられている。これによりCOF方式のガラス基板上でも配線が交差することなく、単層構造でLCD駆動用配線を製造することができる。
【0048】
またドライバIC用ダミー入力端子42a、42bとLCD用ダミー出力端子40c、40dが双方向バッファを介して電気的に接続されている。これにより大画面化によって長くなった配線のインピーダンスの影響を低減することができ、表示特性の劣化や表示不良の発生を抑制することが可能となる。
【0049】
またこの構成はCOF方式に限らず、ゲートバス基板32をなくしガラス基板上に配線を設けて走査電圧、走査信号を供給する液晶パネルに対して用いることが可能である。
【0050】
その他の実施の形態.
本発明のその他の実施の形態にかかる液晶表示装置の構成の一例について図3を用いて説明する。図4は液晶表示パネルの構成を示す平面図であり、特にゲートドライバICの配線、端子等を拡大し詳細に図示している。図1、図2で付した符号と同一の符号は同じ構成を示すため説明を省略する。
【0051】
本実施の形態ではゲートドライバIC上の配線、端子等の配置は図1に示した実施の形態1と同一である。しかし本実施の形態ではソースドライバICがガラス基板上に設けられている点が図1で示した実施の形態1と異なる。
【0052】
このようなTCPを用いていない構成のCOG方式の液晶表示装置においても、ゲートドライバIC上の配線、入出力端子、ドライバIC内部回路及び双方向バッファ等を図2で示した配置と同様の配置にすれば、ガラス基板上でも配線が交差することなく、単層構造でLCD用駆動配線を製造することができる。さらに大画面化によって長くなった配線のインピーダンスの影響を低減することができ、表示特性の劣化や表示不良の発生を抑制することが可能となる。
【0053】
また同様に実施の形態2で示したCOF方式の液晶表示装置においても同様にソースドライバICをガラス基板上に設けてもよい。このような構成でも同様の効果を得ることができる。
【0054】
本発明はゲートドライバIC上にトランスファー電極及び端子ダミー配線用のダミー入出力端子を設けるものであり、上述の実施の形態で図示した構成に限られるではない。さらにゲートドライバIC上の入出力端子間に双方向バッファを設けることにより表示特性の劣化や表示不良の発生を抑制することが可能となる。
例えばCOP(Chip On Plastic)方式やCOB(Chip On Board)方式の液晶表示装置に対しても用いることができる。
【0055】
また本発明にかかる駆動回路の配置はゲートドライバICのみではなく、ソースドライバICに適用しても、同様の効果を得ることができる。
【0056】
【発明の効果】
本発明によれば、ガラス基板上の配線を単層構造にして、製造工程が簡略化された液晶表示装置を提供することができる。さらに配線長が長くなることによる表示特性の劣化が抑制された液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明にかかる液晶表示装置の液晶パネルの外観を示した平面図である。
【図2】 本発明の実施の形態1にかかる液晶パネルの構成を示す平面図である。
【図3】 本発明の実施の形態2にかかる液晶パネルの構成を示す平面図である。
【図4】 本発明のその他の実施の形態にかかる液晶パネルの構成を示す平面図である。
【図5】 液晶パネルの液晶パネルの構成を示す平面図である。
【図6】 液晶表示装置の動作を説明するタイミングチャートである。
【図7】 従来の液晶パネルのTFTアレイ基板側の構成を示す平面図である。
【図8】 従来の液晶パネルのカラーフィルタ基板側の構成を示す平面図である。
【図9】 従来の液晶パネルの構成を示す断面図である。
【図10】 従来の液晶パネルの構成を示す平面図である。
【図11】 従来の液晶パネルの構成を示す平面図である。
【符号の説明】
1 液晶パネル
2 ゲートドライバIC
3 ソースドライバIC
4 ソースバス基板
5 タイミングコントローラ(TCON)
6 DC/DC部
7 TCP
8 VCOM
9 VEEG
10 VDDG
11 VDDD
12 走査信号配線
13 対向電極
14 トランスファー電極
15 端子ダミー配線
16 双方向バッファ
17 ドライバIC内部回路
18 ゲート配線
19 ゲートダミー配線
20 ソース配線
21 ソースダミー配線
22 ゲート第一ラインTFT
23 ゲート第二ラインTFT
24 ゲート第一ラインTFTの画素電極
25 ゲート第二ラインTFTの画素電極
26 液晶層
27 共通電極
28 ゲート電極
29 ソース電極
30 ドレイン電極
31 保持容量
32 ゲートバス基板
33 FPC
34 カラーフィルタ
35 カラーフィルタ基板(CF基板)
36 ガラス基板
37 導体パターン
38 TFTアレイ基板
39 LCD用出力端子
40、40a、40b、40c、40d LCD用ダミー出力端子
41 ドライバIC用入力端子
42a、42b ドライバIC用ダミー入力端子
42c、42d ドライバIC用ダミー出力端子
43 ドライバIC用出力端子
Claims (5)
- 液晶層を狭持して対向する第1の基板と第2の基板のうち、
前記第1の基板は透明性導電膜からなる対向電極を備え、
前記第2の基板には直交して設けられた複数のゲート配線及びソース配線と、
前記ゲート配線及び前記ソース配線の交差点に設けられた複数のスイッチング素子と、
該スイッチング素子に接続され、前記対向電極に対向する複数の画素電極と、
前記対向電極と電気的に接続されたトランスファー電極とを備え、
共通電圧及び走査電圧を生成する電圧生成手段と、
前記走査電圧と走査信号を入力して、ゲート走査電圧を前記複数のゲート配線に供給する複数の駆動回路をさらに備えるとともに、
前記走査電圧及び走査信号が前記駆動回路内に配設された内部配線を経由して縦続接続され、前記複数の駆動回路間を伝搬される液晶表示装置であって、
前記複数の駆動回路は四角形の外形を持ち、前記ゲート走査電圧の出力は列状に配置された第1のLCD用出力端子を介して表示領域に対向する第1の辺から各々対応する前記複数のゲート配線に接続され、
前記共通電圧は、前記駆動回路内に配設された端子ダミー配線と、この配線に接続された前記駆動回路の間の縦続接続配線を介して伝搬され、
さらに前記端子ダミー配線に接続された第2のLCD用出力端子が前記第1の辺の端部に配設され、
前記共通電圧は、前記第2のLCD用出力端子と前記トランスファー電極間の接続配線を経由して前記トランスファー電極に印加され、
前記接続配線と前記第1のLCD用出力端子と前記ゲート配線間の配線とが前記第2の基板上において交差することなく配設されていることを特徴とする液晶表示装置。 - 前記駆動回路内に配設された前記内部配線は、双方向バッファを介して配線され、前記走査信号が前記双方向バッファを経由して縦続接続され、前記複数の駆動回路間を伝搬されることを特徴とする請求項1に記載の液晶表示装置。
- 前記駆動回路内に配設された前記端子ダミー配線は、双方向バッファを介して配線され、前記共通電圧が前記双方向バッファを経由して縦続接続され、前記複数の駆動回路間を伝搬されることを特徴とする請求項1に記載の液晶表示装置。
- 請求項1乃至3いずれか一つに記載の液晶表示装置であって前記駆動回路が第2の基板上に設けられているCOG(Chip On Glass)方式の液晶表示装置。
- 請求項1乃至3いずれか一つに記載の液晶表示装置であって前記駆動回路がフィルム上に設けられているCOF(Chip On Film)方式の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002196667A JP4024604B2 (ja) | 2002-07-05 | 2002-07-05 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002196667A JP4024604B2 (ja) | 2002-07-05 | 2002-07-05 | 液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007218787A Division JP4602385B2 (ja) | 2007-08-24 | 2007-08-24 | 液晶表示装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004037956A JP2004037956A (ja) | 2004-02-05 |
JP2004037956A5 JP2004037956A5 (ja) | 2007-08-02 |
JP4024604B2 true JP4024604B2 (ja) | 2007-12-19 |
Family
ID=31704636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002196667A Expired - Lifetime JP4024604B2 (ja) | 2002-07-05 | 2002-07-05 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4024604B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006154835A (ja) * | 2004-12-01 | 2006-06-15 | Samsung Electronics Co Ltd | 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。 |
JP2006243224A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 信号伝送回路及び電気光学装置並びに電子機器 |
KR101177593B1 (ko) | 2005-12-29 | 2012-08-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN101443699B (zh) * | 2006-05-19 | 2010-12-08 | 夏普株式会社 | 显示装置 |
JP4522445B2 (ja) * | 2007-12-12 | 2010-08-11 | シャープ株式会社 | 表示装置 |
US20110050759A1 (en) * | 2007-11-21 | 2011-03-03 | Masafumi Katsutani | Display device and scanning line driving device |
KR100960165B1 (ko) * | 2008-03-21 | 2010-05-26 | 이성호 | 내로우 베젤을 갖는 액정표시장치 |
KR101649902B1 (ko) * | 2009-09-29 | 2016-08-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101859927B1 (ko) * | 2011-08-01 | 2018-05-21 | 삼성디스플레이 주식회사 | 표시장치 |
-
2002
- 2002-07-05 JP JP2002196667A patent/JP4024604B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004037956A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5114544B2 (ja) | 表示装置 | |
JP4006304B2 (ja) | 画像表示装置 | |
US8345026B2 (en) | Display apparatus | |
EP1962270A1 (en) | Display device with polarity inversion driving | |
US20030090450A1 (en) | Liquid crystal display device having a circuit for controlling polarity of video signal for each pixel | |
US20070164948A1 (en) | Liquid crystal display | |
JP3948883B2 (ja) | 液晶表示装置 | |
JP2004361722A (ja) | 表示装置 | |
KR20100053949A (ko) | 액정 표시 장치 | |
KR100531388B1 (ko) | 표시 장치 | |
JP4024604B2 (ja) | 液晶表示装置 | |
US7301517B2 (en) | Liquid-crystal display apparatus capable of reducing line crawling | |
JP2004109969A (ja) | 液晶表示装置 | |
KR20080002336A (ko) | 액정표시장치 | |
US20230036306A1 (en) | Display apparatus and display panel | |
KR100990315B1 (ko) | 액정표시장치 | |
JP4190998B2 (ja) | 表示装置 | |
JP4602385B2 (ja) | 液晶表示装置 | |
US6670936B1 (en) | Liquid crystal display | |
CN219574556U (zh) | 显示面板和显示装置 | |
KR20070027376A (ko) | 표시 장치 | |
JP2004037905A (ja) | 液晶表示装置 | |
JPH08234235A (ja) | 液晶マトリクス表示装置 | |
KR101050859B1 (ko) | 액정표시장치의 구동부 | |
US6842203B2 (en) | Liquid crystal display of line-on-glass type |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070618 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4024604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |