KR100990315B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100990315B1
KR100990315B1 KR1020030042829A KR20030042829A KR100990315B1 KR 100990315 B1 KR100990315 B1 KR 100990315B1 KR 1020030042829 A KR1020030042829 A KR 1020030042829A KR 20030042829 A KR20030042829 A KR 20030042829A KR 100990315 B1 KR100990315 B1 KR 100990315B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
crystal display
data
signal transmission
Prior art date
Application number
KR1020030042829A
Other languages
English (en)
Other versions
KR20050001248A (ko
Inventor
류제필
김현석
김승학
김판열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030042829A priority Critical patent/KR100990315B1/ko
Publication of KR20050001248A publication Critical patent/KR20050001248A/ko
Application granted granted Critical
Publication of KR100990315B1 publication Critical patent/KR100990315B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector

Abstract

본 발명은 액정표시장치에 관한 것으로, 게이트 TCP 들에 실장된 게이트신호 전송배선들을 서로 접속시키는 저저항의 도전성 테이프들이나 저저항의 도전패턴들이 구비된 테이프를 통해 게이트 구동전압들 또는 게이트 구동신호들을 게이트 TCP 들에 직접 전송함에 따라 게이트 구동전압들의 전압강하를 최소화할 수 있고, 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 일반적인 액정표시장치를 보인 예시도.
도 2는 일반적인 라인-온-글래스형 액정표시장치를 보인 예시도.
도 3은 게이트 PCB 가 제거된 라인-온-글래스형 액정표시장치를 보인 예시도.
도 4는 본 발명의 제1실시예에 따른 액정표시장치를 보인 예시도.
도 5는 도 4의 도전성 테이프가 접속되는 다른 예를 보인 예시도.
도 6은 본 발명의 제1실시예에 따른 액정표시장치를 보인 예시도.
도 7은 도 6의 도전패턴이 구비된 테이프가 접속되는 다른 예를 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
410:액정표시패널 411:박막 트랜지스터 어레이 기판
412:컬러필터 기판 413:화상표시부
420:게이트 라인 422:게이트 TCP
423:게이트 구동 IC 425:출력패드
430:데이터 라인 431:데이터 PCB
432:데이터 TCP 433:데이터 구동 IC
434:입력패드 435:출력패드
441A:제1 LOG 배선 441B:제2 LOG 배선
442,443:제1 및 제2 게이트신호 전송배선
450:도전성 테이프
본 발명은 액정표시장치에 관한 것으로, 특히 게이트 인쇄회로기판(gate printed circuit board : PCB)이 제거된 라인-온-글래스(line-on-glass : LOG)형 액정표시장치에서 라인-온-글래스 배선들을 통해 전송되는 구동전압들이나 제어신호들을 안정시킬 수 있도록 액정표시장치에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정표시장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 즉, 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절하면, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 된다. 이것을 응용하여 표시장치로 사용한다. 현재에는 박막 트랜지스터와 그것에 연결된 화소전극이 행렬 방식으로 배열된 능동 매트릭스 액정표시장치가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다. 일반적인 액정 표시 장치의 구조를 자세히 살펴보면 다음과 같다.
상기 액정표시장치의 컬러필터 기판 상에는 화소들의 위치에 빨강, 초록, 파랑의 컬러필터가 반복적으로 배치되어 있다. 그 컬러필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 상기 컬러필터 위에 공통전극이 형성되어 있다.
상기 액정표시장치의 박막 트랜지스터 어레이 기판 상에는 행렬 방식으로 설계된 화소들의 위치에 화소전극들이 배열된 구조로 이루어져 있다. 그 화소전극의 수평방향을 따라서 게이트 라인들이 형성되어 있고, 수직방향을 따라서 데이터 라인들이 형성되어 있다. 상기 화소들의 한쪽 구석에는 화소전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 그 박막 트랜지스터의 게이트 전극은 게이트 라인에 연결되고, 박막 트랜지스터의 소스 전극은 데이터 라인에 연결된다.
그리고, 게이트 라인들과 데이터 라인들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성되어 있다.
상기한 바와같이 구성되는 액정표시패널을 구동시키기 위하여 게이트 구동부와 데이터 구동부가 액정표시패널과 결합된다.
상기 게이트 구동부는 다수개의 집적회로(integrated circuit : 이하, IC)들로 구성되어 상기 게이트 패드부에 주사신호를 인가하고, 상기 데이터 구동부는 다수개의 IC 들로 구성되어 상기 데이터 패드부에 화상정보를 인가한다.
일반적으로, 상기 데이터 구동 IC 들과 게이트 구동 IC 들은 테이프 캐리어 패키지(tape carrier package : 이하, TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정표시패널에 접속된다.
상기 데이터 구동 IC 들과 게이트 구동 IC 들은 외부로부터 입력되는 제어신호들 및 직류전압들을 TCP 에 접속된 인쇄 회로기판(printed circuit board : 이하, PCB)의 신호라인들을 통해 공급받는다.
즉, 상기 데이터 구동 IC 들은 데이터 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 화상정보, 제어신호들 및 구동전압들을 공급받게 된다.
상기 게이트 구동 IC 들은 게이트 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.
도 1은 일반적인 액정표시장치를 보인 예시도로서, 이에 도시한 바와같이 액정표시패널(110)과 상기 액정표시패널(110)의 일측 단변과 게이트 PCB (121) 사이에 접속된 게이트 TCP (122)들과 상기 게이트 TCP (122)들에 각각 실장된 게이트 구동 IC (123)들과 상기 액정표시패널(110)의 일측 장변과 데이터 PCB (131) 사이에 접속된 데이터 TCP (132)들과 상기 데이터 TCP (132)들에 각각 실장된 데이터 구동 IC (133)들로 구성된다.
상기 액정표시패널(110)은 박막 트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 일정한 셀-갭을 갖도록 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(111)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(112)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(111)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 대향 합착된 영역에는 화상 표시부(113)가 구비된다.
상기 박막 트랜지스터 어레이 기판(111)의 화상 표시부(113)에는 복수의 게이트 라인(120)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(130)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(120)들과 데이터 라인(130)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(112)의 화상 표시부(113)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(111)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
상기 게이트 TCP (122)에는 게이트 구동 IC (123)들이 실장되고, 그 게이트 구동 IC (123)들과 전기적으로 접속되는 입력패드(124)들 및 출력패드(125)들이 형성된다.
상기 게이트 TCP (122)의 입력패드(124)들은 게이트 PCB (121)와 전기적으로 접속되고, 출력패드(125)들은 박막 트랜지스터 어레이 기판(111)의 게이트 패드부와 전기적으로 접속된다.
상기 게이트 구동 IC (123)들은 주사신호를 액정표시패널(110)의 게이트 라인(120)들에 순차적으로 공급한다.
한편, 상기 데이터 TCP (132)에는 데이터 구동 IC (133)들이 실장되고, 그 데이터 구동 IC (133)들과 전기적으로 접속되는 입력패드(134)들 및 출력패드(135)들이 형성된다.
상기 데이터 TCP (132)의 입력패드(134)들은 데이터 PCB (131)와 전기적으로 접속되고, 출력패드(135)들은 박막 트랜지스터 어레이 기판(111)의 데이터 패드부와 전기적으로 접속된다.
상기 데이터 구동 IC (133)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정표시패널(110)의 데이터 라인(130)들에 공급한다.
상기 게이트 PCB (121)와 데이터 PCB (131)에는 각각 커넥터(126,136)들이 형성되어 플렉시블 프린티드 서킷(flexible printed circuit : 150, 이하, FPC)이나 기타 다른 케이블(cable)을 통해 제어신호들 및 구동전압들을 공급받게 된다.
그러나, 상술한 바와같이 구성되는 액정표시장치는 상기 게이트 PCB (121)와 데이터 PCB (131)에 각각 커넥터(126,136)들을 형성하고, 외부로부터 FPC (150)를 통해 제어신호들 및 구동전압들을 공급받기 때문에 다음과 같은 문제들이 발생된다.
첫째, 박형의 게이트 PCB (121)와 데이터 PCB (131) 상에 커넥터(126,136)들이 형성됨에 따라 커넥터(126,136)들의 두께에 해당하는 만큼 액정표시장치의 두께가 필연적으로 증가되어 액정표시장치의 박형화를 저해시키는 요인이 된다.
둘째, 상기 커넥터(126,136)들을 전기적으로 접속시키는 FPC (150)를 설치하여야 함에 따라 액정표시장치의 제작을 위한 공정 수가 증가되고, 액정표시장치의 제조원가를 상승시키는 요인이 된다.
따라서, 상기 게이트 PCB (121)와 데이터 PCB (131)에 제어신호들 및 구동전압들을 공급하기 위한 배선들을 상기 박막 트랜지스터 어레이 기판(111)의 외곽 더미영역에 실장함으로써, 상기 커넥터(126,136)들과 FPC (150)들이 요구되지 않는 라인-온-글래스형 액정표시장치가 제안되었다.
도 2는 일반적인 라인-온-글래스형 액정표시장치를 보인 예시도로서, 이에 도시한 바와같이 액정표시패널(210)과; 상기 액정표시패널(210)의 일측 단변과 게이트 PCB (221) 사이에 접속된 복수의 게이트 TCP (222)들과; 상기 게이트 TCP (222)들에 각각 실장된 게이트 구동 IC (223)들과; 상기 액정표시패널(210)의 일측 장변과 데이터 PCB (231) 사이에 접속된 복수의 데이터 TCP (232)들과; 상기 데이터 TCP (232)들에 각각 실장된 데이터 구동 IC (233)들로 구성된다.
상기 액정표시패널(210)은 박막 트랜지스터 어레이 기판(211)과 컬러필터 기판(212)이 일정한 셀-갭을 갖도록 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(212)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(211)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(211)과 컬러필터 기판(212)이 대향 합착된 영역에는 화상 표시 부(213)가 구비된다.
상기 박막 트랜지스터 어레이 기판(211)의 화상 표시부(213)에는 복수의 게이트 라인(220)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(230)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(220)들과 데이터 라인(230)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(212)의 화상 표시부(213)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(211)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 컬러필터 기판(212)에 비해 돌출되는 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변에 구비된 게이트 패드부와 데이터 패드부는 상기 화상 표시부(213)에 대응되도록 형성된다.
따라서, 상기 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변이 만나는 모서리 영역은 어떤 용도로도 사용되지 않는 더미영역이지만, 상기 라인-온-글래스형 액정표시장치에서는 그 더미영역에 LOG 배선(241)들을 형성하여 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 PCB (231)로부터 게이트 PCB (221)로 공급한다.
따라서, 상기 게이트 PCB (221)와 데이터 PCB(231)에 도1의 커넥터(126,136)들이 형성될 필요가 없고, 또한 그 커넥터(126,136)들을 전기적으로 접속시키는 플 렉시블 플레이트 케이블(150)이 형성될 필요가 없다.
상기 데이터 TCP (232)에는 데이터 구동 IC (233)들이 실장되고, 그 데이터 구동 IC (233)들과 전기적으로 접속되는 입력패드(234)들 및 출력패드(235)들이 형성된다.
상기 데이터 TCP (232)의 입력패드(234)들은 데이터 PCB (231)와 전기적으로 접속되고, 출력패드(235)들은 박막 트랜지스터 어레이 기판(211)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 IC (233)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정표시패널(210)의 데이터 라인(230)들에 공급한다.
상기 데이터 TCP (232)들에는 게이트신호 전송배선(243)들이 추가로 형성되며, 첫번째 데이터 TCP (232)에 형성된 게이트신호 전송배선(243)들이 박막 트랜지스터 어레이 기판(211)에 실장된 LOG 배선(241)들과 전기적으로 접속된다. 그 첫번째 데이터 TCP (232)에 형성된 게이트신호 전송배선(243)들은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(241)들에 전송한다.
한편, 상기 게이트 TCP (222)에는 게이트 구동 IC (223)들이 실장되고, 그 게이트 구동 IC (223)들과 전기적으로 접속되는 입력패드(224)들 및 출력패드(225)들이 형성된다.
상기 게이트 TCP (222)의 입력패드(224)들은 게이트 PCB (221)와 전기적으로 접속되고, 출력패드(225)들은 박막 트랜지스터 어레이 기판(211)의 게이트 패드부 와 전기적으로 접속된다.
상기 게이트 TCP (222)들에는 게이트신호 전송배선(242)들이 추가로 형성되며, 첫번째 게이트 TCP (222)에 형성된 게이트신호 전송배선(242)들이 상기 박막 트랜지스터 어레이 기판(211)에 실장된 LOG 배선(241)들과 전기적으로 접속된다. 그 첫번째 게이트 TCP (222)에 형성된 게이트신호 전송배선(242)들은 상기 데이터 PCB (231)로부터 게이트신호 전송배선(243)들과 LOG 배선(241)들을 통해 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 게이트 PCB (221)에 전송한다.
상기 게이트 PCB (221)에는 신호라인들 및 전원라인들이 형성되어 상기 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP (222)의 입력패드(224)들에 전송한다.
따라서, 상기 게이트 구동 IC (223)들은 입력패드(224)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉 게이트 고전압신호(Vgh)와 게이트 저전압신호(Vgl)를 게이트 라인(220)들에 순차적으로 공급한다.
한편, 상기 LOG 배선(241)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 외부의 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 박막 트랜지스터 어레이 기판(211) 상에 게이트 라인(220)들이나 데이터 라인(230)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.
상술한 바와같이 라인-온-글래스형 액정표시장치의 게이트 PCB (221)는 단순히 데이터 PCB (231)에서 인가되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP (222)들에 전달하는 기능을 수행한다.
그런데, 최근 들어 상기 게이트 TCP (222)들 내부에 게이트신호 전송배선들을 추가로 구성하고, 또한 박막 트랜지스터 어레이 기판(211) 상에 게이트 TCP (222)들 내부의 게이트신호 전송배선들을 서로 연결시키는 LOG 배선들을 추가로 실장하여 상기 데이터 PCB (231)에서 인가되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP (222)들에 전달함으로써, 상기 게이트 PCB (221)를 제거한 라인-온-글래스형 액정표시장치가 개발되었다.
도 3은 게이트 PCB 가 제거된 라인-온-글래스형 액정표시장치를 보인 예시도로서, 이에 도시한 바와같이 액정표시패널(310)과 상기 액정표시패널(310)의 일측 단변에 접속된 복수의 게이트 TCP (322)들과 상기 게이트 TCP (322)들에 각각 실장된 게이트 구동 IC (323)들과 상기 액정표시패널(310)의 일측 장변과 데이터 PCB (331) 사이에 접속된 복수의 데이터 TCP (332)들과 상기 데이터 TCP (332)들에 각각 실장된 데이터 구동 IC (333)들로 구성된다.
상기 액정표시패널(310)은 박막 트랜지스터 어레이 기판(311)과 컬러필터 기판(312)이 일정한 셀-갭을 두고 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(311)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(312)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(311)의 돌 출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(311)과 컬러필터 기판(312)이 대향 합착된 영역에는 화상 표시부(313)가 구비된다.
상기 박막 트랜지스터 어레이 기판(311)의 화상 표시부(313)에는 복수의 게이트 라인(320)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(330)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(320)들과 데이터 라인(330)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(312)의 화상 표시부(313)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(311)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 박막 트랜지스터 어레이 기판(311)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 LOG 배선(341)들이 형성되어, 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 PCB (331)로부터 게이트 구동 IC (323)들로 공급한다.
상기 데이터 TCP (332)들에는 데이터 구동 IC (333)들이 실장되고, 그 데이터 구동 IC (333)들과 전기적으로 접속되는 입력패드(334)들 및 출력패드(335)들이 형성된다.
상기 데이터 TCP (332)들의 입력패드(334)들은 데이터 PCB (331)와 전기적으로 접속되고, 출력패드(335)들은 박막 트랜지스터 어레이 기판(311)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 IC (333)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정표시패널(310)의 데이터 라인(330)들에 공급한다.
상기 데이터 TCP (332)들에는 게이트신호 전송배선(343)들이 추가로 형성되며, 첫번째 데이터 TCP (332)에 형성된 게이트신호 전송배선(343)들이 박막 트랜지스터 어레이 기판(311)에 실장된 LOG 배선(341)들과 전기적으로 접속된다. 그 첫번째 데이터 TCP (332)에 형성된 게이트신호 전송배선(343)들은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(341)들에 전송한다.
한편, 상기 게이트 TCP (322)에는 게이트 구동 IC (323)들이 실장되고, 그 게이트 구동 IC (323)들과 전기적으로 접속되는 게이트신호 전송배선(342)들과 출력패드(325)들이 형성된다.
상기 게이트신호 전송배선(342)들은 상기 LOG 배선(341)들로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 구동 IC (323)들에 공급한다. 이때, 게이트 제어신호들 및 게이트 구동전압들은 각 게이트 TCP (322)들이 이격된 공간의 박막 트랜지스터 어레이 기판(311) 상에 실장된 LOG 배선(341)들을 통해 각 게이트 TCP (322)들에 실장된 게이트신호 전송배선(342)들에 전송된다.
그리고, 상기 게이트 TCP (322)들의 출력패드(325)들은 박막 트랜지스터 어레이 기판(311)의 게이트 패드부와 전기적으로 접속된다.
따라서, 상기 게이트 구동 IC (323)들은 게이트신호 전송배선(342)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉 게이트 고전압신호(Vgh)와 게이트 저전압신호(Vgl)를 게이트 라인(320)들에 순차적으로 공급한다.
한편, 상기 LOG 배선(341)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 외부의 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 박막 트랜지스터 어레이 기판(311) 상에 게이트 라인(320)들이나 데이터 라인(330)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.
그러나, 상기한 바와같이 구성되는 종래의 게이트 PCB가 제거된 액정표시장치는 박막 트랜지스터 어레이 기판(311) 상에 실장되는 LOG 배선(341)들이 높은 저항값을 갖는 금속물질로 형성된다.
즉, 상기 LOG 배선(341)들은 게이트 라인(320)들이나 데이터 라인(330)들을 형성하는 공정에서 게이트 라인(320)들이나 데이터 라인(330)들과 동일한 재질의 금속을 동시에 패터닝하여 형성하므로, 통상 AlNd 재질의 비교적 비저항값(0.046)이 큰 금속물질로 형성된다.
또한, 상기 게이트 TCP (322)들이 이격된 공간의 박막 트랜지스터 어레이 기판(311)의 단변 가장자리 상에 실장되는 LOG 배선(341)들은 매우 한정된 좁은 공간 에 미세하게 이격되도록 패터닝되어 형성된다.
따라서, 상기 LOG 배선(341)들이 높은 저항값을 갖게 되어 LOG 배선(341)들을 통해 전송되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들의 전압강하가 심하게 발생되고, 이로 인해 액정표시장치의 화질불량이나 오동작을 유발하는 문제점이 있었다.
또한, LOG 배선(341)들을 통해 전송되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들이 지연되거나 인접하는 LOG 배선(341)들에 영향을 받아 왜곡되고, 이로 인해 액정표시장치를 통해 표시되는 화상에 크로스-토크(cross talk)나 플리커(flicker)가 발생됨에 따라 화질을 저하시키는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 게이트 PCB 가 제거된 라인-온-글래스형 액정표시장치에서 라인-온-글래스 배선들을 통해 전송되는 구동전압들의 전압강하를 최소화하고, 또한 라인-온-글래스 배선들을 통해 전송되는 제어신호들의 지연 및 왜곡을 최소화할 수 있는 액정표시장치를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 액정표시장치는 제1 기판의 일측 단변 및 일측 장변이 제2 기판에 비해 돌출되도록 제1 기판과 제2 기판이 합착된 액정표시패널, 상기 제1 기판의 일측 장변에 접속되며, 게이트 구동전압들과 게이트 구동신호들을 공급하는 제1 게이트신호 전송배선들이 실장된 복수의 데이터 테이프 캐리어 패키지, 상기 제1 기판의 일측 단변에 접속되며, 상기 제1 게이트신호 전송배선들로부터 출력되는 상기 게이트 구동전압들과 게이트 구동신호들을 공급받는 제2 게이트신호 전송배선들이 실장된 복수의 게이트 테이프 캐리어 패키지, 상기 제1 기판의 일측 장변과 일측 단변이 만나는 모서리 영역에 실장되며, 일측은 상기 제1 게이트신호 전송배선들과 연결되고, 타측은 상기 제2 게이트신호 전송배선들과 연결되는 복수의 라인-온-글래스 배선, 상기 복수의 게이트 테이프 캐리어 패키지 및 데이터 테이프 캐리어 패키지에 실장된 복수의 게이트 구동 집적회로와 데이터 구동 집적회로 및 상기 복수의 게이트 테이프 캐리어 패키지들에 사이에 배치되며, 일측과 타측은 인접하는 상기 복수의 게이트 테이프 캐리어 패키지들에 실장된 상기 제2 게이트신호 전송배선들 중에 어느 하나와 접속되는 복수의 접속수단을 포함한다.
상기 접속수단은 적어도 하나의 도전성 테이프이다.
상기 도전성 테이프는 상기 제2 게이트신호 전송배선들의 개수만큼 구비된다.
상기 접속수단은 적어도 하나의 도전 패턴이 구비된 테이프이다.
상기 도전 패턴은 상기 제2 게이트신호 전송배선들의 갯수만큼 구비된다.
상기 제1 기판의 일측 단변에 실장되며, 일측과 타측은 상기 인접하는 게이트 테이프 캐리어 패키지에 실장된 상기 제2 게이트신호 전송배선들과 접속되는 별도의 라인-온-글래스 배선을 포함한다.
상기 복수의 데이터 구동 집적회로에 화상정보를 공급하고, 상기 복수의 데이터 테이프 캐리어 패키지를 통해 상기 복수의 라인-온-글래스 배선에 상기 게이트 구동전압들과 게이트 구동신호들을 공급하는 데이터 인쇄회로기판을 포함한다.
삭제
상기한 바와같은 본 발명에 의한 액정표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 발명의 제1실시예에 따른 액정표시장치를 보인 예시도이다.
도 4에 도시한 바와 같이, 액정표시패널(410)과 상기 액정표시패널(410)의 일측 단변에 접속된 복수의 게이트 TCP (422)들과 상기 게이트 TCP (422)들에 각각 실장된 게이트 구동 IC (423)들과 상기 액정표시패널(410)의 일측 장변과 데이터 PCB (431) 사이에 접속된 복수의 데이터 TCP (432)들과 상기 데이터 TCP (432)들에 각각 실장된 데이터 구동 IC (433)들로 구성된다.
상기 액정표시패널(410)은 박막 트랜지스터 어레이 기판(411)과 컬러필터 기판(412)이 일정한 셀-갭을 두고 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(411)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(412)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(411)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(411)과 컬러필터 기판(412)이 대향 합착된 영역에는 화상 표시부(413)가 구비된다.
상기 박막 트랜지스터 어레이 기판(411)의 화상 표시부(413)에는 복수의 게이트 라인(420)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(430)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(420)들과 데이터 라인(430)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(412)의 화상 표시부(413)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어 레이 기판(411)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 박막 트랜지스터 어레이 기판(411)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 제1 LOG 배선(441A)들이 형성되어, 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 PCB (431)로부터 게이트 구동 IC (423)들로 공급한다.
상기 데이터 TCP (432)들에는 데이터 구동 IC (433)들이 실장되고, 그 데이터 구동 IC (433)들과 전기적으로 접속되는 입력패드(434)들 및 출력패드(435)들이 형성된다.
상기 데이터 TCP (432)들의 입력패드(434)들은 데이터 PCB (431)와 전기적으로 접속되고, 출력패드(435)들은 박막 트랜지스터 어레이 기판(411)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 IC (433)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정표시패널(410)의 데이터 라인(430)들에 공급한다.
상기 데이터 TCP (432)들에는 제1 게이트신호 전송배선(442)들이 추가로 형성되며, 첫번째 데이터 TCP (432)에 형성된 제1 게이트신호 전송배선(442)들이 박막 트랜지스터 어레이 기판(411)에 실장된 제1 LOG 배선(441A)들과 전기적으로 접속된다.
상기 첫번째 데이터 TCP (432)에 형성된 제1 게이트신호 전송배선(442)들은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 제1 LOG 배선(441A)들에 전송한다.
한편, 상기 게이트 TCP (422)에는 게이트 구동 IC (423)들이 실장되고, 그 게이트 구동 IC (423)들과 전기적으로 접속되는 제2 게이트신호 전송배선(443)들과 출력패드(425)들이 형성된다.
상기 제2 게이트신호 전송배선(443)들은 상기 제1 LOG 배선(441A)들로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 구동 IC (423)들에 공급한다. 이때, 게이트 제어신호들 및 게이트 구동전압들은 각 게이트 TCP (422)들이 이격된 공간의 박막 트랜지스터 어레이 기판(411) 상에 실장된 제2 LOG 배선(441B)들을 통해 각 게이트 TCP (422)들에 실장된 제2 게이트신호 전송배선(443)들에 전송된다.
그리고, 상기 게이트 TCP (422)들의 출력패드(425)들은 박막 트랜지스터 어레이 기판(411)의 게이트 패드부와 전기적으로 접속된다.
따라서, 상기 게이트 구동 IC (423)들은 제2 게이트신호 전송배선(443)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉 게이트 고전압신호(Vgh)와 게이트 저전압신호(Vgl)를 상기 게이트 라인(420)들에 순차적으로 공급한다.
상기 제1 및 제2 LOG 배선(441A, 441B)들 및 제1 및 제2 게이트신호 전송배선(442,443)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 외부의 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 제1 및 제2 LOG 배선(441A, 441B)들은 상기 박막 트랜지스터 어레이 기판(411) 상에 게이트 라인(420)들이나 데이터 라인(430)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.
한편, 상기 게이트 TCP (422)들 사이에는 게이트 TCP (422)들에 실장된 적어도 하나의 제2 게이트신호 전송배선(443)과 접속되는 적어도 하나의 도전성 테이프(450)가 구비된다. 이때, 도전성 테이프(450)는 액정표시장치의 구동환경 및 공정여건을 고려하여 한개 또는 복수개가 구비될 수 있다.
상기 도전성 테이프(450)들은 제2 LOG 배선(441B)들을 통해 각 게이트 TCP (422)들에 전송되는 게이트 구동전압들 또는 게이트 구동신호들 중에 적어도 하나를 게이트 TCP (422)들에 직접 전송한다. 이때, 도전성 테이프(450)들을 통해 게이트 TCP (422)들에 직접 전송되는 게이트 구동전압들 또는 게이트 구동신호들은 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들이 적용될 수 있다.
상기 도전성 테이프(450)들은 상기 게이트 TCP (422)들이 이격된 공간의 박막 트랜지스터 어레이 기판(411) 상에 게이트 라인(420)들이나 데이터 라인(430)들과 동일한 재질의 금속을 동시에 패터닝하여 형성되는 제2 LOG 배선(441B)들에 비해 낮은 저항값을 갖는다.
따라서, 상기 도전성 테이프(450)들을 통해 게이트 TCP (422)들에 직접 전송되는 게이트 구동전압들의 전압강하를 최소화할 수 있고, 또한 상기 도전성 테이프(450)들을 통해 게이트 TCP (422)들에 직접 전송되는 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.
그리고, 상기 도전성 테이프(450)들을 통해 게이트 구동전압들 또는 게이트 구동신호들 중의 일부를 게이트 TCP (422)들에 직접 전송함에 따라 상기 제2 LOG 배선(441B)들의 갯수를 줄일 수 있게 되므로, 제2 LOG 배선(441B)들의 선폭 및 이격간격을 넓게 형성할 수 있게 되어 제2 LOG 배선(441B)들을 통해 게이트 TCP (422)들에 전송되는 게이트 구동전압들의 전압강하를 최소화할 수 있고, 또한 제2 LOG 배선(441B)들을 통해 게이트 TCP (422)들에 전송되는 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.
한편, 상기 도전성 테이프(450)들은 상기 제2 게이트신호 전송배선(443)들에 대응되는 갯수로 형성되어 모든 게이트 구동전압들과 게이트 구동신호들을 게이트 TCP (422)들에 직접 전송할 수 있으며, 이 경우에는 상기 게이트 TCP (422)들이 이격된 공간의 박막 트랜지스터 어레이 기판(411) 상에 제2 LOG 배선(441)들을 형성하지 않을 수 있다.
또한, 상기 도전성 테이프(450)들은 도 5에 도시한 바와 같이, 상기 게이트 TCP (422)들 사이에서 배치되며, 게이트 TCP (422)들에 실장된 적어도 하나의 제2 게이트신호 전송배선(443)과 접속되고, 각각의 게이트 TCP (422)에 게이트 구동전압들과 게이트 구동신호들이 입력되는 영역과 출력되는 영역에서 적어도 하나의 제2 게이트신호 전송배선(423)과 접속될 수 있다.
도 6은 본 발명의 제2실시예에 따른 액정표시장치를 보인 예시도이다.
도 6에 도시한 바와 같이, 도 4에 도시된 도전성 테이프(450)들 대신에 적어도 하나의 도전패턴(551)이 구비된 테이프(550)가 적용될 수 있다.
상기 테이프(550)에 구비된 도전패턴(551)들은 게이트 TCP (422)들 사이에서 게이트 TCP (422)들에 실장된 적어도 하나의 제2 게이트신호 전송배선(443)과 접속되어 제2 LOG 배선(441B)들을 통해 각 게이트 TCP (422)들에 전송되는 게이트 구동전압들 또는 게이트 구동신호들 중에 적어도 하나를 게이트 TCP (422)들에 직접 전송한다. 이때, 테이프(550)에 구비된 도전패턴(551)들을 통해 게이트 TCP (422)들에 직접 전송되는 게이트 구동전압들 또는 게이트 구동신호들은 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들이 적용될 수 있다.
상기 테이프(550)에 구비된 도전패턴(551)들은 상기 게이트 TCP (422)들이 이격된 공간의 박막 트랜지스터 어레이 기판(411) 상에 게이트 라인(420)들이나 데이터 라인(430)들과 동일한 재질의 금속을 동시에 패터닝하여 형성되는 제2 LOG 배선(441B)들에 비해 낮은 저항값을 갖는다.
따라서, 상기 테이프(550)에 구비된 도전패턴(551)들을 통해 게이트 TCP (422)들에 직접 전송되는 게이트 구동전압들의 전압강하를 최소화할 수 있고, 또한 상기 테이프(550)에 구비된 도전패턴(551)들을 통해 게이트 TCP (422)들에 직접 전송되는 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.
그리고, 상기 테이프(550)에 구비된 도전패턴(551)들을 통해 게이트 구동전압들 또는 게이트 구동신호들 중의 일부를 게이트 TCP (422)들에 직접 전송함에 따라 상기 제2 LOG 배선(441B)들의 갯수를 줄일 수 있게 되므로, 제2 LOG 배선(441B)들의 선폭 및 이격간격을 넓게 형성할 수 있게 되어 제2 LOG 배선(441B)들을 통해 게이트 TCP (422)들에 전송되는 게이트 구동전압들의 전압강하를 최소화할 수 있고, 또한 제2 LOG 배선(441B)들을 통해 게이트 TCP (422)들에 전송되는 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.
한편, 상기 테이프(550)에 구비된 도전패턴(551)들은 상기 게이트신호 전송배선(442)들에 대응되는 갯수로 형성되어 모든 게이트 구동전압들과 게이트 구동신호들을 게이트 TCP (422)들에 직접 전송할 수 있으며, 이 경우에는 상기 게이트 TCP (422)들이 이격된 공간의 박막 트랜지스터 어레이 기판(411) 상에 제2 LOG 배선(441)들을 형성하지 않을 수 있다.
또한, 상기 테이프(550)에 구비된 도전패턴(551)들은 도 7에 도시한 바와 같이, 상기 게이트 TCP (422)들 사이에서 게이트 TCP (422)들에 실장된 적어도 하나의 제2 게이트신호 전송배선(443)과 접속되고, 각각의 게이트 TCP (422)에 게이트 구동전압들과 게이트 구동신호들이 입력되는 영역과 출력되는 영역에서 적어도 하나의 제2 게이트신호 전송배선(423)과 접속될 수 있다.
상기 도4 내지 도7에 도시된 도전성 테이프(450)들 및 도전패턴(551)들이 구비된 테이프(550)는 상기 게이트 TCP (422)들 뿐만 아니라 데이터 TCP (432)들에 적용될 수 있다.
상기 본 발명의 제1실시예와 제2실시예에 따른 액정표시장치는 다양한 액정 모드(liquid crystal mode)에 적용될 수 있으며, 예를 들어 수직전계를 통해 액정을 구동하는 방식이나 수평전계를 통해 액정을 구동하는 방식에 적용될 수 있다.
상술한 바와같이 본 발명에 의한 액정표시장치는 게이트 TCP 들에 실장된 게이트신호 전송배선들과 접속되는 저저항의 도전성 테이프들이나 저저항의 도전패턴들이 구비된 테이프를 통해 게이트 구동전압들 또는 게이트 구동신호들을 게이트 TCP 들에 직접 전송함에 따라 게이트 구동전압들의 전압강하를 최소화할 수 있고, 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.
또한, 상기 저저항의 도전성 테이프들이나 저저항의 도전패턴들이 구비된 테이프를 통해 게이트 구동전압들 또는 게이트 구동신호들을 게이트 TCP 들에 직접 전송함에 따라 상기 게이트 TCP 들이 이격되는 영역의 박막 트랜지스터 어레이 기판 상에 실장되는 제2 LOG 배선들의 갯수를 줄일 수 있게 되므로, 제2 LOG 배선들의 선폭 및 이격간격을 넓게 형성할 수 있게 되고, 이를 통해 게이트 TCP 들에 전송되는 게이트 구동전압들의 전압강하를 최소화할 수 있고, 게이트 구동신호들의 지연 및 왜곡을 최소화할 수 있게 된다.
따라서, 액정표시장치의 오동작을 방지하고, 액정표시장치를 통해 표시되는 화상에 크로스-토크나 플리커와 같은 화질불량이 발생되는 것을 방지할 수 있는 효과가 있다.

Claims (10)

  1. 제1 기판의 일측 단변 및 일측 장변이 제2 기판에 비해 돌출되도록 제1 기판과 제2 기판이 합착된 액정표시패널;
    상기 제1 기판의 일측 장변에 접속되며, 게이트 구동전압들과 게이트 구동신호들을 공급하는 제1 게이트신호 전송배선들이 실장된 복수의 데이터 테이프 캐리어 패키지;
    상기 제1 기판의 일측 단변에 접속되며, 상기 제1 게이트신호 전송배선들로부터 출력되는 상기 게이트 구동전압들과 게이트 구동신호들을 공급받는 제2 게이트신호 전송배선들이 실장된 복수의 게이트 테이프 캐리어 패키지;
    상기 제1 기판의 일측 장변과 일측 단변이 만나는 모서리 영역에 실장되며, 일측은 상기 제1 게이트신호 전송배선들과 연결되고, 타측은 상기 제2 게이트신호 전송배선들과 연결되는 복수의 라인-온-글래스 배선;
    상기 복수의 게이트 테이프 캐리어 패키지 및 데이터 테이프 캐리어 패키지에 실장된 복수의 게이트 구동 집적회로와 데이터 구동 집적회로; 및
    상기 복수의 게이트 테이프 캐리어 패키지들에 사이에 배치되며, 일측과 타측은 인접하는 상기 복수의 게이트 테이프 캐리어 패키지들에 실장된 상기 제2 게이트신호 전송배선들 중에 어느 하나와 접속되는 복수의 접속수단을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 접속수단은 적어도 하나의 도전성 테이프인 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서, 상기 도전성 테이프는 상기 제2 게이트신호 전송배선들의 개수만큼 구비되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 접속수단은 적어도 하나의 도전 패턴이 구비된 테이프인 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서, 상기 도전 패턴은 상기 제2 게이트신호 전송배선들의 갯수만큼 구비되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 제1 기판의 일측 단변에 실장되며, 일측과 타측은 상기 인접하는 게이트 테이프 캐리어 패키지에 실장된 상기 제2 게이트신호 전송배선들과 접속되는 별도의 라인-온-글래스 배선을 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서, 상기 복수의 데이터 구동 집적회로에 화상정보를 공급하고, 상기 복수의 데이터 테이프 캐리어 패키지를 통해 상기 복수의 라인-온-글래스 배선에 상기 게이트 구동전압들과 게이트 구동신호들을 공급하는 데이터 인쇄회로기판을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020030042829A 2003-06-27 2003-06-27 액정표시장치 KR100990315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042829A KR100990315B1 (ko) 2003-06-27 2003-06-27 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042829A KR100990315B1 (ko) 2003-06-27 2003-06-27 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050001248A KR20050001248A (ko) 2005-01-06
KR100990315B1 true KR100990315B1 (ko) 2010-10-26

Family

ID=37217079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042829A KR100990315B1 (ko) 2003-06-27 2003-06-27 액정표시장치

Country Status (1)

Country Link
KR (1) KR100990315B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055449A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
US9626891B2 (en) 2014-08-20 2017-04-18 Samsung Display Co., Ltd. Stretchable display panel and display device having the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101433110B1 (ko) * 2006-05-09 2014-09-23 엘지디스플레이 주식회사 액정표시장치
KR101223530B1 (ko) * 2006-05-10 2013-01-18 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치
KR101321263B1 (ko) * 2006-06-20 2013-10-25 엘지디스플레이 주식회사 플렉서블 표시장치
KR101348756B1 (ko) 2007-03-28 2014-01-07 삼성디스플레이 주식회사 필름-칩 복합체와 이를 포함하는 표시장치
KR102248646B1 (ko) * 2014-12-30 2021-05-06 엘지디스플레이 주식회사 연성회로기판 및 이를 포함하는 표시장치
CN109634003B (zh) * 2019-02-21 2021-12-07 厦门天马微电子有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150252A (ja) * 1991-11-29 1993-06-18 Kyocera Corp 液晶表示装置
KR20000066493A (ko) * 1999-04-16 2000-11-15 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리, 그를 채용한 액정표시장치 및 이들의 조립 방법
KR20010009044A (ko) * 1999-07-07 2001-02-05 윤종용 액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨
KR20030051922A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150252A (ja) * 1991-11-29 1993-06-18 Kyocera Corp 液晶表示装置
KR20000066493A (ko) * 1999-04-16 2000-11-15 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리, 그를 채용한 액정표시장치 및 이들의 조립 방법
KR20010009044A (ko) * 1999-07-07 2001-02-05 윤종용 액정표시장치용 신호연결부재 및 이에 장착된 드라이브 아이씨
KR20030051922A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055449A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
KR102118460B1 (ko) 2013-11-13 2020-06-03 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
US9626891B2 (en) 2014-08-20 2017-04-18 Samsung Display Co., Ltd. Stretchable display panel and display device having the same

Also Published As

Publication number Publication date
KR20050001248A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
US6697040B2 (en) Liquid crystal display device
US20070040981A1 (en) Display device
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100293982B1 (ko) 액정패널
KR100825093B1 (ko) 액정 표시 장치
KR100990315B1 (ko) 액정표시장치
KR101604492B1 (ko) 액정표시장치
KR20020078365A (ko) 액정표시장치용 구동 아이씨 연결부
KR20080002336A (ko) 액정표시장치
JPS59210419A (ja) 液晶表示体装置
US20030117563A1 (en) Portable information terminal using liquid crystal display
KR101021747B1 (ko) 액정표시장치
US7432894B2 (en) Liquid crystal display device and method of driving the same
KR20030051918A (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR100983753B1 (ko) 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100978253B1 (ko) 박막 트랜지스터 어레이 기판
KR20070044204A (ko) 액정표시장치
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR20050003255A (ko) 액정 표시패널의 검사방법
KR19990024712A (ko) 액정표시장치 하판 글래스의 배선구조
KR100999010B1 (ko) 라인 온 글래스형 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100707021B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 10