KR100978253B1 - 박막 트랜지스터 어레이 기판 - Google Patents

박막 트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR100978253B1
KR100978253B1 KR1020030041727A KR20030041727A KR100978253B1 KR 100978253 B1 KR100978253 B1 KR 100978253B1 KR 1020030041727 A KR1020030041727 A KR 1020030041727A KR 20030041727 A KR20030041727 A KR 20030041727A KR 100978253 B1 KR100978253 B1 KR 100978253B1
Authority
KR
South Korea
Prior art keywords
gate
data
pads
line
lines
Prior art date
Application number
KR1020030041727A
Other languages
English (en)
Other versions
KR20050001540A (ko
Inventor
이동훈
최승규
우철민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030041727A priority Critical patent/KR100978253B1/ko
Publication of KR20050001540A publication Critical patent/KR20050001540A/ko
Application granted granted Critical
Publication of KR100978253B1 publication Critical patent/KR100978253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Abstract

본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 박막 트랜지스터 어레이 기판은 기판 상에 종횡으로 배열된 복수의 게이트 라인들 및 데이터 라인들과, 상기 게이트 라인들의 일측 끝단에 접속된 게이트 패드들과, 상기 데이터 라인들의 일측 끝단에 접속된 데이터 패드들과 상기 게이트 패드들이 공통접속되는 게이트 단락배선과, 상기 데이터 패드들이 공통접속되는 데이터 단락배선과, 상기 기판의 모서리 영역에 실장되고, 일측 끝단에는 게이트 라인-온-글래스 패드들이 형성되어 있고, 타측 끝단에는 데이터 라인-온-글래스 패드들이 형성되어 있으며, 외부로부터 인가되는 전압을 상기 라인-온-글래스 배선들을 통해 상기 게이트 단락배선이나 상기 데이터 단락배선에 인가하는 보조배선들을 포함한다.

Description

박막 트랜지스터 어레이 기판{THIN FILM TRANSISTOR ARRAY SUBSTRATE}
도 1은 게이트 단락배선과 데이터 단락배선이 형성된 일반적인 박막 트랜지스터 어레이 기판을 보인 예시도.
도 2는 일반적인 액정 표시장치를 보인 예시도.
도 3은 일반적인 라인-온-글래스형 액정 표시장치를 보인 예시도.
도 4는 라인-온-글래스형 액정 표시장치의 박막 트랜지스터 어레이 기판 상에 게이트 단락배선과 데이터 단락배선이 형성된 종래기술의 예시도.
도 5는 본 발명의 제1실시예에 따른 박막 트랜지스터 어레이 기판의 일 예를 보인 예시도.
도 6은 본 발명의 제1실시예에 따른 박막 트랜지스터 어레이 기판의 다른 예를 보인 예시도.
도 7은 본 발명의 제2실시예에 따른 박막 트랜지스터 어레이 기판을 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
510:기판 520:게이트 라인
521:게이트 패드 522:게이트 단락배선
530:데이터 라인 531:데이터 패드
532:데이터 단락배선 540:화소전극
542:게이트 LOG 패드 543:데이터 LOG 패드
544A,544B:제1 및 제2보조배선 550:연마 예정선
TFT:박막 트랜지스터
본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 보다 상세하게는 라인-온-글래스(line-on-glass : LOG)형 액정 표시장치의 박막 트랜지스터 어레이 기판 상에 실장되는 라인-온-글래스 배선들의 단선여부를 검출할 수 있도록 한 박막 트랜지스터 어레이 기판에 관한 것이다.
일반적으로, 화상 정보를 화면에 나타내는 화면 표시 장치들 중에서, 박막형 평판 표시 장치가 가볍고, 어느 장소에든지 쉽게 사용할수 있다는 장점 때문에 근래에 집중적인 개발의 대상이 되고 있다. 특히, 액정 표시장치는 해상도가 높고, 동화상을 실현하기에 충분할 만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정 표시장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 즉, 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절하면, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 된다. 이것을 응용하여 표시장치로 사용한다. 현재에는 박막 트랜 지스터와 그것에 연결된 화소전극이 행렬 방식으로 배열된 능동 매트릭스 액정 표시장치가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다. 일반적인 액정 표시 장치의 구조를 자세히 살펴보면 다음과 같다.
상기 액정 표시장치의 컬러필터 기판 상에는 화소들의 위치에 빨강, 초록, 파랑의 컬러필터가 반복적으로 배치되어 있다. 그 컬러필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 상기 컬러필터 위에 공통전극이 형성되어 있다.
상기 액정 표시장치의 박막 트랜지스터 어레이 기판 상에는 행렬 방식으로 설계된 화소들의 위치에 화소전극들이 배열된 구조로 이루어져 있다. 그 화소전극의 수평방향을 따라서 게이트 라인들이 형성되어 있고, 수직방향을 따라서 데이터 라인들이 형성되어 있다. 상기 화소들의 한쪽 구석에는 화소전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 그 박막 트랜지스터의 게이트 전극은 게이트 라인에 연결되고, 박막 트랜지스터의 소스 전극은 데이터 라인에 연결된다.
그리고, 게이트 라인들과 데이터 라인들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성되어 있다.
상기 액정 표시패널의 박막 트랜지스터 어레이 기판 상에 제작되는 게이트 라인들이나 데이터 라인들의 단선(open)과 단락(short), 박막 트랜지스터의 구동불량을 검사하기 위해서 게이트 단락배선(gate shorting bar)과 데이터 단락배선(data shorting bar)이 사용된다.
도 1은 상기 게이트 단락배선과 데이터 단락배선이 형성된 일반적인 박막 트랜지스터 어레이 기판을 보인 예시도이다.
도 1을 참조하면, 기판(10) 상에 게이트 라인(20)들이 일정하게 이격되어 행으로 배열되고, 데이터 라인(30)들이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 라인(20)들과 데이터 라인(30)들은 서로 교차하며, 그 교차부에 박막 트랜지스터(TFT) 및 화소전극(40)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(20)에 접속되는 게이트 전극과, 상기 데이터 라인(30)에 접속되는 소스 전극과; 상기 화소전극(40)에 접속되는 드레인 전극으로 구성되고, 그 게이트 전극에 게이트 턴-온 전압이 인가되면, 소스 전극과 드레인 전극 사이에 도전 채널이 형성된다.
상기 게이트 라인(20)들의 일측 끝단에는 게이트 패드(21)들이 형성되어 게이트 라인(20)들과 각기 접속되고, 그 게이트 패드(21)들을 모두 연결시키는 게이트 단락배선(22)이 형성된다.
한편, 상기 데이터 라인(30)들의 일측 끝단에는 데이터 패드(31)들이 형성되어 데이터 라인(30)들과 각기 접속되고, 그 데이터 패드(31)들을 모두 연결시키는 데이터 단락배선(32)이 형성된다.
상기 게이트 단락배선(22)과 데이터 단락배선(32)은 기판(10) 상의 연마 예정선(50) 외곽에 형성되어, 후속하는 연마공정에서 제거된다.
상기 연마공정은 외부의 충격에 의해 액정 표시패널(10)의 모서리로부터 파편이 뜯겨져 이탈되는 것을 방지하고, 액정 표시패널(10) 제작중에 작업자가 날카로운 모서리에 상처를 입을 수 있는 위험을 방지하기 위하여 액정 표시패널(10)의 날카로운 모서리를 연마 예정선(50)까지 연마하는 공정으로, 그 연마공정에서 상기 게이트 단락배선(22)과 데이터 단락배선(32)이 제거됨에 따라 완성된 액정 표시패널(10)의 게이트 패드(21)들과 데이터 패드(31)들은 전기적으로 격리된다.
상기 게이트 단락배선(22)과 데이터 단락배선(32)이 구비된 박막 트랜지스터 어레이 기판의 검사과정은 다음과 같다.
먼저, 상기 게이트 단락배선(22)에 게이트 턴-온 전압을 인가하면, 그 게이트 턴-온 전압이 게이트 패드(21)들과 게이트 라인(20)들을 통해 박막 트랜지스터(TFT)의 게이트 전극에 인가되어 박막 트랜지스터(TFT)가 턴-온된다.
그리고, 상기 데이터 단락배선(32)에 테스트 전압을 인가하면, 그 테스트 전압이 데이터 패드(31)들과 데이터 라인(30)들을 통해 박막 트랜지스터(TFT)의 소스 전극에 인가된다.
상기 박막 트랜지스터(TFT)의 소스 전극에 인가된 테스트 전압은 턴-온된 박막 트랜지스터(TFT)의 도전 채널을 경유하여 드레인 전극에 인가된다. 이때, 드레인 전극은 상기 화소전극(40)에 접속되어 있으므로, 결과적으로 테스트 전압이 화소전극(40)에 인가된다.
따라서, 상기 화소전극(40)에 테스트 전압의 인가여부를 스캐닝(scanning)하면, 상기 게이트 라인(20)들이나 데이터 라인(30)들의 단선 및 단락, 박막 트랜지스터(TFT)의 구동불량을 검사할 수 있게 된다.
상기한 바와같이 검사가 완료된 박막 트랜지스터 어레이 기판은 컬러필터 기판과 일정한 간격(이 간격을 셀-갭(cell-gap)이라고 부른다)을 두고 서로 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 액정 표시패널(10)이 완성된다.
상기 액정 표시패널이 완성되면, 상기 게이트 패드부(21)에 주사신호를 인가하는 게이트 구동부와 상기 데이터 패드부(31)에 화상정보를 인가하는 데이터 구동부가 액정 표시패널과 결합된다.
상기 게이트 구동부와 데이터 구동부에는 다수개의 집적회로(integrated circuit : 이하, IC)들이 구비된다.
일반적으로, 상기 데이터 구동 IC 들과 게이트 구동 IC 들은 테이프 캐리어 패키지(tape carrier package : 이하, TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정 표시패널에 접속된다.
상기 데이터 구동 IC 들과 게이트 구동 IC 들은 외부로부터 입력되는 제어신호들 및 직류전압들을 TCP 에 접속된 인쇄 회로기판(printed circuit board : 이하, PCB)의 신호라인들을 통해 공급받는다.
즉, 상기 데이터 구동 IC 들은 데이터 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 화상정보, 제어신호들 및 구동전압들을 공급받게 된다.
상기 게이트 구동 IC 들은 게이트 PCB 에 실장된 신호라인들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.
도 2는 일반적인 액정 표시장치를 보인 예시도로서, 도 2에서와 같이, 액정 표시패널(110)과; 상기 액정 표시패널(110)의 일측 단변과 게이트 PCB (121) 사이에 접속된 게이트 TCP (122)들과; 상기 게이트 TCP (122)들에 각각 실장된 게이트 구동 IC (123)들과; 상기 액정 표시패널(110)의 일측 장변과 데이터 PCB (131) 사이에 접속된 데이터 TCP (132)들과; 상기 데이터 TCP (132)들에 각각 실장된 데이터 구동 IC (133)들로 구성된다.
상기 액정 표시패널(110)은 박막 트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 일정한 셀-갭을 갖도록 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(111)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(112)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(111)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(111)과 컬러필터 기판(112)이 대향 합착된 영역에는 화상 표시부(113)가 구비된다.
상기 박막 트랜지스터 어레이 기판(111)의 화상 표시부(113)에는 복수의 게이트 라인(120)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(130)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(120)들과 데이터 라인(130)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(112)의 화상 표시부(113)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(111)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
상기 게이트 TCP (122)에는 게이트 구동 IC (123)들이 실장되고, 그 게이트 구동 IC (123)들과 전기적으로 접속되는 입력패드(124)들 및 출력패드(125)들이 형성된다.
상기 게이트 TCP (122)의 입력패드(124)들은 게이트 PCB (121)와 전기적으로 접속되고, 출력패드(125)들은 박막 트랜지스터 어레이 기판(111)의 게이트 패드부와 전기적으로 접속된다.
상기 게이트 구동 IC (123)들은 주사신호를 액정 표시패널(110)의 게이트 라인(120)들에 순차적으로 공급한다.
한편, 상기 데이터 TCP (132)에는 데이터 구동 IC (133)들이 실장되고, 그 데이터 구동 IC (133)들과 전기적으로 접속되는 입력패드(134)들 및 출력패드(135)들이 형성된다.
상기 데이터 TCP (132)의 입력패드(134)들은 데이터 PCB (131)와 전기적으로 접속되고, 출력패드(135)들은 박막 트랜지스터 어레이 기판(111)의 데이터 패드부와 전기적으로 접속된다.
상기 데이터 구동 IC (133)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정 표시패널(110)의 데이터 라인(130)들에 공급한다.
상기 게이트 PCB (121)와 데이터 PCB (131)에는 각각 커넥터(126,136)들이 형성되어 플렉시블 플레이트 케이블(flexible plate cable : 150, 이하, FPC)을 통해 제어신호들 및 구동전압들을 공급받게 된다.
그러나, 상술한 바와같이 구성되는 액정 표시장치는 상기 게이트 PCB (121)와 데이터 PCB (131)에 각각 커넥터(126,136)들을 형성하고, 외부로부터 FPC (150)를 통해 제어신호들 및 구동전압들을 공급받기 때문에 다음과 같은 문제들이 발생된다.
첫째, 박형의 게이트 PCB (121)와 데이터 PCB (131) 상에 커넥터(126,136)들이 형성됨에 따라 커넥터(126,136)들의 두께에 해당하는 만큼 액정 표시장치의 두께가 필연적으로 증가되어 액정 표시장치의 박형화를 저해시키는 요인이 된다.
둘째, 상기 커넥터(126,136)들을 전기적으로 접속시키는 FPC (150)를 설치하여야 함에 따라 액정 표시장치의 제작을 위한 공정 수가 증가되고, 액정 표시장치의 제조원가를 상승시키는 요인이 된다.
따라서, 상기 게이트 PCB (121)와 데이터 PCB (131)에 제어신호들 및 구동전압들을 공급하기 위한 배선들을 상기 박막 트랜지스터 어레이 기판(111)의 외곽 더미영역에 실장함으로써, 상기 커넥터(126,136)들과 FPC (150)들이 요구되지 않는 라인-온-글래스형 액정 표시장치가 제안되었다.
도 3은 일반적인 라인-온-글래스형 액정 표시장치를 보인 예시도로서, 도 3에서와 같이, 액정 표시패널(210)과; 상기 액정 표시패널(210)의 일측 단변과 게이트 PCB (221) 사이에 접속된 복수의 게이트 TCP (222)들과; 상기 게이트 TCP (222)들에 각각 실장된 게이트 구동 IC (223)들과; 상기 액정 표시패널(210)의 일측 장변과 데이터 PCB (231) 사이에 접속된 복수의 데이터 TCP (232)들과; 상기 데이터 TCP (232)들에 각각 실장된 데이터 구동 IC (233)들로 구성된다.
상기 액정 표시패널(210)은 박막 트랜지스터 어레이 기판(211)과 컬러필터 기판(212)이 일정한 셀-갭을 갖도록 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(212)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(211)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(211)과 컬러필터 기판(212)이 대향 합착된 영역에는 화상 표시부(213)가 구비된다.
상기 박막 트랜지스터 어레이 기판(211)의 화상 표시부(213)에는 복수의 게이트 라인(220)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 라인(230)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 라인(220)들과 데이터 라인(230)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(212)의 화상 표시부(213)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(211)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 컬러필터 기판(212)에 비해 돌출되는 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변에 구비된 게이트 패드부와 데이터 패드부는 상기 화상 표시부(213)에 대응되도록 형성된다.
따라서, 상기 박막 트랜지스터 어레이 기판(211)의 일측 단변 및 일측 장변이 만나는 모서리 영역은 어떤 용도로도 사용되지 않는 더미영역이지만, 상기 라인-온-글래스형 액정 표시장치에서는 그 더미영역에 LOG 배선(241)들을 형성하여 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 PCB (231)로부터 게이트 PCB (221)로 공급한다.
따라서, 상기 게이트 PCB (221)와 데이터 PCB(231)에 도2의 커넥터(126,136)들이 형성될 필요가 없고, 또한 그 커넥터(126,136)들을 전기적으로 접속시키는 플렉시블 플레이트 케이블(150)이 형성될 필요가 없다.
상기 데이터 TCP (232)에는 데이터 구동 IC (233)들이 실장되고, 그 데이터 구동 IC (233)들과 전기적으로 접속되는 입력패드(234)들 및 출력패드(235)들이 형성된다.
상기 데이터 TCP (232)의 입력패드(234)들은 데이터 PCB (231)와 전기적으로 접속되고, 출력패드(235)들은 박막 트랜지스터 어레이 기판(211)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 IC (233)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정 표시패널(210)의 데이터 라인(230)들에 공급한다.
특히, 상기 첫번째 데이터 TCP (232)에는 박막 트랜지스터 어레이 기판(211)에 실장된 LOG 배선(241)들과 전기적으로 접속되는 게이트신호 전송배선(243)이 추가로 형성된다. 이 게이트신호 전송배선(243)은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(241)들에 전송한다.
한편, 상기 게이트 TCP (222)에는 게이트 구동 IC (223)들이 실장되고, 그 게이트 구동 IC (223)들과 전기적으로 접속되는 입력패드(224)들 및 출력패드(225)들이 형성된다.
상기 게이트 TCP (222)의 입력패드(224)들은 게이트 PCB (221)와 전기적으로 접속되고, 출력패드(225)들은 박막 트랜지스터 어레이 기판(211)의 게이트 패드부와 전기적으로 접속된다.
특히, 상기 첫번째 게이트 TCP (222)에는 박막 트랜지스터 어레이 기판(211)에 실장된 LOG 배선(241)들과 전기적으로 접속되는 게이트신호 전송배선(242)이 추가로 형성된다. 이 게이트신호 전송배선(242)은 상기 데이터 PCB (231)로부터 게이트신호 전송배선(243)과 LOG 배선(241)들을 통해 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 게이트 PCB (221)에 전송한다.
상기 게이트 PCB (221)에는 신호라인들이 실장되어 상기 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP (222)의 입력패드(224)들에 전송한다.
따라서, 상기 게이트 구동 IC (223)들은 입력패드(224)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉 게이트 고전압신호(Vgh)와 게이트 저전압신호(Vgl)를 게이트 라인(220)들에 순차적으로 공급한다.
한편, 상기 LOG 배선(241)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압신호(Vgh), 게이트 저전압신호(Vgl), 공통전압신호(Vcom), 접지신호(GND), 전원전압신호(Vdd)와 같은 직류전압신호들과, 외부의 타이밍 제어부로부터 공급되 는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 박막 트랜지스터 어레이 기판(211) 상에 게이트 라인(220)들이나 데이터 라인(230)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.
상술한 바와같이 라인-온-글래스형 액정 표시장치의 게이트 PCB (221)는 단순히 데이터 PCB (231)에서 인가되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP (222)들에 전달하는 기능을 수행한다.
그런데, 최근 들어 상기 게이트 TCP (222)들 내부에 게이트신호 전송배선들을 추가로 구성하고, 또한 박막 트랜지스터 어레이 기판(211) 상에 게이트 TCP (222)들 내부의 게이트신호 전송배선들을 서로 연결시키는 LOG 배선들을 추가로 실장하여 상기 데이터 PCB (231)에서 인가되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 TCP (222)들에 전달함으로써, 상기 게이트 PCB (221)를 제거한 라인-온-글래스형 액정 표시장치도 개발되었다.
그러나, 상기한 바와같은 라인-온-글래스형 액정 표시장치는 게이트 단락배선과 데이터 단락배선을 박막 트랜지스터 어레이 기판(211) 상에 형성하여 상기 게이트 라인(220)들이나 데이터 라인(230)들의 단선과 단락, 박막 트랜지스터의 구동불량을 검사할 수 있지만, 상기 LOG 배선(241)들의 단선을 검출할 수 없는 문제점이 있다. 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 라인-온-글래스형 액정 표시장치의 박막 트랜지스터 어레이 기판 상에 게이트 단락배선과 데이터 단락배선이 형성된 종래기술의 예시도이다.
도4를 참조하면, 기판(310) 상에 게이트 라인(320)들이 일정하게 이격되어 행으로 배열되고, 데이터 라인(330)들이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 라인(320)들과 데이터 라인(330)들은 서로 교차하며, 그 교차부에 박막 트랜지스터(TFT) 및 화소전극(340)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(320)에 접속되는 게이트 전극과, 상기 데이터 라인(330)에 접속되는 소스 전극과; 상기 화소전극(340)에 접속되는 드레인 전극으로 구성되고, 그 게이트 전극에 게이트 턴-온 전압이 인가되면, 소스 전극과 드레인 전극 사이에 도전 채널이 형성된다.
상기 게이트 라인(320)들의 일측 끝단에는 게이트 패드(321)들이 형성되어 게이트 라인(320)들과 각기 접속되고, 상기 데이터 라인(330)들의 일측 끝단에는 데이터 패드(331)들이 형성되어 데이터 라인(330)들과 각기 접속된다.
상기 기판(310)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 LOG 배선(341)들이 실장된다.
상기 LOG 배선(341)들의 일측 끝단에는 게이트 LOG 패드(342)들이 형성되어 LOG 배선(341)들과 각기 접속되고, 타측 끝단에는 데이터 LOG 패드(343)들이 형성되어 LOG 배선(341)들과 각기 접속된다.
그리고, 상기 기판(310) 상의 연마 예정선(350) 외곽에 형성된 게이트 단락배선(322)은 상기 게이트 패드(321)들을 전기적으로 도통시키고, 아울러 상기 짝수번째 게이트 LOG 패드(342)들을 전기적으로 도통시킨다.
또한, 상기 기판(310) 상의 연마 예정선(350) 외곽에 형성된 데이터 단락배 선(332)은 상기 데이터 패드(331)들을 전기적으로 도통시키고, 아울러 상기 홀수번째 데이터 LOG 패드(343)들을 전기적으로 도통시킨다.
상기 게이트 단락배선(322)과 데이터 단락배선(332)은 후속하는 연마공정에서 제거된다.
상기 연마공정은 외부의 충격에 의해 액정 표시패널(310)의 모서리로부터 파편이 뜯겨져 이탈되는 것을 방지하고, 액정 표시패널(310) 제작중에 작업자가 날카로운 모서리에 상처를 입을 수 있는 위험을 방지하기 위하여 액정 표시패널(310)의 날카로운 모서리를 연마 예정선(350)까지 연마하는 공정으로, 그 연마공정에서 상기 게이트 단락배선(322)과 데이터 단락배선(332)이 제거됨에 따라 완성된 액정 표시패널(310)의 게이트 패드(321)들, 데이터 패드(331)들, 게이트 LOG 패드(342)들 및 데이터 LOG 패드(343)들은 전기적으로 격리된다.
상기한 바와같이 게이트 단락배선(322)과 데이터 단락배선(332)이 구비되고, 모서리 영역에 LOG 배선(341)들이 실장된 박막 트랜지스터 어레이 기판의 검사과정은 다음과 같다.
먼저, 상기 게이트 단락배선(322)에 게이트 턴-온 전압을 인가하면, 그 게이트 턴-온 전압이 게이트 패드(321)들과 게이트 라인(320)들을 통해 박막 트랜지스터(TFT)의 게이트 전극에 인가되어 박막 트랜지스터(TFT)가 턴-온된다. 이때, 게이트 턴-온 전압은 짝수번째 게이트 LOG 패드(342)들과 짝수번째 LOG 배선(341)들을 통해 짝수번째 데이터 LOG 패드(343)들에 인가되지만, 짝수번째 데이터 LOG 패드(343)들이 전기적으로 플로팅(floating) 상태이므로, 검사과정에 영향을 끼치 지 않는다.
그리고, 상기 데이터 단락배선(332)에 테스트 전압을 인가하면, 그 테스트 전압이 데이터 패드(331)들과 데이터 라인(330)들을 통해 박막 트랜지스터(TFT)의 소스 전극에 인가된다. 이때, 테스트 전압은 홀수번째 데이터 LOG 패드(343)들과 홀수번째 LOG 배선(341)들을 통해 홀수번째 게이트 LOG 패드(342)들에 인가되지만, 홀수번째 게이트 LOG 패드(342)들이 전기적으로 플로팅 상태이므로, 검사과정에 영향을 끼치지 않는다.
상기 박막 트랜지스터(TFT)의 소스 전극에 인가된 테스트 전압은 턴-온된 박막 트랜지스터(TFT)의 도전 채널을 경유하여 드레인 전극에 인가된다. 이때, 드레인 전극은 상기 화소전극(340)에 접속되어 있으므로, 결과적으로 테스트 전압이 화소전극(340)에 인가된다.
따라서, 상기 화소전극(340)에 테스트 전압의 인가여부를 스캐닝하면, 상기 게이트 라인(320)들이나 데이터 라인(330)들의 단선 및 단락, 박막 트랜지스터(TFT)의 구동불량을 검사할 수 있게 된다.
상기 검사가 완료된 박막 트랜지스터 어레이 기판은 컬러필터 기판과 일정한 간격(이 간격을 셀-갭(cell-gap)이라고 부른다)을 두고 서로 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 액정 표시패널(310)이 완성된다.
그러나, 상기한 바와같은 종래의 박막 트랜지스터 어레이 기판은 상기 LOG 배선(341)들이 단락되었을 경우에 게이트 단락배선(322)과 데이터 단락배선(332)이 단락되므로, 단락불량을 검출할 수 있지만, LOG 배선(341)들의 단선불량은 검출할 수 없게 된다.
따라서, LOG 배선(341)들의 단선불량이 발생된 경우에도 박막 트랜지스터 어레이 기판은 후속 공정이 진행되고, 최종 검사에서 불량이 검출되어 완성된 액정 표시패널을 폐기하여야 한다. 이는 액정 표시장치의 수율을 저하시키고, 재료낭비에 따른 액정 표시장치의 제조단가를 상승시키는 문제점을 유발한다.
따라서, 본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 라인-온-글래스형 액정 표시장치의 박막 트랜지스터 어레이 기판 상에 실장되는 라인-온-글래스 배선들의 단선여부를 검출할 수 있는 박막 트랜지스터 어레이 기판을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 박막 트랜지스터 어레이 기판의 제1 실시예는 기판 상에 종횡으로 배열된 복수의 게이트 라인들 및 데이터 라인들과, 상기 게이트 라인들의 일측 끝단에 접속된 게이트 패드들과, 상기 데이터 라인들의 일측 끝단에 접속된 데이터 패드들과 상기 게이트 패드들이 공통접속되는 게이트 단락배선과, 상기 데이터 패드들이 공통접속되는 데이터 단락배선과, 상기 기판의 모서리 영역에 실장되고, 일측 끝단에는 게이트 라인-온-글래스 패드들이 형성되어 있고, 타측 끝단에는 데이터 라인-온-글래스 패드들이 형성되어 있으며, 외부로부터 인가되는 전압을 상기 라인-온-글래스 배선들을 통해 상기 게이트 단락배선이나 상기 데이터 단락배선에 인가하는 보조배선들을 포함한다.
상기 보조배선들은 상기 게이트 라인-온-글래스 패드들과 상기 데이터 라인-온-글래스 패드들을 연속적으로 접속시킨다.
상기 게이트 단락배선, 데이터 단락배선 및 보조배선들은 상기 기판의 연마 예정선 내측에 형성된다.
상기 외부로부터 인가되는 게이트 턴-온 전압은 상기 게이트 라인-온-글래스 패드들과 상기 데이터 라인-온-글래스 패드들과 연결된 상기 보조배선을 통해 상기 게이트 단락배선에 인가되며, 상기 외부로부터 인가되는 테스트 전압은 상기 데이터 단락배선을 통해 상기 데이터 패드들에 인가된다.
상기 외부로부터 인가되는 게이트 턴-온 전압은 상기 게이트 단락 배선을 통해 상기 게이트 패드들에 인가되고, 상기 외부로부터 인가되는 테스트 전압은 게이트 라인-온-글래스 패드들과 상기 데이터 라인-온-글래스 패드들과 연결된 상기 보조배선을 통해 상기 게이트 단락배선에 인가된다.
상기 본 발명의 목적을 달성하기 위한 박막 트랜지스터 어레이 기판의 제2 실시예는 기판 상에 종횡으로 배열된 복수의 게이트 라인들 및 데이터 라인들과, 상기 게이트 라인들의 일측 끝단에 접속된 게이트 패드들과, 상기 데이터 라인들의 일측 끝단에 접속된 데이터 패드들과, 상기 게이트 패드들이 공통접속되는 게이트 단락배선과, 상기 데이터 패드들이 공통접속되는 데이터 단락배선과, 상기 기판의 모서리 영역에 실장되고, 일측 끝단에는 게이트 라인-온-글래스 패드들이 형성되어 있고, 타측 끝단에는 데이터 라인-온-글래스 패드들이 형성되어 있으며, 상기 게이트 라인-온-글래스 패드들 중에서 짝수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제1 그룹 및 상기 데이터 라인-온-글래스 패드들 중에서 짝수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제1 그룹과 연결되는 제1 보조배선과, 상기 게이트 라인-온-글래스 패드들 중에서 홀수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제2 그룹 및 상기 데이터 라인-온-글래스 패드들 중에서 홀수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제2 그룹과 연결되는 제2 보조배선을 포함한다.
상기 제1 보조배선들은 상기 게이트 라인-온-글래스 패드들 중에서 짝수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제1 그룹과 상기 데이터 라인-온-글래스 패드들 중에서 짝수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제1 그룹을 연속적으로 접속시킨다.
상기 제2 보조배선들은 상기 게이트 라인-온-글래스 패드들 중에서 홀수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제2 그룹과 상기 데이터 라인-온-글래스 패드들 중에서 홀수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제2 그룹을 연속적으로 접속시킨다.
상기 게이트 단락배선, 데이터 단락배선, 제1 보조배선 및 제2 보조배선들은 상기 기판의 연마 예정선 내측에 형성된다.
상기 제1 보조배선은 상기 게이트 라인들과 동일한 재질로 형성되고, 상기 제2 보조배선은 상기 데이터 라인들과 동일한 재질로 형성된다.
상기한 바와같은 본 발명에 의한 액정 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
삭제
도 5는 본 발명의 제1실시예에 따른 박막 트랜지스터 어레이 기판의 일부를 보인 예시도이다.
도 5를 참조하면, 기판(410) 상에 게이트 라인(420)들이 일정하게 이격되어 행으로 배열되고, 데이터 라인(430)들이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 라인(420)들과 데이터 라인(430)들은 서로 교차하며, 그 교차부에 박막 트랜지스터(TFT)와 화소전극(440)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(420)에 접속되는 게이트 전극과, 상기 데이터 라인(430)에 접속되는 소스 전극과; 상기 화소전극(440)에 접속되는 드레인 전극으로 구성되고, 그 게이트 전극에 게이트 턴-온 전압이 인가되면, 소스 전극과 드레인 전극 사이에 도전 채널이 형성된다.
상기 게이트 라인(420)들의 일측 끝단에는 게이트 패드(421)들이 형성되어 게이트 라인(420)들과 각기 접속되고, 상기 데이터 라인(430)들의 일측 끝단에는 데이터 패드(431)들이 형성되어 데이터 라인(430)들과 각기 접속된다.
상기 기판(410)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 보조배선(444)들이 실장된다. 이때, 보조배선(444)들은 상기 게이트 라인(420)들이나 데이터 라인(430)들을 패터닝하는 공정에서 동시에 패터닝하여 형성할 수 있다.
상기 보조배선(444)들의 일측 끝단에는 게이트 LOG 패드(442)들이 형성되어 있고, 타측 끝단에는 데이터 LOG 패드(443)들이 형성되어 있다. 여기서, 게이트 LOG 패드(442)들과 데이터 LOG 패드(443)들은 보조배선(444)에 의해 연결된다. 즉,보조배선(444)들은 기판(410)의 연마 예정선 내측에 형성된 게이트 LOG 패드(442)들과 데이터 LOG 패드(443)들을 연속적으로 연결시킨다.
그리고, 상기 게이트 패드(421)들은 상기 기판(410)의 연마 예정선(450) 외곽에 형성된 게이트 단락배선(422)에 공통접속되고, 상기 데이터 패드(431)들은 상기 기판(410)의 연마 예정선(450) 외곽에 형성된 데이터 단락배선(432)에 공통접속된다.
외부로부터 인가되는 게이트 턴-온 전압은 상기 연속적으로 연결된 보조배선(444)들을 통해 상기 게이트 단락배선(422)에 인가된다.
삭제
상기 게이트 단락배선(422), 데이터 단락배선(432) 및 보조배선(444)들은 후속하는 연마공정에서 제거된다.
상기 연마공정은 외부의 충격에 의해 액정 표시패널(410)의 모서리로부터 파편이 뜯겨져 이탈되는 것을 방지하고, 액정 표시패널(410) 제작중에 작업자가 날카로운 모서리에 상처를 입을 수 있는 위험을 방지하기 위하여 액정 표시패널(410)의 날카로운 모서리를 연마 예정선(450)까지 연마하는 공정으로, 그 연마공정에서 상기 게이트 단락배선(422), 데이터 단락배선(432) 및 보조배선(444)들이 제거됨에 따라 완성된 액정 표시패널(410)의 게이트 패드(421)들, 데이터 패드(431)들, 게이트 LOG 패드(442)들 및 데이터 LOG 패드(443)들은 전기적으로 격리된다.
상기한 바와같이 구성되는 본 발명의 제1실시예에 따른 박막 트랜지스터 어레이 기판의 검사과정은 다음과 같다.
먼저, 외부로부터 게이트 턴-온 전압이 상기 보조배선(444)들에 의해 연속적으로 연결된 LOG 배선(441)들을 통해 게이트 단락배선(422)에 인가되면, 그 게이트 턴-온 전압이 게이트 패드(421)들과 게이트 라인(420)들을 통해 박막 트랜지스터(TFT)의 게이트 전극에 인가되어 박막 트랜지스터(TFT)가 턴-온된다.
그리고, 상기 데이터 단락배선(432)에 테스트 전압을 인가하면, 그 테스트 전압이 데이터 패드(431)들과 데이터 라인(430)들을 통해 박막 트랜지스터(TFT)의 소스 전극에 인가된다.
상기 박막 트랜지스터(TFT)의 소스 전극에 인가된 테스트 전압은 턴-온된 박막 트랜지스터(TFT)의 도전 채널을 경유하여 드레인 전극에 인가된다. 이때, 드레인 전극은 상기 화소전극(440)에 접속되어 있으므로, 결과적으로 테스트 전압이 화소전극(440)에 인가된다.
따라서, 상기 화소전극(440)에 테스트 전압의 인가여부를 스캐닝하면, 상기 게이트 라인(420)들이나 데이터 라인(430)들의 단선불량 및 단락불량, 박막 트랜지스터(TFT)의 구동불량을 검사할 수 있게 된다.
또한, 상기 보조배선(444)들에 단선불량이 발생된 경우에는 게이트 턴-온 전압이 게이트 단락배선(422)에 인가되지 않기 때문에 보조배선(444)들의 단선불량을 검출할 수 있게 된다.
상기 검사가 완료된 박막 트랜지스터 어레이 기판은 컬러필터 기판과 일정한 셀-갭을 두고 서로 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 액정 표시패널(410)이 완성된다.
상기 본 발명의 제1실시예에 따른 박막 트랜지스터 어레이 기판은 상기 보조배선(444)들이 외부로부터 인가되는 게이트 턴-온 전압을 상기 연속적으로 연결된 보조배선(444)들을 통해 상기 게이트 단락배선(422)에 인가하는 경우로 한정하여 설명하였지만, 외부로부터 인가되는 테스트 전압을 상기 연속적으로 연결된 보조배선(444)들을 통해 상기 데이터 단락배선(432)에 인가할 수 있으며, 이를 도 6의 예시도에 도시하였다.
도 6을 참조하면, 기판(410) 상에 게이트 라인(420)들이 일정하게 이격되어 행으로 배열되고, 데이터 라인(430)들이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 라인(420)들과 데이터 라인(430)들은 서로 교차하며, 그 교차부에 박막 트랜지스터(TFT)와 화소전극(440)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(420)에 접속되는 게이트 전극과, 상기 데이터 라인(430)에 접속되는 소스 전극과; 상기 화소전극(440)에 접속되는 드레인 전극으로 구성되고, 그 게이트 전극에 게이트 턴-온 전압이 인가되면, 소스 전극과 드레인 전극 사이에 도전 채널이 형성된다.
상기 게이트 라인(420)들의 일측 끝단에는 게이트 패드(421)들이 형성되어 게이트 라인(420)들과 각기 접속되고, 상기 데이터 라인(430)들의 일측 끝단에는 데이터 패드(431)들이 형성되어 데이터 라인(430)들과 각기 접속된다.
상기 기판(410)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 보조배선(444)들이 실장된다. 이때, 보조배선(444)들은 상기 게이트 라인(420)들이나 데이터 라인(430)들을 패터닝하는 공정에서 동시에 패터닝하여 형성할 수 있다.
상기 보조배선(444)들의 일측 끝단에는 게이트 LOG 패드(442)들이 형성되어 있고, 타측 끝단에는 데이터 LOG 패드(443)들이 형성되어 있다. 여기서, 게이트 LOG 패드(442)들과 데이터 LOG 패드(443)들은 보조배선(444)에 의해 연결된다. 즉, 보조배선(444)들은 기판(410)의 연마 예정선 외곽에 형성된 게이트 LOG 패드(442)들과 데이터 LOG 패드(443)들을 연속적으로 연결시킨다.
그리고, 상기 게이트 패드(421)들은 상기 기판(410)의 연마 예정선(450) 외곽에 형성된 게이트 단락배선(422)에 공통접속되고, 상기 데이터 패드(431)들은 상기 기판(410)의 연마 예정선(450) 외곽에 형성된 데이터 단락배선(432)에 공통접속 된다.
외부로부터 인가되는 테스트 전압은 상기 연속적으로 연결된 보조배선(444)들을 통해 상기 데이터 단락배선(432)에 인가된다.
삭제
상기 게이트 단락배선(422), 데이터 단락배선(432) 및 보조배선(444)들은 후속하는 연마공정에서 제거된다.
상기 연마공정은 외부의 충격에 의해 액정 표시패널(410)의 모서리로부터 파편이 뜯겨져 이탈되는 것을 방지하고, 액정 표시패널(410) 제작중에 작업자가 날카로운 모서리에 상처를 입을 수 있는 위험을 방지하기 위하여 액정 표시패널(410)의 날카로운 모서리를 연마 예정선(450)까지 연마하는 공정으로, 그 연마공정에서 상기 게이트 단락배선(422), 데이터 단락배선(432) 및 보조배선(444)들이 제거됨에 따라 완성된 액정 표시패널(410)의 게이트 패드(421)들, 데이터 패드(431)들, 게이트 LOG 패드(442)들 및 데이터 LOG 패드(443)들은 전기적으로 격리된다.
상기한 바와같이 구성되는 본 발명의 제1실시예에 따른 박막 트랜지스터 어레이 기판의 검사과정은 다음과 같다.
먼저, 상기 게이트 단락배선(422)에 게이트 턴-온 전압을 인가하면, 그 게이트 턴-온 전압이 게이트 패드(421)들과 게이트 라인(420)들을 통해 박막 트랜지스 터(TFT)의 게이트 전극에 인가되어 박막 트랜지스터(TFT)가 턴-온된다.
그리고, 외부로부터 테스트 전압이 상기 보조배선(444)들에 의해 연속적으로 연결된 LOG 배선(441)들을 통해 데이터 단락배선(432)에 인가되면, 그 테스트 전압이 데이터 패드(431)들과 데이터 라인(430)들을 통해 박막 트랜지스터(TFT)의 소스 전극에 인가된다.
상기 박막 트랜지스터(TFT)의 소스 전극에 인가된 테스트 전압은 턴-온된 박막 트랜지스터(TFT)의 도전 채널을 경유하여 드레인 전극에 인가된다. 이때, 드레인 전극은 상기 화소전극(440)에 접속되어 있으므로, 결과적으로 테스트 전압이 화소전극(440)에 인가된다.
따라서, 상기 화소전극(440)에 테스트 전압의 인가여부를 스캐닝하면, 상기 게이트 라인(420)들이나 데이터 라인(430)들의 단선불량 및 단락불량, 박막 트랜지스터(TFT)의 구동불량을 검사할 수 있게 된다.
또한, 보조배선(444)들에 단선불량이 발생된 경우에는 테스트 전압이 데이터 단락배선(432)에 인가되지 않기 때문에 보조배선(444)들의 단선불량을 검출할 수 있게 된다.
상기 검사가 완료된 박막 트랜지스터 어레이 기판은 컬러필터 기판과 일정한 셀-갭을 두고 서로 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 액정 표시패널(410)이 완성된다.
도 7은 본 발명의 제2실시예에 따른 박막 트랜지스터 어레이 기판의 일부를 보인 예시도이다.
도 7을 참조하면, 기판(510) 상에 게이트 라인(520)들이 일정하게 이격되어 행으로 배열되고, 데이터 라인(530)들이 일정하게 이격되어 열로 배열된다. 따라서, 게이트 라인(520)들과 데이터 라인(530)들은 서로 교차하며, 그 교차부에 박막 트랜지스터(TFT)와 화소전극(540)이 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인(520)에 접속되는 게이트 전극과, 상기 데이터 라인(530)에 접속되는 소스 전극과; 상기 화소전극(540)에 접속되는 드레인 전극으로 구성되고, 그 게이트 전극에 게이트 턴-온 전압이 인가되면, 소스 전극과 드레인 전극 사이에 도전 채널이 형성된다.
상기 게이트 라인(520)들의 일측 끝단에는 게이트 패드(521)들이 형성되어 게이트 라인(520)들과 각기 접속되고, 상기 데이터 라인(530)들의 일측 끝단에는 데이터 패드(531)들이 형성되어 데이터 라인(530)들과 각기 접속된다.
상기 기판(510)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 제1 ㅁ및 제2 보조배선(544A,544B)들이 실장된다.
상기 제 및 제2 보조배선(544A,544B)들의 일측 끝단에는 게이트 LOG 패드(542)들이 형성되어 있고, 타측 끝단에는 데이터 LOG 패드(543)들이 형성되어있다. 여기서, 게이트 LOG 패드(542)들과 데이터 LOG 패드(543)들은 제 및 제2 보조배선(544A,544B)에 의해 연결된다. 즉, 제 및 제2 보조배선(544A,544B)은 기판(410)의 연마 예정선 외곽에 형성된 게이트 LOG 패드(542)들과 데이터 LOG 패드(543)들을 연속적으로 연결시킨다.
그리고, 상기 게이트 패드(521)들은 상기 기판(510)의 연마 예정선(550) 외곽에 형성된 게이트 단락배선(522)에 공통접속되고, 상기 데이터 패드(531)들은 상기 기판(510)의 연마 예정선(550) 외곽에 형성된 데이터 단락배선(532)에 공통접속된다.
삭제
상기 게이트 LOG 배선(542)들 중에서 짝수 번째 게이트 LOG 패드(542)들로 이루어지는 제1 그룹은 제1 보조배선(544A)들에 의해 데이터 LOG 패드(543)들 중에서 짝수 번째 데이터 LOG 패드(543)들로 이루어지는 제1 그룹과 연속적으로 연결된다.
또한, 데이터 LOG 배선(543)들 중에서 홀수 번째 데이터 LOG 패드(543)들로 이루어지는 제2 그룹은 제2 보조배선(544B)들에 의해 게이트 LOG 패드(542)들 중에서 홀수 번째 게이트 LOG 패드(542)들로 이루어지는 제2 그룹과 연속적으로 연결된다.
외부로부터 인가되는 게이트 턴-온 전압은 게이트 LOG 패드(542)들 중에서 짝수 번째 게이트 LOG 패드(542)들로 이루어지는 제1 그룹 및 데이터 LOG 배선(543)들 중에서 짝수 번째 데이터 LOG 배선(543)들로 이루어지는 제1 그룹과 연결되는 제1 보조배선(544A)들을 통해 게이트 단락배선(522)에 인가된다.
그리고, 외부로부터 인가되는 테스트 전압은 데이터 LOG 배선(543)들 중에서 홀수 번째 데이터 LOG 배선(543)들로 이루어지는 제2 그룹 및 게이트 LOG 패드(542)들 중에서 홀수 번째 게이트 LOG 패드(542)들로 이루어지는 제2 그룹과 연결되는 제2 보조배선(544B)들을 통해 데이터 단락배선(532)에 인가된다.
삭제
상기 게이트 단락배선(522), 데이터 단락배선(532), 제1보조배선(544A)들 및 제2보조배선(544B)들은 후속하는 연마공정에서 제거된다.
상기 연마공정은 외부의 충격에 의해 액정 표시패널(510)의 모서리로부터 파편이 뜯겨져 이탈되는 것을 방지하고, 액정 표시패널(510) 제작중에 작업자가 날카로운 모서리에 상처를 입을 수 있는 위험을 방지하기 위하여 액정 표시패널(510)의 날카로운 모서리를 연마 예정선(550)까지 연마하는 공정으로, 그 연마공정에서 상기 게이트 단락배선(522), 데이터 단락배선(532), 제1보조배선(544A)들 및 제2보조배선(544B)들이 제거됨에 따라 완성된 액정 표시패널(510)의 게이트 패드(521)들, 데이터 패드(531)들, 게이트 LOG 패드(542)들 및 데이터 LOG 패드(543)들은 전기적으로 격리된다.
상기한 바와같이 구성되는 본 발명의 제 2실시예에 따른 박막 트랜지스터 어레이 기판의 검사과정은 다음과 같다.
먼저, 외부로부터 게이트 턴-온 전압이 게이트 LOG 패드(542)들 중에서 짝수 번째 게이트 LOG 패드(542)들로 이루어지는 제1 그룹 및 데이터 LOG 배선(543)들 중에서 짝수 번째 데이터 LOG 배선(543)들로 이루어지는 제1 그룹과 연결되는 제1 보조배선(544A)들을 통해 게이트 단락배선(522)에 인가되면, 게이트 턴-온 전압이 게이트 패드(521)들과 게이트 라인(520)들을 통해 박막 트랜지스터(TFT)의 게이트 전극에 인가되어 박막 트랜지스터(TFT)가 턴-온된다.
그리고, 외부로부터 테스트 전압이 게이트 LOG 패드(542)들 중에서 홀수 번째 게이트 LOG 패드(542)들로 이루어지는 제2 그룹 및 데이터 LOG 배선(543)들 중에서 홀수 번째 데이터 LOG 배선(543)들로 이루어지는 제2 그룹과 연결되는 제2 보조배선(544B)들을 통해 데이터 단락배선(532)에 인가되면, 테스트 전압이 데이터 패드(531)들과 데이터 라인(530)들을 통해 박막 트랜지스터(TFT)의 소스 전극에 인가된다.
삭제
상기 박막 트랜지스터(TFT)의 소스 전극에 인가된 테스트 전압은 턴-온된 박막 트랜지스터(TFT)의 도전 채널을 경유하여 드레인 전극에 인가된다. 이때, 드레인 전극은 상기 화소전극(540)에 접속되어 있으므로, 결과적으로 테스트 전압이 화소전극(540)에 인가된다.
따라서, 상기 화소전극(540)에 테스트 전압의 인가여부를 스캐닝하면, 상기 게이트 라인(520)들이나 데이터 라인(530)들의 단선불량 및 단락불량, 박막 트랜지스터(TFT)의 구동불량을 검사할 수 있게 된다.
또한, 게이트 LOG 패드(542)들 중에서 짝수 번째 게이트 LOG 패드(542)들로 이루어지는 제1 그룹 및 데이터 LOG 배선(543)들 중에서 짝수 번째 데이터 LOG 배선(543)들로 이루어지는 제1 그룹과 연결되는 제1 보조배선(544A)에 단선불량이 발생된 경우에는 게이트 턴-온 전압이 게이트 단락배선(522)에 인가되지 않기 때문에 짝수 번째 게이트 LOG 패드(542)들로 이루어지는 제1 그룹과 짝수 번째 데이터 LOG 배선(543)들로 이루어지는 제1 그룹의 단선불량을 검출할 수 있게 되고, 홀수 번째 게이트 LOG 패드(542)들로 이루어지는 제2 그룹과 홀수 번째 데이터 LOG 배선(543)들로 이루어지는 제2 그룹에 단선불량이 발생된 경우에는 테스트 전압이 데이터 단락배선(532)에 인가되지 않기 때문에 홀수 번째 게이트 LOG 패드(542)들로 이루어지는 제2 그룹과 홀수 번째 데이터 LOG 배선(543)들로 이루어지는 제2 그룹의 단선불량을 검출할 수 있게 된다.
이때, 게이트 LOG 패드(542)들 중에서 짝수 번째 게이트 LOG 패드(542)들로 이루어지는 제1 그룹 및 데이터 LOG 배선(543)들 중에서 짝수 번째 데이터 LOG 배선(543)들로 이루어지는 제1 그룹과 연결되는 제1 보조배선(544A)은 상기 게이트 라인(520)들을 패터닝하는 공정에서 게이트 라인(520)들과 동일한 재질의 금속을 동시에 패터닝하여 형성하고, 게이트 LOG 패드(542)들 중에서 홀수 번째 게이트 LOG 패드(542)들로 이루어지는 제2 그룹과 데이터 LOG 배선(543)들 중에서 홀수 번째 데이터 LOG 배선(543)들로 이루어지는 제2 그룹과 연결되는 제2 보조배선(544B)는 상기 데이터 라인(530)들을 패터닝하는 공정에서 데이터 라인(530)들과 동일한 재질의 금속을 동시에 패터닝하여 형성할 수 있다.
또한, 상기 LOG 배선(541)들의 제1그룹을 홀수번째 LOG 배선(541)들로 구성하고, 상기 LOG 배선(541)들의 제2그룹을 짝수번째 LOG 배선(541)들로 구성할 수 있으며, 이 경우에도 인접하는 LOG 배선(541)들의 단락불량이 발생된 경우에 게이트 단락배선(522)과 데이터 단락배선(532)이 단락되므로, LOG 배선(541)들의 단락 불량을 검출할 수 있게 된다. 이때, LOG 배선(541)들의 제1그룹은 상기 데이터 라인(530)들을 패터닝하는 공정에서 데이터 라인(530)들과 동일한 재질의 금속을 동시에 패터닝하여 형성하고, LOG 배선(541)들의 제2그룹은 상기 게이트 라인(520)들을 패터닝하는 공정에서 게이트 라인(520)들과 동일한 재질의 금속을 동시에 패터닝하여 형성할 수 있다.
상기 검사가 완료된 박막 트랜지스터 어레이 기판은 컬러필터 기판과 일정한 셀-갭을 두고 서로 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 액정 표시패널(410)이 완성된다.
상기 본 발명의 제1 실시예 및 제2 실시예에 따른 박막 트랜지스터 어레이 기판은 게이트 PCB 가 구비된 라인-온-글래스형 액정표시장치 뿐만 아니라 게이트 PCB 가 제거된 라인-온-글래스형 액정 표시장치에 적용될 수 있다.
상술한 바와같이 본 발명에 의한 박막 트랜지스터 어레이 기판은 라인-온-글래스형 액정 표시장치의 박막 트랜지스터 어레이 기판 상에 실장되는 보조배선들의 단선여부를 검출하여 박막 트랜지스터 어레이 기판의 후속 공정 진행을 중단하고, 폐기시킬 수 있게 되어 액정 표시장치의 수율을 향상시키고, 재료낭비를 방지하여 액정 표시장치의 제조단가를 절감할 수 있는 효과가 있다.

Claims (10)

  1. 기판 상에 종횡으로 배열된 복수의 게이트 라인들 및 데이터 라인들과;
    상기 게이트 라인들의 일측 끝단에 접속된 게이트 패드들과;
    상기 데이터 라인들의 일측 끝단에 접속된 데이터 패드들과;
    상기 게이트 패드들이 공통접속되는 게이트 단락배선과;
    상기 데이터 패드들이 공통접속되는 데이터 단락배선과;
    상기 기판의 모서리 영역에 실장되고, 일측 끝단에는 게이트 라인-온-글래스 패드들이 형성되어 있고, 타측 끝단에는 데이터 라인-온-글래스 패드들이 형성되어 있으며, 외부로부터 인가되는 전압을 상기 라인-온-글래스 배선들을 통해 상기 게이트 단락배선이나 상기 데이터 단락배선에 인가하는 보조배선들을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  2. 제 1 항에 있어서, 상기 보조배선들은 상기 게이트 라인-온-글래스 패드들과 상기 데이터 라인-온-글래스 패드들을 연속적으로 접속시키는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  3. 제 1 항에 있어서, 상기 게이트 단락배선, 데이터 단락배선 및 보조배선들은 상기 기판의 연마 예정선 내측에 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  4. 제 1 항에 있어서, 상기 외부로부터 인가되는 게이트 턴-온 전압은 상기 게이트 라인-온-글래스 패드들과 상기 데이터 라인-온-글래스 패드들과 연결된 상기 보조배선을 통해 상기 게이트 단락배선에 인가되며,
    상기 외부로부터 인가되는 테스트 전압은 상기 데이터 단락배선을 통해 상기 데이터 패드들에 인가되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  5. 제 1 항에 있어서, 상기 외부로부터 인가되는 게이트 턴-온 전압은 상기 게이트 단락 배선을 통해 상기 게이트 패드들에 인가되고,
    상기 외부로부터 인가되는 테스트 전압은 게이트 라인-온-글래스 패드들과 상기 데이터 라인-온-글래스 패드들과 연결된 상기 보조배선을 통해 상기 게이트 단락배선에 인가되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  6. 기판 상에 종횡으로 배열된 복수의 게이트 라인들 및 데이터 라인들과;
    상기 게이트 라인들의 일측 끝단에 접속된 게이트 패드들과;
    상기 데이터 라인들의 일측 끝단에 접속된 데이터 패드들과;
    상기 게이트 패드들이 공통접속되는 게이트 단락배선과;
    상기 데이터 패드들이 공통접속되는 데이터 단락배선과;
    상기 기판의 모서리 영역에 실장되고, 일측 끝단에는 게이트 라인-온-글래스 패드들이 형성되어 있고, 타측 끝단에는 데이터 라인-온-글래스 패드들이 형성되어 있으며, 상기 게이트 라인-온-글래스 패드들 중에서 짝수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제1 그룹 및 상기 데이터 라인-온-글래스 패드들 중에서 짝수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제1 그룹과 연결되는 제1 보조배선과, 상기 게이트 라인-온-글래스 패드들 중에서 홀수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제2 그룹 및 상기 데이터 라인-온-글래스 패드들 중에서 홀수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제2 그룹과 연결되는 제2 보조배선을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  7. 제 6 항에 있어서, 상기 제1 보조배선들은 상기 게이트 라인-온-글래스 패드들 중에서 짝수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제1 그룹과 상기 데이터 라인-온-글래스 패드들 중에서 짝수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제1 그룹을 연속적으로 접속시키는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  8. 제 6 항에 있어서, 상기 제2 보조배선들은 상기 게이트 라인-온-글래스 패드들 중에서 홀수 번째 게이트 라인-온-글래스 패드들로 이루어지는 제2 그룹과 상기 데이터 라인-온-글래스 패드들 중에서 홀수 번째 데이터 라인-온-글래스 패드들로 이루어지는 제2 그룹을 연속적으로 접속시키는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  9. 제 6 항에 있어서, 상기 게이트 단락배선, 데이터 단락배선, 제1 보조배선 및 제2 보조배선들은 상기 기판의 연마 예정선 내측에 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
  10. 제 6 항에 있어서, 상기 제1 보조배선은 상기 게이트 라인들과 동일한 재질로 형성되고, 상기 제2 보조배선은 상기 데이터 라인들과 동일한 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
KR1020030041727A 2003-06-25 2003-06-25 박막 트랜지스터 어레이 기판 KR100978253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030041727A KR100978253B1 (ko) 2003-06-25 2003-06-25 박막 트랜지스터 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041727A KR100978253B1 (ko) 2003-06-25 2003-06-25 박막 트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20050001540A KR20050001540A (ko) 2005-01-07
KR100978253B1 true KR100978253B1 (ko) 2010-08-26

Family

ID=37217187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041727A KR100978253B1 (ko) 2003-06-25 2003-06-25 박막 트랜지스터 어레이 기판

Country Status (1)

Country Link
KR (1) KR100978253B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407299B1 (ko) * 2007-11-19 2014-06-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 검사 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066808A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 액정표시장치 제조방법
KR20020017322A (ko) * 2000-08-29 2002-03-07 윤종용 제어 신호부 구조 및 이를 포함하는 액정 표시 장치
KR20020059071A (ko) * 2000-12-30 2002-07-12 주식회사 현대 디스플레이 테크놀로지 액정표시장치의 패널내 배선의 결함 테스트 방법
KR20030051923A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 신호라인 검사를 위한 액정표시패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066808A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 액정표시장치 제조방법
KR20020017322A (ko) * 2000-08-29 2002-03-07 윤종용 제어 신호부 구조 및 이를 포함하는 액정 표시 장치
KR20020059071A (ko) * 2000-12-30 2002-07-12 주식회사 현대 디스플레이 테크놀로지 액정표시장치의 패널내 배선의 결함 테스트 방법
KR20030051923A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 신호라인 검사를 위한 액정표시패널

Also Published As

Publication number Publication date
KR20050001540A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
US6982568B2 (en) Image display device having inspection terminal
US7038484B2 (en) Display device
JP4714408B2 (ja) 液晶表示装置、その検査方法及び製造方法
KR100392575B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR101791192B1 (ko) 디스플레이 장치 및 그 테스트 방법
US7796222B2 (en) Display device, inspection method for display device, and inspection device for display device
KR100949496B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100293982B1 (ko) 액정패널
JP2016218243A (ja) 表示装置
KR101604492B1 (ko) 액정표시장치
KR100990315B1 (ko) 액정표시장치
US7432894B2 (en) Liquid crystal display device and method of driving the same
KR100978253B1 (ko) 박막 트랜지스터 어레이 기판
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR101021747B1 (ko) 액정표시장치
KR20050003255A (ko) 액정 표시패널의 검사방법
JP4570633B2 (ja) 画像表示装置
KR100904264B1 (ko) 액정표시장치
KR100855484B1 (ko) 액정표시장치의 검사시스템
KR100978255B1 (ko) 액정 표시장치 및 그 구동방법
KR101073248B1 (ko) 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR20070044204A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee