KR100914782B1 - 박막트랜지스터 기판과 이를 이용한 액정표시장치 - Google Patents

박막트랜지스터 기판과 이를 이용한 액정표시장치

Info

Publication number
KR100914782B1
KR100914782B1 KR1020020081811A KR20020081811A KR100914782B1 KR 100914782 B1 KR100914782 B1 KR 100914782B1 KR 1020020081811 A KR1020020081811 A KR 1020020081811A KR 20020081811 A KR20020081811 A KR 20020081811A KR 100914782 B1 KR100914782 B1 KR 100914782B1
Authority
KR
South Korea
Prior art keywords
gate
data
lines
liquid crystal
signal transmission
Prior art date
Application number
KR1020020081811A
Other languages
English (en)
Other versions
KR20040055188A (ko
Inventor
류제필
김승학
김도영
김판열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020081811A priority Critical patent/KR100914782B1/ko
Publication of KR20040055188A publication Critical patent/KR20040055188A/ko
Application granted granted Critical
Publication of KR100914782B1 publication Critical patent/KR100914782B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정패널 상에 데이터라인들과 나란함과 아울러 게이트라인들과 교차하는 게이트 신호 전송라인들을 배치하고, 게이트 인쇄회로기판 및 액정패널의 비표시영역의 게이트 패드를 제거하여 라인 온 글라스형 게이트신호 지연을 방지함과 아울러 액정패널의 크기를 감소시킬 수 있는 박막트랜지스터 기판과 이를 이용한 액정표시장치에 관한 것이다.
본 발명에 따른 박막트랜지스터 기판은 기판 상에 형성되는 데이터라인들과, 상기 기판 상에 상기 데이터라인들과 교차하게 형성되는 가로 방향의 게이트라인들과, 상기 데이터라인들과 가로 방향의 게이트라인들의 교차영역에 형성되는 박막트랜지스터와, 상기 기판 상에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 구비한다.
이러한 구성에 의하여 본 발명은 액정패널의 크기를 감소시킬 수 있으며, 가로 방향의 게이트라인의 라인저항에 의한 게이트 구동신호의 신호지연을 감소시킬 수 있다.

Description

박막트랜지스터 기판과 이를 이용한 액정표시장치{SUBSTRATE OF THIN FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY USING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 액정패널 상에 데이터라인들과 나란함과 아울러 게이트라인들과 교차하는 게이트 신호 전송라인들을 배치하고, 게이트 인쇄회로기판 및 액정패널의 비표시영역의 게이트 패드를 제거하여 라인 온 글라스형 게이트신호 지연을 방지함과 아울러 액정패널의 크기를 감소시킬 수 있는 박막트랜지스터 기판과 이를 이용한 액정표시장치에 관한 것이다.
통상의 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, LCD는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다.
액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판, 즉 박막트랜지스터 기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(이하 "TFT"라 함)에 접속되게 된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.
이러한 종래의 박막트랜지스터 기판의 각 화소들은 도 1에 도시된 바와 같이 비디오신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 게이트라인들(GL)과 데이터라인들(DL)이 상호 직교되도록 형성된다. 게이트라인들(GL)과 데이터라인들(DL)의 교차부에는 데이터라인들(DL)로부터 입력되는 영상을 액정셀(Clc)에 선택적으로 공급하기 위한 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)가 형성된다. 이를 위하여, TFT의 게이트단자는 게이트라인(GL)에 접속되며, 소스단자는 데이터라인(DL)에 접속된다. 그리고 TFT의 드레인단자는 액정셀(Clc)의 화소전극에 접속된다. 또한, 각 화소들은 전단의 게이트라인(GLn-1)에 연결된 스토리지 캐패시터(Cst)를 더 구비한다.
이와 같은 종래의 박막트랜지스터 기판을 이용한 LCD는 도 2에 도시된 바와 같이 라인 온 글라스(Line On Glass) 방법을 이용하여 액정셀(Clc)을 구동하게 된다.
도 2를 참조하면, 종래의 LOG 방법을 이용한 LCD는 화소들이 매트릭스형태로 배열된 액정패널(2)과, 액정패널(2)의 데이터라인들에 데이터신호를 공급하기 위한 데이터 드라이버 IC(8)와, 액정패널(2)의 게이트라인들에 게이트신호를 공급하기 위한 게이트 드라이버 IC(12)를 구비한다.
액정패널(2)은 두 장의 유리기판(1a, 1b) 사이에 액정이 주입되며, 그 하부 유리기판(1a) 상에 게이트라인들(GL)과 데이터라인들(DL)이 상호 직교되도록 형성된다. 게이트라인들(GL)과 데이터라인들(DL)의 교차부에는 상술한 데이터라인들(DL)로부터 입력되는 영상을 액정셀(Clc)에 선택적으로 공급하기 위한 TFT가 형성된다.
데이터 드라이버 IC(8)는 데이터 TCP(10)에 실장되어 액정패널(2) 상의 데이터라인들과 전기적으로 접속됨과 아울러 데이터 PCB(6)와도 전기적으로 접속된다. 데이터 PCB(6) 내에는 제어부(18)가 형성된다.
제어부(18)는 외부로부터 비디오 데이터 및 동기신호들이 입력되어 데이터 드라이버 IC(8)에서 필요로 하는 비디오 데이터 및 데이터제어신호들과 게이트 드라이버 IC(12)에서 필요로 하는 게이트 구동신호들을 생성하게 된다.
이러한 데이터 드라이버 IC(8)에는 데이터 PCB(6) 내에 형성되는 제어부(18)로부터 적색(R), 녹색(G) 및 청색(B)의 비디오데이터와 함께 도트클럭(Dclk)이 입력된다. 이 데이터 드라이버 IC(8)는 도트클럭(Dclk)에 동기되어 적색(R), 녹색(G) 및 청색(B)의 비디오데이터를 래치한 후에, 래치된 데이터신호(R, G, B)를 감마전압에 따라 보정하게 된다. 그리고 데이터 드라이버 IC(8)는 감마전압에 의해 보정된 데이터신호를 아날로그 데이터신호로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
게이트 드라이버 IC(12)는 게이트 TCP(14)에 실장되어 액정패널(2) 상의 게이트라인(GL)들과 전기적으로 접속됨과 아울러 게이트 PCB(4)와도 전기적으로 접속되게 된다.
이러한 게이트 드라이버 IC(12)는 제어부(18)로부터 입력되는 게이트 스타트 펄스(GSP)에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(도시하지 않음)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(도시하지 않음) 등으로 구성된다. 이 게이트 드라이버 IC(12)로부터 입력되는 스캔펄스에 응답하여 TFT에 의해 데이터라인(DL) 상의 데이터신호가 액정셀(Clc)의 화소전극에 공급된다.
이러한 종래의 LOG형 LCD의 게이트 드라이버 IC(12)에 필요로 하는 게이트 구동신호들은 제어부(18)가 형성된 데이터 PCB(6), 첫 번째 데이터 TCP(10), LOG 신호배선부(20) 및 게이트 TCP(14)를 통해 게이트 PCB(14)에 인가된다. 이에 따라, 종래의 LOG형 LCD에서는 도 3에 도시된 바와 같이 하부기판(1a)의 비표시영역에 마련된 LOG 신호배선부(20)를 통해 동기신호들이 게이트 PCB(14)에 전송된다. 그러나, LOG 신호배선부(20)는 액정패널(2) 상에 형성되어 동기신호를 전송하기 때문에 라인저항이 높게 나타난다.
따라서, 본 발명의 목적은 액정패널 상에 데이터라인들과 나란함과 아울러 게이트라인들과 교차하는 게이트 신호 전송라인들을 배치하고, 게이트 인쇄회로기판 및 액정패널의 비표시영역의 게이트 패드를 제거하여 라인 온 글라스형 게이트신호 지연을 방지함과 아울러 액정패널의 크기를 감소시킬 수 있는 박막트랜지스터 기판과 이를 이용한 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 박막트랜지스터 기판은 기판 상에 형성되는 데이터라인들과, 상기 기판 상에 상기 데이터라인들과 교차하게 형성되는 가로 방향의 게이트라인들과, 상기 데이터라인들과 가로 방향의 게이트라인들의 교차영역에 형성되는 박막트랜지스터와, 상기 기판 상에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 구비한다.
삭제
상기 기판에서 상기 세로 방향의 게이트신호 전송라인들 중 제 N 게이트신호 전송라인은 가로 방향의 제 N 게이트라인에 접속되고, 제 N+1 게이트신호 전송라인은 가로 방향의 제 N 게이트라인과 비접속되도록 통과하여 가로 방향의 제 N+1 게이트라인에 접속되는 것을 특징으로 한다.
상기 기판은 상기 기판의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드를 포함하는 데이터 패드군과, 상기 데이터 패드군에 인접하게 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드를 포함하는 게이트 패드군을 추가로 구비한다.
본 발명의 실시 예에 따른 액정표시장치는 동일 기판에 형성된 데이터라인들과 가로 방향의 게이트라인들의 교차 영역마다 액정셀이 형성되고, 상기 기판에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 갖는 액정패널과, 상기 데이터라인들을 구동하기 위한 데이터 드라이브 직접회로가 실장된 다수의 데이터 테이프 캐리어 패키지와, 상기 데이터 테이프 캐리어 패키지에 인접하게 배치되어 상기 세로 방향의 게이트신호 전송라인에 게이트 구동신호를 공급하기 위한 게이트 드라이브 직접회로가 실장된 다수의 게이트 테이프 캐리어 패키지를 구비한다.
상기 액정표시장치는 상기 데이터 드라이브 직접회로에서 필요로 하는 데이터신호를 공급함과 아울러 상기 다수의 게이트 드라이브 직접회로에서 필요로 하는 게이트 구동신호를 내부에 형성된 게이트 신호배선을 통해 공급하는 인쇄회로보드와, 상기 인쇄회로보드 상에 배치되어 상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로를 제어하는 제어부를 추가로 구비한다.
상기 액정표시장치는 상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드를 포함하는 데이터 패드군과, 상기 데이터 패드군에 인접하게 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드를 포함하는 게이트 패드군을 추가로 구비한다.
삭제
상기 액정표시장치에서 상기 게이트 테이프 캐리어 패키지는 상기 데이터 테이프 캐리어 패키지 사이마다 배치되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 세로 방향의 게이트신호 전송라인들 중 제 N 게이트신호 전송라인은 가로 방향의 제 N 게이트라인에 접속되고, 제 N+1 게이트신호 전송라인은 가로 방향의 제 N 게이트라인과 비접속되도록 통과하여 가로 방향의 제 N+1 게이트라인에 접속되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치는 동일 기판에 형성된 데이터라인들과 가로 방향의 게이트라인들의 교차 영역마다 액정셀이 형성되고, 상기 기판에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 갖는 액정패널과, 상기 데이터라인들에 데이터 구동신호를 공급하기 위한 데이터 드라이브 직접회로와, 상기 세로 방향의 게이트신호 전송라인에 게이트 구동신호를 공급하기 위한 게이트 드라이브 직접회로와, 상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로가 함께 실장된 테이프 캐리어 패키지를 구비한다.
상기 액정표시장치는 상기 데이터 드라이브 직접회로에서 필요로 하는 데이터신호를 공급함과 아울러 상기 다수의 게이트 드라이브 직접회로에서 필요로 하는 게이트 구동신호를 내부에 형성된 게이트 신호배선을 통해 공급하는 인쇄회로보드와, 상기 인쇄회로보드 상에 배치되어 상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로를 제어하는 제어부를 추가로 구비한다.
상기 액정표시장치는 상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드를 포함하는 데이터 패드군과, 상기 데이터 패드군에 인접하게 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드를 포함하는 게이트 패드군을 추가로 구비한다.
삭제
상기 액정표시장치에서 상기 세로 방향의 게이트신호 전송라인들 중 제 N 게이트신호 전송라인은 가로 방향의 제 N 게이트라인에 접속되고, 제 N+1 게이트신호 전송라인은 가로 방향의 제 N 게이트라인과 비접속되도록 통과하여 가로 방향의 제 N+1 게이트라인에 접속되는 것을 특징으로 한다.
상기 액정표시장치에서 상기 테이프 캐리어 패키지의 출력패드 중 제 1 내지 m/2 번째 출력패드들은 상기 데이터 구동신호들을 출력하고, 제 m/2+1 내지 m 번째 출력패드들은 상기 게이트 구동신호를 출력하는 것을 특징으로 한다.
상기 액정표시장치에서 상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로는 하나의 칩으로 통합되어 상기 테이프 캐리어 패키지에 실장되는 것을 특징으로 한다.
상기 액정표시장치는 상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드들과, 상기 데이터 패드들 사이마다 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드들을 추가로 구비한다.
상기 액정표시장치는 상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드들과, 적어도 둘 이상의 상기 데이터 패드들 사이마다 적어도 하나 이상이 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드들을 추가로 구비한다.
상기 액정표시장치에서 상기 테이프 캐리어 패키지의 출력단자들 중 기수번째 출력패드들은 상기 데이터 패드들에 접속되어 상기 데이터 구동신호를 공급하고, 우수번째 출력패드들은 상기 게이트 패드들에 접속되어 게이트 구동신호를 공급하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 10을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 박막트랜지스터 기판은 데이터라인(DL)과 가로 방향의 게이트라인(GL)의 교차부에 위치하는 박막트랜지스터와, 데이터라인(DL)에 중첩되어 가로 방향의 게이트라인(GL)에 접속되는 세로 방향의 게이트신호 전송라인(214) 및 박막트랜지스터의 드레인전극(252)에 접속된 화소전극(230)을 구비한다.
이를 상세히 하면, 기판(210) 상에 게이트라인(GL)에서 돌출된 게이트전극(250)이 형성된다. 게이트전극(250)이 형성된 기판(210) 상에는 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질로 이루어진 제 1 게이트절연막(270)이 형성된다. 제 1 게이트절연막(270)이 형성된 기판(210)의 박막트랜지스터 영역 상에는 게이트신호 전송라인(214)이 형성되고, 기판(210)의 데이터 패드영역 상에는 게이트 패드전극(226)이 형성된다. 이 때, 게이트 전송라인(214)은 화소전극(230)의 개구율을 고려하여 데이터라인(DL)과 중첩되게 형성되는데 화소전극(230)의 개구율을 고려하지 않을 경우에는 데이터라인(DL)과 중첩되지 않고 나란하게 형성된다.
게이트신호 전송라인(214) 및 게이트 패드전극(226)이 형성된 기판(210) 상에는 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질로 이루어진 제 2 게이트절연막(272)이 추가로 형성된다.
그 다음으로, 제 2 게이트절연막(270) 상의 게이트전극(250)과 대응하는 부분에 활성층(251)이 형성되며, 이 활성층(251) 양측의 게이트전극(250)과 대응하는 부분을 제외한 부분에 오믹접촉층(276)이 형성된다. 상기에서 활성층(251)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성되고, 오믹접촉층(276)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
제 2 게이트절연막(272)과 오믹접촉층(276) 위에는 Mo, Cr 등의 금속으로 된 소오스전극(256)과 드레인전극(252)이 박막트랜지스터 영역 상에 형성되고, 데이터 패드전극(224)이 데이터 패드영역에 형성된다. 소오스전극(256)은 데이터라인(DL)에서 돌출된다. 이 소오스전극(256)은 데이터라인(DL)과 일체로 패터닝됨과 아울러 제 1 및 제 2 게이트절연막(270, 272) 사이에 게이트신호 전송라인(214)과 중첩된다. 소오스전극(252)과 드레인전극(256) 사이의 개구부를 통하여 노출된 오믹접촉층(276)은 건식에칭 또는 습식에칭에 의해 제거된다.
그리고 기판(210) 상에 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 된 보호막(274)이 전면 증착되어 박막트랜지스터 영역 및 패드영역을 덮게 된다. 이어서, 보호막(274) 위에는 제 1 컨택홀(254)이 박막트랜지스터 영역에 형성되고, 제 2 및 제 3 컨택홀(220, 220)이 형성된다. 이 제 1 컨택홀(254)을 통하여 드레인전극(252)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide)로 된 화소전극(230)이 형성된다. 제 2 컨택홀(220)을 통하여 데이터 패드전극(224)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide)로 된 데이터 패드(228)가 형성된다. 또한, 제 3 컨택홀(222)을 통하여 게이트 패드전극(226)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide)로 된 게이트 패드(229)가 형성된다.
이와 같은, 박막트랜지스터 기판은 박막트랜지스터를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 박막트랜지스터 기판과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(230)을 경유하여 입사되는 광을 상부 유리기판 쪽으로 투과시키게 된다. 화소전극(230)과 이전단의 게이트라인(GL)의 중첩부분에 형성되는 스토리지 캐패시터(Cst)는 이전단 게이트라인(GL)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(230)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(230)의 전압변동을 방지하는 역할을 하게 된다. 이와 같은, 스토리지 캐패시터(Cst)는 이전단의 게이트라인(GL)과, 제 2 게이트절연막(272)을 사이에 두고 그 게이트라인(GL)과 중첩되게 형성되며 보호막에 형성된 컨택홀(240)을 통해 화소전극(230)과 전기적으로 접속되는 스토리지전극에 의해 마련되어진다. 스토리지전극은 데이터라인(DL) 및 소오스/드레인 전극(252, 256) 형성시 제 2 게이트절연막(272) 위에 형성하게 된다.
이러한 본 발명의 실시 예에 따른 박막트랜지스터 기판에는 가로 방향의 게이트라인(GL)과 접속되는 게이트신호 전송라인(214)이 데이터라인(DL)과 중첩되게 형성됨으로써 하부기판(101b)의 데이터 패드영역 상에는 데이터 패드(228) 및 게이트 패드(229)가 형성된다. 이에 따라, 본 발명의 실시 예에 따른 박막트랜지스터 기판은 게이트라인(GL)들을 구동하기 위한 게이트 패드 영역이 필요 없게 되어 그 만큼 크기를 감소시킬 수 있다.
이와 같은 본 발명의 제 1 실시 예에 따른 박막트랜지스터 기판을 이용한 액정표시장치(Liquid Crystal Display : 이하 "LCD"라 함)는 도 6에 도시된 바와 같이 액정패널(102)의 데이터라인들(DL)에 데이터신호를 공급하기 위한 데이터 드라이버 IC(108)와, 액정패널(102)의 게이트라인들(GL)에 세로방향으로 접속되는 게이트신호 전송라인(GSL)을 통해 게이트신호를 공급하기 위한 게이트 드라이버 IC(112)를 구비한다.
액정패널(102)은 도 4 및 도 5에 도시된 본 발명의 실시 예에 따른 박막트랜지스터의 구조를 가지게 된다. 즉, 액정패널(102) 상에는 데이터라인들(DL)과 가로 방향의 게이트라인들(GL)의 교차부에 박막트랜지스터가 마련되고, 데이터라인들(DL)과 중첩되게 형성되는 가로 방향의 게이트라인들(GL)에 접속되는 세로 방향의 게이트신호 전송라인(GSL)을 가지고, 액정패널(102) 상의 데이터 패드영역에는 데이터라인들(DL)에 각각 접속되는 다수의 데이터 패드가 형성된 데이터 패드군과, 데이터 패드군에 인접하여 세로 방향의 게이트신호 전송라인(GSL)에 각각 접속되는 다수의 게이트 패드가 형성된 게이트 패드군을 구비한다.
데이터 드라이버 IC(108)는 테이프 캐리어 패키지(Tape Carrier Package, 이하 "TCP" 라 함)(110)에 실장되어 액정패널(102) 상의 데이터라인들(DL)과 전기적으로 접속됨과 아울러 인쇄회로보드(Printed Circuit Board; 이하 "PCB"라 함)(106)와도 전기적으로 접속된다. PCB(106) 내에는 제어부(118)가 형성된다.
제어부(118)는 외부로부터 비디오 데이터 및 동기신호들이 입력되어 데이터 드라이버 IC(108)에서 필요로 하는 비디오 데이터 및 데이터제어신호들과 게이트 드라이버 IC(112)에서 필요로 하는 게이트 구동신호들을 생성하게 된다.
이러한 데이터 드라이버 IC(108)에는 PCB(106) 내에 형성되는 제어부(118)로부터 적색(R), 녹색(G) 및 청색(B)의 비디오데이터와 함께 도트클럭(Dclk)이 입력된다. 이 데이터 드라이버 IC(108)는 도트클럭(Dclk)에 동기되어 적색(R), 녹색(G) 및 청색(B)의 비디오데이터를 래치한 후에, 래치된 데이터신호(R, G, B)를 감마전압에 따라 보정하게 된다. 그리고 데이터 드라이버 IC(108)는 감마전압에 의해 보정된 데이터신호를 아날로그 데이터신호로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
게이트 드라이버 IC(112)는 도 6에 도시된 바와 같이 게이트 TCP(114)에 실장되어 액정패널(102)의 데이터 패드 영역에 형성된 게이트 패드에 전기적으로 접속되어 세로 방향의 게이트신호 전송라인(GSL)들과 접속된다. 이 때, 게이트 드라이버 IC(112)는 PCB(106) 상에 마련된 게이트 신호배선(120)을 통해 제어부(118)로부터 게이트 구동신호들을 공급받게 된다. 또한, 게이트 TCP(114)는 데이터 TCP(110)들의 사이마다 배치되어 액정패널(102)의 데이터라인들(DL)과 중첩되게 형성된 세로 방향의 게이트신호 전송라인(GSL)과 접속된다.
이를 상세히 하면, 게이트 TCP(114)의 제 N 출력라인에 접속된 세로 방향의 게 N 게이트신호 전송라인(GSL)은 제 N 게이트라인에 접속되고, 제 N+1 출력라인에 접속된 세로 방향의 게 N 게이트신호 전송라인(GSL)은 제 N 게이트라인을 지나 제 N+1 게이트라인에 접속된다. 즉, 세로 방향의 게 N 게이트신호 전송라인(GSL)은 도 7a에 도시된 바와 같이 세로 방향의 게 N 게이트신호 전송라인(GSL)과 대응되는 제 1 게이트 절연막(270)을 통해 가로 방향의 제 N 게이트라인(GL)에 접속된다. 또한, 세로 방향의 제 N+1 게이트신호 전송라인(GSL)은 도 7b에 도시된 바와 같이 가로 방향의 제 N 게이트라인(GL)을 가로질러 세로 방향의 게 N+1 게이트신호 전송라인(GSL)과 대응되는 제 1 게이트 절연막(270)을 통해 가로 방향의 제 N+1 게이트라인(GL)에 접속된다. 이러한, 세로 방향의 게이트신호 전송라인(GSL)은 종래의 게이트라인들의 일측에서 게이트신호를 공급하는데 반하여 가로 방향의 게이트라인(GL)의 중간지점에서 게이트신호를 공급하기 때문에 가로 방향의 게이트신호의 라인지연을 최소화할 수 있다.
이와 같은, 본 발명의 제 1 실시 예에 따른 박막트랜지스터 기판을 이용한 LCD는 액정패널(102)의 데이터 패드 영역에 데이터 패드들 및 게이트 패드들을 형성함으로써 액정패널(102)의 크기를 감소시킬 수 있다. 즉, 게이트 드라이브 IC(112)에 필요한 구동신호들은 PCB(106)를 통하여 직접 공급되기 때문에 종래의 LOG 신호라인이 필요없기 때문에 액정패널(102)의 크기가 감소된다. 또한, 게이트 구동신호가 가로 방향의 게이트라인 끝단에서 인가되지 않고 세로 방향의 게이트신호 전송라인(GSL)을 통해 가로 방향의 게이트라인(GL)의 중간부분에서 인가되기 때문에 게이트라인에 의한 게이트 구동신호의 신호지연이 감소하게 된다.
이와 같은 본 발명의 제 2 실시 예에 따른 박막트랜지스터 기판을 이용한 LCD는 도 8에 도시된 바와 같이 액정패널(302)의 데이터라인들(DL)에 데이터신호를 공급하기 위한 데이터 드라이버 IC(308)와, 액정패널(302)의 게이트라인들(GL)에 세로방향으로 접속되는 게이트신호 전송라인(GSL)을 통해 게이트신호를 공급하기 위한 게이트 드라이버 IC(312) 및 데이터 드라이버 IC(308)과 게이트 드라이버 IC(312)가 인접되게 실장되는 통합 TCP(310)을 구비한다.
액정패널(302)은 도 4 및 도 5에 도시된 본 발명의 실시 예에 따른 박막트랜지스터의 구조를 가지게 된다. 즉, 액정패널(302) 상에는 데이터라인들(DL)과 가로 방향의 게이트라인들(GL)의 교차부에 박막트랜지스터가 마련되고, 데이터라인들(DL)과 중첩되게 형성되는 가로 방향의 게이트라인들(GL)에 접속되는 세로 방향의 게이트신호 전송라인(GSL)을 가지고, 액정패널(302) 상의 데이터 패드영역에는 데이터라인들(DL)에 각각 접속되는 다수의 데이터 패드가 형성된 데이터 패드군과, 데이터 패드군에 인접하여 세로 방향의 게이트신호 전송라인(GSL)에 각각 접속되는 다수의 게이트 패드가 형성된 게이트 패드군을 구비한다.
데이터 드라이브 IC(308)과 게이트 드라이브 IC(312)는 하나의 통합 TCP(310) 상에 서로 인접되도록 실장된다. 즉, 통합 TCP(310)의 일측에는 데이터 드라이브 IC(308)가 실장되고, 데이터 드라이브 IC(308)에 인접되게 게이트 드라이브 IC(312)가 실장된다.
데이터 드라이버 IC(308)는 액정패널(302) 상의 데이터라인들(DL)과 전기적으로 접속됨과 아울러 PCB(306)와도 전기적으로 접속된다. PCB(306) 내에는 제어부(318)가 형성된다.
제어부(318)는 외부로부터 비디오 데이터 및 동기신호들이 입력되어 데이터 드라이버 IC(308)에서 필요로 하는 비디오 데이터 및 데이터제어신호들과 게이트 드라이버 IC(112)에서 필요로 하는 게이트 구동신호들을 생성하게 된다.
이러한 데이터 드라이버 IC(308)에는 PCB(306) 내에 형성되는 제어부(318)로부터 적색(R), 녹색(G) 및 청색(B)의 비디오데이터와 함께 도트클럭(Dclk)이 입력된다. 이 데이터 드라이버 IC(308)는 도트클럭(Dclk)에 동기되어 적색(R), 녹색(G) 및 청색(B)의 비디오데이터를 래치한 후에, 래치된 데이터신호(R, G, B)를 감마전압에 따라 보정하게 된다. 그리고 데이터 드라이버 IC(308)는 감마전압에 의해 보정된 데이터신호를 아날로그 데이터신호로 변환하여 1 라인분씩 데이터라인(DL)에 공급하게 된다.
게이트 드라이버 IC(312)는 액정패널(302)의 데이터 패드 영역에 형성된 게이트 패드에 전기적으로 접속되어 세로 방향의 게이트신호 전송라인(GSL)들과 접속된다. 이 때, 게이트 드라이버 IC(312)는 PCB(306) 상에 마련된 게이트 신호배선(320)을 통해 제어부(318)로부터 게이트 구동신호들을 공급받게 된다.
이러한 게이트 드라이버 IC(312)는 제어부(318)로부터 입력되는 게이트 스타트 펄스(GSP)에 응답하여 순차적으로 스캔펄스를 발생하는 쉬프트 레지스터(도시하지 않음)와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터(도시하지 않음) 등으로 구성된다. 이 게이트 드라이버 IC(112)로부터 입력되는 스캔펄스에 응답하여 TFT에 의해 데이터라인(DL) 상의 데이터신호가 액정셀(Clc)의 화소전극에 공급된다.
이와 같이, 데이터 드라이브 IC(308)과 게이트 드라이브 IC(312)가 함께 실장된 통합 TCP(310)의 제 1 내지 제 N/2 출력패드들은 데이터 패드영역의 데이터 패드들을 통해 데이터라인들(DL)에 접속되어 데이터 드라이브 IC(308)로부터의 데이터신호를 데이터라인들(DL)에 공급하고, 제 N/2+1 내지 제 N 출력패들은 데이터 패드영역의 게이트 패드들을 통해 세로 방향의 게이트신호 전송라인(GSL)과 접속되어 게이트 드라이브 IC(312)로부터의 게이트 구동신호들을 게이트신호 전송라인(GSL)에 공급한다.
이에 따라, 본 발명의 제 2 실시 예에 따른 박막트랜지스터 기판을 이용한 LCD는 데이터 드라이브 IC(308)과 게이트 드라이브 IC(312)를 하나의 TCP(310)에 함께 실장함으로써 별도의 게이트 TCP가 필요없으므로 회로부품을 감소시켜 제조단가를 줄일 수 있다. 또한, 액정패널(302)의 데이터 패드 영역에 데이터 패드들 및 게이트 패드들을 형성함으로써 액정패널(302)의 크기를 감소시킬 수 있다. 즉, 게이트 드라이브 IC(312)에 필요한 구동신호들은 PCB(306)를 통하여 직접 공급되기 때문에 종래의 LOG 신호라인이 필요없기 때문에 액정패널(302)의 크기가 감소된다. 또한, 게이트 구동신호가 가로 방향의 게이트라인 끝단에서 인가되지 않고 세로 방향의 게이트신호 전송라인(GSL)을 통해 가로 방향의 게이트라인(GL)의 중간부분에서 인가되기 때문에 게이트라인에 의한 게이트 구동신호의 신호지연이 감소하게 된다.
한편, 본 발명의 제 2 실시 예에 따른 LCD에서 통합 TCP(310)에 함께 실장된 데이터 드라이브 IC(308)와 게이트 드라이브 IC(312)는 도 9에 도시된 바와 같이 하나의 칩(340)으로 통합되어 제작되어 하나의 통합 TCP(310)상에 실장될 수 있다.
이와 같은, 통합 TCP(310)의 구조는 액정패널(302) 상의 통합 칩(340)과 데이터라인들(DL)과 세로 방향의 게이트신호 전송라인(GSL)의 구조에 따라 다양한 형태를 가질 수 있다. 즉, 통합 TCP(310)의 출력패드들에서 제 1 내지 제 N/2 출력패드들은 도 9에 도시된 바와 같이 데이터신호를 데이터라인들(DL)에 공급하고, 제 N/2+1 내지 제 N 출력패들은 게이트 구동신호들을 게이트신호 전송라인(GSL)에 공급한다. 또한, 통합 TCP(310) 상에 통합 칩(340)을 실장한 경우 통합 칩(340)의 내부 회로구성에 따라 출력패드들은 도 10에 도시된 바와 같이 기수번째(또는 우수번째) 출력패드는 데이터신호(D1 내지 Dn)를 출력하고, 우수번째(또는 기수번째) 출력패드는 게이트 구동신호(G1 내지 Gn)를 출력하게 된다.
이렇게, 통합 칩(340)이 실장된 통합 TCP(310)를 이용하는 경우에는 액정패널(302) 상에 형성된 세로 방향의 게이트신호 전송라인(GSL)들은 액정패널(302) 상의 데이터 패드영역 상에 데이터 패드와 게이트 패드 각각 교번적으로 형성된다.
한편, 통합 칩(340)이 실장된 통합 TCP(310)의 출력패드들은 도 11에 도시된 바와 같이 두 개의 데이터 패드(D1, D2) 사이에 두 개의 게이트 패드(G1, G2)들이 형성된다. 이렇게 통합 칩(340)이 실장된 통합 TCP(310)를 이용하는 경우에는 액정패널(302) 상의 데이터 패드영역에 형성되는 데이터 패드들와 게이트 패드들은 통합 TCP(310)의 출력패드와 대응되도록 형성된다.
다른 한편으로, 통합 칩(340)이 실장된 통합 TCP(310)의 출력패드들은 다수의 데이터 패드 몇개 마다 한 개씩 형성되거나 다수 형성될 수 있다. 즉, 일반적인 15인치 액정표시장치의 경우 해상도가 1024 ×768일 경우에는 데이터 패드는 1024×3개 이고, 게이트 패드는 768개 이기 때문에 적어도 둘 이상의 데이터 패드들 사이마다 게이트 패드는 적어도 하나 이상이 형성될 수 있다. 마찬가지로, 통합 칩(340)이 실장된 통합 TCP(310)를 이용하는 경우에는 액정패널(302) 상의 데이터 패드영역에 형성되는 데이터 패드들와 게이트 패드들은 통합 TCP(310)의 출력패드와 대응되도록 형성된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 박막트랜지스터 기판 및 이를 이용한 액정표시장치는 액정패널 상의 데이터라인과 중첩되는 세로 방향의 게이트신호 전송라인을 구비하여 게이트 패드영역, 게이트 인쇄회로보드 및 LOG형 신호배선을 제거하게 된다. 이에 따라, 본 발명은 액정패널의 크기를 감소시킬 수 있다. 나아가, 세로 방향의 게이트신호 전송라인을 통해 가로 방향의 게이트라인의 중간부분에서 게이트 구동신호를 인가함으로써 가로 방향의 게이트라인의 라인저항에 의한 게이트 구동신호의 신호지연을 감소시킬 수 있다.
또한, 데이터 드라이브 직접회로와 게이트 드라이브 직접회로를 하나의 테이프 캐리어 패키지에 함께 실장함으로써 회로부품을 감소시킬 수 있다. 이에 따라, 본 발명은 액정표시장치의 제조단가를 감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래의 박막트랜지스터 기판의 각 화소들을 나타내는 회로도.
도 2는 종래의 LOG형 액정표시장치를 나타내는 도면.
도 3은 도 1에 도시된 LOG 신호배선(A)을 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 박막트랜지스터 기판을 나타내는 도면.
도 5는 도 4에 도시된 B-B' 및 C-C' 선을 따라 절취한 단면을 나타내는 단면도.
도 6은 본 발명의 제 1 실시 예에 따른 박막트랜지스터 기판을 이용한 액정표시장치를 나타내는 블록도.
도 7a는 도 6에 도시된 세로 방향의 게이트신호 전송라인과 가로 방향의 게이트라인의 접속 부위를 나타내는 단면도.
도 7b는 도 6에 도시된 세로 방향의 게이트신호 전송라인과 가로 방향의 게이트라인의 비접속 부위를 나타내는 단면도.
도 8은 본 발명의 제 2 실시 예에 따른 박막트랜지스터 기판을 이용한 액정표시장치를 나타내는 블록도.
도 9는 도 8에 도시된 통합 TCP를 나타내는 평면도.
도 10은 도 8에 도시된 통합 TCP의 다른 형태를 나타내는 평면도.
도 11은 도 8에 도시된 통합 TCP의 또 다른 형태를 나타내는 평면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1a, 101a : 하부기판 1b, 101b : 상부기판
2, 102, 302 : 액정패널 4, 104 :게이트 PCB
6 : 데이터 PCB 8, 108, 308 : 데이터 드라이브 IC
10, 110 : 데이터 TCP 12, 112, 312 : 게이트 드라이브 IC
14, 114 : 게이트 TCP 18, 118, 318 : 제어부
106, 306 : PCB 120, 320 : 게이트 신호배선
214 : 게이트신호 전송라인 310 : 통합 TCP
340 : 통합 칩

Claims (20)

  1. 기판 상에 형성되는 데이터라인들과,
    상기 기판 상에 상기 데이터라인들과 교차하게 형성되는 가로 방향의 게이트라인들과,
    상기 데이터라인들과 가로 방향의 게이트라인들의 교차영역에 형성되는 박막트랜지스터와,
    상기 기판 상에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 구비하는 것을 특징으로 하는 박막트랜지스터 기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 세로 방향의 게이트신호 전송라인들 중 제 N 게이트신호 전송라인은 가로 방향의 제 N 게이트라인에 접속되고,
    제 N+1 게이트신호 전송라인은 가로 방향의 제 N 게이트라인과 비접속되도록 통과하여 가로 방향의 제 N+1 게이트라인에 접속되는 것을 특징으로 하는 박막트랜지스터 기판.
  4. 제 1 항에 있어서,
    상기 기판의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드를 포함하는 데이터 패드군과,
    상기 데이터 패드군에 인접하게 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드를 포함하는 게이트 패드군을 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 기판.
  5. 동일 기판에 형성된 데이터라인들과 가로 방향의 게이트라인들의 교차 영역마다 액정셀이 형성되고, 상기 기판에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 갖는 액정패널과,
    상기 데이터라인들을 구동하기 위한 데이터 드라이브 직접회로가 실장된 다수의 데이터 테이프 캐리어 패키지와,
    상기 데이터 테이프 캐리어 패키지에 인접하게 배치되어 상기 세로 방향의 게이트신호 전송라인에 게이트 구동신호를 공급하기 위한 게이트 드라이브 직접회로가 실장된 다수의 게이트 테이프 캐리어 패키지를 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 데이터 드라이브 직접회로에서 필요로 하는 데이터신호를 공급함과 아울러 상기 다수의 게이트 드라이브 직접회로에서 필요로 하는 게이트 구동신호를 내부에 형성된 게이트 신호배선을 통해 공급하는 인쇄회로보드와,
    상기 인쇄회로보드 상에 배치되어 상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로를 제어하는 제어부를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드를 포함하는 데이터 패드군과,
    상기 데이터 패드군에 인접하게 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드를 포함하는 게이트 패드군을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  8. 삭제
  9. 제 5 항에 있어서,
    상기 게이트 테이프 캐리어 패키지는 상기 데이터 테이프 캐리어 패키지 사이마다 배치되는 것을 특징으로 하는 액정표시장치.
  10. 제 5 항에 있어서,
    상기 세로 방향의 게이트신호 전송라인들 중 제 N 게이트신호 전송라인은 가로 방향의 제 N 게이트라인에 접속되고,
    제 N+1 게이트신호 전송라인은 가로 방향의 제 N 게이트라인과 비접속되도록 통과하여 가로 방향의 제 N+1 게이트라인에 접속되는 것을 특징으로 하는 액정표시장치.
  11. 동일 기판에 형성된 데이터라인들과 가로 방향의 게이트라인들의 교차 영역마다 액정셀이 형성되고, 상기 기판에 상기 데이터라인들과 중첩되게 형성되어 상기 가로 방향의 게이트라인들에 접속되는 세로 방향의 게이트신호 전송라인들을 갖는 액정패널과,
    상기 데이터라인들에 데이터 구동신호를 공급하기 위한 데이터 드라이브 직접회로와,
    상기 세로 방향의 게이트신호 전송라인에 게이트 구동신호를 공급하기 위한 게이트 드라이브 직접회로와,
    상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로가 함께 실장된 테이프 캐리어 패키지를 구비하는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 데이터 드라이브 직접회로에서 필요로 하는 데이터신호를 공급함과 아울러 상기 다수의 게이트 드라이브 직접회로에서 필요로 하는 게이트 구동신호를 내부에 형성된 게이트 신호배선을 통해 공급하는 인쇄회로보드와,
    상기 인쇄회로보드 상에 배치되어 상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로를 제어하는 제어부를 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  13. 제 11 항에 있어서,
    상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드를 포함하는 데이터 패드군과,
    상기 데이터 패드군에 인접하게 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드를 포함하는 게이트 패드군을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 세로 방향의 게이트신호 전송라인들 중 제 N 게이트신호 전송라인은 가로 방향의 제 N 게이트라인에 접속되고,
    제 N+1 게이트신호 전송라인은 가로 방향의 제 N 게이트라인과 비접속되도록 통과하여 가로 방향의 제 N+1 게이트라인에 접속되는 것을 특징으로 하는 액정표시장치.
  16. 제 11 항에 있어서,
    상기 테이프 캐리어 패키지의 출력패드 중 제 1 내지 m/2 번째 출력패드들은 상기 데이터 구동신호들을 출력하고, 제 m/2+1 내지 m 번째 출력패드들은 상기 게이트 구동신호를 출력하는 것을 특징으로 하는 액정표시장치.
  17. 제 11 항에 있어서,
    상기 데이터 드라이브 직접회로 및 게이트 드라이브 직접회로는 하나의 칩으로 통합되어 상기 테이프 캐리어 패키지에 실장되는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서,
    상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드들과,
    상기 데이터 패드들 사이마다 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드들을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  19. 제 17 항에 있어서,
    상기 액정패널의 일측부에 형성되어 상기 데이터라인들 각각에 접속되는 다수의 데이터 패드들과,
    적어도 둘 이상의 상기 데이터 패드들 사이마다 적어도 하나 이상이 형성되어 상기 세로 방향의 게이트신호 전송라인들 각각에 접속되는 다수의 게이트 패드들을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  20. 제 18 항에 있어서,
    상기 테이프 캐리어 패키지의 출력단자들 중 기수번째 출력패드들은 상기 데이터 패드들에 접속되어 상기 데이터 구동신호를 공급하고, 우수번째 출력패드들은 상기 게이트 패드들에 접속되어 게이트 구동신호를 공급하는 것을 특징으로 하는 액정표시장치.
KR1020020081811A 2002-12-20 2002-12-20 박막트랜지스터 기판과 이를 이용한 액정표시장치 KR100914782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020081811A KR100914782B1 (ko) 2002-12-20 2002-12-20 박막트랜지스터 기판과 이를 이용한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081811A KR100914782B1 (ko) 2002-12-20 2002-12-20 박막트랜지스터 기판과 이를 이용한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040055188A KR20040055188A (ko) 2004-06-26
KR100914782B1 true KR100914782B1 (ko) 2009-08-31

Family

ID=37347907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081811A KR100914782B1 (ko) 2002-12-20 2002-12-20 박막트랜지스터 기판과 이를 이용한 액정표시장치

Country Status (1)

Country Link
KR (1) KR100914782B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004710B1 (ko) 2011-11-04 2019-07-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101957738B1 (ko) * 2012-04-25 2019-03-14 엘지디스플레이 주식회사 영상표시장치 및 그 제조방법
KR102034112B1 (ko) * 2013-06-19 2019-10-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR102059788B1 (ko) * 2013-12-19 2020-02-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR102080481B1 (ko) * 2013-12-20 2020-02-24 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102141948B1 (ko) * 2013-12-31 2020-08-06 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
KR20220000396A (ko) * 2021-11-25 2022-01-03 주식회사 오픈엠 열가소성 캐스트

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP2001174842A (ja) * 1999-12-21 2001-06-29 Seiko Epson Corp 液晶表示装置および電子機器
KR20020067009A (ko) * 2001-02-13 2002-08-21 샤프 가부시키가이샤 표시 소자 구동 장치 및 이를 이용한 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311341A (ja) * 1996-05-23 1997-12-02 Advanced Display:Kk 液晶表示装置
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP2001174842A (ja) * 1999-12-21 2001-06-29 Seiko Epson Corp 液晶表示装置および電子機器
KR20020067009A (ko) * 2001-02-13 2002-08-21 샤프 가부시키가이샤 표시 소자 구동 장치 및 이를 이용한 표시 장치

Also Published As

Publication number Publication date
KR20040055188A (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
US7804097B2 (en) Liquid crystal display device
KR101005654B1 (ko) 표시 장치
US7868986B2 (en) Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
US20060289939A1 (en) Array substrate and display device having the same
JP2001051303A (ja) 液晶表示装置及びその製造方法
US6812908B2 (en) Liquid crystal display and driving method thereof
KR20040008919A (ko) 액정 표시 장치 및 그 구동 방법
US20070164948A1 (en) Liquid crystal display
US20080180372A1 (en) Display device
KR101100883B1 (ko) 박막 트랜지스터 표시판
KR101046927B1 (ko) 박막 트랜지스터 표시판
US20070171184A1 (en) Thin film transistor array panel and liquid crystal display
KR100531388B1 (ko) 표시 장치
KR20080053644A (ko) 액정 표시 장치
US20080273003A1 (en) Liquid crystal display device, manufacturing method thereof and driving method thereof
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR100516091B1 (ko) 표시 장치
KR20090043750A (ko) 액정표시장치
KR20070080143A (ko) 액정표시장치
US20030034967A1 (en) Liquid cryastal display device
KR101212156B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
JP4133499B2 (ja) 液晶表示装置
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 11