KR102034112B1 - 액정 디스플레이 장치와 이의 구동방법 - Google Patents

액정 디스플레이 장치와 이의 구동방법 Download PDF

Info

Publication number
KR102034112B1
KR102034112B1 KR1020130070460A KR20130070460A KR102034112B1 KR 102034112 B1 KR102034112 B1 KR 102034112B1 KR 1020130070460 A KR1020130070460 A KR 1020130070460A KR 20130070460 A KR20130070460 A KR 20130070460A KR 102034112 B1 KR102034112 B1 KR 102034112B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal panel
gate lines
lines
horizontal
Prior art date
Application number
KR1020130070460A
Other languages
English (en)
Other versions
KR20140147932A (ko
Inventor
박종신
남철
조재형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130070460A priority Critical patent/KR102034112B1/ko
Priority to US14/081,626 priority patent/US9389476B2/en
Priority to CN201310713462.3A priority patent/CN104238212B/zh
Publication of KR20140147932A publication Critical patent/KR20140147932A/ko
Application granted granted Critical
Publication of KR102034112B1 publication Critical patent/KR102034112B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 베젤(Bezel) 사이즈를 줄여 디자인 미감을 높이고, 액정 패널의 대형화에 따른 게이트 구동 신호의 지연을 방지하여 구동 신뢰성 및 표시품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 구동방법에 관한 것이다.
본 발명의 액정 디스플레이 장치는 액정 패널 내에서 수평 방향으로 형성된 복수의 수평 게이트 라인; 상기 액정 패널 내에서 수직 방향으로 형성된 복수의 데이터 라인 및 복수의 수직 게이트 라인; 상기 복수의 수직 게이트 라인에 접속되어 게이트 구동 신호를 공급하고, 상기 복수의 데이터 라인에 접속되어 데이터 전압을 공급하는 드라이브 IC;를 포함하고, 하나의 수평 게이트 라인은 적어도 2개의 수직 게이트 라인과 접속되고, 상기 드라이브 IC는 상기 적어도 2개의 수직 게이트 라인에 동일한 게이트 구동 신호를 공급한다.

Description

액정 디스플레이 장치와 이의 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 평판 디스플레이 장치에 관한 것으로, 특히 베젤(Bezel) 사이즈를 줄여 디자인 미감을 높이고, 액정 패널의 대형화에 따른 게이트 구동 신호의 지연을 방지하여 구동 신뢰성 및 표시품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 구동방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 디스플레이 장치로는 액정 디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display device), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display device) 등이 개발되었다.
평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용 기기에 적합하며 적용 분야가 지속적으로 확대되고 있다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 액정 디스플레이 장치는 복수의 픽셀들(Pixels)이 매트릭스 형태로 배열된 액정 패널과, 액정 패널을 구동하기 위한 구동 회로부와, 액정 패널에 빛을 공급하는 백라이트 유닛(미도시)과, 액정 패널과 구동 회로부를 감싸도록 형성된 베젤(미도시)을 포함한다.
액정 패널은 복수의 픽셀 및 픽셀을 구동시키기 위한 라인들이 형성된 하부 기판(TFT 어레이 기판)을 포함한다. 또한, 액정 패널은 컬러 필터 및 블랙 매트릭스가 형성된 상부 기판(컬러필터 어레이 기판) 및 상기 두 기판 사이에 개재된 액정층을 포함한다.
액정 패널의 하부 기판에는 복수의 게이트 라인(gate line)과 복수의 데이터 라인(data line)이 교차하도록 형성되어 있다. 복수의 게이트 라인과 복수의 데이터 라인이 교차된 영역에 픽셀이 형성된다. 픽셀들 각각에는 스위칭 소자로써 TFT(Thin Film Transistor)가 형성되어 있다. 또한, 픽셀들 각각에는 전계를 인가하기 위한 픽셀 전극 및 공통 전극이 형성되어 있다.
이러한, 액정 패널은 화상이 표시되는 표시 영역(10) 영역과, 화상이 표시되지 않는 비 표시 영역을 포함한다.
액정 패널의 상측 비 표시 영역에 데이터 드라이버(40)가 접속되어 있다. 액정 패널의 하부 기판의 외곽부 비 표시 영역에는 외부로부터 픽셀의 구동을 위한 신호가 인가되는 복수의 패드로 구성된 패드 영역이 형성되어 있다. 또한, 상기 패드와 TFT 및 전극을 연결시키는 링크 라인이 형성되어 있다.
도 3은 종래 기술에 따른 액정 패널의 비 표시 영역을 나타내는 단면도이다.
도 3을 참조하면, 실런트(30)는 픽셀이 형성되어 있는 액티브 영역(active area)의 외곽, 즉, 비 표시 영역에 형성되고, 실런트(30)를 이용하여 상부 기판(1)과 하부 기판(2)을 합착한다.
액정 패널에 부착되는 구동 회로부에 의한 액정 디스플레이 장치의 제조비용을 절감하고, 부피 및 무게를 감소시키기 위해서, 내장 쉬프트 레지스터를 하부 기판(20)에 형성하는 게이트 인 패널(GIP: Gate In Panel) 방식이 적용되고 있다. 액정 패널의 좌측 및 우측 비 표시 영역에 GIP 방식으로 게이트 드라이버를 형성함으로써, 액정 패널의 게이트 라인들에 신호를 인가하기 위한 패드 영역 및 링크 라인을 삭제시키고 있다.
이러한, 게이트 드라이버 및 데이터 드라이버는 인쇄회로기판(50, PCB)에 실장된 타이밍 컨트롤러에서 구동 신호를 공급받고, 전원 공급부로부터 구동 전압을 공급받아 구동된다.
GIP 방식의 게이트 드라이버가 하부 기판(2)의 좌측 및 우측 비 표시 영역에 형성되며, 도 3에서는 하부 기판(2)의 좌측에 형성된 게이트 드라이버만을 도시하고, 하부 기판(2)의 우측에 형성된 게이트 드라이버의 도시는 생략하였다.
GIP 방식의 게이트 드라이버는 공통 전압(Vcom)이 인가되는 공통 전압 링크 영역(22), 그라운드(GND) 링크 영역(24) 및 액정 패널의 TFT를 스위칭 시키기 위한 스캔 신호를 생성하는 쉬프트 레지스터 로직 영역(26)을 포함하여 구성된다.
게이트 드라이버를 별도의 칩(chip)으로 제작하여 액정 패널과 연결시키는 방식과 대비하여 살펴보면, GIP 방식의 게이트 드라이버를 적용함으로 인해 액정 디스플레이 장치의 제조비용을 절감시킬 수 있다. 아울러, 부피 및 무게를 감소시킬 수 있지만 액정 패널의 좌측과 우측의 베젤(bezel) 사이즈가 증가하는 단점이 있다.
도 3에 도시된 바와 같이, 베젤 사이즈의 증가를 줄이기 위해서, 그라운드 링크 영역(24)을 실런트(30)과 오버랩 시키고 있다. 그러나, 공통 전압 링크 영역(22)이 1mm 내외의 폭을 가지도록 형성되어 있고, GIP의 쉬프트 레지스터 로직 영역(26)이 5mm ~ 6mm의 폭을 가지도록 형성되어 있다. 이로 인해, 좌우측 베젤 폭이 7mm ~ 8mm로 형성되어 사이즈를 줄이는데 한계가 있고, 디자인 미감이 떨어지는 단점이 있다.
GIP의 라인들의 폭 및 라인들 간의 간격을 일정수준 이하로 줄이는 것에 한계가 있어 네로우(narrow) 베젤을 구현하는데 어려움이 있다. 베젤 사이즈를 줄이기 위해서 라인들의 폭 및 간격을 줄이는 경우, 라인 저항이 증가되어 신호의 왜곡이 발생되고 쉬프트 레지스터 로직이 오작동 되는 문제점이 있다.
특히, GIP의 라인들은 삭제가 불가능하기 때문에 이상적인 네로우 베젤의 구현이 어렵고, 나아가 보더리스 패널(borderless panel)의 구현이 불가능한 문제점이 있다.
이러한 문제점들을 개선하기 위한 방안으로, TFT 어레이 기판과 컬러필터 어레이 기판의 위치를 바꾸어, TFT 어레이 기판을 상측에 배치하는 구조가 제안되었다. 그러나, TFT 어레이 기판에 형성된 다수의 라인들에 의해 외부 광이 반사되어 화상의 시인성이 떨어지는 다른 문제가 발생된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액정 패널의 외곽에 형성되는 베젤의 사이즈가 감소된 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 디자인 미감이 높은 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 패드 영역의 사이즈가 감소된 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 제조비용이 절감된 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 액정 패널의 대형화에 따른 게이트 구동 신호의 지연을 방지하여 구동 신뢰성 및 표시품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 액정 디스플레이 장치는 액정 패널 내에서 수평 방향으로 형성된 복수의 수평 게이트 라인; 상기 액정 패널 내에서 수직 방향으로 형성된 복수의 데이터 라인 및 복수의 수직 게이트 라인; 상기 복수의 수직 게이트 라인에 접속되어 게이트 구동 신호를 공급하고, 상기 복수의 데이터 라인에 접속되어 데이터 전압을 공급하는 드라이브 IC;를 포함하고, 하나의 수평 게이트 라인은 적어도 2개의 수직 게이트 라인과 접속되고, 상기 드라이브 IC는 상기 적어도 2개의 수직 게이트 라인에 동일한 게이트 구동 신호를 공급하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 구동방법은 액정 패널 내에서 수직 방향으로 형성된 복수의 데이터 라인 및 복수의 수직 게이트 라인, 수평 방향으로 형성된 복수의 수평 게이트 라인을 포함하고, 하나의 수평 게이트 라인이 적어도 2개의 수직 게이트 라인과 접속된 액정 디스플레이 장치의 구동방법에 있어서, 상기 액정 패널의 상측 또는 하측의 비 표시 영역에 배치된 드라이브 IC에서 상기 복수의 수직 게이트 라인에 게이트 구동 신호를 순차적으로 공급하되, 상기 드라이브 IC는 동일 시점에 상기 적어도 2개의 수직 게이트 라인에 동일한 게이트 구동 신호를 공급하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 액정 패널의 대형화에 따른 게이트 구동 신호의 지연을 방지하여 구동 신뢰성 및 표시품질을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널의 외곽에 형성되는 베젤의 사이즈를 줄일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 디자인 미감을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 액정 패널의 하측, 좌측 및 우측의 기구물이 전면에 드러나지 않도록 하여 네로우 베젤 및 보더리스를 구현할 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 픽셀의 개구율을 높이고, 픽셀에 공급되는 픽셀 전압의 충전 시간(charging time)을 충분히 확보시켜 구동의 안정성을 높일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 패드 영역의 사이즈를 감소시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 제조비용을 절감시킬 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.
도 3은 종래 기술에 따른 액정 패널의 비 표시 영역을 나타내는 단면도이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC를 나타내는 도면이다.
도 6은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이다.
도 7은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 좌측 및 우측 베젤 사이즈를 설명하기 위한 도면이다.
도 8은 액정 패널의 대형화 및 수평 게이트 라인과 수직 게이트 라인의 적용에 따른 게이트 구동 신호에 지연이 발생되는 것을 나타내는 도면이다.
도 9는 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제1 실시 예를 나타내는 도면이다.
도 10은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제2 실시 예를 나타내는 도면이다.
도 11은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제3 실시 예를 나타내는 도면이다.
도 12은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제4 실시 예를 나타내는 도면이다.
도 13은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제5 실시 예를 나타내는 도면이다.
도 14는 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제6 실시 예를 나타내는 도면이다.
도 15는 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제7 실시 예를 나타내는 도면이다.
도 16은 게이트 구동 신호의 멀티 피딩(multi feeding)에 따른 게이트 구동 신호의 지연 및 픽셀의 전압 충전 비율을 나타내는 도면이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 기재하였다.
한편, 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되지 않는다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라, 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
본 발명의 실시 예를 설명함에 있어서 어떤 구조물(전극, 라인, 배선, 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
본 발명은 액정 디스플레이 장치의 베젤 사이즈를 감소시키는 것을 주요 내용으로 한다. 따라서, 베젤과 관련 없는 기구물 및 액정 패널에 빛을 공급하는 백라이트 유닛에 대한 상세한 설명과 도면은 생략될 수 있다.
게이트 드라이버가 액정 패널의 측면에 배치되는 종래의 액정 디스플레이 장치는 하나의 게이트 라인에 동시에 게이트 구동 신호를 인가하는 데 제약이 있었다. 최근에 들어, FHD(full High Definition) 또는 UHD(Ultra High Definition)의 해상도를 구현하는 초대형 액정 디스플레이 장치의 수요가 점차 증가됨에 따라서, 게이트 라인의 로드 증가로 인한 문제점을 해결하기 위한 방법들이 주목 받고 있다.
액정 패널의 양측면에 게이트 드라이버를 배치하는 경우에 최대 더블 피딩(double feeding)까지만 가능하기 때문에 게이트 라인의 로드 증가로 인한 구동의 안정성을 확보하는 것에 제약이 있었다. 본 발명은 게이트 구동 신호의 멀티 피딩(multi feeding)을 통해 액정 패널의 대형화에 따른 게이트 구동 신호의 지연을 방지하여, 구동 신뢰성 및 표시품질을 향상시킬 수 있는 액정 디스플레이 장치와 이의 구동방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 픽셀(Pixel)들이 매트릭스 형태로 배열된 액정 패널(100)과, 액정 패널(100)을 구동하기 위한 복수의 드라이브 IC(400), 상기 복수의 드라이브 IC(400)를 구동시키기 위한 제어 신호를 공급하는 제어부 및 구동 전원을 생성하는 전원부가 실장된 인쇄회로기판(300, PCB)을 포함한다. 또한, 액정 디스플레이 장치는 액정 패널에 빛을 공급하는 백라이트 유닛, 액정 패널과 구동 회로부를 감싸도록 형성된 베젤 및 외부 케이스를 포함한다.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC를 나타내는 도면이다. 도 5에서는 복수의 드라이브 IC(400) 중에서 하나의 드라이브 IC(400)를 도시하고 있다. 복수의 드라이브 IC(400)는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 형성될 수 있다.
도 5(A)를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC(400)는 게이트 드라이브 로직과 데이터 드라이브 로직이 하나의 칩(one chip)으로 통합(merged)되어 형성되어 있다.
한편, 도 5(B)를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 드라이브 IC(400)는 데이터 드라이브 IC(420)와 게이트 드라이브 IC(430)가 하나의 칩으로 통합되어 있다.
상기 데이터 드라이브 로직 또는 데이터 드라이브 IC(420)는 인쇄회로기판(300)에 실장된 제어부로부터 인가되는 데이터 제어 신호 및 디지털 영상 데이터를 이용하여, 픽셀들에 공급되는 아날로그 데이터 전압을 생성한다.
상기 게이트 드라이브 로직 또는 게이트 드라이브 IC(430)는 인쇄회로기판(300)에 실장된 제어부로부터 인가되는 게이트 제어 신호를 이용하여, 픽셀들에 형성된 TFT를 스위칭 시키기 위한 스캔 신호(게이트 신호)를 생성한다.
이러한, 드라이브 IC(400)의 양측에는 복수의 링크 라인(410)이 형성되어 있다. 여기서, 복수의 링크 라인(410)은 복수의 게이트 링크 라인(412)과 복수의 데이터 링크 라인(414)을 포함한다.
드라이브 IC(400)는 복수의 게이트 링크 라인(412)을 통해 제어부로부터 게이트 신호를 공급받고, 게이트 신호에 기초하여 스캔 신호를 생성한다. 드라이브 IC(400)는 생성된 스캔 신호를 액정 패널에 형성된 픽셀들로 공급한다.
또한, 드라이브 IC(400)는 복수의 데이터 링크 라인(414)을 통해 제어부로부터 데이터 제어 신호 및 디지털 영상 데이터를 공급받고, 상기 데이터 제어 신호 및 디지털 영상 데이터에 기초하여 아날로그 데이터 전압을 생성한다. 드라이브 IC(400)는 생성된 아날로그 데이터 전압을 액정 패널에 형성된 픽셀들로 공급한다.
액정 패널(100)에 형성된 데이터 라인(DL)과 복수의 제1 게이트 라인(VGL, 수직 게이트 라인)이 반드시 동일 개수는 아니다. 따라서, 게이트 링크 라인(412)과 복수의 데이터 링크 라인(414)이 동일 개수로 교번적으로 형성되는 것은 아니다. 픽셀의 피치(pitch)와 해상도에 따라서, 1개의 게이트 링크 라인(412)과 2개의 데이터 링크 라인(414) 단위로 형성될 수도 있다.
이하, 도면을 참조하여 본 발명의 액정 패널(100)에 형성된 픽셀 및 라인들의 구조에 대하여 상세히 설명하기로 한다.
도 6은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 도면이고, 도 7은 본 발명의 실시 예에 따른 액정 디스플레이 장치의 좌측 및 우측 베젤 사이즈를 설명하기 위한 도면이다.
도 6 및 도 7을 참조하면, 액정 패널(100)은 상부 기판(110, 컬러필터 어레이 기판)과 하부 기판(120, TFT 어레이 기판) 및 두 기판 사이에 개재된 액정층을 포함한다. 상부 기판(110)과 하부 기판(120)은 실런트(130)를 통해 합착되어 있다.
액정 패널(100)의 상부 기판(110)은 컬러 화상을 표시하기 위한 레드(red), 그린(green) 및 블루(blue)의 컬러필터들과, 컬러필터들 사이에 형성되어 픽셀을 구분시키는 블랙매트릭스(BM)를 포함한다. 도 7에서는 액정 패널(100)의 좌측 비 표시 영역을 도시하고 있다. 따라서, 도 7에서는 액티브 영역에 형성된 컬러필터가 도시되어 있지 않다.
액정 패널(100)의 하부 기판은 화상을 표시하기 위한 복수의 픽셀이 형성된 표시 영역(액티브 영역)과, 복수의 드라이브 IC(400)와 픽셀들을 연결시키는 링크들이 형성된 비 표시 영역을 포함한다.
하부 기판(120)의 액티브 영역에는 복수의 수직 게이트 라인(VGL), 복수의 수평 게이트 라인(HGL) 및 복수의 데이터 라인(DL)이 형성되어 있다. 복수의 수직 게이트 라인(VGL), 복수의 수평 게이트 라인(HGL) 및 복수의 데이터 라인(DL)에 의해 복수의 픽셀이 정의된다.
복수의 픽셀에 각각에는 공통 전압(Vcom)이 인가되는 공통 전극, 데이터 전압(Vdata)이 인가되는 픽셀 전극, 스토리지 커패시터(Cst) 및 스위칭 소자로써 TFT가 형성되어 있다.
여기서, TFT의 액티브층은 비정질 실리콘(a-Si), 저온 다결정 폴리 실리콘(LTPS: Low Temperature Poly Silicon) 또는 산화물 반도체(IGZO: Indium Gallium Zinc Oxide) 물질로 형성될 수 있다.
상술한 구성을 포함하는 액정 디스플레이 장치는 픽셀 전극과 공통 전극 사이에 형성된 전계를 이용하여 픽셀 별로 액정의 배열 상태를 변화시키고, 액정의 배열을 통해 백라이트 유닛으로부터 공급되는 광의 투과율을 조절함으로써 화상을 표시하게 된다.
도 4 및 도 5에 도시된 바와 같이, 게이트 드라이브 IC(또는 게이트 드라이브 로직) 및 데이터 드라이브 IC(또는 데이터 드라이브 로직)가 하나의 칩(one chip)으로 통합된 드라이브 IC(400)가 액정 패널(100)의 상측(또는 하측)에 형성되어 있다.
이로 인해, 본 발명에서는 액정 패널(100)의 픽셀들에 스캔 신호를 공급하기 위해, 수직 게이트 라인과 수평 게이트 라인을 적용하였다. 도 4에서는 드라이브 IC(400)가 액정 패널(100)의 상측에 배치된 것으로 도시하고 있으나, 이에 한정되지 않고 드라이브 IC(400)는 액정 패널(100)의 하측에도 배치될 수 있다.
도 6에 도시된 바와 같이, 복수의 수직 게이트 라인(VGL)과 복수의 데이터 라인(DL)은 액정 패널(100) 내에서 수직 방향으로 나란히 형성되어 있다. 즉, 복수의 데이터 라인(DL)과 동일 방향으로 나란하게 복수의 수직 게이트 라인(VGL)이 형성되어 있다.
복수의 수평 게이트 라인(HGL)은 액정 패널(100) 내에서 수평 방향으로 형성되어 있다. 따라서, 복수의 수평 게이트 라인(HGL)과 복수의 수직 게이트 라인(VGL)은 교차하도록 형성되어 있다. 그리고, 복수의 수평 게이트 라인(HGL)과 복수의 데이터 라인(DL)은 교차하도록 형성되어 있다.
다시 설명하면, 복수의 수직 게이트 라인(VGL) 및 복수의 데이터 라인은 액정 패널(100)의 수직 방향을 가로지르도록 상측에서부터 하측까지(또는 하측에서부터 상측까지) 형성되어 있다. 그리고, 복수의 수평 게이트 라인(HGL)은 액정 패널(100)의 수평 방향을 가로지르도록 좌측에서부터 우측까지(또는 우측에서부터 좌측까지) 형성되어 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치에는 복수의 수직 게이트 라인(VGL)과 복수의 수평 게이트 라인(HGL)이 동일한 개수로, 1:1 대응되도록 형성되어 있다.
여기서, 복수의 수평 게이트 라인(HGL)은 제1 레이어에 형성되어 있고, 복수의 수직 게이트 라인(VGL) 및 복수의 데이터 라인(DL)은 제2 레이어 형성되어 있다. 그리고, 복수의 수직 게이트 라인과 복수의 데이터 라인은 동일 레이어에 형성되어 있다.
복수의 수직 게이트 라인(VGL)과 복수의 수평 게이트 라인(HGL)은 절연층을 사이에 두고 서로 다른 레이어에 형성되어 있다. 복수의 수직 게이트 라인(VGL)과 복수의 수평 게이트 라인(HGL)이 서로 중첩되는 영역에서 컨택(CNT)을 통해 선택적으로 접속된다. 즉, 복수의 수직 게이트 라인(VGL)과 상기 복수의 수평 게이트 라인(HGL)은 서로 중첩되는 영역에서, 한 라인씩 쌍을 이루어 컨택(CNT)을 통해 전기적으로 접속된다.
구체적으로, 제1 수직 게이트 라인(VGL1)과 제1 수평 게이트 라인(HGL1)은 교차하는(또는 중첩되는) 영역에서 제1 컨택(CNT1)을 통해 전기적으로 접속된다. 그리고, 제2 수직 게이트 라인(VGL2)과 제2 수평 게이트 라인(HGL2)은 교차하는 영역에서 제2 컨택(CNT2)을 통해 전기적으로 접속된다. 그리고, 제3 수직 게이트 라인(VGL3)과 제3 수평 게이트 라인(HGL3)은 교차하는 영역에서 제3 컨택(CNT3)을 통해 전기적으로 접속된다. 이와 동일하게, N개의 수직 게이트 라인(VGL)과 N개의 수평 게이트 라인(HGL)이 쌍을 이루어 컨택을 통해 1:1로 전기적으로 접속된다.
다른 예로서, 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)은 교차하는 영역에서 직접 접속될 수도 있고, 제3 레이어를 이용하여 간접적으로 접속될 수도 있다.
위에서는 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)이 동일한 개수로 형성되는 것을 설명하였지만 이는 본 발명의 여러 실시 예들 중에서 하나를 설명한 것이다. 본 발명의 다른 실시 예에서는 N개의 수평 게이트 라인과 M×N개(M은 2이상의 정수)의 수직 게이트 라인이 형성될 수 있다.
도 6에서는, 픽셀이 싱글 도메인(single domain) 및 네모 반듯한 직사각형의 형태인 것을 일 예로 도시하고 있으나, 이에 한정되지 않고 픽셀은 멀티 도메인(multi domain)으로 형성될 수도 있다. 그리고, 수직 게이트 라인(VGL), 수평 게이트 라인(HGL) 및 데이터 라인은 사선 방향으로 형성될 수도 있다.
도 5 및 도 6을 결부하여 설명하면, 드라이브 IC(400)와 연결된 복수의 게이트 링크 라인(412)과 복수의 수직 게이트 라인(VGL)이 전기적으로 접속된다.
드라이브 IC(400)에서 출력된 스캔 신호(게이트 구동 신호)가 복수의 수직 게이트 라인(VGL)에 인가된다.
수직 게이트 라인(VGL)이 수평 게이트 라인(HGL)과 전기적으로 접속되어 있음으로, 스캔 신호가 복수의 수직 게이트 라인(VGL)과 접속된 복수의 수평 게이트 라인(HGL)에 인가된다.
수평 게이트 라인(HGL)에 인가된 스캔 신호가 액정 패널(100)에 형성된 복수의 픽셀의 TFT에 공급되어 TFT가 턴-온(turn-on) 된다. 이때, 스캔 신호는 액정 패널의 전체 픽셀들에 공급되는데, 스캔 신호는 1수평 라인 단위로 순차적으로 공급된다.
드라이브 IC(400)와 연결된 복수의 데이터 링크 라인(414)과 복수의 데이터 라인이 전기적으로 접속된다. 드라이브 IC(400)에서 출력된 데이터 전압(Vdata)이 복수의 데이터 라인(DL)에 인가된다. 데이터 라인(DL)에 인가된 데이터 전압(Vdata)은 TFT의 소스 전극에 공급되고, TFT가 턴-온될 때 소스 전극에 공급된 데이터 전압(Vdata)이 드레인 전극을 경유하여 픽셀 전극에 공급되게 된다.
일 예로서, 게이트 드라이브 IC 및 데이터 드라이브 IC가 하나의 칩(one chip)으로 통합된 드라이브 IC(400)가 액정 패널(100)의 상측(또는 하측)에 배치된다.
다른 예로서, 게이트 드라이브 로직 및 데이터 드라이브 로직이 하나의 칩(one chip)으로 통합된 드라이브 IC(400)가 액정 패널(100)의 상측(또는 하측)에 배치된다.
수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 통해 스캔 신호를 픽셀의 TFT에 인가시키고, 데이터 라인을 통해 데이터 전압(Vdata)이 픽셀의 픽셀 전극에 인가되도록 한다. 이를 통해, 종래 기술에서 액정 패널의 좌측 및 우측의 비 표시 영역에 형성되어 있던 링크 라인 및 GIP 로직을 삭제할 수 있다.
도 7에 도시된 바와 같이, 액정 패널(100)의 좌측 및 우측 비 표시 영역에는 공통 전압 링크 영역(122) 및 그라운드 링크 영역(124)만 형성하여 베젤 폭을 1.0mm ~ 1.6mm로 줄일 수 있다.
구체적으로, 도 7(A)에 도시된 바와 같이, 공통 전압 링크 영역(122)과 그라운드 링크 영역(124)을 실런트(130)와 오버랩 되도록 형성할 수 있다. 이때, 공통 전압 링크 영역(122)이 그라운드 링크 영역(124)보다 액정 패널의 외곽에 배치될 수 있다.
다른 예로서, 도 7(B)에 도시된 바와 같이, 공통 전압 링크 영역(122)과 그라운드 링크 영역(124)을 실런트(130)와 오버랩 되도록 형성할 수도 있다. 이때, 그라운드 링크 영역(124)이 공통 전압 링크 영역(122)보다 액정 패널의 외곽에 배치될 수 있다.
상술한 바와 같이, 링크 영역들(122, 124)을 실런트(130)와 오버랩시킴과 아울러, 상부 기판(110)과 하부 기판(120)의 합착에 필요한 최소한의 베젤 폭 마진을 가지도록 형성하여 네로우 베젤을 구현할 수 있다.
도 8은 액정 패널의 대형화 및 수평 게이트 라인과 수직 게이트 라인의 적용에 따른 게이트 구동 신호에 지연이 발생되는 것을 나타내는 도면이다.
도 8을 참조하면, 일반적인 액정 디스플레이 장치는 수평 방향으로 형성된 게이트 라인을 이용하여 TFT에 스캔 신호를 공급한다. 반면, 본 발명의 액정 디스플레이 장치는 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 통해 TFT에 스캔 신호를 공급한다.
따라서, 본 발명은 게이트 라인의 길이가 증가하고, 스캔 신호가 전달되는 경로가 길어지면서 스캔 신호의 지연(delay) 및 전압의 드랍이 발생될 수 있다. 액정 패널의 사이즈가 대형화될수록 스캔 신호의 지연도 증가되고 액정 패널이 정상적인 구동되지 않을 수 있다.
이러한 문제점을 방지하기 위해서, 본 발명에서는 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 복수의 지점에서 접속(multi contact)시키고, 멀티 피딩(multi feeding) 방식으로 스캔 신호를 공급한다. 이하, 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)의 멀티 컨택 및 스캔 신호의 멀티 피딩 방법의 구체적인 실시 예를 상세히 설명하기로 한다.
본 발명의 액정 디스플레이 장치는 N개의 수평 게이트 라인과 M×N개(M은 2이상의 정수)의 수직 게이트 라인을 포함한다.
도 9는 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제1 실시 예를 나타내는 도면이다. 도 9에서는 2개의 수직 게이트 라인과 1개의 수평 게이트 라인을 컨택시켜, 더블 피딩 방식으로 스캔 신호를 픽셀들의 TFT에 인가하는 일 예를 도시하고 있다.
도 9를 참조하면, 하나의 수평 게이트 라인(HGL)에 더블 피딩(double feeding) 방식으로 스캔 신호를 공급할 수 있다. 이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 2N개의 수직 게이트 라인(VGL)이 형성되어 있다.
여기서, 드라이브 IC의 채널들은 스캔 신호를 출력하는 게이트 드라이브 채널들과 데이터 전압을 출력하는 데이터 드라이브 채널들로 구성된다.
드라이브 IC의 게이트 드라이브 채널들은 액정 패널의 상측부 전면에 분산되어 수직 게이트 라인들과 접속되어 있다. 그리고, 드라이브 IC의 데이터 드라이브 채널들은 액정 패널의 상측부 전면에 분산되어 데이터 라인들과 접속되어 있다.
구체적으로, 하나의 수평 게이트 라인(HGL)에 더블 피딩 방식으로 스캔 신호를 공급하기 위해서, 수평 게이트 라인(HGL) 대비 2배로 수직 게이트 라인(VGL)을 형성하였다.
그리고, 하나의 수평 게이트 라인(HGL)과 2개의 수직 게이트 라인(VGL)을 2개의 컨택을 이용하여 전기적으로 접속시킨다.
그리고, 드라이브 IC에 형성된 2개의 게이트 드라이브 채널에서 동일 시점에 스캔 신호가 출력되어, 2개의 수직 게이트 라인(VGL)에 동일한 스캔 신호가 인가된다.
따라서, 2개의 수직 게이트 라인에 동시에 인가된 스캔 신호는 하나의 수평 게이트 라인(HGL)에 인가되고, 수평 게이트 라인에 접속된 픽셀들의 TFT에 스캔 신호가 공급되게 된다.
1 수평 라인에 형성된 픽셀들의 TFT에 스캔 신호가 인가되는 시간이 편중되지 않고 균일해지도록 1개의 수평 게이트 라인(HGL)과 접속되는 제1 수직 게이트 라인(VGL1) 및 제2 수직 게이트 라인(VGL2)은 액정 패널 내에서 일정한 간격을 두고 형성되어 있다.
액정 패널의 상단부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 좌측부에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부에서 제2 컨택을 통해 접속된다.
액정 패널의 중앙부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 좌측부와 중앙부 사이에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부와 우측부 사이에서 제2 컨택을 통해 접속된다.
액정 패널의 하단부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 우측부에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부에서 제2 컨택을 통해 접속된다.
상술한 바와 같이, 1개의 수평 게이트 라인과 2개의 수직 게이트 라인을 접속시키고, 동일 시점에 2개의 게이트 드라이브 채널에서 동일한 스캔 신호를 2개의 수직 게이트 라인으로 각각 출력시키면, 하나의 수평 게이트 라인에 더블 피딩 방식으로 스캔 신호를 공급할 수 있다.
도 10은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제2 실시 예를 나타내는 도면이다. 도 10에서는 2개의 수직 게이트 라인과 1개의 수평 게이트 라인을 컨택시켜, 더블 피딩 방식으로 스캔 신호를 픽셀들의 TFT에 인가하는 다른 예를 도시하고 있다.
도 10을 참조하면, 하나의 수평 게이트 라인(HGL)에 더블 피딩(double feeding) 방식으로 스캔 신호를 공급할 수 있다. 이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 2N개의 수직 게이트 라인(VGL)이 형성되어 있다.
구체적으로, 하나의 수평 게이트 라인(HGL)에 더블 피딩 방식으로 스캔 신호를 공급하기 위해서, 수평 게이트 라인(HGL) 대비 2배로 수직 게이트 라인(VGL)을 형성하였다.
그리고, 하나의 수평 게이트 라인(HGL)과 2개의 수직 게이트 라인(VGL)을 2개의 컨택을 이용하여 전기적으로 접속시킨다.
그리고, 드라이브 IC에 형성된 2개의 게이트 드라이브 채널에서 동시에 스캔 신호가 출력되어, 동일 시점에 2개의 수직 게이트 라인(VGL)에 동일한 스캔 신호가 인가된다.
따라서, 2개의 수직 게이트 라인에 동시에 인가된 스캔 신호는 하나의 수평 게이트 라인(HGL)에 인가되고, 수평 게이트 라인에 접속된 픽셀들의 TFT에 스캔 신호가 공급되게 된다.
1 수평 라인에 형성된 픽셀들의 TFT에 스캔 신호가 인가되는 시간이 편중되지 않고 균일해지도록 1개의 수평 게이트 라인(HGL)과 접속되는 제1 수직 게이트 라인(VGL1) 및 제2 수직 게이트 라인(VGL2)은 액정 패널 내에서 일정한 간격을 두고 형성되어 있다.
여기서, 액정 패널의 상단부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 중앙부에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부에서 제2 컨택을 통해 접속된다.
액정 패널의 중앙부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 좌측부와 중앙부 사이에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부와 우측부 사이에서 제2 컨택을 통해 접속된다.
액정 패널의 하단부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 좌측부에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 우측부에서 제2 컨택을 통해 접속된다.
상술한 바와 같이, 1개의 수평 게이트 라인과 2개의 수직 게이트 라인을 접속시키고, 2개의 게이트 드라이브 채널에서 동일한 스캔 신호를 2개의 수직 게이트 라인으로 각각 출력시키면, 하나의 수평 게이트 라인에 더블 피딩 방식으로 스캔 신호를 공급할 수 있다.
도 11은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제3 실시 예를 나타내는 도면이다. 도 11에서는 2개의 수직 게이트 라인과 1개의 수평 게이트 라인을 컨택시켜, 더블 피딩 방식으로 스캔 신호를 픽셀들의 TFT에 인가하는 또 다른 예를 도시하고 있다.
도 11을 참조하면, 하나의 수평 게이트 라인(HGL)에 더블 피딩(double feeding) 방식으로 스캔 신호를 공급할 수 있다. 이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 2N개의 수직 게이트 라인(VGL)이 형성되어 있다.
구체적으로, 하나의 수평 게이트 라인(HGL)에 더블 피딩 방식으로 스캔 신호를 공급하기 위해서, 수평 게이트 라인(HGL) 대비 2배로 수직 게이트 라인(VGL)을 형성하였다.
그리고, 하나의 수평 게이트 라인(HGL)과 2개의 수직 게이트 라인(VGL)을 2개의 컨택을 이용하여 전기적으로 접속시킨다.
그리고, 드라이브 IC에 형성된 2개의 게이트 드라이브 채널에서 동시에 스캔 신호가 출력되어, 2개의 수직 게이트 라인(VGL)에 동일한 스캔 신호가 인가된다.
따라서, 2개의 수직 게이트 라인에 동시에 인가된 스캔 신호는 하나의 수평 게이트 라인(HGL)에 인가되고, 수평 게이트 라인에 접속된 픽셀들의 TFT에 스캔 신호가 공급되게 된다.
1 수평 라인에 형성된 픽셀들의 TFT에 스캔 신호가 인가되는 시간이 편중되지 않고 균일해지도록 1개의 수평 게이트 라인(HGL)과 접속되는 제1 수직 게이트 라인(VGL1) 및 제2 수직 게이트 라인(VGL2)은 액정 패널 내에서 일정한 간격을 두고 형성되어 있다.
여기서, 액정 패널의 상단부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 좌측부에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 우측부에서 제2 컨택을 통해 접속된다.
액정 패널의 중앙부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 좌측부와 중앙부 사이에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부와 우측부 사이에서 제2 컨택을 통해 접속된다.
액정 패널의 하단부에 형성된 수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 액정 패널의 중앙부에서 제1 컨택을 통해 접속된다. 또한, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 액정 패널의 중앙부에서 제2 컨택을 통해 접속된다.
상술한 바와 같이, 1개의 수평 게이트 라인과 2개의 수직 게이트 라인을 접속시키고, 동일 시점에 2개의 게이트 드라이브 채널에서 동일한 스캔 신호를 2개의 수직 게이트 라인으로 각각 출력시키면, 하나의 수평 게이트 라인에 더블 피딩 방식으로 스캔 신호를 공급할 수 있다.
도 9 내지 도 11에 도시된 바와 같이, 더블 피딩 방식을 적용하면 픽셀들에 형성된 TFT를 턴온시키기 위한 스캔 신호를 안정적으로 공급할 수 있고, 싱글 피딩 방식에 비해 각 화소에 스캔 신호가 공급되는 시간을 1/2로 단축시킬 수 있다. 수직 게이트 라인과 수평 게이트 라인의 더블 컨택 구조를 통해 액정 패널의 좌측 및 우측의 베젤 사이즈를 줄임과 아울러, 게이트 라인의 연장에 따른 신호 지연, 전압 드랍 및 픽셀 전압의 충전 불량을 방지할 수 있다.
도 12은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제4 실시 예를 나타내는 도면이다. 도 12에서는 3개의 수직 게이트 라인과 1개의 수평 게이트 라인을 컨택시켜, 트리플 피딩(triple feeding) 방식으로 스캔 신호를 픽셀들의 TFT에 인가하는 예를 도시하고 있다.
도 12를 참조하면, 하나의 수평 게이트 라인(HGL)에 트리플 피딩(triple feeding) 방식으로 스캔 신호를 공급할 수 있다. 이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 3N개의 수직 게이트 라인(VGL)이 형성되어 있다.
구체적으로, 하나의 수평 게이트 라인(HGL)에 트리플 피딩 방식으로 스캔 신호를 공급하기 위해서, 수평 게이트 라인(HGL) 대비 3배로 수직 게이트 라인(VGL)을 형성하였다.
그리고, 하나의 수평 게이트 라인(HGL)과 3개의 수직 게이트 라인(VGL)을 3개의 컨택을 이용하여 전기적으로 접속시킨다.
그리고, 드라이브 IC에 형성된 3개의 게이트 드라이브 채널에서 동시에 스캔 신호가 출력되어, 동일 시점에 3개의 수직 게이트 라인(VGL)에 동일한 스캔 신호가 인가된다.
따라서, 3개의 수직 게이트 라인에 동시에 인가된 스캔 신호는 하나의 수평 게이트 라인(HGL)에 인가되고, 수평 게이트 라인에 접속된 픽셀들의 TFT에 스캔 신호가 공급되게 된다.
1 수평 라인에 형성된 픽셀들의 TFT에 스캔 신호가 인가되는 시간이 편중되지 않고 균일해지도록 1개의 수평 게이트 라인(HGL)과 접속되는 제1 수직 게이트 라인(VGL1), 제2 수직 게이트 라인(VGL2) 및 제3 수직 게이트 라인(VGL3)은 액정 패널 내에서 일정한 간격을 두고 형성되어 있다.
수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 제1 컨택(CNT1)을 통해 접속되고, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 제2 컨택(CNT2)을 통해 접속되고, 수평 게이트 라인(HGL)과 제3 수직 게이트 라인(VGL3)은 제3 컨택(CNT3)을 통해 접속된다.
상술한 바와 같이, 1개의 수평 게이트 라인과 3개의 수직 게이트 라인을 접속시키고, 동일 시점에 3개의 게이트 드라이브 채널에서 동일한 스캔 신호를 3개의 수직 게이트 라인으로 각각 출력시키면, 하나의 수평 게이트 라인에 트리플 피딩 방식으로 스캔 신호를 공급할 수 있다.
도 12에 도시된 바와 같이, 트리플 피딩 방식을 적용하면 픽셀들에 형성된 TFT를 턴온시키기 위한 스캔 신호를 안정적으로 공급할 수 있고, 싱글 피딩 방식에 비해 각 화소에 스캔 신호가 공급되는 시간을 1/3로 단축시킬 수 있다. 수직 게이트 라인과 수평 게이트 라인의 트리플 컨택 구조를 통해 액정 패널의 좌측 및 우측의 베젤 사이즈를 줄임과 아울러, 게이트 라인의 연장에 따른 신호 지연, 전압 드랍 및 픽셀 전압의 충전 불량을 방지할 수 있다.
도 13은 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제5 실시 예를 나타내는 도면이다. 도 13에서는 4개의 수직 게이트 라인과 1개의 수평 게이트 라인을 컨택시켜, 쿼드 피딩(quad feeding) 방식으로 스캔 신호를 픽셀들의 TFT에 인가하는 예를 도시하고 있다.
도 13를 참조하면, 하나의 수평 게이트 라인(HGL)에 쿼드 피딩(quad feeding) 방식으로 스캔 신호를 공급할 수 있다. 이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 4N개의 수직 게이트 라인(VGL)이 형성되어 있다.
구체적으로, 하나의 수평 게이트 라인(HGL)에 쿼드 피딩 방식으로 스캔 신호를 공급하기 위해서, 수평 게이트 라인(HGL) 대비 4배로 수직 게이트 라인(VGL)을 형성하였다.
그리고, 하나의 수평 게이트 라인(HGL)과 4개의 수직 게이트 라인(VGL)을 4개의 컨택을 이용하여 전기적으로 접속시킨다.
그리고, 드라이브 IC에 형성된 4개의 게이트 드라이브 채널에서 동시에 스캔 신호가 출력되어, 동일 시점에 4개의 수직 게이트 라인(VGL)에 동일한 스캔 신호가 인가된다.
따라서, 4개의 수직 게이트 라인에 동시에 인가된 스캔 신호는 하나의 수평 게이트 라인(HGL)에 인가되고, 수평 게이트 라인에 접속된 픽셀들의 TFT에 스캔 신호가 공급되게 된다.
1 수평 라인에 형성된 픽셀들의 TFT에 스캔 신호가 인가되는 시간이 편중되지 않고 균일해지도록 1개의 수평 게이트 라인(HGL)과 접속되는 제1 수직 게이트 라인(VGL1), 제2 수직 게이트 라인(VGL2), 제3 수직 게이트 라인(VGL3) 및 제4 수직 게이트 라인(VGL4)은 액정 패널 내에서 일정한 간격을 두고 형성되어 있다.
수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 제1 컨택(CNT1)을 통해 접속되고, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 제2 컨택(CNT2)을 통해 접속되고, 수평 게이트 라인(HGL)과 제3 수직 게이트 라인(VGL3)은 제3 컨택(CNT3)을 통해 접속되고, 수평 게이트 라인(HGL)과 제4 수직 게이트 라인(VGL4)는 제4 컨택(CNT4)을 통해 접속된다.
상술한 바와 같이, 1개의 수평 게이트 라인과 4개의 수직 게이트 라인을 접속시키고, 동일 시점에 4개의 게이트 드라이브 채널에서 동일한 스캔 신호를 4개의 수직 게이트 라인으로 각각 출력시키면, 하나의 수평 게이트 라인에 쿼드 피딩 방식으로 스캔 신호를 공급할 수 있다.
도 13에 도시된 바와 같이, 쿼드 피딩 방식을 적용하면 픽셀들에 형성된 TFT를 턴온시키기 위한 스캔 신호를 안정적으로 공급할 수 있고, 싱글 피딩 방식에 비해 각 화소에 스캔 신호가 공급되는 시간을 1/4로 단축시킬 수 있다. 수직 게이트 라인과 수평 게이트 라인의 쿼드 컨택 구조를 통해 액정 패널의 좌측 및 우측의 베젤 사이즈를 줄임과 아울러, 게이트 라인의 연장에 따른 신호 지연, 전압 드랍 및 픽셀 전압의 충전 불량을 방지할 수 있다.
도 14는 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제6 실시 예를 나타내는 도면이고, 도 15는 게이트 구동 신호를 멀티 피딩(multi feeding)하기 위한 제7 실시 예를 나타내는 도면이다.
도 14 및 도 15에서는 2 내지 4개의 수직 게이트 라인과 1개의 수평 게이트 라인을 컨택시켜, 더블 피딩(double feeding) 내지 쿼드 피딩(quad feeding) 방식으로 스캔 신호를 픽셀들의 TFT에 인가하는 예를 도시하고 있다.
먼저, 도 14를 참조하면, 하나의 수평 게이트 라인(HGL)에 더블 피딩(double feeding) 또는 쿼드 피딩(quad feeding) 방식으로 스캔 신호를 공급할 수 있다.
여기서, 액정 패널의 상단부에서 하단부로 갈수록 하나의 수평 게이트 라인에 접속되는 수직 게이트 라인의 개수가 증가하고, 동일 시점에 하나의 수평 게이트 라인에 스캔 신호가 공급되는 지점의 개수도 증가한다.
액정 패널에 상단부에 형성된 수평 게이트 라인들에는 동일 시점에 드라이브 IC에 형성된 j개의 채널에서 동일한 스캔 신호를 공급하고, 상기 액정 패널의 하단부에 형성된 수평 게이트 라인들에는 동일 시점에 드라이브 IC에 형성된 k개의 채널에서 동일한 스캔 신호를 공급한다. 즉, 액정 패널의 상단부에서 하단부로 갈수록 수평 게이트 라인에 스캔 신호를 공급하는 드라이브 IC의 채널의 개수가 증가한다.
여기서, 액정 패널의 중앙을 기준으로 상단부에 형성된 수평 게이트 라인들 각각은 2개의 수직 게이트 라인과 접속된다. 그리고, 액정 패널의 중앙을 기준으로 하단에 형성된 수평 게이트 라인들 각각은 4개의 수직 게이트 라인과 접속된다.
이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 액정 패널의 상단부에 형성된 수평 게이트 라인들과 접속되는 2N개의 수직 게이트 라인 및 액정 패널의 하단부에 형성된 수평 게이트 라인들과 접속되는 4N개의 수직 게이트 라인이 형성되어 있다.
이어서, 도 15를 참조하여 설명하면, 하나의 수평 게이트 라인(HGL)에 더블 피딩(double feeding), 트리플 피딩(triple feeding) 또는 쿼드 피딩(quad feeding) 방식으로 스캔 신호를 공급할 수 있다.
여기서, 액정 패널의 상단부에 형성된 수평 게이트 라인들 각각은 2개의 수직 게이트 라인과 접속된다. 그리고, 액정 패널의 중앙부에 형성된 수평 게이트 라인들 각각은 3개의 수직 게이트 라인과 접속된다. 그리고, 액정 패널의 하단부에 형성된 수평 게이트 라인들 각각은 4개의 수직 게이트 라인과 접속된다.
이를 위해, 액정 패널에는 N개의 수평 게이트 라인(HGL)이 형성되어 있고, 액정 패널의 상단부에 형성된 수평 게이트 라인들과 접속되는 2N개의 수직 게이트 라인, 액정 패널의 중앙부에 형성된 수평 게이트 라인들과 접속되는 3N개의 수직 게이트 라인 및 액정 패널의 하단부에 형성된 수평 게이트 라인들과 접속되는 4N개의 수직 게이트 라인이 형성되어 있다.
수평 게이트 라인(HGL)과 제1 수직 게이트 라인(VGL1)은 제1 컨택(CNT1)을 통해 접속되고, 수평 게이트 라인(HGL)과 제2 수직 게이트 라인(VGL2)은 제2 컨택(CNT2)을 통해 접속되고, 수평 게이트 라인(HGL)과 제3 수직 게이트 라인(VGL3)은 제3 컨택(CNT3)을 통해 접속되고, 수평 게이트 라인(HGL)과 제4 수직 게이트 라인(VGL4)는 제4 컨택(CNT4)을 통해 접속된다.
드라이브 IC에 형성된 2개 내지 4개의 게이트 드라이브 채널에서 동시에 스캔 신호가 출력되어, 동일 시점에 2개 내지 4개의 수직 게이트 라인(VGL)에 동일한 스캔 신호가 인가된다.
따라서, 2개 내지 4개의 수직 게이트 라인에 동시에 인가된 스캔 신호는 하나의 수평 게이트 라인(HGL)에 인가되고, 수평 게이트 라인에 접속된 픽셀들의 TFT에 스캔 신호가 공급되게 된다.
1 수평 라인에 형성된 픽셀들의 TFT에 스캔 신호가 인가되는 시간이 편중되지 않고 균일해지도록 1개의 수평 게이트 라인(HGL)과 접속되는 제1 내지 제4 수직 게이트 라인(VGL1~VGL4)은 액정 패널 내에서 일정한 간격을 두고 형성되어 있다.
상술한 바와 같이, 1개의 수평 게이트 라인과 2개 내지 4개의 수직 게이트 라인을 접속시키고, 동일 시점에 2개 내지 4개의 게이트 드라이브 채널에서 동일한 스캔 신호를 2개 내지 4개의 수직 게이트 라인으로 각각 출력시키면, 하나의 수평 게이트 라인에 멀티 피딩 방식으로 스캔 신호를 공급할 수 있다.
도 14 및 도 15에 도시된 바와 같이, 멀티 피딩 방식을 적용하면 픽셀들에 형성된 TFT를 턴온시키기 위한 스캔 신호를 안정적으로 공급할 수 있고, 싱글 피딩 방식에 비해 각 화소에 스캔 신호가 공급되는 시간을 1/2 내지 1/4로 단축시킬 수 있다. 수직 게이트 라인과 수평 게이트 라인의 멀티 컨택 구조를 통해 액정 패널의 좌측 및 우측의 베젤 사이즈를 줄임과 아울러, 게이트 라인의 연장에 따른 신호 지연, 전압 드랍 및 픽셀 전압의 충전 불량을 방지할 수 있다.
도시하지 않았지만, 도 6의 픽셀 구조 이외에도 2D1G(2 Data line, 1 Gate line) 픽셀 구조에서도 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 적용하고, 멀티 피딩을 위한 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 멀티 컨택을 적용할 수 있다.
또한, DRD(double reduced data) 픽셀 구조에서도 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 적용하고, 멀티 피딩을 위한 수직 게이트 라인(VGL)과 수평 게이트 라인(HGL)을 멀티 컨택을 적용할 수 있다.
여기서, DRD 픽셀 구조는 하나의 데이터 라인으로 2열로 배열된 픽셀들에 데이터 전압을 공급하는 것으로, 2 픽셀이 하나의 데이터 라인의 공유함으로, 2 픽셀을 개별 구동시키기 위해서 2개의 게이트 라인을 적용, 즉, 게이트 라인을 수직 해상도 대비 2배로 형성한다.
도 16은 게이트 구동 신호의 멀티 피딩(multi feeding)에 따른 게이트 구동 신호(스캔 신호)의 지연 및 픽셀의 전압 충전 비율을 나타내는 도면이다.
도 16을 참조하면, 싱글 피딩 방식으로 스캔 신호를 공급하는 것과 본 발명에서 제안한 더블 피딩 및 쿼드 피딩 방식으로 스캔 신호를 공급할 때의 스캔 신호의 지연 및 픽셀 전압의 충전율을 비교하였다. 싱글 피딩 방식에서는 7.95us의 신호 지연이 발생하고, 98.69%의 픽셀 전압 충전율을 나타내었다.
반면, 본 발명의 더블 피딩 방식을 적용하면 신호 지연은 3.77us로 감소하고, 픽셀 전압의 충전율은 98.74%로 증가하는 것을 확인할 수 있다. 또한, 본 발명의 쿼드 피딩 방식을 적용하면 신호 지연은 2.16us로 감소하고, 픽셀 전압의 충전율은 98.78%로 증가하는 것을 확인할 수 있다.
상술한 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 구동방법은 액정 패널의 대형화에 따른 게이트 구동 신호의 지연을 방지하여 구동 신뢰성 및 표시품질을 향상시킬 수 있다. 또한, 픽셀에 공급되는 픽셀 전압의 충전 시간(charging time)을 충분히 확보시켜 구동의 안정성을 높일 수 있다.
상술한 설명에서는 하나의 수평 게이트 라인에 최대 4개의 수직 게이트 라인이 접속되어, 쿼드 피딩 방식으로 하나의 수평 게이트 라인에 스캔 신호가 공급되는 것을 설명하였지만 이에 한정되지 않는다.
본 발명의 또 다른 실시 예에서는 액정 패널의 사이즈에 맞춰 하나의 수평 게이트 라인에 5개 이상의 수직 게이트 라인을 접속시키고, 하나의 수평 게이트 라인에 멀티 피딩 방식으로 스캔 신호를 공급할 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 액정 패널 110: 상부 기판
120: 하부 기판 130: 실런트
300: 인쇄회로기판 400: 드라이브 IC
410: 링크 라인 412: 게이트 링크 라인
414: 데이터 링크 라인 420: 데이터 드라이브 IC
430: 게이트 드라이브 IC

Claims (12)

  1. 액정 패널 내에서 수평 방향으로 형성된 복수의 수평 게이트 라인들;
    상기 액정 패널 내에서 수직 방향으로 형성된 복수의 데이터 라인들 및 복수의 수직 게이트 라인들;
    상기 복수의 수직 게이트 라인들에 접속되어 게이트 구동 신호들을 공급하고, 상기 복수의 데이터 라인들에 접속되어 데이터 전압들을 공급하는 드라이브 IC들;을 포함하고,
    하나의 수평 게이트 라인은 적어도 2개의 수직 게이트 라인들과 접속되고,
    상기 적어도 2개의 수직 게이트 라인들에 동일한 게이트 구동 신호들이 공급되고,
    상기 액정 패널은 화상이 표시되는 표시 영역과, 화상이 표시되지 않는 비 표시 영역을 포함하고,
    상기 액정 패널은 상부 기판과 하부 기판을 포함하고, 상기 상부 기판과 상기 하부 기판은 상기 비 표시 영역에서 실런트에 의해 합착되고,
    상기 드라이브 IC는 상기 비 표시 영역 중 상측 또는 하측에 배치되고,
    상기 비 표시 영역 중 좌측 및 우측에는, 그라운드 링크 영역 및 공통 전압이 인가되는 공통 전압 링크 영역이 구비되며,
    상기 그라운드 링크 영역 및 상기 공통 전압 링크 영역은 상기 실런트와 오버랩 되도록 형성되어 있는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 수직 게이트 라인은 상기 수평 게이트 라인의 M배(M은 2이상의 정수)의 개수로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 드라이브 IC에 형성된 복수의 채널 중에서 적어도 2개의 채널이 동일한 스캔 신호를 상기 적어도 2개의 수직 게이트 라인에 공급하는 것을 특징으로 하는 액정 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 하나의 수평 게이트 라인과 접속되는 적어도 2개의 수직 게이트 라인은 액정 패널 내에서 일정 간격을 두고 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 액정 패널의 상단부에서 하단부로 갈수록 하나의 수평 게이트 라인에 접속되는 수직 게이트 라인의 개수가 증가하고, 동일 시점에 하나의 수평 게이트 라인에 스캔 신호가 공급되는 지점의 개수가 증가하는 것을 특징으로 하는 액정 디스플레이 장치.
  6. 제1 항에 있어서,
    상기 액정 패널의 상단부에 형성된 수평 게이트 라인들에는 2개의 수직 게이트 라인이 접속되고 상기 드라이브 IC는 상기 2개의 수직 게이트 라인에 동일한 게이트 구동 신호를 공급하고,
    상기 액정 패널의 하단부에 형성된 수평 게이트 라인들에는 4개의 수직 게이트 라인이 접속되고 상기 드라이브 IC는 상기 4개의 수직 게이트 라인에 동일한 게이트 구동 신호를 공급하는 것을 특징으로 하는 액정 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 액정 패널의 중앙부에 형성된 수평 게이트 라인들에는 3개의 수직 게이트 라인이 접속되고 상기 드라이브 IC는 상기 3개의 수직 게이트 라인에 동일한 게이트 구동 신호를 공급하는 것을 특징으로 하는 액정 디스플레이 장치.
  8. 제1 항에 있어서,
    적어도 2개의 드라이브 IC들 각각에는 게이트 링크 라인들과 데이터 링크 라인들이 구비되고,
    상기 적어도 2개의 드라이브 IC들 각각은 제어부로부터 공급된 게이트 신호를 이용해 스캔 신호들을 생성하여 상기 스캔 신호들을 상기 게이트 링크 라인들을 통해 출력하고,
    상기 적어도 2개의 드라이브 IC들 각각은 제어부로부터 공급된 데이터 제어 신호 및 디지털 영상 데이터들을 이용해 아날로그 데이터 전압들을 생성하여, 상기 아날로그 데이터 전압들을 상기 데이터 링크 라인들로 출력하고,
    하나의 수평 게이트 라인에 접속하는 적어도 2개의 수직 게이트 라인들은 상기 적어도 2개의 드라이브 IC들에 1대1로 연결되어 있으며,
    상기 적어도 2개의 수직 게이트 라인들에 공급되는 동일한 게이트 구동 신호들은 상기 적어도 2개의 드라이브 IC들로부터 각각 공급되는 것을 특징으로 하는 액정 디스플레이 장치.
  9. 제1 항에 있어서,
    상기 복수의 수직 게이트 라인들과 상기 복수의 수평 게이트 라인들은 서로 중첩되는 영역에서, 한 라인씩 쌍을 이루어 컨택을 통해 전기적으로 접속되는 액정 디스플레이 장치.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020130070460A 2013-06-19 2013-06-19 액정 디스플레이 장치와 이의 구동방법 KR102034112B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130070460A KR102034112B1 (ko) 2013-06-19 2013-06-19 액정 디스플레이 장치와 이의 구동방법
US14/081,626 US9389476B2 (en) 2013-06-19 2013-11-15 Liquid crystal display device and method of driving the same
CN201310713462.3A CN104238212B (zh) 2013-06-19 2013-12-20 液晶显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130070460A KR102034112B1 (ko) 2013-06-19 2013-06-19 액정 디스플레이 장치와 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20140147932A KR20140147932A (ko) 2014-12-31
KR102034112B1 true KR102034112B1 (ko) 2019-10-21

Family

ID=52110648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130070460A KR102034112B1 (ko) 2013-06-19 2013-06-19 액정 디스플레이 장치와 이의 구동방법

Country Status (3)

Country Link
US (1) US9389476B2 (ko)
KR (1) KR102034112B1 (ko)
CN (1) CN104238212B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450255B2 (en) 2020-05-28 2022-09-20 Samsung Display Co., Ltd. Display panel, display apparatus including the same and method of driving display panel using the same
US11508805B2 (en) 2020-06-01 2022-11-22 Samsung Display Co., Ltd. Display panel and display device including the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428079B2 (ja) * 2013-11-08 2018-11-28 セイコーエプソン株式会社 電気光学装置の駆動方法、電気光学装置、及び電子機器
KR102237125B1 (ko) 2014-07-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20160015479A (ko) * 2014-07-30 2016-02-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20160082546A (ko) * 2014-12-26 2016-07-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102284296B1 (ko) * 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102274920B1 (ko) * 2015-02-02 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR102344502B1 (ko) * 2015-08-10 2021-12-30 삼성디스플레이 주식회사 표시장치
KR102456156B1 (ko) * 2015-08-12 2022-10-19 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10170072B2 (en) * 2015-09-21 2019-01-01 Apple Inc. Gate line layout configuration
CN105260076A (zh) * 2015-11-25 2016-01-20 深圳市华星光电技术有限公司 触控面板及其驱动方法、触控显示器
CN105575977B (zh) * 2016-01-04 2018-11-06 京东方科技集团股份有限公司 显示基板、制备方法及显示装置
CN105607380A (zh) * 2016-03-29 2016-05-25 京东方科技集团股份有限公司 液晶透镜、显示装置及其驱动方法
KR102645333B1 (ko) * 2016-08-23 2024-03-12 삼성디스플레이 주식회사 표시장치
CN109388269B (zh) * 2017-08-11 2021-11-05 京东方科技集团股份有限公司 触摸显示面板及其驱动方法、触摸显示装置
US10718982B2 (en) 2018-03-29 2020-07-21 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display devices
JP2020091345A (ja) 2018-12-04 2020-06-11 三菱電機株式会社 表示装置
KR102636630B1 (ko) * 2018-12-28 2024-02-13 엘지디스플레이 주식회사 표시 장치
CN109712553B (zh) * 2019-02-21 2022-04-29 京东方科技集团股份有限公司 显示面板和可穿戴的显示装置
US11099442B2 (en) * 2019-07-01 2021-08-24 Sharp Kabushiki Kaisha Display device
KR102636688B1 (ko) * 2019-07-18 2024-02-14 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치
CN110568655B (zh) * 2019-09-11 2022-10-21 厦门天马微电子有限公司 一种显示面板及显示装置
KR102211928B1 (ko) * 2019-12-31 2021-02-03 엘지디스플레이 주식회사 발광 표시 장치
CN111258141A (zh) * 2020-03-06 2020-06-09 Tcl华星光电技术有限公司 显示面板、显示装置
CN115917421A (zh) * 2020-09-07 2023-04-04 京东方科技集团股份有限公司 阵列基板及显示面板
KR20220051904A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 표시 장치
KR20220063870A (ko) 2020-11-10 2022-05-18 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20220000396A (ko) * 2021-11-25 2022-01-03 주식회사 오픈엠 열가소성 캐스트
KR20230157554A (ko) * 2022-05-09 2023-11-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW317629B (ko) * 1995-11-01 1997-10-11 Samsung Electronics Co Ltd
JP3909572B2 (ja) * 2001-09-28 2007-04-25 株式会社日立製作所 表示装置
KR100914782B1 (ko) * 2002-12-20 2009-08-31 엘지디스플레이 주식회사 박막트랜지스터 기판과 이를 이용한 액정표시장치
US7129935B2 (en) * 2003-06-02 2006-10-31 Synaptics Incorporated Sensor patterns for a capacitive sensing apparatus
US8363192B2 (en) * 2008-09-18 2013-01-29 Japan Display Central Inc. Liquid crystal display device
TWI392943B (zh) * 2009-01-08 2013-04-11 Au Optronics Corp 具窄型邊框區架構之顯示裝置與其驅動方法
KR101350411B1 (ko) * 2010-11-20 2014-01-16 엘지디스플레이 주식회사 멀티비젼용 어레이 기판 및 이를 구비한 액정표시장치
KR101746862B1 (ko) * 2011-04-13 2017-06-13 엘지디스플레이 주식회사 액정표시장치
KR102004710B1 (ko) * 2011-11-04 2019-07-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9223183B2 (en) * 2012-04-10 2015-12-29 Sharp Kabushiki Kaisha Liquid crystal display device
WO2013161661A1 (ja) * 2012-04-25 2013-10-31 シャープ株式会社 マトリクス基板及び表示装置
US9646559B2 (en) * 2012-08-10 2017-05-09 Lg Display Co., Ltd. Liquid crystal display device
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
KR101906248B1 (ko) * 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102009388B1 (ko) * 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102033619B1 (ko) * 2013-06-25 2019-10-18 엘지디스플레이 주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450255B2 (en) 2020-05-28 2022-09-20 Samsung Display Co., Ltd. Display panel, display apparatus including the same and method of driving display panel using the same
US11508805B2 (en) 2020-06-01 2022-11-22 Samsung Display Co., Ltd. Display panel and display device including the same

Also Published As

Publication number Publication date
CN104238212A (zh) 2014-12-24
US9389476B2 (en) 2016-07-12
KR20140147932A (ko) 2014-12-31
US20140375922A1 (en) 2014-12-25
CN104238212B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
KR102034112B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR102009388B1 (ko) 액정 디스플레이 장치
US10185195B2 (en) Horizontal stripe liquid crystal display device
JP5770796B2 (ja) 液晶ディスプレイ装置
US9875699B2 (en) Display device
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
WO2014013945A1 (ja) 表示装置
US20210183893A1 (en) Array substrate
KR101931248B1 (ko) 표시장치 및 그 제조방법
US20160335975A1 (en) Array Substrate and Driving Method Thereof, Display Panel, and Display Apparatus
US20180259802A1 (en) Display device
KR102039410B1 (ko) 액정 디스플레이 장치와 이의 구동방법
KR101944363B1 (ko) 액정 디스플레이 장치
KR20140081482A (ko) 플렉서블 액정 디스플레이 장치
KR102052741B1 (ko) 액정 디스플레이 장치
KR102181298B1 (ko) 표시장치
KR102262709B1 (ko) 평판표시장치
US11658187B2 (en) Electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant