KR102033619B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102033619B1
KR102033619B1 KR1020130072928A KR20130072928A KR102033619B1 KR 102033619 B1 KR102033619 B1 KR 102033619B1 KR 1020130072928 A KR1020130072928 A KR 1020130072928A KR 20130072928 A KR20130072928 A KR 20130072928A KR 102033619 B1 KR102033619 B1 KR 102033619B1
Authority
KR
South Korea
Prior art keywords
vertical
insulating layer
insulating film
subpixels
scan
Prior art date
Application number
KR1020130072928A
Other languages
English (en)
Other versions
KR20150000926A (ko
Inventor
이세응
박찬수
류승석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130072928A priority Critical patent/KR102033619B1/ko
Priority to CN201410261636.1A priority patent/CN104252068B/zh
Priority to US14/310,581 priority patent/US9697786B2/en
Publication of KR20150000926A publication Critical patent/KR20150000926A/ko
Application granted granted Critical
Publication of KR102033619B1 publication Critical patent/KR102033619B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 수직 배선들과 수평 배선들이 형성된 표시패널; 표시패널에 형성되고 화소전극 및 공통전극을 포함하는 서브 픽셀들; 및 수직 배선들 및 수평배선들을 통해 서브 픽셀들에 데이터신호와 스캔신호를 공급하는 구동부를 포함하며, 수직 배선들은 데이터신호가 공급되는 수직 데이터배선 및 스캔신호가 공급되는 수직 스캔배선을 포함하고, 수평 배선들은 수직 스캔배선에 연결되며 스캔신호를 수평방향으로 전달하는 수평 스캔배선을 포함하되, 표시패널은 화소전극과 수직 스캔배선 간의 신호 간섭을 차폐하도록 수직 스캔배선이 형성된 영역에 대응하여 위치하는 차폐전극을 포함하는 표시장치를 제공한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정 표시장치(Liquid Crystal Display: LCD), 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 및 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다.
앞서 설명된 평판 표시장치 중에는 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다. 액정표시장치는 액정패널에 포함된 화소전극과 공통전극에 걸리는 전계로 액정층의 배열 방향을 조절하여 백라이트유닛으로부터 입사된 광을 출사하는 방식으로 영상을 표시한다. 액정표시장치는 액정패널에 포함된 화소전극과 공통전극의 구조에 따라 다양한 구동 방식으로 구분되어 제작된다.
한편, 액정패널뿐만 아니라 모든 표시패널은 영상이 표시되지 않는 베젤(bezel) 영역을 갖는다. 이러한 베젤 영역을 최소화하는 네로우 베젤(Narrow bezel) 기술은 다양한 방식으로 시도되고 있다. 그러나, 종래 제안되고 있는 네로우 베젤 기술은 미세 공정에 대한 기술적인 한계가 존재하는바 이를 개선하기 위한 연구가 필요한 실정이다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 수직 스캔배선과 화소전극 간의 신호 간섭에 따른 수직 방향 딤(dim)의 발생을 개선 또는 제거하면서 네로우 베젤(Narrow bezel)을 구현할 수 있는 표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 수직 배선들과 수평 배선들이 형성된 표시패널; 표시패널에 형성되고 화소전극 및 공통전극을 포함하는 서브 픽셀들; 및 수직 배선들 및 수평배선들을 통해 서브 픽셀들에 데이터신호와 스캔신호를 공급하는 구동부를 포함하며, 수직 배선들은 데이터신호가 공급되는 수직 데이터배선 및 스캔신호가 공급되는 수직 스캔배선을 포함하고, 수평 배선들은 수직 스캔배선에 연결되며 스캔신호를 수평방향으로 전달하는 수평 스캔배선을 포함하되, 표시패널은 화소전극과 수직 스캔배선 간의 신호 간섭을 차폐하도록 수직 스캔배선이 형성된 영역에 대응하여 위치하는 차폐전극을 포함하는 표시장치를 제공한다.
차폐전극은 수평 스캔배선과 화소전극 사이에 마련된 층 상에 위치할 수 있다.
수직 스캔배선은 수직 데이터배선을 덮는 층 상에 위치할 수 있다.
차폐전극은 공통전압, 그라운드전압 또는 양의전압과 음의전압 사이의 전압을 공급하는 배선에 연결될 수 있다.
표시패널은 하부 기판과, 하부 기판 상에 형성된 제1절연막과, 제1절연막 상에 형성되고 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 수직 데이터배선과, 수직 데이터배선 상에 형성된 제2절연막과, 제2절연막 상에 형성되고 수직 공간 내에 위치하는 수직 스캔배선과, 수직 스캔배선 상에 형성된 제3절연막과, 제3절연막의 전면에 형성되고 차폐전극과 일체형으로 이루어진 공통전극과, 공통전극 상에 형성된 제4절연막과, 제4절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함할 수 있다.
표시패널은 하부 기판과, 하부 기판 상에 형성된 제1절연막과, 제1절연막 상에 형성되고 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 수직 데이터배선과, 수직 데이터배선 상에 형성된 제2절연막과, 제2절연막 상에 형성되고 수직 공간 내에 위치하는 수직 스캔배선과, 수직 스캔배선 상에 형성된 제3절연막과, 제3절연막 상에 형성되고 수직 공간 내에 위치하는 차폐전극과, 제3절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과, 차폐전극 및 공통전극 상에 형성된 제4절연막과, 제4절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함할 수 있다.
표시패널은 하부 기판과, 하부 기판 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과, 공통전극 상에 형성된 제1절연막과, 제1절연막 상에 형성되고 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 수직 데이터배선과, 수직 데이터배선 상에 형성된 제2절연막과, 제2절연막 상에 형성되고 수직 공간 내에 위치하는 수직 스캔배선과, 수직 스캔배선 상에 형성된 제3절연막과, 제3절연막 상에 형성되고 수직 공간 내에 위치하는 차폐전극과, 차폐전극 상에 형성된 제4절연막과, 제4절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함할 수 있다.
표시패널은 하부 기판과, 하부 기판 상에 형성된 제1절연막과, 제1절연막 상에 형성되고 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 수직 데이터배선과, 수직 데이터배선 상에 형성된 제2절연막과, 제2절연막 상에 형성되고 수직 공간 내에 위치하는 수직 스캔배선과, 수직 스캔배선 상에 형성된 제3절연막과, 제3절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과, 공통전극 상에 형성된 제4절연막과, 제4절연막 상에 형성되고 수직 공간 내에 위치하는 차폐전극과, 제4절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함할 수 있다.
표시패널은 하부 기판과, 하부 기판 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과, 공통전극 상에 형성된 제1절연막과, 제1절연막 상에 형성되고 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 수직 데이터배선과, 수직 데이터배선 상에 형성된 제2절연막과, 제2절연막 상에 형성되고 수직 공간 내에 위치하는 수직 스캔배선과, 수직 스캔배선 상에 형성된 제3절연막과, 제3절연막 상에 형성된 제4절연막과, 제4절연막 상에 형성되고 수직 공간 내에 위치하는 차폐전극과, 제4절연막 상에 형성되고 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함할 수 있다.
표시패널은 수직 스캔배선과 수평 스캔배선을 전기적으로 연결하는 콘택홀을 포함하고, 콘택홀을 가상의 선으로 연결하면 V자 형상을 가질 수 있다.
본 발명은 수직 스캔배선을 갖는 액정표시패널 제작시 수직 스캔배선과 화소전극 간의 신호 간섭에 따른 수직 방향 딤(dim)의 발생을 개선 또는 제거하면서 네로우 베젤(Narrow bezel)을 구현할 수 있는 효과가 있다. 또한, 본 발명은 수직 스캔배선을 갖는 다양한 구조의 액정표시패널에 적용 가능한 효과 있다. 또한, 본 발명은 스캔신호를 중첩하여 공급하더라도 수직 스캔배선과 화소전극 간의 차폐 능력을 유지할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 표시장치의 개략적인 블록 구성도.
도 2는 도 1에 도시된 블록의 일부를 모듈화한 장치 구성도.
도 3은 도 2에 도시된 COF의 확대도.
도 4는 픽셀 어레이의 제1예시도.
도 5는 픽셀 어레이의 제2예시도.
도 6은 수직 스캔배선과 수평 스캔배선의 연결 관계의 예시도.
도 7은 본 발명의 제1실시예에 따라 서브 픽셀을 나타낸 평면도.
도 8은 도 7에 도시된 A1-A2 영역을 나타낸 단면도.
도 9는 도 7에 도시된 B1-B2 영역을 나타낸 단면도.
도 10은 비교예와 제1실시예를 비교 설명하기 위한 단면도.
도 11은 본 발명의 제2실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도.
도 12는 본 발명의 제3실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도.
도 13은 본 발명의 제4실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도.
도 14는 본 발명의 제5실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
<제1실시예>
도 1은 본 발명의 제1실시예에 따른 표시장치의 개략적인 블록 구성도이고, 도 2는 도 1에 도시된 블록의 일부를 모듈화한 장치 구성도이며, 도 3은 도 2에 도시된 COF의 확대도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 표시장치에는 표시패널(PNL), 구동부(10, DIC), 타이밍 콘트롤러(12, TCON) 및 호스트 시스템(14, SYSTEM) 등이 포함된다.
호스트 시스템(14, SYSTEM)은 입력 영상의 디지털 비디오 데이터를 표시패널(PNL)에 적합한 포맷으로 변환한다. 호스트 시스템(14)은 입력 영상의 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK 등)을 타이밍 콘트롤러(12)에 공급한다.
타이밍 콘트롤러(12, TCON)는 호스트 시스템(14)으로부터 공급된 입력 영상의 디지털 비디오 데이터를 구동부(10)에 공급한다. 타이밍 콘트롤러(12)는 호스트 시스템(14)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호들을 공급받는다. 타이밍 콘트롤러(12)는 타이밍 신호(Vsync, Hsync, DE, CLK)를 이용하여 구동부(10)를 제어하는 소스 타이밍 제어신호와 게이트 타이밍 제어신호 등을 생성한다.
표시패널(PNL)은 액정표시패널, 유기전계발광표시패널 및 전기영동표시패널 등과 같이 박막을 증착하는 방식으로 형성할 수 있는 것으로 구현된다. 그러나, 이하에서는 설명의 편의를 위해 표시패널(PNL)은 액정표시패널(PNL)을 일례로 한다. 액정표시패널(PNL)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드 또는 FFS(Fringe Field Switching) 등의 알려져 있는 모든 액정모드로 구현될 수 있다. 또한, 액정표시패널(PNL)은 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
액정표시패널(PNL)은 액정셀(Clc)을 사이에 두고 대향하는 상부 기판과 하부 기판 사이에 형성된 서브 픽셀들을 포함한다. 액정표시패널(PNL)의 상부 기판과 하부 기판의 내부 상층부에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널(PNL)의 상부 기판과 하부 기판의 외부면에는 편광판이 부착된다.
액정표시패널(PNL)의 하부 기판의 내부에는 수직 배선들(DL, VGL, COML)과 수평 배선들(Gi)이 형성된다. 수직 배선들(DL, VGL, COML)은 액정표시패널(PNL)의 수직 방향(y축 방향)을 따라 형성되고 수평 배선들(Gi)은 액정표시패널(PNL)의 수평 방향(x축 방향)을 따라 형성되며, 이들은 교차 위치하게 된다.
수직 배선들(DL, VGL, COML)은 수직 데이터배선(DL), 수직 스캔배선(VGL) 및 수직 공통전압배선(COML)을 포함하고, 수평 배선들(Gi)은 수평 스캔배선(Gi)을 포함한다. 한편, 수평 배선들(Gi)의 경우 수직 공통전압배선(COML)에 연결되는 수평 공통전압배선을 더 포함하나 이는 생략 도시한다.
수직 데이터배선(DL), 수직 스캔배선(VGL) 및 수직 공통전압배선(COML)은 수직 방향(y축 방향)으로 데이터신호, 스캔신호 및 공통전압을 전달한다. 수평 스캔배선(Gi)은 수직 스캔배선(VGL)에 의해 수직 방향(y축 방향)으로 전달된 스캔신호를 수평 방향(x축 방향)으로 방향을 바꾸어 전달한다.
액정표시패널(PNL)의 상부 기판의 내부에는 블랙매트릭스 및 컬러필터가 형성된다. 블랙매트릭스는 액정표시패널(PNL)의 구조에 따라 상부 기판의 외부에 형성되거나 이와 동일한 역할을 수행하는 구성물이 존재할 경우 생략되기도 한다. 그리고 컬러필터는 액정표시패널(PNL)의 구조에 따라 상부 기판의 내부에 형성되거나 하부 기판의 내부에 형성되기도 한다.
액정표시패널(PNL)은 서브 픽셀들에 의해 표시 영역(PIXEL ARRAY)이 정의됨과 더불어 비표시영역이 되는 베젤 영역(BZ)이 정의된다. 서브 픽셀들은 수직 데이터배선(Di)과 수평 스캔배선(Gi)의 교차 영역에 m * n의 매트릭스 형태로 형성된다. 하나의 서브 픽셀(PIX)에는 박막 트랜지스터(TFT), 액정셀(Clc), 스토리지 커패시터(Cst), 화소전극(1) 및 공통전극(2)이 포함된다. 박막 트랜지스터(TFT)는 수평 스캔배선(Gi)에 게이트전극이 연결되고 수직 데이터배선(Di)에 제1전극이 연결되며 화소전극(1)에 제2전극이 연결된다.
구동부(10, DIC)는 데이터구동부(SIC)와 스캔구동부(GIC)를 포함한다. 구동부(10)는 IC(Integrated Circuit)로 제작되어 연성회로기판 상에 COF(Chip on film) 형태로 실장된다. COF의 입력단은 PCB(Printed Circuit Board)에 접속되고, COF의 출력단은 액정표시패널(PNL)의 하부 기판에 접속된다. COF에서, 데이터구동부(SIC)에 연결된 배선들(도 3, 점선)과 스캔구동부(GIC)에 연결된 배선들(도 3, 실선)이 전기적으로 분리될 수 있도록 그 배선들 사이에는 절연층이 형성된다.
데이터구동부(SIC)는 타이밍 콘트롤러(12, TCON)의 제어 하에 입력 영상의 디지털 비디오 데이터들을 샘플링한 후에 래치(Latch)하여 병렬 데이터 체계의 데이터로 변환한다. 이때, 데이터구동부(SIC)는 디지털-아날로그 변환기(Digital to Analog converter, ADC)를 이용하여 디지털 비디오 데이터들을 아날로그 감마보상전압으로 변환하여 데이터 전압을 발생하고 그 데이터 전압을 수직 데이터배선(DL)에 공급한다. 스캔구동부(GIC)는 타이밍 콘트롤러(12)의 제어 하에 데이터 전압에 동기되는 스캔신호(게이트 펄스 또는 스캔펄스)를 제1수직 스캔배선부터 제n수직 스캔배선까지 순차적으로 공급한다.
한편, 제1실시예에서는 데이터구동부(SIC)와 스캔구동부(GIC)가 COF 형태로 실장된 것을 일례로 하였지만, 스캔구동부(GIC)는 게이트인패널(Gate In Panel; GIP) 공정에 의해 박막 형태로 형성될 수도 있다. 하지만, 구동부(10)가 액정표시패널(PNL)의 상단에 연결된 COF에 형성되고, 수직 스캔배선(VGL)을 거쳐 수평 스캔배선(Gi)에 스캔신호가 공급되도록 구성되면 다음과 같은 이점이 있다. 첫째, 스캔구동부(GIC)를 형성하기 위한 공간이 필요 없거나 실장하기 위한 별도의 연성회로기판이 필요 없다. 둘째, 스캔구동부(GIC)와 액정표시패널(PNL) 간의 전기적인 연결을 위한 배선 라우팅을 최소화할 수 있고 또한 베젤 영역(BZ)에 존재하는 배선의 개수를 최소화할 수 있다. 그 결과, 액정표시패널(PNL)의 베젤 영역(BZ)이 차지하는 공간(또는 폭)을 최소화하는 네로우 베젤(Narrow bezel)을 구현할 수 있게 된다.
이하, 액정표시패널에 포함된 픽셀 어레이에 대해 설명한다.
도 4는 픽셀 어레이의 제1예시도 이고, 도 5는 픽셀 어레이의 제2예시도이며, 도 6은 수직 스캔배선과 수평 스캔배선의 연결 관계의 예시도이다.
도 4에 도시된 바와 같이, 수직 방향에는 제1 내지 제7수직 스캔배선(VG1 ~ VG7), 제1 내지 제8수직 데이터배선(D1 ~ D8) 및 공통전압배선(VCOM)이 배선되고, 수평 방향에는 제1 내지 제3수평 스캔배선(G1 ~ G3)이 배선된다.
각 서브 픽셀(PIX1 ~ PIX16)은 하나의 수직 데이터배선 및 하나의 수직 스캔배선과 하나의 수평 스캔배선에 의해 정의된다. 그리고 되고, 각 서브 픽셀(PIX1 ~ PIX16)에 포함된 박막 트랜지스터(T1 ~ T16)는 각 서브 픽셀(PIX1 ~ PIX16)의 상측 교차점에 위치하는 수직 데이터배선 및 수평 스캔배선에 연결된다. 즉, 박막 트랜지스터(T1 ~ T16)는 모든 라인에 걸쳐 동일하게 상측(또는 하측)에 위치하도록 배치된다.
제1서브 픽셀(PIX1)과 제2서브 픽셀(PIX2) 사이 내지 제6서브 픽셀(PIX6)과 제7서브 픽셀(PIX7) 사이에 배선된 배선을 참조하면, 좌우로 이웃하는 서브 픽셀들 사이에는 하나의 수직 데이터배선 및 하나의 수직 스캔배선이 지나도록 배선된다. 하지만, 제7서브 픽셀(PIX7)과 제8서브 픽셀(PIX8) 사이에 배선된 배선을 참조하면, 좌우로 이웃하는 서브 픽셀들 사이에는 공통전압라인(VCOM)이 더 포함되도록 배선될 수도 있다. 제1서브 픽셀(PIX1)과 제9서브 픽셀(PIX9) 사이에 배선된 배선을 참조하면, 상하로 이웃하는 서브 픽셀들 사이에는 하나의 수평 스캔배선이 지나도록 배선된다.
앞서 설명된 배선 라우팅 방식 및 박막 트랜지스터의 배치 방식에 따르면, 제1서브 픽셀(PIX1)은 제1수직 데이터배선(D1) 및 제1수직 스캔배선(VG1)과 제1수평 스캔배선(G1)에 의해 정의된다. 그리고 제1서브 픽셀(PIX1)에 포함된 제1박막 트랜지스터(T1)는 제1수직 데이터배선(D1)과 제1수평 스캔배선(G1)에 연결된다. 그리고 제2 내지 제16서브 픽셀(PIX2 ~ PIX16) 또한 각각의 수직 방향과 수평 방향을 지나는 배선들에 의해 정의됨과 더불어 이들의 교차점에 위치하는 배선들에 연결된다.
도 5에 도시된 바와 같이, 수직 방향에는 제1 내지 제3수직 스캔배선(VG1 ~ VG3), 제1 내지 제5수직 데이터배선(D1 ~ D5) 및 공통전압배선(VCOM)이 배선되고, 수평 방향에는 제1 내지 제5수평 스캔배선(G1 ~ G5)이 배선된다.
각 서브 픽셀(PIX1 ~ PIX16)은 하나의 수직 데이터배선 및 하나의 수직 스캔배선과 하나의 수평 스캔배선에 의해 정의된다. 그리고 각 서브 픽셀(PIX1 ~ PIX16)에 포함된 박막 트랜지스터(T1 ~ T16)는 각 서브 픽셀(PIX1 ~ PIX16)의 상측과 하측 교차점에 위치하는 수직 데이터배선 및 수평 스캔배선에 연결된다. 즉, 박막 트랜지스터(T1 ~ T16)는 라인마다 상측과 하측으로 교번하여 위치하도록 배치된다.
제1서브 픽셀(PIX1)과 제2서브 픽셀(PIX2) 사이 내지 제6서브 픽셀(PIX6)과 제7서브 픽셀(PIX7) 사이에 배선된 배선을 참조하면, 좌우로 이웃하는 서브 픽셀들 사이에는 하나의 수직 데이터배선 또는 하나의 수직 스캔배선이 지나도록 배선된다. 하지만, 제7서브 픽셀(PIX7)과 제8서브 픽셀(PIX8) 사이에 배선된 배선을 참조하면, 좌우로 이웃하는 서브 픽셀들 사이에는 공통전압라인(VCOM)이 더 포함되도록 배선될 수도 있다. 제1서브 픽셀(PIX1)과 제9서브 픽셀(PIX9) 사이에 배선된 배선을 참조하면, 상하로 이웃하는 서브 픽셀들 사이에는 하나 또는 두 개의 수평 스캔배선이 지나도록 배선된다. 하나의 수평 스캔배선이 배선된 영역은 액정표시패널의 최상단 영역 또는 최하단 영역으로 정의될 수 있고 두 개의 수평 스캔배선이 배선된 영역은 액정표시패널의 최상단 또는 최하단의 내부 영역으로 정의될 수 있다.
앞서 설명된 배선 라우팅 방식 및 박막 트랜지스터의 배치 방식에 따르면, 제1서브 픽셀(PIX1)은 좌측에 배치된 제1수직 데이터배선(D1), 우측에 배치된 제1수직 스캔배선(VG1) 및 상측에 배치된 제1수평 스캔배선(G1)에 의해 정의된다. 그리고 제1서브 픽셀(PIX1)에 포함된 제1박막 트랜지스터(T1)는 좌측에 배치된 제1수직 데이터배선(D1)과 상측에 배치된 제1수평 스캔배선(G1)에 연결된다. 반면, 제1서브 픽셀(PIX1)과 이웃하는 제2서브 픽셀(PIX2)은 좌측에 배치된 제1수직 스캔배선(VG1), 우측에 배치된 제2수직 데이터배선(D2) 및 하측에 배치된 제2수평 스캔배선(G2)에 의해 정의된다. 그리고 제2서브 픽셀(PIX2)에 포함된 제2박막 트랜지스터(T2)는 좌측에 배치된 제1수직 데이터배선(D1)과 하측에 배치된 제2수평 스캔배선(G2)에 연결된다. 제3 내지 제8서브 픽셀(PIX3 ~ PIX8) 또한 각각의 수직 방향과 수평 방향을 지나는 배선들에 의해 정의됨과 더불어 이들의 교차점에 위치하는 배선들에 연결된다.
또한, 앞서 설명된 배선 라우팅 방식 및 박막 트랜지스터의 배치 방식에 따르면, 제9서브 픽셀(PIX9)은 좌측에 배치된 제1수직 데이터배선(D1), 우측에 배치된 제1수직 스캔배선(VG1) 및 상측에 배치된 제3수평 스캔배선(G3)에 의해 정의된다. 그리고 제9서브 픽셀(PIX9)에 포함된 제9박막 트랜지스터(T9)는 우측에 배치된 제2수직 데이터배선(D2)과 상측에 배치된 제3수평 스캔배선(G3)에 연결된다. 반면, 제9서브 픽셀(PIX9)과 이웃하는 제10서브 픽셀(PIX10)은 좌측에 배치된 제1수직 스캔배선(VG1), 우측에 배치된 제2수직 데이터배선(D2) 및 하측에 배치된 제4수평 스캔배선(G4)에 의해 정의된다. 그리고 제10서브 픽셀(PIX10)에 포함된 제10박막 트랜지스터(T10)는 우측에 배치된 제2수직 데이터배선(D2)과 하측에 배치된 제4수평 스캔배선(G4)에 연결된다. 제11 내지 제16서브 픽셀(PIX11 ~ PIX16) 또한 각각의 수직 방향과 수평 방향을 지나는 배선들에 의해 정의됨과 더불어 이들의 교차점에 위치하는 배선들에 연결된다.
제1실시예에서는 수직 데이터배선(D1 ~ D8), 수직 스캔배선(VG1 ~ VG7) 및 수직 공통전압배선(VCOM)을 포함하는 수직 배선들과, 수평 스캔배선(G1 ~ G5)을 포함하는 수평 배선들의 배치 관계를 도 4 및 도 5에 도시된 픽셀 어레이에 한하여 설명하였다. 하지만, 수직 배선들과 수평 배선들의 배치 관계는 픽셀 어레이를 구성하는 서브 픽셀의 구조에 따라 다양하게 설계 변경될 수 있는바 이에 한정되지 않는다.
한편, 수직 스캔배선과 수평 스캔배선을 이용한 구조는 종래 스캔배선의 구조 대비 저항이 높아질 우려가 있다. 이를 고려하여, RC(R은 저항-Resistance, C는 용량-Capacitance) 딜레이를 줄이고 데이터 전압의 충전 손실을 보상하기 위하여 수직 스캐배선과 수평 스캔배선이 연결되는 위치는 도 6과 같은 형태가 될 수 있다. 도 6에서 도트 표시가 된 부분은 수직 스캔배선과 수평 스캔배선을 전기적으로 연결하는 콘택홀(Contact hole)을 의미한다.
구체적으로, 액정표시패널(PNL)의 좌측에 위치하는 수직 스캔배선들(VG1, VG3,...VGn-1)은 기수 번째 수평 스캔배선들(G1, G3,...Gn-1)에 연결되고, 액정표시패널(PNL)의 우측에 위치하는 수직 게이트라인들(VG2, VG4,...VGn)은 우수 번째 수평 스캔배선들(G2, G4,...Gn)에 연결된다. 수직 스캔배선들(VG1, VG2,...VGn)과 수평 스캔배선들(G1, G2,...Gn)을 연결하는 콘택홀은 구동부로부터 멀어질수록 액정표시패널(PNL)의 중앙에 가깝게 위치시킬 수 있다. 따라서, 수직 스캔배선들(VG1, VG2,...VGn)과 수평 스캔배선들(G1, G2,...Gn)을 전기적으로 연결하는 콘택홀을 가상의 선으로 연결하면 V자 형상을 가질 수 있다.
이하, 서브 픽셀의 평면 구조와 단면 구조를 참조하여 설명한다.
도 7은 본 발명의 제1실시예에 따라 서브 픽셀을 나타낸 평면도이고, 도 8은 도 7에 도시된 A1-A2 영역을 나타낸 단면도이며, 도 9는 도 7에 도시된 B1-B2 영역을 나타낸 단면도이다.
도 7에 도시된 바와 같이, 제1n-1서브 픽셀(PIXn-1) 및 제n서브 픽셀(PIXn)은 도 4에 도시된 픽셀 어레이를 기반으로 형성된 구조를 나타낸다. 이에 따르면, 제1n-1서브 픽셀(PIXn-1)은 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 및 제n수평 스캔배선(Gn)에 의해 정의된다. 그리고 제n서브 픽셀(PIXn)은 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn) 및 제n수평 스캔배선(Gn)에 의해 정의된다. 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 그리고 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn)은 각기 쌍을 이루며 배선될 수 있다.
제1n-1서브 픽셀(PIXn-1) 및 제n서브 픽셀(PIXn) 간의 수직 영역을 구분하는 수직 공간 내에는 제n수직 데이터배선(Dn)과 제n수직 스캔배선(VGn)이 위치한다. 제1n-1서브 픽셀(PIXn-1) 또는 제n서브 픽셀(PIXn)과 다음 라인에 존재하는 서브 픽셀 간의 수직 영역을 구분하는 수평 공간 내에는 제n수평 스캔배선(Gn)이 위치한다. 제n수직 데이터배선(Dn)과 제n수평 스캔배선(Gn)은 제1n-1서브 픽셀(PIXn-1) 및 제n서브 픽셀(PIXn) 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 콘택홀(CH)에 의해 전기적으로 연결된다. 제1n-1서브 픽셀(PIXn-1) 및 제n서브 픽셀(PIXn)에 포함된 박막 트랜지스터(TFT)는 다양한 방식으로 형성될 수 있으므로 앞서 설명된 전기적인 연결 관계로 대신하고 이에 대한 구조적인 설명은 생략한다.
한편, 앞서 설명된 바와 같이 수직 스캔배선을 형성할 때, 화소전극과 수직 스캔배선 간의 신호 간섭이 발생하면 화소전극과 수직 스캔배선 간에 기생 용량이 형성된다. 화소전극과 수직 스캔배선 간에 기생 용량이 형성되면 다른 영역 대비 수직 공간 영역이 어두워지는 수직 방향 딤(dim)이 발생하게 된다.
본 발명의 제1실시예는 수직 방향 딤을 제거 또는 개선하기 위해 수직 스캔배선이 형성된 수직 공간에 화소전극과 수직 스캔배선 간의 신호 간섭을 차폐하는 차폐전극을 형성하는데 이는 다음과 같다.
[A1-A2 영역의 단면 구조]
도 7 및 도 8에 도시된 바와 같이, 하부 기판(110) 상에는 제1절연막(111)이 형성된다. 제1절연막(111)은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx) 등으로 선택된다. 제1절연막(111) 상에는 수직 공간 내에 위치하는 수평 스캔배선(113)이 형성된다. 수평 스캔배선(113)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 수평 스캔배선(113)은 도 7의 "Gn"에 대응된다.
수평 스캔배선(113) 상에는 제2절연막(115)이 형성된다. 제2절연막(113)은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx) 등으로 선택된다. 제2절연막(113)은 수직 공간 내에 위치하는 수평 스캔배선(113)의 일부를 노출하는 콘택홀(CH)이 형성된다.
제2절연막(113) 상에는 수직 공간 내에 위치하는 수직 스캔배선(119)이 형성된다. 수직 스캔배선(119)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 수직 스캔배선(119)은 수직 공간 내에 위치하는 콘택홀(CH)을 통해 하부에 형성된 수평 스캔배선(113)과 전기적으로 연결된다. 수직 스캔배선(119)은 도 7의 "VGn"에 대응된다.
수직 스캔배선(119) 상에는 제3절연막(120)이 형성된다. 제3절연막(120)은 폴리 아크릴 등과 같이 표면을 평탄하게 할 수 있는 유기막, 무기막 또는 유무기 복합막 중 하나로 선택된다. 제3절연막(120) 상에는 투명전극(122)이 형성된다. 투명전극(122)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), ZnO(Zinc Oxide), IGZO(Indium Gallium Zinc Oxide)나 그라핀(graphene) 등과 같은 투명도전막으로 선택된다. 투명전극(122)은 공통전극 및 차폐전극 역할을 한다. 즉, 투명전극(122)은 차폐전극과 일체형으로 이루어진 공통전극이다. 따라서, 투명전극(122)에는 공통전압이 공급된다. 투명전극(122) 상에는 제4절연막(124)이 형성된다. 제4절연막(124)은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx) 등으로 선택된다.
[B1-B2 영역의 단면 구조]
도 7 및 도 9에 도시된 바와 같이, 하부 기판(110) 상에는 제1절연막(111)이 형성된다. 제1절연막(111) 상에는 수직 공간 내에 위치하는 수직 데이터배선(112)이 형성된다. 수직 데이터배선(112) 상에는 제2절연막(115)이 형성된다. 제2절연막(115) 상에는 수직 공간 내에 위치하는 수직 스캔배선(119)이 형성된다. 수직 스캔배선(119) 상에는 제3절연막(120)이 형성된다. 제3절연막(120) 상에는 투명전극(122)이 형성된다. 투명전극(122)은 제3절연막(120)의 전면에 형성된다. 투명전극(122)은 공통전극 및 차폐전극 역할을 한다. 투명전극(122) 상에는 제4절연막(124)이 형성된다. 제4절연막(124) 상에는 화소전극(126)이 형성된다.
화소전극(126)은 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 위치한다. 화소전극(126)은 도 7과 같이 투과영역 내에서 부등호(<) 형상을 갖도록 다수로 분할되어 위치할 수 있다. 이 경우, 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 그리고 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn) 또한 부등호(<) 형상을 갖도록 배선된다. 그러나, 이는 하나의 예시일 뿐 이들의 형상은 이에 한정되지 않는다. 한편, "130"은 상부 기판 상에 형성된 블랙매트릭스를 나타낸 것으로서, 수직 공간의 폭은 블랙매트릭스(130)의 수직 방향의 폭에 대응될 수 있음을 참조한다.
이하, 비교예와 제1실시예의 도면을 참조하여 화소전극과 수직 스캔배선 간의 신호 간섭에 대해 설명한다.
도 10은 비교예와 제1실시예를 비교 설명하기 위한 단면도이다.
도 10의 (a)에 도시된 비교예는 하부 기판(1110) 상에 투명전극(122)이 형성되는 점과 수직 스캔배선(119)과 화소전극(126) 사이에 차폐전극이 존재하지 않는 점을 제외하고 도 10의 (b)에 도시된 제1실시예와 유사한 구조를 갖는다.
비교예(a)는 수직 스캔배선(119)과 화소전극(126) 사이에 차폐전극이 존재하지 않는다. 이 구조의 경우, 액정표시패널이 구동을 하게 되면 수직 스캔배선(119)과 화소전극(126) 간의 신호 간섭에 의해 기생 커패시터(Cg)가 형성된다. 기 설명한 바와 같이 화소전극(126)과 수직 스캔배선(119) 간에 기생 용량이 형성되면 다른 영역 대비 수직 공간 영역이 어두워지는 수직 방향 딤(dim)이 발생하게 된다.
반면, 제1실시예(b)는 수직 스캔배선(119)과 화소전극(126) 사이에 차폐전극 역할을 하는 투명전극(122)이 형성된다. 이 구조의 경우, 액정표시패널이 구동을 하게 되면 투명전극(122)에 인가된 공통전압에 의해 화소전극(126)과 수직 스캔배선(119) 간의 신호 간섭이 차폐되므로 기생 커패시터(Cg)가 미형성되거나 기생 용량의 발생이 억제된다. 따라서, 제1실시예(b)는 화소전극(126)과 수직 스캔배선(119) 간에 기생 용량이 미형성되거나 방지되므로 수직 방향 딤(dim)의 발생을 개선 또는 방지할 수 있게 된다. 한편, 제1실시예(b)와 같은 구조를 이용하면 수직 스캔배선(119)과 화소전극(126) 간의 신호 간섭이 차폐되므로 스캔신호를 중첩하여 공급하는 구동 방식을 채택할 수 있는 이점을 도모할 수 있다.
한편, 액정표시패널의 적층 구조는 앞서 설명된 구조에 한정되지 않고 다양한 바, 이하 본 발명에 대한 실시예들을 서브 픽셀의 단면 구조별로 구분하여 설명한다.
<제2실시예>
도 11은 본 발명의 제2실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도이다.
도 7 및 도 11에 도시된 바와 같이, 하부 기판(110) 상에는 제1절연막(111)이 형성된다. 제1절연막(111) 상에는 수직 공간 내에 위치하는 수직 데이터배선(112)이 형성된다. 수직 데이터배선(112) 상에는 제2절연막(115)이 형성된다. 제2절연막(115) 상에는 수직 공간 내에 위치하는 수직 스캔배선(119)이 형성된다. 수직 스캔배선(119) 상에는 제3절연막(120)이 형성된다. 제3절연막(120) 상에는 제1투명전극(122a)과 제2투명전극(122b)이 분리되어 형성된다. 제1투명전극(122a)은 서브 픽셀들의 영역 내에 구분되어 위치하도록 형성되며, 이는 공통전극이 된다. 제2투명전극(122b)은 수직 공간 내에 위치하도록 형성되며, 이는 차폐전극이 된다. 차폐전극이 되는 제2투명전극(122b)은 그라운드전압 또는 양의전압과 음의전압 사이의 전압을 공급하는 배선에 연결된다. 제1 및 제2투명전극(122a,122b) 상에는 제4절연막(124)이 형성된다. 제4절연막(124) 상에는 화소전극(126)이 형성된다.
화소전극(126)은 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 위치한다. 화소전극(126)은 도 7과 같이 투과영역 내에서 부등호(<) 형상을 갖도록 다수로 분할되어 위치할 수 있다. 이 경우, 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 그리고 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn) 또한 부등호(<) 형상을 갖도록 배선된다. 그러나, 이는 하나의 예시일 뿐 이들의 형상은 이에 한정되지 않는다. 한편, "130"은 상부 기판 상에 형성된 블랙매트릭스를 나타낸 것으로서, 수직 공간의 폭은 블랙매트릭스(130)의 수직 방향의 폭에 대응될 수 있음을 참조한다.
한편, 제2실시예에서 공통전극이 되는 제1투명전극(122a)과 차폐전극이 되는 제2투명전극(122b)은 전기적으로 분리되어 형성된다. 공통전극에 공급되는 공통전압은 액정표시패널의 구동방식(예컨대 라인 인버전 방식)에 따라 양의전압과 음의전압으로 스윙을 할 수 있다. 이 경우, 차폐전극과 공통전극이 제1실시예와 같이 일체형으로 형성되면 차폐 능력을 수행할 수 없게 된다. 따라서, 제2실시예는 라인 인버전 방식과 같이 공통전압이 스윙하는 구조에 적용할 수 있다.
<제3실시예>
도 12는 본 발명의 제3실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도이다.
도 7 및 도 12에 도시된 바와 같이, 하부 기판(110) 상에는 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 공통전극이 되는 투명전극(122)이 형성된다. 투명전극(122) 상에는 제1절연막(111)이 형성된다. 제1절연막(111) 상에는 수직 공간 내에 위치하는 수직 데이터배선(112)이 형성된다. 수직 데이터배선(112) 상에는 제2절연막(115)이 형성된다. 제2절연막(115) 상에는 수직 공간 내에 위치하는 수직 스캔배선(119)이 형성된다. 수직 스캔배선(119) 상에는 제3절연막(120)이 형성된다. 제3절연막(120) 상에는 수직 공간 내에 위치하는 차폐전극(125)이 형성된다. 차폐전극(125)은 공통전압, 그라운드전압 또는 양의전압과 음의전압 사이의 전압을 공급하는 배선에 연결된다. 차폐전극(125) 상에는 제4절연막(124)이 형성된다. 제4절연막(124) 상에는 화소전극(126)이 형성된다.
화소전극(126)은 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 위치한다. 화소전극(126)은 도 7과 같이 투과영역 내에서 부등호(<) 형상을 갖도록 다수로 분할되어 위치할 수 있다. 이 경우, 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 그리고 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn) 또한 부등호(<) 형상을 갖도록 배선된다. 그러나, 이는 하나의 예시일 뿐 이들의 형상은 이에 한정되지 않는다. 한편, "130"은 상부 기판 상에 형성된 블랙매트릭스를 나타낸 것으로서, 수직 공간의 폭은 블랙매트릭스(130)의 수직 방향의 폭에 대응될 수 있음을 참조한다.
한편, 제3실시예에서 공통전극이 되는 투명전극(122)과 차폐전극(125)은 서로 다른 층에 분리되어 형성된다. 이 구조는 도 10의 (a)에 도시된 비교예에 차폐전극(125)을 적용한 것이다.
<제4실시예>
도 13은 본 발명의 제4실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도이다.
도 7 및 도 13에 도시된 바와 같이, 하부 기판(110) 상에는 제1절연막(111)이 형성된다. 제1절연막(111) 상에는 수직 공간 내에 위치하는 수직 데이터배선(112)이 형성된다. 수직 데이터배선(112) 상에는 제2절연막(115)이 형성된다. 제2절연막(115) 상에는 수직 공간 내에 위치하는 수직 스캔배선(119)이 형성된다. 수직 스캔배선(119) 상에는 제3절연막(120)이 형성된다. 제3절연막(120) 상에는 공통전극이 되는 투명전극(122)이 서브 픽셀들의 영역 내에 구분되어 위치하도록 형성된다. 투명전극(122) 상에는 제4절연막(124)이 형성된다. 제4절연막(124) 상에는 수직 공간 내에 위치하는 차폐전극(125)이 형성된다. 차폐전극(125)은 공통전압, 그라운드전압 또는 양의전압과 음의전압 사이의 전압을 공급하는 배선에 연결된다. 제4절연막(124) 상에는 화소전극(126)이 형성된다.
화소전극(126)은 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 위치한다. 화소전극(126)은 도 7과 같이 투과영역 내에서 부등호(<) 형상을 갖도록 다수로 분할되어 위치할 수 있다. 이 경우, 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 그리고 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn) 또한 부등호(<) 형상을 갖도록 배선된다. 그러나, 이는 하나의 예시일 뿐 이들의 형상은 이에 한정되지 않는다. 한편, "130"은 상부 기판 상에 형성된 블랙매트릭스를 나타낸 것으로서, 수직 공간의 폭은 블랙매트릭스(130)의 수직 방향의 폭에 대응될 수 있음을 참조한다.
한편, 제4실시예에서 차폐전극(125)과 화소전극(126)은 동일한 투명도전막으로 형성하고 패터닝하여 두 전극을 분리 형성할 할 수 있으므로 추가 공정을 들이지 않고도 수직 스캔배선과 화소전극 간의 신호 간섭을 차폐할 수 있다.
<제5실시예>
도 14는 본 발명의 제5실시예에 따라 도 7에 도시된 B1-B2 영역을 나타낸 단면도이다.
도 7 및 도 14에 도시된 바와 같이, 하부 기판(110) 상에는 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 공통전극이 되는 투명전극(122)이 형성된다. 투명전극(122) 상에는 제1절연막(111)이 형성된다. 제1절연막(111) 상에는 수직 공간 내에 위치하는 수직 데이터배선(112)이 형성된다. 수직 데이터배선(112) 상에는 제2절연막(115)이 형성된다. 제2절연막(115) 상에는 수직 공간 내에 위치하는 수직 스캔배선(119)이 형성된다. 수직 스캔배선(119) 상에는 제3절연막(120)이 형성된다. 제3절연막(120) 상에는 제4절연막(124)이 형성된다. 제4절연막(124) 상에는 수직 공간 내에 위치하는 차폐전극(125)이 형성된다. 차폐전극(125)은 공통전압, 그라운드전압 또는 양의전압과 음의전압 사이의 전압을 공급하는 배선에 연결된다. 제4절연막(124) 상에는 화소전극(126)이 형성된다.
화소전극(126)은 제n-1 및 제n서브 픽셀들(PIXn-1, PIXn)의 영역 내에 구분되어 위치한다. 화소전극(126)은 도 7과 같이 투과영역 내에서 부등호(<) 형상을 갖도록 다수로 분할되어 위치할 수 있다. 이 경우, 제n-1수직 데이터배선(Dn-1), 제n-1수직 스캔배선(VGn-1) 그리고 제n수직 데이터배선(Dn), 제n수직 스캔배선(VGn) 또한 부등호(<) 형상을 갖도록 배선된다. 그러나, 이는 하나의 예시일 뿐 이들의 형상은 이에 한정되지 않는다. 한편, "130"은 상부 기판 상에 형성된 블랙매트릭스를 나타낸 것으로서, 수직 공간의 폭은 블랙매트릭스(130)의 수직 방향의 폭에 대응될 수 있음을 참조한다.
한편, 제5실시예에서 공통전극이 되는 투명전극(122)과 차폐전극(125)은 서로 다른 층에 분리되어 형성된다. 이 구조는 도 10의 (a)에 도시된 비교예에 차폐전극(125)을 적용한 것으로서, 차폐전극(125)과 화소전극(126)을 동일한 투명도전막으로 형성하고 패터닝하여 두 전극을 분리 형성할 할 수 있으므로 제3실시예 대비 공정의 편의를 제공할 수 있다.
이상 본 발명은 수직 스캔배선을 갖는 액정표시패널 제작시 수직 스캔배선과 화소전극 간의 신호 간섭에 따른 수직 방향 딤(dim)의 발생을 개선 또는 제거하면서 네로우 베젤(Narrow bezel)을 구현할 수 있는 효과가 있다. 또한, 본 발명은 수직 스캔배선을 갖는 다양한 구조의 액정표시패널에 적용 가능한 효과 있다. 또한, 본 발명은 스캔신호를 중첩하여 공급하더라도 수직 스캔배선과 화소전극 간의 차폐 능력을 유지할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
PNL: 표시패널 10, DIC: 구동부
12, TCON: 타이밍 콘트롤러 14, SYSTEM: 호스트 시스템
110: 하부 기판 111: 제1절연막
112: 수직 데이터배선 113: 수평 스캔배선
119: 수직 스캔배선 120: 제3절연막
122: 투명전극 125: 차폐전극
124: 제4절연막 126: 화소전극

Claims (11)

  1. 수직 배선들과 수평 배선들이 형성된 표시패널;
    상기 표시패널에 형성되고 화소전극 및 공통전극을 포함하는 서브 픽셀들; 및
    상기 수직 배선들 및 상기 수평배선들을 통해 상기 서브 픽셀들에 데이터신호와 스캔신호를 공급하는 구동부를 포함하며,
    상기 수직 배선들은 상기 데이터신호가 공급되는 수직 데이터배선 및 상기 스캔신호가 공급되는 수직 스캔배선을 포함하고,
    상기 수평 배선들은 상기 수직 스캔배선에 연결되며 상기 스캔신호를 수평방향으로 전달하는 수평 스캔배선을 포함하되,
    상기 표시패널은 상기 화소전극과 상기 수직 스캔배선 간의 신호 간섭을 차폐하도록 상기 수직 스캔배선이 형성된 영역에 대응하여 위치하는 차폐전극을 포함하고,
    상기 수직 스캔배선은 상기 수직 데이터배선을 덮는 층 상에 위치하고,
    상기 차폐전극은 공통전압, 그라운드전압 또는 양의전압과 음의전압 사이의 전압을 공급하는 배선에 연결되고,
    상기 차폐전극은 상기 수직 스캔배선의 폭보다 넓은 폭을 갖는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 차폐전극은
    상기 수평 스캔배선과 상기 화소전극 사이에 마련된 층 상에 위치하는 것을 특징으로 하는 표시장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 표시패널은
    하부 기판과,
    상기 하부 기판 상에 형성된 제1절연막과,
    상기 제1절연막 상에 형성되고 상기 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 상기 수직 데이터배선과,
    상기 수직 데이터배선 상에 형성된 제2절연막과,
    상기 제2절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 수직 스캔배선과,
    상기 수직 스캔배선 상에 형성된 제3절연막과,
    상기 제3절연막의 전면에 형성되고 상기 차폐전극과 일체형으로 이루어진 공통전극과,
    상기 공통전극 상에 형성된 제4절연막과,
    상기 제4절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함하는 표시장치.
  6. 제1항에 있어서,
    상기 표시패널은
    하부 기판과,
    상기 하부 기판 상에 형성된 제1절연막과,
    상기 제1절연막 상에 형성되고 상기 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 상기 수직 데이터배선과,
    상기 수직 데이터배선 상에 형성된 제2절연막과,
    상기 제2절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 수직 스캔배선과,
    상기 수직 스캔배선 상에 형성된 제3절연막과,
    상기 제3절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 차폐전극과,
    상기 제3절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과,
    상기 차폐전극 및 상기 공통전극 상에 형성된 제4절연막과,
    상기 제4절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함하는 표시장치.
  7. 제1항에 있어서,
    상기 표시패널은
    하부 기판과,
    상기 하부 기판 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과,
    상기 공통전극 상에 형성된 제1절연막과,
    상기 제1절연막 상에 형성되고 상기 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 상기 수직 데이터배선과,
    상기 수직 데이터배선 상에 형성된 제2절연막과,
    상기 제2절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 수직 스캔배선과,
    상기 수직 스캔배선 상에 형성된 제3절연막과,
    상기 제3절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 차폐전극과,
    상기 차폐전극 상에 형성된 제4절연막과,
    상기 제4절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함하는 표시장치.
  8. 제1항에 있어서,
    상기 표시패널은
    하부 기판과,
    상기 하부 기판 상에 형성된 제1절연막과,
    상기 제1절연막 상에 형성되고 상기 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 상기 수직 데이터배선과,
    상기 수직 데이터배선 상에 형성된 제2절연막과,
    상기 제2절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 수직 스캔배선과,
    상기 수직 스캔배선 상에 형성된 제3절연막과,
    상기 제3절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과,
    상기 공통전극 상에 형성된 제4절연막과,
    상기 제4절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 차폐전극과,
    상기 제4절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함하는 표시장치.
  9. 제1항에 있어서,
    상기 표시패널은
    하부 기판과,
    상기 하부 기판 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 공통전극과,
    상기 공통전극 상에 형성된 제1절연막과,
    상기 제1절연막 상에 형성되고 상기 서브 픽셀들 간의 수직 영역을 구분하는 수직 공간 내에 위치하는 상기 수직 데이터배선과,
    상기 수직 데이터배선 상에 형성된 제2절연막과,
    상기 제2절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 수직 스캔배선과,
    상기 수직 스캔배선 상에 형성된 제3절연막과,
    상기 제3절연막 상에 형성된 제4절연막과,
    상기 제4절연막 상에 형성되고 상기 수직 공간 내에 위치하는 상기 차폐전극과,
    상기 제4절연막 상에 형성되고 상기 서브 픽셀들의 영역 내에 구분되어 위치하는 화소전극을 포함하는 표시장치.
  10. 제1항에 있어서,
    상기 표시패널은
    상기 수직 스캔배선과 상기 수평 스캔배선을 전기적으로 연결하는 콘택홀을 포함하고,
    상기 콘택홀을 가상의 선으로 연결하면 V자 형상을 갖는 것을 특징으로 하는 표시장치
  11. 제1항에 있어서,
    상기 차폐전극은
    상기 표시패널에 포함된 블랙매트릭스에 대응하는 폭을 갖는 것을 특징으로 하는 표시장치.
KR1020130072928A 2013-06-25 2013-06-25 표시장치 KR102033619B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130072928A KR102033619B1 (ko) 2013-06-25 2013-06-25 표시장치
CN201410261636.1A CN104252068B (zh) 2013-06-25 2014-06-12 显示装置
US14/310,581 US9697786B2 (en) 2013-06-25 2014-06-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130072928A KR102033619B1 (ko) 2013-06-25 2013-06-25 표시장치

Publications (2)

Publication Number Publication Date
KR20150000926A KR20150000926A (ko) 2015-01-06
KR102033619B1 true KR102033619B1 (ko) 2019-10-18

Family

ID=52110467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072928A KR102033619B1 (ko) 2013-06-25 2013-06-25 표시장치

Country Status (3)

Country Link
US (1) US9697786B2 (ko)
KR (1) KR102033619B1 (ko)
CN (1) CN104252068B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11740519B2 (en) 2020-01-07 2023-08-29 Samsung Display Co., Ltd. Display device

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101325325B1 (ko) * 2012-11-30 2013-11-08 엘지디스플레이 주식회사 액정표시장치와 그 제조 방법
KR102034112B1 (ko) * 2013-06-19 2019-10-21 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
WO2015092944A1 (ja) * 2013-12-19 2015-06-25 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
CN103744239A (zh) * 2013-12-26 2014-04-23 深圳市华星光电技术有限公司 一种内嵌式触控阵列基板结构
KR102228269B1 (ko) 2014-07-09 2021-03-17 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP2016071083A (ja) * 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置及び駆動回路
CN104503633B (zh) * 2015-01-26 2018-07-06 京东方科技集团股份有限公司 一种内嵌式触摸屏、其驱动方法及显示装置
CN104656324A (zh) * 2015-03-17 2015-05-27 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN104793416B (zh) * 2015-04-14 2018-02-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN105068340B (zh) 2015-09-21 2018-11-06 京东方科技集团股份有限公司 阵列基板、显示装置及其制作方法
CN105185791A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102587647B1 (ko) * 2016-05-04 2023-10-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
TWI579825B (zh) * 2016-08-29 2017-04-21 友達光電股份有限公司 顯示面板及其驅動方法
JP6743594B2 (ja) * 2016-09-01 2020-08-19 凸版印刷株式会社 表示装置及び表示方法
KR102553139B1 (ko) * 2016-10-24 2023-07-10 엘지디스플레이 주식회사 표시장치
KR20180074905A (ko) 2016-12-23 2018-07-04 엘지디스플레이 주식회사 협 베젤 표시장치
US10950679B1 (en) * 2017-09-07 2021-03-16 Apple Inc. Display having vertically driven gate and data paths
US10718982B2 (en) * 2018-03-29 2020-07-21 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display devices
CN110085134B (zh) * 2018-04-18 2021-08-27 友达光电股份有限公司 显示装置
CN108873500A (zh) * 2018-06-01 2018-11-23 深圳市华星光电技术有限公司 液晶显示面板结构
CN109343286A (zh) * 2018-11-21 2019-02-15 武汉华星光电技术有限公司 一种液晶显示面板
CN111384082B (zh) * 2018-12-27 2023-01-10 武汉华星光电半导体显示技术有限公司 Oled显示面板
JP7261595B2 (ja) * 2019-01-31 2023-04-20 トライベイル テクノロジーズ， エルエルシー 表示装置
KR20210075441A (ko) 2019-12-13 2021-06-23 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR102651717B1 (ko) * 2020-01-07 2024-03-27 삼성디스플레이 주식회사 표시 장치
CN111258141A (zh) * 2020-03-06 2020-06-09 Tcl华星光电技术有限公司 显示面板、显示装置
KR20210145892A (ko) * 2020-05-25 2021-12-03 삼성디스플레이 주식회사 표시 장치
CN112255852A (zh) * 2020-10-23 2021-01-22 深圳市华星光电半导体显示技术有限公司 显示装置及发光面板
CN112365831B (zh) 2020-12-02 2022-04-08 深圳市华星光电半导体显示技术有限公司 显示面板
CN112764284A (zh) * 2021-02-07 2021-05-07 Tcl华星光电技术有限公司 阵列基板及显示面板
CN113362750B (zh) * 2021-05-31 2022-04-01 长沙惠科光电有限公司 阵列基板、显示设备及阵列基板驱动方法
CN113985668A (zh) * 2021-10-25 2022-01-28 Tcl华星光电技术有限公司 像素电路以及其制造方法
CN114171574B (zh) * 2021-12-08 2023-05-09 武汉华星光电半导体显示技术有限公司 显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066967A1 (en) * 2008-09-18 2010-03-18 Toshiba Mobile Display Co., Ltd. Liquid crystal display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654834B1 (ko) * 2009-11-05 2016-09-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20110298785A1 (en) * 2010-06-02 2011-12-08 Apple Inc. Gate shielding for liquid crystal displays
JP5853419B2 (ja) * 2010-10-25 2016-02-09 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置用基板
KR102004710B1 (ko) * 2011-11-04 2019-07-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103137616B (zh) * 2011-11-25 2017-04-26 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
CN103163671B (zh) * 2011-12-14 2016-04-20 上海天马微电子有限公司 显示面板及其形成方法、液晶显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066967A1 (en) * 2008-09-18 2010-03-18 Toshiba Mobile Display Co., Ltd. Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11740519B2 (en) 2020-01-07 2023-08-29 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US9697786B2 (en) 2017-07-04
US20140375534A1 (en) 2014-12-25
CN104252068B (zh) 2017-05-03
KR20150000926A (ko) 2015-01-06
CN104252068A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
KR102033619B1 (ko) 표시장치
KR101325325B1 (ko) 액정표시장치와 그 제조 방법
KR101358334B1 (ko) 액정 표시 장치 및 그 구동 방법
CN107342035B (zh) 显示面板
KR101906248B1 (ko) 액정 디스플레이 장치
KR102020938B1 (ko) 액정표시장치
KR101471550B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
JP4937333B2 (ja) 液晶表示装置およびその製造方法
US20060203172A1 (en) Liquid crystal display apparatus and method
KR20140080670A (ko) 액정 디스플레이 장치
KR102412456B1 (ko) 표시장치
KR101966865B1 (ko) 액정표시장치와 이의 제조방법
US10871691B2 (en) Display device
KR101944363B1 (ko) 액정 디스플레이 장치
US20220004044A1 (en) Active matrix substrate and display panel
KR102175279B1 (ko) 액정표시장치
CN113284413A (zh) 显示设备
KR102075355B1 (ko) 액정표시장치
US11620961B2 (en) Display apparatus comprising bump
KR20120002048A (ko) 액정표시장치와 이의 제조방법
KR102231043B1 (ko) 액정표시장치
KR102524416B1 (ko) 표시장치
KR20070028142A (ko) 액정 표시 장치
KR20080022876A (ko) 액정 표시 장치 및 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right