KR102228269B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102228269B1
KR102228269B1 KR1020140086313A KR20140086313A KR102228269B1 KR 102228269 B1 KR102228269 B1 KR 102228269B1 KR 1020140086313 A KR1020140086313 A KR 1020140086313A KR 20140086313 A KR20140086313 A KR 20140086313A KR 102228269 B1 KR102228269 B1 KR 102228269B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode
layer
switching element
light blocking
Prior art date
Application number
KR1020140086313A
Other languages
English (en)
Other versions
KR20160006894A (ko
Inventor
김형준
임완순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140086313A priority Critical patent/KR102228269B1/ko
Priority to US14/538,213 priority patent/US9881974B2/en
Publication of KR20160006894A publication Critical patent/KR20160006894A/ko
Priority to US15/866,103 priority patent/US10211262B2/en
Priority to US16/234,645 priority patent/US10608052B2/en
Application granted granted Critical
Publication of KR102228269B1 publication Critical patent/KR102228269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Abstract

표시 기판은 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자 상에 배치되는 유기막, 상기 유기막 상에 배치되며, 상기 데이터 라인과 중첩하는 차폐 전극, 상기 차폐 전극과 동일한 층에 배치되는 화소 전극, 상기 차폐 전극 상에 배치되며, 상기 화소 전극의 코너에 인접하게 배치되는 차광 패턴을 포함한다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 빛샘 현상을 줄일 수 있는 표시 기판 및 상기 표시 기판의 제조 방법에 관한 것이다.
액정 표시 패널은, 매트릭스 형태로 배열되는 복수의 화소 전극들을 포함하는 어레이 기판, 상기 어레이 기판에 마주하는 대향 기판 및 상기 어레이 기판과 대향 기판의 사이에 배치되는 액정층을 포함한다. 상기 액정 표시 패널을 구동하기 위한 신호 구동부는 상기 화소 전극들에 소정의 전압을 인가할 수 있다. 상기 전압에 의해 형성된 전계는 상기 액정층에 포함된 액정들의 배향을 조절할 수 있다.
상기 액정 표시 패널은 상기 어레이 기판 또는 대향 기판에 배치되는 복수의 컬러필터를 포함한다. 예를 들어, 상기 컬러필터는 적색, 녹색 및 청색 필터들을 포함할 수 있다. 상기 화소 전극들은 상기 컬러필터에 중첩하여, 상기 액정들의 배향에 따라 백라이트 광을 적색광, 녹색광 및 청색광으로 투과시킬 수 있다. 상기 컬러필터에 중첩하지 않는 화소 영역은 백색광을 투과시킬 수 있다.
그러나, 상기 적색, 녹색, 청색 및 백색 필터들이 모두 인접하는 코너 부분에서 빛샘 현상이 발생될 수 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 코너 부분에서의 빛샘을 방지할 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자 상에 배치되는 유기막, 상기 유기막 상에 배치되며, 상기 데이터 라인과 중첩하는 차폐 전극, 상기 차폐 전극과 동일한 층에 배치되는 화소 전극, 상기 차폐 전극 상에 배치되며, 상기 화소 전극의 코너에 인접하게 배치되는 차광 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 차광 패턴은 불투명한 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 하이 화소 전극 및 상기 하이 화소 전극과 이격된 로우 화소 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자 및 상기 게이트 라인, 상기 제2 스위칭 소자 및 상기 제2 스토리지 라인과 전기적으로 연결되는 제3 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 게이트 라인과 동일한 층에 배치되고, 제1 방향으로 연장되는 제1 스토리지 라인 및 상기 데이터 라인과 동일한 층에 배치되고, 상기 제2 방향으로 연장되는 제2 스토리지 라인을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터 중 하나일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자, 상기 제1 스위칭 소자 상에 배치되는 유기막 및 상기 유기막과 부분적으로 중첩하며, 상기 제2 방향으로 연장되어 데이터 라인과 중첩하는 차광 패턴을 포함하며, 상기 차광 패턴은 제1 폭을 갖는 제1 부분 및 상기 제1 부분의 단부에 배치되며, 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 부분을 포함한다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 하이 화소 전극 및 상기 하이 화소 전극과 이격된 로우 화소 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자 및 상기 게이트 라인, 상기 제2 스위칭 소자 및 상기 제2 스토리지 라인과 전기적으로 연결되는 제3 스위칭 소자를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터 중 하나일 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자를 형성하는 단계, 상기 제1 스위칭 소자 상에 유기막을 형성하는 단계, 상기 유기막 상에 투명 전극층을 형성하는 단계, 상기 투명 전극층 상에 차광 금속층을 형성하는 단계, 상기 차광 금속층을 패터닝하여 차광 패턴을 형성하는 단계 및 상기 투명 전극층을 패터닝하여 차폐 전극 및 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터중 하나일 수 있다.
본 발명의 일 실시예에 있어서, 상기 차광 패턴은 상기 화소 전극의 코너에 인접하게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 하이 화소 전극 및 상기 하이 화소 전극과 이격된 로우 화소 전극을 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자를 형성하는 단계, 상기 제1 스위칭 소자 상에 유기막을 형성하는 단계, 상기 유기막 상에 투명 전극층을 형성하는 단계, 상기 투명 전극층을 패터닝하여 화소 전극을 형성하는 단계 및 상기 화소 전극이 형성된 상기 베이스 기판 상에 유기막과 부분적으로 중첩하며, 상기 제2 방향으로 연장되어 데이터 라인과 중첩하는 차광 패턴을 형성하는 단계를 포함하며, 상기 차광 패턴은 제1 폭을 갖는 제1 부분 및 상기 제1 부분의 단부에 배치되며 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 부분을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터 중 하나일 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 하이 화소 전극 및 상기 하이 화소 전극과 이격된 로우 화소 전극을 포함할 수 있다.
본 발명의 실시예들에 따르면, 차폐 전극 상에 불투명한 금속을 포함하는 차광 패턴이 형성된다. 또한, 상기 차광 패턴은 인접하는 네 개의 화소 전극이 만나는 부분에 형성된다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
또한, 차폐 전극이 형성되지 않는 구조에서 차광 패턴은 인접하는 네 개의 화소 전극이 만나는 부분에 넓은 폭을 갖는 부분을 포함할 수 있다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 2는 도 1의 단위 화소를 나타낸 평면도이다.
도 3은 도 1의 I-I'선을 따라 절단한 단면도이다.
도 4 내지 도 9는 도 3의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 11은 도 10의 단위 화소를 나타낸 평면도이다.
도 12는 도 11의 II-II'선을 따라 절단한 단면도이다.
도 13 내지 도 18은 도 12의 표시 기판의 제조 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 2는 도 1의 단위 화소를 나타낸 평면도이다. 도 3은 도 1의 I-I'선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 하이 화소 전극(PE1)과 중첩한다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 게이트 라인(GL) 및 상기 제1 스토리지 라인(Cst1) 상에는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130) 상에는 상기 유기막(CF)이 형성된다. 상기 유기막(CF)은 상기 표시 기판(100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(CF)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(CF)은 컬러 필터층 일 수 있다.
상기 유기막(CF)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다. 상기 컬러 필터층은 적색, 녹색, 청색 및 백색의 순서로 적층될 수 있다.
상기 유기막(CF) 상에는 상기 차폐 전극(SC)이 형성된다. 상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 패널은 표시 기판(100), 상기 표시 기판(100)과 대향하는 대향기판 및 상기 표시 기판(100) 및 상기 대향기판 사이에 개재된 액정층을 포함할 수 있다. 상기 대향기판은 기판 전면에 형성되어 공통전압이 인가되고, 투명한 도전성 물질로 이루어진 공통전극을 포함할 수 있고, 상기 차폐 전극(SC)은 상기 공통전극과 동일하게 상기 공통전압이 인가되는 것이 바람직하다. 상기 차폐 전극(SC)에 공통 전압이 인가되므로 상기 차폐 전극(SC) 상의 액정은 항상 수직방향으로 동작하게 된다. 따라서, 편광판의 방향과 일치하게 되어 항상 Black이 된다. 즉, 별도의 블랙 매트릭스가 없어도 광을 차단할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(H2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 차폐 전극(SC) 상에는 차광 패턴(SP)이 형성된다. 상기 차광 패턴(SP)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 즉 상기 차광 패턴(SP)은 상기 차폐 전극(SC)의 단부에 형성될 수 있다. 예를 들어, 상기 차광 패턴(SP)은 단위화소에서 화소 전극의 네 코너에 인접하게 형성될 수 있다. 상기 차광 패턴(SP)은 단위 화소 마다 네개가 형성될 수 있다. 상기 차광 패턴(SP)은 불투명한 금속을 포함할 수 있다. 상기 차광 패턴(SP)은 상기 차폐 전극(SC)과 동일한 폭을 갖는 직사각형 형상을 가질 수 있다. 상기 차광 패턴(SP)은 인접하는 네 개의 화소전극들 사이에서 발생되는 빛샘을 방지할 수 있다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 상기 제1 채널부(CH1)와 실질적으로 동일할 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 상기 제1 채널부(CH1) 및 상기 제2 채널부(CH2)와 실질적으로 동일할 수 있다.
본 실시예에 따르면, 상기 차폐 전극(SC) 상에는 차광 패턴(SP)이 형성된다. 상기 차광 패턴(SP)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 상기 차광 패턴(SP)은 불투명한 금속을 포함할 수 있다. 상기 차광 패턴(SP)은 상기 차폐 전극(SC)과 동일한 폭을 갖는 직사각형 형상을 가질 수 있다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
도 4 내지 도 9는 도 3의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 4를 참조하면, 베이스 기판(110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(110) 상에 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
도 5를 참조하면, 상기 제1 절연층(120) 상에 반도체 층(APL) 및 데이터 금속층(DML)을 형성한다.
상기 반도체 층(APL)은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층(APL)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층(DML)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
도 6을 참조하면, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층(APL) 및 상기 데이터 금속층(DML)을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층(AP) 및 데이터 패턴을 형성한다. 상기 채널층(AP)은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층(AP)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층(APL) 및 상기 데이터 금속층(DML)을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층(AP)이 형성된 베이스 기판(110) 상에 제2 절연층(130)을 형성한다.
상기 제2 절연층(130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을 커버하여 절연한다.
도 7을 참조하면, 상기 제2 절연층(130)이 형성된 상기 베이스 기판(110) 상에 유기막(CF)이 형성된다. 상기 유기막(CF)은 컬러필터층 일 수 있다. 상기 제2 절연층(130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막(CF)은 상기 제2 절연층(1130) 상에 배치된다. 상기 유기막(CF)이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터(red)층, 녹색 컬러 필터(green)층, 청색 컬러 필터(blue)층 및 백색 컬러 필터(white)층 일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색, 녹색, 청색 및 백색의 순서로 적층될 수 있다.
도 8을 참조하면, 상기 유기막(CF)이 형성된 상기 베이스 기판(110)상에 투명 전극층(150) 및 차광 금속층(160)이 형성된다.
상기 투명 전극층(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 차폐 전극층(SCL)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극층(SCL)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 차광 금속층(160)은 불투명한 금속을 포함할 수 있다. 예를 들어, 상기차광 금속층(160)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 따라서, 상기 차광 금속층(160)을 통해 광이 투과되지 않는다.
도 9를 참조하면, 상기 차광 금속층(160)을 패터닝하여 차광 패턴(SP)을 형성한다.
상기 차광 패턴(SP)은 하프톤(Half-tone) 마스크를 이용하여 노광할 수 있다. 노광 공정 진행 후, 상기 차광 금속층(160)을 식각한다. 이때, 습식 식각(wet etch) 방법이 이용될 수 있다. 식각이 진행된 후, 에싱 공정을 진행한다. 이에 따라, 상기 차광 패턴(SP)이 형성될 수 있다.
상기 차폐 전극(SC) 상에는 차광 패턴(SP)이 형성된다. 상기 차광 패턴(SP)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 즉 상기 차광 패턴(SP)은 상기 차폐 전극(SC)의 단부에 형성될 수 있다. 예를 들어, 상기 차광 패턴(SP)은 단위화소에서 화소 전극의 네 코너에 인접하게 형성될 수 있다. 상기 차광 패턴(SP)은 단위 화소 마다 네 개가 형성될 수 있다. 상기 차광 패턴(SP)은 불투명한 금속을 포함할 수 있다. 상기 차광 패턴(SP)은 상기 차폐 전극(SC)과 동일한 폭을 갖는 직사각형 형상을 가질 수 있다. 상기 차광 패턴(SP)은 인접하는 네 개의 화소전극들 사이에서 발생되는 빛샘을 방지할 수 있다.
도 3을 참조하면, 상기 차광 패턴(SP)이 형성된 후 상기 투명 전극층(150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
본 실시예에 따르면, 상기 차폐 전극(SC) 상에는 차광 패턴(SP)이 형성된다. 상기 차광 패턴(SP)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 상기 차광 패턴(SP)은 불투명한 금속을 포함할 수 있다. 상기 차광 패턴(SP)은 상기 차폐 전극(SC)과 동일한 폭을 갖는 직사각형 형상을 가질 수 있다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 11은 도 10의 단위 화소를 나타낸 평면도이다. 도 12는 도 11의 II-II'선을 따라 절단한 단면도이다.
도 10 내지 도 12를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 하이 화소 전극(PE1)과 중첩한다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 게이트 라인(GL) 및 상기 제1 스토리지 라인(Cst1) 상에는 제1 절연층(1120)이 형성된다. 상기 제1 절연층(1120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(1120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(1120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(1120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(1120) 상에 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층(1130)이 형성된다. 상기 제2 절연층(1130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(1130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(1130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(1130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(1130) 상에는 상기 유기막(CF)이 형성된다. 상기 유기막(CF)은 상기 표시 기판(1100)의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(CF)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(CF)은 컬러 필터층 일 수 있다.
상기 유기막(CF)이 컬러 필터층으로 형성되는 경우, 상기 컬러 필터층은 적색, 녹색, 청색 및 백색을 갖는 컬러필터층 중 하나일 수 있다. 상기 컬러 필터층은 적색, 녹색, 청색 및 백색의 순서로 적층될 수 있다.
상기 유기막(CF) 상에는 화소 전극이 형성된다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 유기막(CF)들 사이에는 차광 패턴(SP)이 형성된다. 상기 차광 패턴(SP)은 상기 유기막(CF)과 부분적으로 중첩한다. 상기 차광 패턴은 상기 제2 방향(D2)으로 연장되며 상기 데이터 라인과 중첩하는 제1 부분(SP1) 및 상기 제1 부분(SP1)의 단부에 형성되는 제2 부분(SP2)을 포함한다. 상기 제1 부분(SP1)은 제1 폭(w1)을 가질 수 있다. 상기 제2 부분(SP2)은 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 가질 수 있다. 상기 차광 패턴(SP)은 불투명한 물질을 포함할 수 있다.
상기 제2 부분(SP2)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 즉 상기 제2 부분(SP2)은 상기 제1 부분(SP1)의 단부에 형성될 수 있다. 예를 들어, 상기 제2 부분(SP2)은 단위화소에서 화소 전극의 네 코너에 인접하게 형성될 수 있다. 상기 제2 부분(SP2)은 단위 화소 마다 네 개가 형성될 수 있다. 상기 제2 부분(SP2)은 상기 제1 부분(SP1) 보다 넓은 폭을 갖는 직사각형 형상을 가질 수 있다. 상기 제2 부분(SP2)은 인접하는 네 개의 화소전극들 사이에서 발생되는 빛샘을 방지할 수 있다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(H1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(H2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 상기 제1 채널부(CH1)와 실질적으로 동일할 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 상기 제1 채널부(CH1) 및 상기 제2 채널부(CH2)와 실질적으로 동일할 수 있다.
본 실시예에 따르면, 상기 차광 패턴(SP)은 제1 폭(w1)을 가지며 제2 방향(D2)으로 연장되는 제1 부분(SP1) 및 상기 제1 부분(SP1)의 단부에 형성되며 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 갖는 제2 부분(SP2)을 포함한다. 상기 제2 부분(SP2)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 상기 차광 패턴(SP)은 불투명한 물질을 포함할 수 있다. 상기 제2 부분(SP2)은 단위 화소 마다 네 개가 형성될 수 있다. 상기 제2 부분(SP2)은 상기 제1 부분(SP1) 보다 넓은 폭을 갖는 직사각형 형상을 가질 수 있다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
도 13 내지 도 18은 도 12의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 13을 참조하면, 베이스 기판(1110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(1110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(1110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 패턴이 형성된 상기 베이스 기판(1110) 상에 제1 절연층(1120)이 형성된다. 상기 제1 절연층(1120)은 상기 게이트 패턴 상에 배치된다. 상기 제1 절연층(1120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
도 14를 참조하면, 상기 제1 절연층(1120) 상에 반도체 층(APL) 및 데이터 금속층(DML)을 형성한다.
상기 반도체 층(APL)은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 반도체층(APL)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속층(DML)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
도 15를 참조하면, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층(APL) 및 상기 데이터 금속층(DML)을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층(AP) 및 데이터 패턴을 형성한다. 상기 채널층(AP)은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층(AP)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 패턴은 제1 드레인 전극(DE1), 제1 소스 전극(SE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 데이터 라인(DL)을 포함한다. 예를 들면, 상기 반도체 층(APL) 및 상기 데이터 금속층(DML)을 동시에 패터닝 후, 패터닝된 상기 금속층의 일부를 제거하여 상기 제1 소스 전극(SE1) 및 상기 제1 소스 전극과 이격된 상기 제1 드레인 전극(DE1)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제2 소스 전극(SE2) 및 상기 제2 소스 전극과 이격된 상기 제2 드레인 전극(DE2)을 형성할 수 있다. 또한, 패터닝된 상기 금속층의 일부를 제거하여 상기 제3 소스 전극(SE3) 및 상기 제3 소스 전극과 이격된 상기 제3 드레인 전극(DE3)을 형성할 수 있다.
상기 데이터 패턴 및 상기 채널층(AP)이 형성된 베이스 기판(1110) 상에 제2 절연층(1130)을 형성한다.
상기 제2 절연층(1130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(1130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(1130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을 커버하여 절연한다.
도 16을 참조하면, 상기 제2 절연층(130)이 형성된 상기 베이스 기판(110) 상에 유기막(CF)이 형성된다. 상기 유기막(CF)은 컬러필터층 일 수 있다. 상기 제2 절연층(130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막(CF)은 상기 제2 절연층(1130) 상에 배치된다. 상기 유기막(CF)이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터(red)층, 녹색 컬러 필터(green)층, 청색 컬러 필터(blue)층 및 백색 컬러 필터(white)층 일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다. 상기 컬러 필터층은 적색, 녹색, 청색 및 백색의 순서로 적층될 수 있다.
도 17을 참조하면, 상기 유기막(CF)이 형성된 상기 베이스 기판(1110)상에 투명 전극층(1150)이 형성된다.
상기 투명 전극층(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 차폐 전극층(SCL)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극층(SCL)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 18을 참조하면, 상기 투명 전극층(1150)을 패터닝하여 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 12를 참조하면, 상기 화소 전극이 형성된 상기 베이스 기판(1110) 상에 차광 패턴(SP)을 형성한다.
상기 차광 패턴(SP)은 상기 유기막(CF)과 부분적으로 중첩한다. 상기 차광 패턴은 상기 제2 방향(D2)으로 연장되며 상기 데이터 라인과 중첩하는 제1 부분(SP1) 및 상기 제1 부분(SP1)의 단부에 형성되는 제2 부분(SP2)을 포함한다. 상기 제1 부분(SP1)은 제1 폭(w1)을 가질 수 있다. 상기 제2 부분(SP2)은 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 가질 수 있다. 상기 차광 패턴(SP)은 불투명한 물질을 포함할 수 있다.
상기 제2 부분(SP2)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 즉 상기 제2 부분(SP2)은 상기 제1 부분(SP1)의 단부에 형성될 수 있다. 예를 들어, 상기 제2 부분(SP2)은 단위화소에서 화소 전극의 네 코너에 인접하게 형성될 수 있다. 상기 제2 부분(SP2)은 단위 화소 마다 네 개가 형성될 수 있다. 상기 제2 부분(SP2)은 상기 제1 부분(SP1) 보다 넓은 폭을 갖는 직사각형 형상을 가질 수 있다. 상기 제2 부분(SP2)은 인접하는 네 개의 화소전극들 사이에서 발생되는 빛샘을 방지할 수 있다.
본 실시예에 따르면, 상기 차광 패턴(SP)은 제1 폭(w1)을 가지며 제2 방향(D2)으로 연장되는 제1 부분(SP1) 및 상기 제1 부분(SP1)의 단부에 형성되며 상기 제1 폭(w1)보다 큰 제2 폭(w2)을 갖는 제2 부분(SP2)을 포함한다. 상기 제2 부분(SP2)은 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)의 코너에 인접하게 배치될 수 있다. 상기 차광 패턴(SP)은 불투명한 물질을 포함할 수 있다. 상기 제2 부분(SP2)은 단위 화소 마다 네 개가 형성될 수 있다. 상기 제2 부분(SP2)은 상기 제1 부분(SP1) 보다 넓은 폭을 갖는 직사각형 형상을 가질 수 있다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
본 발명의 실시예들에 따르면, 차폐 전극 상에 불투명한 금속을 포함하는 차광 패턴이 형성된다. 또한, 상기 차광 패턴은 인접하는 네 개의 화소 전극이 만나는 부분에 형성된다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
또한, 차폐 전극이 형성되지 않는 구조에서 차광 패턴은 인접하는 네 개의 화소 전극이 만나는 부분에 넓은 폭을 갖는 부분을 포함할 수 있다. 따라서, 인접하는 네 개의 화소 전극들 사이에서 발생할 수 있는 빛샘 현상이 방지될 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 제1 절연층
130: 제2 절연층 CF: 유기막
150: 투명 전극층 160: 차광 금속층
DE: 드레인 전극 SE: 소스 전극
GE: 게이트 전극 DL: 데이터 라인
GL: 게이트 라인 SC: 차폐 전극
SP: 차광 패턴

Claims (19)

  1. 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자;
    상기 제1 스위칭 소자 상에 배치되는 유기막;
    상기 유기막 상에 배치되며, 상기 데이터 라인과 중첩하는 차폐 전극
    상기 차폐 전극과 동일한 층에 배치되는 화소 전극; 및
    상기 차폐 전극 상에 배치되며, 상기 화소 전극의 코너에 인접하게 배치되는 차광 패턴을 포함하며,
    상기 차광 패턴은 상기 게이트 라인 및 상기 화소 전극과 중첩하지 않는 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서, 상기 차광 패턴은 불투명한 금속을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제1항에 있어서, 상기 화소 전극은
    하이 화소 전극; 및
    상기 하이 화소 전극과 이격된 로우 화소 전극을 포함하는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자; 및
    상기 게이트 라인 및 상기 제2 스위칭 소자와 전기적으로 연결되는 제3 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서,
    상기 게이트 라인과 동일한 층에 배치되고, 제1 방향으로 연장되는 제1 스토리지 라인; 및
    상기 데이터 라인과 동일한 층에 배치되고, 상기 제2 방향으로 연장되는 제2 스토리지 라인을 더 포함하는 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터중 하나인 것을 특징으로 하는 표시 기판.
  8. 제1 방향으로 연장되는 게이트 라인 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자;
    상기 제1 스위칭 소자 상에 배치되는 유기막;
    상기 유기막과 부분적으로 중첩하며, 상기 제2 방향으로 연장되어 데이터 라인과 중첩하는 차광 패턴; 및
    상기 유기막 상에 배치되는 화소 전극을 포함하며,
    상기 차광 패턴은
    제1 폭을 갖는 제1 부분; 및
    상기 제1 부분의 단부에 배치되며, 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 부분을 포함하고,
    상기 제2 부분은 상기 게이트 라인 및 상기 화소 전극과 중첩하지 않는 것을 특징으로 하는 표시 기판.
  9. 제8항에 있어서, 상기 화소 전극은
    하이 화소 전극; 및
    상기 하이 화소 전극과 이격된 로우 화소 전극을 포함하는 것을 특징으로 하는 표시 기판.
  10. 제9항에 있어서, 상기 제1 스위칭 소자는 상기 하이 화소 전극과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  11. 제10항에 있어서, 상기 게이트 라인, 상기 데이터 라인 및 상기 로우 화소 전극과 전기적으로 연결되는 제2 스위칭 소자; 및
    상기 게이트 라인 및 상기 제2 스위칭 소자와 전기적으로 연결되는 제3 스위칭 소자를 더 포함하는 것을 특징으로 하는 표시 기판.
  12. 제8항에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터중 하나인 것을 특징으로 하는 표시 기판.
  13. 베이스 기판 상에 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자를 형성하는 단계;
    상기 제1 스위칭 소자 상에 유기막을 형성하는 단계;
    상기 유기막 상에 투명 전극층을 형성하는 단계;
    상기 투명 전극층 상에 차광 금속층을 형성하는 단계;
    상기 차광 금속층을 패터닝하여 차광 패턴을 형성하는 단계; 및
    상기 투명 전극층을 패터닝하여 차폐 전극 및 화소 전극을 형성하는 단계를 포함하고,
    상기 차광 패턴은 상기 게이트 라인 및 상기 화소 전극과 중첩하지 않는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터중 하나인 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제13항에 있어서, 상기 차광 패턴은 상기 화소 전극의 코너에 인접하게 배치되는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제13항에 있어서, 상기 화소 전극은
    하이 화소 전극; 및
    상기 하이 화소 전극과 이격된 로우 화소 전극을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 베이스 기판 상에 제1 방향으로 연장되는 게이트 라인, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인과 전기적으로 연결되는 제1 스위칭 소자를 형성하는 단계;
    상기 제1 스위칭 소자 상에 유기막을 형성하는 단계;
    상기 유기막 상에 투명 전극층을 형성하는 단계;
    상기 투명 전극층을 패터닝하여 화소 전극을 형성하는 단계; 및
    상기 화소 전극이 형성된 상기 베이스 기판 상에 상기 유기막과 부분적으로 중첩하며, 상기 제2 방향으로 연장되어 상기 데이터 라인과 중첩하는 차광 패턴을 형성하는 단계를 포함하며,
    상기 차광 패턴은 제1 폭을 갖는 제1 부분 및 상기 제1 부분의 단부에 배치되며 상기 제1 폭보다 넓은 제2 폭을 갖는 제2 부분을 포함하고,
    상기 제2 부분은 상기 게이트 라인 및 상기 화소 전극과 중첩하지 않는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제17항에 있어서, 상기 유기막은 적색, 녹색, 청색 및 백색을 갖는 컬러필터중 하나인 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제17항에 있어서, 상기 화소 전극은
    하이 화소 전극 및
    상기 하이 화소 전극과 이격된 로우 화소 전극을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020140086313A 2014-07-09 2014-07-09 표시 기판 및 이의 제조 방법 KR102228269B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140086313A KR102228269B1 (ko) 2014-07-09 2014-07-09 표시 기판 및 이의 제조 방법
US14/538,213 US9881974B2 (en) 2014-07-09 2014-11-11 Display substrate and method of manufacturing the same
US15/866,103 US10211262B2 (en) 2014-07-09 2018-01-09 Display substrate and method of manufacturing the same
US16/234,645 US10608052B2 (en) 2014-07-09 2018-12-28 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140086313A KR102228269B1 (ko) 2014-07-09 2014-07-09 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160006894A KR20160006894A (ko) 2016-01-20
KR102228269B1 true KR102228269B1 (ko) 2021-03-17

Family

ID=55068198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086313A KR102228269B1 (ko) 2014-07-09 2014-07-09 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (3) US9881974B2 (ko)
KR (1) KR102228269B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090974A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치
KR102567648B1 (ko) * 2016-03-14 2023-08-17 삼성디스플레이 주식회사 액정 표시 장치
KR102525409B1 (ko) 2016-06-13 2023-04-24 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 표시 장치
CN107092398B (zh) * 2017-05-15 2020-04-10 厦门天马微电子有限公司 一种显示面板及显示装置
CN111103734A (zh) * 2018-10-25 2020-05-05 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
KR20200059362A (ko) * 2018-11-20 2020-05-29 삼성디스플레이 주식회사 액정 표시 장치
KR20210081513A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기
KR20210113499A (ko) 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 장치
CN111580318B (zh) * 2020-05-28 2023-10-17 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114660857A (zh) * 2022-03-22 2022-06-24 Tcl华星光电技术有限公司 显示面板及移动终端
WO2024087031A1 (zh) * 2022-10-25 2024-05-02 京东方科技集团股份有限公司 显示基板、显示装置及母板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296615A (ja) * 2001-01-29 2002-10-09 Hitachi Ltd 液晶表示装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
JP2005515497A (ja) * 2002-01-15 2005-05-26 サムスン　エレクトロニクス　カンパニー　リミテッド 表示装置用配線及びその製造方法、その配線を含む薄膜トランジスタアレイ基板及びその製造方法
KR100958246B1 (ko) * 2003-11-26 2010-05-17 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP3841095B2 (ja) 2004-01-23 2006-11-01 セイコーエプソン株式会社 液晶装置および投射型表示装置
KR101066411B1 (ko) * 2004-03-31 2011-09-21 삼성전자주식회사 표시장치 및 이의 제조 방법
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
KR101109978B1 (ko) * 2004-12-13 2012-02-29 엘지디스플레이 주식회사 고개구율 액정표시소자
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치
KR20070081303A (ko) * 2006-02-10 2007-08-16 삼성전자주식회사 표시 장치 및 이의 제조 방법
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
KR101554176B1 (ko) * 2008-05-22 2015-09-21 삼성디스플레이 주식회사 표시 기판 및 이를 갖는 표시 패널
KR20090129774A (ko) * 2008-06-13 2009-12-17 삼성전자주식회사 표시 기판 및 이를 포함하는 액정표시패널
KR101490478B1 (ko) * 2008-07-10 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US20100020257A1 (en) * 2008-07-23 2010-01-28 Samsung Electronics Co., Ltd. Liquid crystal display device and manufacturing method thereof
US7976910B2 (en) * 2008-12-30 2011-07-12 Samsung Electronics Co., Ltd. Liquid crystals and liquid crystal display apparatus employing the same
KR101572081B1 (ko) * 2009-04-22 2015-11-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8518498B2 (en) * 2009-09-02 2013-08-27 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
KR101693367B1 (ko) * 2009-09-02 2017-01-06 삼성디스플레이 주식회사 유기막 조성물 및 이를 포함하는 액정 표시 장치
KR20110024970A (ko) * 2009-09-03 2011-03-09 삼성전자주식회사 입체영상 표시 장치
KR101620531B1 (ko) * 2009-10-08 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치
EP2515163A4 (en) * 2009-12-16 2014-07-09 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
KR101588352B1 (ko) * 2010-01-11 2016-01-26 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101794283B1 (ko) * 2010-10-07 2017-11-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR101791579B1 (ko) * 2011-04-08 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
KR101908468B1 (ko) 2011-06-27 2018-10-17 삼성디스플레이 주식회사 표시패널
KR101981279B1 (ko) 2011-09-05 2019-05-23 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101939782B1 (ko) * 2011-09-07 2019-01-18 삼성디스플레이 주식회사 액정 표시 장치
KR101819601B1 (ko) 2011-09-20 2018-01-18 엘지디스플레이 주식회사 액정표시장치
KR101809657B1 (ko) * 2011-09-22 2017-12-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device
US9256106B2 (en) * 2012-02-07 2016-02-09 Samsung Display Co., Ltd. Liquid crystal display
KR101931699B1 (ko) * 2012-08-07 2018-12-24 삼성디스플레이 주식회사 액정 표시 장치
JP2014074798A (ja) * 2012-10-04 2014-04-24 Japan Display Inc 液晶表示装置
US9201276B2 (en) * 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102039682B1 (ko) * 2012-10-30 2019-11-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
EP2759873B1 (en) * 2013-01-28 2019-06-26 Samsung Display Co., Ltd. Display device
KR20140137922A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102033619B1 (ko) * 2013-06-25 2019-10-18 엘지디스플레이 주식회사 표시장치
KR102127149B1 (ko) * 2013-10-01 2020-07-08 삼성디스플레이 주식회사 액정표시장치
KR102129606B1 (ko) * 2013-10-14 2020-07-03 삼성디스플레이 주식회사 액정표시장치
KR102283806B1 (ko) * 2013-12-17 2021-08-03 삼성디스플레이 주식회사 표시 장치
KR102134857B1 (ko) * 2013-12-17 2020-07-17 삼성디스플레이 주식회사 곡면 표시 장치
KR102135792B1 (ko) * 2013-12-30 2020-07-21 삼성디스플레이 주식회사 곡면 액정 표시 장치
KR102185102B1 (ko) * 2014-01-10 2020-12-02 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
KR102127761B1 (ko) * 2014-01-13 2020-06-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
KR102184723B1 (ko) * 2014-02-10 2020-12-01 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20150097897A (ko) * 2014-02-18 2015-08-27 삼성디스플레이 주식회사 표시 장치
KR20150132610A (ko) * 2014-05-15 2015-11-26 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002296615A (ja) * 2001-01-29 2002-10-09 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
US9881974B2 (en) 2018-01-30
US20190140028A1 (en) 2019-05-09
US20180130854A1 (en) 2018-05-10
US10608052B2 (en) 2020-03-31
KR20160006894A (ko) 2016-01-20
US10211262B2 (en) 2019-02-19
US20160013250A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
KR102228269B1 (ko) 표시 기판 및 이의 제조 방법
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101710574B1 (ko) 액정표시장치 및 이의 제조 방법
KR102150033B1 (ko) 표시 패널 및 이의 제조 방법
KR102398939B1 (ko) 표시 기판 및 표시 기판의 리페어 방법
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
WO2015081652A1 (zh) 阵列基板及其制作方法、显示装置
JP5652841B2 (ja) 薄膜トランジスタ表示板
KR102130110B1 (ko) 표시 패널 및 이의 제조 방법
US10303020B2 (en) Display device and manufacturing method of the same
JP2008165242A (ja) 液晶表示装置及びその製造方法
KR102161714B1 (ko) 표시 패널 및 이의 제조 방법
KR102184723B1 (ko) 표시 기판 및 이의 제조 방법
KR102090562B1 (ko) 표시 패널 및 이의 제조 방법
KR20160028587A (ko) 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
US20170131605A1 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
KR20150005053A (ko) 어레이 기판 및 이를 포함하는 액정표시패널
US8357937B2 (en) Thin film transistor liquid crystal display device
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR102370359B1 (ko) 표시 기판 및 이의 제조 방법
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR20150069386A (ko) 표시 기판 및 표시 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant