KR102150033B1 - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR102150033B1
KR102150033B1 KR1020140004722A KR20140004722A KR102150033B1 KR 102150033 B1 KR102150033 B1 KR 102150033B1 KR 1020140004722 A KR1020140004722 A KR 1020140004722A KR 20140004722 A KR20140004722 A KR 20140004722A KR 102150033 B1 KR102150033 B1 KR 102150033B1
Authority
KR
South Korea
Prior art keywords
opening
pixel electrode
stem
substrate
color filter
Prior art date
Application number
KR1020140004722A
Other languages
English (en)
Other versions
KR20150084578A (ko
Inventor
홍성희
윤여건
김장일
박세용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140004722A priority Critical patent/KR102150033B1/ko
Priority to US14/308,392 priority patent/US9466617B2/en
Publication of KR20150084578A publication Critical patent/KR20150084578A/ko
Priority to US15/269,563 priority patent/US9841631B2/en
Application granted granted Critical
Publication of KR102150033B1 publication Critical patent/KR102150033B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

표시 패널은 제1 기판, 상기 제1 기판 상에 배치되는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터 상에 배치되는 컬러 필터, 상기 컬러 필터 상에 배치되고, 상기 컬러 필터를 노출하는 제1 개구가 형성된 패시베이션층, 및 상기 패시베이션층 상에 배치되고, 상기 제1 박막 트랜지스터와 전기적으로 연결되고, 상기 패시베이션층의 상기 제1 개구와 중첩하는 제1 화소 전극을 포함한다. 상기 제1 개구는 광이 투과되는 표시 영역 내에 배치되므로, 액정층의 액정 분자들이 선경사각을 갖도록 광경화 공정을 거칠 때, 상기 제1 개구와 인접하는 상기 컬러 필터에 형성된 불순물들이 함께 경화될 수 있다. 따라서, 상기 컬러 필터의 불순물에 의한 화질 저하를 방지할 수 있다.

Description

표시 패널 및 이의 제조 방법{ARRAY SUBSTRATE, DISPLAY PANEL HAVING THE SAME AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 상기 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 액정 표시 장치용 표시 패널 및 상기 표시 패널의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 색을 나타내기 위한 컬러 필터 및 상기 컬러 필터 상에 배치되는 패시베이션층을 포함한다. 그러나, 상기 패시베이션층에 의해 보호되지 못하는 상기 컬러 필터 부분에서 발생하는 불순물에 의한 화질 저하가 야기되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 품질이 향상된 표시 패널을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 기판, 상기 제1 기판 상에 배치되는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터 상에 배치되는 컬러 필터, 상기 컬러 필터 상에 배치되고, 상기 컬러 필터를 노출하는 제1 개구가 형성된 패시베이션층, 및 상기 패시베이션층 상에 배치되고, 상기 제1 박막 트랜지스터와 전기적으로 연결되고, 상기 패시베이션층의 상기 제1 개구와 중첩하는 제1 화소 전극을 포함한다.
본 발명의 일 실시예에 있어서, 상기 컬러 필터는 상기 제1 화소 전극과 상기 제1 개구를 통해 접촉할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되고, 액정 분자 및 반응성 메조겐(reactive mesogen)을 포함하는 액정층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 기판 상에 배치되고, 광을 차단하고, 평면에서 볼 때, 상기 패시베이션층의 상기 제1 개구와 이격되는 블랙 매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구에 대응하는 상기 컬러 필터의 부분에는 리세스가 형성되며, 상기 리세스의 깊이는 0.5μm(마이크로미터)이하일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극은 제1 방향과 수직한 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극의 상기 제1 및 제2 줄기들은 상기 제1 화소 전극을 4개의 도메인으로 나누고, 각각의 도메인에서 상기 슬릿들이 연장되는 방향은 서로 다를 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구는 상기 제1 화소 전극의 상기 제1 줄기 및 상기 제2 줄기가 교차하는 부분과 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구는 상기 화소 전극의 상기 제1 줄기, 상기 제2 줄기 및 상기 슬릿들에 의해 전부 중첩 될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 개구는 평면에서 볼 때, 상기 제1 줄기 및 제2 줄기와 동일한 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 박막 트랜지스터와 전기적으로 연결되는 제1 데이터 라인, 상기 제1 데이터 라인과 이격되는 제2 데이터 라인, 상기 제2 데이터 라인과 전기적으로 연결되는 제2 박막 트랜지스터, 및 상기 제2 박막 트랜지스터와 전기적으로 연결되는 제2 화소 전극을 더 포함할 수 있다. 상기 제1 화소 전극과 상기 제2 화소 전극에는 서로 다른 전압이 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 패시베이션층에는 상기 제2 화소 전극과 중첩하는 제2 개구가 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소 전극은 제1 방향과 수직한 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함할 수 있다. 상기 제2 화소 전극은 상기 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 기판과 대향하는 제2 기판, 및 상기 제2 기판 상에 배치되고, 광을 차단하고, 평면에서 볼 때, 상기 패시베이션층의 상기 제1 개구 및 상기 제2 개구와 이격되는 블랙 매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 기판의 블랙 매트릭스 상에 배치되는 공통 전극을 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 어레이 기판을 형성하는 단계, 상기 어레이 기판과 마주보는 대향 기판을 형성하는 단계, 및 상기 어레이 기판 및 상기 대향 기판 사이에 액정층을 형성하는 단계를 포함한다. 상기 어레이 기판을 형성하는 단계는 기판 상에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 상에 컬러 필터를 형성하는 단계, 상기 컬러 필터 상에 상기 컬러 필터를 커버하는 패시베이션층을 형성하는 단계, 상기 패시베이션층에 상기 컬러 필터를 노출하는 개구를 형성하는 단계, 및 상기 패시베이션층 상에 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 패시베이션층의상기 개구와 중첩하는 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 액정층을 형성하는 단계는 액정 분자 및 반응성 메조겐을 포함하는 액정 물질을 상기 어레이 기판 및 상기 대향 기판 사이에 주입 하는 단계, 및 상기 액정층에 광을 조사하여 상기 반응성 메조겐을 경화하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 경화하는 단계에서는 상기 어레이 기판에서 상기 대향 기판 방향으로 광을 조사할 수 있다.
본 발명의 일 실시예에 있어서, 상기 패시베이션층의 상기 개구를 형성하는 단계에서는, 상기 개구에 대응하는 제1 영역에 슬릿들 또는 하프톤 영역이 형성된 마스크 이용하여 상기 패시베이션층을 건식 식각(dry etching)할 수 있다.
본 발명의 일 실시예에 있어서, 상기 패시베이션층의 상기 개구를 형성하는 단계에서는, 상기 개구에 대응하는 상기 컬러 필터의 부분이 일부 식각되어 리세스가 형성될 수 있다. 상기 리세스의 깊이는 0.5μm(마이크로미터)이하일 수 있다.
본 발명의 실시예들에 따르면, 표시 패널의 어레이 기판의 패시베이션층의 개구는 광이 투과되는 표시 영역 내에 배치되므로, 액정층의 액정 분자들이 선경사각을 갖도록 광경화 공정을 거칠 때, 상기 개구와 인접하는 컬러 필터에 형성된 불순물들이 함께 경화될 수 있다. 따라서, 상기 컬러 필터의 불순물에 의한 화질 저하를 방지할 수 있다.
또한, 상기 패시베이션층의 상기 개구를 형성하는 과정에서, 하프톤 마스크를 사용하므로, 상기 컬러 필터의 손상을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2a는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 2b는 도 1의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
도 3는 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.
도 4a는 도 3의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 4b는 도 3의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
도 5a 내지 5c는 본 발명의 또 다른 실시예에 따른 표시 패널의 평면도들이다.
도 6a 내지 12는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 2a는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다. 도 2b는 도 1의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
도면에서는 설명의 편의상 하나의 화소 영역만을 표시하였으나, 상기 표시 패널은 영상을 표시하는 복수의 화소 영역을 갖는다. 상기 화소 영역은 복수의 열과 복수의 행을 가진 매트릭스 형태로 배열된다. 상기 화소 영역들은 서로 동일한 구조를 가지므로 이하에서는, 설명의 편의상 하나의 화소 영역만을 일 예로서 설명한다. 본 실시예에서는 상기 화소 영역이 평면에서 보았을 때, 직사각형 형상을 갖는 것으로 설명되어 있으나, 상기 화소 영역은 평면에서 보았을 때, 일 방향으로 길게 연장된 직사각형 형상, V 자 형상 및 Z 자 형상 등 다양할 수 있다.
도 1 내지 2b를 참조하면, 표시 패널은 어레이 기판(100), 상기 어레이 기판(100)과 대향하는 대향 기판(200) 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치된 액정층(300)을 포함한다.
상기 어레이 기판(100)은 제1 기판(110), 게이트 라인(GL) 게이트 전극(GE), 제1 절연층(120), 액티브 패턴(ACT), 데이터 라인(DL), 데이터 전극(DE), 소스 전극(SE), 제2 절연층(130), 컬러 필터(CF), 패시베이션층(140) 및 화소 전극(150)을 포함한다.
상기 제1 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제1 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 라인(GL) 및 게이트 전극(GE)은 상기 제1 기판(110) 상에 배치된다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다.
상기 게이트 라인(GL)은 게이트 전극(GE)과 전기적으로 연결된다. 예를 들면, 상기 게이트 전극(GE)은 상기 게이트 라인(GL)로부터 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 돌출되어 형성된다.
상기 제1 절연층(120)이 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)이 배치된 상기 제1 기판(110) 상에 배치된다. 상기 제1 절연층(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
상기 액티브 패턴(ACT)이 상기 제1 절연층(120) 상에 게이트 전극(GE)과 중첩되게 배치된다. 상기 액티브 패턴(ACT)은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 액티브 패턴(ACT)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 라인(DL), 상기 데이터 전극(DE) 및 상기 소스 전극(SE)이 상기 액티브 패턴(ACT)이 배치된 상기 제1 절연층(120) 상에 배치된다.
상기 데이터 라인(DL)은 상기 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 상기 소스 전극(SE)은 상기 액티브 패턴(ACT)과 중첩한다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격되고, 상기 액티브 패턴(ACT)과 중첩한다.
상기 게이트 전극(GE), 상기 액티브 패턴(ACT), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 박막 트랜지스터(TFT)를 구성한다.
상기 제2 절연층(130)은 상기 박막 트랜지스터(TFT) 및 상기 데이터 라인(DL) 형성된 상기 제1 절연층(120) 상에 배치된다. 상기 제2 절연층(130)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
상기 컬러 필터(CF)는 상기 제2 절연층(130) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(300)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
상기 패시베이션층(140)이 상기 컬러 필터(CF) 상에 배치된다. 상기 패시베이션층(140)은 상기 컬러 필터(CF)의 들뜸을 방지하고, 상기 컬러 필터(CF)로부터 발생하는 불순물의 유출을 방지한다. 상기 패시베이션층(140)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
개구(OP)가 상기 패시베이션층(140)을 통해 형성된다. 상기 개구(OP)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 개구(OP)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 개구(OP)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다. 상기 개구(OP)는 상기 화소 전극(150)과 중첩한다.
상기 개구(OP)는 상기 컬러 필터(CF)를 노출한다. 이에 따라, 상기 개구(OP)를 통해 상기 화소 전극(150)이 상기 컬러 필터(CF)와 직접 접촉한다. 상기 패시베이션층(140)의 상기 개구(OP)에 대응되는 상기 컬러 필터(CF)의 부분에는 제1 깊이(d1)를 갖는 리세스가 형성될 수 있다.
상기 컬러 필터(CF)의 상기 리세스의 상기 제1 깊이(d1)는 약 0.5μm(마이크로미터) 이하일 수 있다.
상기 화소 전극(150)은 상기 패시베이션층(140) 상에 배치된다. 상기 화소 전극(150)은 상기 패시베이션층(140), 상기 컬러 필터(CF) 및 상기 제2 절연층(130)을 통해 형성된 콘택홀(CNT)을 통해 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(150)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 대향 기판(200)은 제2 기판(210), 블랙 매트릭스(BM), 보호층(220) 및 공통 전극(CE)을 포함한다.
상기 제2 기판(210)은 상기 제1 기판(110)과 마주본다. 상기 제2 기판(210)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제2 기판(210)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 기판(210) 상에 배치된다. 상기 블랙 매트릭스(BM)는 광을 차단하는 물질을 포함한다. 상기 블랙 매트릭스(BM)는 영상이 표시되지 않는 비 표시 영역에 형성된다. 상기 블랙 매트릭스(BM)는 상기 어레이 기판(100)의 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(TFT)와 중첩된다. 상기 블랙 매트릭스(BM)는 상기 어레이 기판(100)의 상기 화소 전극(150)과 일부 중첩할 수 있다.
상기 보호층(220)은 상기 블랙 매트릭스(BM)가 배치된 상기 제2 기판(210) 상에 배치된다. 상기 보호층(220)은 상기 블랙 매트릭스(BM)를 평탄화 하고 보호하며, 불순물의 유출을 방지한다. 상기 보호층(220)은 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 공통 전극(CE)은 상기 보호층(220) 상에 배치된다. 상기 공통 전극(CE)은 상기 제2 기판(210)의 전면에 형성될 수 있다. 상기 공통 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 액정층(300)은 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 배치된다. 상기 액정층(300)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 상기 화소 전극(150) 및 상기 공통 전극(CE)에 의해 형성되는 전계에 의해 구동되어 상기 액정층(300)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다. 상기 액정층(300)은 광경화 물질, 예를 들면 반응성 메조겐(reactive mesogen)을 더 포함한다. 상기 반응성 메조겐은 광경화되어, 상기 액정 분자들이 선경사(pretilt)각을 갖도록 할 수 있다.
상기 어레이 기판(100)의 상기 패시베이션층(140)의 상기 개구(OP)는 광이 투과되는 표시 영역 내에 배치되므로, 상기 액정층(300)의 상기 액정 분자들이 선경사각을 갖도록 광경화 공정을 거칠 때, 상기 개구(OP)와 인접하는 상기 컬러 필터(CF)에 형성된 불순물들이 함께 경화될 수 있다. 따라서, 상기 컬러 필터(CF)의 불순물에 의한 화질 저하를 방지할 수 있다.
또한, 상기 개구(OP)에 대응하는 상기 컬러 필터(CF)의 상기 리세스의 상기 제1 깊이(d1)는 약 0.5μm(마이크로미터) 이하 이므로, 상기 컬러 필터(CF)의 손상이 최소화 되어, 상기 컬러 필터(CF)에 형성되는 불순물이 감소할 수 있다. 이에 따라, 상기 불순물에 의한 화질 저하가 방지될 수 있다.
도 3는 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다. 도 4a는 도 3의 I-I'선을 따라 절단한 표시 패널의 단면도이다. 도 4b는 도 3의 II-II'선을 따라 절단한 표시 패널의 단면도이다.
도 3 내지 4b를 참조하면, 표시 패널은 어레이 기판(100), 상기 어레이 기판(100)과 대향하는 대향 기판(200) 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치된 액정층(300)을 포함한다.
상기 어레이 기판(100)은 제1 기판(110), 게이트 라인(GL), 제1 및 제2 게이트 전극들(GE), 제1 절연층(120), 제1 및 제2 액티브 패턴(ACT), 제1 데이터 라인(DLh), 제2 데이터 라인(DLl), 제1 및 제2 데이터 전극들(DE), 제1 및 제2 소스 전극(SE), 제2 절연층(130), 컬러 필터(CF), 패시베이션층(140), 제1 화소 전극(160) 및 제2 화소 전극(170)을 포함한다.
상기 제1 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제1 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 라인(GL), 상기 제1 및 제2 게이트 전극들(GE)은 상기 제1 기판(110) 상에 배치된다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다.
상기 게이트 라인(GL)은 제1 및 제2 게이트 전극들(GE)과 전기적으로 연결된다. 예를 들면, 상기 제1 게이트 전극은 상기 게이트 라인(GL)로부터 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 돌출되어 형성되고, 상기 제2 게이트 전극은 상기 게이트 라인(GL)을 기준으로 상기 제1 게이트 전극과 반대 방향으로 돌출되어 형성될 수 있다.
상기 제1 절연층(120)이 상기 게이트 라인(GL) 및 상기 제1 및 제2 게이트 전극들(GE)이 배치된 상기 제1 기판(110) 상에 배치된다. 상기 제1 절연층(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
상기 제1 및 제2 액티브 패턴(ACT)이 상기 제1 절연층(120) 상에 배치된다. 상기 제1 액티브 패턴은 상기 제1 게이트 전극과 중첩하게 배치된다. 상기 제2 액티브 패턴은 상기 제2 게이트 전극과 중첩하게 배치된다.
상기 제1 및 제2 액티브 패턴(ACT)은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 및 제2 액티브 패턴(ACT)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제1 및 제2 데이터 라인(DLh, DLl), 상기 제1 및 제2 데이터 전극(DE) 및 상기 제1 및 제2 소스 전극(SE)이 상기 제1 및 제2 액티브 패턴(ACT)이 배치된 상기 제1 절연층(120) 상에 배치된다.
상기 제1 데이터 라인(DLh)은 상기 제2 방향(D2)으로 연장된다. 상기 제1 데이터 라인(DLh)은 상기 제1 소스 전극과 전기적으로 연결된다. 상기 제1 소스 전극은 상기 제1 액티브 패턴과 중첩한다. 상기 제1 드레인 전극은 상기 제1 소스 전극과 이격되고, 상기 제1 액티브 패턴과 중첩한다.
상기 제2 데이터 라인(DLl)은 상기 제1 데이터 라인(DLh)과 상기 제1 방향(D1)으로 이격되어 상기 제2 방향(D2)으로 연장된다. 상기 제2 데이터 라인(DLl)은 상기 제2 소스 전극과 전기적으로 연결된다. 상기 제2 소스 전극은 상기 제2 액티브 패턴과 중첩한다. 상기 제2 드레인 전극은 상기 제2 소스 전극과 이격되고, 상기 제2 액티브 패턴과 중첩한다.
상기 제1 게이트 전극, 상기 제1 액티브 패턴, 상기 제1 소스 전극 및 상기 제2 드레인 전극은 제1 박막 트랜지스터(TFT1)를 구성한다.
상기 제1 게이트 전극, 상기 제1 액티브 패턴, 상기 제1 소스 전극 및 상기 제2 드레인 전극은 제2 박막 트랜지스터(TFT2)를 구성한다.
상기 제2 절연층(130)은 상기 제1 및 제2 박막 트랜지스터들(TFT1, TFT2) 및 상기 제1 및 제2 데이터 라인(DLh, DLl) 형성된 상기 제1 절연층(120) 상에 배치된다. 상기 제2 절연층(130)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
상기 컬러 필터(CF)는 상기 제2 절연층(130) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(300)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
상기 패시베이션층(140)이 상기 컬러 필터(CF) 상에 배치된다. 상기 패시베이션층(140)은 상기 컬러 필터(CF)의 들뜸을 방지하고, 상기 컬러 필터(CF)로부터 발생하는 불순물의 유출을 방지한다. 상기 패시베이션층(140)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
제1 개구(OP1)가 상기 패시베이션층(140)을 통해 형성된다. 상기 제1 개구(OP1)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 제1 개구(OP1)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 제1 개구(OP1)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다. 상기 제1 개구(OP1)는 상기 제1 화소 전극(160)과 중첩한다.
상기 제1 개구(OP1)는 상기 컬러 필터(CF)를 노출한다. 이에 따라, 상기 제1 개구(OP)를 통해 상기 제1 화소 전극(160)이 상기 컬러 필터(CF)와 직접 접촉한다. 상기 패시베이션층(140)의 상기 제1 개구(OP1)에 대응되는 상기 컬러 필터(CF)의 부분에는 제1 깊이(d1)를 갖는 리세스가 형성될 수 있다.
상기 컬러 필터(CF)의 상기 리세스의 상기 제1 깊이(d1)는 약 0.5μm(마이크로미터) 이하일 수 있다.
제2 개구(OP2)가 상기 패시베이션층(140)을 통해 형성된다. 상기 제2 개구(OP2)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 제2 개구(OP2)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 개구(OP2)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다. 상기 제2 개구(OP2)는 상기 제2 화소 전극(170)과 중첩한다.
상기 제2 개구(OP2)는 상기 컬러 필터(CF)를 노출한다. 이에 따라, 상기 제2 개구(OP2)를 통해 상기 제2 화소 전극(170)이 상기 컬러 필터(CF)와 직접 접촉한다. 상기 패시베이션층(140)의 상기 제2 개구(OP2)에 대응되는 상기 컬러 필터(CF)의 부분에는 제1 깊이를 갖는 리세스가 형성될 수 있다.
상기 컬러 필터(CF)의 상기 리세스의 상기 제1 깊이는 약 0.5μm(마이크로미터) 이하일 수 있다.
상기 제1 화소 전극(160)은 상기 패시베이션층(140) 상에 배치된다. 상기 제1 화소 전극(160)은 상기 패시베이션층(140), 상기 컬러 필터(CF) 및 상기 제2 절연층(130)을 통해 형성된 제1 콘택홀(CNT1)을 통해 상기 제1 박막 트랜지스터(TFT1)의 상기 드레인 전극과 전기적으로 연결된다. 상기 제1 화소 전극(160)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 화소 전극(160)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 제1 화소 전극(160)은 제1 줄기(162) 및 제2 줄기(164)를 포함한다. 상기 제1 줄기(162)는 상기 제2 방향(D2)으로 연장된다. 상기 제2 줄기(164)는 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(162)와 교차한다. 상기 제1 및 제2 줄기(162, 164)는 상기 제1 화소 전극(160)을 4개의 도메인들로 나눈다. 각각의 상기 도메인에는 복수의 슬릿들(SLT)이 상기 제1 또는 상기 제2 줄기(162, 164)로부터 연장된다. 상기 슬릿들(SLT)은 서로 다른 도메인에 대해 서로 다른 방향으로 연장될 수 있다. 이에 따라 각각의 도메인에 대응하는 액정층(300)의 액정 분자들이 서로 다른 방향으로 배열되어, 서로 다른 액정 디렉터 방향들을 가질 수 있다. 예를 들면, 상기 슬릿들(SLT)은 상기 제1 및 제2 방향들(D1, D2)와 다른 제3 방향(D3) 또는 상기 제3 방향(D3)와 수직한 제4 방향(D4)과 평행한 방향으로 연장될 수 있다. 이에 따라, 상기 액정 디렉터 방향이 상기 제1 화소 전극(160)의 상기 중앙을 향할 수 있다.
상기 패시베이션층(160)의 상기 제1 개구(OP1)는 상기 제1 줄기(162)와 상기 제2 줄기(164)가 교차되는 부분과 중첩하게 형성될 수 있다. 예를 들면, 상기 제1 개구(OP1)는 상기 제1 화소 전극(160)의 중앙에 대응하여 배치될 수 있다. 상기 제1 개구(OP1)에 대응하는 상기 컬러 필터(CF)의 상기 부분에 상기 리세스가 형성되더라도, 상기 리세스 주변의 액정 분자들의 액정 디렉터 방향이 상기 제1 화소 전극(160)의 상기 중앙을 향하여, 상기 제1 개구(OP1) 주변의 액정 디렉터 방향과 일치하므로, 상기 제1 개구(OP1) 부근의 텍스쳐 발생을 감소할 수 있다.
상기 제2 화소 전극(170)은 상기 패시베이션층(140) 상에 배치된다. 상기 제2 화소 전극(170)은 상기 패시베이션층(140), 상기 컬러 필터(CF) 및 상기 제2 절연층(130)을 통해 형성된 제2 콘택홀(CNT2)을 통해 상기 제2 박막 트랜지스터(TFT2)의 상기 드레인 전극과 전기적으로 연결된다. 상기 제2 화소 전극(170)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제2 화소 전극(170)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 제2 화소 전극(170)은 제1 줄기(172) 및 제2 줄기(174)를 포함한다. 상기 제1 줄기(172)는 상기 제2 방향(D2)으로 연장된다. 상기 제2 줄기(174)는 상기 제1 방향(D1)으로 연장되고 상기 제1 줄기(172)와 교차한다. 상기 제1 및 제2 줄기(172, 174)는 상기 제2 화소 전극(170)을 4개의 도메인들로 나눈다. 각각의 상기 도메인에는 복수의 슬릿들(SLT)이 상기 제1 또는 상기 제2 줄기(172, 174)로부터 연장된다. 상기 슬릿들(SLT)은 서로 다른 도메인에 대해 서로 다른 방향으로 연장될 수 있다. 이에 따라 각각의 도메인에 대응하는 액정층(300)의 액정 분자들이 서로 다른 방향으로 배열되어, 서로 다른 액정 디렉터 방향들을 가질 수 있다. 예를 들면, 상기 슬릿들(SLT)은 상기 제1 및 제2 방향들(D1, D2)와 다른 제3 방향(D3) 또는 상기 제3 방향(D3)와 수직한 제4 방향(D4)과 평행한 방향으로 연장될 수 있다. 이에 따라, 상기 액정 디렉터 방향이 상기 제2 화소 전극(170)의 상기 중앙을 향할 수 있다.
상기 패시베이션층(160)의 상기 제2 개구(OP2)는 상기 제1 줄기(172)와 상기 제2 줄기(174)가 교차되는 부분과 중첩하게 형성될 수 있다. 예를 들면, 상기 제2 개구(OP2)는 상기 제2 화소 전극(170)의 중앙에 대응하여 배치될 수 있다. 상기 제2 개구(OP2)에 대응하는 상기 컬러 필터(CF)의 상기 부분에 상기 리세스가 형성되더라도, 상기 리세스 주변의 액정 분자들의 액정 디렉터 방향이 상기 제2 화소 전극(170)의 상기 중앙을 향하여, 상기 제2 개구(OP2) 주변의 액정 디렉터 방향과 일치하므로, 상기 제2 개구(OP2) 부근의 텍스쳐 발생을 감소할 수 있다.
상기 제1 화소 전극(160)에는 상기 제1 박막 트랜지스터(TFT1)를 통하여 제1 전압이 인가될 수 있다. 상기 제2 화소 전극(170)에는 상기 제2 박막 트랜지스터(TFT2)를 통하여 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 제1 전압은 상기 제1 데이터 라인(DLh)에 인가되고, 상기 제2 전압은 상기 제2 데이터 라인(DLl)에 인가될 수 있다. 따라서, 상기 제1 화소 전극(160)에 대응하는 부분은 하이 픽셀(high pixel)로 구동되고, 상기 제2 화소 전극(170)에 대응하는 부분은 로우 픽셀(low pixel)로 구동될 수 있다.
상기 대향 기판(200)은 제2 기판(210), 블랙 매트릭스(BM), 보호층(220) 및 공통 전극(CE)을 포함한다.
상기 제2 기판(210)은 상기 제1 기판(110)과 마주본다. 상기 제2 기판(210)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제2 기판(210)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 기판(210) 상에 배치된다. 상기 블랙 매트릭스(BM)는 광을 차단하는 물질을 포함한다. 상기 블랙 매트릭스(BM)는 영상이 표시되지 않는 비 표시 영역에 형성된다. 상기 블랙 매트릭스(BM)는 상기 어레이 기판(100)의 상기 게이트 라인(GL), 상기 제1 및 제2 데이터 라인(DLh, DLl) 및 상기 제1 및 제2 박막 트랜지스터(TFT1, TFT2)와 중첩된다. 상기 블랙 매트릭스(BM)는 상기 어레이 기판(100)의 상기 제1 및 제2 화소 전극들(160, 170)과 일부 중첩할 수 있다.
상기 보호층(220)은 상기 블랙 매트릭스(BM)가 배치된 상기 제2 기판(210) 상에 배치된다. 상기 보호층(220)은 상기 블랙 매트릭스(BM)를 평탄화 하고 보호하며, 불순물의 유출을 방지한다. 상기 보호층(220)은 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 공통 전극(CE)은 상기 보호층(220) 상에 배치된다. 상기 공통 전극(CE)은 상기 제2 기판(210)의 전면에 형성될 수 있다. 상기 공통 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO), 산화 아연 주석(indium zinc oxide: IZO) 등을 포함할 수 있다.
상기 액정층(300)은 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 배치된다. 상기 액정층(300)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 상기 제1 및 제2 화소 전극들(160, 170) 및 상기 공통 전극(CE)에 의해 형성되는 전계에 의해 구동되어 상기 액정층(300)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다. 상기 액정층(300)은 반응성 메조겐(reactive mesogen)을 더 포함한다. 상기 반응성 메조겐은 광경화되어, 상기 액정 분자들이 선경사(pretilt)각을 갖도록 할 수 있다.
도 5a 내지 5c는 본 발명의 또 다른 실시예에 따른 표시 패널의 평면도들이다.
도 5a를 참조하면, 표시 패널은 개구(OP)를 제외하고, 도 3내지 4b의 표시 패널과 실절적으로 동일하다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치된 액정층을 포함한다.
상기 어레이 기판은 제1 기판, 게이트 라인(GL), 제1 데이터 라인(DLh), 제2 데이터 라인(DLl), 제1 및 제2 박막트랜지스터(TFT1, TFT2), 제2 절연층(130), 컬러 필터(CF), 패시베이션층(140), 제1 화소 전극(160) 및 제2 화소 전극(170)을 포함한다. 상기 제1 화소 전극(160)은 제1 줄기(162), 제2 줄기(164) 및 복수의 슬릿들(SLT)을 포함한다. 상기 제2 화소 전극(170)은 제1 줄기(172), 제2 줄기(174) 및 복수의 슬릿들(SLT)을 포함한다.
상기 대향 기판은 제2 기판, 블랙 매트릭스(BM), 보호층 및 공통 전극을 포함한다.
상기 제1 화소 전극(160)에 대응하는 부분은 하이 픽셀(high pixel)로 구동되고, 상기 제2 화소 전극(170)에 대응하는 부분은 로우 픽셀(low pixel)로 구동된다.
개구(OP)가 상기 패시베이션층(140)을 통해 형성된다. 상기 개구(OP)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 개구(OP)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 개구(OP)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다. 상기 개구(OP)는 상기 제2 화소 전극(170)과 중첩한다.
평면에서 볼 때, 상기 제1 화소 전극(160)안에는 상기 패시베이션층(140)의 개구가 형성되지 않는다. 상기 제1 화소 전극(160)은 상기 하이 픽셀로 구동되며, 일반적으로 상기 로우 픽셀로 구동되는 상기 제2 화소 전극(170)보다 면적이 작다. 따라서, 상기 개구(OP)의 수를 줄이기 위해서, 평면에서 볼 때, 상대적으로 큰 면적을 갖는 상기 제2 화소 전극(170) 안에만 상기 개구(OP)가 형성되므로, 상기 개구(OP) 주변에 발생할 수 있는 텍스쳐를 최소화 하면서, 광이 투과되는 표시 영역 내에 상기 개구(OP)가 효율적으로 위치할 수 있다.
또한, 상기 개구(OP)의 개수를 최소화하는 것에 의해 화소 전극과 컬러 필터의 경계면에서의 광 특성 변화로 인한 투과율 감소를 최소화 할 수 있다.
도 5b를 참조하면, 표시 패널은 제1 및 제2 개구(OP1, OP2)를 제외하고, 도 3내지 4b의 표시 패널과 실절적으로 동일하다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치된 액정층을 포함한다.
상기 어레이 기판은 제1 기판, 게이트 라인(GL), 제1 데이터 라인(DLh), 제2 데이터 라인(DLl), 제1 및 제2 박막트랜지스터(TFT1, TFT2), 제2 절연층(130), 컬러 필터(CF), 패시베이션층(140), 제1 화소 전극(160) 및 제2 화소 전극(170)을 포함한다. 상기 제1 화소 전극(160)은 제1 줄기(162), 제2 줄기(164) 및 복수의 슬릿들(SLT)을 포함한다. 상기 제2 화소 전극(170)은 제1 줄기(172), 제2 줄기(174) 및 복수의 슬릿들(SLT)을 포함한다.
상기 대향 기판은 제2 기판, 블랙 매트릭스(BM), 보호층 및 공통 전극을 포함한다.
제1 개구(OP1)가 상기 패시베이션층(140)을 통해 형성된다. 상기 제1 개구(OP1)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 제1 개구(OP1)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 제1 개구(OP1)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다. 상기 제1 개구(OP1)는 상기 제1 화소 전극(160)과 중첩한다. 상기 제1 개구(OP1)는 사각형 형상을 가질 수 있고, 제1 방향(D1)과 평행한 선 및 제2 방향(D2)과 평행한 선 상에 꼭지점들이 위치하는 마름모 형상일 수 있다.
상기 제1 개구(OP1)의 전부가 상기 제1 화소 전극(160)의 상기 제1 줄기(162), 상기 제2 줄기(164) 또는 상기 슬릿들(SLT)과 중첩한다. 즉, 상기 제1 개구(OP1)는 상기 제1 화소 전극(160)에 의해 커버되므로, 상기 컬러 필터(CF)와 상기 액정층이 서로 직접 접촉하지 않을 수 있다. 이에 따라 상기 컬러 필터(CF)로부터 상기 액정층으로의 불순물의 유출을 방지할 수 있다.
제2 개구(OP2)가 상기 패시베이션층(140)을 통해 형성된다. 상기 제2 개구(OP2)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 제2 개구(OP2)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 제2 개구(OP2)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다. 상기 제2 개구(OP2)는 상기 제2 화소 전극(170)과 중첩한다. 상기 제2 개구(OP2)는 사각형 형상을 가질 수 있고, 상기 제1 방향(D1)과 평행한 선 및 상기 제2 방향(D2)과 평행한 선 상에 꼭지점들이 위치하는 마름모 형상일 수 있다.
상기 제2 개구(OP2)의 전부가 상기 제2 화소 전극(170)의 상기 제1 줄기(172), 상기 제2 줄기(174) 또는 상기 슬릿들(SLT)과 중첩한다. 즉, 상기 제2 개구(OP2)는 상기 제2 화소 전극(170)에 의해 커버되므로, 상기 컬러 필터(CF)와 상기 액정층이 서로 직접 접촉하지 않을 수 있다. 이에 따라 상기 컬러 필터(CF)로부터 상기 액정층으로의 불순물의 유출을 방지할 수 있다.
도 5c를 참조하면, 표시 패널은 제1 및 제2 개구(OP1, OP2)를 제외하고, 도 3내지 4b의 표시 패널과 실절적으로 동일하다. 따라서 중복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치된 액정층을 포함한다.
상기 어레이 기판은 제1 기판, 게이트 라인(GL), 제1 데이터 라인(DLh), 제2 데이터 라인(DLl), 제1 및 제2 박막트랜지스터(TFT1, TFT2), 제2 절연층(130), 컬러 필터(CF), 패시베이션층(140), 제1 화소 전극(160) 및 제2 화소 전극(170)을 포함한다. 상기 제1 화소 전극(160)은 제1 줄기(162), 제2 줄기(164) 및 복수의 슬릿들(SLT)을 포함한다. 상기 제2 화소 전극(170)은 제1 줄기(172), 제2 줄기(174) 및 복수의 슬릿들(SLT)을 포함한다.
상기 대향 기판은 제2 기판, 블랙 매트릭스(BM), 보호층 및 공통 전극을 포함한다.
제1 개구(OP1)가 상기 패시베이션층(140)을 통해 형성된다. 상기 제1 개구(OP1)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 제1 개구(OP1)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 제1 개구(OP1)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다.
상기 제1 개구(OP1)는 상기 제1 화소 전극(160)의 상기 제1 줄기(162) 및 상기 제2 줄기(164)와 중첩한다. 즉, 상기 제1 개구(OP1)는 평면에서 볼 때, 상기 제1 화소 전극(160)의 상기 제1 줄기(162) 및 상기 제2 줄기(164)와 동일한 형상을 가질 수 있다.
제2 개구(OP2)가 상기 패시베이션층(140)을 통해 형성된다. 상기 제2 개구(OP2)는 영상이 표시되고 광이 투과되는 표시 영역에 형성된다. 상기 제2 개구(OP2)는 평면에서 볼 때, 블랙 매트릭스(BM)와 이격되어 배치된다. 즉, 상기 제2 개구(OP2)는 상기 블랙 매트릭스(BM)과 중첩하지 않는다.
상기 제2 개구(OP2)는 상기 제2 화소 전극(170)의 상기 제1 줄기(172) 및 상기 제2 줄기(174)와 중첩한다. 즉, 상기 제2 개구(OP2)는 평면에서 볼 때, 상기 제2 화소 전극(170)의 상기 제1 줄기(172) 및 상기 제2 줄기(174)와 동일한 형상을 가질 수 있다.
이에 따라, 상기 제1 및 제2 개구들(OP1, OP2)에 대응하는 상기 컬러 필터(CF)의 상기 부분에 리세스가 형성되더라도, 상기 리세스 주변의 액정 분자들의 액정 디렉터 방향이 상기 제1 개구(OP1) 주변의 액정 디렉터 방향과 일치하므로, 상기 제1 및 제2 개구들(OP1, OP2) 부근의 텍스쳐 발생을 감소할 수 있다.
도 6a 내지 12는 도 1의 표시 패널의 제조 방법을설명하기 위한 단면도들이다.
도 1, 도 6a 및 도 6b를 참조하면, 제1 기판(110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 패턴을 형성한다. 상기 게이트 패턴은 게이트 라인(GL) 및 게이트 전극(GE)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 게이트 전극(GE)과 전기적으로 연결된다. 예를 들면, 상기 게이트 전극(GE)은 상기 게이트 라인(GL)로부터 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 돌출되어 형성된다.
상기 게이트 패턴이 형성된 상기 제1 기판(110) 상에 제1 절연층(120)을 형성한다. 상기 제1 절연층(120)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할수 있다.
도 1, 도 7a 및 도 7b를 참조하면, 상기 제1 절연층(120) 상에 반도체 층 및 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 금속층을 패터닝 하여 액티브 패턴(ACT) 및 데이터 패턴을 형성한다. 상기 데이터 패턴은 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 액티브 패턴(ACT)을 형성한 후, 상기 데이터 패턴을 형성할 수 있다. 또한, 상기 액티브 패턴(ACT) 및 상기 데이터 패턴을 동시에 형성할 수 있다. 상기 게이트 전극(GE), 상기 액티브 패턴(ACT), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 박막 트랜지스터(TFT)를 구성한다.
상기 데이터 라인(DL)은 상기 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 상기 소스 전극(SE)은 상기 액티브 패턴(ACT)과 중첩한다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격되고, 상기 액티브 패턴(ACT)과 중첩한다.
상기 액티브 패턴(ACT) 및 상기 데이터 패턴이 형성된 상기 제1 절연층(120) 상에 제2 절연층(130)을 형성한다. 상기 제2 절연층(120)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
도 1, 도 8a 및 도 8b를 참조하면, 상기 제2 절연층(130) 상에 컬러 필터(CF)를 형성한다. 상기 컬러 필터(CF)는 상기 제2 절연층(130) 상에 포토 레지스트를 형성하고, 마스크를 이용한 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 컬러 필터(CF) 상에 패시베이션층(140)을 형성한다. 상기 패시베이션층(140)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
도 1, 도 9a 및 도 9b를 참조하면, 상기 패시베이션층(140) 상에 포토레지스트 조성물을 도포한 후, 제1 영역(A1) 및 제2 영역(A2)을 갖는 마스크(M)을 이용하여 포토레지스트층(PR)을 형성한다. 상기 마스크(M)의 상기 제1 영역(A1)에는 슬릿들 또는 하프톤 영역이 형성될 수 있다. 상기 마스크(M)의 상기 제2 영역(A2)에는 개구가 형성된다. 이에 따라, 상기 포토레지스트층(PR)은 상기 제1 영역(A1)에 대응하여 리세스가 형성되고, 상기 제2 영역(A2)에 대응한 부분에 홀이 형성된다.
도 1, 도 10a 및 도 10b를 참조하면, 상기 포토레지스트층(PR)을 이용하여 건식 식각(dry etching)하여 상기 패시베이션층(140)을 통해 형성되는 개구(OP) 및 상기 패시베이션층(140) 및 상기 컬러 필터(CF)를 통해 형성되는 콘택홀(CNT)이 형성된다. 상기 개구(OP)는 상기 제1 영역(도 9a의 A1 참조)에 대응하여 형성되며, 상기 콘택홀(CNT)은 상기 제2 영역(도 9b의 A2 참조)에 대응하여 형성된다.
상기 개구(OP)는 영상이 표시되고 광이 투과되는 표시 영역에 형성되며, 상기 컬러 필터(CF)를 노출한다. 이때, 상기 개구(OP)에 의해 노출되는 상기 컬러 필터(CF)의 부분에 리세스가 형성될 수 있다. 상기 개구(OP)에 대응하는 상기 제1 영역에 대해서는 하프톤 마스크를 이용하여 포토레지스트층(도 9a의 PR 참조)의 리세스가 형성되어 있으므로, 상기 건식 식각 과정에 의해, 상기 컬러 필터(CF)의 상기 리세스의 제1 깊이(d1)가 줄어들 수 있다. 즉, 상기 개구(OP)를 형성하는 과정에서 상기 컬러 필터(CF)의 손상을 줄일 수 있다. 예를 들면, 상기 컬러 필터(CF)의 상기 리세스의 상기 제1 깊이(d1)는 약 0.5μm(마이크로미터) 이하일 수 있다.
상기 콘택홀(CNT)은 상기 패시베이션층(140) 및 상기 컬러 필터(CF)를 통해 형성되며, 상기 드레인 전극(DE)을 노출한다.
도 1, 도 11a 및 도 11b를 참조하면, 상기 개구(OP) 및 상기 콘택홀(CNT)이 형성된 상기 패시베이션층(140) 상에 투명 도전층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 투명 도전층을 패터닝 하여, 상기 제1 화소 전극(150)을 형성한다
상기 제1 화소 전극(150)은 콘택홀(CNT)을 통해 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 제1 화소 전극(150)은 상기 개구(OP)를 통해 상기 컬러 필터(CF)와 직접 접촉할 수 있다.
상기 제1 기판(110), 상기 게이트 라인(GL), 상기 제1 절연층(120), 상기 데이터 라인(DL), 상기 박막 트랜지스터(TFT), 상기 제2 절연층(130), 상기 컬러 필터(CF), 상기 패시베이션층(140) 및 상기 화소 전극(150)은 어레이 기판(100)을 구성한다.
도 1 및 12를 참조하면, 대향 기판(200)을 형성한다. 예를 들면, 제2 기판(210) 상에 블랙 매트릭스(BM)를 형성한다. 상기 블랙 매트릭스(BM)가 형성된 상기 제2 기판(210) 상에 보호층(220)을 형성한다. 상기 보호층(220) 상에 공통 전극(CE)을 형성한다.
이후, 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 액정층(300)을 형성한다. 상기 액정층(300)은 상기 어레이 기판(100) 및 상기 대향 기판(200) 사이에 액정 물질을 주입하여 형성할 수 있다. 상기 액정 물질은 액정 분자 및 반응성 메조겐(reactive mesogen)을 포함할 수 있다.
이후, 상기 액정층(300)에 전계를 인가한 후, 광(UV)을 조사하여 상기 액정층(300)의 상기 반응성 메조겐을 광경화 시킨다. 예를 들면, 상기 액정층(300)에 전계를 인가한 후, 상기 제2 기판(210)에서 상기 제1 기판(110) 방향으로 자외선을 조사할 수 있다. 이에 따라, 상기 반응성 메조겐이 경화되어, 상기 액정층(300)의 상기 액정 분자들이 선경사(pretilt)각을 갖도록 할 수 있다.
이 때, 상기 어레이 기판(100)의 상기 패시베이션층(140)의 상기 개구(OP)는 광이 투과되는 표시 영역 내에 배치되므로, 상기 개구(OP)와 인접하는 상기 컬러 필터(CF)에 형성된 불순물들이 함께 경화될 수 있다. 따라서, 상기 컬러 필터(CF)의 불순물에 의한 화질 저하를 방지할 수 있다.
도 6a 내지 12를 다시 참조하면, 표시 패널을 형성하는 단계는 어레이 기판을 형성하는 단계, 대향 기판을 형성하는 단계 및 액정층을 형성하는 단계를 포함한다.
상기 어레이 기판을 형성하는 단계는 게이트 패턴을 형성하는 단계, 제1 절연층을 형성하는 단계, 액티브 패턴 및 데이터 패턴을 형성하는 단계, 제2 절연층을 형성하는 단계, 컬러 필터를 형성하는 단계, 패시베이션층을 형성하는 단계, 개구를 형성하는 단계, 화소 전극을 형성하는 단계를 포함한다.
상기 대향 기판을 형성하는 단계는 블랙 매트릭스를 형성하는 단계, 보호층을 형성하는 단계 및 공통 전극을 형성하는 단계를 포함한다.
상기 액정층을 형성하는 단계는 액정 주입 단계 및 광경화 단계를 포함한다.
본 발명의 실시예들에 따르면, 표시 패널의 어레이 기판의 패시베이션층의 개구는 광이 투과되는 표시 영역 내에 배치되므로, 액정층의 액정 분자들이 선경사각을 갖도록 광경화 공정을 거칠 때, 상기 개구와 인접하는 상기 컬러 필터에 형성된 불순물들이 함께 경화될 수 있다. 따라서, 상기 컬러 필터의 불순물에 의한 화질 저하를 방지할 수 있다.
또한, 상기 패시베이션층의 상기 개구를 형성하는 과정에서, 하프톤 마스크를 사용하므로, 상기 컬러 필터의 손상을 줄일 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 어레이 기판 110: 제1 기판
120: 제1 절연층 130: 제2 절연층
140: 패시베이션층 200: 대향 기판
300: 액정층 TFT: 박막 트랜지스터
CF: 컬러 필터 OP: 개구
BM: 블랙 매트릭스

Claims (20)

  1. 제1 기판;
    상기 제1 기판 상에 배치되는 제1 박막 트랜지스터;
    상기 제1 박막 트랜지스터 상에 배치되는 컬러 필터;
    상기 컬러 필터 상에 배치되고, 상기 컬러 필터를 노출하는 제1 개구가 형성된 패시베이션층; 및
    상기 패시베이션층 상에 배치되고, 상기 제1 박막 트랜지스터와 전기적으로 연결되고, 상기 패시베이션층의 상기 제1 개구와 중첩하는 제1 화소 전극을 포함하고,
    상기 제1 화소 전극은 제1 방향과 수직한 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함하며,
    상기 제1 화소 전극의 상기 제1 및 제2 줄기들은 상기 제1 화소 전극을 4개의 도메인으로 나누고, 각각의 도메인에서 상기 슬릿들이 연장되는 방향은 서로 다르고,
    상기 제1 개구는 상기 제1 화소 전극의 상기 제1 줄기 및 상기 제2 줄기가 교차하는 부분과 중첩하며,
    상기 컬러 필터는 상기 제1 화소 전극과 상기 제1 개구를 통해 접촉하는 것을 특징으로 하는 표시 패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제1 기판 및 상기 제2 기판 사이에 배치되고, 액정 분자 및 반응성 메조겐(reactive mesogen)을 포함하는 액정층을 더 포함하는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서,
    상기 제2 기판 상에 배치되고, 광을 차단하고, 평면에서 볼 때, 상기 패시베이션층의 상기 제1 개구와 이격되는 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 표시 패널.
  5. 제1항에 있어서,
    상기 제1 개구에 대응하는 상기 컬러 필터의 부분에는 리세스가 형성되며, 상기 리세스의 깊이는 0.5μm(마이크로미터)이하인 것을 특징으로 하는 표시 패널.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 제1 개구는 상기 화소 전극의 상기 제1 줄기, 상기 제2 줄기 및 상기 슬릿들에 의해 전부 중첩 되는 것을 특징으로 하는 표시 패널.
  10. 삭제
  11. 제1항에 있어서,
    상기 제1 박막 트랜지스터와 전기적으로 연결되는 제1 데이터 라인;
    상기 제1 데이터 라인과 이격되는 제2 데이터 라인;
    상기 제2 데이터 라인과 전기적으로 연결되는 제2 박막 트랜지스터; 및
    상기 제2 박막 트랜지스터와 전기적으로 연결되는 제2 화소 전극을 더 포함하고,
    상기 제1 화소 전극과 상기 제2 화소 전극에는 서로 다른 전압이 인가되는 것을 특징으로 하는 표시 패널.
  12. 제11항에 있어서,
    상기 패시베이션층에는 상기 제2 화소 전극과 중첩하는 제2 개구가 형성된 것을 특징으로 하는 표시 패널.
  13. 제12항에 있어서,
    상기 제1 화소 전극은 제1 방향과 수직한 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함하고,
    상기 제2 화소 전극은 상기 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함하는 것을 특징으로 하는 표시 패널.
  14. 제13항에 있어서,
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 제2 기판 상에 배치되고, 광을 차단하고, 평면에서 볼 때, 상기 패시베이션층의 상기 제1 개구 및 상기 제2 개구와 이격되는 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 표시 패널.
  15. 제14항에 있어서,
    상기 제2 기판의 블랙 매트릭스 상에 배치되는 공통 전극을 더 포함하는 것을 특징으로 하는 표시 패널.
  16. 어레이 기판을 형성하는 단계;
    상기 어레이 기판과 마주보는 대향 기판을 형성하는 단계; 및
    상기 어레이 기판 및 상기 대향 기판 사이에 액정층을 형성하는 단계를 포함하고,
    상기 어레이 기판을 형성하는 단계는
    기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 컬러 필터를 형성하는 단계;
    상기 컬러 필터 상에 상기 컬러 필터를 커버하는 패시베이션층을 형성하는 단계;
    상기 패시베이션층에 상기 컬러 필터를 노출하는 개구를 형성하는 단계; 및
    상기 패시베이션층 상에 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 패시베이션층의 상기 개구와 중첩하는 화소 전극을 형성하는 단계를 포함하고,
    상기 화소 전극은 제1 방향과 수직한 제2 방향으로 연장되는 제1 줄기, 상기 제1 방향으로 연장되는 제2 줄기, 및 상기 제1 줄기 또는 상기 제2 줄기로부터 연장되는 복수의 슬릿들을 포함하며,
    상기 화소 전극의 상기 제1 및 제2 줄기들은 상기 제1 화소 전극을 4개의 도메인으로 나누고, 각각의 도메인에서 상기 슬릿들이 연장되는 방향은 서로 다르고,
    상기 개구는 상기 화소 전극의 상기 제1 줄기 및 상기 제2 줄기가 교차하는 부분과 중첩하며,
    상기 컬러 필터는 상기 화소 전극과 상기 개구를 통해 접촉하는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제16항에 있어서, 상기 액정층을 형성하는 단계는,
    액정 분자 및 반응성 메조겐을 포함하는 액정 물질을 상기 어레이 기판 및 상기 대향 기판 사이에 주입 하는 단계; 및
    상기 액정층에 광을 조사하여 상기 반응성 메조겐을 경화하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 제17항에 있어서, 상기 경화하는 단계에서는,
    상기 어레이 기판에서 상기 대향 기판 방향으로 광을 조사하는 것을 특징으로 하는 표시 패널의 제조 방법.
  19. 제16항에 있어서, 상기 패시베이션층의 상기 개구를 형성하는 단계에서는,
    상기 개구에 대응하는 제1 영역에 슬릿들 또는 하프톤 영역이 형성된 마스크 이용하여 상기 패시베이션층을 건식 식각(dry etching)하는 것을 특징으로 하는 표시 패널의 제조 방법.
  20. 제19항에 있어서, 상기 패시베이션층의 상기 개구를 형성하는 단계에서는,
    상기 개구에 대응하는 상기 컬러 필터의 부분이 일부 식각되어 리세스가 형성되고,
    상기 리세스의 깊이는 0.5μm(마이크로미터)이하인 것을 특징으로 하는 표시 패널의 제조 방법.
KR1020140004722A 2014-01-14 2014-01-14 표시 패널 및 이의 제조 방법 KR102150033B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140004722A KR102150033B1 (ko) 2014-01-14 2014-01-14 표시 패널 및 이의 제조 방법
US14/308,392 US9466617B2 (en) 2014-01-14 2014-06-18 Display panel and method of manufacturing the same
US15/269,563 US9841631B2 (en) 2014-01-14 2016-09-19 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140004722A KR102150033B1 (ko) 2014-01-14 2014-01-14 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150084578A KR20150084578A (ko) 2015-07-22
KR102150033B1 true KR102150033B1 (ko) 2020-10-15

Family

ID=53522007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140004722A KR102150033B1 (ko) 2014-01-14 2014-01-14 표시 패널 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US9466617B2 (ko)
KR (1) KR102150033B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102189578B1 (ko) 2014-07-30 2020-12-14 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
KR102238416B1 (ko) * 2014-11-17 2021-04-12 삼성디스플레이 주식회사 어레이 기판 및 그 제조방법
KR20160059276A (ko) * 2014-11-18 2016-05-26 삼성전자주식회사 착용 가능한 전자 장치
CN104375344B (zh) * 2014-11-21 2017-09-15 深圳市华星光电技术有限公司 液晶显示面板及其彩膜阵列基板
US9935130B2 (en) * 2014-12-16 2018-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd Pixel structure and liquid crystal display comprising the pixel structure
KR20160090974A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치
KR102329388B1 (ko) * 2017-05-24 2021-11-22 삼성디스플레이 주식회사 표시 장치
KR102392670B1 (ko) 2017-06-07 2022-04-29 삼성디스플레이 주식회사 표시 장치
KR102508750B1 (ko) * 2017-11-30 2023-03-13 삼성디스플레이 주식회사 발광 표시 장치
KR102561178B1 (ko) 2018-06-08 2023-07-28 삼성디스플레이 주식회사 표시 장치
KR102634380B1 (ko) 2018-08-30 2024-02-06 삼성디스플레이 주식회사 표시 장치
CN110673386A (zh) * 2019-10-15 2020-01-10 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN110854173A (zh) * 2019-11-26 2020-02-28 深圳市华星光电半导体显示技术有限公司 一种oled显示面板
CN111880342B (zh) * 2020-07-29 2022-09-27 北海惠科光电技术有限公司 一种显示面板、显示面板的制作方法和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844846B2 (ja) 1997-06-12 2006-11-15 東芝電子エンジニアリング株式会社 液晶表示装置およびその製造方法
JP4368167B2 (ja) 2003-08-29 2009-11-18 大日本印刷株式会社 有機ｅｌ用カラー化基板及び有機ｅｌ表示装置
TWI234011B (en) * 2004-01-16 2005-06-11 Hannstar Display Corp Active color filter on array structure, manufacturing method thereof, and color LCD device including active color filter on array
KR101337257B1 (ko) * 2007-04-12 2013-12-05 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판
KR101456946B1 (ko) 2008-01-10 2014-10-31 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20090100952A (ko) 2008-03-21 2009-09-24 엘에스엠트론 주식회사 액정표시소자
JP2009271103A (ja) 2008-04-30 2009-11-19 Hitachi Displays Ltd 液晶表示装置
KR101534012B1 (ko) 2008-05-09 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 액정 표시 장치
JP5369890B2 (ja) 2009-05-20 2013-12-18 凸版印刷株式会社 カラーフィルタの製造方法及び半透過型液晶表示装置用カラーフィルタ
US8953122B2 (en) * 2009-06-18 2015-02-10 Japan Display Inc. Liquid crystal display device and manufacturing method for same
KR101615926B1 (ko) * 2009-07-28 2016-04-28 삼성디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101566431B1 (ko) 2009-09-25 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR101682092B1 (ko) * 2009-11-12 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TWI406073B (zh) * 2009-12-11 2013-08-21 Au Optronics Corp 畫素結構
KR101097345B1 (ko) 2010-03-09 2011-12-23 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 제조방법
US8865274B2 (en) 2010-04-02 2014-10-21 Samsung Display Co., Ltd. Liquid crystal display device, alignment film, and methods for manufacturing the same
JP5372900B2 (ja) 2010-12-15 2013-12-18 株式会社ジャパンディスプレイ 液晶表示装置
KR101885925B1 (ko) * 2010-12-15 2018-08-06 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치
KR101820966B1 (ko) 2011-10-20 2018-01-23 삼성디스플레이 주식회사 액정표시장치, 배향막 및 이들을 제조하는 방법들
KR101926838B1 (ko) * 2012-03-14 2019-03-08 삼성디스플레이 주식회사 액정 표시 장치
US9274377B2 (en) * 2012-03-13 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
US20150200211A1 (en) 2015-07-16
US9841631B2 (en) 2017-12-12
KR20150084578A (ko) 2015-07-22
US20170003550A1 (en) 2017-01-05
US9466617B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
KR102150033B1 (ko) 표시 패널 및 이의 제조 방법
KR101413275B1 (ko) 액정 표시 패널 및 이의 제조 방법
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
US10608052B2 (en) Display substrate and method of manufacturing the same
US9519182B2 (en) Display panel and method of manufacturing the same
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
US10032809B2 (en) Method of manufacturing display device including light blocking portion on planarization layer protrusion
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
KR20070120235A (ko) 표시기판, 이를 갖는 표시패널 및 이의 제조방법
JP2016071340A (ja) 表示パネルと表示装置
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR20150045677A (ko) 표시 패널 및 이의 제조 방법
KR102090562B1 (ko) 표시 패널 및 이의 제조 방법
KR20150025185A (ko) 표시 패널 및 이의 제조 방법
KR101631620B1 (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US20170139246A1 (en) Array substrate, manufacturing method thereof and display device
KR102299630B1 (ko) Tft 기판의 제조 방법 및 그 구조
US20070058112A1 (en) Liquid crystal display panel, color filter, and manufacturing method thereof
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR20080053804A (ko) 액정표시장치와 그 제조방법
KR20070072275A (ko) 수직배향모드 액정표시소자 및 그 제조방법
KR101590381B1 (ko) 액정표시장치 및 그 제조방법
KR101001453B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101222956B1 (ko) 반투과형 액정표시소자
US20160131952A1 (en) Display panel and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant