KR101001453B1 - 박막트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

박막트랜지스터 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101001453B1
KR101001453B1 KR1020030086956A KR20030086956A KR101001453B1 KR 101001453 B1 KR101001453 B1 KR 101001453B1 KR 1020030086956 A KR1020030086956 A KR 1020030086956A KR 20030086956 A KR20030086956 A KR 20030086956A KR 101001453 B1 KR101001453 B1 KR 101001453B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
passivation layer
forming
organic
Prior art date
Application number
KR1020030086956A
Other languages
English (en)
Other versions
KR20050053283A (ko
Inventor
손현호
안지영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030086956A priority Critical patent/KR101001453B1/ko
Publication of KR20050053283A publication Critical patent/KR20050053283A/ko
Application granted granted Critical
Publication of KR101001453B1 publication Critical patent/KR101001453B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 화소영역에서의 광손실을 줄일 수 있는 박막트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명에 따른 박막트랜지스터 어레이 기판은 기판 상에 형성되는 게이트 라인과; 상기 게이트 라인과 평행하게 형성된 공통 라인과; 상기 게이트 라인 및 공통 라인과 절연되게 교차하여 화소 영역들 사이에 형성된 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극과; 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 이루는 화소 전극과; 상기 화소영역을 제외한 나머지 영역에 형성되는 유기보호막을 구비하는 것을 특징으로 한다.

Description

박막트랜지스터 어레이 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND FABRICATING METHOD THEREOF}
도 1은 종래의 수평 전계 인가형 액정 표시 패널을 나타내는 사시도이다.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 상세히 나타내는 평면도이다.
도 3은 도 1에 도시된 액정표시패널을 나타내는 단면도이다.
도 4는 유기보호막을 채용한 고개구율 액정표시패널을 나타내는 평면도이다.
도 5는 도 4에 도시된 액정표시패널을 나타내는 단면도이다.
도 6은 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이다.
도 7은 도 6에서 선 "Ⅶ1-Ⅶ1'", "Ⅶ2-Ⅶ2'"를 따라 절취한 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.
도 8은 도 6에 도시된 박막트랜지스터 어레이 기판의 다른 형태를 나타내는 단면도이다.
도 9a 내지 도 9c는 도 7에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 10a 내지 도 10d는 도 9b에 도시된 유기보호막과 스페이서를 형성하기 위한 제조방법을 상세히 나타내는 단면도이다.
도 11은 본 발명의 제2 실시 예에 따른 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.
도 12는 도 7 및 도 11에 도시된 공통전극의 다른 형태를 나타내는 단면도이다.
도 13은 본 발명의 제1 및 제2 실시 예에 따른 박막트랜지스터 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102 : 게이트라인 4,104 : 데이터라인
6,106 : 게이트전극 8,108 : 소스전극
10,110 : 드레인전극 14,114 : 활성층
16,116 : 오믹접촉층 18,28,118,128 : 보호막
22,122 : 화소전극 24,124 : 공통전극
26,126 : 공통라인 30,130 : 박막트랜지스터
본 발명은 수평 전계를 이용하는 액정 표시 패널에 관한 것으로, 특히 화소영역에서의 광손실을 줄일 수 있는 박막트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.
수평 전계형 액정 표시 장치는 도 1에 도시된 바와 같이 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(50) 및 칼러 필터 어레이 기판(60)과, 두 기판과 스페이서에 의해 마련된 액정공간에 채워진 액정(40)을 구비한다.
칼라 필터 어레이 기판(60)은 도 3에 도시된 바와 같이 상부기판(11) 상에 형성된 칼러 구현을 위한 칼라 필터(34) 및 빛샘 방지를 위한 블랙 매트릭스(32)와, 칼라 필터(34) 및 블랙 매트릭스(32)가 형성된 상부기판(11)을 평탄화하기 위한 평탄화층(36)과, 평탄화층(36) 상에 셀갭을 일정하게 유지시키기 위한 스페이서(70)로 구성된다.
박막 트랜지스터 어레이 기판(50)은 도 2 및 도 3에 도시된 바와 같이 하부 기판(1) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(22) 및 공통 전극(24)과, 공통 전극(24)과 접속된 공통 라인(26)을 구비한다.
게이트라인(2)은 박막트랜지스터(30)의 게이트전극(6)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(30)의 드레인전극(10)을 통해 화소전극(22)에 화소신호를 공급한다. 게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역을 정의한다. 공통라인(26)은 화소영역을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(24)에 공급한다.
박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(10) 사이에 채널을 형성하는 반도체층(도시하지 않음)이 더 형성된다.
화소 전극(22)은 보호막(18)을 관통하는 콘택홀(20)을 통해 박막 트랜지스터(30)의 드레인 전극(10)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(22)은 공통전극(24)들 사이에 공통전극(24)과 나란하게 형성된다.
공통 전극(24)은 공통 라인(26)과 접속되어 화소 영역에 형성된다. 특히, 공통 전극(24)은 화소 영역에서 화소 전극(22)과 나란하게 형성된다.
이에 따라, 박막 트랜지스터(30)를 통해 화소 신호가 공급된 화소 전극(22)과 공통 라인(26)을 통해 기준 전압이 공급된 공통 전극(24) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판(50)과 칼라 필터 어레이 기판(60) 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
한편, 도 2 및 도 3에 도시된 박막트랜지스터 어레이 기판(50)의 보호막(18)은 무기절연물질로 형성된다. 이러한 무기절연물질은 유전상수가 높아 게이트라인(2) 및 데이터라인(4)을 포함하는 신호라인과, 화소전극(22) 및 공통전극(24)을 포함하는 구동전극은 소정간격 이격되어 형성된다. 이는 신호라인과 구동전극을 개구율을 높히기 위해 보호막(18)을 사이에 두고 중첩시키면 신호라인과 구동전극 간의 기생캐패시터의 용량값이 커져 신호왜곡이 발생되기 때문이다.
이와 같이, 보호막을 무기절연물질로 형성하는 경우, 신호라인과 구동전극은 소정간격을 두고 이격되어야 하므로 그 간격만큼 개구율이 저하되는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 도 4 및 도 5에 도시된 박막트랜지스터 어레이 기판의 구조가 제안되었다.
도 4 및 도 5에 도시된 박막트랜지스터 어레이 기판의 보호막(18)은 BCB, 아크릴계열의 수지를 포함하는 유기절연물질로 형성된다. 이 경우, 유전상수가 낮은 유기절연물질로 보호막(18)이 형성됨으로써 데이터라인(게이트라인)과 공통전극(공통라인)이 중첩되게 형성된다. 이에 따라, 공통전극과 화소전극 간의 광투과영역이 넓어져 개구율이 향상된다. 또한, 공통전극(공통라인)과 데이터라인(게이트라인)이 완전히 중첩됨으로써 공통전극(24)과 화소전극(22) 사이의 전계에 영향을 주는 게이트신호 및 데이터신호가 차폐된다.
한편, 유기절연물질로 형성된 보호막(18)은 화소영역을 포함하는 하부기판(1) 전면에 형성된다. 이 유기보호막(18)에 의해 백라이트으로부터의 광이 약 5~9% 손실되므로 광투과율이 저하되는 문제점이 있다. 또한, 유기보호막(18)은 인접층과 접착력이 좋지 않아 들뜸현상이 발생되며, 유기보호막(18)은 탄소(C)를 포함하고 있어 박막트랜지스터(30)의 채널부와 직접 접촉할 경우 박막트랜지스터의 특성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 화소영역에서의 광손실을 줄일 수 있는 박막트랜 지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 어레이 기판은 기판 상에 형성되는 게이트 라인과; 상기 게이트 라인과 평행하게 형성된 공통 라인과; 상기 게이트 라인 및 공통 라인과 절연되게 교차하여 화소 영역들 사이에 형성된 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와; 상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극과; 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 이루는 화소 전극과; 상기 화소영역을 제외한 나머지 영역에 형성되는 유기보호막을 구비하는 것을 특징으로 한다.
상기 박막트랜지스터 어레이 기판은 상기 유기보호막과 박막트랜지스터 사이에 형성되는 무기보호막을 추가로 구비하는 것을 특징으로 한다.
상기 화소전극은 상기 무기보호막 상에 형성되는 것을 특징으로 한다.
상기 화소전극은 상기 게이트절연막 상에 형성되는 것을 특징으로 한다.
상기 공통전극은 상기 유기보호막 상에 형성되며 상기 유기보호막을 사이에 두고 상기 데이터라인과 중첩되게 형성되는 것을 특징으로 한다.
상기 공통전극은 상기 유기보호막의 평면과 측면 상에 형성되는 것을 특징으로 한다.
상기 박막트랜지스터 어레이 기판은 상기 유기보호막 상에 형성되며 상기 유 기보호막과 일체화된 스페이서를 추가로 구비하는 것을 특징으로 한다.
상기 유기보호막은 아크릴계 수지, BCB 등을 포함하는 유기절연물질로 형성되는 것을 특징으로 한다.
상기 무기보호막은 질화실리콘 및 산화실리콘 중 어느 하나를 포함하는 무기절연물질로 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법은 게이트라인, 상기 게이트라인과 게이트절연막을 사이에 두고 교차하여 화소영역을 결정하는 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 박막트랜지스터를 형성하는 단계와; 상기 화소영역을 제외한 나머지 영역에 유기보호막을 형성하는 단계와; 상기 화소영역에 상기 박막트랜지스터와 접속되는 화소전극을 형성함과 아울러 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 화소영역을 제외한 나머지 영역에 유기보호막을 형성하는 단계는 상기 유기보호막을 형성함과 동시에 상기 유기보호막과 동일물질로 상기 게이트라인, 데이터라인 및 박막트랜지스터 중 어느 하나와 중첩되는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 화소전극 및 공통전극을 형성하는 단계는, 게이트 절연막 상의 상기 유기보호막의 일부가 식각되어 상기 게이트절연막을 노출시키고, 상기 노출된 게이트절연막 상에 화소전극을 형성하고 상기 유기보호막 상에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 박막트랜지스터 어레이 기판의 제조방법은 상기 박막트랜지스터와 유기 보호막 사이에 상기 박막트랜지스터를 보호하는 무기보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 화소전극 및 공통전극을 형성하는 단계는, 무기보호막 상의 상기 유기보호막의 일부가 식각되어 상기 무기보호막을 노출시키고, 상기 노출된 무기보호막 상에 화소전극을 형성하고 상기 유기보호막 상에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 6 내지 도 13을 참조하여 상세하게 설명하기로 한다.
도 6은 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 7은 도 6에서 선"Ⅶ-Ⅶ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 6 및 도 7에 도시된 박막 트랜지스터 어레이 기판(150)은 하부 기판(101) 상에 교차되게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(122) 및 공통 전극(124)과, 공통 전극(124)과 접속된 공통 라인(126)을 구비한다. 또한, 박막트랜지스터 어레이 기판(150)은 박막트랜지스터(130)를 보호하는 유기보호막(128)과, 그 유기보호막(128)과 일체화되어 형성되며 셀갭을 일정하게 유지시키기 위한 스페이서(170)를 추가로 구비한다.
게이트라인(102)은 박막트랜지스터(130)의 게이트전극(106)에 게이트신호를 공급한다. 데이터라인(104)은 박막트랜지스터(130)의 드레인전극(110)을 통해 화소전극(122)에 화소신호를 공급한다. 이러한 데이터라인(104)은 무기보호막(118) 및 유기보호막(128)을 사이에 두고 공통전극(124)과 중첩되게 형성된다. 공통라인(126)은 화소영역(105)을 사이에 두고 게이트라인(102)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(124)에 공급한다. 이러한 공통라인(126)은 게이트절연막(112), 무기보호막(118), 유기보호막(128)을 사이에 두고 게이트라인(102)과 중첩되게 형성된다.
박막 트랜지스터(130)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)에 접속된 드레인 전극(110)을 구비한다. 또한, 박막 트랜지스터(130)는 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114)과, 소스 전극(108) 및 드레인 전극(110)과 오믹 접촉을 위한 오믹 접촉층(116)이 더 형성된다.
이러한 박막트랜지스터(130) 상에는 도 7에 도시된 바와 같이 무기보호막(118)과 유기보호막(128)이 순차적으로 적층된 구조로 형성되거나 도 8에 도시된 바와 같이 무기보호막(118)이 단층으로 적층된 구조로 형성된다. 이 경우, 박막트랜지스터(130)를 덮도록 형성된 무기보호막(118)은 유기보호막(128)에 포함된 탄소(C)에 의한 박막트랜지스터(130) 채널부의 손상을 방지한다.
유기보호막(128)은 게이트라인(102), 데이터라인(104) 및 공통라인(126)의 교차로 마련된 화소영역(105)을 제외한 나머지 영역의 무기보호막(118) 상에 형성된다. 즉, 유기보호막(128)은 관통홀(184)을 통해 화소영역(105)에서 제거된다. 이러한 유기보호막(128)은 유전상수가 낮아 데이터라인(게이트라인)과 공통전극(공통라인)이 중첩되게 형성됨으로써 개구율이 향상된다.
또한, 유기보호막(128)에 의해 공통전극(124)이 데이터라인(104)과 중첩되게 형성되며 게이트라인(102)과 공통라인(126)이 중첩되게 형성된다. 이에 따라, 화소전극(122)과 공통전극(122) 사이의 전계에 영향을 주는 데이터라인(104)으로부터의 데이터신호와 게이트라인(102)으로부터의 게이트신호가 차폐됨으로써 전계왜곡을 방지할 수 있다.
스페이서(170)는 유기보호막(128)과 동일물질로 동시에 형성된다. 이 스페이서(170)는 게이트라인(102), 데이터라인(104), 공통라인(126) 및 박막트랜지스터(130) 중 적어도 어느 하나와 대응되는 영역에서 돌출되어 칼라필터 어레이 기판과 박막트랜지스터 어레이 기판(150) 사이의 셀갭을 유지하게 된다.
화소 전극(122)은 도 7에 도시된 바와 같이 무기보호막(118)을 관통하는 제1 콘택홀(180)과, 유기보호막(128)을 관통하며 제1 콘택홀(180)과 중첩되는 제2 콘택홀(182)을 통해 박막 트랜지스터(130)의 드레인 전극(110)과 접속되어 화소 영역의 무기보호막(118) 상에 형성된다. 또는 도 8에 도시된 바와 같이 무기보호막(118)을 관통하는 콘택홀(120)을 통해 박막 트랜지스터(130)의 드레인 전극(110)과 접속되어 화소 영역의 무기보호막(118) 상에 형성된다.
이러한 화소 전극(122)은 공통전극(124)들 사이에 공통전극(124)과 나란하게 형성된다.
공통 전극(124)은 공통 라인(126)과 접속되어 화소 영역에 형성된다. 특히, 공통 전극(124)은 화소 영역에서 화소 전극(122)과 나란하게 형성된다.
이에 따라, 박막 트랜지스터(130)를 통해 화소 신호가 공급된 화소 전극(122)과 공통 라인(126)을 통해 기준 전압이 공급된 공통 전극(124) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판(150)과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
이와 같이, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판은 화소영역 상에 위치하는 유기보호막이 제거됨으로써 백라이트에서 생성된 광이 유기보호막을 통과하면서 발생되는 손실을 줄일 수 있다.
또한, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판은 신호라인과 구동전극은 유기보호막을 사이에 두고 중첩되게 형성됨으로써 개구율이 향상되며 구동전극들 사이의 전계왜곡을 방지할 수 있다.
뿐만 아니라, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판은 유기보호막을 스페이서와 동시에 형성함으로써 액정표시패널의 전체 마스크공정수를 줄일 수 있다.
도 9a 내지 도 9c는 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법을 설명하기 위한 단면도이다. 여기서는 도 7 및 도 8에 도시된 박막트랜지스터 어레이 기판 중 도 7에 도시된 박막트랜지스터 어레이 기판을 예를 들어 설명하기로 한다.
도 9a를 참조하면, 게이트라인(102), 데이터라인(104) 및 박막트랜지스터(130)가 형성된 하부기판(101) 상에 제1 콘택홀(180)을 가지는 무기보호막(118)이 형성된다.
이를 위해, 게이트라인(102), 데이터라인(104) 및 박막트랜지스터(130)가 형성된 하부기판(101) 상에 무기절연물질이 전면 증착됨으로써 무기보호막(118)이 형성된다. 무기보호막(118)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등을 포함하는 무기절연물질로 형성된다. 이 무기보호막(118)이 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 제1 콘택홀(180)이 형성된다. 제1 콘택홀(180)은 무기보호막(118)을 관통하여 드레인전극(110)을 노출시킨다.
도 9b를 참조하면, 무기보호막(118)이 형성된 하부기판(101) 상에 제2 콘택홀(182)과 관통홀(184)을 가지는 유기보호막(128)과, 그 유기보호막(128) 상에 스페이서(170)가 형성된다. 이에 대한 상세한 설명을 도 10a 내지 도 10d를 결부하여 상세히 설명하기로 한다.
먼저, 도 10a에 도시된 바와 같이 무기보호막(118) 상에 유기절연물질(129)과 포토레지스트(216)가 순차적으로 코팅된다. 여기서, 유기절연물질(129)은 포지티브형 포토레지스트, 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
그런 다음, 부분 노광 마스크(200)가 하부기판(101) 상부에 정렬된다. 부분 노광 마스크(200)는 투명한 재질인 마스크 기판(210)과, 마스크 기판(210)의 차단 영역(S2)에 형성된 차단부(212)와, 마스크 기판(210)의 부분 노광 영역(S3)에 형성된 회절 노광부(214)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(210)이 노출된 영역은 노광 영역(S1)이 된다.
이러한 부분 노광 마스크(200)를 이용하여 포토레지스트막(216)을 노광한 후 현상함으로써 도 10b에 도시된 바와 같이 부분 노광 마스크(200)의 차단부(212)와 회절 노광부(214)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(208)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(208)은 차단 영역(S2)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(208)보다 낮은 제2 높이를 갖게 된다.
이러한 포토레지스트 패턴(208)을 마스크로 이용한 식각공정으로 유기절연물질이 패터닝됨으로써 화소영역(105)의 무기보호막(118)을 노출시키는 관통홀(184)과, 제1 콘택홀(180) 영역과 중첩되는 제2 콘택홀(182)을 가지는 유기보호막(128)이 형성된다.
이어서, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(208)은 도 10c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이를 갖는 포토레지스트 패턴(208)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(208)을 이용한 식각 공정으로 부분 노광 영역(S3)의 유기보호막(128)이 일부 제거된다. 이에 따라, 게이트라인, 데이터라인, 공통라인 및 박막트랜지스터 중 적어도 어느 하나와 대응되는 영역에서 돌출된 스페이서(170)가 형성된다. 그리고, 스페이서(170) 상에 남아 있던 포토레지스트 패턴(208)은 도 10d에 도시된 바와 같이 스트립 공정으로 제거된다.
도 9c를 참조하면, 유기보호막(128)과 스페이서(170)가 형성된 하부기판(101) 상에 화소전극(122), 공통라인(126) 및 공통전극(124)이 형성된다.
이를 위해, 유기보호막(128)이 형성된 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막이 형성된다. 여기서, 투명도전막은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용된다. 이어서, 투명도전막이 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 공통전극(124), 공통라인(126) 및 화소전극(122)이 형성된다.
한편, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판의 유기보호막(128)과 스페이서(170)는 광개시제(Photo-initiator)를 포함하는 유기절연물질로 형성될 수 있다. 이 경우, 광개시제를 포함하는 유기절연물질은 노광 및 현상공정에 의해 패터닝됨으로써 포토레지스트 패터닝공정과 식각공정이 불필요하여 재료비를 절감할 수 있으며 공정을 단순화할 수 있다.
도 11은 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 11을 참조하면, 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판은 도 7에 도시된 박막트랜지스터 어레이 기판과 비교하여 무기보호막이 형성되지 않는 것을 제외하고는 동일한 구성요소를 구비한다.
유기보호막(128)은 게이트라인(102), 데이터라인(104) 및 공통라인(126)의 교차로 마련된 화소영역(105)을 제외한 나머지 영역의 게이트절연막(112) 상에 형성된다. 즉, 유기보호막(128)은 관통홀(192)을 통해 화소영역(105)에서 제거된다. 이러한 유기보호막(128)은 유전상수가 낮아 데이터라인(게이트라인)과 공통전극(공통라인)이 중첩되게 형성됨으로써 개구율이 향상된다. 또한, 유기보호막(128)에 의해 공통전극(124)이 데이터라인(104)과 중첩되게 형성되며 게이트라인(102)과 공통라인(126)이 중첩되게 형성된다. 이에 따라, 화소전극(122)과 공통전극(122) 사이의 전계에 영향을 주는 데이터라인(104)으로부터의 데이터신호와 게이트라인(102)으로부터의 게이트신호가 차폐됨으로써 전계왜곡을 방지할 수 있다.
스페이서(170)는 유기보호막(128)과 동일물질로 동시에 형성된다. 이 스페이서(170)는 게이트라인(102), 데이터라인(104), 공통라인(126) 및 박막트랜지스터(130) 중 적어도 어느 하나와 대응되는 영역에서 돌출되어 칼라필터 어레이 기판과 박막트랜지스터 어레이 기판이 셀갭을 유지하게 된다.
화소 전극(122)은 유기보호막(128)을 관통하며 제1 콘택홀(190)을 통해 박막 트랜지스터(130)의 드레인 전극(110)과 접속되어 화소 영역의 게이트절연막(112) 상에 형성된다. 특히, 화소 전극(122)은 공통전극(124)들 사이에 공통전극(124)과 나란하게 형성된다.
이와 같이, 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판은 화소영역 상에 위치하는 유기보호막을 제거함으로써 백라이트에서 생성된 광이 유기보호막을 통과하면서 발생되는 손실을 줄일 수 있다.
또한, 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판은 신호라인과 구동전극은 유기보호막을 사이에 두고 중첩되게 형성됨으로써 개구율이 향상되며 구동전극의 전계왜곡을 방지할 수 있다.
뿐만 아니라, 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판은 유기보호막을 스페이서와 동시에 형성함으로써 컬러필터 어레이 기판의 마스크공정수를 줄일 수 있다.
한편, 본 발명의 제1 내지 제2 실시 예에 따른 박막트랜지스터 어레이 기판의 공통전극(124) 및 화소전극(122) 중 어느 하나는 여러가지 형태로 변형되어 형성될 수 있다. 예를 들어, 도 12에 도시된 바와 같이 데이터라인(104)과 중첩되는 영역에서 공통전극(124)은 유기보호막(128)을 감싸도록 형성될 수도 있다. 즉, 공통전극(124)은 유기보호막(128)의 평면 뿐만 아니라 유기보호막(128)의 평면에서 연장된 측면 상에도 형성된다.
도 13은 본 발명의 제1 내지 제2 실시 예에 따른 박막트랜지스터 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.
도 13을 참조하면, 액정표시패널은 액정을 사이에 두고 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(270) 및 칼러 필터 어레이 기판(260)을 구비한다.
칼라 필터 어레이 기판(260)은 상부기판(201) 상에 형성된 칼러 구현을 위한 칼라 필터(252) 및 빛샘 방지를 위한 블랙 매트릭스(250)와, 칼라 필터(252) 및 블랙 매트릭스(250)가 형성된 상부기판(201)을 평탄화하기 위한 평탄화층(254)을 구비한다.
박막트랜지스터 어레이 기판(270)은 도 6 및 도 11에 도시된 바와 같이 하부 기판(101) 상에 교차되게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(122) 및 공통 전극(124)과, 공통 전극(124)과 접속된 공통 라인(126)을 구비한다. 또한, 박막트랜지스터 어레이 기판(150)은 화소영역을 제외한 나머지 영역에 형성된 유기보호막(128)을 구비한다. 이에 따라, 백라이트에서 생성된 광이 화소영역을 통과하면서 유기보호막(128)에 의해 발생되는 손실을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 박막트랜지스터 어레이 기판 및 그 제조방법은 유기보호막이 화소영역을 제외한 나머지영역에 형성된다. 이에 따라, 유기보호막에 의한 광손실을 방지할 수 있다. 또한, 유기보호막을 사이에 두고 데이터라인(게이트라인)과 공통전극(공통라인)이 중첩되게 형성됨으로써 신호라인으로부터의 구동 신호 전계 영향을 차폐할 수 있다. 뿐만 아니라, 유기보호막과 스페이서가 동시에 형성됨으로써 제조 원가 절감할 수 있음과 아울러 제조 수율을 향상시 킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 기판 상에 형성되는 게이트 라인과;
    상기 게이트 라인과 평행하게 형성된 공통 라인과;
    상기 게이트 라인 및 공통 라인과 절연되게 교차하여 화소 영역들 사이에 형성된 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와;
    상기 화소 영역에 형성되고 상기 공통 라인과 접속된 공통 전극과;
    상기 박막 트랜지스터와 접속되고 상기 화소 영역에 상기 공통 전극과 수평 전계를 이루는 화소 전극과;
    상기 화소영역을 제외한 나머지 영역에 형성되는 유기보호막을 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 유기보호막과 박막트랜지스터 사이에 형성되는 무기보호막을 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  3. 제 2 항에 있어서,
    상기 화소전극은 상기 무기보호막 상에 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  4. 제 1 항에 있어서,
    상기 화소전극은, 상기 게이트라인 상의 게이트절연막 상에 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  5. 제 1 항에 있어서,
    상기 공통전극은 상기 유기보호막 상에 형성되며 상기 유기보호막을 사이에 두고 상기 데이터라인과 중첩되게 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  6. 제 1 항에 있어서,
    상기 공통전극은 상기 유기보호막의 평면과 측면 상에 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  7. 제 1 항에 있어서,
    상기 유기보호막 상에 형성되며 상기 유기보호막과 일체화된 스페이서를 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  8. 제 1 항에 있어서,
    상기 유기보호막은 아크릴계 수지 또는 BCB를 포함하는 유기절연물질로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  9. 제 2 항에 있어서,
    상기 무기보호막은 질화실리콘 및 산화실리콘 중 어느 하나를 포함하는 무기절연물질로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  10. 게이트라인, 상기 게이트라인과 게이트절연막을 사이에 두고 교차하여 화소영역을 결정하는 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 박막트랜지스터를 형성하는 단계와;
    상기 화소영역을 제외한 나머지 영역에 유기보호막을 형성하는 단계와;
    상기 화소영역에 상기 박막트랜지스터와 접속되는 화소전극을 형성함과 아울러 상기 화소전극과 수평전계를 이루는 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 화소영역을 제외한 나머지 영역에 유기보호막을 형성하는 단계는
    상기 유기보호막을 형성함과 동시에 상기 유기보호막과 동일물질로 상기 게이트라인, 데이터라인 및 박막트랜지스터 중 어느 하나와 중첩되는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 화소전극 및 공통전극을 형성하는 단계는
    상기 게이트절연막 상의 상기 유기보호막의 일부가 식각되어 노출된 게이트절연막 상에 화소전극을 형성하고, 상기 유기보호막 상에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  13. 제 10 항에 있어서,
    상기 박막트랜지스터와 유기보호막 사이에 상기 박막트랜지스터를 보호하는 무기보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 화소전극 및 공통전극을 형성하는 단계는
    상기 무기보호막 상의 상기 유기보호막의 일부가 식각되어 노출된 무기보호막 상에 화소전극을 형성하고 상기 유기보호막 상에 공통전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
KR1020030086956A 2003-12-02 2003-12-02 박막트랜지스터 어레이 기판 및 그 제조 방법 KR101001453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030086956A KR101001453B1 (ko) 2003-12-02 2003-12-02 박막트랜지스터 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030086956A KR101001453B1 (ko) 2003-12-02 2003-12-02 박막트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050053283A KR20050053283A (ko) 2005-06-08
KR101001453B1 true KR101001453B1 (ko) 2010-12-14

Family

ID=37249017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030086956A KR101001453B1 (ko) 2003-12-02 2003-12-02 박막트랜지스터 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101001453B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130104674A (ko) * 2012-03-15 2013-09-25 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419228B1 (ko) * 2007-11-23 2014-07-16 엘지디스플레이 주식회사 횡전계형 액정 표시 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003307741A (ja) 2002-04-15 2003-10-31 Advanced Display Inc 液晶表示装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003307741A (ja) 2002-04-15 2003-10-31 Advanced Display Inc 液晶表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130104674A (ko) * 2012-03-15 2013-09-25 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR101962917B1 (ko) * 2012-03-15 2019-03-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법

Also Published As

Publication number Publication date
KR20050053283A (ko) 2005-06-08

Similar Documents

Publication Publication Date Title
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
KR101992884B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP5063180B2 (ja) 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR20090043838A (ko) 액정 표시 패널과 그 제조 방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101320651B1 (ko) 수평 전계 인가형 액정표시패널의 제조방법
KR100679100B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR20070068037A (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101001453B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR20070120234A (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101136207B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20110026787A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그 제조 방법
KR20130019570A (ko) 액정 표시 장치 및 이의 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050054345A (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20050035645A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 9