KR101419228B1 - 횡전계형 액정 표시 장치 및 이의 제조 방법 - Google Patents
횡전계형 액정 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101419228B1 KR101419228B1 KR1020070120454A KR20070120454A KR101419228B1 KR 101419228 B1 KR101419228 B1 KR 101419228B1 KR 1020070120454 A KR1020070120454 A KR 1020070120454A KR 20070120454 A KR20070120454 A KR 20070120454A KR 101419228 B1 KR101419228 B1 KR 101419228B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective film
- nitride protective
- liquid crystal
- nitride
- film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000010408 film Substances 0.000 claims abstract description 241
- 230000001681 protective effect Effects 0.000 claims abstract description 169
- 150000004767 nitrides Chemical class 0.000 claims abstract description 153
- 239000000758 substrate Substances 0.000 claims abstract description 44
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- 239000007789 gas Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 84
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 40
- 230000005684 electric field Effects 0.000 description 29
- 206010047571 Visual impairment Diseases 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 21
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 19
- 230000003068 static effect Effects 0.000 description 15
- 238000002834 transmittance Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 10
- 230000005611 electricity Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- -1 nitrogen nitride Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000002087 whitening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/22—Antistatic materials or arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 배향막 하측의 절연막의 저항을 액정과 배향막의 저항보다 낮게 설정하여, 액정의 잔류 DC(Direct Current)에 의한 이온 전하량(ion charge)을 공통 전극과 화소 전극으로 전달해줌으로써 횡전계형 모드에서 잔상 현상을 개선하는 횡전계형 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 횡정계형 액정 표시 장치는, 서로 대향되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터를 덮으며, 상기 제 1 기판 전면에 형성되고, 질소 함량이 규소 함량에 비해 큰 제 1 질화 보호막과, 상기 제 1 질화 보호막 상에, 규소 함량이 질소 함량에 비해 큰 제 2 질화 보호막과, 상기 제 2 질화 보호막 상의 상기 화소 영역에, 서로 교번하여 형성된 화소 전극 및 공통 전극 및 상기 제 1, 제 2 기판 사이에 채워진 액정층을 포함하여 이루어진 것을 특징으로 한다.
잔상, IPS(In-Plane Switching), 질화막, 이중 보호막, 액정, 배향막
Description
본 발명은 액정 표시 장치에 관한 것으로 특히, 배향막 하측의 절연막의 저항을 액정과 배향막의 저항보다 낮게 설정하여, 액정의 잔류 DC(Direct Current)에 의한 이온 전하량(ion charge)을 공통 전극과 화소 전극으로 전달해줌으로써 횡전계형 모드에서 잔상 현상을 개선하는 횡전계형 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치의 제조 방법을 설명하면 다음과 같다.
도 1은 종래의 횡전계형 액정 표시 장치를 나타낸 구조 단면도이다.
도 1의 종래의 횡전계형 액정 표시 장치는, 기판(11) 상에 복수개의 게이트 라인(미도시) 및 데이터 라인(미도시)이 서로 교차하여 화소 영역들을 정의하고, 상기 화소 영역 내에 공통 전극(3a)과 화소 전극(6)이 서로 교번되어 형성된다.
여기서, 각 게이트 라인과 데이터 라인의 교차부에는 박막 트랜지스터(TFT)가 형성되며, 상기 박막 트랜지스터는 상기 각 게이트 라인들로부터 돌출되는 게이 트 전극(1a)과, 상기 게이트 전극(1a)을 덮으며, 게이트 절연막(5)을 개재하여 형성된 비정질 반도체층(4)과, 상기 비정질 반도체층(4) 양측 상부에 형성된 불순물층(4a)과, 상기 불순물층(4a)의 상부에 접하여 상기 비정질 반도체층(4)의 양측에 형성된 소오스 전극(2a) 및 드레인 전극(6a)을 포함하여 이루어진다. 여기서, 상기 비정질 반도체층(4)과 불순물층(4a)은 함께 반도체층으로 기능한다.
또한, 상기 소오스/드레인 전극(6a)을 포함한 상기 게이트 절연막(5) 상에 보호막(8)이 전면 형성되며, 상기 보호막(8) 상부에 배향막(9)이 더 형성되어 있다.
도시된 종래의 횡전계형 액정 표시 장치에 있어서는, 상기 공통 전극(3a)은 게이트 전극(1a)과 동일층에 형성되고, 화소 전극(6)은 드레인 전극(6a) 및 소오스 전극(2a)과 동일층에 형성되는 것으로, 횡전계를 이루는 상기 화소 전극(6)과 공통 전극(3a)이 서로 다른 층에 형성되어 있으며, 이 때, 상기 공통 전극(3a) 및 화소 전극(6)은 모두 금속으로 이루어진다.
상술한 종래의 횡전계형 액정 표시 장치는 동작 전원 전원을 오프로 할 때에, 화면에 그 때까지 표시된 화상이 얇게 잔존하는 소위 [잔상]의 문제를 발생시키는 문제점을 갖는다.
이러한 잔상의 원인에 대해 여러 가지 연구가 행해지고 있으며, 그 중 하나로 기판 상에 형성되는 액티브 소자인 박막 트랜지스터를 덮는 절연막에 기인한 것으로 생각하는 연구 결과가 있다. 이러한 고찰에 도달한 경위는 다음과 같다.
즉, 액정 표시 장치의 액정 구동에 의한 화상 표시 동작 중에 액정층에 인가 된 전압이, 박막 트랜지스터를 포함한 기판 상에 형성된 절연막에도 인가되면, 상기 절연막이 갖는 유전율로 말미암아 상기 절연막의 상면 및 하면에 전하가 축적된다. 예를 들어, 도 1과 같이, 박막 트랜지스터(TFT)를 포함한 기판 상에는, 상술의 게이트 전극(1a)과 상부에, 게이트 전극(1a)과 비정질 반도체층(4) 사이의 층간에, 게이트 절연막(5)이 형성되고, 상기 비정질 반도체층(4), 불순물층(4a) 및 소오스드레인 전극(2a, 4a)를 포함한 트랜지스터(TFT)를 덮도록, 보호막(8)이 형성되어 있다. 상기 게이트 절연막(5)은, 그 일면에 접한 게이트 전극(1a)이나 상하측에, 각각 전극이 구성(하측에 게이트 전극(1a) 및 게이트 라인 혹은 공통 전극(3a), 상측에, 데이터 라인 및 소오스/드레인 전극(2a, 6a) 혹은 화소 전극(6)이 형성)되기 때문에, 상기 게이트 절연막(5)에 축적된 전하를 소거시키기는 쉽다. 그러나, 보호막(6)의 경우, 하측에만, 소오스/드레인 전극(2a, 4a) 혹은 화소 전극(6)과 접하는 것으로, 그 상측은 배향막(9) 또는 액정층(미도시)이라는 전기를 통하기 어려운 재료밖에 접하지 않는다. 이 때문에, 상기 보호막(8)에 축적된 전하가, 액정 표시 장치를 오프(off)시에도 방전되지 않고, 상기 보호막(8)에 상당한 시간 잔유하여, 이러한 잔유 전하에 의하여 액정층에 오프시에도 오프셋(offset) 전압이 인가되어, 이로 인해 표시 화면에 상술한 잔상이 발생하게 된다. 이와 같이, 액정 표시 장치의 전원을 차단한 후에도, 전원 차단 전에 쓰여진 화상이 표시 화면에 일정 시간 유지되는 현상을, [화상의 잔상]이라 한다.
현재는 이러한 보호막에 기인한 화상의 잔상을 해결하고자 하는 노력이 제기되고 있다.
상기와 같은 종래의 횡전계형 액정 표시 장치는 박막 트랜지스터를 덮는 보호막측에서 오프 상태에서도 전하량이 잔류하고, 이의 방전이 어렵기 때문에, 액정층에 오프셋 전압을 야기하여, 전원 차단 전에 쓰여진 화상이 전원 차단 후에도 화면에 일정 시간 남아있는 잔상 현상이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 배향막 하측의 절연막의 저항을 액정과 배향막의 저항보다 낮게 설정하여, 액정의 잔류 DC(Direct Current)에 의한 이온 전하량(ion charge)을 공통 전극과 화소 전극으로 전달해줌으로써 횡전계형 모드에서 잔상 현상을 개선하는 횡전계형 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는, 서로 대향되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터를 덮으며, 상기 제 1 기판 전면에 형성되고, 질소 함량이 규소 함량에 비해 큰 제 1 질화 보호막과, 상기 제 1 질화 보호막 상에, 규소 함량이 질소 함량에 비해 큰 제 2 질화 보호막과, 상기 제 2 질화 보호막 상의 상기 화소 영역에, 서로 교번하여 형성된 화소 전극 및 공통 전극 및 상기 제 1, 제 2 기판 사이에 채워진 액정층을 포함하여 이루어진 것에 그 특징이 있다.
상기 제 2 질화 보호막의 암저항율은 1×1011Ω·㎝~ 1×1013 Ω·㎝이며, 상기 제 1 질화 보호막의 암저항율은 2.64×1016~7.84×1016Ω·㎝이다.
상기 제 1, 제 2 질화 보호막은 총 두께는 1500Å~3500Å로 하며, 상기 제 1 질화 보호막이 상기 제 2 질화 보호막에 비해 두껍게 형성하는 것이 바람직하다. 또한, 보다 바람직한 것은 상기 제 2 질화 보호막의 두께를 180~220Å하는 것이다.
여기서, 상기 화소 전극 및 공통 전극은 동일층에 형성되는 투명 전극인 것이 바람직하다.
상기 화소 전극 및 공통 전극을 포함한 상기 제 2 질화 보호막 상에 배향막이 더 형성할 수 있다. 이 때, 상기 제 2 질화 보호막의 저항율은 상기 액정층 및 배향막의 저항율보다 낮고, 상기 제 1 질화 보호막의 저항율은 상기 액정층 및 배향막의 저항율보다 높은 것이 바람직하다.
또한, 동일한 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치의 제조 방법은, 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터를 덮으며, 상기 제 1 기판 전면에, 질소 함량이 규소 함량에 비해 큰 제 1 질화 보호막을 형성하는 단계와, 상기 제 1 질화 보호막 상에, 규소 함량이 질소 함량에 비해 큰 제 2 질화 보호막을 형성하는 단계와, 상기 제 2 질화 보호막 상의 상기 화소 영역에, 서로 교번하는 화소 전극 및 공통 전극을 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하고, 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
여기서, 상기 제 1, 제 2 질화 보호막의 형성은, NH3와 SiH4 가스를 함께 공급하여 이루어지며, 상기 제 1 질화 보호막의 형성은 NH3의 함량비를 크게 하고, 상기 제 2 질화 보호막의 형성은 SiH4의 함량비를 크게 하여 이루어진다. 또한, 상기 제 1 질화 보호막의 형성시 그 함량비를 NH3와 SiH4를 3:1에서 1:1의 범위 내로 하며, 상기 제 2 질화 보호막의 형성시 그 함량비를 NH3 와 SiH4를 1:3에서 1:5의 범위 내로 하는 것을 바람직하다.
상기 화소 전극 및 공통 전극을 포함한 상기 제 2 질화 보호막 상에 배향막을 더 형성한다. 이 때, 상기 제 2 질화 보호막은 그 저항율이 상기 액정층 및 배향막의 저항율보다 낮고, 상기 제 1 질화 보호막의 저항율은 상기 액정층 및 배향막의 저항율보다 높게 하여 형성한다.
상기 제 1 질화 보호막과 상기 제 2 질화 보호막의 암 저항율은, 각각 2.64×1016~7.84×1016Ω·㎝와, 1×1011Ω·㎝~ 1×1013 Ω·㎝으로 한다.
상기와 같은 본 발명의 횡전계형 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
박막 트랜지스터를 포함한 상측에 보호막을 구성하고, 상기 보호막 상에 서 로 교번하는 화소 전극과 공통 전극을 포함하는 구조에 있어서, 보호막을 이층의 질화 보호막으로 형성하고, 그 이층의 성분을 하측은 질소(N) 함량이 많게 상측은 규소(Si) 성분이 많이 포함되도록 구성하며, 화소 전극과 공통 전극을 이러한 이층 질화 보호막 상에 형성함으로써, 액정층에 인접한 상기 규소 성분이 많은 상측 질화 보호막측으로 액정층이나 배향막에 잔류된 전하나 혹은 DC 성분이 전달되고, 또한, 상대적으로 액정층이나 배향막보다 전기 이동도가 좋은 상기 상측 질화 보호막에서 다시 화소 전극과 공통 전극으로 잔류 전하나 혹은 DC 성분이 전달될 수 있다. 따라서, 보호막 내에 잔류 전하나 DC 성분이 체류하여 발생되는 정전기나 잔상 등을 방지할 수 있다. 궁극적으로 본 발명의 횡전계형 액정 표시 장치는 사용자의 시감 향상을 꾀할 수 있다.
또한, 이층의 질화 보호막에 있어서, 상대적으로 투과율이 좋은 제 1 질화 보호막은 두께가 두껍게 하여 형성하고, 투과율이 낮은 제 2 질화 보호막은 잔류 전하 또는 DC 성분의 이동 정도에 요구되는 최소 두께 정도로만 형성하여, 투과율을 저하시키지 않고, 정상 투과율 내에서, 상술한 잔상 방지와 정전기를 방지를 꾀할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 횡전계형 액정 표시 장치를 나타낸 평면도이며, 도 3은 도 2의 I~I' 선상의 구조 단면도이고, 도 4는 도 2의 Ⅱ~Ⅱ' 선상 및 Ⅲ~Ⅲ' 선상의 구조 단면도이다.
도 2 내지 도 4와 같이, 본 발명의 횡전계형 액정 표시 장치는, 서로 대향되는 제 1 기판(100) 및 제 2 기판(미도시)과, 상기 제 1 기판(100) 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)를 덮으며, 상기 제 1 기판(100) 전면에 형성되고, 질소(N) 함량이 규소(Si) 함량에 비해 큰 제 1 질화 보호막(107a)과, 상기 제 1 질화 보호막(107a) 상에, 규소(Si) 함량이 질소(N) 함량에 비해 큰 제 2 질화 보호막(107b)과, 상기 제 2 질화 보호막(107b) 상의 상기 화소 영역에, 서로 교번하여 형성된 화소 전극(103) 및 공통 전극(104) 및 상기 제 1, 제 2 기판(100, 미도시) 사이에 채워진 액정층(미도시)을 포함하여 이루어진다.
여기서, 상기 박막 트랜지스터는 상기 게이트 라인(101)으로부터 돌출된 게이트 전극(101a)과, 상기 게이트 전극(101a)을 덮으며, 게이트 절연막(106)을 개재하여 형성된 비정질 반도체층(105a)과, 상기 비정질 반도체층(105a) 양측 상부에 형성된 불순물층(105b)과, 상기 불순물층(105b)의 상부에 접하여 상기 비정질 반도체층(105a)의 양측에 형성된 소오스 전극(102a) 및 드레인 전극(102b)을 포함하여 이루어진다. 여기서, 상기 비정질 반도체층(105a)과 불순물층(105b)은 함께 반도체층(105)으로 기능한다. 여기서, 상기 소오스 전극(102a)은 상기 데이터 라인(102)으로부터 'U'자형으로 돌출되어 형성되는데, 이 때, 드레인 전극(102b)은 상기 소오스 전극(102a)의 'U'자형 패턴 내로 들어오도록 형성된다. 'C'자형의 소오스 전 극(102a)을 구비한 이유는 상기 드레인 전극(102b)과의 사이에 'C'자형의 채널을 구비하기 위한 것으로, 보다 넓은 채널 영역을 확보하기 위함이다. 이러한 채널의 형상은 'L'자형, '-'자형으로 가변 가능하다.
도시된 도면 상에서는 상기 데이터 라인(102) 하측에 반도체층(105)이 위치하는 것으로, 상기 데이터 라인(102)과 반도체층(105)의 패터닝을 동일 마스크로 이용하여 진행하는 4 마스크 제조에 따라 형성되었기 때문으로, 별개의 마스크로 진행하는 5마스크 공정에서는 상기 데이터 라인(102) 하측의 반도체층(105)은 생략될 수 있다.
또한, 상기 게이트 라인(101)과 평행하게 공통 라인(111)을 더 형성하고, 상기 공통 라인(111)과 일체형이며, 그 상하양측으로 돌출되는 제 1 스토리지 전극(111a)을 형성하고, 상기 공통 라인(111)으로부터 상기 화소 영역의 세로 경계부 양측에 대응되도록 연장된 제 1 공통 연장 전극(111b)과, 상기 제 1 공통 연장 전극(111b)으로부터 상기 화소 영역의 가로 경계부로 연장된 제 2 공통 연장 전극(111c)을 더 포함하여 형성한다. 여기서, 상기 제 1 스토리지 전극(111a), 양측의 제 1 공통 연장 전극(111b) 및 제 2 공통 연장 전극(111c)은 화소 영역의 경계부에 대응되어 형성되며, 상기 게이트 라인(101)과 동일층에 동일 금속으로 형성된다.
여기서, 상기 공통 전극(104)과 화소 전극(103)은 상기 제 2 질화 보호막(107b) 상에 동일층의 투명 전극으로 형성된다. 그리고, 상기 각 화소 영역의 양측의 공통 전극(104)과 상기 제 1 공통 연장 전극(111b)은 서로 부분적으로 오버랩 하여 형성되며, 상기 공통 전극(104)으로부터 상기 제 2 공통 연장 전극(111c)과 오버랩하도록 연장된 공통 전극 접속 패턴(104a)과 일체형으로 형성된다.
그리고, 상기 화소 전극(103)은 상기 제 1 스토리지 전극(111a) 및 드레인 전극(102b)과 오버랩하도록 연장된 제 2 스토리지 전극(103a)과 일체형으로 형성된다.
그리고, 상기 드레인 전극(102b)과 상기 제 2 스토리지 전극(103a)은 그 사이를 전기적으로 잇는 제 1 콘택부(117a)를 가지며, 상기 공통 전극 접속 패턴(104a)은 하측에 위치하는 제 2 공통 연장 전극(111c)과 제 2 콘택부(117b)를 갖는다.
또한, 상기 게이트 전극(101a)을 포함한 상기 제 1 기판(100) 상에는 게이트 절연막(106)을 전면 형성하고, 상기 데이터 라인(102) 및 박막 트랜지스터(TFT: 게이트 전극, 소오스/드레인 전극 및 반도체층을 포함)을 포함한 상기 게이트 절연막(106) 상에는 차례로 제 1 질화 보호막(107a)과 제 2 질화 보호막(107b)의 이중층의 보호막(107)을 형성한다.
여기서, 상기 화소 전극(103) 및 공통 전극(104)은 도시된 바와 같이, 동일층에 형성되는 투명 전극일 수 있으며, 경우에 따라 서로 다른 층, 예를 들어, 공통 전극은 게이트 라인과 동일층에 형성하고 화소 전극은 ITO(Indium Tin Oxide)나IZO(Indium Zinc Oxide)와 같은 투명한 금속으로 제 2 질화 보호막(107b) 상에 형성할 수도 있으며, 혹은 상기 화소 전극과 공통 전극을 모두 차광 금속 성분으로 형성할 수도 있다. 그러나, 가장 바람직한 것은 상기 화소 전극(103) 및 공통 전 극(104)이 최상층에 오도록 제 2 질화 보호막(107b) 상에 형성시켜 그 상측에 위치한 액정층(미도시)과 배향막(미도시)으로부터 남아있는 잔류 성분을 전달받아 상기 제 2 질화 보호막(107b)으로 전달시키는 역할을 하도록 하는 구조이다.
한편, 상기 화소 전극(103)과 공통 전극(104)을 포함한 상기 제 2 질화 보호막(107b) 상에는 배향막(미도시)이 전면 형성되어, 제 1 기판(100)과 제 2 기판(미도시) 사이에 채워지는 액정의 초기 배향 방향을 결정하는 역할을 한다. 이 때, 전압 오프(off) 시 액정층이나 배향막에 남아있는 DC(Direct Current) 잔류 성분이 상기 제 2 질화 보호막(107b)을 거쳐 그 상부의 화소 전극(103) 및 공통 전극(104)으로 잘 전달되기 위해서는, 상기 제 2 질화 보호막(107b)의 저항율, 특히 그 암저항율이 상기 액정층 및 배향막의 저항율보다 낮아야 하고, 또한 상기 제 1 질화 보호막(107a)은 그 하측에 위치한 상기 반도체층(105) 및 소오스/드레인 전극(102a/102b)과 그 상측에 위치한 화소 전극/공통 전극(103/104) 층간 절연을 위해 저항율이 높은 재료를 선택한다. 이 경우, 제 1 질화 보호막(107a)의 저항율은 상기 제 2 질화막(107b) 및 액정층 및 배향막보다 높은 재료가 바람직하다.
수치상으로, 본 발명의 횡전계형 액정 표시 장치에 있어서, 상기 제 1, 제 2 질화 보호막(107a, 107b)의 암저항율은 다음과 같다. 즉, 상기 제 2 질화 보호막(107b)의 암저항율은 1×1011Ω·㎝~ 1×1013Ω·㎝이며, 상기 제 1 질화 보호막(107a)의 암저항율은 1×1016~1×1017Ω·㎝이며, 보다 바람직하게는 상기 제 1 질화 보호막(107a)의 암저항율은 2.64×1016~7.84×1016Ω·㎝이다. 이와 같은 범위의 상기 제 1, 제 2 질화 보호막(107a, 107b)의 암저항율은 실험상 잔상 정도가 개선된 범위 내에서 채택된 것이다. 경우에 따라, 상기 제 1, 제 2 질화 보호막(107a, 107b)의 암저항율은 상술한 범위의 최대, 최소 값의 오차 범위 5%의 범위 내에서 변경될 수 있다. 그리고, 상기 액정층의 액정분자는 암저항율을 1×1013 Ω·㎝ 과 같거나 큰 수준의 재료로 하여 선택하며, 어느 경우나 상기 제 1 질화 보호막(107a)의 암저항율보다 작은 값을 선택한다.
본 발명의 횡전계형 액정 표시 장치에 있어서는, 노멀리 블랙(Normally Black mode)를 따르는 것으로, 전압 오프시에는 블랙 상태를 나타내며, 전압 온시에는 화이트 상태를 나타낸다. 이 경우, 본 발명은 전압 오프시에 잔상을 해결하기 위한 것으로, 전압 오프시의 상기 잔상 부분을 해소하기 위하여는 상기 액정층에 인접한 제 2 질화 보호막(107b)의 저항율을 액정층 및 배향막에 비해 낮은 값으로 유지하는 것이 관건이다. 더불어, 이 경우, 저항율은 전압 오프시로 암저항율에 해당하는 것으로, 상기 제 2 질화 보호막(107b)이 액정층 및 배향막에 비교하여 암저항율이 어느 정도인지가 잔상 해결시의 중요한 팩터로 작용한다.
여기서, 상기 제 1, 제 2 질화 보호막(107a, 107b)의 형성시 상기 암저항율의 조절은 NH3: SiH4의 유량비를 달리하여 이루어질 수 있으며, 이러한 증착은 플라즈마 증착 장비에 의해 이루어지며, 증착시 요구되는 고주파 전력은 11500W로 인가하여 이루어진다.
이하에서는 표 1을 통해 상기 제 1, 제 2 질화 보호막(107a, 107b)의 유량비 변경에 따른 암저항율 등의 물성에 대한 실험 결과를 소개한다.
표 1은, 1500Å의 두께의 막을 증착시 NH3과 SiH4 가스의 유량비를 각각 ①4500:1500(3:1), ②4000:2000(2:1), ③2800:3000(약 0.93:1), ④1500:4500(1:3), ⑤1000:5000(1:5)로 달리하여, 그 해당 경우의 물성을 측정한 결과를 나타낸 것이다.
이 경우, 각각의 경우에 대해, 실렌가스(SiH4)에 대한 암모니아 가스(NH3)의 비를 살펴보면, 각각 3.00, 2.00, 0.93:1, 0.33, 0.2에 해당하는 것으로, ①에서 ⑤의 실험으로 갈수록 실렌 가스(SiH4)를 늘리고 암모니아 가스비(NH3)를 줄인 것으로, 상대적으로 질소 비가 ①에서 ⑤의 실험으로 갈수록 점차 줄어듦을 알 수 있다. 여기서, 각각 증착된 막에서 규소/수소 공유 결합(Si:H) 비에 대한 질소/수소(N:H) 공유 결합 비는 각각 34.33, 17.52, 1.57, 0.24, 0.16에 해당하는 것으로, ①에서 ⑤의 실험으로 갈수록 규소/수소 공유 결합비가 크며, ①쪽으로 갈수록 질소/수소 공유 결합 비가 큼을 알 수 있다.
이러한 유량비를 달리한 실험에서, 증착 속도는 상기 SiH4가스비가 늘어날 수록 속도를 빠르게 하여 이루어진 결과를 나타내고 있으나, 증착 속도와 증착된 제 1, 제 2 질화 보호막(107a, 107b)의 성분비는 크게 연관 관계가 없다.
한편, 굴절률은 점차적으로 뒤쪽의 실험으로 갈수록(SiH4 가스비 함량이 늘어날수록) 증가하는 경향을 나타내나 이는 SiH4 함유량이 증가시 자연적으로 굴절률도 증가하는 경향에 따른 것으로, 단위막 투과율과 역의 관계의 있는 것으로 판단할 수 있다.
|
PAS
유량비별
특성치 정리
(측정 data ) |
PAS 증착 GAS 유량비( NH3 : SiH4 ) | ||||
| 4500:1500 | 4000:2000 |
2800:3000
(양산) |
1500:4500 | 1000:5000 | |
| 증착속도 [Å/sec] | 18.1Å/sec | 25.2Å/sec | 36.0Å/sec | 37.4Å/sec | 38.5Å/sec |
| 가스유량비 (NH3/SiH4) | 3.00 | 2.00 | 0.93 | 0.33 | 0.20 |
| 결합성분 비[N:H/Si:H] | 34.33 | 17.52 | 1.57 | 0.24 | 0.16 |
| 단위막투과율[380~780㎚], 1500Å | 95.83% | 95.70% | 95.43% | 89.71% | 83.86% |
| 굴절률 | 1.9 | 1.91 | 1.94 | 2.11 | 2.19 |
| 암저항율 ρ(Ω·㎝),1500Å | 7.84×1016Ω·cm | 4.44×1016Ω·cm | 2.64×1016Ω·cm | 3.99×1012Ω·cm | 9.14×1010Ω·cm |
이와 같은 유량비 측정에서 암저항율이 ①에서 ⑤의 실험으로 갈수록 7.84×1016Ω·cm, 4.44×1016Ω·cm, 2.64×1016Ω·cm, 3.99×1012Ω·cm, 9.14×1010Ω·cm 이 되는 것으로, 유량비에서 실렌 가스가 차지하는 함유량이 많을수록, 즉, 규소(Si) 성분이 많고 질소 성분이 작을 때, 암저항율이 작게 되는 결과를 나타냄을 알 수 있었다. 여기서, 암저항율이 작다는 의미는 전하의 전달이 보다 활발할 수 있다는 것으로, 본 발명의 횡전계형 액정 표시 장치에 있어서는, 액정층과 인접하는 제 2 질화 보호막에 이와 같이 암저항율이 상대적으로 액정층에 비해 작게 하여 형성함을 특징으로 한다. 이로 인해 전압 오프시 상기 액정층 혹은 배향막에 잔류하는 전하나 DC 전류가 제 2 질화 보호막측에 전달되었을 때, 이를 그 상측에 화소 전극(103)과 공통 전극(104)측으로 다시 전달하여 주어, 보호막에 전하 또는 전류가 잔류하여 발생하는 잔상을 방지할 수 있게 된다.
그러나, 표 1에서는 ①에서 ⑤의 실험으로 갈수록 암저항율이 점점 줄어듦을 알 수 있으나, 이와 함께 투과율도 점점 줄어드는 현상도 알 수 있다. 여기서, 투과율이 줄어드는 이유는 규소 성분비가 점점 늘어남에 기인한 것으로, 따라서, 보호막 형성시 위의 결과에서 암저항율이 낮은 규소 성분비가 큰 막만 사용하지 않고, 암저항율이 높으나 규소 성분비가 상대적으로 낮고 질소 성분비가 높은 재료의 질화 보호막을 전체 질화 보호막상에서 하측에 더 형성하는 이유가 된다.
반면, 보호막을 단층 구조로 형성하는 횡전계형 액정 표시 장치에 있어서는, 이러한 보호막이 상기 반도체층 및 데이터 라인, 소오스/드레인 전극 상부와 상기 화소 전극 사이의 층간에 위치함을 고려하여, 상기 층간의 절연성을 높이기 위해 그 저항율 값이 높은 질화막을 사용하여야 하는데, 이 경우, 상기 반도체층과 절연 특성이 우수한 질화막을 사용하였다. 그러나, 이 경우, 보호막에 잔류한 DC 값은 상기 보호막 성분의 물성의 의해 상부측의 화소 전극이나 공통 전극에 전달되기 어려운 문제점이 있어, 이로 인한 잔상이 문제시되었다.
따라서, 본 발명의 횡전계형 액정 표시 장치와 같이, 각각 질소 및 규소 함량비를 달리하여, 하측에 위치한 제 1 질화 보호막(107a)은 절연 특성이 높은 성분으로 형성하고, 상측에 위치한 제 2 질화 보호막(107b)은 인접한 액정층이나 배향막에 비해 낮은 저항율을 갖는 성분으로 이루어져, 상기 액정층이나 배향막으로부터 전달되는 이온 전하 및 잔류 DC 값을 상기 제 2 질화 보호막(107b)의 상측에 위치한 화소 전극(103) 및 공통 전극(104)으로 전달이 용이하여, 보호막(107) 내 잔류 DC 성분이 시간의 흐름에 따라 계속 충전되지 않을 수 있어, 잔상이나 그 외 정전기 현상을 해결할 수 있게 한다.
이하에서는 본 발명의 횡전계형 액정 표시 장치에 이용되는 이중의 질화 보호막과, 단일 보호막에서의 정전기 평가와 잔상 평가 결과에 대하여 설명한다.
먼저, 정전기 평가는 다음의 방식으로 이루어진다.
상하 기판 사이에 액정을 개재하여 합착된 패널 상태의 측정용 시료와, 상하판 편광판 및 백라이트 어셈블리를 준비한다.
이어, 백라이트 어셈블리의 휘도 안정화를 위해 이를, 15분간 구동 후, 측정을 실시한다.
이어, 백라이트 어셈블리 상에 하판 편광판을 접착면이 백라이트 쪽을 향하게 위치시킨다. 이 때, 접착면의 보호필름을 제거하지 않고, 반대면, 즉, 패널측에 대응되는 면의 보호필름을 제거한다.
이어, 패널의 박막 트랜지스터 어레이 기판 상에 정전기를 측정하는 ESD(Electrostatic Discharge) 건(gun)을 조사한다. 통상 5포인트를 테스트하며, 20kV의 전압을 조사하여 측정한다.
이어, ESD 건 조사된 패널을 뒤집어 박막 트랜지스터 어레이가 아래로 향하도록 거치 후 그 상부에 상판 편광판을 접착면이 위로 가도록 위치시킨다. 이 때, 접착면의 보호 필름을 제거하지 않고, 반대면 보호 필름을 제거한다. 즉, 상기 패널에 대응되는 면의 보호필름을 제거한다.
이어, ESD 건의 정전기 방전으로 인해, 각 포인트에서 백화 현상이 소멸되는 시간을 측정한다.
이러한 과정을 거친 후, 상기 패널의 정전기가 소멸되는 시간을 측정하면, 단일 질화 보호막 모델에서, 약 단일 질화보호막 두께가 1500 Å로 하고, NH3: SiH4의 성분비를 2800:3000(=0.93:1)로 할 때, 약 498sec의 시간이 소요되었고, 본 발명의 횡전계형 액정 표시 장치에 있어서는, 아래의 표 2와 같이, 제 2 질화 보호막의 NH3: SiH4의 성분비가 1:5일 때(표 2의 첫째 실험예)는 342sec, 1:3일 때(표 2의 둘째 실험예)는 426sec 로 본 발명의 이중 구조의 질화 보호막을 사용시 정전기 제거 시간이 절감됨을 알 수 있었다. 이상의 이중 질화 보호막 구조에서 제 1 질화 보호막은 NH3: SiH4의 성분비를 3:1로 한 것으로, 상술한 단일 질화 보호막과 비교하여 그 성분비를 달리한 이유는, 투과율이 좋은 질소 다함량 제 1 질화 보호막을 일정 두께 이상 형성하여, 전체 질화 보호막에서 투과율이 떨어짐을 방지하기 위함이다.
이러한 본 발명의 횡전계형 액정 표시 장치에서 이용하는 실시예는 표 2의 첫째, 둘째 실험예에 해당하는 것으로, 총 질화 보호막의 두께가 1500Å일 때, 제 1 질화 보호막(107a)은 1300Å이고, 제 2 질화 보호막(107b)은 200Å의 두께로 증착하였다. 한편, 표 2에서 셋째 실험예에서는 제 2 질화 보호막의 성분비가 0.93:1일 때(표 1의 ③ 실험예)는 528sec의 정전기 소멸 시간을 갖는 것을 알 수 있었다. 앞서 NH3: SiH4의 성분비를 2800:3000(0.93:1)로 할 때에 비교하여 정전기 소멸 시간이 상대적으로 증가한 것으로, 상기 제 1 질화 보호막측의 성분비가 3:1 로 하여, 절연성이 높은 질소 성분이 증가하였기 때문에 일어난 결과로 파악된다.
그 밖의 실험으로, 단일 질화 보호막(NH3: SiH4의 성분비를 2800:3000(0.93:1))의 두께를 2000Å로 하여 정전기 소멸 시간을 측정하였는데, 이 경우에는 약 1039sec 시간이 소요되었고, 이와 비교하여, 총 질화 보호막의 두께가 2000Å이며, 이 경우, 제 1 질화 보호막이 1800 Å, 제 2 질화 보호막이 200 Å이고, NH3: SiH4의 성분비를 제 1 질화 보호막은 3:1로 하고, 제 2 질화 보호막은 1:5로 하였을 경우, 정전기 소멸 시간은 약 457sec로 측정되었다.
이러한 실험들에서, 단일막에 비해 하측은 질소 성분량을 크게 하여 절연성이 높게 하고, 상측은 규소 성분량을 크게 하여 잔류 전하 이동량을 크게하는 이중막 구조의 경우 정전기 개선 효과가 큼을 관찰할 수 있었다. 더불어, 전체 질화 보호막 두께가 얇을수록 정전기 개선 정도가 높음을 알 수 있다. 그러나, 전체 질화 보호막의 두께는 모델에 따라 특정 두께 이하로는 일부 가변할 수 없는 요인일 경우도 있어, 실험들에서는 각각의 두께의 경우 모두 본 발명과 같은 이중막 구조에서 정전기가 개선됨을 확인할 수 있었다.
한편, 본 발명의 횡전계형 액정 표시 장치의 경우, 정전기뿐만 아니라 잔상 부분에서도 상대적으로 잔상 소멸시간이 단일막 질화 보호막 구조에 비해 단축됨을 알 수 있다.
여기서, 상기 잔상 평가 방법은 다음과 같이 진행된다.
이러한 잔상 평가 방법의 목적은, 고정된 화면으로 발생될 수 있는 선/면 형상이 소멸하는 시간을 측정하는 시험으로서 사용자가 일정한 시간 동안 화면 고정 후 다른 화면 전환시 나타나는 화면 잔류 현상을 평가하여 제품의 품질 향상을 위한 것이다.
이 때, 잔상 평가시 먼저, LCM(패널이 백라이트 유닛을 포함한 모듈에 체결된 상태) 상태의 측정용 시료를 준비하고, LCM을 구동할 수 있는 시스템(인터페이스 보드(interface board), 인버터(inverter), 신호 발생기(signal generator) 등)을 준비한다.
이어, 상기 평가 시료 LCM 구동 시스템을 거치 후 모델별 잔상 평가 기준에 맞는 패턴을 고정한다.
예를 들어, 모니터의 경우, 가로 8개, 세로 6개로 구분되는 모자이크 패턴을 6시간 동안 고정시키고, TV의 경우에는 장기 잔상과 단기 잔상시 그 측정 방법이 상이한데, 전자의 경우에는 화면의 가장자리가 블랙이며, 그 중앙이 화이트인 사각형 형태의 윈도우 패턴(window pattern)을 12시간동안 온/오프(on/off)시켜 구동하고, 단기의 경우에는 앞서 설명한 모니터 측정 방식과 같이 8*6 모자이크 패턴을 1시간 동안 고정시킨 후에 평가한다.
이어, 하프 그레이(half gray-127G)나 애니 그레이(any gray-통상 31G)에서 평가를 실시한다. 즉, 앞서 구동 평가한 측정 패턴이 사라지는 시간 정도를 평가하는 것이다.
이러한 잔상 평가시 소멸 시간을 살펴보면, 그 질화 보호막 증착 두께에 따라 상이하고, 각각 제 1, 제 2 질화 보호막의 유량비에 따라 다르나 경향성을 살펴보면, 제 1, 제 2 질화 보호막을 포함한 전체 보호막 두께가 얇을수록, 또한, 제 2 질화 보호막에서의 규소 성분비가 클수록 잔상 도달 시간이 줄어듦을 알 수 있다.
즉, 단일 질화 보호막 구조(도 1 참조) 중 그 두께가 약 1500Å인 경우에는 잔상이 소멸하는데 약 750sec의 시간이 소요되었고, 그 두께가 약 2000Å인 경우에는 약 600sec의 시간이 소요되었다.
이에 반해 본 발명의 횡전계형 액정 표시 장치에서와 같이, 제 1, 제 2 질화 보호막으로 구성할 경우, 상측에 위치하는 제 2 질화 보호막은 약 200Å의 두께로 형성하고, 상기 제 1 질화 보호막의 두께를 조절하여 전체 보호막 두께를 결정하는데, 이 때, 전체 보호막의 두께가 1500Å일 경우, 상기 제 1 질화 보호막의 두께는 1300Å로 정해지며, 전체 보호막의 두께가 2000Å일 경우, 상기 제 1 질화 보호막의 두께는 1800Å로 정해진다. 이 때, 상기 제 1 질화 보호막의 함량비는 공통적으로 NH3: SiH4가 4500: 1500(3:1)에 해당한다.
그리고, 상기 전체 두께가 1500Å인 경우에는, 상기 제 2 질화 보호막의 함량비를 각각 1000:5000(1:5), 1500:4500(1:3), 2800: 3000(0.93:1)으로 구분하여 실험하였는데, 각각 잔상 소멸 시간이 150sec, 678sec, 798sec가 되는 것으로, 규소 함량비가 클수록 잔상 수준 정도가 개선됨을 확인할 수 있었다.
전체 두께가 2000Å인 경우에는, 그 성분비를 1000:5000로 할 때, 잔상 수준이 약 180sec로 개선됨을 확인할 수 있었다.
앞서 설명한 바와 같이, 본 발명의 횡전계형 액정 표시 장치에 있어서는, 투과율을 개선키 위해 상대적으로 제 2 질화 보호막을 200Å의 두께로 형성하고, 제 1 질화 보호막은 1300Å 혹은 1800Å 와 같이, 상대적으로 제 2 질화 보호막보다 두껍게 형성하였다. 또한, 여기서, 상기 제 1 질화 보호막의 성분비를 일반 단일 보호막 구조에서와 달리 변동한 이유는 보호막 내에서 규소 성분비가 증가할수록 투과율이 줄 수 있기 때문에, 전체 질화 보호막 내에서 제 2 질화 보호막을 최소한으로 얇게 하고, 제 1 질화 보호막에서 질소 성분비를 늘린 것이다.
이상의 잔상 실험들에 있어서도, 표 1에서 첫째, 둘째 실시예(이중 질화보호막 구조, 각각 제 2 질화 보호막을 형성시의 NH3:SiH4의 유량비가 1:3에서 1:5의 수준)일 경우, 잔상이 개선됨을 확인할 수 있었다.
| 1 st PAS [ NH3 : SiH4 ] | 4500:1500 | ||
| 2 nd PAS [ NH3 : SiH4 ] | 1000:5000 | 1500:4500 | 2800:3000 |
| 잔상 약수준 도달시간[sec] | 150 | 678 | 798 |
| 정전기 소멸시간[sec] | 342 | 426 | 528 |
이하, 상술한 본 발명의 횡전계형 액정 표시 장치의 제조 공정에 대하여 살펴본다.
도 5a 내지 도 5e는 본 발명의 횡전계형 액정 표시 장치의 공정 단면도이다.
도 5a와 같이, 제 1 기판(100) 상에 차광 금속층을 증착하고, 이를 선택적으로 제거하여, 게이트 라인(101) 및 이와 평행한 공통 라인(111)과, 상기 게이트 라인(101)으로부터 돌출되는 게이트 전극(101a)과, 상기 공통 라인(111)과 일체형으로 화소 영역의 경계부를 지나는 제 1 스토리지 전극(111a), 제 1 공통 연장 전극(111b), 제 2 공통 연장 전극(111c)을 형성한다.
이어, 도 5b와 같이, 상기 게이트 라인(101), 공통 라인(111), 게이트 전극(101a), 제 1 스토리지 전극(111a), 제 1 공통 연장 전극(111b), 제 2 공통 연장 전극(111c)을 포함한 상기 제 1 기판(100) 상에 산화막 또는 질화막의 게이트 절연막(106)을 형성한다.
이어, 상기 게이트 절연막(106) 상부에, 비정질 실리콘층(105a), 불순물층(105b) 및 차광금속층(112)을 차례로 증착한다.
이어, 도 5c와 같이, 상기 차광 금속층(112), 불순물층(105b) 및 비정질 실리콘층(105a)을 선택적으로 제거하여, 상기 게이트 라인(101)과 교차하며, 그 중심에 꺽임부를 갖는 데이터 라인(102)을 형성하고, 상기 데이터 라인(102)으로부터 상기 게이트 전극(101a)과 오버랩되도록 'U'자형으로 돌출되는 소오스 전극(102a)을 형성하고, 상기 소오스 전극(102a)과 이격하는 드레인 전극(102b)을 형성한다.
여기서, 상기 불순물층(105b)은 상기 소오스 전극(102a)과 드레인 전극(102b)의 이격부에서 제거되어 있으며, 그 하측의 비정질 실리콘층(105a)에서 오버식각되어 형성된다. 이 경우, 상기 남아있는 불순물층(105b) 및 비정질 실리콘층(105a)은 함께 반도체층(105)으로 기능하며, 상기 소오스/드레인 전극(102a/102b)의 이격부의 반도체층(105)의 부위는 각 박막 트랜지스터에서 채널(channel)로 기능한다.
도 5d와 같이, 차례로 NH3 가스와 SiH4 가스의 혼합 가스를 플라즈마 증착 장비를 이용하여 구비된 챔버를 통해 증착하며, 이 때, 먼저 NH3 가스 함유량이 높게 하여, 제 1 두께의 제 1 질화 보호막(107a)을 형성하고, 이어, SiH4 가스 함유량이 상대적으로 더 높게 하여 제 2 두께의 제 2 질화 보호막(107b)을 증착한다. 이 때, RF 파워는 약 11500W로 하여, 단시간에 안정적이며, 각 막의 두께별 특성 차가 벌어지지 않게 하여 형성한다.
이 경우, 상기 제 1 두께는 제 2 두께보다 크게 증착하고, 바람직하게는 상기 제 2 두께는 200Å 내외의 두께(약 오차 범위 10%)로 증착하는 것이 좋다. 여기서, 질소 함유량이 높은 제 1 질화 보호막(107a) 및 제 2 질화 보호막(107b)을 포함하는 질화 보호막(107)의 총 두께는 약 1500~3500Å 로 선택하며, 이 때, 상기 제 2 질화 보호막(107b)을 제외한 나머지는 제 1 질화 보호막에 해당한다. 이와 같이 두께차를 둔 이유는 상대적으로 제 1 질화 보호막이 투과율이 높기 때문이며, 또한, 제 2 질화 보호막(107b)의 경우, 약 200Å의 두께만 유지하여도 이어 형성될 화소 전극(103) 및 공통 전극(104) 측으로 잔류 전하를 전달하는데 유용하게 이용될 수 있기 때문이다.
이어, 상기 제 2 질화 보호막(107b) 및 제 1 질화 보호막(107a) 및 게이트 절연막(106)을 선택적으로 제거하여, 상기 드레인 전극(102b)의 상측에서 제 1 콘택부(117a)와, 상기 제 2 공통 전극 연장 패턴(111c) 상측에서 제 2 콘택부(117b)를 형성한다.
도 5e와 같이, 상기 제 1, 제 2 콘택부(117a, 117b)를 포함한 상기 제 2 질화 보호막(107b) 상측에 전면 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 와 같은 투명 전극을 증착한 후, 이를 선택적으로 제거하여 상기 화소 영역에서는 서로 교번하는 형상의 화소 전극(103) 및 공통 전극(104)을 형성하고, 상기 드레인 전극(102b) 상측의 제 1 콘택부(117a)를 지나며 상기 화소 전극(103)과 연결되도록 제 2 스토리지 전극(103a)을 형성하고, 상기 제 2 공통 전극 연장 패턴(111c) 상의 제 2 콘택부(117b)를 지나도록 제 3 공통 전극 연장 패턴(104a)을 형성한다.
이어, 도시되지 않았지만, 상기 화소 전극(103), 공통 전극(104), 제 2 스토리지 전극(103a), 제 3 공통 전극 연장 패턴(104a)을 포함한 상기 제 2 질화 보호막(107b) 상에 배향막(미도시)을 더 형성한다.
또한, 도시되지 않았지만, 상기 제 1 기판(100)에 대향되는 제 2 기판 상에는 컬러 필터 어레이를 형성한다. 이 경우, 상기 컬러 필터 어레이는 화소 영역을 제외한 영역에 대응되는 블랙 매트릭스층을 형성하고, 적어도 화소 영역들에 대응되어 소정 색상을 나타내는 컬러 필터를 형성하고, 그리고 전면 오버코트층 및 배향막을 차례로 더 형성할 수 있다.
도 1은 종래의 횡전계형 액정 표시 장치를 나타낸 구조 단면도
도 2는 본 발명의 횡전계형 액정 표시 장치를 나타낸 평면도
도 3은 도 2의 I~I' 선상의 구조 단면도
도 4는 도 2의 Ⅱ~Ⅱ' 선상 및 Ⅲ~Ⅲ' 선상의 구조 단면도
도 5a 내지 도 5e는 본 발명의 횡전계형 액정 표시 장치의 공정 단면도
*도면의 주요 부분을 나타내는 부호의 설명*
100 : 제 1 기판 101 : 게이트 라인
102 : 데이터 라인 103 : 화소 전극
104 : 공통 전극 105 : 반도체층
106 : 게이트 절연막 107a : 제 1 질화 보호막
107b: 제 2 질화 보호막
Claims (16)
- 서로 대향되는 제 1 기판 및 제 2 기판;상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;상기 박막 트랜지스터를 덮으며, 상기 제 1 기판 전면에 형성되고, 질소 함량이 규소 함량에 비해 큰 제 1 질화 보호막;상기 제 1 질화 보호막 상에, 규소 함량이 질소 함량에 비해 큰 제 2 질화 보호막;상기 제 2 질화 보호막 상의 상기 화소 영역에, 서로 교번하여 형성된 화소 전극 및 공통 전극; 및상기 제 1, 제 2 기판 사이에 채워진 액정층을 포함하여 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 1항에 있어서,상기 제 2 질화 보호막의 암저항율은 1×1011Ω·㎝~ 1×1013 Ω·㎝인 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 2항에 있어서,상기 제 1 질화 보호막의 암저항율은 2.64×1016~7.84×1016Ω·㎝인 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 1항에 있어서,상기 제 1, 제 2 질화 보호막은 총 두께는 1500Å~3500Å로 하며, 상기 제 1 질화 보호막이 상기 제 2 질화 보호막에 비해 두꺼운 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 4항에 있어서,상기 제 2 질화 보호막의 두께는 180~220Å인 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 1 항에 있어서,상기 화소 전극 및 공통 전극은 동일층에 형성되는 투명 전극인 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 1항에 있어서,상기 화소 전극 및 공통 전극을 포함한 상기 제 2 질화 보호막 상에 배향막 이 더 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 7항에 있어서,상기 제 2 질화 보호막의 저항율은 상기 액정층 및 배향막의 저항율보다 낮고, 상기 제 1 질화 보호막의 저항율은 상기 액정층 및 배향막의 저항율보다 높은 것을 특징으로 하는 횡전계형 액정 표시 장치.
- 제 1 기판 및 제 2 기판을 준비하는 단계;상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터를 형성하는 단계;상기 박막 트랜지스터를 덮으며, 상기 제 1 기판 전면에, 질소 함량이 규소 함량에 비해 큰 제 1 질화 보호막을 형성하는 단계;상기 제 1 질화 보호막 상에, 규소 함량이 질소 함량에 비해 큰 제 2 질화 보호막을 형성하는 단계;상기 제 2 질화 보호막 상의 상기 화소 영역에, 서로 교번하는 화소 전극 및 공통 전극을 형성하는 단계; 및상기 제 1, 제 2 기판 사이에 액정층을 형성하고, 상기 제 1, 제 2 기판을 합착하는 단계를 포함하여 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 9항에 있어서,상기 제 1, 제 2 질화 보호막의 형성은, NH3와 SiH4 가스를 함께 공급하여 이루어지며,상기 제 1 질화 보호막의 형성은 NH3의 함량비를 크게 하고, 상기 제 2 질화 보호막의 형성은 SiH4의 함량비를 크게 하여 이루어지는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 10항에 있어서,상기 제 1 질화 보호막의 형성시 그 함량비를 NH3와 SiH4를 3:1에서 1:1의 범위 내로 하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 10항에 있어서,상기 제 2 질화 보호막의 형성시 그 함량비를 NH3 와 SiH4를 1:3에서 1:5의 범위 내로 하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 10항에 있어서,상기 제 1 질화 보호막과 상기 제 2 질화 보호막의 형성 후 암 저항율은, 각각 2.64×1016~7.84×1016Ω·㎝와, 1×1011Ω·㎝~ 1×1013 Ω·㎝인 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 9항에 있어서,상기 화소 전극 및 공통 전극을 포함한 상기 제 2 질화 보호막 상에 배향막이 더 형성하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 14항에 있어서,상기 제 2 질화 보호막은 그 저항율이 상기 액정층 및 배향막의 저항율보다 낮고, 상기 제 1 질화 보호막의 저항율은 상기 액정층 및 배향막의 저항율보다 높은 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
- 제 9 항에 있어서,상기 화소 전극 및 공통 전극은 동일층에 투명 전극으로 형성하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120454A KR101419228B1 (ko) | 2007-11-23 | 2007-11-23 | 횡전계형 액정 표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070120454A KR101419228B1 (ko) | 2007-11-23 | 2007-11-23 | 횡전계형 액정 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090053565A KR20090053565A (ko) | 2009-05-27 |
| KR101419228B1 true KR101419228B1 (ko) | 2014-07-16 |
Family
ID=40861055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070120454A KR101419228B1 (ko) | 2007-11-23 | 2007-11-23 | 횡전계형 액정 표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101419228B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101765545B1 (ko) | 2010-07-07 | 2017-08-08 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102084061B1 (ko) | 2014-01-15 | 2020-03-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102314738B1 (ko) | 2015-05-04 | 2021-10-20 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| KR102648617B1 (ko) * | 2016-06-30 | 2024-03-15 | 엘지디스플레이 주식회사 | 표시장치 및 그의 제조방법 |
| KR102563686B1 (ko) * | 2016-11-30 | 2023-08-07 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 포함하는 액정표시장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000008950A (ko) * | 1998-07-20 | 2000-02-15 | 김영환 | 액정표시소자 및 그의 제조방법 |
| KR20010060831A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 프린지 필드 구동 액정 표시 장치 |
| KR20020053575A (ko) * | 2000-12-27 | 2002-07-05 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치와 그 제조방법 |
| KR20050053283A (ko) * | 2003-12-02 | 2005-06-08 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
-
2007
- 2007-11-23 KR KR1020070120454A patent/KR101419228B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000008950A (ko) * | 1998-07-20 | 2000-02-15 | 김영환 | 액정표시소자 및 그의 제조방법 |
| KR20010060831A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 프린지 필드 구동 액정 표시 장치 |
| KR20020053575A (ko) * | 2000-12-27 | 2002-07-05 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치와 그 제조방법 |
| KR20050053283A (ko) * | 2003-12-02 | 2005-06-08 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090053565A (ko) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11789327B2 (en) | Display device comprising a metal wiring between an organic insulating film and a first inorganic insulating film and having a portion overlapping a drain electrode of a thin film transistor | |
| US6404474B1 (en) | Horizontal electric field LCD with increased capacitance between pixel and common electrodes | |
| EP1624332B1 (en) | Thin film transistor array panel and liquid crystal display | |
| US8064013B2 (en) | Liquid crystal display panel having an ornamental reflector deployed around the periphery of a display region | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| KR101127839B1 (ko) | 횡전계형 액정 표시 장치 | |
| KR101896377B1 (ko) | 베젤이 최소화된 액정표시소자 | |
| KR20150045365A (ko) | 표시 장치 및 전자 기기 | |
| US20040201799A1 (en) | Color display device | |
| JP2003131245A (ja) | 液晶表示装置及びその製造方法 | |
| US20050157232A1 (en) | Transflective liquid crystal display | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| KR101419228B1 (ko) | 횡전계형 액정 표시 장치 및 이의 제조 방법 | |
| JP2013167782A (ja) | 液晶表示装置 | |
| KR102054000B1 (ko) | 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 | |
| US20110234933A1 (en) | Liquid crystal display device and fabrication method of the same | |
| CN1752813A (zh) | 滤色器面板及包括该滤色器面板的液晶显示器 | |
| KR101330330B1 (ko) | 횡전계형 액정표시장치 | |
| EP1903385B1 (en) | Liquid crystal display | |
| US8477269B2 (en) | Liquid crystal display device | |
| US6888588B2 (en) | Liquid crystal display panel | |
| JPH06230414A (ja) | 液晶表示素子 | |
| KR20210056669A (ko) | 액정표시장치 | |
| KR101570239B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR100910554B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 6 |