JP4483235B2 - トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 - Google Patents

トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 Download PDF

Info

Publication number
JP4483235B2
JP4483235B2 JP2003308806A JP2003308806A JP4483235B2 JP 4483235 B2 JP4483235 B2 JP 4483235B2 JP 2003308806 A JP2003308806 A JP 2003308806A JP 2003308806 A JP2003308806 A JP 2003308806A JP 4483235 B2 JP4483235 B2 JP 4483235B2
Authority
JP
Japan
Prior art keywords
formed
conductive layer
array substrate
film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003308806A
Other languages
English (en)
Other versions
JP2005077822A (ja
Inventor
郁博 山口
Original Assignee
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カシオ計算機株式会社 filed Critical カシオ計算機株式会社
Priority to JP2003308806A priority Critical patent/JP4483235B2/ja
Publication of JP2005077822A publication Critical patent/JP2005077822A/ja
Application granted granted Critical
Publication of JP4483235B2 publication Critical patent/JP4483235B2/ja
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、アクティブマトリクス駆動方式の液晶ディスプレイパネル等に用いられるトランジスタアレイ基板に関する。

TFT型液晶ディスプレイパネルと呼称される液晶ディスプレイパネルは、薄膜トランジスタ、画素電極等がアレイ状にパターニングされたトランジスタアレイ基板と、対向電極等がべた一面に形成された対向基板とを対向させ、それら二つの基板の間に液晶を挟持した構造となっている(例えば、特許文献1参照。)。トランジスタアレイ基板は、複数のゲートラインと、ゲートラインとの間に絶縁膜を介してゲートラインに直交する複数のソースラインと、これらゲートラインとこれらソースラインとの各交差部に配置された薄膜トランジスタ(TFT)と、これら薄膜トランジスタを被覆した層間絶縁膜と、これら薄膜トランジスタのドレイン電極に電気的に接続された透明な画素電極と、を透明基板上に備えている。薄膜トランジスタには、半導体膜及び不純物半導体膜にアモルファスシリコンを用いたa−Siトランジスタと、半導体膜及び不純物半導体膜にポリシリコンを用いたp−Siトランジスタとが主に用いられている。また、液晶ディスプレイパネルの背面にはバックライトが設けられており、バックライトの光が透過できるように画素電極及び対向電極がITO(Indium Tin Oxide)から形成されている。

このような液晶ディスプレイパネルでは、複数のゲートラインには所定パルス幅の走査信号が順次印加され、一本のゲートラインが選択されている期間内に複数のソースラインに階調信号がデータドライバによって印加される。これにより、選択されているゲートラインに接続されたそれぞれの薄膜トランジスタに階調信号が書き込まれ、薄膜トランジスタに書き込まれた階調信号は次に選択されるまでの非選択期間では保持され、その階調信号が画素電極に印加されて液晶が捻れることによって、液晶の光透過率が階調信号に応じる。

非選択期間では薄膜トランジスタがオフ状態となることによって、画素電極とソースラインが絶縁されるが、この絶縁状態は完全ではない。そのため、薄膜トランジスタの各電極間でリーク電流が生じたり、薄膜トランジスタの各電極間に形成される寄生容量によってソースラインやゲートラインの電圧変動が画素電極に影響を及ぼしたりする。このような電気的ノイズは、液晶ディスプレイパネルにフリッカー、焼き付き、クロストーク等を発生させる原因となる。

そのため、画素ごとに補助キャパシタを形成することによって、電気的ノイズを軽減することが行われている。例えば、特許文献1では、蓄積容量配線の一部を画素電極と対向させて、蓄積容量配線と画素電極との間に絶縁層を介在させ、蓄積容量配線、絶縁層及び画素電極の積層構造による補助キャパシタを形成している。蓄積容量配線はゲートラインと同じ材料から形成されている。つまり、ゲートラインを形成するに際しては、まず導電層を成膜し、その導電層にマスクを施した状態でその導電層をエッチングすることによってゲートラインをパターニングするが、その導電層には蓄積容量配線分のマスクも施してあるので、蓄積容量配線もゲートラインと同一工程で形成することができる。
特開2002−268076号公報

ところが、特許文献1に記載された技術では、不透明な蓄積容量配線の一部が画素電極に対向しているので、画素の開口率が低下する。開口率を下げないために、ゲートラインと蓄積容量配線のもととなる導電層をITOから形成しても、ITOは比抵抗率が他の導電性材料に比較しても高いため、液晶ディスプレイパネルの動作時にゲートラインでは電気的遅延が生じる。ゲートラインにおける電気的遅延を抑えるために、ゲートラインを低抵抗である材料で形成するとともに蓄積容量配線をITOで形成したものとしても、蓄積容量配線とゲートラインを別々の工程で形成しなければならないので、工程が増えてしまう。従って、画素の開口率を低下させずにトランジスタアレイ基板の製造工程を簡略化することは難しい。

そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、画素の開口率を低下させずにトランジスタアレイ基板の製造工程を簡略化することを目的とする。

以上の課題を解決するために、請求項1に記載のトランジスタアレイ基板の製造方法は、金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板の製造方法であって、
蓄電用ラインと前記トランジスタのゲート電極とを第1の導電層として形成する工程と、
透明な半導体である金属酸化物に不純物がドープされた第2の導電層を、第1の絶縁層を介した前記第1の導電層の上層側における前記トランジスタのドレイン電極に対応する第1の領域と前記蓄電用ラインに対応する第2の領域とに形成するとともに前記第1の領域の前記第2の導電層と前記第2の領域の前記第2の導電層とが連結されるように形成する工程と、
第3の導電層としての画素電極を、該画素電極が前記第1の領域で前記第2の導電層と電気的に接続されるように第2の絶縁層を介して前記第2の導電層の上層側に形成する工程と、
を含むことを特徴とする。

また、請求項2に記載のトランジスタアレイ基板の製造方法は、請求項1に記載のトランジスタアレイ基板の製造方法において、前記第2の導電層は、前記第1の領域における前記第2の導電層と前記第2の領域における前記第2の導電層とを連結する連結部が前記画素電極と重なる領域に形成されることを特徴とする。

また、請求項3に記載のトランジスタアレイ基板の製造方法は、請求項1または2に記載のトランジスタアレイ基板の製造方法において、前記第2の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにn型の不純物がドープされたものであることを特徴とする。

また、請求項4に記載のトランジスタアレイ基板の製造方法は、請求項1から3の何れかに記載のトランジスタアレイ基板の製造方法において、透明な金属酸化物からなる半導体層を前記第1の絶縁層の上層側に形成する工程を有し、前記第2の導電層は、前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする。

また、請求項5に記載のトランジスタアレイ基板は、金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板であって、
蓄電用ラインと前記トランジスタのゲート電極とが第1の導電層として形成され、
透明な半導体である金属酸化物に不純物がドープされた第2の導電層が、第1の絶縁層を介した前記第1の導電層の上層側における前記トランジスタのドレイン電極に対応する第1の領域と前記蓄電用ラインに対応する第2の領域とに形成されているとともに前記第1の領域における前記第2の導電層と前記第2の領域における前記第2の導電層とを連結するように形成され、
第3の導電層としての画素電極が、第2の絶縁層を介して前記第2の導電層の上層側に、前記第1の領域で前記第2の導電層と電気的に接続されるように形成されていることを特徴とする。

また、請求項6に記載のトランジスタアレイ基板は、請求項5に記載のトランジスタアレイ基板において、前記第2の導電層は、前記第1の領域と前記第2の領域とを連結する連結部が前記画素電極と重なる領域に形成されていることを特徴とする。

また、請求項7に記載のトランジスタアレイ基板は、請求項5または6に記載のトランジスタアレイ基板において、前記第2の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにn型の不純物がドープされたものであることを特徴とする。

また、請求項8に記載のトランジスタアレイ基板は、請求項5から7の何れかに記載のトランジスタアレイ基板において、前記第2の導電層は、透明な前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする。

また、請求項9に記載のトランジスタアレイ基板は、請求項5から8の何れかに記載のトランジスタアレイ基板において、前記ゲート電極に接続するように前記第1の導電層として形成されたゲートラインを有し、前記蓄電用ラインは、前記ゲートラインに沿う方向に延伸するように且つ前記画素電極の配置領域を横断するように形成されていることを特徴とする。

本発明によれば、透明電極に対向した蓄電用電極が透明な電極であるため、画素の開口率の低下を抑えることができる。また、トランジスタの不純物半導体膜と蓄電用電極を同一工程で形成することが可能なので、トランジスタアレイ基板の製造工程が簡略化される。透明電極、絶縁膜、蓄電用電極からなるキャパシタによって電気的ノイズを低減することができ、フリッカー、焼き付き、クロストーク等の発生を抑えることができる。

以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

〔実施形態1〕
図1は本発明を適用したトランジスタアレイ基板1の電極構成を示した平面図である。図2はこのトランジスタアレイ基板1を用いた液晶ディスプレイパネルを示した断面図であり、図2(a)は図1のA1−A2線に沿った断面図であり、図2(b)は図1のB1−B2線に沿った断面図である。

図1及び図2に示すように、液晶ディスプレイパネルは、背面透明基板2の一方の面に複数の画素電極3、複数の薄膜トランジスタ4、複数のゲートライン(走査線)5、複数のソースライン(信号線)6及び複数の蓄電用ライン7等が形成されてなるトランジスタアレイ基板1と、前面透明基板41の一方の面に対向電極42及びカラーフィルタ43等が形成されてなる対向基板40と、を相対向させて、トランジスタアレイ基板1と対向基板40との間に液晶50を挟持した構造となっている。

対向基板40の構成について説明する。
対向基板40の前面透明基板41は、ホウケイ酸ガラス、石英ガラス、その他の透明なガラス、PMMA、ポリカーボネート、その他の透明な樹脂で平板状に形成されたものである。前面透明基板41のトランジスタアレイ基板1側の面41aには、画素電極3に相対する領域で開口した黒色のブラックマトリクス44が網目状にパターニングされており、ブラックマトリクス44によって囲繞された複数の開口部がマトリクス状に配列されている。ブラックマトリクス44の各開口部には赤(R)、緑(G)、青(B)の何れかの色を有したカラーフィルタ43が形成されており、対向基板40全体ではこれら三色が規則正しく配列されている。

ブラックマトリクス44及びカラーフィルタ43全体を被覆するように対向電極42がべた一面に形成されている。対向電極42は透明であって低抵抗率な材料で形成されており、そのような材料として例えば酸化インジウム若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物(例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、カドミウム−錫酸化物(CTO))が挙げられる。

対向電極42を被覆するように配向膜45がべた一面に形成されている。この配向膜45は液晶50を配向させるものである。

次にトランジスタアレイ基板1の構成について説明する。
トランジスタアレイ基板1の背面透明基板2は、ホウケイ酸ガラス、石英ガラス、その他の透明なガラス、PMMA、ポリカーボネート、その他の透明な樹脂で平板状に形成されたものである。

背面透明基板2の対向基板40側の面2aには、複数のゲートライン5が所定間隔を離して互いに平行となって形成されている。これらゲートライン5は低抵抗率な金属材料、合金等のような導電性材料で形成されたものであり、より望ましくは後述する半導体膜10のチャネル領域にできるだけ励起光を入射させないように、クロム、クロム合金、アルミ、アルミ合金等のように遮光性を有すると良い。

これらゲートライン5を被覆するようにゲート絶縁膜8がべた一面に成膜されている。ゲート絶縁膜8は、酸化珪素、窒化珪素等のように透明な絶縁膜で形成されている。ゲート絶縁膜8上には、複数のソースライン6が平面視してゲートライン5と直交するように形成されている。これらソースライン6は、所定間隔を離して互いに平行となって配列されている。また、これらソースライン6は、例えばクロム、クロム合金、アルミ、アルミ合金等のように低抵抗率な金属材料、合金等のような導電性材料で形成されたものであり、結果的に遮光性を有している。なお、平面視して複数のゲートライン5と複数のソースライン6によって網目状になっているが、対向基板40のブラックマトリクス44がこれらゲートライン5及びソースライン6に相対している。

ゲートライン5とソースライン6との各交差部には、MOS型電界効果型の薄膜トランジスタ4が形成されており、これら薄膜トランジスタ4が平面視してマトリクス状に配列されている。薄膜トランジスタ4は、ゲートライン5の一部であるゲート電極9と、ゲート絶縁膜8を挟んでゲート電極9に対向配置した半導体膜10と、半導体膜10の中央部上に形成されたチャネル保護膜11と、平面視してチャネル保護膜11の両側に配置されるとともに半導体膜10上に互いに離間して形成された不純物半導体膜12,13と、一方の不純物半導体膜12上に形成されたドレイン電極14と、ソースライン6から他方の不純物半導体膜13上に延出してソースライン6と一体に形成されたソース電極15と、から構成されている。

半導体膜10は、可視光のフォトンエネルギーより大きな金属酸化物から形成されたものであり、可視光透過性を有する半導体である。具体的には、半導体膜10は、酸化亜鉛(ZnO)、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウムのうちの何れかから形成されたものである。薄膜トランジスタ4の動作時には、半導体膜10にチャネルが形成される。

不純物半導体膜12,13は共に、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)にn+の不純物(例えば、Ga)をドープしたものであり、半導体膜10と同様に可視光透過性を有する。ここで、不純物半導体膜12,13のように、透明な半導体である金属酸化物に不純物をドープすることによって、抵抗率が1×10-4Ωcmまで低くなるとともに依然可視光透過性を保つ。

チャネル保護膜11は、酸化珪素、窒化珪素等の絶縁体から形成されたものであり、不純物半導体膜12,13のパターニングの際にエッチャントから半導体膜10を保護するものである。

以上のように構成された複数の薄膜トランジスタ4は層間絶縁膜16によって被覆されている。この層間絶縁膜16は、酸化珪素、窒化珪素等から形成されたものであり、べた一面に成膜されている。

また、平面視してソースライン6のそれぞれの間には半導体ライン17及び蓄電用ライン7が形成されており、半導体ライン17はゲート絶縁膜8上に形成され、蓄電用ライン7は平面視して半導体ライン17と重なり、半導体ライン17上に形成されている。これら半導体ライン17は所定間隔を離して互いに平行となって形成され、これら蓄電用ライン7も所定間隔を離して互いに平行となって配列されている。

薄膜トランジスタ4の半導体膜10は、ゲート絶縁膜8上に形成された上述の透明な金属酸化物膜をエッチングすることによってパターニングされるが、半導体ライン17は半導体膜10と同一の金属酸化物膜から形成されたものである。蓄電用ライン7及び不純物半導体膜12,13も、同一の不純物ドープ金属酸化物膜からパターニングして形成されたものである。従って、半導体ライン17は、半導体膜10と同様に、可視光のフォトンエネルギーより大きな金属酸化物(例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム)から形成されたものであり、可視光透過性を有する。蓄電用ライン7も、不純物半導体膜12,13と同様に、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)にn+の不純物(例えば、Ga)をドープしたものであり、可視光透過性を有する。

蓄電用ライン7はドープされた不純物によって抵抗率が1×10-4Ωcmとなって低く、蓄電用ライン7の膜厚が100nmとなれば蓄電用ライン7のシート抵抗が10Ω/□となるので、蓄電用ライン7を導電材として用いることができる。

これら蓄電用ライン7同士は背面透明基板2の周囲において電気的に互いに共通接続されており、且つ対向基板40の対向電極42と接続されているため、どの蓄電用ライン7も対向電極42とほぼ等電位になっている。

なお、蓄電用ライン7が平面視してソースライン6と平行となっているが、ゲートライン5と平行になっていても良い。つまり、平面視して蓄電用ライン7とゲートライン5が交互に配列されていても良い。

蓄電用ライン7及び半導体ライン17は、薄膜トランジスタ4と同様に層間絶縁膜16によって被覆されている。

層間絶縁膜16上には複数の画素電極3が形成されている。これら画素電極3は、平面視して複数のゲートライン5と複数のソースライン6によって囲まれた領域にそれぞれ配置されている。これら画素電極3は平面視してマトリクス状に配列されているが、画素電極3にカラーフィルタ43がそれぞれ相対している。

画素電極3は透明であって低抵抗率な材料で形成されており、そのような材料として例えば酸化インジウム若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物(例えば、ITO、亜鉛ドープ酸化インジウム、CTO)が挙げられる。

平面視して一つの画素電極3につき一つの薄膜トランジスタ4のドレイン電極14が重なっているが、層間絶縁膜16にはこの重なっている箇所においてコンタクトホール16aが形成されている。コンタクトホール16aには画素電極3と同じ材料が埋められており、画素電極3とドレイン電極14がコンタクトホール16aを通じて導電している。

これら全ての画素電極3を被覆するように配向膜18がべた一面に形成されている。この配向膜18は液晶50を配向させるものである。

以上のように構成されたトランジスタアレイ基板1及び対向基板40が相対しているが、その間にはスペーサが挟まれており、そのスペーサによって一定の間隔が保たれている。トランジスタアレイ基板1と対向基板40との間に液晶50が封入されており、トランジスタアレイ基板1及び対向基板40の周囲がシール材によって封止されている。この液晶ディスプレイパネルの表示面と反対側の背面の両方に、互いに偏光軸が直交する直線偏光板からなる偏光フィルタが設けられている。

また、図示は省略するが、トランジスタアレイ基板1及び対向基板40の周囲において、蓄電用ライン7と対向電極42が電気的に互いに接続されており、蓄電用ライン7と対向電極42が等電位に保たれている。ここで、各画素において半導体ライン17及び蓄電用ライン7と画素電極3とに挟まれた層間絶縁膜16は誘電体として機能するため、これら半導体ライン17、蓄電用ライン7、層間絶縁膜16及び画素電極3でキャパシタを形成しており、蓄電用ライン7が平面視して画素電極3と重なっている箇所においてキャパシタの蓄電用電極として機能し、薄膜トランジスタ4の寄生容量による電圧降下等を補償する。つまり、画素を等価回路で表すと図3のようになる。図3において、キャパシタ21は、画素電極3と、対向電極42と、それらの間に挟まれた液晶50とから構成されたものであり、補助キャパシタ22は、画素電極3と、蓄電用ライン7の一部である蓄電用電極と、それらの間に挟まれた層間絶縁膜16とから構成されたものである。蓄電用ライン7と対向電極42が電気的に接続されているので、キャパシタ21の電位Vcom側の電極が対向電極42となり、補助キャパシタ22の電位Vcom側の電極が蓄電用ライン7となる。蓄電用ライン7が電位Vcomとなっているので、この補助キャパシタ22が蓄積容量方式のキャパシタとなる。なお、蓄電用ライン7及び対向電極42が接地されていれば、定電位Vcomは0Vになる。

次に、液晶ディスプレイパネルの製造方法について説明する。

(工程1−1)
まず、前面透明基板41の一方の面41aにクロム又は酸化クロムの黒色膜を気相成長法(スパッタリング法、CVD法、PVD法等)により成膜し、フォトリソグラフィ法によってレジストのマスクを黒色膜に施し、マスクをした状態で黒色膜に対してエッチングをすることによって黒色膜を形状加工し、レジストを除去する。これにより、ブラックマトリクス44を得る。

(工程1−2)
次に、液滴吐出法(インクジェット法)、印刷法等によって赤・緑・青の樹脂を順にパターニングし、ブラックマトリクス44の各開口部にカラーフィルタ43を得る。次に、気相成長法により対向電極42をべた一面に成膜する。

(工程1−3)
次に、ラビング法等により対向電極42上に配向膜45を形成する。以上のようにして対向基板40製造する。

(工程1−4)
一方、背面透明基板2の一方の面2aに導電膜を気相成長法により成膜し、フォトリソグラフィ法によってレジストのマスクを導電膜に施し、マスクをした状態で導電膜に対してエッチングをすることによって導電膜を形状加工し、マスクを除去する。これにより、複数のゲートライン5を得る。

(工程1−5)
次に、気相成長法によりゲート絶縁膜8を一面に成膜した後、透明な半導体である金属酸化物膜を気相成長法により一面に成膜する。

(工程1−6)
次に、気相成長法により酸化珪素又は窒化珪素の絶縁膜を一面に成膜し、フォトリソグラフィ法によってレジストのマスクを絶縁膜に施し、マスクをした状態でその絶縁膜に対してエッチングをすることによって絶縁膜を形状加工し、マスクを除去する。これにより複数のチャネル保護膜11を得る。

(工程1−7)
次に、Ga等の不純物を含有した透明な半導体である不純物ドープ金属酸化物膜を気相成長法により一面に成膜するが、その膜厚を100nm以上にすると良い。次にフォトリソグラフィ法によってレジストのマスクを不純物ドープ金属酸化物膜上に施す。ここで、マスクの平面形状は、平面視して複数の蓄電用ライン7及び複数の薄膜トランジスタ4の不純物半導体膜12,13全体の形状と同じである。そして、マスクをした状態で不純物ドープ金属酸化物膜及び金属酸化物膜に対してエッチングをすることによって不純物ドープ金属酸化物膜及び金属酸化物膜を形状加工し、マスクを除去する。これにより、複数の薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を得るとともに、同時に複数の半導体ライン17及び蓄電用ライン7を得るが、半導体膜10はチャネル保護膜11によってチャネル領域を保護されるのでその中央部がエッチャントによって除去されない。このように、蓄電用ライン7及び半導体ライン17を形成する工程を、薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を形成する工程と同時に行うので、製造工程が簡易になる。なお、不純物半導体膜12,13は、予め不純物が混入された金属酸化物膜でなくてもよい。すなわち、真性の金属酸化物膜を成膜後にイオン注入をすることで不純物ドープ金属酸化物膜とすることが可能である。

(工程1−8)
次に、導電膜を気相成長法により成膜し、フォトリソグラフィ法によってレジストのマスクを導電膜に施し、マスクをした状態で導電膜に対してエッチングをすることによって導電膜を形状加工し、マスクを除去する。これにより、複数の薄膜トランジスタ4のドレイン電極14及びソース電極15並びに複数のソースライン6を得る。

(工程1−9)
次に、気相成長法により層間絶縁膜16を一面に成膜した後、平面視して各ドレイン電極14に重なる箇所においてコンタクトホール16aを形成する。次に、気相成長法により透明導電膜を一面に成膜するが、コンタクトホール16a内にもその透明な導電材が埋まる。次いで、フォトリソグラフィ法によってレジストのマスクを透明導電膜に施し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極3を得る。

(工程1−10)
次に、ラビング法等により配向膜18を形成する。以上にようにトランジスタアレイ基板1を製造する。

(工程1−11)
以上のように製造したトランジスタアレイ基板1と対向基板40の間にスペーサを挟んでトランジスタアレイ基板1と対向基板40を相対向させ、トランジスタアレイ基板1と対向基板40の間に液晶50を注入し、これら基板の周囲をシール材で封止する。

以上のように製造された液晶ディスプレイパネルにおいて、複数のゲートライン5には所定パルス幅の走査信号がシフトレジスタによって順次印加され、一本のゲートライン5が選択されている期間内に複数のソースライン6に階調信号がデータドライバによって印加される。これにより、選択されているゲートライン5に接続されたそれぞれの薄膜トランジスタ4に階調信号が書き込まれ、薄膜トランジスタ4に書き込まれた階調信号は次に選択されるまで保持される。ここで、画素ごとに補助キャパシタ22が形成されているので、薄膜トランジスタ4の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。

また、平面視して画素電極3に蓄電用ライン7及び半導体ライン17が重なっているが、蓄電用ライン7及び半導体ライン17が透明であるため、画素の開口率が低くなることを抑えることができる。

〔実施形態2〕
実施形態2における液晶ディスプレイパネルについて説明する。
図4は図1に示されたトランジスタアレイ基板1とは別のトランジスタアレイ基板101を示した平面図である。図5はこのトランジスタアレイ基板101を用いた液晶ディスプレイパネルを示した断面図であり、図5(a)は図4のA1−A2線に沿った断面図であり、図5(b)は図4のB1−B2線に沿った断面図である。以下、実施形態2の液晶ディスプレイパネルが実施形態1の液晶ディスプレイパネルと異なる点について主に説明するが、図4及び図5において実施形態1の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態2における液晶ディスプレイパネルが実施形態1における液晶ディスプレイパネルと異なる点は、トランジスタアレイ基板101に設けられた薄膜トランジスタ104の構造である。つまり実施形態1の薄膜トランジスタ4が逆スタガ型構造であったのに対して実施形態2の薄膜トランジスタ104はコプラナ型構造になっている。それに伴い、実施形態2における液晶ディスプレイパネルには、半導体ラインが設けられていない。

薄膜トランジスタ104の不純物半導体膜112,113は、実施形態1における不純物半導体膜12,13のように成膜時に不純物が混入されていてもよいし、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)からなる真性の半導体膜を成膜した後にイオン注入法により不純物をその半導体膜にドープしたものである。同様にどの蓄電用ライン107も、イオン注入法により不純物を半導体膜にドープしたものである。これら蓄電用ライン107は所定間隔を離して互いに平行となって配列されている。これら蓄電用ライン107は背面透明基板2の周囲において電気的に共通接続されており、どの蓄電用ライン107もほぼ等電位になっている。

不純物半導体膜112,113の間には、不純物半導体膜112,113と一体になった半導体膜110が形成されている。半導体膜110は、実施形態1の半導体膜10と同様に、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)からなる。

複数の薄膜トランジスタ104の半導体膜110及び不純物半導体膜112,113並びに複数の蓄電用ライン107は背面透明基板2の対向基板40側の面2aに形成されており、複数の薄膜トランジスタ104の半導体膜110及び不純物半導体膜112,113並びに複数の蓄電用ライン107全体を被覆するようにゲート絶縁膜108がべた一面に形成されている。このゲート絶縁膜108は実施形態1におけるゲート絶縁膜8と同じ材料から形成されている。

ゲート絶縁膜108上には、複数のゲートライン105が所定間隔を離して互いに平行となって形成されており、平面視してゲートライン105と蓄電用ライン107が直交している。平面視してゲートライン105の一部が半導体膜110に重なっており、その重なった部分が薄膜トランジスタ104のゲート電極109を形成している。ゲートライン105は、実施形態1におけるゲートライン5と同じ材料から形成されている。

これらゲートライン105を被覆するように層間絶縁膜116がべた一面に形成されている。平面視して不純物半導体膜112に重なる部分であってゲート絶縁膜108及び層間絶縁膜116には、コンタクトホール116aが形成されており、平面視して不純物半導体膜113に重なる部分であってゲート絶縁膜108及び層間絶縁膜116には、コンタクトホール116bが形成されている。これらコンタクトホール116a,116bはそれぞれ不純物半導体膜112,113にまで通じている。

コンタクトホール116a,116bには、クロム、クロム合金、アルミ、アルミ合金等の導電性材料が埋め込まれており、コンタクトホール116aではその導電性材料が薄膜トランジスタ104のドレイン電極114を形成し、コンタクトホール116bではその導電性材料が薄膜トランジスタ104のソース電極115を形成する。

層間絶縁膜116上には、複数のソースライン106が形成されている。これらソースライン106は所定間隔を離して互いに平行となって配列されており、平面視してソースライン106と蓄電用ライン107が交互に配列されているとともにソースライン106とゲートライン105が直交している。各ソースライン106には同じ列にある薄膜トランジスタ104のソース電極115が一体となって形成されている。ソースライン106、ソース電極115及びドレイン電極114はそれぞれ実施形態1のソースライン6、ソース電極15及びドレイン電極14と同じ材料から形成されている。

層間絶縁膜116上には更に複数の画素電極103がマトリクス状に配列されており、画素電極103の一部が対応する薄膜トランジスタ104のドレイン電極114に接して重なっている。画素電極103は、実施形態1の画素電極3と同じ材料から形成されている。なお、画素電極103とソースライン106は互いに離れており、これら画素電極103は平面視して複数のゲートライン5と複数のソースライン6によって囲まれた領域にそれぞれ配置されている。

これら画素電極103及びソースライン106を被覆するように配向膜118がべた一面に形成されている。この配向膜118は、実施形態1の配向膜18と同じものである。

平面視して画素電極103に蓄電用ライン107が重なっており、画素電極103と蓄電用ライン107との間にはゲート絶縁膜108及び層間絶縁膜116が介在しているので、ここに蓄積容量方式のキャパシタが形成されている。この蓄電用ライン107のうち平面視して画素電極103と重なっている部分が蓄電用電極である。

また、図示は省略するが、トランジスタアレイ基板101及び対向基板40の周囲において、蓄電用ライン107と対向電極42が電気的に互いに接続されており、蓄電用ライン107と対向電極42が等電位に保たれている。

この液晶ディスプレイパネルの製造方法において、対向基板40の製造方法(工程1−1〜工程1−3)と、対向基板40とトランジスタアレイ基板101を対向させて液晶50を封入する方法(工程1−11)は、実施形態1の場合と同様である。従って、トランジスタアレイ基板101の製造方法について主に説明する。

(工程2−1)
まず、透明な半導体である金属酸化物膜を気相成長法により背面透明基板2の一方の面2a全面に成膜し、複数の薄膜トランジスタ104の半導体膜110に対応する箇所にレジストのマスクを形成し、マスクをした状態でn+の不純物(例えば、Ga)をイオン注入法により金属酸化物膜に注入し、マスクを除去する。これにより、金属酸化物膜は、マスクを施した領域では不純物がドープされていない半導体となり、マスクを施してない領域では不純物がドープされた不純物半導体となる。

(工程2−2)
次に、その金属酸化物膜上にレジストのマスクを形成するが、特に、複数の薄膜トランジスタ104の半導体膜110及び不純物半導体膜112,113並びに複数の蓄電用ライン107に対応する箇所にマスクを形成する。次に、マスクをした状態でエッチングを行うことで金属酸化物膜を形状加工し、マスクを除去する。これにより、複数の薄膜トランジスタ104の半導体膜110及び不純物半導体膜112,113並びに複数の蓄電用ライン107を得る。

(工程2−3)
次に、気相成長法によりゲート絶縁膜108をべた一面に成膜する。その後、ゲート絶縁膜108上に導電膜を気相成長法により成膜し、レジストのマスクをその導電膜上に形成し、マスクをした状態でその導電膜に対してエッチングをすることによって導電膜を形状加工し、マスクを除去する。これにより、複数のゲートライン105を得る。

(工程2−4)
次に、気相成長法により層間絶縁膜116をべた一面に成膜する。その後、平面視して不純物半導体膜112に重なる部分にコンタクトホール116aをそれぞれ形成するとともに、平面視して不純物半導体膜113に重なる部分にコンタクトホール116bをそれぞれ形成する。

(工程2−5)
次に、気相成長法により導電膜を一面に成膜するが、コンタクトホール116a,116b内にもその導電材が埋まる。そして、その導電膜上にレジストのマスクを形成するが、マスクの形状は複数の薄膜トランジスタ104のドレイン電極114及びソース電極115並びに複数のソースライン106に対応させる。そして、マスクをした状態でその導電膜に対してエッチングすることによって導電膜を形状加工し、マスクを除去する。

(工程2−6)
次に、気相成長法により透明導電膜を一面に成膜するが、その透明導電膜上にレジストのマスクを形成し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極103を得る。

(工程2−7)
次に、ラビング法等により配向膜118を形成する。以上にようにトランジスタアレイ基板101を製造する。

以上の実施形態2においても、蓄電用ライン107を形成する工程を、薄膜トランジスタ104の不純物半導体膜112,113を形成する工程と同時に行うので、トランジスタアレイ基板1強いては液晶ディスプレイパネルの製造工程が簡易になる。

また、蓄電用ライン107、ゲート絶縁膜108、層間絶縁膜116、画素電極103の順に積層してなるキャパシタが画素ごとに形成されているので、薄膜トランジスタ104の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して画素電極103に透明な蓄電用ライン107及び半導体ライン17が重なっているため、画素の開口率が低くなることはない。

〔実施形態3〕
実施形態3における液晶ディスプレイパネルについて説明する。
図6は、図1に示されたトランジスタアレイ基板1とは別のトランジスタアレイ基板201を示した平面図である。図7は、このトランジスタアレイ基板201を用いた液晶ディスプレイパネルを示した断面図であって、図6のA1−A2線に沿った断面図である。以下、実施形態3の液晶ディスプレイパネルが実施形態1の液晶ディスプレイパネルと異なる点について主に説明するが、図6及び図7において実施形態1の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態3における液晶ディスプレイパネルが実施形態1における液晶ディスプレイパネルと異なる点は、実施形態1では蓄電用ライン7の一部が補助キャパシタ22の蓄電用電極を兼ねているのに対し、実施形態3では蓄電用ライン207と補助キャパシタ222の蓄電用電極223が独立しており、蓄電用ライン207に蓄電用電極223が接続されていることである。

この蓄電用ライン207は、不純物半導体から形成されたものではなく、ゲートライン5を形成する際に成膜した導電膜から形成されたものである。蓄電用ライン207は、平面視してゲートライン5のそれぞれの間においてゲートライン5と平行となって背面透明基板2上に形成されている。これら蓄電用ライン207は背面透明基板2の周囲において電気的に共通接続されており、どの蓄電用ライン207もほぼ等電位になっている。

また、平面視して蓄電用ライン207に一部重なるようにして蓄電用電極223及び半導体膜224が形成されている。蓄電用電極223及び半導体膜224は平面視して画素電極3に重なっているが、蓄電用電極223及び半導体膜224からなる組が一組につき一つの画素電極3に対応配置されている。

半導体膜224はゲート絶縁膜8上に形成されており、蓄電用電極223は平面視して半導体膜224に重なって半導体膜224上に形成されている。半導体膜224は、薄膜トランジスタ4の半導体膜10を形成する際に成膜した金属酸化物膜から形成されたものである。蓄電用電極223は、薄膜トランジスタ4の不純物半導体膜12,13を形成する際に成膜した不純物ドープ金属酸化物膜から形成されたものである。従って、半導体膜224は、半導体膜10と同様に、可視光のフォトンエネルギーより大きな金属酸化物(例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム)から形成されたものであり、可視光透過性を有する。蓄電用電極223も、不純物半導体膜12,13と同様に、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)にn+の不純物(例えば、Ga)をドープしたものであり、可視光透過性を有する。

これら蓄電用電極223は層間絶縁膜16に被覆されている。蓄電用電極223と画素電極3との間には層間絶縁膜16が介在しており、その箇所において補助キャパシタ222が形成されている。この補助キャパシタ222は、蓄積容量方式のキャパシタである。

平面視して蓄電用ライン207と蓄電用電極223が重なる部分であって蓄電用電極223、半導体膜224及びゲート絶縁膜8には、コンタクトホール223aが形成されており、コンタクトホール223aは蓄電用ライン207まで通じている。コンタクトホール223aには導電性材料225が埋め込まれており、この導電性材料225によって蓄電用電極223と蓄電用ライン207が導電している。導電性材料225は、ソースライン5等を形成する際に成膜した導電膜から形成されたものである。

また、図示は省略するが、トランジスタアレイ基板201及び対向基板40の周囲において、蓄電用ライン207と対向電極42が電気的に互いに接続されており、蓄電用ライン207と対向電極42が等電位に保たれている。

この液晶ディスプレイパネルの製造方法において、対向基板40の製造方法(工程1−1〜工程1−4)と、対向基板40とトランジスタアレイ基板201を対向させて液晶50を封入する方法(工程1−11)は、実施形態1の場合と同様である。

また、トランジスタアレイ基板201を製造する方法は、実施形態1のトランジスタアレイ基板1を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態1に対応したものである。

(工程1−4)
フォトリソグラフィ法により導電膜上に形成するマスクの形状は、ゲートライン5に対応した形状のみならず、更に蓄電用ライン207に対応した形状も加える。これにより、導電膜をエッチングすれば、複数のゲートライン5及び複数の蓄電用ライン207を得ることができる。

(工程1−5)及び(工程1−6)
実施形態1の場合と同じである。

(工程1−7)
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態1における蓄電用ライン7の分が無いが、代わりに複数の蓄電用電極223の分がある。つまり、マスクの平面形状は、平面視して複数の蓄電用電極223及び複数の薄膜トランジスタ4の不純物半導体膜12,13全体の形状と同じである。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を得るとともに、同時に複数の半導体膜224及び複数の蓄電用電極223も得る。

(工程1−7−1)
次の工程1−8を行う前に、平面視して蓄電用ライン207と蓄電用電極223が重なるそれぞれの部分にコンタクトホール223aを形成し、コンタクトホール223aを蓄電用ライン207まで通す。

(工程1−8)
気相成長法により導電膜をべた一面に成膜することによって、コンタクトホール223aに導電性材料225が埋まる。次に、複数の薄膜トランジスタ4のドレイン電極14及びソース電極15並びに複数のソースライン6用にマスクをフォトリソグラフィ法により形成するが、更にそれぞれのコンタクトホール223aに対応する部分にもマスクを施す。このような状態でエッチングを行うと、複数の薄膜トランジスタ4のドレイン電極14及びソース電極15並びに複数のソースライン6を得ることができ、更にコンタクトホール223a及びその表層にも導電性材料225が残留する。

(工程1−9)及び(工程1−10)
実施形態1の場合と同じである。

以上の実施形態3においては、蓄電用ライン207を形成する工程を、ゲートライン5を形成する工程と同時に行うので、トランジスタアレイ基板201強いては液晶ディスプレイパネルの製造工程が簡易になる。また、蓄電用電極223及び半導体膜224を形成する工程を、薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ222が画素ごとに形成されているので、薄膜トランジスタ4の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。

また、平面視して画素電極3に蓄電用ライン207が重なっているが、蓄電用ライン207はキャパシタの電極としては用いておらず単なる配線であるため、抵抗が許される限り蓄電用ライン207を細くすることができる。そのため、蓄電用ライン207によって開口率が大きく低減することを抑えることができる。また、平面視して蓄電用電極223及び半導体膜224が画素電極3に重なっているが、それらが透明であるため画素の開口率が低くなることを抑えることができる。

〔実施形態4〕
実施形態4における液晶ディスプレイパネルについて説明する。
図8は、図1に示されたトランジスタアレイ基板1とは別のトランジスタアレイ基板301を示した平面図である。図9はこのトランジスタアレイ基板301を用いた液晶ディスプレイパネルを示した断面図であり、図9(a)は図8のA1−A2線に沿った断面図であり、図9(b)は図8のB1−B2線に沿った断面図である。図10は、隣り合う四つの画素の等価回路を示した図面である。以下、実施形態4の液晶ディスプレイパネルが実施形態1の液晶ディスプレイパネルと異なる点について主に説明するが、図8、図9及び図10において実施形態1の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態4における液晶ディスプレイパネルが実施形態1における液晶ディスプレイパネルと異なる点は、実施形態1では補助キャパシタ22の一方の蓄電用電極(蓄電用ライン7)が共通接続されているのに対し、実施形態3では補助キャパシタ322の一方の蓄電用電極323が隣りの行のゲートライン5に接続されていることである。つまり、実施形態1では補助キャパシタ22が蓄積容量方式のキャパシタであったのに対し、実施形態4では補助キャパシタ322が付加容量方式のキャパシタである。

蓄電用電極323及び半導体膜324は平面視して画素電極3に重なるようにして形成されていおり、蓄電用電極323及び半導体膜324からなる組が一組につき一つの画素電極3に対応配置されている。また、蓄電用電極323及び半導体膜324の一部が平面視して隣りの行のゲートライン5に重なっている。

半導体膜324はゲート絶縁膜8上に形成されており、蓄電用電極323は平面視して半導体膜324に重なって半導体膜324上に形成されている。半導体膜324は、薄膜トランジスタ4の半導体膜10を形成する際に成膜した金属酸化物膜から形成されたものである。蓄電用電極323は、薄膜トランジスタ4の不純物半導体膜12,13を形成する際に成膜した不純物ドープ金属酸化物膜から形成されたものである。従って、半導体膜324は、半導体膜10と同様に、可視光のフォトンエネルギーより大きな金属酸化物(例えば、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム)から形成されたものであり、可視光透過性を有する。蓄電用電極323も、不純物半導体膜12,13と同様に、可視光のフォトンエネルギーより大きな金属酸化物(酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミニウム)にn+の不純物(例えば、Ga)をドープしたものであり、可視光透過性を有する。

これら蓄電用電極323は層間絶縁膜16に被覆されている。蓄電用電極323と画素電極3との間には層間絶縁膜16が介在しており、その箇所において補助キャパシタ322が形成されている。

平面視してゲートライン5と蓄電用電極323が重なる部分であって蓄電用電極323、半導体膜324及びゲート絶縁膜8には、コンタクトホール323aが形成されており、コンタクトホール223aは蓄電用ライン207まで通じている。コンタクトホール223aには導電性材料325が埋め込まれており、この導電性材料325によって蓄電用電極323とゲートライン5が導電している。導電性材料325は、ソースライン5等を形成する際に成膜した導電膜から形成されたものである。

この液晶ディスプレイパネルの製造方法において、対向基板40の製造方法(工程1−1〜工程1−4)と、対向基板40とトランジスタアレイ基板301を対向させて液晶50を封入する方法(工程1−11)は、実施形態1の場合と同様である。

また、トランジスタアレイ基板301を製造する方法は、実施形態1のトランジスタアレイ基板1を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態1に対応したものである。

(工程1−4)、(工程1−5)及び(工程1−6)
実施形態1の場合と同じである。

(工程1−7)
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態1における蓄電用ライン7の分が無いが、代わりに複数の蓄電用電極323の分がある。つまり、マスクの平面形状は、平面視して複数の蓄電用電極323及び複数の薄膜トランジスタ4の不純物半導体膜12,13全体の形状と同じである。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を得るとともに、同時に複数の半導体膜324及び蓄電用電極323も得る。

(工程1−7−2)
次の工程1−8を行う前に、平面視して隣りの行のゲートライン5と蓄電用電極323が重なるそれぞれの部分にコンタクトホール323aを形成し、コンタクトホール323aをゲートライン5まで通す。

(工程1−8)
気相成長法により導電膜をべた一面に成膜することによって、コンタクトホール323aに導電性材料325が埋まる。次に、複数の薄膜トランジスタ4のドレイン電極14及びソース電極15並びに複数のソースライン6用にマスクをフォトリソグラフィ法により形成するが、更にそれぞれのコンタクトホール323aに対応する部分にもマスクを施す。このような状態でエッチングを行うと、複数の薄膜トランジスタ4のドレイン電極14及びソース電極15並びに複数のソースライン6を得ることができ、更にコンタクトホール323a及びその表層にも導電性材料325が残留する。

(工程1−9)及び(工程1−10)
実施形態1の場合と同じである。

以上の実施形態4においても、蓄電用電極323及び半導体膜324を形成する工程を、薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ322が画素ごとに形成されているので、薄膜トランジスタ4の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して蓄電用電極323及び半導体膜324が画素電極3に重なっているが、それらが透明であるため画素の開口率が低くなることを抑えることができる。

〔実施形態5〕
実施形態5における液晶ディスプレイパネルについて説明する。
図11は図1に示されたトランジスタアレイ基板1とは別のトランジスタアレイ基板401を示した平面図である。図12は、このトランジスタアレイ基板401を用いた液晶ディスプレイパネルを示した断面図であって、図11のA1−A2線に沿った断面図である。以下、実施形態5の液晶ディスプレイパネルが実施形態1の液晶ディスプレイパネルと異なる点について主に説明するが、図11及び図12において実施形態1の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態5における液晶ディスプレイパネルが実施形態1における液晶ディスプレイパネルと異なる点は、実施形態1では画素電極3が層間絶縁膜16上に形成されているのに対し、実施形態5では画素電極403が平坦化膜419上に形成されていることである。

平坦化膜419は、層間絶縁膜16上にべた一面に形成されている。この平坦化膜419は、比誘電率が3〔F/m〕以下の低誘電率材料から形成されたものであり、例えばPMMA、ポリカーボネート、エポキシ樹脂、その他の透明な樹脂から形成されたものである。この平坦化膜419が形成されることによって層間絶縁膜16の表面に生じた段差が解消され、平坦化膜419の表面がほぼ平坦な面となっている。これにより、画素電極403も平坦に形成され、液晶50にディスクリネーションが発生することを抑えることができる。なお、平面視してドレイン電極14に重なる部分であって平坦化膜419及び層間絶縁膜16には、コンタクトホール419aが形成されており、画素電極403と一体形成された透明導電材がコンタクトホール419aに埋め込まれており、画素電極403とドレイン電極14が導電している。

また、平面視してゲートライン5のそれぞれの間において、蓄電用ライン407がゲートライン5と平行となって背面透明基板2上に形成されている。これら蓄電用ライン207は、不純物半導体から形成されたものではなく、ゲートライン5を形成する際に成膜した導電膜から形成されたものである。これら蓄電用ライン407は背面透明基板2の周囲において電気的に共通接続されており、どの蓄電用ライン407もほぼ等電位になっている。

また、薄膜トランジスタ4の不純物半導体膜12の一部が、平面視して蓄電用ライン407の一部に重なっている。この重なっている部分が蓄電用電極423として機能し、蓄電用ライン407と、蓄電用電極423と、その間に挟まれたゲート絶縁膜8により補助キャパシタ422が形成されている。補助キャパシタ422は蓄積容量方式のキャパシタである。

また、平面視して蓄電用電極423が画素電極403の一部に重なっており、これらの間に層間絶縁膜16及び平坦化膜419が挟まれているが、平坦化膜419の比誘電率が低く、その厚さも1μm以上であるため、この箇所における容量は補助キャパシタ422に比較しても無視できるほど小さい。

この液晶ディスプレイパネルの製造方法において、対向基板40の製造方法(工程1−1〜工程1−3)と、対向基板40とトランジスタアレイ基板401を対向させて液晶50を封入する方法(工程1−11)は、実施形態1の場合と同様である。

また、トランジスタアレイ基板401を製造する方法は、実施形態1のトランジスタアレイ基板1を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態1に対応したものである。

(工程1−4)
フォトリソグラフィ法により導電膜上に形成するマスクの形状は、ゲートライン5に対応した形状のみならず、更に蓄電用ライン407に対応した形状も加える。これにより、導電膜をエッチングすれば、複数のゲートライン5及び複数の蓄電用ライン407を得ることができる。

(工程1−5)
ゲート絶縁膜8、金属酸化物膜の順に成膜した後、半導体膜10に対応したレジストのマスクをフォトリソグラフィ法により施し、マスクをした状態でその金属酸化物膜に対してエッチングをすることによって金属酸化物膜を形状加工し、マスクを除去する。これにより複数の半導体膜10を得る。

(工程1−6)
実施形態1の場合と同じである。

(工程1−7)
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態1における蓄電用ライン7の分が無いが、代わりに複数の蓄電用電極423の分がある。つまり、マスクの平面形状は、平面視して複数の蓄電用電極423及び複数の薄膜トランジスタ4の不純物半導体膜12,13全体の形状と同じである。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ4の不純物半導体膜12,13を得るとともに、同時に不純物半導体膜12と一体になった蓄電用電極423も得る。

(工程1−8)
実施形態1の場合と同じである。

(工程1−9)
実施形態1では層間絶縁膜16を形成した後にコンタクトホール16aを形成したが、実施形態5では層間絶縁膜16を成膜した次にコンタクトホールを形成しない。その代わり、層間絶縁膜16の成膜後、スピンコート、ディップ法等の所与の塗布法により液状の樹脂を層間絶縁膜16上にべた一面に成膜し、その樹脂膜が硬化したら、その樹脂膜に対して機械的研磨又は化学的研磨を施すことによって、平坦化膜419を得る。次に、平面視して各ドレイン電極14に重なる箇所においてコンタクトホール419aを形成する。次に、気相成長法により透明導電膜を一面に成膜するが、コンタクトホール419a内にもその透明な導電材が埋まる。次いで、フォトリソグラフィ法によってレジストのマスクを透明導電膜に施し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極403を得る。

(工程1−10)
実施形態1の場合と同じである。

以上の実施形態5においても、蓄電用電極423及び半導体膜324を形成する工程を、薄膜トランジスタ4の半導体膜10及び不純物半導体膜12,13を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ322が画素ごとに形成されているので、薄膜トランジスタ4の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して蓄電用電極323及び半導体膜324が画素電極3に重なっているが、それらが透明であるため画素の開口率が低くなることを抑えることができる。

実施形態5においては、蓄電用ライン407を形成する工程を、ゲートライン5を形成する工程と同時に行うので、トランジスタアレイ基板201の製造工程が簡易になる。また、蓄電用電極423を形成する工程を、薄膜トランジスタ4の不純物半導体膜12,13を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ422によって薄膜トランジスタ4の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、抵抗が許される限り蓄電用ライン407を細くすることができるから、蓄電用ライン507によって開口率が大きく低減することを抑えることができる。また、平面視して蓄電用電極423が透明であるため画素の開口率が低くなることを抑えることができる。

〔実施形態6〕
実施形態6における液晶ディスプレイパネルについて説明する。
図13は、図1に示されたトランジスタアレイ基板1とは別のトランジスタアレイ基板501を示した平面図である。図14はこのトランジスタアレイ基板501を用いた液晶ディスプレイパネルを示した断面図であり、図14(a)は図13のA1−A2線に沿った断面図であり、図14(b)は図13のB1−B2線に沿った断面図である。以下、実施形態6の液晶ディスプレイパネルが実施形態1の液晶ディスプレイパネルと異なる点について主に説明するが、図13及び図14において実施形態1の液晶ディスプレイパネルと同一の構成要素には同一の符号を付し、その詳細な説明は省略する。

実施形態6における液晶ディスプレイパネルは、実施形態5における液晶ディスプレイパネルと同様に、層間絶縁膜16上に平坦化膜519が形成されており、コンタクトホール519aを通じて画素電極503とドレイン電極114が導電している。

また、薄膜トランジスタ4の不純物半導体膜12の一部が、平面視して、隣りのゲートライン5の一部に重なっている。この重なっている部分が蓄電用電極523として機能し、隣りのゲートライン5と、蓄電用電極523と、その間に挟まれたゲート絶縁膜8により補助キャパシタ522が形成されている。なお、補助キャパシタ522が付加容量方式のキャパシタである。

この液晶ディスプレイパネルの製造方法において、対向基板40の製造方法(工程1−1〜工程1−3)と、対向基板40とトランジスタアレイ基板401を対向させて液晶50を封入する方法(工程1−11)は、実施形態1の場合と同様である。

また、トランジスタアレイ基板401を製造する方法は、実施形態1のトランジスタアレイ基板1を製造する方法とおおよそ同じであるが、異なる部分としては次の点にある。以下の工程番号は、実施形態1に対応したものである。

(工程1−4)
実施形態1の場合と同じである。

(工程1−5)
ゲート絶縁膜8、金属酸化物膜の順に成膜した後、半導体膜10に対応したレジストのマスクをフォトリソグラフィ法により施し、マスクをした状態でその金属酸化物膜に対してエッチングをすることによって金属酸化物膜を形状加工し、マスクを除去する。これにより複数の半導体膜10を得る。

(工程1−6)
実施形態1の場合と同じである。

(工程1−7)
フォトリソグラフィ法により不純物ドープ金属酸化物膜上に形成するマスクの形状には、実施形態1における蓄電用ライン7の分が無いが、代わりに複数の蓄電用電極423の分がある。このようなマスクを施した状態でエッチングを行うと、複数の薄膜トランジスタ4の不純物半導体膜12,13を得るとともに、同時に不純物半導体膜12と一体になった蓄電用電極523も得る。

(工程1−8)
実施形態1の場合と同じである。

(工程1−9)
実施形態1では層間絶縁膜16を形成した後にコンタクトホール16aを形成したが、層間絶縁膜16の成膜後、スピンコート、ディップ法等の所与の塗布法により液状の樹脂を層間絶縁膜16上にべた一面に成膜し、その樹脂膜が硬化したら、その樹脂膜に対して機械的研磨又は化学的研磨を施すことによって、平坦化膜519を得る。次に、平面視して各ドレイン電極14に重なる箇所においてコンタクトホール519aを形成する。次に、気相成長法により透明導電膜を一面に成膜するが、コンタクトホール519a内にもその透明な導電材が埋まる。次いで、フォトリソグラフィ法によってレジストのマスクを透明導電膜に施し、マスクをした状態で透明導電膜に対してエッチングをすることによって透明導電膜を形状加工し、マスクを除去する。これにより、複数の画素電極503を得る。

(工程1−10)
実施形態1の場合と同じである。

実施形態6においては、蓄電用電極523を形成する工程を、薄膜トランジスタ4の不純物半導体膜12,13を形成する工程と同時に行うので、製造工程が簡易になる。また、補助キャパシタ522によって薄膜トランジスタ4の端子間電気結合(リーク電流、容量結合等)を低減することができ、フリッカー、クロストーク及び焼き付きの発生を抑えることができる。また、平面視して蓄電用電極523が透明であるため画素の開口率が低くなることを抑えることができる。

本発明を適用したトランジスタアレイ基板の電極構成を示した平面図である。 図2(a)は図1のA1−A2線に沿った断面図であり、図2(b)は図1のB1−B2線に沿った断面図である。 画素の等価回路図である。 図4は図1に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図5(a)は図4のA1−A2線に沿った断面図であり、図5(b)は図4のB1−B2線に沿った断面図である。 図1、図4に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図6のA1−A2線に沿った断面図である。 図1、図4、図6に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図9(a)は図8のA1−A2線に沿った断面図であり、図9(b)は図8のB1−B2線に沿った断面図である。 隣り合う四つの画素の等価回路図である。 図1、図4、図6、図8に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図11のA1−A2線に沿った断面図である。 図1、図4、図6、図8、図11に示されたトランジスタアレイ基板とは別のトランジスタアレイ基板を示した平面図である。 図14(a)は図13のA1−A2線に沿った断面図であり、図14(b)は図13のB1−B2線に沿った断面図である。

符号の説明

1、101、201、301、401、501 … トランジスタアレイ基板
2 … 背面透明基板
3、403、503 … 画素電極
4、104 … 薄膜トランジスタ
5、105 … ゲートライン
6、106 … ソースライン
7、107、407、507 … 蓄電用ライン
8、108 … ゲート絶縁膜
9、109 … ゲート電極
10、110 … 半導体膜
12、13、112、113 … 不純物半導体膜
14、114 … ドレイン電極
15、115 … ソース電極
16、116 … 層間絶縁膜
22、222、322、422、522 … 補助キャパシタ
223、323、423、523 … 蓄電用電極

Claims (9)

  1. 金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板の製造方法であって、
    蓄電用ラインと前記トランジスタのゲート電極とを第1の導電層として形成する工程と、
    透明な半導体である金属酸化物に不純物がドープされた第2の導電層を、第1の絶縁層を介した前記第1の導電層の上層側における前記トランジスタのドレイン電極に対応する第1の領域と前記蓄電用ラインに対応する第2の領域とに形成するとともに前記第1の領域の前記第2の導電層と前記第2の領域の前記第2の導電層とが連結されるように形成する工程と、
    第3の導電層としての画素電極を、該画素電極が前記第1の領域で前記第2の導電層と電気的に接続されるように第2の絶縁層を介して前記第2の導電層の上層側に形成する工程と、
    を含むことを特徴とするトランジスタアレイ基板の製造方法。
  2. 前記第2の導電層は、前記第1の領域における前記第2の導電層と前記第2の領域における前記第2の導電層とを連結する連結部が前記画素電極と重なる領域に形成されることを特徴とする請求項1に記載のトランジスタアレイ基板の製造方法。
  3. 前記第2の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにn型の不純物がドープされたものであることを特徴とする請求項1または2に記載のトランジスタアレイ基板の製造方法。
  4. 透明な金属酸化物からなる半導体層を前記第1の絶縁層の上層側に形成する工程を有し、
    前記第2の導電層は、前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする請求項1から3の何れかに記載のトランジスタアレイ基板の製造方法。
  5. 金属酸化物を半導体層にしたトランジスタが形成されたトランジスタアレイ基板であって、
    蓄電用ラインと前記トランジスタのゲート電極とが第1の導電層として形成され、
    透明な半導体である金属酸化物に不純物がドープされた第2の導電層が、第1の絶縁層を介した前記第1の導電層の上層側における前記トランジスタのドレイン電極に対応する第1の領域と前記蓄電用ラインに対応する第2の領域とに形成されているとともに前記第1の領域における前記第2の導電層と前記第2の領域における前記第2の導電層とを連結するように形成され、
    第3の導電層としての画素電極が、第2の絶縁層を介して前記第2の導電層の上層側に、前記第1の領域で前記第2の導電層と電気的に接続されるように形成されていることを特徴とするトランジスタアレイ基板。
  6. 前記第2の導電層は、前記第1の領域と前記第2の領域とを連結する連結部が前記画素電極と重なる領域に形成されていることを特徴とする請求項5に記載のトランジスタアレイ基板。
  7. 前記第2の導電層は、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛及び酸化カドミニウムの何れかにn型の不純物がドープされたものであることを特徴とする請求項5または6に記載のトランジスタアレイ基板。
  8. 前記第2の導電層は、透明な前記半導体層に接するように前記半導体層の上層側に形成されることを特徴とする請求項5から7の何れかに記載のトランジスタアレイ基板。
  9. 前記ゲート電極に接続するように前記第1の導電層として形成されたゲートラインを有し、
    前記蓄電用ラインは、前記ゲートラインに沿う方向に延伸するように且つ前記画素電極の配置領域を横断するように形成されていることを特徴とする請求項5から8の何れかに記載のトランジスタアレイ基板。
JP2003308806A 2003-09-01 2003-09-01 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 Expired - Fee Related JP4483235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003308806A JP4483235B2 (ja) 2003-09-01 2003-09-01 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003308806A JP4483235B2 (ja) 2003-09-01 2003-09-01 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板

Publications (2)

Publication Number Publication Date
JP2005077822A JP2005077822A (ja) 2005-03-24
JP4483235B2 true JP4483235B2 (ja) 2010-06-16

Family

ID=34411172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003308806A Expired - Fee Related JP4483235B2 (ja) 2003-09-01 2003-09-01 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板

Country Status (1)

Country Link
JP (1) JP4483235B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103276B2 (en) 2015-10-29 2018-10-16 Mitsubishi Electric Corporation Thin film transistor substrate

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475667B (zh) * 2005-03-28 2015-03-01 Semiconductor Energy Lab 記憶裝置和其製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Tft基板及びtft基板の製造方法
JP2007220818A (ja) * 2006-02-15 2007-08-30 Casio Comput Co Ltd 薄膜トランジスタ及びその製法
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
JP5124976B2 (ja) * 2006-04-28 2013-01-23 凸版印刷株式会社 表示装置およびその製造方法
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5076372B2 (ja) * 2006-06-16 2012-11-21 カシオ計算機株式会社 薄膜トランジスタパネルおよび液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20090011704A (ko) 2007-07-27 2009-02-02 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP4909323B2 (ja) * 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP4917582B2 (ja) * 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180126096A (ko) 2009-07-31 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Nltテクノロジー株式会社 薄膜デバイス及びその製造方法
CN102576174B (zh) * 2009-10-09 2018-02-23 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101759504B1 (ko) 2009-10-09 2017-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR102031848B1 (ko) 2010-01-20 2019-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기 및 전자 시스템
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101879570B1 (ko) 2010-04-28 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP5745369B2 (ja) 2010-09-06 2015-07-08 株式会社半導体エネルギー研究所 電子機器
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20180124158A (ko) * 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP5719610B2 (ja) 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
JP5717546B2 (ja) 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US8829528B2 (en) 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP5081324B2 (ja) * 2012-01-25 2012-11-28 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびトランジスタ素子
DE112013003841T5 (de) * 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP6103854B2 (ja) 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN104620390A (zh) 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI559064B (zh) 2012-10-19 2016-11-21 Japan Display Inc Display device
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN104885230B (zh) 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
WO2014104265A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6124668B2 (ja) 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TW201914034A (zh) * 2013-05-16 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2015012048A (ja) 2013-06-27 2015-01-19 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
JP6400961B2 (ja) 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
KR20150022676A (ko) 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6315966B2 (ja) 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
JP2014179636A (ja) * 2014-05-01 2014-09-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP6494184B2 (ja) 2014-06-12 2019-04-03 三菱電機株式会社 薄膜トランジスタ、アクティブマトリックス基板、薄膜トランジスタの製造方法およびアクティブマトリックス基板の製造方法
JP6436660B2 (ja) 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN104134700B (zh) * 2014-07-22 2017-02-01 中国科学院物理研究所 新型薄膜晶体管及光电子器件和微电子器件
JP6422310B2 (ja) 2014-11-12 2018-11-14 三菱電機株式会社 薄膜トランジスタ基板、その製造方法、及び、液晶表示装置
JP6501514B2 (ja) 2014-12-24 2019-04-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP2015207779A (ja) * 2015-06-16 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2017174878A (ja) 2016-03-22 2017-09-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP2017037312A (ja) * 2016-09-02 2017-02-16 株式会社半導体エネルギー研究所 表示装置、及び携帯情報端末
JP2018082075A (ja) 2016-11-17 2018-05-24 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
JP2018084595A (ja) 2016-11-21 2018-05-31 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法、並びに、表示装置
JP2018148172A (ja) 2017-03-09 2018-09-20 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
JP6603826B1 (ja) * 2018-03-28 2019-11-06 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103276B2 (en) 2015-10-29 2018-10-16 Mitsubishi Electric Corporation Thin film transistor substrate

Also Published As

Publication number Publication date
JP2005077822A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
US8253890B2 (en) High aperture LCD with insulating color filters overlapping bus lines on active substrate
US7542103B2 (en) Electro-optical device
US6376270B1 (en) Method of making an array of TFTs having an insulation layer with a low dielectric constant
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US5953088A (en) Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
KR0145280B1 (ko) 액티브매트릭스 액정표시장치
KR100498255B1 (ko) 액정표시장치 및 그 제조방법
US6262784B1 (en) Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
JP4356750B2 (ja) 液晶表示装置及びその製造方法
KR101435527B1 (ko) 표시 장치
US6734945B2 (en) Liquid crystal display device
EP0136509B1 (en) Active matrix type display apparatus
JP4619997B2 (ja) 液晶表示装置とその製造方法
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US8368826B2 (en) Liquid crystal display having boosting capacitor
KR100909547B1 (ko) 박막 트랜지스터 패널
US20020101548A1 (en) Structure of a liquid crystal display and the method of manufacturing the same
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
KR20150001705A (ko) 액정 표시 소자 및 표시 장치
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
KR100800947B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP1605511B1 (en) Liquid crystal display with wide viewing angle
KR100657387B1 (ko) 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees