KR101570239B1 - 액정표시장치 및 이의 제조 방법 - Google Patents

액정표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101570239B1
KR101570239B1 KR1020080122796A KR20080122796A KR101570239B1 KR 101570239 B1 KR101570239 B1 KR 101570239B1 KR 1020080122796 A KR1020080122796 A KR 1020080122796A KR 20080122796 A KR20080122796 A KR 20080122796A KR 101570239 B1 KR101570239 B1 KR 101570239B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
discharge
polymer
discharge layer
Prior art date
Application number
KR1020080122796A
Other languages
English (en)
Other versions
KR20090060176A (ko
Inventor
김동국
박현진
이우근
황한신
안한진
우정원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20090060176A publication Critical patent/KR20090060176A/ko
Application granted granted Critical
Publication of KR101570239B1 publication Critical patent/KR101570239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133519—Overcoatings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optical Filters (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 서로 마주하는 제 1 및 제 2 기판, 상기 제 1 및 제 2 기판사이에 개재된 액정층, 상기 제 1 기판상에 서로 교번하며 배치된 화소전극 및 공통전극, 상기 제 2 기판상에 배치되며, 상기 제 2 기판을 노출하는 개구를 갖는 블랙매트릭스, 적어도 상기 개구상에 배치된 컬러필터 패턴, 상기 블랙매트릭스 및 상기 컬러필터 패턴을 포함하는 제 2 기판상에 배치된 오버코트층, 및 상기 오버코트층상에 배치된 배향막을 포함하며, 상기 컬러필터 패턴과 상기 오버코트층 사이 및 상기 오버코트층과 상기 배향막 사이 중 적어도 어느 하나에 개재된 방전층을 포함하여, 액정표시장치의 잔상 문제를 개선할 수 있다.
DC 전압, 잔상, 액정, 방전, 유기막

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
액정표시장치에 관한 것으로, 더욱 구체적으로 잔상 문제를 개선하기 위한 액정표시장치 및 이의 제조 방법에 관한 것이다.
오늘날, 액정 표시 장치(Liquid Crystal Display device ; LCD)는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며 부가가치가 높은 차세대 첨단 디스플레이(display) 소자로 각광받고 있다.
이와 같은 액정 표시 장치는 액정분자의 배열상태에 따른 변화되는 광의 투과율을 이용하여 사용자에게 영상을 제공한다. 주로 액정표시장치는 구조가 단순하며, 용이한 공정을 통해 형성할 수 있는 TN형 액정표시장치로 주로 이용되고 있다. 여기서, 상기 TN형 액정표시장치는 전압이 인가되었을 경우, 액정 분자가 기판에 대해 수평한 방향에서 수직한 방향으로 배향시킨다. 이때, 상기 액정 분자는 굴절률 이방성을 가지고 있어, 시야각 방향에 따라 광 투과율이 다르다. 즉, 상기 액정 분자가 구동될 경우, 시야각이 좁아지는 문제점이 있었다.
이와 같은 시야각 개선을 위해, IPS 모드 액정표시장치가 개발되었다. 상기 IPS 모드 액정표시장치는 서로 마주하는 제 1 및 제 2 기판, 상기 제 1 및 제 2 기판사이에 개재된 액정층을 포함한다. 상기 제 1 기판상에는 박막트랜지스터, 다수개로 분기된 서브 화소전극들을 구비하는 화소전극, 다수개로 분기된 서브 공통전극들을 구비하는 공통전극을 포함한다. 이때, 상기 서브화소전극과 상기 서브 공통전극은 서로 교번하여 배치되어, 횡전계를 형성한다. 상기 제 2 기판상에는 블랙매트릭스, 컬러필터 패턴, 오버코트층 및 배향막이 배치되어 있다. 이로써, 상기 액정은 상기 횡전계의 전계방향과 평행하도록 배향됨에 따라 시야각을 개선할 수 있다.
그러나, 고온에서 상기 제1 및 제2 기판 각각에 구비된 유기물질로 형성된 상기 배향막으로부터 이온성 및 극성을 갖는 불순물등을 배출시킬 수 있다. 이때, 상기 불순물들은 상기 배향막과 배향막의 하부에 위치한 막의 계면 사이로 이동하거나 흡착되어, 상기 계면에서 기생 캐패시터가 형성될 수 있다.
이와 같은 기생 캐패시터는 상기 액정층에 인가되는 유효 전압의 차이를 발생시키게 되어 잔상 문제를 초래할 수 있다. 다시 말해, 화상을 장시간 표시할 경우, 상기 기생 캐패시터는 상기 화상을 표시하기 위해 인가된 DC 전압을 충전하게 된다. 상기 충전된 DC 전압은 상기 액정층에 별도의 DC 전압을 인가하지 않았을 경우에도 상기 액정층의 액정분자를 재배열시킨다. 이로써, 화상을 변화시키기 위한 새로운 DC 전압을 상기 액정층에 인가할 지라도 상기 충전된 DC 전압에 의해 형성된 화상의 흔적이 남는 잔상 문제를 초래할 수 있다.
특히, IPS 모드 액정표시장치의 제1 및 제2 기판에는 상기 충전되는 DC전압 이 방전되기 위한 방전층이 구비되지 않으므로, 상기와 같은 잔상 문제는 심각하다.
본 발명의 하나의 과제는 DC 전압이 잔류함에 따라 발생하는 잔상 문제를 해결할 수 있는 액정표시장치 및 이의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 액정표시장치를 제공한다. 상기 액정표시장치는 서로 마주하는 제 1 및 제 2 기판, 상기 제 1 및 제 2 기판사이에 개재된 액정층, 상기 제 1 기판상에 서로 교번하며 배치된 화소전극 및 공통전극, 상기 제 2 기판상에 배치되며, 상기 제 2 기판을 노출하는 개구를 갖는 블랙매트릭스, 적어도 상기 개구상에 배치된 컬러필터 패턴, 상기 블랙매트릭스 및 상기 컬러필터 패턴을 포함하는 제 2 기판상에 배치된 오버코트층, 및 상기 오버코트층상에 배치된 배향막을 포함하며, 상기 컬러필터 패턴과 상기 오버코트층 사이 및 상기 오버코트층과 상기 배향막 사이 중 적어도 어느 하나에 개재된 방전층을 포함한다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 액정표시장치의 제조 방법을 제공한다. 상기 제조 방법은 서로 교번하는 화소전극 및 공통전극이 형성된 제 1 기판을 제공하는 단계, 상기 제 1 기판과 별도로 제 2 기판상에 개구를 갖는 블랙매트릭스를 형성하는 단계, 적어도 상기 개구상에 컬러필터 패턴을 형성하는 단계, 상기 블랙매트릭스 및 상기 컬러필터 패턴을 포함하는 제 2 기판상에 오버코트층을 형성하는 단계, 및 상기 오버코트층상에 배향막을 형성하는 단계를 포함하며, 상기 컬러필터 패턴과 상기 오버코트층 사이 및 상기 오버코트층과 상기 배향막 사이 중 적어도 어느 하나에 개재된 방전층을 형성하는 단계를 더 포함한다.
본 발명의 액정표시장치는 DC 전압을 방전시키기 위한 방전층을 구비하여, 잔류 DC 전압에 의해 발생하는 잔상 문제를 개선할 수 있다.
또한, 상기 방전층은 오버코트층을 형성하는 공정에서 동시에 형성되거나, 별도의 표면 개질을 통해 형성할 수 있어, 별도의 공정을 추가하지 않아도 된다.
또한, 상기 방전층은 보호막상에 형성될 수도 있다.
이하, 본 발명의 실시예들은 액정표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 및 도 2들은 본 발명의 제 1 실시예에 따른 액정표시장치를 설명하기 위해 도시한 도면들이다. 도 1은 본 발명의 제 1 실시예에 따른 액정표시장치의 평 면도이고, 도 2는 도 1에 도시된 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 본 발명의 제 1 실시예에 따른 액정표시장치는 영상을 표시하기 위한 다수의 화소들을 포함하나, 설명의 편의상 도 1에서는 하나의 화소를 확대하여 도시하였다.
도 1 및 도 2를 참조하면, 액정표시장치는 제 1 기판(100)상에 배치된 박막트랜지스터(Tr), 화소전극(125), 공통전극(135)과, 제 2 기판(200)상에 배치된 블랙매트릭스(210), 컬러필터 패턴(220), 오버코트층(230), 방전층(240), 배향막(250)과, 상기 제 1 및 제 2 기판(100, 200)사이에 개재된 액정층(300)을 포함한다.
구체적으로, 상기 제 1 기판(100)상에 서로 교차하는 게이트 배선(101)과 데이터 배선(102)에 의해 정의될 수 있다. 여기서, 상기 게이트 배선(101)과 데이터 배선(102)은 그 사이에 개재된 게이트 절연막(110)에 의해 서로 절연된다. 상기 게이트 배선(101)과 이격된 공통배선(103)이 배치되어 있다. 상기 공통배선(103)은 상기 게이트 배선(101)과 동일한 도전물질로 이루어질 수 있다.
상기 각 화소에 박막트랜지스터(Tr)가 배치되어 있다. 상기 박막트랜지스터(Tr)는 게이트 전극(104), 반도체 패턴(124), 게이트 절연막(110), 소스 전극(134) 및 드레인 전극(144)을 포함한다. 여기서, 상기 게이트 전극(104)은 상기 게이트 배선(101)과 전기적으로 연결되어 있다. 상기 소스 전극(134)은 상기 데이터 배선(102)과 전기적으로 연결되어 있다. 이로써, 상기 박막트랜지스터(Tr)는 상기 게이트 배선(101) 및 상기 데이터 배선(102)과 전기적으로 연결되어 있다. 또한, 상기 반도체 패턴(124)은 활성패턴(124a), 상기 활성패턴(124a)과 소스 전극(134) 및 드레인 전극(144)사이에 각각 개재된 오믹콘택 패턴(124b)을 포함할 수 있다.
상기 박막트랜지스터(Tr)를 포함하는 제 1 기판(100)상에 보호막(120)이 배치되어 있다. 상기 보호막(120)은 유기절연물질로 이루어질 수 있다.
상기 각 화소에 액정 구동을 위한 전계를 형성하는 화소전극(125)과 공통전극(135)이 배치되어 있다.
상기 화소전극(125)은 광을 투과할 수 있는 도전체로 이루어질 수 있다. 예를 들어, 상기 화소전극(125)은 광을 투과할 수 있는 ITO 또는 IZO로 이루어질 수 있다. 도면과 달리, 상기 화소전극(125)은 상기 드레인 전극(134)과 일체로 이루어질 수도 있다.
상기 화소전극(125)은 제 1 화소전극(125a)들과 제 2 화소전극(125b)을 포함할 수 있다. 상기 제 1 화소전극(125a)들은 서로 일정한 간격으로 이격되어 있다. 상기 제 1 화소전극(125a)들은 바(bar)형태를 가질 수 있다. 상기 제 1 화소전극(125a)들은 도메인들을 구분하기 위해 꺽인 구조를 가질 수 있다. 이와 같이, 상기 화소는 서로 다른 방향의 전계를 형성하는 도메인들로 구분되어, 시야각을 더욱 개선할 수 있다. 그러나, 본 발명의 실시예에서, 상기 화소를 도메인으로 나누는 것으로 한정하는 것은 아니다. 상기 제 2 화소전극(125b)은 상기 제 1 화소전극(125a)들을 서로 전기적으로 연결한다. 상기 제 2 화소전극(125b)은 상기 제 1 화소전극(125a)들과 일체로 이루어질 수 있다. 상기 제 2 화소전극(125b)의 일부는 상기 박막트랜지스터(Tr)의 드레인 전극(134)과 전기적으로 연결되어 있다. 상기 제 2 화소전극(125b)은 상기 공통배선(103)과 절연막, 예컨대 게이트 절연막(110), 보호막(120)을 사이에 두고 중첩되어 스토리지 캐패시턴스를 형성할 수 있다.
상기 공통전극(135)은 광을 투과할 수 있는 투명한 도전체로 이루어질 수 있다. 상기 공통전극(135)은 제 1 공통전극(135a)들과 제 2 공통전극(135b)을 포함한다. 상기 제 1 공통전극(135a)들은 일정한 간격을 유지하며, 상기 제 1 화소전극(125a)들과 각각 교대로 배치된다. 이로써, 상기 제 1 공통전극(135a)들은 상기 제 1 화소전극(125a)과 같이 꺽인 구조를 가질 수 있다. 상기 제 2 공통전극(135b)은 상기 제 1 공통전극(135a)들을 서로 전기적으로 연결시킨다. 상기 제 2 공통전극(135b)은 상기 공통배선(103)과 전기적으로 연결되어 있다.
상기 화소전극(125)에 상기 박막트랜지스터(Tr)의 전기적 신호가 인가되고, 상기 공통전극(135)에 공통전압을 인가할 경우, 상기 제 1 공통전극(135a)과 상기 제 1 화소전극(125a)사이에 횡전계가 형성된다.
도면에는 도시되지 않았으나, 상기 화소전극(125) 및 상기 공통전극(135)을 포함하는 제 1 기판상에 액정의 초기 배향을 위한 배향막이 더 배치될 수 있다.
상기 제 2 기판(200)상에 빛샘을 방지하기 위한 블랙매트릭스(210)가 배치되어 있다. 상기 블랙매트릭스(210)는 영상을 표시하기 위한 화소를 노출하는 개구부가 형성되어 있다. 상기 개구부, 즉 화소에 컬러필터 패턴(220)이 배치되어 있다. 상기 블랙매트릭스(210) 및 컬러필터 패턴(220)을 포함하는 제 2 기판(200)의 전면에 오버코트층(230)이 더 배치될 수 있다. 상기 오버코트층(230)은 평탄한 상면을 가짐에 따라 상기 블랙매트릭스(210) 및 컬러필터 패턴(220)에 의해 형성된 단차를 제거한다.
상기 오버코트층(230)상에 상기 액정층(300)의 액정 배향을 위한 배향막(250)이 배치되어 있다.
여기서, 상기 오버코트층(230)과 상기 배향막(250)은 유기물질로 이루어질 수 있다. 이때, 고온의 환경에서 상기 오버코트층(230)과 상기 배향막(250)으로부터 이온성 또는 극성을 갖는 불순물이 배출되어, 상기 오버코트층(230)과 상기 배향막(250)사이의 계면에서 흡착 및 이동될 수 있다. 상기 불순물에 의해 상기 오버코트층(230)과 상기 배향막(250)사이의 계면에서 기생캐패시터가 발생하여, 액정표시장치의 잔상 문제를 발생시킬 수 있다.
이를 해결하기 위해, 상기 오버코트층(230)과 상기 배향막(250)사이에 방전층(240)을 개재함에 따라, 상기 방전층(240)을 통해 상기 기생캐패시터에 충전되는 DC 전압을 방전시켜, 잔상 문제를 해결할 수 있다.
상기 방전층(240)은 상기 오버코트층(230) 및 상기 배향막(250)보다 낮은 비저항값을 가진다. 즉, 상기 DC 전압을 충분하기 방전시키기 위해, 상기 방전층(240)의 비저항은 상기 오버코트층(230) 및 상기 배향막(250)의 비저항에 비해 1 오더 이상 낮을 수 있다. 예를 들면, 상기 방전층(240)의 비저항은 5×1015Ωcm이하일 수 있다. 이때, 상기 방전층(240)의 비저항이 5×1015Ωcm초과일 경우, 상기 방전층(240)은 DC 전압을 방전시킬 수 없다. 오히려, 상기 방전층(240)과 상기 배향막(250)의 계면에서 기생 캐패시터를 형성할 수 있다. 또한, 상기 방전층(240)의 비저항이 낮을수록, 상기 방전층(240)을 통해 DC 전압이 방전시키기 용이하다. 그러나, 상기 방전층(240)의 비저항을 낮추는데 한계가 있고, 또 너무 낮으면 다른 부수적인 문제가 발생할 수 있다. 이로써, 상기 방전층(240)은 1010Ωcm이상일 수 있다.
즉, 상기 방전층(240)이 충분한 DC 전압을 방전시키기 위해, 상기 방전층(240)의 비저항 범위는 1010Ωcm 내지 5×1015Ωcm를 가질 수 있다.
상기 방전층(240)을 형성하는 재질의 예로서는 아크릴계 수지, 에폭시계 수지, 비정질 실리콘, 질화 실리콘 및 ITO 등을 들 수 있다. 상기 방전층(240)은 공정적으로 시간을 줄이기 위해 상기 오버코트층(230)보다 두껍지 않게 형성한다. 예컨대, 상기 방전층(240)이 질화 실리콘으로 이루어질 경우, 상기 방전층(240)은 50 내지 2000Å의 두께 범위로 형성할 수 있다. 이는 상기 방전층(240)을 50Å미만으로 형성할 경우, 현재 공정상 균일한 성막을 얻기 어려우며, 이와 달리 상기 방전층(240)을 2000Å초과로 형성할 경우, 공정 시간이 증가하는 문제점이 있다.
이에 더하여, 상기 방전층(240)은 상기 컬러필터 패턴(220)과 상기 오버코트층(230)사이에 추가적으로 더 배치될 수도 있다.
또한, 본 발명의 제 1 실시예에서 상기 방전층(240)은 상기 오버코트층(230)과 상기 배향막(250)사이에 개재되는 것으로 설명하였으나, 이에 한정되는 것은 아니며 상기 방전층(240)은 상기 컬러필터 패턴(220)과 상기 오버코트층(230)사이에 개재될 수도 있다.
도 3 내지 도 7들은 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 여기서, 도 3 내지 도 7들은 도 1a에 도시된 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 본 발명의 제 2 실시예에서, 설명의 편의상 제 1 기판상에 박막트랜지스터를 형성하는 방법은 생략하여 기술한다.
도 3을 참조하면, 서로 교번하는 제 1 화소전극(125a)와 제 1 공통전극(135a)이 배치된 제 1 기판(100)을 제공한다.
도면에는 상세하게 도시되지 않았으나, 상기 제 1 화소전극(125a)은 다수개로 분기되어 있으며, 상기 다수개의 제 1 화소전극(125a)들은 제 2 화소전극에 의해 서로 전기적으로 연결되어 있을 수 있다. 또한, 상기 제 1 공통전극(135a)은 다수개로 분기되어 있으며, 상기 다수개의 제 1 공통전극(135a)들은 제 2 화소전극에 의해 서로 전기적으로 연결되어 있을 수 있다.
상기 제 1 화소전극(125a) 및 제 1 공통전극(135a)은 투명한 도전물질로 형성할 수 있다. 그러나, 본 발명의 실시예에서 한정하는 것은 아니다.
또한, 상기 제 1 기판(100)과 상기 제 1 화소전극(125a) 및 공통전극(135a)사이에 게이트 절연막(110) 및 보호막(120)이 형성되어 있을 수 있다. 또한, 상기 제 1 기판(100)상에 상기 제 1 화소전극(125a)과 전기적으로 연결된 박막트랜지스터가 형성되어 있을 수 있다.
도 4를 참조하면, 상기 제 1 기판(100)을 제공하는 것과 별도로 제 2 기판(200)을 제공한다.
상기 제 2 기판(200)상에 다수의 개구부를 갖는 블랙매트릭스(210)를 형성한다. 즉, 상기 블랙매트릭스(210)는 상기 제 1 기판(100)의 게이트 배선 및 데이터 배선 및 박막트랜지스터(Tr)와 대응하여 상기 제 2 기판(200)상에 형성된다.
상기 블랙매트릭스(210)을 형성하기 위해, 먼저 상기 제 2 기판(200)상에 블랙 수지막을 형성한 후, 상기 블랙 수지막을 노광 및 현상하여 형성할 수 있다. 이와 달리, 상기 블랙매트릭스(210)가 크롬과 같은 무기물질로 형성될 경우, 포토레지스트를 이용한 식각 공정으로 형성할 수 있다.
상기 개구부에 컬러필터 패턴(220)을 형성한다. 상기 컬러필터 패턴(220)을 형성하기 위해, 상기 블랙매트릭스(210)를 포함하는 제 2 기판(200)상에 컬러필터 수지막을 형성한 후, 노광 및 현상 공정을 수행하여 상기 컬러필터 패턴(220)을 형성한다. 상기 컬러필터 패턴(220)의 양 끝단은 상기 블랙매트릭스(210)와 중첩되도록 형성할 수도 있다.
상기 블랙매트릭스(210) 및 상기 컬러필터 패턴(220)을 포함하는 제 2 기판(200)상에 오버코트층(230)을 형성한다. 상기 오버코트층(230)은 유기절연막으로 형성할 수 있다. 예컨대, 상기 오버코트층(230)은 아크릴계 수지, 폴리이미드 수지 및 에폭시계 수지로 형성할 수 있다. 상기 오버코트층(230)을 형성하는 방법의 예로서는 슬릿 코팅법, 스프레이 코팅법, 잉크젯 프린팅법 및 스핀 코팅법등일 수 있다.
도 5를 참조하면, 상기 오버코트층(230)상에 방전층(240)을 형성한다. 상기 방전층(240)은 상기 오버코트층(230)에 비해 낮은 비저항을 갖는 재질로 형성할 수 있다.
상기 방전층(240)이 충분한 DC 전압을 방전시키기 위해, 상기 방전층(240)의 비저항의 범위는 1013Ωcm 내지 5×1015Ωcm를 가질 수 있다.
상기 방전층(240)은 ITO, 비정질 실리콘 및 질화 실리콘 중 어느 하나로 형성할 수 있다.
예컨대, 상기 방전층(240)을 질화 실리콘으로 형성할 경우, 상기 방전층(240)상에 화학기상증착법을 통해 SiH4/NH3의 가스 유량비를 조절하여 증착 공정을 수행하여 상기 방전층(240)을 형성하였다.
이하, 표 1은 SiH4/NH3의 가스 유량비에 따른 상기 방전층(240)의 비저항값을 측정한 값이다.
항 목 1 2 3 4 5 6
SiH4/NH3 ratio 0.125 0.325 1 3 4 4.5
N2(sccm) 3200 3200 3200 3200 3200 3200
비저항
(Ωcm)		 5.8E+16 5.1E+16 4.3E+16 2.1E+15 9.8E+14 7.2E+14
표 1에서와 같이, 상기 방전층(240)에 포함된 실리콘의 함량이 커질수록 상기 방전층(240)의 비저항을 낮출 수 있는 것을 확인할 수 있었다. 여기서, 상기 방전층(240)은 실리콘 함량을 증가시켜 E+16Ωcm에서 E+14Ωcm까지 낮출 수 있었다.
즉, 상기 방전층(240)을 질화 실리콘으로 형성할 경우, SiH4/NH3의 가스 유량비를 2 내지 5로 수행하여 증착공정을 수행함으로써, 비저항이 낮은 상기 방전층(240)을 형성할 수 있다. 이때, SiH4/NH3의 가스 유량비가 2 미만일 경우, 상기 방전층(240)의 비저항이 높아 DC 전압을 방전시키는데 효과가 없다. 또한, SiH4/NH3의 가스 유량비가 5를 초과하는 경우, 상기 방전층(240)은 실리콘의 결정화로 인해 막특성이 저하될 수 있다.
따라서, 상기 방전층(240)을 질화실리콘으로 형성할 경우, 상기 방전층(240)의 비저항의 범위는 1010Ωcm 내지 5×1015Ωcm를 가질 수 있다. 여기서, 상기 방전층(240)은 101oΩcm이하로 형성할 수록 상기 방전층(240)의 효과는 증가하지만 상기 방전층(240)의 비저항을 낮추기 위해 실리콘 함량이 증가됨에 따라 상기 방전층(240)의 막특성이 저하되는 문제점이 있었다.
도 6을 참조하면, 상기 방전층(240)상에 배향막(250)을 형성한다. 상기 배향막(250)을 형성하기 위해, 상기 방전층(240)상에 배향 물질을 도포한 뒤 배향 공정을 수행하여 배향막(250)을 형성한다. 상기 배향 공정은 광 배향법 및 러빙 배향 중 어느 하나의 방법을 통해 수행될 수 있으며, 본 발명의 실시예에서 한정하는 것은 아니다.
도 7을 참조하면, 상기 제 1 및 제 2 기판(100, 200)을 서로 마주하도록 합착 및 상기 제 1 및 제 2 기판(100, 200)사이에 액정층을 형성하는 공정을 수행하여, 액정표시장치를 제조할 수 있다.
따라서, 본 발명의 실시예에서, 상기 오버코트층(230)과 상기 배향막(250)사이에 상기 방전층(240)를 형성함에 따라 상기 오버코트층(230)과 상기 배향막(250)사이의 기생 캐패시터가 형성되는 것을 방지할 뿐만 아니라, 상기 기생 캐패시터에 충전될 수 있는 DC 전압을 방출하여, 상기 충전된 DC 전압에 의해 액정표시장치에 잔상 문제가 발생하는 것을 방지할 수 있다.
또한, 본 발명의 실시예에서, 상기 오버코트층(230)과 상기 배향막(250)사이에 상기 방전층(240)을 형성하는 것으로 설명하였으나, 상기 방전층(240)은 상기 컬러필터 패턴(220) 및 상기 오버코트층(230)사이에 형성할 수도 있다.
도 8 및 도 9는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 본 발명의 제 3 실시예에서 오버코트층 및 방전층을 형성 방법을 제외하고, 앞서 설명한 제 2 실시예와 동일한 제조 방법을 수행하여 액정표시장치를 형성할 수 있다. 따라서, 본 발명의 제 3 실시예에서는 제 2 실시예와 반복되는 설명 및 도면은 생략하기로 하며, 동일한 구성에 대해서는 동일한 참조번호를 부여하기로 한다.
도 8을 참조하면, 제 2 기판상에 블랙매트릭스(210) 및 컬러필터 패턴(220)을 형성한다.
상기 블랙매트릭스(210) 및 컬러필터 패턴(220)를 포함하는 제 2 기판상에 제 1 고분자와 제 2 고분자를 포함하는 조성물을 도포하여 전구체막(330a)을 형성한다.
여기서, 상기 제 1 및 제 2 고분자는 후속 공정에서 상분리화시키기 위해 서로 다른 분자량과 서로 다른 극성을 가질 수 있다. 예를 들면, 상기 제 1 고분자의 분자량은 상기 제 2 고분자의 분자량에 비해 작을 수 있다. 이때, 상기 제 1 고분자의 분자량은 2000 내지 10000g/mol을 가지며, 상기 제 2 고분자는 10000 내지 30000g/mol을 가질 수 있다.
또한, 상기 제 1 고분자는 하기 화학식 1로 표시되는 화합물일 수 있다.
Figure 112008083817863-pat00001
여기서, R1 내지 R6은 서로 독립적으로 수소, 하이드록시기 및 알킬기 중 어느 하나일 수 있다.
상기 제 2 고분자는 하기 화학식 2로 표시되는 화합물일 수 있다.
Figure 112008083817863-pat00002
여기서, R1 내지 R5는 서로 독립적으로 수소, 하이드록시기 및 알킬기 중 어느 하나일 수 있다. 또한, X는 극성 원소로써, 예컨대 F 또는 Cl일 수 있다.
또는 상기 제 2 고분자는 에폭시기 또는 카르복실기가 도입된 전도성 고분자일 수 있다. 예컨대, 상기 전도성 고분자의 예로서는 폴리(p-페닐렌), 폴리(p-페닐렌비닐렌), 폴리피롤, 폴리티오펜 및 폴리이소시나프털렌등일 수 있다.
도 9를 참조하면, 상기 전구체막(330a)을 소성시키는 공정을 수행한다. 이때, 상기 제 1 고분자와 제 2 고분자는 서로 다른 분자량과 서로 반대의 극성을 가짐에 따라, 상기 전구체막(330a)은 소성공정을 수행하는 동안 제 1 고분자와 제 2 고분자간의 상분리가 일어나며, 오버코트층(330)과 방전층(340)을 형성할 수 있다.
즉, 상기 오버코트층(330)은 상기 제 1 고분자로 이루어지고, 상기 방전층(340)은 상기 제 2 고분자로 이루어진다. 여기서, 상기 방전층(340)은 극성을 갖는 고분자 또는 전도성 고분자로 이루어짐에 따라, 상기 방전층(340)은 상기 오버코트층(330)에 비해 낮은 비저항을 가질 수 있다.
이후, 상기 방전층(340)상에 배향막 형성공정, 제 1 및 제 2 기판 합착 공정 및 액정층 형성 공정을 수행하여, 잔상 문제를 개선할 수 있는 액정표시장치를 제조할 수 있다.
따라서, 본 발명의 제 3 실시예에서는 상분리 유도를 통해 오버코트층과 방전층을 동시에 형성할 수 있어, 상기 방전층을 형성하기 위한 별도의 공정을 수행하지 않아도 된다.
도 10 및 도 11은 본 발명의 제 4 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 본 발명의 제 4 실시예에서 오버코트층 및 방전층을 형성 방법을 제외하고, 앞서 설명한 제 2 실시예와 동일한 제조 방법을 수행하여 액정표시장치를 형성할 수 있다. 따라서, 본 발명의 제 4 실시예에서는 제 2 실시예와 반복되는 설명 및 도면은 생략하기로 하며, 동일한 구성에 대해서는 동일한 참조번호를 부여하기로 한다.
도 10을 참조하면, 제 2 기판상에 블랙매트릭스(210) 및 컬러필터 패턴(220)을 형성한다.
상기 블랙매트릭스(210) 및 컬러필터 패턴(220)를 포함하는 제 2 기판상에 전구체막(430a)을 형성한다. 상기 전구체막(430a)은 상기 화학식 1로 표시되는 화합물을 포함하는 조성물로부터 형성할 수 있다.
도 11을 참조하면, 상기 전구체막(430a)에 표면처리를 수행하여 표면개질된 방전층(440)과 오버코트층(430)을 형성한다.
상기 표면처리의 예로서는 이온 빔법, UV 노광법 및 플라즈마법등 일 수 있다. 예컨대, 상기 이온 빔법은 상기 전구체막(430a)으로 아르곤 이온을 충돌시켜, 상기 아르곤 이온에 의해 상기 화학식 1로 표시되는 화합물의 파이결합, 예컨대 에폭시기 또는 벤젠고리를 파괴시킨다. 이로써, 상기 전구체막(430a)의 표면, 즉 상기 방전층(440)은 상기 오버코트층(430)에 비해 비저항이 낮아질 수 있다. 또한, 상기 UV 노광법은 상기 화학식 1로 표시되는 화합물의 이중 결합을 파괴시킨다. 이로써, 상기 방전층(440)은 활성기를 가짐에 따라, 상기 오버코트층(430)에 비해 비 저항이 낮아질 수 있다. 또한, 상기 플라즈마법은 예컨대 아르곤 이온에 의해 상기 화학식 1로 표시되는 화합물의 표면 분자 구조를 변형시켜, 상기 방전층(440)은 상기 오버코트층(430)에 비해 비저항이 낮아질 수 있다.
이후, 상기 방전층(440)상에 배향막 형성공정, 제 1 및 제 2 기판 합착 공정 및 액정층 형성 공정을 수행하여, 잔상 문제를 개선할 수 있는 액정표시장치를 제조할 수 있다.
본 발명의 제 4 실시예에서, 오버코트층상의 표면처리를 통해 방전층을 형성할 수 있어, 공정을 더욱 단순화시킬 수 있다.
이하, 방전층 여부에 따른 잔상 특성을 측정하였다.
잔상 평가는 방전층을 구비하지 않은 종래 액정표시장치와 방전층을 구비한 본 발명의 실시예에 따른 액정표시장치의 잔상 소멸 시간을 측정하였다. 여기서, 상기 방전층의 비저항은 E15Ωcm이하이었고, 오버코트층의 비저항은 E15Ωcm 내지 E16Ωcm이었다.
도 12는 종래 액정표시장치와 본 발명의 액정표시장치의 잔상 평가를 비교한 사진이다.
도 12에서와 같이, 본 발명의 액정표시장치가 종래 액정표시장치에 비해 잔상이 더욱 빨리 소멸되는 것을 확인할 수 있었다.
도 13은 본 발명의 제5 실시예에 따른 액정표시장치의 제1 기판을 설명하기 위해 도시한 단면도이다. 여기서, 도 13은 도 1에 도시된 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선을 따 라 절단한 단면도이다. 본 발명의 제5 실시예에서는 제1 실시예에 도시된 제1 기판과 상이한 구조를 갖는 제1 기판에 대해 개시하고자 한다.
도 13에 도시된 바와 같이, 제1 기판(100)상에 박막 트랜지스터(Tr), 게이트 절연막(110), 보호막(120), 화소전극(125), 공통전극(135), 배향막(127)을 형성한다.
도 13에 도시된 바와 같이, 박막 트랜지스터(Tr)이 형성된 보호막(120)과 화소전극(125) 및 공통전극(135) 사이에 방전층(122)이 형성되고, 상기 화소전극(125) 및 공통전극(135)가 형성된 보호막(120)상에 액정배향을 위한 배향막(127)이 형성된다.
여기서, 상기 보호막(120)은 SiNx물질과 같은 질화실리콘으로 형성된 절연막이고, 상기 방전층(122) 또한 SiNx물질과 같은 질화실리콘으로 형성된 절연막으로써, 이들막(120, 122)은 SiH4 및 NH3를 메인가스로 사용한 CVD공정을 통해 형성된다. 이때, 방전층(122)은 NH3 대비 SiH4의 유량을 증가시켜 형성한다.
그리고, 보호막(120)은 1900~1950Å정도의 두께로 형성하고, 방전층(122)는 50~100Å정도의 두께로 형성한다.
여기서, 상기 배향막(127)은 유기물질로 이루어질 수 있다. 이때, 고온의 환경에서 상기 배향막(127)으로부터 이온성 또는 극성을 갖는 불순물이 배출되어, 상기 보호막(120)과 배향막(127)사이의 계면에서 흡착 및 이동될 수 있다. 상기 불순물에 의해 상기 보호막(120)과 상기 배향막(127)사이의 계면에서 기생 캐패시터가 발생하여 액정표시장치의 잔상문제를 발생시킬 수 있다.
이를 해결하기 위해, 상기 보호막(120)과 상기 배향막(127)사이에 방전층(122)을 개재함으로써, 상기 방전층(122)을 통해 상기 기생 캐패시터에 충전되는 DC전압을 방전시켜, 잔상문제를 해결할 수 있다.
이와 같은 본 발명의 제5 실시예에 따른 액정표시장치의 제조방법을 도 14a 내지 도 14d를 참조하여 상세히 설명하기로 한다.
도 14a 내지 도 14d를 참조하여 본 발명의 제5 실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
도 14a를 참조하면, 기판(100)상에 게이트 전극(104), 게이트 절연막(110), 오믹 콘택층(124a), 반도체 패턴(124b), 소스 전극(134), 드레인 전극(144)가 구비된 박막 트랜지스터(Tr)을 형성하고, 상기 박막 트랜지스터(Tr)상에 보호막(120)을 형성한다.
이에 대한 보다 상세한 공정은 다음과 같다.
먼저, 기판(110)상에 게이트 전극(104)을 형성한다. 상기 게이트전극(104)은 게이트용 금속막을 기판(110) 전면에 증착한 후 제1 마스크를 이용하여 패터닝함으로써 형성한다.
이어, 상기 게이트전극(104)이 형성된 기판(100) 전면에 게이트 절연막(110)을 형성한다.
다음은 게이트 절연막(110)이 형성된 기판(100)상에 반도체 패턴(124b), 오믹콘택층(124a), 소스/드레인전극(134, 144)을 형성한다.
상기 반도체 패턴(124b), 오믹콘택층(124a), 소스/드레인전극(134, 144)은 게이트 절연막(110)이 형성된 기판(100) 전면에 비정질실리콘막, n+ 비정질 실리콘막 및 데이터용 금속막을 형성한 후, 제2 마스크를 이용하여 패터닝함으로써 형성된다.
한편, 반도체 패턴(124b), 오믹콘택층(124a), 소스/드레인전극(134, 144)은 회절마스크를 이용하여 하나의 마스크공정으로 동시에 형성할 수도 있고, 두 장의 마스크공정(액티브층 및 오믹콘택층을 형성하는 하나의 마스크공정과 소스/드레인전극을 형성하는 하나의 마스크공정)으로 형성할 수도 있다.
이어, 상기 반도체 패턴(124b), 오믹콘택층(124a), 소스/드레인전극(134, 144)이 형성된 기판(100)상에 보호막(120)을 형성한다.
상기 보호막(120)은 SiH4 및 NH3를 메인가스로 사용한 CVD공정을 통해 형성한다.
이어, 도 14b를 참조하면, 보호막(120)이 형성된 기판(100)상에 방전층(122)을 형성한다.
상기 방전층(122)는 SiH4 및 NH3를 메인가스로 사용한 CVD공정을 통해 형성하되, NH3 대비 SiH4의 유량을 증가시켜 형성한다.
이어, 도 14c를 참조하면, 상기 보호막(120) 및 방전층(122)이 형성된 기판(100)상에 콘택홀(124)을 형성한다. 상기 콘택홀은 기판(100)상에 형성된 보호막(120), 방전층(122)을 제3 마스크를 이용하여 패터닝함으로써 형성된다.
다음으로, 도 14d를 참조하면, 콘택홀이 형성된 기판(100)상에 제1 화소전극(125a), 제2 화소전극(125b), 공통전극(135)을 형성한다.
제1 화소전극(125a), 제2 화소전극(125b), 공통전극(135)은 콘택홀이 형성된 기판(100)전면에 투명 도전층을 형성한 후, 제4 마스크를 이용하여 패터닝함으로써 형성된다.
이어, 제1 화소전극(125a), 제2 화소전극(125b), 공통전극(135)이 형성된 기판(100)상에 배향막(127)을 형성함으로써, 본 공정을 완료한다.
상술한 바와 같이, 상기 보호막(120)과 상기 배향막(127)사이에 방전층(122)을 개재함으로써, 상기 방전층(122)을 통해 상기 기생 캐패시터에 충전되는 DC전압을 방전시켜, 잔상문제를 해결할 수 있다.
상기 DC 전압을 충분히 방전시키기 위해, 상기 방전층(122)의 비저항은 1×1014Ωcm~1×1015Ωcm을 가져야 한다.
도 15a, 15b 및 15c는 횡전계형 액정표시장치에서, DC안정성 개선효과를 평가한 그래프로써, 도 15a는 상기 방전층의 비저항 수준에 따른 셀 내 축적되는 DC 성분의 크기(Charging 특성, A)를 도시한 그래프이고, 도 15b는 상기 방전층의 비저항 수준에 따른 축적된 DC 성분의 소멸 속도(Discharging 특성,τ)를 도시한 그래프이고, 도 15c는 상기 방전층의 비저항 수준에 따른 DC stress (잔상 패턴)인가 후 발생하는 잔상 휘도차(△L)를 도시한 그래프이다.
도 15a, 도 15b 및 도 15c에 도시된 바와 같이, 방전층의 비저항 수준이 1× 1015Ωcm이하일 때, DC 성분이 축적되는 크기, 즉 A가 적을수록, 축적된 DC 성분이 소멸되는 시간, 즉, τ작을수록 DC안정성 특성이 우수함을 알 수 있다.
그리고, 상기 방전층(122)는 50~100 Å의 두께를 가져야 한다.
도 16a는 상기 방전층의 두께에 따라, 화이트 색좌표를 도시한 그래프이고, 도 16b 및 표 2는 상기 방전층의 두께에 따른 색차를 도시한 그래프 및 도표이다.
도 16a 및 도 16b에 도시된 바와 같이, 방전층의 두께가 100 Å 이상일 경우, 기준대비 화이트 색좌표간 색차는 0.0015가 되고, 기판상태에서의 휘도는 옐로우리쉬(yellowish)한 특성이 부각되어 휘도가 낮아지게 되지만, 방전층의 두께가 50 Å 수준일 경우, 기판 상태에서의 휘도 저하도는 1%이하로 낮출 수 있으며, 색차는 0.0011로 감소시킬 수 있다.
방전층 50 100 200 320
색차Δuv(Ref대비) 0.0011 0.0015 0.0064 0.0128
따라서, 본 발명에서와 같이 액정표시장치가 방전층을 구비할 경우, 잔상 문제가 개선됨을 확인할 수 있었다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.
도 2는 도 1에 도시된 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 3 내지 도 7들은 본 발명의 제 2 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 8 및 도 9는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 10 및 도 11은 본 발명의 제 4 실시예에 따른 액정표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 12는 종래 액정표시장치와 본 발명의 액정표시장치의 잔상 평가를 비교한 사진이다.
도 13은 본 발명의 제5 실시예에 따른 액정표시장치의 단면도이고,
도 14a 내지 도 14d는 본 발명의 제5 실시예에 따른 액정표시장치의 제조방법을 도시한 단면도들이다.
도 15a, 15b 및 15c는 DC안정성 특성을 평가한 그래프이다.
도 16a는 상기 방전층의 두께에 따라, 화이트 색좌표를 도시한 그래프이다.
도 16b는 상기 방전층의 두께에 따른 색차를 도시한 그래프이다.
(도면의 주요 부분에 대한 참조 부호의 설명)
100 : 제 1 기판
200 : 제 2 기판
210 : 블랙매트릭스
220 : 컬러필터 패턴
230. 330, 430 : 오버코트층
240, 340, 440 : 방전층
300 : 액정층

Claims (19)

  1. 서로 마주하는 제 1 및 제 2 기판;
    상기 제 1 및 제 2 기판사이에 개재된 액정층;
    상기 제 1 기판상에 배치되며, 상기 제 1 기판을 노출하는 개구를 갖는 블랙매트릭스;
    적어도 상기 개구상에 배치된 컬러필터 패턴;
    상기 블랙매트릭스 및 상기 컬러필터 패턴을 포함하는 제 1 기판상에 배치된 오버코트층;
    상기 오버코트층상에 배치된 배향막;
    상기 컬러필터 패턴과 상기 오버코트층 사이 및 상기 오버코트층과 상기 배향막 사이 중 적어도 어느 하나에 개재된 제1 방전층;
    상기 제 2 기판상에 배치된 보호막;
    상기 보호막 상에 서로 교번하며 배치된 화소전극 및 공통전극; 및
    상기 보호막과 상기 화소전극 및 공통전극 사이에 개재되고, 1×1014Ωcm~1×1015Ωcm의 비저항 범위를 갖는 제2 방전층을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제1 방전층의 비저항은 상기 컬러필터 패턴, 상기 오버코트층 및 상기 배향막에 비해 낮은 비저항을 갖는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1 방전층의 비저항의 범위는 1010Ωcm 내지 5×1015Ωcm 을 가지고, 상기 제1 방전층의 두께는 50 내지 10000Å 인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 제1 방전층은 아크릴계 수지, 에폭시계 수지, 비정질 실리콘, 질화 실리콘 및 ITO 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 제1항에 있어서, 상기 제2 방전층은
    50~100Å의 두께인 것을 특징으로 하는 액정표시장치.
  7. 제1 항에 있어서, 상기 제2 방전층 및 보호막은
    질화 실리콘으로 형성하는 것을 특징으로 하는 액정표시장치.
  8. 제 1 기판상에 개구를 갖는 블랙매트릭스를 형성하는 단계;
    적어도 상기 개구상에 컬러필터 패턴을 형성하는 단계;
    상기 블랙매트릭스 및 상기 컬러필터 패턴을 포함하는 제 1 기판상에 오버코트층을 형성하는 단계;
    상기 오버코트층상에 배향막을 형성하는 단계;
    상기 컬러필터 패턴과 상기 오버코트층 사이 및 상기 오버코트층과 상기 배향막 사이 중 적어도 어느 하나에 개재된 제1 방전층을 형성하는 단계;
    상기 제 1 기판과 별도로 제 2 기판상에 보호막을 형성하는 단계;
    상기 보호막 상에 1×1014Ωcm~1×1015Ωcm의 비저항 범위를 갖는 제2 방전층을 형성하는 단계; 및
    상기 제2 방전층 상에 화소전극 및 공통전극을 서로 교번하여 배치하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 제1 방전층은 SiH4/NH3의 가스 유량비를 2 내지 5로 수행하여 질화 실리콘을 증착하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 제1 방전층은 상기 오버코트층의 표면개질을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  11. 제9 항에 있어서,
    상기 제1 방전층 및 상기 오버코트층은 동일한 코팅공정을 수행하여 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 제1 방전층 및 상기 오버코트층을 형성하는 단계는
    상기 컬러필터 및 블랙매트릭스를 포함하는 제 1 기판상에 제 1 분자량 및 제 1 극성을 갖는 제 1 고분자 및 제 1 분자량보다 큰 제 2 분자량을 가지며 상기 제 1 극성과 반대 특성을 갖는 제 2 극성을 갖는 제 2 고분자를 포함하는 조성물을 도포하는 단계; 및
    상기 도포된 조성물을 소성하여 상기 제 1 고분자 및 제 2 고분자의 상분리되어 상기 제 2 고분자로 이루어진 오버코트층과 상기 제 1 고분자로 이루어진 방전층을 형성하는 단계를 포함하는 액정표시장치의 제조 방법.
  13. 제11 항에 있어서,
    상기 제 1 고분자의 분자량의 범위는 2000 내지 10000g/mol을 가지고, 상기 제 2 고분자의 분자량의 범위는 10000 내지 30000g/mol을 가지는 것을 특징으로 하는 액정표시장치의 제조 방법.
  14. 삭제
  15. 제8 항에 있어서, 상기 제2 방전층은
    50~100Å의 두께인 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제8 항에 있어서, 상기 보호막은
    SiH4 및 NH3를 메인가스로 사용한 CVD공정을 통해 형성되는 질화 실리콘인 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제8 항에 있어서, 상기 제2 방전층은
    NH3 및 SiH4를 메인가스로 사용하는 CVD공정을 통해 형성되는 질화실리콘이고, 상기 NH3보다 SiH4가스유량을 증가시킨 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 1 기판상에 개구를 갖는 블랙매트릭스를 형성하는 단계;
    적어도 상기 개구상에 컬러필터 패턴을 형성하는 단계;
    상기 컬러필터 및 블랙매트릭스를 포함하는 제 1 기판상에 제 1 분자량 및 제 1 극성을 갖는 제 1 고분자 및 제 1 분자량보다 큰 제 2 분자량을 가지며 상기 제 1 극성과 반대 특성을 갖는 제 2 극성을 갖는 제 2 고분자를 포함하는 조성물을 도포하는 단계;
    상기 도포된 조성물을 소성하여 상기 제 1 고분자 및 제 2 고분자의 상분리되어 상기 제 2 고분자로 이루어진 오버코트층과 상기 제 1 고분자로 이루어진 제 1 방전층을 형성하는 단계;
    상기 제 1 기판과 별도로 제 2 기판상에 보호막을 형성하는 단계;
    상기 보호막 상에 제2 방전층을 형성하는 단계; 및
    상기 제2 방전층 상에 화소전극 및 공통전극을 서로 교번하여 배치하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  19. 제 1 기판상에 개구를 갖는 블랙매트릭스를 형성하는 단계;
    적어도 상기 개구상에 컬러필터 패턴을 형성하는 단계;
    상기 블랙매트릭스 및 상기 컬러필터 패턴을 포함하는 제 1 기판상에 분자량의 범위가 2000 내지 10000g/mol인 제 1 고분자와 분자량의 범위가 10000 내지 30000g/mol인 제 2 고분자를 포함하는 조성물을 도포하여 제 1 방전층 및 오버코트층을 형성하는 단계;
    상기 제 1 기판과 별도로 제 2 기판상에 보호막을 형성하는 단계;
    상기 보호막 상에 제2 방전층을 형성하는 단계; 및
    상기 제2 방전층 상에 화소전극 및 공통전극을 서로 교번하여 배치하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020080122796A 2007-12-07 2008-12-04 액정표시장치 및 이의 제조 방법 KR101570239B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070126899 2007-12-07
KR1020070126899 2007-12-07

Publications (2)

Publication Number Publication Date
KR20090060176A KR20090060176A (ko) 2009-06-11
KR101570239B1 true KR101570239B1 (ko) 2015-11-19

Family

ID=40990126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080122796A KR101570239B1 (ko) 2007-12-07 2008-12-04 액정표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101570239B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6050985B2 (ja) * 2012-08-23 2016-12-21 株式会社ジャパンディスプレイ 液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376016B1 (ko) * 2000-03-23 2003-03-15 가부시키가이샤 히타치세이사쿠쇼 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376016B1 (ko) * 2000-03-23 2003-03-15 가부시키가이샤 히타치세이사쿠쇼 액정표시장치

Also Published As

Publication number Publication date
KR20090060176A (ko) 2009-06-11

Similar Documents

Publication Publication Date Title
US11156875B2 (en) Liquid crystal display device
US12130976B2 (en) Touch sensing type display device
US8679596B2 (en) Liquid crystal display device
KR101287211B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법
US20110228188A1 (en) Touch sensing type liquid crystal display device and method of fabricating the same
US10197841B2 (en) Liquid crystal display device and method of manufacturing the same
US8035108B2 (en) Thin film transistor substrate, liquid crystal display panel including the same, and method of manufacturing liquid crystal display panel
US7977679B2 (en) Thin film transistor array panel
KR101330330B1 (ko) 횡전계형 액정표시장치
KR101250320B1 (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR101419228B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
CN108121120B (zh) 阵列基板和包括该阵列基板的液晶显示装置
KR101570239B1 (ko) 액정표시장치 및 이의 제조 방법
KR101274695B1 (ko) 박막트랜지스터 어레이 기판
JP2010122665A (ja) 液晶表示装置及びその製造方法
KR101686105B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20080102568A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080002541A (ko) Ｔｆｔ 어레이 기판의 제조방법
KR20090058424A (ko) 액정 표시 패널과 그 제조 방법
KR20070074044A (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 5