KR101686105B1 - 박막트랜지스터 기판 및 그 제조 방법 - Google Patents

박막트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101686105B1
KR101686105B1 KR1020100086439A KR20100086439A KR101686105B1 KR 101686105 B1 KR101686105 B1 KR 101686105B1 KR 1020100086439 A KR1020100086439 A KR 1020100086439A KR 20100086439 A KR20100086439 A KR 20100086439A KR 101686105 B1 KR101686105 B1 KR 101686105B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
substrate
polar
forming
Prior art date
Application number
KR1020100086439A
Other languages
English (en)
Other versions
KR20120023979A (ko
Inventor
송나영
김진욱
김주혁
황재철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100086439A priority Critical patent/KR101686105B1/ko
Publication of KR20120023979A publication Critical patent/KR20120023979A/ko
Application granted granted Critical
Publication of KR101686105B1 publication Critical patent/KR101686105B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 공정을 단순화할 수 있음과 아울러 전기적 특성이 향상되는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 박막트랜지스터 기판의 제조 방법은 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 기판이 형성된 기판 상에 임프린팅 수지를 도포한 후 임프린트용 몰드를 이용한 임프린팅 공정을 통해 유기 보호막을 형성하는 단계와; 상기 유기 보호막이 형성된 기판 상에 화소 전극을 형성하는 단계를 포함하며, 상기 임프린팅 수지는 비극성 관능기 단량체와, 실란계 커플링제와, 광개시제로 이루어지는 것을 특징으로 한다.한다.

Description

박막트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은 공정을 단순화할 수 있음과 아울러 전기적 특성이 향상되는 박막트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 패널은 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위해, 액정 표시 패널은 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 형성되는 액정을 구비한다.
박막 트랜지스터 기판은 하부 기판 위에 서로 교차하게 형성된 게이트 라인 및 데이터 라인과, 그 교차부에 인접한 박막 트랜지스터와, 그 박막트랜지스터를 보호하도록 형성된 보호막과, 그 박막트랜지스터와 접속된 화소 전극을 구비한다.
여기서, 보호막은 개구율을 향상시키기 위해 포토 아크릴 재료로 형성되는 유기 보호막과, 신뢰성 향상을 위해 박막트랜지스터와 유기 보호막 사이에 질화 실리콘 등으로 형성되는 무기 보호막의 이중 구조로 형성된다.
무기 보호막은 질화실리콘 CVD와 같은 증착 방법을 통해 기판 상에 증착됨으로써 형성된다. 이에 따라, 무기 보호막 형성을 위한 공정이 추가로 필요로 하므로 공정이 복잡하고 비용이 상승하는 문제점이 있다.
유기 보호막은 현상 공정에서 용해도 선택비를 가지기 위해 카르복실산(Carboxylic acid) 그룹과, 내화학성을 위해 아로마틱(Aromatic) 그룹을 포함하는 열가소성 수지(thermoplastic resin)로 형성된다. 이 카르복실산 그룹과 아로마틱 그룹은 극성 그룹의 관능기로서, 장기간 구동시 발생되는 이온성 불순물 또는 유기 불순물과 반응하여 박막트랜지스터 및 액정셀의 전기적 특성을 저하시키는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 공정을 단순화할 수 있음과 아울러 전기적 특성이 향상되는 박막트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판의 제조 방법은 기판 상에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 기판이 형성된 기판 상에 임프린팅 수지를 도포한 후 임프린트용 몰드를 이용한 임프린팅 공정을 통해 유기 보호막을 형성하는 단계와; 상기 유기 보호막이 형성된 기판 상에 화소 전극을 형성하는 단계를 포함하며, 상기 임프린팅 수지는 비극성 관능기 단량체와, 실란계 커플링제와, 광개시제로 이루어지는 것을 특징으로 한다.
상기 임프린팅 수지는 20~30wt%의 단일 관능기 단량체와; 20~40wt%의 이중 관능기 단량체와; 35~59.98wt%의 삼중 관능기 단량체와; 0.01~10wt%의 상기 실란계 커플링제와; 0.01~2wt%의 상기 광개시제를 포함하는 것을 특징으로 한다.
상기 단일 관능기 단량체는 시클로헥실 메타크릴레이트(Cyclohexyl methacrylate), 디시클로펜테닐 메타크릴레이트(Dicyclo pentanyl methacrylate; DPMA), 이소보닐아크릴레이트(Isobornyl acrylate; IBOA) 또는 부틸메타크릴레이트(Butyl Methacrylate; BMA)로 형성되며, 상기 삼중 관능기 단량체는 트리메틸로프로판 트리아크릴레이트(Trimethylopropane Triacrylate)로 형성되는 것을 특징으로 한다.
상기 이중 관능기 단량체는 10~20wt%의 1,6-헥사네디올 디아크릴레이트(Hexanediol Diacrylate)와; 10~20wt%의 1,9-노난디올 디아크릴레이트(Nonanediol Diacrylate)를 포함하는 것을 특징으로 한다.
상기 유기 보호막을 형성하는 단계는 상기 박막트랜지스터가 형성된 상기 기판 상에 상기 임프린팅 수지를 형성하는 단계와; 상기 임프린팅 수지가 형성된 상기 기판 상부에 상기 임프린트용 몰드를 정렬하는 단계와; 상기 임프린트용 몰드를 이용하여 상기 임프린팅 수지를 가압함으로써 상기 드레인 전극을 노출시키는 화소 컨택홀을 가지는 상기 유기 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 기판 상에 형성되는 박막트랜지스터와; 상기 박막트랜지스터와 접속되는 화소 전극과; 상기 박막트랜지스터 및 상기 화소전극 사이에 형성되며, 비극성 관능기 단량체와, 실란계 커플링제와, 광개시제로 이루어지는 임프린팅 수지로 형성되는 유기 보호막을 구비하는 것을 특징으로 한다.
본 발명에 따른 박막트랜지스터 기판 및 그 제조 방법은 카르복실산과 아로마틱 그룹의 극성 관능기가 배제된 비극성 관능기 단량체를 이용하여 유기 보호막을 형성함으로써 전기적 특성을 향상시킬 수 있다. 또한, 본 발명에 따른 박막트랜지스터 기판 및 그 제조 방법은 종래 박막트랜지스터 기판과 대비하여 무기 보호막을 형성하지 않아도 되므로 공정을 단순화할 수 있어 비용을 절감할 수 있다.
도 1은 본 발명에 따른 박막트랜지스터 기판을 나타내는 단면도이다.
도 2는 도 1에 도시된 박막트랜지스터의 전기적 특성을 나타내는 그래프이다.
도 3a 내지 도 3e는 도 1에 도시된 박막트랜지스터 기판의 제조 방법을 나타내는 단면도이다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명에 따른 박막트랜지스터 기판을 나타내는 단면도이다.
도 1에 도시된 박막 트랜지스터 기판은 게이트 라인 및 데이터 라인과 접속된 박막트랜지스터와, 박막트랜지스터를 덮도록 형성된 유기 보호막(118)과. 박막트랜지스터와 접속된 화소 전극(122)을 구비한다.
박막트랜지스터는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(122)에 공급한다. 이를 위해, 박막트랜지스터는 게이트 라인과 접속된 게이트 전극(106), 데이터 라인과 접속된 소스 전극(108), 화소 전극(122)과 접속된 드레인 전극(110), 게이트 전극(106)과 게이트 절연막(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 그 활성층(114)과 소스 전극(108) 및 드레인 전극(110)과의 오믹 접촉을 위한 오믹 접촉층(116)을 구비한다.
화소 전극(122)은 화소 컨택홀(120)을 통해 노출된 드레인 전극(110)과 접속된다. 이러한 화소 전극(122)은 박막 트랜지스터를 통해 비디오 신호가 공급되면, 공통 전압이 공급된 공통 전극과 수직 전계를 형성하여 박막트랜지스터 기판과 칼라필터 기판 사이에서 수직 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
유기 보호막(118)은 카르복실산과 아로마틱 그룹이 배제된 임프린팅 수지로 형성된다. 즉, 유기보호막(118)은 표 1에 도시된 바와 같이 비극성 관능기 단량체와, 실란계 커플링제와, 광개시제를 포함하는 임프린팅 수지로 형성된다.
물질 함량
(wt%)
관능기
(Functionality)
분자량
(Mw)
점도(Viscosity)
(mPas·S)
비극성
관능기
단량체
시클로헥실 메타크릴레이트 20~30 1 168 2.3
1,6-헥사네디올 디아크릴레이트 10~20 2 226 6.2
1,9-노난디올 디아크릴레이트 10~20 2 268 8.2
트리메틸로프로판 트리아크릴레이트 35~
59.98
3 296 73
실란계 커플링제 0.01~10 -
광개시제 0.01~2 -
시클로헥실 메타크릴레이트(Cyclohexyl methacrylate)는 화학식 1과 같은 구조의 단일 관능기의 단량체로서, 화소 전극(122) 형성시 이용되는 식각액, 세정액 등에 대한 유기보호막(118)의 내화학성을 증진시키는 역할을 한다.
Figure 112010057389355-pat00001
이러한 시클로헥실 메타크릴레이트 대신에 화학식 2와 같은 구조의 디시클로펜테닐 메타크릴레이트(Dicyclo pentanyl methacrylate; DPMA), 화학식 3과 같은 구조의 이소보닐아크릴레이트(Isobornyl acrylate; IBOA) 또는 화학식 4와 같은 구조의 부틸메타크릴레이트(Butyl Methacrylate; BMA)와 같은 단일 관능기로 형성될 수도 있다.
Figure 112010057389355-pat00002
Figure 112010057389355-pat00003
Figure 112010057389355-pat00004
이 경우, 화학식 2의 DPMA, 화학식 3의 IBOA, 화학식 4의 BMA는 시클로헥실메타크릴레이트와 동일한 함량을 가지게 된다.
1,6-헥사네디올 디아크릴레이트(Hexanediol Diacrylate)는 화학식 5와 같은 구조의 이중 관능기 단량체로서, 유기 보호막(118)과, 그 유기보호막(118)과 인접한 박막들(예를 들어, 화소 전극(122), 게이트 절연막(112), 소스 전극(108), 드레인 전극(110) 및 활성층(114)) 간의 화학적 결합을 유도하여 이들 간의 접착력을 향상시키는 접착 증진제 역할을 한다.
Figure 112010057389355-pat00005
1,9-노난디올 디아크릴레이트(Nonanediol Diacrylate)는 화학식 6과 같은 구조의 이중 관능기 단량체로서, 유기 보호막(118)과, 그 유기보호막(118)과 인접한 박막들 간의 화학적 결합을 유도하여 이들 간의 접착력을 향상시키는 접착 증진제 역할을 한다.
Figure 112010057389355-pat00006
트리메틸로프로판 트리아크릴레이트(Trimethylopropane Triacrylate)는 화학식 7과 같은 구조의 삼중 관능기 단량체로서, 임프린팅 수지의 가교를 유도하여 임프린팅 수지로 형성되는 유기 보호막(118)의 결합 특성을 향상시키는 가교제(Crosslinker) 역할을 한다.
Figure 112010057389355-pat00007
실란계 커플링제는 임프린팅 수지의 코팅성을 부여하기 위한 레벨링(leveling)역할을 한다.
이와 같이, 본 발명은 카르복실산과 아로마틱 그룹의 극성 관능기가 배제된 비극성 관능기 단량체를 이용하여 유기 보호막(118)을 형성함으로써 전기적 특성을 향상시킬 수 있다.
도 2는 도 1에 도시된 박막트랜지스터의 전기적 특성을 나타내는 그래프이다. 도 2에서 가로축은 게이트 전극(106)에 인가되는 게이트 전압이며, 세로축은 게이트 전압에 대한 박막트랜지스터의 드레인 전류를 나타낸다.
도 2에 도시된 바와 같이 임프린팅 수지로 본 발명의 유기 보호막(118)을 형성하는 경우, 포토아크릴로 형성되는 종래 보호막과 질화실리콘으로 형성되는 종래 보호막에 비해 누설 전류가 감소되었음을 알 수 있다. 특히, 게이트 전극(106)에 박막트랜지스터를 턴오프시키는 1V를 인가했을 때, 표 2에 도시된 바와 같이 포토아크릴로 형성된 종래 보호막 하부에 위치하는 박막트랜지스터의 누설 전류는 7.865×10-9이고, 질화실리콘으로 형성되는 종래 보호막 하부에 위치하는 박막트랜지스터의 누설 전류는 11.9339×10-9이다. 반면에, 본 발명의 임프린팅 수지의 유기 보호막(118) 하부에 형성되는 박막트랜지스터의 누설 전류는 포토아크릴 또는 질화실리콘으로 형성되는 종래 보호막 하부에 위치하는 박막트랜지스터의 오프 전류보다 낮은 471.2131×10-12이다.
누설전류
질화실리콘(SiNx) 11.9339×10-9
포토아크릴(Photoacryl) 7.865×10-9
본 발명의 유기 보호막 471.2131×10-12
또한, 본 발명의 임프린팅 수지로 형성되는 유기 보호막(118)의 유전 상수는 질화실리콘 또는 포토아크릴로 형성되는 종래 보호막에 비해 낮다.
유전상수(주파수: 1kHz) 유전상수(주파수: 100kHz)
질화실리콘(SiNx) 6.12 3.62
포토아크릴(Photoacryl) 3.9 3.23
본 발명의 유기 보호막 3.43 3.1
이에 따라, 본 발명의 유기 보호막(118)에 의해 형성되는 기생 캐패시터, 예를 들어 유기 보호막(118)을 사이에 두고 중첩되는 데이터 라인과 화소 전극(122) 간의 기생 캐패시터 및 유기 보호막(118)을 사이에 두고 중첩되는 게이트 라인과 화소 전극(122) 간의 기생 캐패시터의 용량값을 줄일 수 있다.
이와 같이, 누설 전류 및 유전 상수의 감소로 인해 잔상, 크로스토크 및 얼룩 등 누설 전류에 의한 불량을 방지할 수 있어 액정 표시 패널의 화질을 향상시킬 수 있다. 이에 따라, 본 발명에 따른 박막트랜지스터 기판은 종래의 무기 보호막 없이도 안정적 소자 특성 및 신뢰성을 확보할 수 있다.
도 3a 내지 도 3e는 본 발명에 따른 박막트랜지스터 기판의 제조 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 하부 기판(101) 상에 게이트 전극(106)과; 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴과; 소스 전극(108) 및 드레인 전극(110)이 순차적으로 형성된다.
구체적으로, 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 기판(101) 상에 게이트 전극(106)이 형성된다.
게이트 전극(106)이 형성된 하부 기판(101) 상에 SiNx 또는 SiOx로 형성된 게이트 절연막(112), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층이 순차적으로 형성된다. 이어서 포토리소그래피 공정 및 식각 공정으로 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층이 패터닝됨으로써 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다.
반도체 패턴이 형성된 하부 기판(101) 상에 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, 상기 금속을 이용하여 이중층 이상이 적층된 구조로 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(108) 및 드레인 전극(110)이 형성된다. 그런 다음, 소스 전극(108) 및 드레인 전극(108)을 마스크로 이들 사이에 위치하는 오믹접촉층(116)이 제거됨으로써 활성층(114)이 노출된다.
전술한 바와 같이 게이트 전극과; 반도체 패턴과; 소스 및 드레인 전극 각각은 개별적인 마스크를 이용해 형성되므로 이들을 형성하기 위해서는 3개의 마스크가 필요하다. 이외에도 마스크수를 줄이기 위해 반도체 패턴과; 소스 및 드레인 전극은 회절 마스크 또는 반투과 마스크와 같은 마스크를 이용하여 한 번의 마스크 공정을 통해, 즉 동시에 형성가능하다.
도 3b를 참조하면, 소스 및 드레인 전극(108,110)이 형성된 게이트 절연막(112) 상에 스핀 코팅 등의 방법으로 액상 형태의 임프린팅 수지(142)가 형성된다. 이 임프린팅 수지(142)는 1~2㎛의 두께로 형성된다. 여기서, 임프린팅 수지(142)의 두께가 1㎛미만이면, 임프린팅 수지(142)는 하부 기판(101) 상에 형성된 박막트랜지스터에 의해 발생되는 단차(S)를 평탄화할 수 없다.
이 임프린팅 수지(142)가 형성된 기판(101) 상부에 임프린트용 몰드(140)가 정렬된다. 임프린트용 몰드(140)는 돌출부(140a)와 홈부(140b)를 구비한다. 임프린트용 몰드(140)의 돌출부(140a)는 화소 컨택홀(120)이 형성될 영역과 대응하며, 홈부(140b)는 보호막(118)이 형성될 영역과 대응한다.
이러한 임프린트용 몰드(140)는 고무 특성을 가지는 폴리머 물질, 특히, 유기 절연 레진(142)의 용매를 효과적으로 흡수할 수 있는 폴리디메틸실록세인(Polydimethysiloxane: PDMS)로 형성된다. 이 임프린트용 몰드(140)는 도 3c에 도시된 바와 같이 임프린팅 수지(142)와 정합 접촉(Conformal contact)된다. 그러면, 임프린팅 수지(142) 내의 용매가 임프린트용 몰드(140) 표면으로 흡수되면서 임프린트용 몰드(140)와 하부 기판(101) 사이의 압력으로 발생하는 모세관 힘에 의해 임프린팅 수지(142)가 임프린트용 몰드(140)의 홈(140b)내로 이동하게 된다. 이 때, 하부 기판(101) 전면에 자외선이 조사되어 임프린팅 수지(142)이 경화됨으로써 도 6d에 도시된 바와 같이 보호막(118)이 형성된다. 보호막(118)은 임프린트용 몰드(140)의 홈(140b)과 반전 전사된 형태로 형성되며, 화소 컨택홀(120)은 임프린트용 몰드(140)의 돌출부(140a)와 반전 전사된 형태로 형성된다. 그런 다음, 화소 컨택홀(120)을 가지는 보호막(118)이 형성된 하부 기판(101)은 도 3d에 도시된 바와 같이 임프린트용 몰드(140)로부터 분리된다.
도 3e를 참조하면, 보호막(118)이 형성된 하부 기판(101) 상에 화소 전극(122)이 형성된다. 구체적으로, 보호막(118)이 형성된 하부 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 투명 도전막이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다. 이어서, 포토리소그래피 공정 및 식각 공정으로 투명 도전막이 패터닝됨으로써 화소 전극(122)이 형성된다.
이와 같이, 본 발명에 따른 박막트랜지스터 기판의 제조 방법은 종래 박막트랜지스터 기판과 대비하여 무기 보호막을 형성하지 않아도 되므로 공정을 단순화할 수 있어 비용을 절감할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
101: 기판 106 : 게이트 전극
108 : 소스 전극 110 : 드레인 전극
112 : 게이트 절연막 114 : 활성층
116 : 오믹접촉층 118 : 유기 보호막
120 : 화소 컨택홀 122 : 화소 전극
140 : 임프린트용 몰드

Claims (9)

  1. 기판 상에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터가 형성된 기판 상에 임프린팅 수지를 도포한 후 임프린트용 몰드를 이용한 임프린팅 공정을 통해 유기 보호막을 형성하는 단계와;
    상기 유기 보호막이 형성된 기판 상에 화소 전극을 형성하는 단계를 포함하며,
    상기 임프린팅 수지는
    20~30wt%의 비극성의 단일 관능기 단량체와;
    20~40wt%의 비극성의 이중 관능기 단량체와;
    35~59.98wt%의 비극성의 삼중 관능기 단량체와;
    0.01~10wt%의 실란계 커플링제와;
    0.01~2wt%의 광개시제를 포함하는 박막트랜지스터 기판의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 비극성의 단일 관능기 단량체는
    시클로헥실 메타크릴레이트(Cyclohexyl methacrylate), 디시클로펜테닐 메타크릴레이트(Dicyclo pentanyl methacrylate; DPMA), 이소보닐아크릴레이트(Isobornyl acrylate; IBOA) 또는 부틸메타크릴레이트(Butyl Methacrylate; BMA)로 이루어지며,
    상기 비극성의 삼중 관능기 단량체는 트리메틸로프로판 트리아크릴레이트(Trimethylopropane Triacrylate)로 이루어지는 박막트랜지스터 기판의 제조 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 비극성의 이중 관능기 단량체는
    10~20wt%의 1,6-헥사네디올 디아크릴레이트(Hexanediol Diacrylate)와;
    10~20wt%의 1,9-노난디올 디아크릴레이트(Nonanediol Diacrylate)를 포함하는 박막트랜지스터 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 유기 보호막을 형성하는 단계는
    상기 박막트랜지스터가 형성된 상기 기판 상에 상기 임프린팅 수지를 형성하는 단계와;
    상기 임프린팅 수지가 형성된 상기 기판 상부에 상기 임프린트용 몰드를 정렬하는 단계와;
    상기 임프린트용 몰드를 이용하여 상기 임프린팅 수지를 가압함으로써 상기 박막트랜지스터의 드레인 전극을 노출시키는 화소 컨택홀을 가지는 상기 유기 보호막을 형성하는 단계를 포함하는 박막트랜지스터 기판의 제조 방법.
  6. 기판 상에 배치되는 박막트랜지스터와;
    상기 박막트랜지스터와 접속되는 화소 전극과;
    상기 박막트랜지스터 및 상기 화소전극 사이에 배치되며, 임프린팅 수지로 이루어지는 유기 보호막을 구비하며,
    상기 임프린팅 수지는
    20~30wt%의 비극성 단일 관능기 단량체와;
    20~40wt%의 비극성 이중 관능기 단량체와;
    35~59.98wt%의 비극성 삼중 관능기 단량체와;
    0.01~10wt%의 실란계 커플링제와;
    0.01~2wt%의 광개시제를 포함하는 박막트랜지스터 기판.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 비극성의 단일 관능기 단량체는
    시클로헥실 메타크릴레이트(Cyclohexyl methacrylate), 디시클로펜테닐 메타크릴레이트(Dicyclo pentanyl methacrylate; DPMA), 이소보닐아크릴레이트(Isobornyl acrylate; IBOA) 또는 부틸메타크릴레이트(Butyl Methacrylate; BMA)로 형성되며,
    상기 비극성의 삼중 관능기 단량체는 트리메틸로프로판 트리아크릴레이트(Trimethylopropane Triacrylate)로 형성되는 박막트랜지스터 기판.
  9. 제 6 항 또는 제 8 항에 있어서,
    상기 비극성의 이중 관능기 단량체는
    10~20wt%의 1,6-헥사네디올 디아크릴레이트(Hexanediol Diacrylate)와;
    10~20wt%의 1,9-노난디올 디아크릴레이트(Nonanediol Diacrylate)를 포함하는 박막트랜지스터 기판.
KR1020100086439A 2010-09-03 2010-09-03 박막트랜지스터 기판 및 그 제조 방법 KR101686105B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086439A KR101686105B1 (ko) 2010-09-03 2010-09-03 박막트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086439A KR101686105B1 (ko) 2010-09-03 2010-09-03 박막트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120023979A KR20120023979A (ko) 2012-03-14
KR101686105B1 true KR101686105B1 (ko) 2016-12-14

Family

ID=46131108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086439A KR101686105B1 (ko) 2010-09-03 2010-09-03 박막트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101686105B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070114901A (ko) * 2006-05-30 2007-12-05 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20080070917A (ko) * 2007-01-29 2008-08-01 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치
JP2010037541A (ja) * 2008-07-10 2010-02-18 Fujifilm Corp インプリント用硬化性組成物、パターン形成方法およびパターン

Also Published As

Publication number Publication date
KR20120023979A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
JP4118485B2 (ja) 半導体装置の作製方法
US8147640B2 (en) Fabricating method of flexible display
KR101287211B1 (ko) 박막트랜지스터의 제조방법 및 이를 이용한 tft 어레이기판의 제조방법
JP4772653B2 (ja) Tftアレイ基板及びその製造方法
JP2006091822A (ja) 可撓性表示装置の製造方法
US20100134740A1 (en) Liquid crystal display device and manufacturing method thereof
US20060221291A1 (en) Display device and manufacturing method thereof with an improved seal between the panels
US7898637B2 (en) Liquid crystal display device and method of manufacturing the same
KR20100064657A (ko) 박막트랜지스터 어레이기판과 그 제조방법
KR20080014523A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
TW201207489A (en) Semiconductor device and liquid crystal display device
KR101670887B1 (ko) 전기영동 표시장치 및 이의 제조방법
WO2011142061A1 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置
KR101318436B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
JP4118706B2 (ja) 液晶表示装置の作製方法
US9224824B2 (en) Display device substrate and display device equipped with same
KR101712438B1 (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR101250320B1 (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR20110105613A (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
KR101686105B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR102003844B1 (ko) 횡전계형 액정표시장치 및 이의 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
WO2012049824A1 (ja) 薄膜トランジスタ基板及びそれを用いた表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4