KR20150107965A - 액정 표시장치 및 그 제조방법 - Google Patents

액정 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20150107965A
KR20150107965A KR1020140030110A KR20140030110A KR20150107965A KR 20150107965 A KR20150107965 A KR 20150107965A KR 1020140030110 A KR1020140030110 A KR 1020140030110A KR 20140030110 A KR20140030110 A KR 20140030110A KR 20150107965 A KR20150107965 A KR 20150107965A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
crystal display
substrate
disposed
Prior art date
Application number
KR1020140030110A
Other languages
English (en)
Inventor
채수정
김성만
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140030110A priority Critical patent/KR20150107965A/ko
Priority to US14/509,121 priority patent/US9354475B2/en
Publication of KR20150107965A publication Critical patent/KR20150107965A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 제 1 기판, 상기 제 1 기판상에 배치된 제 1 전극, 및 상기 제 1 전극과 이격되며 상기 제 1 전극과 적어도 일부가 중첩되는 제 2 전극을 포함하고, 상기 제 2 전극은 복수개의 가지 전극 및 상기 복수개의 가지 전극을 연결하는 연결부를 포함하고, 상기 연결부는 상기 가지 전극의 길이방향을 따라 형성된 길이방향 연결부와 폭방향을 따라 형성된 폭방향 연결부를 포함하고, 상기 가지 전극 중 적어도 하나와 상기 길이방향 연결부 사이에 제 1 전극의 일단이 배치되는 액정표시장치를 제공한다.

Description

액정 표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHDO FOR MANUFACTURING THE SAME}
본 발명은 투과율이 향상된 액정표시장치 및 그 제조방법에 대한 것이다.
액정표시장치는 평판의 박막 형태로 제조할 수 있고 휴대성이 양호하며, 소비전력이 낮기 때문에, 현재 평판 표시장치로서 각광받고 있다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 액정의 분자배열의 방향을 제어할 수 있다.
이러한 액정표시장치의 투과율과 시야각 특성을 향상시키기 위하여, 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있는데, 예를 들어, 화소 전극 및 공통 전극을 하나의 기판에 형성하는 액정 표시 장치가 주목받고 있다.
본 발명의 일 실시예에 따르면, 투과율이 향상된 액정표시장치가 제공된다.
또한, 본 발명의 다른 일 실시예에 따르면, 가지 전극의 수가 증가된 액정표시장치가 제공된다.
본 발명의 일례는, 제 1 기판; 상기 제 1 기판상에 배치된 제 1 전극; 및 상기 제 1 전극과 이격되며 상기 제 1 전극과 적어도 일부가 중첩되는 제 2 전극;을 포함하고, 상기 제 2 전극은 복수개의 가지 전극 및 상기 복수개의 가지 전극을 연결하는 연결부를 포함하고, 상기 연결부는 상기 가지 전극의 길이방향을 따라 형성된 길이방향 연결부와 폭방향을 따라 형성된 폭방향 연결부를 포함하고, 상기 가지 전극 중 적어도 하나와 상기 길이방향 연결부 사이에 제 1 전극의 일단이 배치되는 액정표시장치를 제공한다.
본 발명의 일례에서, 상기 제 1 기판과 상기 제 1 전극 사이에 평탄화층이 배치되며, 상기 평탄화층은, 상기 길이방향 연결부와 가지 전극 사이에 위치하며, 상기 제 1 전극과 중첩하지 않는 노출부를 갖는다.
본 발명의 일례에서, 상기 노출부는 단면이 오목한 홈 형태이다.
본 발명의 일례에서, 상기 홈의 깊이는 평탄화층의 상부면을 기준으로 0.1 내지 0.3㎛이다.
본 발명의 일례에서, 상기 평탄화층 1.5 내지 3㎛의 두께를 갖는다.
본 발명의 일례에서, 상기 제 1 기판상에 데이터 배선이 배치되며, 상기 데이트 배선과 대응되는 상기 평탄화층상에 차단층이 배치된다.
본 발명의 일례에서, 상기 차단층은 상기 제 1 전극과 동일한 재료로 이루어진다.
본 발명의 일례에서, 상기 제 1 전극은 화소 전극이며, 상기 제 2 전극은 공통전극이다.
본 발명의 일례에서, 상기 제 1 기판상에 박막트랜지스터가 배치되며, 상기 제 1 전극은 상기 박막트랜지스터와 연결된다.
또한, 본 발명의 다른 일례는, 제 1 기판상에 제 1 전극을 형성하는 단계; 및 상기 제 1 전극상에 상기 제 1 전극과 이격된 제 2 전극을 형성하는 단계;를 포함하며, 상기 제 2 전극은 복수개의 가지 전극 및 상기 복수개의 가지 전극을 연결하는 연결부를 포함하고, 상기 연결부는 상기 가지 전극의 길이방향을 따라 형성된 길이방향 연결부와 폭방향을 따라 형성된 폭방향 연결부를 포함하고, 상기 가지 전극 중 적어도 하나와 상기 길이방향 연결부 사이에 제 1 전극의 일단이 배치되는 액정표시장치의 제조방법을 제공한다.
본 발명의 일례에서, 상기 제 2 전극을 형성하는 단계는, 상기 제 1 전극상에 상기 제 1 전극과 절연되도록 제 2 전극 형성용 물질을 도포하는 단계; 및 상기 제 2 전극용 물질의 일부를 선택적으로 제거하여 절개부를 형성하는 단계;를 포함한다.
본 발명의 일례에서, 상기 제 1 전극을 형성하는 단계 전에, 상기 기판상에 평탄화층을 형성하는 단계를 포함하며, 상기 평탄화층은, 상기 길이방향 연결부와 가지 전극 사이에 위치하며, 상기 제 1 전극과 중첩하지 않는 노출부를 갖는다.
본 발명의 일례에서, 상기 노출부는 단면이 오목한 홈 형태이다.
본 발명의 일례에서, 상기 제 1 전극을 형성하는 단계 이전에 상기 제 1 기판상에 데이터 배선을 형성하는 단계를 포함하며, 상기 제 1 전극을 형성하는 단계는, 상기 데이트 배선과 대응되는 상기 평탄화층상에 차단층을 형성하는 단계를 포함한다.
본 발명의 일례에 따른 액정표시장치는 제 2 전극의 가지 전극의 수를 증가시키고, 제 1 전극의 하부에 위치하는 유기막의 일부를 노출함으로써 투과율을 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치의 평면도이다.
도 2는 도 1의 I??I'를 따라 절단한 단면도이다.
도 3은 비교예에 따른 액정표시장치의 평면도이다.
도 4는 도 3의 II??II'를 따라 절단한 단면도이다.
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치와 비교예에 따른 액정표시장치를 비교한 사진이다.
도 6은 본 발명의 제 1 실시예에 따른 액정표시장치와 비교예에 따른 액정표시장치의 투과율을 비교한 그래프이다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치의 단면도이다.
도 8a 내지 도 8f는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조 공정에 대한 단면도이다.
이하, 도면 및 실시예를 참조하여 본 발명을 상세하게 설명한다. 그러나, 본 발명의 범위가 하기 설명하는 도면이나 실시예들에 의하여 한정되는 것은 아니다. 첨부된 도면은 본 발명의 설명을 위하여 선택된 것일 뿐이다.
도면에서, 발명의 이해를 돕기 위하여 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서 도면은 발명의 이해를 돕기 위한 것으로 해석해야 한다. 도면에서 동일한 역할을 하는 요소들은 동일한 부호로 표시된다.
또한, 어떤 층이나 구성요소가 다른 층이나 또는 구성요소의 '상'에 있다라고 기재되는 경우에는, 상기 어떤 층이나 구성요소가 상기 다른 층이나 구성요소와 직접 접촉하여 배치된 경우 뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.
이하, 도 1 및 2를 참조하여 본 발명의 제 1 실시예를 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치(100)의 평면도이고, 도 2는 도 1의 I??I'를 따라 절단한 단면도이다.
액정표시장치(100)는 서로 마주보는 제 1 기판(110)과 제 2 기판(210) 및 그 사이 배치된 액정(310)을 포함한다.
제 1 기판(110)은 투명한 유리 또는 플라스틱 등으로 만들어진다.
제 1 기판(110)상에 게이트선(120) 및 이로부터 돌출되는 게이트 전극(121)이 배치된다. 또한 게이트선(120)과 나란한 방향으로 공통배선(170) 및 이로부터 돌출되는 접촉전극(175)이 배치된다. 게이트선(120)은 게이트 신호를 전달하고, 공통배선(170)은 공통 전압을 전달한다.
게이트선(120), 게이트 전극(121), 공통배선(170) 및 접촉전극(175)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti)으로 이루어진 군에서 선택된 적어도 하나를 포함할 수 있으며, 물리적 또는 화학적 특성이 다른 두 개 이상의 도전막이 적층된 다중막 구조를 가질 수도 있다.
게이트선(120) 및 게이트 전극(121)상에 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 만들어진 게이트 절연막(125)이 배치된다. 게이트 절연막(125)은 물리적 또는 화학적 성질이 다른 두 개 이상의 절연막을 포함하는 다중막 구조를 가질 수도 있다.
게이트 절연막(125)상에 반도체층(130)이 배치된다. 상기 반도체층(130)은 비정질 규소 또는 다결정 규소에 의하여 만들어질 수 있으며, 산화물 반도체에 의하여 만들어질 수도 있다. 반도체층(130)은 게이트 전극(121)과 적어도 일부 중첩한다.
반도체층(130)상에 저항성 접촉층(135)이 배치된다. 저항성 접촉층(135)은 인(phosphorus) 등이 도핑되어 있는 수소화 비정질 규소 등의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
반도체층(130) 및 게이트 절연막(125) 상에 도전체에 의하여 형성된 소스 전극(141), 드레인 전극(142) 및 데이터선(180)이 배치된다.
소스 전극(141), 드레인 전극(142) 및 데이터선(180)은 게이트선(120) 및 게이트 전극(121)과 동일한 도전체로 만들어질 수도 있고, 다른 도전체로 만들어질 수도 있다.
구체적으로, 소스 전극(141), 드레인 전극(142) 및 데이터선(180)은 몰리브덴, 크롬, 탄탈륨 및 티타늄으로 이루어진 군에서 선택된 적어도 하나의 내화성 금속(refractory metal)을 포함할 수 있다. 또한, 소스 전극(141), 드레인 전극(142) 및 데이터선(180)은 내화성 금속막과 저저항 도전막을 포함하는 다중막으로 만들어질 수도 있다. 이러한 다중막의 예로, 크롬 또는 몰리브덴(합금)으로 된 하부막과 알루미늄(합금)으로 된 상부막을 포함하는 이중막, 몰리브덴(합금)으로 된 하부막과 알루미늄(합금)으로 된 중간막과 몰리브덴(합금)으로 된 상부막을 포함하는 삼중막이 있다. 그러나, 본 발명의 제 1 실시예가 이에 한정되는 것은 아니며, 소스 전극(141), 드레인 전극(142) 및 데이터선(180)은 상기 설명한 재료 이외에도 여러 가지 다양한 금속 또는 도전재료로 만들어질 수 있다.
상기 데이터선(180)은 다른 층 또는 외부 구동 회로와의 접속을 위한 단자부를 포함할 수 있다. 상기 데이터선(180)은 데이터 신호를 전달하며 게이트선(120) 및 공통배선(170)과 교차한다. 데이터선(180)은 액정표시장치의 투과율 향상을 위하여 굽어진 형상을 갖는 굴곡부를 포함할 수 있는데, 도 1에서 데이터선(180)은 화소 영역의 중간 부분에서 V자 형태로 굴곡되어 있다.
화소 영역은 데이터선(180)과 게이트선(120)에 의하여 정의될 수 있으나, 이에 한정되지 않으며, 제 1 기판(110) 또는 제 2 기판(210)에 배치된 블랙 매트릭스(black matrix)에 의하여 정의될 수도 있다.
소스 전극(141)은 상기 데이터선(180)에서 연장되어 반도체층(130)상에 배치된다. 또한, 드레인 전극(142)은 소스전극(141)과 이격되어 반도체층(130)상에 배치된다.
게이트 전극(121), 소스전극(141) 및 드레인전극(142)은 반도체층(130)과 함께 박막트랜지스터(TFT)를 구성한다. 박막트랜지스터의 채널(channel)은 상기 소스전극(141)과 드레인전극(142) 사이의 반도체층(130)에 형성된다.
데이터선(180), 소스 전극(141), 드레인 전극(142) 및 노출된 반도체층(130)상에 보호막(passivation layer)(145)이 배치된다.
보호막(145)은 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 규소계 절연물로 만들어질 수 있으며, 고분자 수지와 같은 유기 절연물로 만들어질 수도 있다. 또한, 보호막(145)은 우수한 절연 특성을 가지며, 노출된 반도체층(130)을 보호하기 위하여 무기막과 유기막으로 된 다중막 구조를 가질 수도 있다. 보호막(145)은 약 500nm 이상의 두께를 가질 수 있다.
보호막(145) 상에 평탄화층(146)이 배치된다. 평탄화층(146)은 제 1 전극(150)과 제 2 전극(160)이 중첩되는 광투과 영역이 평평해지도록 한다. 평탕화층(146)도 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 규소계 절연물로 만들어질 수 있으며, 고분자 수지와 같은 유기 절연물로 만들어질 수도 있다. 평탄화층은(145)은 약 1.5 ~ 2.5㎛의 두께를 갖는다.
드레인 전극(142)상에 위치하는 보호막(145)과 평탄화층(146)의 일부가 제거되어 컨택홀(152)이 만들어진다.
평탄화층(146)상에 제 1 전극(150)이 배치된다. 제 1 전극(150)은 컨택홀(152)을 통하여 드레인 전극(142)과 연결된다. 본 발명의 제 1 실시예에 따른 액정표시장치(100)에서 제 1 전극(150)은 박막트랜지스터와 연결되는 화소전극이다. 그러나, 본 발명의 제 1 실시예가 반드시 이에 한정되는 것은 아니다.
제 1 전극(150)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum doped zinc oxide) 등의 투명한 도전성 물질로 만들어질 수 있다. 도 1에 도시된 제 1 전극(150)은 면전극 형태이며, 한쌍의 굴곡부를 갖는다.
또한, 제 1 전극(150)과 이격되어, 데이터선(180)과 중첩되는 차폐층(185)이 평탄화층(146)상에 배치된다. 차폐층(185)은 데이터선(180)과 제 2 전극(160) 사이의 상호작용을 차단하여 데이터선(180)과 제 2 전극(160) 사이에 기생 용량이 생기는 것을 방지하는 역할을 한다. 차폐층(185)은 제 1 전극(150)과 동일한 재료로 만들어 질 수 있는데, 제 1 전극(150)과 동일한 공정에 의하여 일괄로 형성될 수 있다.
제 1 전극(150) 및 차폐층(185)상에 절연층(147)이 배치된다. 절연층(147)은 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 만들어질 수 있으며, 무기막과 유기막으로 된 다중막 구조를 가질 수도 있다.
절연층(147)상에 제 2 전극(160)이 배치된다. 제 2 전극(160)은 접촉 전극(175)을 통하여 공통배선(170)과 연결되며, 그에 따라 제 2 전극(160)에 공통전압이 인가될 수 있다. 이 때, 제 2 전극(160)과 접촉 전극(175)의 연결을 위하여 접촉 전극(175)상에 위치하는 보호막(145), 평탄화층(146) 및 절연층(147)의 일부가 제거되어 콘택홀(172)이 형성된다. 본 발명의 제 1 실시예에 따른 액정표시장치(100)에서 제 2 전극(160)은 공통전극이다. 그러나 본 발명의 제 1 실시예가 반드시 이에 한정되는 것은 아니다.
제 2 전극(160)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum doped zinc oxide) 등의 투명한 도전성 물질로 형성될 수 있다. 또한 인접한 화소에 배치되어 있는 제 2 전극(160)은 서로 연결되어 있다.
제 2 전극(160)은 상기 제 1 전극(150)과 적어도 일부가 중첩되며, 복수개의 가지 전극(161)을 포함한다. 절연층(147)상에 제 2 전극 형성용 재료가 도포된 후, 제 2 전극 형성용 재료가 선택적으로 제거되어 복수개의 절개부(169)가 형성됨으로써 복수개의 가지 전극(161)이 형성될 수 있다.
제 2 전극(160)은 또한 복수개의 가지 전극(161)을 연결하는 연결부(162, 163)를 포함한다. 연결부(162, 163)는 가지 전극(161)의 길이방향을 따라 형성된 길이방향 연결부(162)와 폭방향을 따라 형성된 폭방향 연결부(163)를 포함한다. 연결부(162, 163)는 이웃한 화소에 배치된 가지 전극들과도 연결된다. 이 때, 길이방향은 데이터선(180)이 연장된 방향이며, 폭 방향은 게이트선(120)이 연장된 방향이다.
이 때, 절개부(169)는, 제 1 전극(150)과 대응되는 영역 내에 형성될 뿐만 아니라 제 1 전극(150)과 제 1 전극(150)외의 영역에 걸쳐서도 형성된다.
또한, 가지 전극(161) 중 적어도 하나와 길이방향 연결부(162) 사이에 제 1 전극(150)의 단부가 배치된다. 제 1 전극(150)과 제 1 전극(150)외의 영역에 걸쳐서도 형성된 절개부에 의하여 평탄화층(146)의 일부가 노출된다. 즉, 평탄화층(146)은 길이방향 연결부(162)와 가지 전극 사이(161)에 위치하며 제 1 전극(150)과 중첩하지 않는 노출부(181)를 갖는다.
그 결과 노출부(181)는 평탄화층(146)의 상부면으로부터 함몰된 홈 형태를 갖는다. 이 때, 홈의 깊이는, 평탄화층(146)의 상부면을 기준으로 0.1 내지 0.3㎛이다.
이와 같이, 제 1 전극(150)의 단부와 중첩되어 절개부(169)가 형성되어 가지 전극(161)의 수 및 절개부(169)의 수가 증가되고, 또한 평탄화층(146)의 적어도 일부가 노출됨으로써 제 1 전극(150)과 제 2 전극(160)에 의하여 가려지지 않은 영역이 증가되어 광원으로부터 조사되는 광의 투과율이 증가된다.
이어서, 제 2 기판(210)에 대하여 설명한다.
제 2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진다.
제 2 기판(210)상에 복수개의 컬러필터(220)가 배치되며, 이들은 상기 블랙 매트릭스(230)에 의하여 각각 구분될 수 있다. 각각의 컬러필터(220)는 적색, 녹색 및 청색 중 하나를 표시할 수 있으며, 다른 색을 표시할 수도 있다.
블랙 매트릭스(230)는 복수개의 컬러필터(220)를 서로 구분하고 화소영역을 정의해 줄 뿐만 아니라, 빛샘을 방지하는 역할도 한다.
또한, 컬러필터(220)와 블랙 매트릭스(230)상에 절연막(240)이 배치된다. 절연막(240)은 무기 절연물 또는 유기 절연물로 만들어질 수 있으며, 상기 컬러필터(220)가 노출되는 것을 방지하고 평탄면을 제공한다. 절연막(240)은 생략될 수도 있다.
제 1 기판(110)과 제 2 기판(220) 사이에 스페이서가 배치되어, 제 1 기판(110)과 제 2 기판(210)을 지지하며 이격공간을 확보한다.
스페이서에 의하여 확보된 이격공간에 액정(310)이 개재된다. 제1 전극과 제2 전극에 전압이 인가되지 않을 때, 상기 액정(310)의 장축이, 제 1 기판(110)에 평행하게 배열될 수 있다. 또한, 액정(310)의 장축이 상기 제 1 기판(110)의 가지 전극(161) 방향으로부터 제 2 기판(210)에 이르기까지 나선상으로 90ㅀ 비틀려 배열될 수 있다.
제 1 전극(150)에 데이터 전압이 인가되고, 제 2 전극(160)에 공통전압이 인가되면, 제 1 전극(150)과 제 2 전극(160) 사이에 전기장이 생성되며, 액정(310)은 상기 전기장에 응답하여 회전하면서 배열한다. 액정(310)의 회전 방향에 따라 액정(310)을 통과하는 빛의 편광이 달라진다.
도 1에 블랙 매트릭스(230)와 컬러필터(220)가 모두 제 2 기판(210)에 배치된 것이 예시되어 있으나, 본 발명의 제 1 실시예가 이에 한정되는 것은 아니다. 블랙 매트릭스(230)가 제 1 기판(110)에 배치될 수도 있으며, 마찬가지로 상기 컬러필터(220)도 제 1 기판(110)에 배치될 수 있다. 예컨대, TFT 기판에 칼라필터가 형성된는 COA(color filter on array) 방식의 경우 상기 컬러필터(220)는 박막트랜지스터가 배치된 제 1 기판(110)상에 배치된다. 또한, 컬러필터와 블랙 매트릭스가 모두 TFT 기판에 형성하는 BOA(black matrix on array) 방식의 경우, 박막트랜지스터가 배치된 제 1 기판(110)상에 블랙 매트릭스(230)와 컬러필터(220)가 배치된다.
이하, 도 3 및 4를 참조하여, 비교예에 따른 액정표시장치(200)를 설명한다.
도 3은 비교예에 따른 액정표시장치의 평면도이고, 도 4는 도 3의 II??II'를 따라 절단한 단면도이다.
비교예에 따른 액정표시장치(200)는 절개부(169)의 수와 위치를 제외하고 도 1 및 도 2에 개시된 본 발명의 제 1 실시예에 따른 액정표시장치와 동일하다. 비교예에 따른 액정표시장치는 절개부(169)가 제 1 전극(150)과 대응되는 영역 내에만 배치된다. 그 결과, 본 발명의 제 1 실시예에 따른 액정표시장치에 비하여 절개부(169)의 수 및 가지 전극(161)의 수가 하나씩 적다. 또한, 절개부(169)가 제 1 전극(150)과 대응되는 영역 내에만 배치되기 때문에, 제 1 전극(150) 하부에 위치하는 평탄화층(146)이 노출되지 않는다.
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치(A)와 비교예에 따른 액정표시장치(B)의 밝기를 비교한 사진이다. 도 5에서 본 발명의 제 1 실시예에 따른 액정표시장치(A)는 화소 영역 전체에 걸쳐 밝은 빛을 방출하는 반면, 비교예에 따른 액정표시장치(B)는 화살표로 표시된 부분이 흐리게 나타난다.
본 발명의 제 1 실시예에 따른 액정표시장치와 비교예에 따른 액정표시장치의 투과율에 대한 시험 결과가 하기 표 1에 개시되어 있다. 투과율은 Techwiz 3D 프로그램을 이용한 시뮬레이션에 의하여 평가되었다.
구분 개구율 투과율(3D) 투과율 비교 절대투과율 구동전압(ΔV)
제 1 실시예 62.63% 22.79% 113.3% 4.13% 5.2V
비교예 62.63% 20.29% 100.0% 3.68% 5.2V
표 1에서 투과율(3D)은 시뮬레이션 결과를 나타내며, 절대투과율은 시뮬레이션 결과를 기초로 환산된 실제 투과율을 나타낸다. 또한, 구동 전압은, 제 2 전극에 5.5V의 공통전압이 인가될 때, 제 1 전극(150)과 제 2 전극(160)의 전압차를 나타낸다.
또한, 도 6은 본 발명의 제 1 실시예에 따른 액정표시장치의 절대투과율(A)과 비교예에 따른 액정표시장치의 절대투과율(B)을 비교한 그래프이다.
표 1 및 도 6을 참조하면, 본 발명의 제 1 실시예에 따른 액정표시장치(A)는 5.2V의 전압에서 4.13%의 최대 절대투과율을 나타내는 반면, 비교예에 따른 액정표시장치(B)는 5.2V에서 3.68%의 최대 절대투과율을 나타낸다. 이와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치는 비교예에 따른 액정표시장치에 비해 13.3% 향상된 투과율을 갖는다.
이하, 도 7을 참조하여 본 발명의 제 2 실시예를 설명한다.
도 7은 본 발명의 제 2 실시예에 따른 액정표시장치(300)의 단면도이다. 본 발명의 제 2 실시예에 따른 액정표시장치(300)는 제 1 전극(250)이 공통전극이고, 제 2 전극(260)이 화소전극이다.
본 발명의 제 2 실시예에 따른 액정표시장치(300)는 앞서 설명한 제 1 실시예에 따른 액정표시장치와 같이 제 1 기판(110) 위에 게이트선(120), 게이트 전극(121), 공통배선(170), 접촉 전극(175), 데이터선(180), 소스 전극(141), 드레인 전극(142)이 배치된다.
게이트선(120), 공통배선(170), 데이터선(180), 박막트랜지스터 및 접촉 전극(175)을 포함한 제 1 기판(110)상의 전면에 보호막(145)이 배치되고, 보호막(145)상에 평탄화층(146)이 배치된다.
평탄화층(146)상에 제 1 전극(250)이 배치된다. 제 1 전극(250)은 면전극 형태를 가지며 공통배선(170)과 연결된다.
제 1 전극(250)상에 절연층(147)이 배치되고 절연층(147)상에 제 2 전극(250)이 배치된다. 이 때, 드레인 전극(142)상의 보호막(145), 평탄화층(146) 및 절연층(147)의 일부가 제거되어 컨택홀(152)이 형성되고, 컨택홀(152)을 통하여 제 2 전극(250)은 박막트랜지스터의 드레인 전극(142)과 연결된다.
제 2 전극(260)은 상기 제 1 전극(250)과 적어도 일부가 중첩되며, 복수개의 가지 전극(261)을 가진다. 제 2 전극의 가지 전극(261) 사이에 절개부(269)가 위치한다. 절개부(269)는 제 1 전극(250)과 대응되는 영역 내에 형성될 뿐만 아니라 제 1 전극(250)과 제 1 전극(250)외의 영역에 걸쳐서도 형성된다.
제 2 전극(260)은 또한 가지 전극(261)의 길이방향을 따라 형성된 길이방향 연결부(262)를 포함하며, 가지 전극(261) 중 적어도 하나와 길이방향 연결부(262) 사이에 제 1 전극(250)의 일단이 배치된다. 제 1 전극(250)은 길이방향 연결부(262)와 상호작용하여 전계를 형성할 수 있다.
이하, 도 8a 내지 8f를 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치의 제조과정을 설명한다.
먼저, 도 8a에 도시된 바와 같이, 투명한 유리 또는 플라스틱 등으로 된 제 1 기판(110)상에 게이트전극(121)이 형성된다. 게이트 전극(121)은 게이트선(120)과 함께 형성된다. 또한 게이트 전극(121)과 게이트선(120)상에 질화규소(SiNx) 또는 산화규소(SiOx)로 이루어지는 게이트 절연막(125)이 형성된다.
도 8b에 도시된 바와 같이, 게이트 절연막(125)상에 게이트전극(121)과 적어도 일부 중첩되는 반도체층(130)이 형성된다. 반도체층(130)상에 도전체에 의하여 소스전극(141) 및 드레인전극(142)이 형성되고, 게이트 절연막(125) 상에 데이터 선(180)이 형성된다. 이 때, 공통배선(170)과 접촉 전극(175)도 함께 형성된다.
또한, 반도체층(130)과 소스전극(141) 및 드레인전극(142) 사이에 저항성 접촉 부재(135)가 배치된다.
다음, 도 8c에 도시된 바와 같이, 소스전극(141), 드레인전극(142), 노출된 반도체층(130), 데이터선(180), 공통배선(170) 및 접촉전극(175)상에 보호막(145)이 배치되며, 보호막(145) 상에 평탄화층 형성용 물질층(149)이 형성된다.
도 8d에 도시된 바와 같이, 평탄화층 형성용 물질층(149)이 패턴화되고 보호막(145)의 일부가 선택적으로 제거되어, 드레인전극(142)상에 콘택홀(152)이 만들어진다. 이 때, 공통배선(170)과 연결된 접촉전극(175)도 일부 노출된다.
다음, 도 8e에 도시된 바와 같이, 평탄화층(146) 상에 드레인 전극(142)과 연결된 제 1 전극(150)이 형성된다. 이 때, 데이터선(180)상부에 차단층(185)이 형성된다. 차단층은 제 1 전극과 동일한 재료에 의하여 동일한 공정으로 만들어질 수 있다.
다음 도 8f에 도시된 바와 같이, 제 1 전극(150) 및 노출된 평탄화층(146)상에 절연층(147)이 배치되고, 절연층(147)상에 제 2 전극(160)이 형성된다. 이때 제 2 전극(160)과 접촉전극(175)의 연결을 위하여, 접촉 전극(175) 상부에 배치된 절연층(147)의 일부가 제거되어 컨택홀이 형성될 수 있다.
복수개의 가지 전극(161)을 갖는 제 2 전극(160) 형성을 위하여, 먼저 절연층(147)상에 제 2 전극 형성용 재료를 전체 도포한 후, 제 2 전극 형성용 재료를 선택적으로 제거하여 복수개의 절개부(169)를 형성할 수 있다. 이 때, 제 1 전극(150)과 중첩되지 않은 영역에도 절개부(169)가 형성된다.
절개부(169)가 형성되는 과정에서 절연층(147)이 제거된다. 평탄화층(146)의 노출부(181)는 제 1 전극(150)과 중첩되지 않기 때문에, 절개부(169)가 형성되는 과정에서 평탄화층(146)이 일부 제거된다. 그 결과, 노출부(181)는 평탄화층(146)의 상부면으로부터 함몰된 홈 형태를 갖는다.
또한, 제 2 기판(210)상에 컬러필터(220)와 블랙 메트릭스(230)를 형성하고, 컬러필터(220) 및 블랙 매트릭스(230) 상에 절연층(240)를 형성한다. 이어, 스페이서를 사이에 두고 제 1 기판(110)과 제 2 기판(210) 사이에 액정(310)을 개재하고, 제 1 기판(110)과 제 2 기판(210)을 합착하면 도 2에 도시된 액정표시장치가 만들어진다.
이상에서 도면 및 실시예를 중심으로 본 발명을 설명하였다. 상기 설명된 도면과 실시예는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능할 것이다. 따라서, 본 발명의 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 제 1 기판
120: 게이트전극 121: 게이트선
125: 게이트 절연막 130: 반도체층
141: 소스전극 142: 드레인전극
145: 보호막 146: 평탄화층
150: 제1전극 160: 제2전극
161: 가지 전극 170: 공통배선
180: 데이터선 210: 제 2 기판
220: 컬러필터 230: 블랙 매트리스
310: 액정

Claims (14)

  1. 제 1 기판;
    상기 제 1 기판상에 배치된 제 1 전극; 및
    상기 제 1 전극과 이격되며 상기 제 1 전극과 적어도 일부가 중첩되는 제 2 전극;을 포함하고,
    상기 제 2 전극은 복수개의 가지 전극 및 상기 복수개의 가지 전극을 연결하는 연결부를 포함하고,
    상기 연결부는 상기 가지 전극의 길이방향을 따라 형성된 길이방향 연결부와 폭방향을 따라 형성된 폭방향 연결부를 포함하고,
    상기 가지 전극 중 적어도 하나와 상기 길이방향 연결부 사이에 제 1 전극의 일단이 배치되는 액정표시장치.
  2. 제1항에 있어서,
    상기 제 1 기판과 상기 제 1 전극 사이에 평탄화층이 배치되며,
    상기 평탄화층은, 상기 길이방향 연결부와 가지 전극 사이에 위치하며, 상기 제 1 전극과 중첩하지 않는 노출부를 갖는 액정표시장치.
  3. 제2항에 있어서, 상기 노출부는 단면이 오목한 홈 형태인 액정표시장치.
  4. 제3항에 있어서, 상기 홈의 깊이는 평탄화층의 상부면을 기준으로 0.1 내지 0.3㎛인 액정표시장치.
  5. 제2항에 있어서, 상기 평탄화층 1.5 내지 3㎛의 두께를 갖는 액정표시장치.
  6. 제2항에 있어서,
    상기 제 1 기판상에 데이터 배선이 배치되며,
    상기 데이트 배선과 대응되는 상기 평탄화층상에 차단층이 배치된 액정표시장치.
  7. 제6항에 있어서, 상기 차단층은 상기 제 1 전극과 동일한 재료로 이루어진 액정표시장치.
  8. 제1항에 있어서, 상기 제 1 전극은 화소 전극이며, 상기 제 2 전극은 공통전극인 액정표시장치.
  9. 제1항에 있어서,
    상기 제 1 기판상에 박막트랜지스터가 배치되며,
    상기 제 1 전극은 상기 박막트랜지스터와 연결된 액정표시장치.
  10. 제 1 기판상에 제 1 전극을 형성하는 단계; 및
    상기 제 1 전극상에 상기 제 1 전극과 이격된 제 2 전극을 형성하는 단계;를 포함하며,
    상기 제 2 전극은 복수개의 가지 전극 및 상기 복수개의 가지 전극을 연결하는 연결부를 포함하고,
    상기 연결부는 상기 가지 전극의 길이방향을 따라 형성된 길이방향 연결부와 폭방향을 따라 형성된 폭방향 연결부를 포함하고,
    상기 가지 전극 중 적어도 하나와 상기 길이방향 연결부 사이에 제 1 전극의 일단이 배치되는 액정표시장치의 제조방법.
  11. 제10항에 있어서,
    상기 제 2 전극을 형성하는 단계는,
    상기 제 1 전극상에 상기 제 1 전극과 절연되도록 제 2 전극 형성용 물질을 도포하는 단계; 및
    상기 제 2 전극용 물질의 일부를 선택적으로 제거하여 절개부를 형성하는 단계;
    를 포함하는 액정표시장치의 제조방법.
  12. 제10항에 있어서,
    상기 제 1 전극을 형성하는 단계 전에, 상기 기판상에 평탄화층을 형성하는 단계를 포함하며,
    상기 평탄화층은, 상기 길이방향 연결부와 가지 전극 사이에 위치하며, 상기 제 1 전극과 중첩하지 않는 노출부를 갖는 액정표시장치의 제조방법.
  13. 제12항에 있어서, 상기 노출부는 단면이 오목한 홈 형태인 액정표시장치의 제조방법.
  14. 제10항에 있어서,
    상기 제 1 전극을 형성하는 단계 이전에 상기 제 1 기판상에 데이터 배선을 형성하는 단계를 포함하며,
    상기 제 1 전극을 형성하는 단계는, 상기 데이트 배선과 대응되는 상기 평탄화층상에 차단층을 형성하는 단계를 포함하는 액정표시장치의 제조방법.
KR1020140030110A 2014-03-14 2014-03-14 액정 표시장치 및 그 제조방법 KR20150107965A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140030110A KR20150107965A (ko) 2014-03-14 2014-03-14 액정 표시장치 및 그 제조방법
US14/509,121 US9354475B2 (en) 2014-03-14 2014-10-08 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140030110A KR20150107965A (ko) 2014-03-14 2014-03-14 액정 표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150107965A true KR20150107965A (ko) 2015-09-24

Family

ID=54068700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140030110A KR20150107965A (ko) 2014-03-14 2014-03-14 액정 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9354475B2 (ko)
KR (1) KR20150107965A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139707A (ko) * 2016-06-09 2017-12-20 삼성디스플레이 주식회사 액정표시장치 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105739197B (zh) * 2016-05-16 2019-08-13 厦门天马微电子有限公司 阵列基板、包含其的显示面板和显示装置
KR102607407B1 (ko) * 2016-06-03 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6522182B1 (ja) * 2018-02-21 2019-05-29 シャープ株式会社 液晶表示装置
EP3828625A1 (en) * 2019-11-26 2021-06-02 HighVisTec GmbH Liquid crystal device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061505B2 (ja) 2006-05-25 2012-10-31 日本電気株式会社 横電界方式のアクティブマトリクス型液晶表示装置
US7903219B2 (en) 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
JP5460123B2 (ja) 2009-05-20 2014-04-02 三菱電機株式会社 液晶表示装置
KR101709346B1 (ko) 2009-12-15 2017-03-08 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그의 제조방법
KR101866388B1 (ko) 2010-11-15 2018-06-12 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101844015B1 (ko) * 2011-02-24 2018-04-02 삼성디스플레이 주식회사 액정 표시 장치
KR101900814B1 (ko) 2011-11-30 2018-09-20 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이기판
KR101260666B1 (ko) 2011-12-15 2013-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 액정 표시장치와 그 제조방법
KR20130085859A (ko) * 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139707A (ko) * 2016-06-09 2017-12-20 삼성디스플레이 주식회사 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20150261048A1 (en) 2015-09-17
US9354475B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
KR101968257B1 (ko) 액정 표시 장치
KR101303476B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US8754415B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR101252001B1 (ko) 액정 표시 장치 및 그 제조 방법
US10247977B2 (en) Display device
EP1795950A1 (en) Liquid crystal display and manufacturing method therefor
JP2007052418A (ja) 液晶表示装置
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
KR20140108967A (ko) 액정 표시 장치 및 그 제조 방법
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
KR101389923B1 (ko) 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
KR20160110671A (ko) 액정 표시장치
KR101981593B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102262431B1 (ko) 액정 표시 장치
KR20050078762A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US9459505B2 (en) Display device and manufacturing method thereof
CN107436516B (zh) 显示装置
US10401684B2 (en) Liquid crystal display device
US20050098781A1 (en) Thin film array panel
US9519193B2 (en) Liquid crystal display
KR20180063414A (ko) 표시 장치
KR102109678B1 (ko) 액정 표시 장치
KR20170052730A (ko) 액정 표시 장치
KR20160112047A (ko) 표시 장치 및 그 제조 방법
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination