KR101389923B1 - 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법 - Google Patents

고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법 Download PDF

Info

Publication number
KR101389923B1
KR101389923B1 KR1020080036727A KR20080036727A KR101389923B1 KR 101389923 B1 KR101389923 B1 KR 101389923B1 KR 1020080036727 A KR1020080036727 A KR 1020080036727A KR 20080036727 A KR20080036727 A KR 20080036727A KR 101389923 B1 KR101389923 B1 KR 101389923B1
Authority
KR
South Korea
Prior art keywords
line
data line
gate insulating
gate
substrate
Prior art date
Application number
KR1020080036727A
Other languages
English (en)
Other versions
KR20090111123A (ko
Inventor
조영준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080036727A priority Critical patent/KR101389923B1/ko
Priority to US12/178,967 priority patent/US7705360B2/en
Priority to JP2009102243A priority patent/JP2009265662A/ja
Publication of KR20090111123A publication Critical patent/KR20090111123A/ko
Priority to US12/720,613 priority patent/US20100167442A1/en
Application granted granted Critical
Publication of KR101389923B1 publication Critical patent/KR101389923B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

어레이 기판, 액정 표시 장치 및 이들의 제조 방법이 제공된다. 어레이 기판은, 기판, 기판 위에 형성된 데이터 선, 데이터 선 위에 형성된 보호막, 보호막 위에 형성되고 게이트 전극을 포함하는 게이트 선, 보호막 위에 형성되고 데이터 선과 중첩하는 커패시터 선, 게이트 선과 커패시터 선 위에 형성된 게이트 절연막, 게이트 절연막 위에 형성된 반도체 막, 데이터 선을 노출시키며 보호막과 게이트 절연막을 통과하도록 형성된 콘택 홀, 및 반도체 막 및 게이트 절연막 상에 형성되고 투명 도전 물질로 형성된 소오스 전극과 드레인 전극을 포함한다.
개구율(aperture ratio), 바텀(bottom) 데이터 라인, 투명 소오스 전극, 투명 드레인 전극

Description

고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조 방법{Array substrate having high aperture ratio, liquid crystal display, and method of manufacturing the same}
본 발명은 어레이 기판, 액정 표시 장치 및 이들의 제조 방법에 관한 것으로, 보다 상세하게는 개구율이 향상된 어레이 기판, 액정 표시 장치 및 이들의 제조 방법에 관한 것이다.
액정 표시 장치는 평면 패널 표시 장치 중의 하나이다. 상기 액정 표시 장치는 어레이 기판, 상기 어레이 기판과 마주보는 대향 기판, 상기 어레이 기판과 상기 대향 기판 사이에 형성된 액정층을 포함한다. 화소 전극과 공통 전극이 상기 액정 표시 장치에 형성되어 액정층에 전계를 인가한다. 상기 화소 전극을 상기 어레이 기판 상에 형성되고, 상기 공통 전극은 상기 대향 기판 상에 형성된다. 각 화소 전극은 박막 트랜지스터의 드레인 전극에 연결된다. 상기 화소 전극에는 상기 박막 트랜지스터를 통하여 데이터 신호가 인가되고, 화소 전극과 공통 전극 사이에 형성된 전계에 의하여 상기 액정층 내의 액정분자들이 구동된다.
상기 액정층에서 액정분자들의 배열은 전계에 의해서 조절되기 대문에 액정 층을 통과하는 광 투과율이 변하게 된다. 따라서 이미지가 표시된다.
상기 액정 표시 장치의 휘도를 향상시키기 위해서, 상기 액정 표시 장치의 개구율을 증가시킬 필요가 있다. 그러나 화소 전극과 데이터 선 사이의 커플링 효과에 의해 발생하는 기생용량을 피하기 위해서는 화소 전극과 데이터 선 사이에 일정한 거리를 유지해야 한다. 따라서 화소 전극의 크기가 줄어듬에 따라 개구율은 낮아질 수 있다. 또한, 두 기판 사이에서 발생할 수 있는 미스 얼라인을 피하기 위해 블랙 매트릭스가 충분히 넓게 형성 되어야 한다.
따라서, 기생용량의 증가 없이 개구율을 향상시킬 수 있는 어레이 기판, 액정 표시 장치 및 이들의 제조 방법을 제안하고자 한다.
본 발명의 일 실시예에 따른 어레이 기판은, 기판, 상기 기판 위에 형성된 데이터 선, 상기 데이터 선 위에 형성된 보호막, 상기 보호막 위에 형성되고 게이트 전극을 포함하는 게이트 선, 상기 보호막 위에 형성되고 상기 데이터 선과 중첩하는 커패시터 선, 상기 게이트 선과 상기 커패시터 선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 반도체 막, 상기 데이터 선을 노출시키며 상기 보호막과 상기 게이트 절연막을 통과하도록 형성된 콘택 홀, 및 상기 반도체 막 및 상기 게이트 절연막 상에 형성되고 투명 도전 물질로 형성된 소오스 전극과 드레인 전극을 포함한다.
본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 기판, 상기 제1 기판 위에 형성된 데이터 선, 상기 데이터 선 위에 형성된 보호막, 상기 보호막 위에 형성되고 게이트 전극을 포함하는 게이트 선, 상기 보호막 위에 형성되고 상기 데이터 선과 중첩하는 커패시터 선, 상기 게이트 선과 상기 커패시터 선 위에 형성된 게이트 절연막, 상기 게이트 절연막 위에 형성된 반도체 막, 상기 데이터 선을 노출시키며 상기 보호막과 상기 절연막을 통해 형성된 콘택 홀, 상기 반도체 막 및 상기 게이트 절연막 위에 형성된 드레인 전극과 소오스 전극, 상기 게이트 절연막 위에서 상기 드레인 전극으로부터 연장된 화소 전극, 상기 제1 기판과 대향하고 블랙 매트릭스를 포함하는 제 2 기판, 및 상기 제 1 기판과 상기 제 2 기판 사이에 형성되는 액정층을 포함한다. 여기서, 서로 인접한 상기 화소 전극들 사이의 거리는 상기 블랙 매트릭스의 폭, 상기 커패시터 선의 폭, 및 상기 데이터 선의 폭보다 좁은 것이 바람직하다.
본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, 기판 위에 데이터 선을 형성하는 단계, 상기 데이터 선 위에 보호막을 형성하는 단계, 상기 보호막 위에, 게이트 전극을 포함하는 게이트 선과, 상기 데이터 선과 중첩하는 커패시터 선을 형성하는 단계, 상기 게이트 선과 상기 커패시터 선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체 막을 형성하는 단계, 상기 데이터 선이 노출되도록 상기 보호막과 상기 게이트 절연막을 통해 콘택 홀을 형성하는 단계, 및 상기 게이트 절연막 상에 투명 도전 물질로 이루어진 소오스 전극과 드레인 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은, 제1 기판 위에 데이터 선을 형성하는 단계, 상기 데이터 선 위에 보호막을 형성하는 단계, 상기 보호막 위에, 게이트 전극을 포함하는 게이트 선과, 상기 데이터 선과 중첩하는 커패시터 선을 형성하는 단계, 상기 게이트 선과 상기 커패시터 선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체 막을 형성하는 단계, 상기 데이터 선이 노출되도록 상기 보호막과 상기 게이트 절연막을 통하는 콘택 홀을 형성하는 단계, 상기 게이트 절연막 위에 소오스 전극, 드레인 전극 및 드레인 전극 으로부터 연장된 화소 전극을 형성하는 단계, 상기 제1 기판과 대향하는 제2 기판 상에 블랙 매트릭스를 형성하는 단계, 및 상기 제1 기판과 상기 제2 기판 사이에 액정층을 형성하는 단계를 포함한다. 여기서, 서로 인접하는 상기 화소 전극들 사이의 거리가 상기 블랙 매트릭스의 폭, 상기 커패시터 선의 폭, 및 상기 데이터 선의 폭보다 좁은 것이 바람직하다.
상술한 구성을 적용할 경우 데이터 선과 화소 전극 사이에 보호막과 게이트 절연막이 형성되어 커플링 효과에 의해 발생될 수 있는 간섭을 방지할 수 있고, 인접하는 화소 전극 사이의 거리를 좁게 형성 할 수 있어 표시 장치의 개구율을 향상 시킬 수 있다.
이하 도면을 참고하여 본 발명의 실시예를 구체적으로 설명한다. 도 1 내지 도 10은 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 순차적으로 나타내는 평면도들 및 이들의 단면도들이다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 2는 도 1의 선 A-A' 에 따라 절단된 단면도이다.
본 실시예의 어레이 기판은 제1 기판(100), 상기 제1 기판(100) 위에 형성된 데이터 선(110), 상기 데이터 선(110) 위에 형성된 보호막(120)을 포함한다. 상기 제1 기판(100)은 빛이 통과할 수 있는 투명한 물질로 형성되며 비알카리 특성을 가질 수 있다. 상기 투명한 물질은 투명한 합성 수지로 이루어질 수 있다. 상기 데 이터 선(110)은 도전 물질로 이루어지고, 상기 도전 물질은 저저항 물질, 예를 들면, 알루미늄이 포함된 도전 물질, 구리가 포함된 도전 물질, 은이 포함된 도전 물질, 몰리브덴이 포함된 도전 물질, 또는 티타늄이 포함된 도전 물질을 포함한다. 상기 데이터 선(110)은 단일층 또는 복수층으로 형성될 수 있다. 상기 복수층은 저저항 특성을 가지는 제 1 층과 접촉 특성이 좋은 제 2 층으로 형성될 수 있다. 상기 데이터 선(110)은 데이터 패드(미도시)를 더 포함할 수 있다. 상기 보호막(120)은 절연층을 포함하고 있고, 상기 절연층은 예를 들면, 유기 절연막, 질화 실리콘막 또는 아크릴을 포함하는 물질로 이루어질 수 있다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이고, 도 4는 도 3의 선 B-B' 에 따라 절단된 단면도이다.
게이트 전극(140)을 포함하는 게이트 선(130)과, 커패시터 선(150)이 상기 보호막(120) 위에 형성된다. 그리고, 게이트 절연막(160)이 상기 게이트 선(130)과 상기 커패시터 선(150) 위에 형성된다. 상기 게이트 선들(130)은 서로 평행하도록 형성된다. 상기 게이트 선(130)은 금속 또는 도전 물질, 예를 들면, 알루미늄 (Al), 알루미늄 합금, 몰리브덴 (Mo), 몰리브덴 합금, 크롬 (Cr), 크롬 합금, 탄탈륨 (Ta), 탄탈륨 합금, 구리 (Cu) 또는 구리 합금으로 이루어질 수 있다. 상기 게이트 선(130)은 단일층 또는 복수층으로 형성될 수 있다. 상기 복수층은 저저항 특성을 가지는 제 1 층과 접촉 특성이 좋은 제 2층으로 형성될 수 있다. 상기 게이트 선(130)은 게이트 패드(미도시)를 더 포함할 수 있다. 예를 들어, 상기 게이트 전극(140)은 상기 데이터 선(110)과 중첩되지 않도록 형성한다.
상기 커패시터 선(150)은 상기 데이터 선(110)과 중첩되도록 형성한다. 예를 들어, 커패시터 선(150)의 폭은 데이터 선(110)의 폭보다 넓도록 형성하여, 상기 커패시터 선(150)이 상기 데이터 선(110)을 실질적으로 모두 덮도록 형성될 수 있다. 상기 커패시터 선(150)은 상기 게이트 선(130)과 같은 물질로 형성될 수 있다.
상기 게이트 절연막(160)은 예를 들면, 유기 절연막, 질화 실리콘막, 산화 실리콘막 또는 아크릴을 포함하는 물질로 이루어질 수 있다. 한 실시예에서, 상기 게이트 절연막(160)은 단일층 또는 복수층으로 형성될 수 있다. 상기 복수층은 유전율이 다른 제 1 유전층과 제 2 유전층으로 형성 될 수 있다.
도 5는 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이고, 도 6은 도 5의 선 C-C' 에 따라 절단된 단면도이다.
액티브 층의 역할을 하는 반도체 막(170)이 상기 게이트 절연막(160) 위에 형성된다. 상기 반도체 막(170)은 상기 게이트 절연막(160) 위에 섬 형태로 형성된다. 상기 반도체 막(170)은 아몰퍼스 실리콘 막으로 이루어질 수 있다. 상기 반도체 막(170) 위에 오믹 콘택층(미도시)이 더 형성 될 수 있다. 상기 오믹 콘택층은 도프되고 마이크로 결정화된 아몰퍼스 실리콘, 금속 실리사이드, 또는 N+ 도프된 아몰퍼스 실리콘으로 이루어질 수 있다.
도 7은 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이고, 도 8은 도 7의 선 D-D' 에 따라 절단된 단면도이다.
제 1 콘택 홀(180)이 상기 데이터 선(120)이 노출되도록 상기 보호막(120)과 상기 게이트 절연막(160)을 통하여 형성된다. 상기 게이트 패드(미도시)와 상기 데이터 패드(미도시)를 각각 노출하도록 제 2 콘택 홀(미도시)과 제 3 콘택 홀(미도시)이 상기 보호막(120)과 상기 게이트 절연막(160)을 통하여 형성된다.
도 9는 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이고, 도 10은 도 9의 선 E-E' 에 따라 절단된 단면도이고, 도 11은 도 9의 X 영역의 확대 평면도이고, 도 12는 도 11의 선 F-F' 에 따라 절단된 단면도이다.
소오스 전극(210)과 드레인 전극(220)이 상기 반도체 막(170)과 상기 게이트 절연막(160) 위에 형성된다. 상기 소오스 전극(210)과 상기 드레인 전극(220)은 투명 도전 물질로 형성된다.
상기 소오스 전극(210)은 상기 제 1 콘택 홀(180)을 통하여 상기 데이터 선(110)과 전기적으로 연결된다.
상기 드레인 전극(220)은 상기 게이트 절연막(160) 위에 형성된 화소 전극(230)과 연결되어 있다. 예를 들어, 본 실시예에서와 마찬가지로 드레인 전극(220)은 화소 전극(230)과 동일한 물질로 동일한 층에 형성될 수 있으며, 화소 전극(230)은 드레인 전극(220)으로부터 연장되어 형성될 수 있다. 상기 화소 전극(230)은 반사 도전 물질, 반투과 도전 물질, 인듐 틴 옥사이드 (ITO) 또는 인듐 징크 옥사이드 (IZO)로 이루어질 수 있다.
이와 같은 적층 구조물은 본 발명의 일 실시예에 따른 어레이 기판(10)을 구성한다.
도 10을 참조하면, 어레이 기판(10)에 대향하는 대향 기판(20)은, 제2 기 판(300)과, 제2 기판(300) 상에 형성되어 빛샘을 방지하는 블랙 매트릭스(310)와, 제2 기판(300) 상에 화소 전극(230)과 대응하도록 형성된 컬러필터(312)와, 상기 컬러필터(312) 상에 형성된 공통 전극(314)을 포함한다. 액정층(320)은 상기 어레이 기판(10)과 상기 대향 기판(20) 사이에 형성된다.
일 실시예에서, 데이터 선(110)을 사이에 두고 인접하는 화소 전극들(230) 사이의 거리(d)는 상기 블랙 매트릭스(310), 상기 커패시터 선(150) 및 상기 데이터 선(110)의 폭보다 좁도록 형성한다.
따라서 상기 어레이 기판(10)과 상기 대향 기판(20)을 포함하는 액정 표시 장치의 개구율을 향상시킬 수 있다.
이상의 실시예는 발명의 이해를 돕기 위한 것으로 해당 기술 분야의 숙련된 당업자는 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이다.
도 2는 도 1의 선 A-A' 에 따라 절단된 단면도이다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이다.
도 4는 도 3의 선 B-B' 에 따라 절단된 단면도이다.
도 5는 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이다.
도 6은 도 5의 선 C-C' 에 따라 절단된 단면도이다.
도 7은 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이다.
도 8은 도 7의 선 D-D' 에 따라 절단된 단면도이다.
도 9는 본 발명의 일 실시예에 따른 어레이 기판에 대한 평면도이다.
도 10은 도 9의 선 E-E' 에 따라 절단된 단면도이다.
도 11은 도 9의 X 영역의 확대 평면도이다.
도 12는 도 11의 선 F-F' 에 따라 절단된 단면도이다.
<도면 부호에 대한 설명>
10 : 어레이 기판 20 : 대향 기판
100 : 제1 기판 110 : 데이터 선
120 : 보호막 130 : 게이트 선
140 : 게이트 전극 150 : 커패시터 선
160 : 게이트 절연막 170 : 반도체 막
180 : 콘택 홀 210 : 소오스 전극
220 : 드레인 전극 230 : 화소 전극
310 : 블랙 매트릭스 320 : 액정층

Claims (17)

  1. 기판;
    상기 기판 위에 형성된 데이터 선;
    상기 데이터 선 위에 형성된 보호막;
    상기 보호막 위에 형성되고 게이트 전극을 포함하는 게이트 선;
    상기 보호막 위에 형성되고 상기 데이터 선과 중첩하는 커패시터 선;
    상기 게이트 선과 상기 커패시터 선 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 반도체 막;
    상기 데이터 선을 노출시키며 상기 보호막과 상기 게이트 절연막을 통과하도록 형성된 콘택 홀; 및
    상기 반도체 막 및 상기 게이트 절연막 상에 형성되고 투명 도전 물질로 형성된 소오스 전극과 드레인 전극을 포함하는 어레이 기판.
  2. 제1 항에서,
    상기 드레인 전극으로부터 연장되어 상기 게이트 절연막 상에 형성된 화소 전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2 항에서,
    상기 화소 전극은 반사 도전 물질, 반사투과 도전 물질, 인듐 틴 옥사이드 물질 (ITO), 및 인듐 징크 옥사이드 (IZO) 물질 중에 선택된 적어도 하나의 물질로 이루어진 어레이 기판.
  4. 제1 항에서,
    상기 커패시터 선의 폭은 상기 데이터 선의 폭보다 넓은 것을 특징으로 하는 어레이 기판.
  5. 제1 기판;
    상기 제1 기판 위에 형성된 데이터 선;
    상기 데이터 선 위에 형성된 보호막;
    상기 보호막 위에 형성되고 게이트 전극을 포함하는 게이트 선;
    상기 보호막 위에 형성되고 상기 데이터 선과 중첩하는 커패시터 선;
    상기 게이트 선과 상기 커패시터 선 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 반도체 막;
    상기 데이터 선을 노출시키며 상기 보호막과 상기 절연막을 통해 형성된 콘택 홀;
    상기 반도체 막 및 상기 게이트 절연막 위에 형성된 드레인 전극과 소오스 전극;
    상기 게이트 절연막 위에서 상기 드레인 전극으로부터 연장된 화소 전극;
    상기 제1 기판과 대향하고 블랙 매트릭스를 포함하는 제 2 기판; 및
    상기 제 1 기판과 상기 제 2 기판 사이에 형성되는 액정층을 포함하며,
    서로 인접한 상기 화소 전극들 사이의 거리는 상기 블랙 매트릭스의 폭, 상기 커패시터 선의 폭, 및 상기 데이터 선의 폭보다 좁은 것을 특징으로 하는 액정 표시 장치.
  6. 제5 항에서,
    상기 소오스 전극, 상기 드레인 전극 및 상기 화소 전극은 투명 도전성 물질을 포함하는 것을 특징으로 하는 액정 표시 장치.
  7. 제6 항에서,
    상기 화소 전극은 반사 도전 물질, 반사투과 도전 물질, 인듐 틴 옥사이드 물질 (ITO), 및 인듐 징크 옥사이드 (IZO) 물질 중에 선택된 적어도 하나의 물질로 이루어진 액정 표시 장치.
  8. 제5 항에서,
    상기 커패시터 선의 폭은 상기 데이터 선의 폭보다 넓은 것을 특징으로 하는 액정 표시 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020080036727A 2008-04-21 2008-04-21 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법 KR101389923B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080036727A KR101389923B1 (ko) 2008-04-21 2008-04-21 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
US12/178,967 US7705360B2 (en) 2008-04-21 2008-07-24 Array substrate for display device and method of manufacturing the same
JP2009102243A JP2009265662A (ja) 2008-04-21 2009-04-20 高開口率アレイ基板、液晶表示装置およびこれらの製造方法
US12/720,613 US20100167442A1 (en) 2008-04-21 2010-03-09 Array substrate for display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036727A KR101389923B1 (ko) 2008-04-21 2008-04-21 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법

Publications (2)

Publication Number Publication Date
KR20090111123A KR20090111123A (ko) 2009-10-26
KR101389923B1 true KR101389923B1 (ko) 2014-04-29

Family

ID=41200362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080036727A KR101389923B1 (ko) 2008-04-21 2008-04-21 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법

Country Status (3)

Country Link
US (2) US7705360B2 (ko)
JP (1) JP2009265662A (ko)
KR (1) KR101389923B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR20120071961A (ko) 2010-12-23 2012-07-03 삼성모바일디스플레이주식회사 평판표시장치
KR101941439B1 (ko) * 2011-10-04 2019-01-24 엘지디스플레이 주식회사 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
US10312374B2 (en) * 2012-10-01 2019-06-04 Sharp Kabushiki Kaisha Circuit board and display device
KR102038633B1 (ko) * 2012-11-13 2019-10-30 삼성전자주식회사 디스플레이 장치의 구동 소자 및 그 제조 방법
CN109887885A (zh) * 2019-03-01 2019-06-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018883A (ko) * 2000-09-04 2002-03-09 윤종용 박막 트랜지스터 기판 및 그 제조방법
KR20050026667A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
US7001796B2 (en) * 2003-10-28 2006-02-21 Lg.Philips Lcd Co., Ltd. Method for fabricating array substrate of liquid crystal display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3055384B2 (ja) 1993-11-26 2000-06-26 カシオ計算機株式会社 配線を有する電子デバイス
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100862240B1 (ko) * 2002-07-31 2008-10-09 엘지디스플레이 주식회사 반사형 액정표시장치와 그 제조방법
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
KR101133751B1 (ko) * 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
JP4301259B2 (ja) * 2005-09-13 2009-07-22 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
KR101252001B1 (ko) * 2006-06-15 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020018883A (ko) * 2000-09-04 2002-03-09 윤종용 박막 트랜지스터 기판 및 그 제조방법
KR20050026667A (ko) * 2003-09-09 2005-03-15 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
US7001796B2 (en) * 2003-10-28 2006-02-21 Lg.Philips Lcd Co., Ltd. Method for fabricating array substrate of liquid crystal display device

Also Published As

Publication number Publication date
US20090261336A1 (en) 2009-10-22
US7705360B2 (en) 2010-04-27
US20100167442A1 (en) 2010-07-01
KR20090111123A (ko) 2009-10-26
JP2009265662A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
US6819383B2 (en) Forming method of liquid crystal layer using ink jet system
US8558958B2 (en) Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same
US9618817B2 (en) Array substrate and narrow bezel-type liquid crystal display device including the same
US7855767B2 (en) Transflective liquid crystal display
US20180259805A1 (en) Display device
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
KR101389923B1 (ko) 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
US20160202586A1 (en) Liquid crystal display
EP1795950A1 (en) Liquid crystal display and manufacturing method therefor
US10247977B2 (en) Display device
US7294854B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US7838879B2 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US10634945B2 (en) Reflective liquid crystal display
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US8350978B2 (en) Liquid crystal display
KR20080051536A (ko) 액정 표시 장치
KR20170133557A (ko) 표시 장치
JP5207947B2 (ja) 液晶表示装置及びその製造方法
US8841677B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101272329B1 (ko) 액정 표시 장치
CN113534548A (zh) 显示装置
KR20070037146A (ko) 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6