KR101133751B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101133751B1
KR101133751B1 KR1020030062203A KR20030062203A KR101133751B1 KR 101133751 B1 KR101133751 B1 KR 101133751B1 KR 1020030062203 A KR1020030062203 A KR 1020030062203A KR 20030062203 A KR20030062203 A KR 20030062203A KR 101133751 B1 KR101133751 B1 KR 101133751B1
Authority
KR
South Korea
Prior art keywords
line
gate
repair
electrostatic dispersion
diode
Prior art date
Application number
KR1020030062203A
Other languages
English (en)
Other versions
KR20050024948A (ko
Inventor
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030062203A priority Critical patent/KR101133751B1/ko
Priority to US10/934,179 priority patent/US7158195B2/en
Publication of KR20050024948A publication Critical patent/KR20050024948A/ko
Priority to US11/562,205 priority patent/US7425998B2/en
Priority to US12/176,687 priority patent/US8004627B2/en
Priority to US13/184,816 priority patent/US8451397B2/en
Application granted granted Critical
Publication of KR101133751B1 publication Critical patent/KR101133751B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

절연 기판 위에 가로 방향으로 뻗어 있으며 위쪽부터 아래쪽으로 가면서 순서가 정해져 있는 복수의 게이트선, 절연 기판 위의 마지막 번 게이트선 아래쪽에 가로 방향으로 뻗어 있는 수리선, 게이트선과 수리선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 세로 방향으로 뻗어 있으며 왼쪽부터 오른쪽으로 가면서 순서가 정해져 있는 데이터선, 게이트 절연막 위의 첫 번째 데이터선 왼쪽에 세로 방향으로 뻗어 있으며 게이트선 및 수리선과 교차하는 정전기 분산선, 수리선에 연결되어 있는 게이트 전극 및 드레인 전극, 정전기 분산선에 연결되어 있는 소스 전극, 게이트 전극 상부에 위치하며 드레인 전극 및 소스 전극과 접촉하는 반도체층을 포함하여 이루어지는 다이오드를 포함하는 박막 트랜지스터 표시판을 마련한다. 이렇게 하면, 정전기가 수리선을 통하여 유입되더라도 데이터선에 이르기 이전에 정전기 분산선으로 유입되어 분산 또는 소진됨으로써 표시 영역 내의 소자가 파괴되는 것이 방지된다.
액정표시장치, 수리선, 정전기방지, 다이오드

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR SUBSTRATE}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 A 영역에 대한 확대 배치도이고,
도 3 내지 도 5는 각각 도 2의 III-III'선, IV-IV'선 및 V-V'선에 대한 단면도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 특히 표시판의 제조 공정 중에 배선에 결함이 발생한 경우에 이를 수리할 수 있는 수리선을 가지는 박막 트랜지스터 표시판에 관한 것이다.
박막 트랜지스터 기판은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터 와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. 박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 기판에서 각 배선과 박막 트랜지스터는 각 화소 단위로 형성하여야 하기 때문에 마이크로 미터 단위 이하의 매우 미세한 크기로 형성된다. 따라서 박막 트랜지스터 기판의 제조 과정에서 배선의 단선 또는 배선간의 단락 등으로 인하여 불량이 발생할 가능성이 상존한다. 이 때문에 박막 트랜지스터 기판에는 불량을 수리하기 위한 수단으로 리페어링(repair ring) 등의 수리선을 형성해두었다가 불량이 발생한 경우에는 레이저를 이용하여 배선을 절단하거나 수리 구조와 배선을 연결시킴으로써 수리한다. 이러한 수리선은 게이트선 또는 데이터선과 절연막을 사이에 끼고 교차하도록 형성한다. 이는 수리할 때에 레이저 쇼팅 등의 방법을 통하여 게이트선 또는 데이터선과 수리선을 연결할 수 있도록 하기 위함이다.
그런데 제조 공정 중에 수리선을 통하여 정전기가 유입되는 경우 정전기가 절연 파괴를 일으키며 수리선과 교차하는 배선으로 전달되어 표시 영역 내의 박막 트랜지스터를 파괴하는 일이 자주 발생한다.
본 발명이 이루고자 하는 기술적 과제는 수리선을 통하여 유입되는 정전기에 의한 불량 발생을 방지하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.
절연 기판, 상기 절연 기판 위에 형성되어 있는 복수의 제1 신호선, 상기 절연 기판 위에 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 복수의 제2 신호선, 상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 표시 영역 주변에 형성되어 있으며 상기 제2 신호선과 교차하는 수리선, 상기 표시 영역 주변에 형성되어 있으며 상기 수리선이 상기 제2 신호선과 교차하는 지점 이전의 위치에서 상기 수리선과 교차하는 정전기 분산선을 포함하는 박막 트랜지스터 표시판을 마련한다.
이 때, 상기 수리선과 상기 정전기 분산선 사이에 연결되어 있는 제1 다이오드를 더 포함하는 것이 바람직하고, 상기 제1 다이오드는 상기 수리선으로부터 상기 정전기 분산선을 향하는 방향이 순방향이 되도록 연결되는 것이 바람직하다. 상기 수리선과 상기 정전기 분산선 사이에 상기 정전기 분산선으로부터 상기 수리선을 향하는 방향이 순방향이 되도록 연결되어 있는 제2 다이오드를 더 포함할 수 있다. 또, 상기 제1 다이오드는 2개 이상일 수 있다.
상기 정전기 분산선은 상기 제1 신호선과 교차하고, 상기 정전기 분산선과 상기 제1 신호선 사이를 연결하는 제3 다이오드를 더 포함할 수 있고, 상기 정전기 분산선과 상기 제1 신호선 1개를 연결하는 상기 제3 다이오드는 2개 이상으로 이루어져 있고, 이중 일부는 상기 정전기 분산선으로부터 상기 제1 신호선을 향하는 방향이 순방향이고, 나머지는 기 정전기 분산선으로부터 상기 제1 신호선을 향하는 방향이 역방향일 수 있다.
또는, 절연 기판, 상기 절연 기판 위에 가로 방향으로 뻗어 있으며 위쪽부터 아래쪽으로 가면서 순서가 정해져 있는 복수의 게이트선, 상기 절연 기판 위의 마지막 번 상기 게이트선 아래쪽에 가로 방향으로 뻗어 있는 수리선, 상기 게이트선과 상기 수리선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 세로 방향으로 뻗어 있으며 왼쪽부터 오른쪽으로 가면서 순서가 정해져 있는 데이터선, 상기 게이트 절연막 위의 첫 번째 상기 데이터선 왼쪽에 세로 방향으로 뻗어 있으며 상기 게이트선 및 상기 수리선과 교차하는 정전기 분산선, 상기 수리선에 연결되어 있는 제1 게이트 전극 및 제1 드레인 전극, 상기 정전기 분산선에 연결되어 있는 제1 소스 전극, 상기 제1 게이트 전극 상부에 위치하며 상기 제1 드레인 전극 및 상기 제1 소스 전극과 접촉하는 제1 반도체층을 포함하여 이루어지는 제1 다이오드를 포함하는 박막 트랜지스터 표시판을 마련한다.
이 때, 상기 데이터선과 상기 정전기 분산선을 덮는 보호막을 더 포함하고, 상기 제1 드레인 전극은 상기 정전기 분산선과 같은 층에 형성되어 있으며, 상기 제1 드레인 전극과 상기 수리선의 연결은 상기 보호막 위에 형성되어 있는 제1 연결부가 접촉구를 통하여 상기 제1 드레인 전극 및 상기 수리선과 접촉함으로써 이루어질 수 있고, 상기 게이트선에 연결되어 있는 제2 게이트 전극 및 제2 드레인 전극, 상기 정전기 분산선에 연결되어 있는 제2 소스 전극, 상기 제2 게이트 전극 상부에 위치하며 상기 제2 드레인 전극 및 상기 제2 소스 전극과 접촉하는 제2 반도체층을 포함하여 이루어지는 제2 다이오드를 더 포함할 수 있으며, 상기 정전기 분산선에 연결되어 있는 제3 게이트 전극 및 제3 소스 전극, 상기 게이트선에 연결되어 있는 제3 드레인 전극, 상기 제3 게이트 전극 상부에 위치하며 상기 제3 드레인 전극 및 상기 제3 소스 전극과 접촉하는 제3 반도체층을 포함하여 이루어지는 제3 다이오드를 더 포함할 수 있다.
또, 상기 데이터선과 상기 정전기 분산선을 덮는 보호막을 더 포함하고, 상기 제2 및 제3 드레인 전극은 상기 정전기 분산선과 같은 층에 형성되어 있으며, 상기 제2 및 제3 드레인 전극과 상기 게이트선의 연결은 상기 보호막 위에 형성되어 있는 제2 연결부가 접촉구를 통하여 상기 제2 및 제3 드레인 전극 및 상기 게이트선과 접촉함으로써 이루어지고, 상기 제3 게이트 전극은 상기 게이트선과 같은 층에 형성되어 있으며, 상기 제3 게이트 전극과 상기 정전기 분산선의 연결은 상기 보호막 위에 형성되어 있는 제3 연결부가 접촉구를 통하여 상기 제3 게이트 전극 및 상기 정전기 분산선과 접촉함으로써 이루어질 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판(100)은 절연 기판(110)과 그 위에 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 복수의 수리선(127) 및 세로 방향으로 뻗어 있는 복수의 데이터선(171)과 정전기 분산선(172)을 포함한다.
게이트선(121)과 데이터선(171)이 교차하여 정의하는 각 화소 영역에는 박막 트랜지스터(도시하지 않음)와 화소 전극(도시하지 않음)이 형성되어 있어서 표시 영역으로 기능하고, 표시 영역의 둘레는 주변 영역으로서 정전기 분산선(172), 수리선(127), 다이오드(D1, D2, D3) 등이 형성되며, 게이트 구동 회로(440)와 데이터 구동 회로(540)가 실장된다. 여기서 게이트 구동 회로(440)는 박막 트랜지스터 표시판 위에 직접 형성될 수도 있다.
정전기 분산선(172)은 게이트선(121)과 수리선(127)을 통하여 유입되는 정전기를 전달받아 기판 전체로 분산시키거나 또는 다이오드의 파괴를 통하여 소진시킴 으로써 표시 영역 내의 박막 트랜지스터나 배선 등의 손상되는 것을 방지하기 위한 배선이다.
도 1에 나타낸 바와 같이, 정전기 분산선(172)은 게이트선(121)은 물론 수리선(127)과도 교차하고 있으며, 각 게이트선(121)과는 4개의 다이오드(D2, D3)를 통하여 연결되어 있고, 각 수리선(127)과는 1개의 다이오드(D1)를 통하여 연결되어 있다. 여기서, 정전기 분산선(172)과 각 게이트선(121)을 연결하는 4개의 다이오드(D2, D3) 중 2개(D3)는 정전기 분산선(172)으로부터 게이트선(121)으로 정전기를 전달하여 분산하기 위한 다이오드이고, 나머지 2개(D2)는 게이트선(121)으로부터 정전기 분산선(172)으로 정전기를 전달하기 위한 다이오드이다. 또, 수리선(127)과 정전기 분산선(172)을 연결하는 다이오드(D1)는 수리선(127)으로부터 정전기 분산선(172)으로 정전기를 전달하기 위한 것이다. 이 때, 수리선(127)과 정전기 분산선(172) 사이에는 D1과는 반대의 극성으로 연결되는 다이오드를 더 형성할 수 있고, 다이오드의 개수도 더 증설될 수 있다. 이러한 경우의 다이오드 배치는 게이트선(121)과 정전기 분산선(172) 사이에 연결되어 있는 다이오드 배치에서 용이하게 유추할 수 있다.
그러면, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 구조를 좀 더 구체적으로 살펴본다.
도 2는 도 1의 A 영역에 대한 확대 배치도이고, 도 3 내지 도 5는 각각 도 2의 III-III'선, IV-IV'선 및 V-V'선에 대한 단면도이다.
절연 기판(110) 위에 수리선(127)이 형성되어 있다. 수리선(127)은 가로 방 향으로 뻗어 있으며, 후술하는 데이터선(171)과 교차하여 추후 수리 시에 데이터선과 쇼팅될 수 있도록 형성되어 있고, 후술하는 정전기 분산선(172)과도 교차하고 있다. 수리선(127)은 정전기 분산선(172) 좌우로 형성되어 있는 제1 다이오드용 게이트 전극(1274)과 연결되어 있다.
또, 절연 기판(110) 위에는, 도 2에 나타낸 바와 같이, 게이트선(121)이 가로 방향으로 뻗어 있다. 게이트선(121)은 데이터선(171)과 교차하여 화소 영역을 정의하고 각 화소 영역마다 형성되는 박막 트랜지스터의 게이트 전극(124)과 연결되어 있다.
또, 게이트선(121)은 정전기 분산선(172)과 교차하고 있고, 후술하는 정전기 분산선(172) 좌우로 형성되어 있는 제2 다이오드용 게이트 전극(124a)과 연결되어 있다.
절연 기판(110) 위에는 제3 다이오드용 게이트 전극(124b)이 형성되어 있다. 제2 다이오드용 게이트 전극(124b)은 게이트선(121)과는 분리되어 있고, 후술하는 바와 같이 정전기 분산선(172)과 연결된다.
게이트선(121)과 수리선(127) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 반도체층(1504, 154a, 154b, 1501, 151, 154)이 형성되어 있다. 반도체층(1504, 154a, 154b, 1501, 151, 154)은 후술하는 정전기 분산선(172) 하부에 위치하는 선형 반도체(1501)와 제1 내지 제3 다이오드용 게이트 전극(1274, 124a, 124b)의 상부에 위치하는 섬형 반도체(1504, 154a, 154b), 후술하는 데이터선(171) 하부에 위치하는 선형 반도체(151) 및 박막 트랜지스터용 게 이트 전극(124) 상부에 위치하는 섬형 반도체(154)를 포함한다.
반도체층(1504, 154a, 154b, 1501, 151, 154)과 게이트 절연막(140) 위에는 세로 방향으로 형성되어 있는 데이터선(171)과 정전기 분산선(172)이 형성되어 있다. 데이터선(171)에는 박막 트랜지스터용 소스 전극(173)이 형성되어 있고, 정전기 분산선(172)에는 제1 내지 제3 다이오드용 소스 전극(1723, 173a, 173b)이 연결되어 있다.
게이트 절연막(140)과 반도체층(1504, 154a, 154b, 1501, 151, 154) 위에는 제1 내지 제3 다이오드용 드레인 전극(1725, 175a, 175b)이 정전기 분산선(172)과 분리되어 형성되어 있다. 제1 내지 제3 다이오드용 드레인 전극(1725, 175a, 175b)은 섬형 반도체(1504, 154a, 154b)의 위에까지 연장되어 섬형 반도체(1504, 154a, 154b) 위에서 소스 전극(1723, 173a, 173b)과 대향하고 있다.
이 때, 제2 다이오드용 드레인 전극(175a)과 제3 다이오드용 드레인 전극(175b)은 서로 연결되어 있다.
또, 게이트 절연막(140)과 반도체층(1504, 154a, 154b, 1501, 151, 154) 위에는 박막 트랜지스터용 드레인 전극(175)도 형성되어 있다. 박막 트랜지스터용 드레인 전극(175)도 섬형 반도체(154) 위에서 박막 트랜지스터용 소스 전극(173)과 대향한다.
데이터선(171)과 정전기 분산선(172) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 제1 다이오드용 드레인 전극(1725)과 게이트 전극(1274)의 일부를 각각 노출하는 제1 및 제2 접촉구(181, 182), 게이트선(121)과 제2 및 제3 다이오 드용 드레인 전극(175a, 175b)의 일부를 각각 노출하는 제3 및 제4 접촉구(183, 184), 정전기 분산선(172)과 제3 다이오드용 게이트 전극(124b)의 일부를 각각 노출하는 제5 및 제6 접촉구(185, 186)가 형성되어 있다.
또한 보호막(180)에는 박막 트랜지스터용 드레인 전극(175)의 일부를 노출하는 제7 접촉구(187)가 형성되어 있다.
보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 연결부(84a, 84b, 84c)가 형성되어 있다.
연결부(84a, 84b, 84c)는 제1 및 제2 접촉구(181, 182)를 통하여 제1 다이오드용 게이트 전극(1274)과 드레인 전극(1725)을 연결하는 제1 연결부(84a), 제3 및 제4 접촉구(183, 184)를 통하여 게이트선(121)과 제2 및 제3 다이오드용 드레인 전극(175a, 175b)을 연결하는 제2 연결부(84b), 제5 및 제6 접촉구(185, 186)를 통하여 정전기 분산선(172)과 제3 다이오드용 게이트 전극(124b)을 연결하는 제3 연결부(84c)를 포함한다.
또한, 보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(180)이 형성되어 있다.
본 실시예에서는 연결부(84a, 84b, 84c)와 화소 전극(180)을 투명한 도전 물질로 형성하고 있으나 이와 달리 알루미늄 등의 반사성이 우수한 금속으로 형성할 수도 있다. 이것은 반사형 액정 표시 장치와 같이 화소 전극(180)이 거울의 역할을 겸하는 경우이다.
이상에서 제1 내지 제3 다이오드는 각각 게이트, 소스, 드레인의 3전극을 가 지고 있어서 박막 트랜지스터와 유사한 구조를 가지고 있다. 그러나 게이트 전극이 소스 전극 또는 드레인 전극과 단락되어 있음으로 해서 다이오드로서 기능한다.
이상과 같은 구조의 박막 트랜지스터 표시판에 정전기가 유입되는 경우에 정전기가 분산 또는 소진되는 경로를, 도 1을 참고하여, 설명한다.
먼저, 게이트선(121)을 따라 정전기가 유입되는 경우에는 제2 다이오드(D2)가 정전기 전압에 의하여 온되어 정전기가 정전기 분산선(172)으로 전달된다. 정전기 분산선(172)으로 전달된 정전기는 정전기 분산선(172)을 따라 흐르다가 제3 다이오드(D3)를 통하여 다른 게이트선(121)들로 분산된다. 또는 제2 및 제3 다이오드(D2, D3)와 정전기 분산선(172)을 따라 분산되는 과정에서 다이오드(D2, D3) 또는 절연막을 태우면서 줄열로 소진되어 사라질 수도 있다. 따라서, 게이트선(121)을 통하여 유입된 정전기가 표시 영역 내의 박막 트랜지스터나 배선을 파괴하는 문제를 방지할 수 있다.
수리선(127)을 따라 정전기가 유입되는 경우에는 제1 다이오드(D1)가 정전기 전압에 의하여 온되어 정전기가 정전기 분산선(172)으로 전달된다. 또는 수리선(127)과 정전기 분산선(172)이 교차하는 부분의 게이트 절연막(140)이 절연 파괴되어 수리선(127)과 정전기 분산선(172)이 도통하여 정전기가 정전기 분산선(172)으로 전달될 수도 있다. 정전기 분산선(172)으로 전달된 정전기는 정전기 분산선(172)을 따라 흐르다가 제3 다이오드(D3)를 통하여 다른 게이트선(121)들로 분산되거나, 또는 제1 및 제3 다이오드(D1, D3)와 정전기 분산선(172)을 따라 분산되는 과정에서 다이오드(D1, D3) 또는 절연막을 태우면서 줄열로 소진되어 사 라질 수도 있다. 따라서, 수리선(127)을 통하여 유입된 정전기가 표시 영역 내의 박막 트랜지스터나 배선을 파괴하는 문제를 방지할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상과 같이, 수리선(127)이 데이터선(171)과 교차하는 지점 이전의 위치에서 정전기 분산선(172)과 교차하고 또한 다이오드를 통하여 연결되어 있기 때문에 정전기가 수리선을 통하여 유입되더라도 데이터선(171)에 이르기 이전에 정전기 분산선으로 유입되어 분산 또는 소진됨으로써 표시 영역 내의 소자가 파괴되는 것이 방지된다.

Claims (12)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 복수의 제1 신호선,
    상기 절연 기판 위에 형성되어 있으며 상기 제1 신호선과 절연되어 교차하고 있는 복수의 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 표시 영역 주변에 형성되어 있으며 상기 제2 신호선과 교차하는 수리선,
    상기 표시 영역 주변에 형성되어 있으며 상기 수리선이 상기 제2 신호선과 교차하는 지점 이전의 위치에서 상기 수리선과 교차하는 정전기 분산선, 그리고
    상기 수리선과 상기 정전기 분산선 사이에 연결되어 있는 제1 다이오드를 포함하고
    상기 제1 다이오드는 상기 수리선으로부터 상기 정전기 분산선을 향하는 방향이 순방향이고, 상기 수리선으로부터 상기 정전기 분산선을 향하는 방향이 역방향이도록 연결되어 있는 박막 트랜지스터 표시판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에서,
    상기 제1 다이오드는 2개 이상인 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 정전기 분산선은 상기 제1 신호선과 교차하고, 상기 정전기 분산선과 상기 제1 신호선 사이를 연결하는 복수의 제2 다이오드 및 제3 다이오드를 더 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제3 다이오드는 상기 정전기 분산선으로부터 상기 제1 신호선을 향하는 방향이 순방향이고,
    상기 제2 다이오드는 상기 정전기 분산선으로부터 상기 제1 신호선을 향하는 방향이 역방향인 박막 트랜지스터 표시판.
  8. 절연 기판,
    상기 절연 기판 위에 가로 방향으로 뻗어 있으며 위쪽부터 아래쪽으로 가면서 순서가 정해져 있는 복수의 게이트선,
    상기 절연 기판 위의 마지막 번 상기 게이트선 아래쪽에 가로 방향으로 뻗어 있는 수리선,
    상기 게이트선과 상기 수리선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 세로 방향으로 뻗어 있으며 왼쪽부터 오른쪽으로 가면서 순서가 정해져 있는 데이터선,
    상기 게이트 절연막 위의 첫 번째 상기 데이터선 왼쪽에 세로 방향으로 뻗어 있으며 상기 게이트선 및 상기 수리선과 교차하는 정전기 분산선,
    상기 수리선에 연결되어 있는 제1 게이트 전극 및 제1 드레인 전극, 상기 정전기 분산선에 연결되어 있는 제1 소스 전극, 상기 제1 게이트 전극 상부에 위치하며 상기 제1 드레인 전극 및 상기 제1 소스 전극과 접촉하는 제1 반도체층을 포함하여 이루어지는 제1 다이오드
    를 포함하고,
    상기 제1 다이오드는 상기 수리선으로부터 상기 정전기 분산선을 향하는 방향이 순방향이고, 상기 수리선으로부터 상기 정전기 분산선을 향하는 방향이 역방향이도록 연결되어 있는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 데이터선과 상기 정전기 분산선을 덮는 보호막을 더 포함하고, 상기 제1 드레인 전극은 상기 정전기 분산선과 같은 층에 형성되어 있으며, 상기 제1 드레인 전극과 상기 수리선의 연결은 상기 보호막 위에 형성되어 있는 제1 연결부가 접촉구를 통하여 상기 제1 드레인 전극 및 상기 수리선과 접촉함으로써 이루어지는 박막 트랜지스터 표시판.
  10. 제8항에서,
    상기 게이트선에 연결되어 있는 제2 게이트 전극 및 제2 드레인 전극, 상기 정전기 분산선에 연결되어 있는 제2 소스 전극, 상기 제2 게이트 전극 상부에 위치하며 상기 제2 드레인 전극 및 상기 제2 소스 전극과 접촉하는 제2 반도체층을 포함하여 이루어지는 제2 다이오드를 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 정전기 분산선에 연결되어 있는 제3 게이트 전극 및 제3 소스 전극, 상기 게이트선에 연결되어 있는 제3 드레인 전극, 상기 제3 게이트 전극 상부에 위치하며 상기 제3 드레인 전극 및 상기 제3 소스 전극과 접촉하는 제3 반도체층을 포함하여 이루어지는 제3 다이오드를 더 포함하는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 데이터선과 상기 정전기 분산선을 덮는 보호막을 더 포함하고,
    상기 제2 및 제3 드레인 전극은 상기 정전기 분산선과 같은 층에 형성되어 있으며, 상기 제2 및 제3 드레인 전극과 상기 게이트선의 연결은 상기 보호막 위에 형성되어 있는 제2 연결부가 접촉구를 통하여 상기 제2 및 제3 드레인 전극 및 상기 게이트선과 접촉함으로써 이루어지고,
    상기 제3 게이트 전극은 상기 게이트선과 같은 층에 형성되어 있으며, 상기 제3 게이트 전극과 상기 정전기 분산선의 연결은 상기 보호막 위에 형성되어 있는 제3 연결부가 접촉구를 통하여 상기 제3 게이트 전극 및 상기 정전기 분산선과 접촉함으로써 이루어지는 박막 트랜지스터 표시판.
KR1020030062203A 2003-09-05 2003-09-05 박막 트랜지스터 표시판 KR101133751B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030062203A KR101133751B1 (ko) 2003-09-05 2003-09-05 박막 트랜지스터 표시판
US10/934,179 US7158195B2 (en) 2003-09-05 2004-09-03 Thin film transistor substrate
US11/562,205 US7425998B2 (en) 2003-09-05 2006-11-21 Thin film transistor substrate
US12/176,687 US8004627B2 (en) 2003-09-05 2008-07-21 Thin film transistor substrate
US13/184,816 US8451397B2 (en) 2003-09-05 2011-07-18 Thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062203A KR101133751B1 (ko) 2003-09-05 2003-09-05 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20050024948A KR20050024948A (ko) 2005-03-11
KR101133751B1 true KR101133751B1 (ko) 2012-04-09

Family

ID=34225431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062203A KR101133751B1 (ko) 2003-09-05 2003-09-05 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (4) US7158195B2 (ko)
KR (1) KR101133751B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10168592B2 (en) 2016-11-07 2019-01-01 Samsung Display Co., Ltd. Display panel

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법
KR101197054B1 (ko) 2005-11-14 2012-11-06 삼성디스플레이 주식회사 표시 장치
JP2007187839A (ja) * 2006-01-12 2007-07-26 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置及びそのリペア方法
TWI335560B (en) * 2006-02-17 2011-01-01 Au Optronics Corp Circuit structure of a display
KR100847640B1 (ko) * 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
KR101448005B1 (ko) * 2007-05-17 2014-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5125356B2 (ja) * 2007-09-27 2013-01-23 ソニー株式会社 電子デバイスおよび電子デバイスの製造方法ならびに電子機器
KR101389923B1 (ko) * 2008-04-21 2014-04-29 삼성디스플레이 주식회사 고개구율 어레이 기판, 액정 표시 장치 및 이들의 제조방법
EP2327069A4 (en) * 2008-09-12 2013-03-20 Semiconductor Energy Lab DISPLAY DEVICE
KR101829673B1 (ko) * 2008-09-12 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101571775B1 (ko) * 2009-03-09 2015-12-07 삼성디스플레이 주식회사 어레이 기판, 이의 제조 방법 및 어레이 기판의 리페어 방법
KR20110089915A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시 패널
TWI409558B (zh) * 2010-07-30 2013-09-21 Chunghwa Picture Tubes Ltd 顯示面板及其訊號線修補方法
US20140027769A1 (en) * 2011-04-08 2014-01-30 Sharp Kabushiki Kaisha Semiconductor device and display device
US20130335662A1 (en) * 2012-06-18 2013-12-19 Tsunglung Chang Hotspot Repair Method for LCD Panel and LCD Panel after Hotspot Repair
JP2015225150A (ja) 2014-05-27 2015-12-14 ソニー株式会社 表示装置及び電子機器
CN106020530B (zh) * 2016-05-06 2019-10-01 上海天马微电子有限公司 一种触控显示面板和触控显示装置
KR20180066937A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
CN109449169B (zh) * 2018-12-06 2021-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN112509467B (zh) * 2020-11-27 2022-03-08 合肥维信诺科技有限公司 显示基板、静电释放装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006239A (ko) * 1998-06-29 2000-01-25 가나이 쓰토무 액정표시장치
JP2003107528A (ja) * 2001-07-10 2003-04-09 Lg Phillips Lcd Co Ltd 液晶表示素子の静電放電防止回路及びその防止方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995178A (en) * 1995-10-16 1999-11-30 Sharp Kabushiki Kaisha Active matrix liquid crystal panel and method for repairing defect therein
TW317629B (ko) * 1995-11-01 1997-10-11 Samsung Electronics Co Ltd
JP3313282B2 (ja) * 1996-06-24 2002-08-12 株式会社日立製作所 液晶表示装置
KR100244181B1 (ko) * 1996-07-11 2000-02-01 구본준 액정표시장치의리페어구조및그를이용한리페어방법
KR100289510B1 (ko) * 1997-05-26 2001-05-02 다니구찌 이찌로오, 기타오카 다카시 티에프티어레이기판및그것을이용한액정표시장치
US6486933B1 (en) * 1998-03-12 2002-11-26 Samsung Electronics Co., Ltd. Liquid crystal display with preventing vertical cross-talk having overlapping data lines
JP3396620B2 (ja) * 1998-03-20 2003-04-14 シャープ株式会社 アクティブマトリクス基板およびその検査方法
JP4498489B2 (ja) * 1999-03-19 2010-07-07 シャープ株式会社 液晶表示装置とその製造方法
JP2000321599A (ja) * 1999-05-10 2000-11-24 Hitachi Ltd 液晶表示装置
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자
JP4001712B2 (ja) 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
JP4049589B2 (ja) * 2002-01-18 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006239A (ko) * 1998-06-29 2000-01-25 가나이 쓰토무 액정표시장치
JP2003107528A (ja) * 2001-07-10 2003-04-09 Lg Phillips Lcd Co Ltd 液晶表示素子の静電放電防止回路及びその防止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10168592B2 (en) 2016-11-07 2019-01-01 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
US8451397B2 (en) 2013-05-28
US20110272698A1 (en) 2011-11-10
US20050051778A1 (en) 2005-03-10
US20080278648A1 (en) 2008-11-13
KR20050024948A (ko) 2005-03-11
US20070091219A1 (en) 2007-04-26
US7425998B2 (en) 2008-09-16
US7158195B2 (en) 2007-01-02
US8004627B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
KR101133751B1 (ko) 박막 트랜지스터 표시판
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR101006434B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR20030091357A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20160084006A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20030094452A (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100980012B1 (ko) 박막 트랜지스터 표시판
KR100299682B1 (ko) 평면구동방식의액정표시장치
US7148509B2 (en) Thin film transistor array panel for display
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
KR100299683B1 (ko) 액정표시장치
KR100940575B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법
KR100945582B1 (ko) 박막 트랜지스터 표시판
KR100458834B1 (ko) 액정표시장치
EP4207991A1 (en) Electroluminescence display having repair structure
JPH02204727A (ja) アクティブマトリクス基板
KR20010103430A (ko) 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR100679916B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
KR101054342B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20070084726A (ko) 박막 트랜지스터 어레이 기판
KR100333982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20030071005A (ko) 박막 트랜지스터 어레이 기판
KR20030020523A (ko) 액정표시장치
KR20040019541A (ko) 박막 트랜지스터 기판
KR20070077265A (ko) 디스플레이장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9