JPH02204727A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えば、液晶と組み合わせて画像表示装置を
形成するアクティブマトリクス基板に関する。

（従来の技術） 近時、液晶を用いて画像を表示する際に、絶縁性基板上
に多数のスイッチング素子がマトリクス状に配設された
アクティブマトリクス基板が使用される。

このアクティブマトリクス基板は、例えば、第３図に等
価回路で示すように、絶縁性基板上に多数の絵素電極ａ
ｉ、ａｉ、・・・がマトリクス状に配設されており、各
絵素電極８１に、それぞれ一つのＴＰＴ（Ｔｈｉｎ　Ｆ
ｉ！＋＊　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）
８２がスイッチング素子として接続されている。一方向
に列をなす各Ｔ　Ｆ　Ｔ　８２の各ゲート電極は、その
方向に延設された電極線であるゲートバスライン８３の
−本に電気的に接続されている。各ゲートバスライン８
３は等間隔をあけて平行に配線されている。

各ゲートバスライン８３とは直交する方向に列をなす各
Ｔ　Ｆ　Ｔ　８２のソース電極は、各ゲートバスライン
８３とは直交して配線された電極線であるソースバスラ
イン８４の一本に電気的に接続されている。

各ソースバスライン８４も等間隔をあけて平行に配線さ
れている。各絵素電極８１は、格子状になったケートバ
スライン８３とソースバスライン８４とにより囲まれた
領域をほぼ埋めるように配設されて、各Ｔ　Ｆ　Ｔ　８
２のドレイン電極に接続されている。そして、各ゲート
バスライン８３には、走査信号がそれぞれ入力され、各
ソースバスライン８４にはデータ信号がそれぞれ入力さ
れて、両信号が入力されたＴ　Ｆ　Ｔ　８２が駆動され
、その駆動されたＴ　Ｆ　Ｔ　８２に接続された絵素電
極８１に電圧が印加される。

このようなアクティブマトリクス基板では、スイッチン
グ素子であるＴ　Ｆ　Ｔ　８２の不良、ゲートバスライ
ン８３やソースバスライン８４の断線あるいは電気的漏
洩が生じると、絵素電極８１が常時駆動されたり、駆動
されるべきときに駆動されなくなり、液晶と組み合わせ
た表示装置では絵素欠陥になる。

アクティブマトリクス基板を用いた表示装置では、表示
性能の同上や情報量の増加のために、絵素数を増加させ
たり、電極配線を微細化させる傾向にある。このため、
アクティブマトリクス基板の製造も困難になる傾向にあ
り、アクティブマトリクス基板を製造する際に絵素欠陥
が生じないようにすることは、非常に困難な作業になる
。

このような問題を解決するために、第４図に示すアクテ
ィブマトリクス基板が提案されている。

該アクティブマトリクス基板は、絶縁性基板上に、ケー
トハスライン９３とソースバスライン９４とが格子状に
配線されており、両バスライン９３および９４にて囲ま
れた領域内に、例えば、ゲートバスライン９３の延設方
向に該領域を略二分割する一対の絵素電極９１および９
１が並設されている。各絵素電極９１および９１は、ソ
ースバスライン９４からゲートバスライン９３の近傍を
該ゲートバスライン９３に沿って平行に延出したソース
バスライン支線９４ａと、ゲートバスライン９３との間
にわたって、該ゲートバスライン９３方同に並設された
二つのＴ　Ｆ　Ｔ　９２および９２の各ドレイン電極に
、それぞれ接続されている。各Ｔ　Ｐ　Ｔ　９２は、−
本のソースバスライン支線９４ａの先端部と基端部との
それぞれにソース電極を介して接続されており、該ソー
スバスライン支線９４ａに沿ったゲートバスライン９３
にゲート電極が接続されている。

一本のソースバスライン支線９４ａに並設された各Ｔ　
Ｆ　Ｔ　９２は、−本のソースバスライン９４に与えら
れたデータ信号と、−本のゲートバスライン９３に与え
られた走査信号とが入力されることにより駆動される。

従って、一対のＴ　Ｆ　Ｔ　９２および９２には、等し
いデータ信号および走査信号がそれぞれ入力され、ゲー
トバスライン９３とソースバスライン９４とにより囲ま
れた領域内の一対の絵素電極９１および９１には一体的
に電圧が印加される。その結果、両絵素電極９１および
９１は、あたかも一つの絵素電極のように動作し、各バ
スラインにて囲まれた領域内に一つの絵素電極が配設さ
れた第３図に示す従来のアクティブマトリクス基板と同
様の表示能力を有する。

しかも、一対の絵素電極９１および９１にそれぞれ接続
されたＴ　Ｆ　Ｔ　９２および９２のいずれか一方に欠
陥がある場合や、第４図に二点鎖線９５で示すように、
ソースバスライン支線９４ａが各Ｔ　Ｐ　Ｔ　９２間に
て断線した場合には、欠陥を有さないＴ　Ｆ　Ｔ　９２
、あるいはソースバスライン９４と電気的に接続された
Ｔ　Ｆ　Ｔ　９２により、いずれか一方の絵素電極９１
に電圧が印加される。その結果、第３図に示す従来のア
クティブマトリクス基板では、このような欠陥に対して
各バスラインにて囲まれた領域にほぼ相当する面積の絵
素欠陥が生じていたのに対し、第４図に示すこのアクテ
ィブマトリクス基板では、各バスラインにて囲まれた領
域の略半分の面積の絵素欠陥が生じることになり、一つ
のＴＰＴが駆動されないことによる絵素欠陥はほとんど
認識されず、表示性能が著しく向上する。

（発明が解決しようとする課題） しかしながら、このようなアクティブマトリクス基板で
は、第４図に二点鎖線９６で示すように、ソースバスラ
イン９４から延出するソースバスライン支線９４ａが基
端部側に接続されたＴ　Ｆ　Ｔ　９２とソースバスライ
ン９４との間にて断線した場合には、該ソースバスライ
ン支線９４ａに接続された両ＴＦＴ９２および９２が駆
動されなくなり、各バスラインにて囲まれた領域に略相
当する面積の絵素欠陥が、生じる。ソースバスライン支
線９４ａにこのような断線が生じれば、各バスラインに
て囲まれた領域内に絵素電極を分割して配設することに
よる効果が半減される。

本発明は上記従来の問題を解決するものであり、その目
的は、各絵素電極のスイッチング素子に欠陥が生じたり
、バスラインに断線が生じても、絵素欠陥の発生を最小
限に抑制し得て、しかも、バスラインが断線しても、そ
の修正がきわめて容易であるアクティブマトリクス基板
を提供することにある。

（課題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上に
格子状に配線されたバスラインと、各バスラインにて囲
まれた領域内にそれぞれ配設された複数の絵素電極と、
各絵素電極にそれぞれ電気的に接続されると共に、前記
各領域を規定し相互に略直交する一対のバスラインにそ
れぞれ電気的に接続されたスイッチング素子と、を具備
し、所定のバスラインを挾んで相互に隣接する各一対の
絵素電極が、前記各スイッチング素子を介して該バスラ
インに電気的に接続されてなり、そのことにより上記目
的が達成される。

前記一対の絵素電極が電気的に接続されたバスラインに
は、導電性の予備配線が、これらの各絵素電極が位置す
る各領域内に各端部が位置されて各絵素電極および該バ
スラインとは絶縁状態で跨設されている。

（実施例） 以下に本発明を実施例について説明する。

本発明のアクティブマトリクス基板は、第１図に示すよ
うに、光透過性の絶縁性基板ｌＯ上に、相互に平行にな
るように、例えばタンタル（Ｔａ）でなる、複数のゲー
トバスライン２０．２０、・・・が適当な間隔をあけて
配線されている。該絶縁性基板１０には、各ゲートバス
ライン２０とは相互に直交するように、例えばチタン（
Ｔｉ）でなるソースバスライン３０．３０、・・・が、
適当な間隔をあけて、それぞれが平行に配線されている
。各ゲートバスライン２０とソースバスライン３０との
交差部には、電気的漏洩を防止するために例えば窒化シ
リコン（ｓｔＮｘ）が介挿されており、両者は絶縁状態
になっている。

相隣する一対のゲートバスライン２０および２０と、相
隣する一対のソースバスライン３０および３０とにより
囲まれた絶縁性基板１０上の電極配設領域内には、例え
ば、一対の絵素電極４０および４０がソースバスライン
３０の延設方向に並設されている。各絵素電極４０は、
例えばＩＴＯでなり、各バスライン２０および３０にて
囲まれた電極配役領域の隅部に相当する部分が切欠され
た状態になっている。

ソースバスライン３０の延設方向に相隣する一対の絵素
領域間に配線された一本のゲートバスライン２０には、
その相隣する各電極配設領域内へ延出する一対のゲート
バスライン支線２１および２１が配設されている。各ゲ
ートバスライン支線２１は、それぞれのゲートバスライ
ン支線２１が延出する電極配設領域を規定する一方のソ
ースバスライン３ｏの近傍にて、該ソースバスライン３
０に沿った状態で、各絵素電極４０の切欠部内に延出し
ている。各ゲートバスライン支線２１には、Ｔ　Ｆ　Ｔ
　５０がそれぞれ電気的に接続されており、各Ｔ　Ｆ　
Ｔ　５０は、各ゲートバスライン支線２１が延出する電
極配設領域内の絵素電極４０と、各ゲートバスライン支
線２１とは沿った状態になったソースバスライン３０と
も電気的に接続されている。各Ｔ　Ｆ　Ｔ　５０は、ソ
ース電極がソースバスライン３０に電気的に接続されて
おり、ゲート電極がゲートバスライン支線２１を介して
ゲートバスライン２０に電気的に接続されている。そし
て、各Ｔ　Ｆ　Ｔ　５０のドレイン電極が各絵素電極に
それぞれ電気的にそれぞれ接続されている。

各ゲートバスライン２０には、走査信号がそれぞれ入力
され、また、各ソースバスライン３０には、データ信号
がそれぞれ入力される。そして、両信号が入力されたＴ
　Ｆ　Ｔ　５０が駆動され、該Ｔ　Ｆ　Ｔ　５０が接続
された絵素電極４０に電圧が印加される。

相隣する一対の電極配設領域間に配線された各ゲートバ
スライン２０上には、例えばチタン（Ｔｉ）でなる予備
配線６０が配設されている。該予備配線６０は、各電極
配設領域における各ゲートバスライン支！１１２１が配
設されたゲートバスライン２０の側部位置とは反対側の
側部に位置している。該予備配線６０は、各端部が画電
極配設領域内に延出するように、ゲートバスライン２０
上に跨設されており、該ゲートバスライン２０との間に
絶縁膜が介挿されて電気的に絶縁されている。該予備配
線６０は、その各先端部がその側方のソースバスライン
３０側へ突出しているが該ソースバスライン３０とは非
接触の絶縁状態になっている。

このような構成のアクティブマトリクス基板は、次のよ
うに製造される。まず、絶縁性基板１０上にタンタル（
Ｔａ）によりゲートバスライン２０を形成する。ついで
、窒化シリコン（ＳｉＮｘ）および真性アモルファスシ
リコン（ａ−Ｓｔ）を連続して成膜した後にパターニン
グし、周知の方法によりＴＰＴ５０を形成する。また、
パターニングに際して、ゲートバスライン２０とソース
バスライン３０との交差部分には、電気的漏洩を防止す
るために、Ｓ　ｉＮｘ膜を残しておく。その後に、チタ
ン（Ｔｉ）を用いてソースバスライン３０および予備配
線６０を形成し、次いで、ＩＴＯを用いて絵素電極４０
を形成することにより、本実施例のアクティブマトリク
ス基板が製造される。

該アクティブマトリクス基板では、各ゲートバスライン
２０からの走査信号と、各ソースバスライン３０からの
データ信号とが入力されたＴ　Ｆ　Ｔ　５０が駆動され
、該Ｔ　Ｆ　Ｔ　５０が接続された絵素電極４０に電圧
が印加される。ソースバスライン３０の延設方向に相隣
する一対の電極配設領域の間に配設された一本のゲート
バスライン２０から、各電極配設領域内へ延出する一対
のゲートバスライン支線２工には、そのゲートバスライ
ン２０に与えられた走査信号が入力され、それぞれのゲ
ートバスライン支線２１に接続された各Ｔ　Ｆ　Ｔ　５
０は、−本のソースバスライン３０に接続されているこ
ととあいまって、等しい走査信号およびデータ信号によ
り駆動される。

該アクティブマトリクス基板において、相隣する電極配
設領域内に配設されてゲートバスライン２０を挟んで相
互に隣接する一対の絵素電極４０に接続された各Ｔ　Ｆ
　Ｔ　５０のいずれかが、例えば第１図に二点鎖線Ａま
たはＢで示すように、ゲートバスライン支線２１の基端
部にて断線して所定の駆動信号により駆動されない場合
でも、他方のＴ　Ｆ　Ｔ　５０はその駆動信号により駆
動される。従って、ゲートバスライン２０を挟んで相互
に隣接する一対の絵素電極４０は、このようなゲートバ
スライン支線２１の断線に対して、所定の駆動信号が入
力される際に、同時に双方に電圧が印加されないという
ことがない。ゲートバスライン２０を挟んで配設された
一対のＴ　Ｆ　Ｔ　Ｓｏのいずれか一方に欠陥が生じた
場合も同様である。

ゲートバスライン２０を挟んで配設された一対のＴ　Ｆ
　Ｔ　５０が、同時に不導通になる場合は、例えば第１
図に二点鎖線Ｃで示すように、ゲートバスライン２０自
体が断線することが考えられるが、ゲートバスライン２
０は、アクティブマトリクス基板の製造工程上、通常、
絶縁性基板１０上に最初にパターニングされて配線され
るため、パターニングされた状態で、断線等の配線不良
のチエツクが行われ、従って、このようなゲートバスラ
イン２０の断線については容易に検出でき、ゲートバス
ライン２０自体が断線した状態でアクティブマトリクス
基板が製造される確率は非常に小さい。

このように、絵素欠陥は、ゲートバスライン２０および
ソースバスライン３０にて囲まれた電極配設領域の略半
分の面積となる。この程度の絵素欠陥は、通常のプレビ
ジョン放送の受信機等では、許容できる範囲ではあるが
、より高精度の表示能力が要求される場合には、アクテ
ィブマトリクス基板上の欠陥の修正が必要となる。

本実施例のアクティブマトリクス基板では、欠陥の修正
は次のように行われる。例えば、−本のゲートバスライ
ン２０に接続された一対のＴ　Ｆ　Ｔ　５０におけるい
ずれか一方に欠陥が生じて駆動されない状態になり、そ
の欠陥Ｔ　Ｆ　Ｔ　５０に接続された絵素電極４０が動
作しなくなると、第２図（ａ）に斜線７０および７０で
示すように、ゲートバスライン２０に跨設された予備配
線６０の各端部が、それぞれの端部が位置する電極配設
領域内の各絵素電極４０と、例えばレーザ光を用いた光
ＣＶＤ法により電気的に接続される。これにより、ゲー
トバスライン２０を挾んで相互に隣接する絵素電極４０
同士が電気的に接続され、両絵素電極４０は一体的に動
作される。

このとき、予備配線６０はゲートバスライン２０とは絶
縁状態になっているため、欠陥を有するＴＰＴ５０に接
続された絵素電極４０は、該予備配線６０を介して接続
された絵素電極４０の動作により確実に動作される。各
絵素電極４０に接続されるＴ　Ｆ　Ｔ　５０は、このよ
うな欠陥修正時に一対の絵素電極４０を動作させること
ができる能力とされる。

該アクティブマトリクス基板の予備配線６０では、ソー
スバスライン３０が断線した場合にも、この断線を容易
に修正し得る。ソースバスライン３０の断線は、通常、
ゲートバスライン２０と交差した段差部分に生じる確率
が大きい。第２図（ｂ）に示すように、ゲートバスライ
ン２０との段差部にて、ソースバスライン３０が断線３
１Ｌ、た場合には、第２図（ｃ）に示すように、予備配
置１ｉ６０の各端部のソースバスライン３０側に突出し
た部分と、その部分が対向するソースバスライン３０の
各部分とを、斜線７１のように、前述したレーザ光を用
いたＣＶＤ法にて電気的に接続する。これにより、ソー
スバスライン３０の断線部が予備配線６０を介して電気
的に接続され、ソースバスライン３０の断線による欠陥
が修正される。

なお、上記実施例では、スイッチング素子としてＴＰＴ
を用いたが、ＴＰＴに代えてＭＩＭ　　（金属−絶縁膜
−金属）トランジスタ、ダイオード、バリスタ等のアク
ティブ素子を用いてもよい。

（発明の効果） 本発明のアクティブマトリクス基板は、このように、格
子上に配設されたバスラインにより囲まれた領域内に複
数の絵素電極が配設され、所定のバスラインを挟んで配
設された各絵素電極がそのバスラインにそれぞれスイッ
チング素子を介して電気的に接続されているため、表示
装置において絵素欠陥が発生することを抑制することが
でき、しかも、絵素欠陥が発生してもその面積を小さく
し得る。

４、　　　　の　　　なＷａ 第１図は本発明のアクティブマトリクス基板の一例を示
す平面図、第２図（ａ）はそのアクティブマトリクス基
板の欠陥修正方法の説明図、第２図（ｂ）および（Ｃ）
は該アクティブマトリクス基板の別の欠陥修正方法の説
明図、第３図は従来のアクティブマトリクス基板の等価
回路図、第４図はさらに従来のアクティブマトリクス基
板の要部平面図である。

１０・・・絶縁性基板、２０・・・ゲートバスライン、
３ｏ・・・ソースバスライン、４０・・・ＦＡ素電極、
ｓｏ・・・ＴＰＴ。

６０・・・予備配線。

以上

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に格子状に配線されたバスラインと、 各バスラインにて囲まれた領域内にそれぞれ配設された
   複数の絵素電極と、 各絵素電極にそれぞれ電気的に接続されると共に、前記
   各領域を規定し相互に略直交する一対のバスラインにそ
   れぞれ電気的に接続されたスイッチング素子と、を具備
   し、 所定のバスラインを挟んで相互に隣接する各一対の絵素
   電極が、前記各スイッチング素子を介して該バスライン
   に電気的に接続されてなるアクティブマトリクス基板。 ２、前記一対の絵素電極が電気的に接続されたバスライ
   ンには、導電性の予備配線が、これらの各絵素電極が位
   置する各領域内に各端部が位置されて各絵素電極および
   該バスラインとは絶縁状態で跨設されている請求項１に
   記載のアクティブマトリクス基板。