JPH11174970A - 薄膜デバイス - Google Patents

Abstract

(57)【要約】 【課題】 静電気の侵入が予想以上に過大であっても充
分な耐性が備えられる。 【解決手段】 薄膜能動素子と、この薄膜能動素子を駆
動させる第１の信号線と、該薄膜能動素子を介して信号
が流れる第２の信号線が形成されている薄膜デバイスに
おいて、前記信号線は非線形素子を介して共通配線に接
続されているとともに、前記非線形素子は複数の非線形
素子の直列体から構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示デバイスおよび
センサデバイスとして利用される薄膜デバイスに係り、
製造中および使用中の静電気障害に良好な耐性を示す薄
膜デバイスに関する。

【０００２】

【従来の技術】従来、薄膜トランジスタを利用した液晶
表示装置等の薄膜デバイスにおいては、駆動配線あるい
は信号配線にとりつける静電気防止回路はできるだけ短
時間で応答するものがよいとされ、抵抗成分をできるだ
け小さくするために、単数段のダイオード接続で駆動配
線あるいは信号配線を、共通の配線に接続していた。

【０００３】

【発明が解決しようとする課題】しかし、上記従来技術
における静電気防止を有する薄膜デバイスにおいては、
ダイオード接続が単数段であるので、軽度の静電気障害
に対しては対応できるが、重度の静電気障害に対して
は、ダイオードが破壊してしまい、ダイオードが導通状
態となって、線欠陥不良となる不具合があった。

【０００４】また、製造時の薄膜に欠陥がある場合にお
いても、ダイオードが導通状態になる同様の不具合があ
る。

【０００５】本発明はこのような事情に基づいてなされ
たものであり、その目的は、静電気の侵入が予想以上に
過大であっても充分な耐性を備える静電気防止回路を備
える薄膜デバイスを提供することにある。

【０００６】

【課題を解決するための手段】本発明は、従来の技術に
おいて重度の静電気障害を防止しようとする際問題であ
った、ダイオードの破壊による不具合を、複数のダイオ
ードを直列接続することで、解消するものである。

【０００７】すなわち、静電気障害により、破壊される
ダイオードが生じたとしても、駆動配線あるいは信号配
線は、残りのダイオードによって他の配線と分離されて
おり、線欠陥が発生する不具合を回避するものである。

【０００８】図１を用いて本発明の概要を示す。すなわ
ち、薄膜デバイスの基板１上に駆動配線２と信号配線３
とのマトリックスで規定された各画素毎に、能動素子Ｔ
ＦＴを配置した薄膜デバイスは、駆動配線および信号配
線間のクロストークがなく良好な特性を示すため、ＬＣ
Ｄ装置等の表示デバイスまたは撮像装置のセンサデバイ
スとして、広く利用されている。

【０００９】しかし、これらの能動素子は静電気に弱い
欠点があり、このため、図１の８、９で示すダイオード
要素を駆動配線２または信号配線３に設置し、共通の配
線６に接続することで、静電気がデバイス内部に侵入す
ることを防止している。

【００１０】すなわち、ダイオードのしきい値電圧以上
の電圧ではダイオードが低抵抗化する性質を利用して、
静電気等の異常電圧が発生した場合、そのエネルギを逃
す工夫をしたもである。しかしながら、従来のダイオー
ド接続では、図１の８、９に示すようなダイオードに直
列接続成分が含まれていなかったため、実際に適用して
見ると、過大の静電気が侵入した場合、ダイオードが焼
損し、駆動配線２あるいは信号配線３が共通配線６と導
通状態になり、表示不良になることが判った。

【００１１】本発明では図１に示すように、ダイオード
８、９が直列接続構造になっているので、１個のダイオ
ードが焼損しても残るダイオードが、駆動配線２あるい
は信号配線３が共通配線６と導通状態になる不具合を防
止する。

【００１２】また、たまたま、ダイオードの一つが膜欠
陥起因により、導通状態になったとしても、駆動配線２
あるいは信号配線３が共通配線６と導通状態になり、表
示不良になることを防止できる。

【００１３】

【発明の実施の形態】以下、本発明による薄膜デバイス
の実施例について図面を用いて説明をする。

【００１４】実施例１．図１は薄膜デバイスの一つであ
るアクティブ・マトリックス型液晶表示装置の一実施例
を示す等価回路図である。同図は回路図ではあるが、実
際の幾何学的配置に対応して描かれている。

【００１５】同図において、液晶を介して対向配置され
るガラス基板のうち一方のガラス基板１の液晶側の面
に、ｘ方向に延在しｙ方向に並設される走査信号線２が
形成され、また、この走査信号線２に絶縁されｙ方向に
延在しｘ方向に並設される映像信号線３が形成されてい
る。

【００１６】これら走査信号線２および映像信号線３に
囲まれる各領域は画素領域を構成し、これら画素領域に
はそれぞれ、一方の走査信号線２からの走査信号（電
圧）の供給によってオンする薄膜トランジスタＴＦＴ
と、このオンされた薄膜トランジスタＴＦＴを介して一
方の映像信号線３からの映像信号（電圧）が供給される
画素電極４とが形成されている。

【００１７】走査信号線２の一端はガラス基板１の周辺
にまで延在されて端子部２Ａが形成され、この端子部２
Ａから前記走査信号が供給されるようになっている。ま
た、映像信号線３の一端はガラス基板１の周辺にまで延
在されて端子部３Ａが形成され、この端子部３ａから前
記映像信号が供給されるようになっている。

【００１８】さらに、これら各端子部と前記画素領域の
集合で構成される表示領域との間には共通配線６が形成
されている。この共通配線６は前記表示領域を囲むよう
にして矩形状に形成してもよい。

【００１９】そして、走査信号線２は、共通配線６との
交差部の近傍にて、この共通配線６との間に非線形素子
８が形成され、この非線形素子８は非線形素子８ａと非
線形素子８ｂとの直列接続体から構成されている。

【００２０】また、映像信号線３も、共通配線６との交
差部の近傍にて、この共通配線６との間に非線形素子８
が形成され、この非線形素子８は非線形素子８ａと非線
形素子８ｂとの直列接続体から構成されている。

【００２１】図２（ａ）は、前記薄膜トランジスタＴＦ
Ｔと非線形素子８の一実施例を示す断面図である。

【００２２】同図において、まず、薄膜トランジスタＴ
ＦＴは、ガラス基板１の上面に形成されたゲート電極１
０と、このゲート電極を被うようにして形成されたゲー
ト絶縁膜１１と、このゲート絶縁膜１１上に前記ゲート
電極１０と重畳するようにして形成されたアモルファス
シリコン層１２と、このアモルファスシリコン層１２上
に一部重畳するようにし、かつ、互いに対向配置された
ソース電極１３およびドレイン電極１４と、から構成さ
れている。

【００２３】ゲート電極１０は、たとえば走査信号線２
と一体に形成され、たとえばクロム膜を周知のフォトリ
ソグラフィ技術によって膜厚約２００ｎｍで加工された
ものとなっている。

【００２４】ゲート絶縁膜１１は、ガラス基板１のほぼ
全域に形成され、たとえば窒化シリコン膜をプラズマＣ
ＶＤ法によって膜厚約３００ｎｍで形成されている。

【００２５】アモルファスシリコン層１２は、たとえば
プラズマＣＶＤ法によって形成した後、周知のフォトリ
ソグラフィ技術によって加工されたものとなっている。

【００２６】ソース電極１３およびドレイン電極１４
は、たとえば映像信号線３と一体に形成され、膜厚約５
０ｎｍのクロム膜と膜厚約２００ｎｍのアルミニュウム
膜との順次積層体によって形成されている。

【００２７】なお、ドレイン電極１４と接続される画素
電極４は膜厚約１００ｎｍのＩＴＯ（Indium-Tin-Oxid
e）膜によって形成されている。

【００２８】そして、非線形素子８は、同図から明らか
になるように、直列接続体を構成する各非線形素子８
ａ、８ｂがそれぞれ同様の構成となっている。そして、
それぞれの各非線形素子８ａ、８ｂは、薄膜トランジス
タＴＦＴと類似した構成となっており、ドレイン電極１
４に相当する部分１４ｘが絶縁膜１１ｘに形成されたコ
ンタクト孔を介してゲート電極１０に相当する部分１０
ｘに接続されているという点において薄膜トランジスタ
と構成を相違しているにすぎない。

【００２９】このように構成される非線形素子８は、そ
の製造において、薄膜トランジスタＴＦＴの製造と併行
して形成されるようになっている。

【００３０】なお、同図に示す非線形素子８ａ、８ｂに
おいて、薄膜トランジスタＴＦＴの各部材と対応する部
材は前者の部材の符号に添字ｘを示して表している。

【００３１】図２（ｂ）は、非線形素子８の回路図を示
し、図２（ａ）に示す非線形素子８と幾何学的に対応さ
せて示している。

【００３２】このように構成した液晶表示パネルは、走
査信号線２あるいは映像信号線３を介して過大な静電気
が侵入しても、複数ある非線形素子のうち一つが絶縁破
壊し、他の非線形素子は絶縁破壊されず残り静電気防止
機能を維持できるようになる。このため、走査信号線２
と映像信号線３との導通による表示不良を回避すること
ができるようになる。

【００３３】上述した実施例では、図２（ｂ）に示した
回路からなる非線形素子８を具備させたものである。し
かし、必ずしもこのような回路からなる非線形素子８に
限定されることはなく、たとえば図３から図７に示す回
路からなる非線形素子８であっても同様の効果が得られ
る。

【００３４】図３は、非線形素子８ａ、８ｂの直列体を
２個用意し、これらを逆方向に並列接続させた構成とな
っている。このような回路を用いることによって、逆符
号の静電気が侵入してきも共通配線に分散させることが
できる効果を有する。

【００３５】図４は、図３に示す構成において、各非線
形素子８ａ、８ｂの直列体の中間接続点を接続させた構
成となっている。このような回路を用いることによっ
て、一つの非線形素子が破壊されたとしても残りの非線
形素子によって静電気防止を機能を維持させることがで
きるようになる。

【００３６】図５は、図３に示す構成において、直列体
からなる非線形素子のそれぞれのゲート電極を共通接続
させるとともに、このゲート電極を一方側のドレイン電
極に接続させた構成となっている。この場合、同図の符
号Ａで示す非線形素子８ａが絶縁破壊を起こした場合、
非線形素子８の両端が短絡状態になるので、本発明の効
果は得られないが、符号Ａで示す非線形素子以外の素子
の絶縁破壊に対しては本発明の効果は有効に機能するこ
とができるようになる。

【００３７】図６は、図２（ｂ）に示す構成において、
直列体からなる非線形素子のそれぞれのゲート電極を共
通接続させるとともに、このゲート電極を一方側のドレ
イン電極に接続させた構成となっている。図５に示した
構成と同様の効果が得られる。

【００３８】図７は、図５に示す構成において、直列体
からなる各非線形素子のゲート電極の間に抵抗２０を介
在させた構成となっている。このよう構成することによ
って、図５の符号Ａに示した非線形素子８ａが絶縁破壊
を起こしても、他の非線形素子によって充分静電気防止
の機能をもたせることができるようになる。

【００３９】実施例２．図８は、アクティブ・マトリッ
クス型液晶表示装置の他の実施例を示す等価回路図であ
る。

【００４０】同図は、端子部２Ａおよび３Ａの外側に設
けた静電気防止回路の改良を示している。

【００４１】同図において、端子部２Ａおよび３Ａの外
側であってガラス基板１の周辺に共通配線２２が形成さ
れている。そして、各端子部２Ａ、３Ａのそれぞれは非
線形素子２３ａを介して共通配線２２と接続されている
とともに、共通配線２２の前記接続の部分の間に非線形
素子２３ｂが介在されて構成されている。

【００４２】すなわち、各端子部２Ａ、３Ａと共通配線
２２との間の非線形素子２３ａは、共通配線２２内の近
傍の非線形素子２３ｂとで直列接続されて一対の非線形
素子２３を構成するようになっている。

【００４３】このため、一方の非線形素子２３ａ（ある
いは２３ｂ）が絶縁破壊を起こしても残りの一つの非線
形素子２３ｂ（あるいは２３ａ）が静電気防止の機能を
持続できるようになる。

【００４４】この場合、一対の各非線形素子はそれぞれ
信号線側および共通配線側に設けられていることから、
信号線の特定の位置に静電気が入射した場合に、その信
号線側に設けられた非線形素子に静電気のエネルギーが
集中することから、この非線形素子と並列の関係にある
他方の非線形素子は破壊し難くなる効果を有する。

【００４５】この場合、一対の非線形素子は、少なくと
も一対の非線形素子を含む概念であり、上記実施例の非
線形素子に替えて図３から図７に示す非線形素子を形成
するようにしてもよいことはもちろんである。

【００４６】上述した実施例では、端子２Ａと非線形素
子２３ａを介して接続される共通配線２２は、端子３Ａ
と非線形素子２３ａを介して接続される共通配線２２と
互いに接続された構成となっているが、図９に示すよう
に、たとえば１０μｍのオーダにまで近接させることに
よって互いに接続されていない別な共通配線２２Ａ、２
２Ｂとして構成してもよいことはいうまでもない。

【００４７】また、上述した実施例では、共通配線２２
（２２Ａ、２２Ｂ）内に一方の非線形素子２３ｂを介在
させた構成したものである。しかし、図１０に示すよう
に、別個の共通配線２５を新たに形成し、端子部２Ａ、
３Ａと該共通配線２５との間に一方の非線形素子２３ａ
を、さらに該共通配線２５と共通配線２２との間に他方
の非線形素子２３ｂを介在させるように構成しても同様
の効果が得られる。

【００４８】なお、上述した実施例において、図１に示
した静電気防止回路が併せ形成されていてもよいことは
いうまでもない。

【００４９】実施例３．図１１は薄膜デバイスの一つで
ある撮像デバイスの一実施例を示す断面図である。

【００５０】この撮像デバイスの等価回路図は図１と極
めて類似し、図２（ａ）に対応する図１１から明らかな
ように、受光部からなる透明電極３０と薄膜トランジス
タＴＦＴのドレイン電極１４との間にアモルファスシリ
コン膜からなる光導電素子３１を介在していることに相
違を有する。

【００５１】透明電極３０を透過して入射してきた光の
信号は光導電素子３１によって電気信号に変換され、薄
膜トランジスタＴＦＴのオンによって信号線を介して出
力されるようになっている。

【００５２】この場合においても、静電気防止回路は少
なくとも一対の直列体からなる非線形素子８ａ、８ｂに
よって構成され、その一つの非線形素子が静電破壊され
ても残りの一つの非線形素子によって静電気防止がなさ
れるようになっている。

【００５３】図１２は撮像デバイスの他の実施例を示す
断面図である。

【００５４】一対の直列体からなる非線形素子８ａ、８
ｂのそれぞれは、前記光導電素子３１を構成する材料と
同一の材料層３１ｘをダイオード接続させて構成したも
のである。

【００５５】光導電素子がダイオードの特性を有するこ
とに鑑みて、上記のような構成としたものである。

【００５６】なお、この撮像デバイスにおける静電気防
止回路は、上述した液晶表示装置における静電防止回路
において説明した他の実施例が全て適用できることはい
うまでもない。

【００５７】

【発明の効果】以上説明したことから明らかなように、
本発明による薄膜デバイスによれば、静電気の侵入が予
想以上に過大であっても充分な耐性が備えられる。

【図面の簡単な説明】

【図１】本発明による薄膜デバイスの一実施例を示す等
価回路図である。

【図２】（ａ）は図１に示す薄膜デバイスの断面図、
（ｂ）は非線形素子の等価回路図である。

【図３】非線形素子の他の実施例を示す等価回路図であ
る。

【図４】非線形素子の他の実施例を示す等価回路図であ
る。

【図５】非線形素子の他の実施例を示す等価回路図であ
る。

【図６】非線形素子の他の実施例を示す等価回路図であ
る。

【図７】非線形素子の他の実施例を示す等価回路図であ
る。

【図８】本発明による薄膜デバイスの他の実施例を示す
等価回路図である。

【図９】本発明による薄膜デバイスの他の実施例を示す
等価回路図である。

【図１０】本発明による薄膜デバイスの他の実施例を示
す等価回路図である。

【図１１】本発明による薄膜デバイスの他の実施例を示
す断面図である。

【図１２】本発明による薄膜デバイスの他の実施例を示
す断面図である。

【符号の説明】

１……ガラス基板、２……走査信号線、３……映像信号
線、４……画素電極、８，９……非線形素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 磯田 高志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 各画素毎に能動素子を有する薄膜デバイ
   スにおいて、複数の駆動配線あるいは信号配線が、ダイ
   オード要素を介して共通配線要素に束ねられる配線構造
   であって、該ダイオード要素が複数のダイオードの直列
   接続を含むことを特徴とする薄膜デバイス。
2. 【請求項２】 各画素毎に能動素子を有する薄膜デバイ
   スにおいて、複数の駆動配線あるいは信号配線が、ダイ
   オード要素を介して共通配線要素に束ねられる配線構造
   であって、共通配線要素が複数個あり、互いにダイオー
   ド要素で接続されたことを特徴とする薄膜デバイス。
3. 【請求項３】 各画素毎に能動素子を有する薄膜デバイ
   スにおいて、複数の駆動配線あるいは信号配線が、ダイ
   オード要素を介して共通配線要素に束ねられる配線構造
   であって、共通配線が第２のダイオード要素を介して、
   第２の共通配線に接続されたことを特徴とする薄膜デバ
   イス。
4. 【請求項４】 請求項１、２または３に記載のダイオー
   ド要素がトランジスタで構成され、かつ、直列接続の関
   係になる複数のトランジスタが、互いのゲート電極間に
   線形または非線形の抵抗要素を有することを特徴とする
   薄膜トランジスタ。