JPH0990318A - アクティブマトリクス型液晶表示装置および画素欠陥修正方法 - Google Patents

アクティブマトリクス型液晶表示装置および画素欠陥修正方法

Info

Publication number
JPH0990318A
JPH0990318A JP25133995A JP25133995A JPH0990318A JP H0990318 A JPH0990318 A JP H0990318A JP 25133995 A JP25133995 A JP 25133995A JP 25133995 A JP25133995 A JP 25133995A JP H0990318 A JPH0990318 A JP H0990318A
Authority
JP
Japan
Prior art keywords
line
liquid crystal
display device
crystal display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25133995A
Other languages
English (en)
Other versions
JP3418653B2 (ja
Inventor
Atsushi Ban
厚志 伴
Naoyuki Shimada
尚幸 島田
Mikio Katayama
幹雄 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25133995A priority Critical patent/JP3418653B2/ja
Priority to TW089114001A priority patent/TW514755B/zh
Priority to US08/700,172 priority patent/US6175393B1/en
Priority to EP96306331A priority patent/EP0766118B1/en
Priority to KR1019960036706A priority patent/KR100241487B1/ko
Publication of JPH0990318A publication Critical patent/JPH0990318A/ja
Priority to JP2000052874A priority patent/JP3418684B2/ja
Priority to JP2000052873A priority patent/JP3418683B2/ja
Priority to US09/718,412 priority patent/US6462792B1/en
Application granted granted Critical
Publication of JP3418653B2 publication Critical patent/JP3418653B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】 【課題】 配線の断線によるライン状欠陥の発生を防止
するとともに、画素の高開口率化が容易な構造を提供す
る。 【解決手段】 データ線２…と平行するように画素電極
４…の下側に予備線５…を設ける。予備線５を１画素あ
たり１箇所でデータ線２に接続する。データ線２に断線
不良が生じたときには、予備線５により断線箇所を迂回
してデータ線２への電圧印加が維持される。また、ゲー
ト線１とデータ線２との交差部にリーク不良が生じたと
きには、ゲート線１の両側でデータ線２を切断する。こ
の切断によっても、予備線５によりデータ線２への電圧
印加が維持される。さらに、予備線５をデータ線２より
狭い幅に形成することで、開口率の低下を抑えることが
できる。予備線５を透明導電体（ＩＴＯ等）で形成すれ
ば、予備線５により開口率が低下することはない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示用画素電極に
スイッチング素子を介して駆動信号を印加することによ
り表示を行う表示装置に係り、特に、画素電極をマトリ
クス状に配列することにより高密度表示を実現するマト
リクス型液晶表示装置およびその画素欠陥修正方法に関
するものである。
【０００２】
【従来の技術】従来、液晶表示装置やプラズマ表示装置
のような表示装置は、マトリクス状に配列された複数の
画素電極とこれらの画素電極と対向して配される対向電
極を備え、両電極間に表示媒体（液晶、プラズマ等）を
介在させている。上記の表示装置は、画素電極に選択的
に電圧を印加することにより、画面上に表示パターンを
形成し、さらに、選択された画素電極と対向電極との間
に印加される電圧により、表示媒体が表示データを光学
的に変調して上記の表示パターンを可視化する。
【０００３】画素電極の駆動方法としては、マトリクス
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極個々をスイッチング素子により駆動す
る、いわゆるアクティブマトリクス駆動方式が知られて
いる。上記のスイッチング素子としては、ＴＦＴ（薄膜
トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等
が一般的に知られている。一方、画素電極は、基板上で
信号線または走査線（バスライン）と同層に形成される
ことが多く、信号線または走査線と接触しないように配
置されている。
【０００４】また、絶縁膜上に画素電極を設けることに
より、画素電極とバスラインとを別層に形成することも
提案されている（特開昭６１−１５６０２５号公報
等）。このような構成では、画素電極とバスラインとが
別層で形成されるため、画素電極の面積（開口率）を拡
大することができる。
【０００５】ところで、マトリクス型の基板を用いた液
晶表示装置等においては、製造上の不良に起因する配線
の断線が常に問題となる。この断線を低減するようにし
たアクティブマトリクス型液晶表示装置については、SI
D '95 DIGEST of TECHNICALPAPERS 4:AMLCDs 4.3;"High
-Aperture and Fault-Tolerant Pixel Structure for T
FT-LCDs" にバスラインを２重化する構造が開示されて
いる。
【０００６】この構造は、図１４に示すように、画素電
極５１の１つあたりに２本のゲート線５２・５２’が設
けられ、ゲート線５２・５２’が画素電極５１の両側で
データ線５３・５３に沿って配された短絡線５４・５４
により短絡されている。また、短絡線５４・５４は、図
示しない絶縁層を介して画素電極５１と重ねて形成され
ており、その重なった部分が補助容量として機能するよ
うになっている。このような構成では、２本のゲート線
５２・５２’によりＴＦＴ５５が駆動されるので、ゲー
ト線５２・５２’のうち１本に断線が生じても、短絡線
５４・５４を介してＴＦＴ５５へのゲート電圧の印加を
維持することができる。
【０００７】また、上記のように、画素電極５１と短絡
線５４・５４とが絶縁膜を介して基板に垂直な方向に重
ねられている。これにより、画素同士の間から光が漏れ
るのを防止するために一般に対向電極側に形成される遮
光パターンの一部を短絡線５４・５４が兼ねるようにな
っている。
【０００８】ここで、画素電極とデータ線とが絶縁膜を
介して重ねられる構成について、以下に説明する。
【０００９】図１５に示す構成では、画素電極５１の両
側の周辺部が、ゲート線５２・５２およびデータ線５３
・５３と重なるように設けられている。図１６にも示す
ように、画素電極５１の下側かつ中央位置には、補助容
量電極（以降、Ｃｓ電極と称する）５６が設けられてい
る。このＣｓ電極５６は、ＴＦＴ５５と共通して用いら
れるゲート絶縁膜５７上に形成されており、画素電極５
１のコンタクト部５１ａと接触している。
【００１０】ゲート絶縁膜５７は、ガラス製の基板５８
上に形成された補助容量線５９を覆うように形成されて
いる。ゲート絶縁膜５７上のＣｓ電極５６の両側には、
下層信号線６０・６０が形成され、さらにその上にデー
タ線５３・５３が形成されている。下層信号線６０・６
０およびデータ線５３・５３は、絶縁膜６１により覆わ
れている。
【００１１】上記の構成では、画素電極５１とデータ線
５３・５３との間に絶縁膜６１が介在しているので、画
素電極５１をデータ線５３・５３の配置位置に関わらず
広く形成することができる。
【００１２】図１７に示す構成では、Ｃｓ電極５６の配
置が上記の構成と同じであり、さらに、Ｃｓ電極５６が
ドレイン電極６２と接続線６３を介して接続されてい
る。上記の図１５および図１７に示す構成は、Ｃｓ電極
５６が全ての画素に共通する補助容量線５９上に配され
ることにより補助容量を形成するCs on Common構造を採
用している。
【００１３】図１８に示す構成は、Ｃｓ電極５６が隣接
する画素のゲート線５２上に配されることにより補助容
量を形成するCs on Gate構造を採用している。この構成
では、Ｃｓ電極５６が、画素電極５１のコンタクト部５
１ｂと接続されている。図１９に示す構成は、さらに、
Ｃｓ電極５６がドレイン電極６２と接続線６３を介して
接続されている。
【００１４】
【発明が解決しようとする課題】液晶表示素子の高精細
化および高開口率化に伴い、バスラインの幅が縮小する
一方、バスライン交差部が増加することにより、バスラ
インの断線およびバスライン交差部でのリークが増加す
る傾向にある。このような断線およびリークが発生する
と、バスラインに接続されている画素電極に正常な電圧
が印加されない。このため、電圧が印加されない部分
は、ライン状の欠陥として表示画面に現れる。表示素子
におけるライン状欠陥は致命的な欠陥であり、その素子
を用いた表示装置は不良品として扱われる。このような
不良品が増加すると、表示装置の歩留りの低下を招き、
製品コストが上昇する。
【００１５】また、一般的な画素電極とバスラインとを
同層に形成する構造に上記のバスラインが２重化された
構造を適用した場合、画素電極がバスラインと同じ層に
設けられるため、画素電極を大きくすることができず、
さらなる高開口率化を図ることが困難である。また、少
しでも開口率を高めるには、配線同士の間隔を狭めなけ
ればならず、配線間のリークを増加させる可能性が高く
なる。
【００１６】さらに、図１５ないし図１９に示すような
構成では、画素電極５１とデータ線５３・５３とを重ね
て形成することができる。しかしながら、画素電極５１
とデータ線５３との間の容量は、その間に介在する絶縁
膜６１のために小さくすることができない。それゆえ、
その容量によりクロストーク等が生じて表示品位を低下
させてしまう。
【００１７】本発明は、上記の事情に鑑みてなされたも
のであって、ライン状欠陥の発生を防止するとともに、
高開口率化が容易な構造を提供することを目的としてい
る。
【００１８】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、基板上に設けられた複数の走
査線と、該走査線と直交するように形成された複数の信
号線と、隣り合う該走査線と隣り合う該信号線とで囲ま
れた領域に配置される画素電極と、該走査線に印加され
る走査電圧によりオン・オフして該画素電極への該信号
線を介しての信号電圧の印加をスイッチングするスイッ
チング素子とを備えたアクティブマトリクス型液晶表示
装置において、上記の課題を解決するために、以下の手
段を講じていることを特徴としている。
【００１９】すなわち、第１のアクティブマトリクス型
液晶表示装置は、該信号線に沿って隣り合う２つの該画
素電極にそれぞれ信号電圧を印加する該信号線の２つの
領域を短絡し、該信号線と同層に形成される予備線を備
えている。また、第２のアクティブマトリクス型液晶表
示装置は、該走査線に沿って隣り合う２個の該画素電極
にそれぞれ走査電圧を印加する該走査線の２つの領域を
短絡し、該走査線と同層に形成される予備線を備えてい
る。
【００２０】第１のアクティブマトリクス型液晶表示装
置では、信号線の上記の２つの領域が予備線により短絡
されるので、信号線に断線不良が生じたときには、予備
線を介して断線箇所を迂回するようにして信号線に信号
電圧が印加される。それゆえ、ある画素電極と次段の画
素電極との間で信号線が断線しても、その次段の画素電
極への信号電圧の印加を維持することができる。
【００２１】第２のアクティブマトリクス型液晶表示装
置でも、同様に、走査線に断線不良が生じたときには、
予備線を介して断線箇所を迂回するようにして走査線に
走査電圧が印加される。それゆえ、走査線の断線不良に
よっても、画素電極への走査電圧の印加を維持すること
ができる。
【００２２】第１または第２のアクティブマトリクス型
液晶表示装置においては、好ましくは、該予備線が、１
画素領域当たり該信号線と該走査線との交差部から所定
の間隔をおいた１つの位置でのみ１本の該信号線または
１本の該走査線と接続されている。
【００２３】１画素領域当たり信号線と走査線との交差
部から異なる間隔をおいた複数の位置で、予備線と信号
線または走査線とが接続されると、その接続箇所の間に
おける信号線または走査線は、隣接する画素電極に対応
する信号線または走査線と短絡されなくなる。これに対
し、予備線と信号線または走査線との接続箇所を上記の
ように限定することにより、信号線または走査線が予備
線により短絡されない箇所をなくすことができる。
【００２４】第１または第２のアクティブマトリクス型
液晶表示装置においては、好ましくは、該予備線が、接
続される該信号線または該走査線より狭い幅に形成され
ている。このように、予備線の幅が信号線または走査線
より狭いことで、予備線が画素において光を遮る領域を
少なくすることができる。それゆえ、画素の開口率の低
下を抑えることができる。また、信号線または走査線と
画素電極との間の寄生容量の増加を抑えることができ
る。
【００２５】第１または第２のアクティブマトリクス型
液晶表示装置においては、好ましくは、該予備線が、透
明導電体により形成されている。それゆえ、画素を透過
する光が予備線により遮断されることがなく、画素の開
口率は低下しない。
【００２６】第１または第２のアクティブマトリクス型
液晶表示装置においては、好ましくは、該画素電極が、
該信号電極を覆うように形成された有機絶縁膜上に形成
されている。有機絶縁膜は一般に誘電率が低いため、画
素電極と信号線との間の容量を小さくすることができ
る。また、信号線の下方に形成される走査線と画素電極
との間の容量も小さくなる。
【００２７】第１または第２のアクティブマトリクス型
液晶表示装置においては、好ましくは、該画素電極と該
信号線または該走査線との間に介在する絶縁膜を備える
一方、該予備線が、１つの画素電極とその画素電極の周
囲で隣り合う該信号線または該走査線に接続される２つ
の該予備線との間のそれぞれの容量が等しくなるように
形成され、該信号線にライン毎に極性の反転する信号電
圧が印加されている。例えば、該予備線による該信号線
または該走査線の短絡箇所が該信号線または該走査線の
両側で交互に入れ替わるように該予備線が配されてい
る。
【００２８】信号線が上記のようなパターンに形成さ
れ、かつ信号線にライン毎に極性の反転する信号電圧が
印加されることにより、画素電極と予備線との間の容量
の影響が打ち消し合う。それゆえ、上記の容量による影
響を軽減することができる。
【００２９】本発明の第１の画素欠陥修正方法は、前記
の課題を解決するために、前記の第１のアクティブマト
リクス型液晶表示装置において、走査線と信号線との交
差部でリーク不良が生じたとき、該走査線の両側で該信
号線を切断することを特徴としている。
【００３０】この方法では、上記の交差部でリーク不良
が生じたときに走査線の両側で信号線が切断されるの
で、交差部における信号線には電圧が印加されなくな
り、リークが生じなくなる。また、信号線を断線しても
予備線により信号線への電圧印加を維持することができ
るため、画素欠陥が生じることはない。
【００３１】第２の画素欠陥修正方法は、前記の課題を
解決するために、前記の第２のアクティブマトリクス型
液晶表示装置において、走査線と信号線との交差部でリ
ーク不良が生じたとき、該信号線の両側で該走査線を切
断することを特徴としている。
【００３２】この方法でも、同様に、走査線の切断によ
り、交差部における走査線には電圧が印加されなくな
り、リークが生じなくなる。また、走査線を断線しても
予備線により走査線への電圧印加を維持することができ
るため、画素欠陥が生じることはない。
【００３３】
【発明の実施の形態】
〔実施の形態１〕本発明の第１の実施の形態について図
１ないし図６に基づいて説明すれば、以下の通りであ
る。
【００３４】本実施の形態に係るアクティブマトリクス
型液晶表示装置（以降、各実施の形態において液晶表示
装置と称する）は、図１に示すように、複数のゲート線
１…、複数のデータ線２…、複数の補助容量線（以降、
Ｃｓ線と称する）３…等を有する配線基板を備えてい
る。本液晶表示装置は、その配線基板を含む液晶パネル
を有している。この液晶パネルは、上記の配線基板と図
示しない共通電極が設けられた対向基板とが間隔をおい
て貼り合わされ、その間に液晶が封入された構成であ
る。
【００３５】ゲート線１…、データ線２…およびＣｓ線
３…は、それぞれ後述する基板８（図３参照）上に一定
の間隔をおいて互いに平行に設けられている。信号線と
してのデータ線２…は、走査線としてのゲート線１…と
直交して配され、Ｃｓ線３…は、全画素に共通して設け
られており、ゲート線１…と平行に配されている。隣り
合うゲート線１・１と隣り合うデータ線２・２とで囲ま
れる領域には、画素電極４が設けられている。
【００３６】画素電極４の下側には、予備線５…が設け
られている。予備線５は、画素電極４の中央部にデータ
線２と平行に配されており、画素電極４の１個毎に対と
なるデータ線２に接続されている。また、予備線５は、
データ線２の幅より狭い一定の幅でデータ線２と同種の
金属材料により形成されている。なお、予備線５…は、
インジウム錫酸化物（ＩＴＯ）のような透明の導電膜に
より形成されていてもよい。
【００３７】ゲート線１とデータ線２との交差部の近傍
には、スイッチング素子としてのＴＦＴ６が設けられて
いる。ＴＦＴ６は、半導体層６ａを有している。この半
導体層６ａは、ゲート線１上に後述するゲート絶縁膜９
（図３参照）を介して形成されており、両端部がそれぞ
れデータ線２とドレイン電極７とに接続されている。ま
た、半導体層６ａは、中間部がチャネル領域として形成
されている。ドレイン電極７は、画素電極４の下側に引
き込まれて画素電極４と接続されている。その接続は、
画素電極４に形成されたコンタクト部４ａにてなされて
いる。
【００３８】ＴＦＴ６は、ゲート線１にＯＮ電圧（走査
電圧）が印加されることによりＯＮし、データ線２に印
加される電圧を画素電極４に与えて画素容量を充電する
ようになっている。
【００３９】Ｃｓ線３は、隣り合うゲート線１・１の間
に１本ずつ配されている。また、図２および図３に示す
ように、Ｃｓ線３は、ガラスのように透光性かつ絶縁性
を有する材料からなる基板８上に形成されている。な
お、ゲート線１は、図４に示すように、Ｃｓ線３と同層
に設けられている。
【００４０】Ｃｓ線３上には、ゲート絶縁膜９を介して
１画素当たり２個の補助容量電極１０・１０（以降、Ｃ
ｓ電極と称する）が形成されている。また、ゲート絶縁
膜９上には、Ｃｓ電極１０・１０の間に予備線５が形成
されるとともに、Ｃｓ電極１０・１０の両脇に下層デー
タ線１１・１１が形成されている。この下層データ線１
１・１１上には、データ線２・２が形成されている。
【００４１】さらに、これらは絶縁膜１２で覆われてお
り、この絶縁膜１２上に画素電極４が形成されている。
画素電極４は、窪んで形成されたコンタクト部４ｂ・４
ｂを有しており、このコンタクト部４ｂ・４ｂでＣｓ電
極１０・１０と接触している。上記の絶縁膜１２は、有
機材料、特に樹脂により形成されている。また、絶縁膜
１２の材料としては、比誘電率の低い材料が用いられて
いる。
【００４２】上記の構成は、Ｃｓ電極１０…が全ての画
素に共通するＣｓ線３…上に配されている。補助容量
は、Ｃｓ線３、Ｃｓ電極１０およびこれらの間に挟持さ
れるゲート絶縁膜９により形成されるCs on Common構造
である。
【００４３】本実施の形態では、以下のように、上記の
構成以外の構成を採用してもよい。
【００４４】例えば、図５に示す構成では、Ｃｓ電極１
０・１０の一方が、ドレイン電極７と接続線１３により
接続されている。この構成も、図２の構成と同様、Cs o
n Common構造であるが、ドレイン電極７がＣｓ電極１０
を介して画素電極４と接続されている点で図２の構成と
異なる。また、図６に示す構成では、Ｃｓ電極１０・１
０の一部が隣接する画素電極４用のゲート線１上に設け
られている。補助容量は、ゲート線１、Ｃｓ電極１０お
よびこれらの間に挟持される前述のゲート絶縁膜９（図
３参照）により形成されるCs on Gate構造である。
【００４５】ここで、上記のように構成される配線基板
の製造について図３および図４を参照しながら説明す
る。
【００４６】まず、透光性かつ絶縁性の基板８の表面に
導電薄膜を形成し、その導電薄膜をパターニングするこ
とによりゲート線１およびＣｓ線３を形成する。基板８
としては、ガラス基板を用いるが、透光性かつ絶縁性を
有しておれば他の材料を用いてもよい。また、導電薄膜
には、Ｔａ系の金属材料を用いるが、導電性を有してお
れば他の材料を用いてもよい。
【００４７】次に、ゲート線１およびＣｓ線３を覆うよ
うにゲート絶縁膜９となる絶縁性薄膜、半導体薄膜（半
導体層６ａ）および半導体−電極コンタクト材薄膜を順
次形成し、半導体コンタクト層１４・１４を形成する。
【００４８】ここでは、絶縁性薄膜としてチッ化シリコ
ンを用い、半導体薄膜としてアモルファスシリコンを用
い、コンタクト材薄膜としてｎ+ アモルファスシリコン
を用いる。ただし、絶縁性薄膜を形成する際には、絶縁
性を有するものであればチッ化シリコン以外の材料を用
いてもよい。
【００４９】続いて、透明導電薄膜および導電薄膜を重
ねて形成し、導電薄膜をパターニングすることにより、
データ線２およびドレイン電極７およびソース電極１５
を形成する。その後、透明導電薄膜をパターニングする
ことにより、下層データ線１１、下層ドレイン電極１６
および下層ソース電極１７、予備線５、Ｃｓ電極１０を
形成する。このようなパターニングによりＴＦＴ６が作
製される。ＴＦＴ６については、スイッチング素子とし
て動作するように形成できれば、材料、構造および製造
方法は特に問わない。
【００５０】ここでは、透明導電薄膜としてＩＴＯを用
い、導電薄膜としてＴａ系金属材料を用いる。ただし、
これらの材料として他の導電材料を用いてもよい。ま
た、データ線２、予備線５、ドレイン電極７およびＣｓ
電極１０の全てを１種類の金属材料で形成することが可
能であるし、ＩＴＯのような透明導電材料で形成するこ
とも可能である。このような場合、下層データ線１１は
不要になる。
【００５１】透明導電薄膜および導電薄膜をいずれの材
料で形成する場合においても、予備線５は、配線基板の
作製に欠くことのできないデータ線２、Ｃｓ電極１０等
の形成と同時に行われる。それゆえ、従来の表示素子の
作製に比べて、予備線５の形成のためにプロセス数が増
加することはない。
【００５２】なお、データ線２の幅は、電気的な駆動条
件を考慮して約８μｍに設定される。また、予備線５の
幅は、ＩＴＯの加工精度を考慮して約４μｍに設定され
る。
【００５３】さらに、絶縁膜１２となる絶縁層を形成
し、この絶縁層に、画素電極４とドレイン電極７とを接
続するためのコンタクトホールおよび画素電極４とＣｓ
電極１０とを接続するための他のコンタクトホールを形
成する。ここでは、絶縁層を感光性のアクリル樹脂によ
り約３．０μｍの厚さに形成する。このアクリル樹脂の
比誘電率は、３．５に設定されている。ただし、絶縁層
としては、絶縁性を有する材料であればアクリル樹脂以
外の有機材料を用いてもよい。
【００５４】そして、ＩＴＯを形成しパターニングする
ことにより、画素電極４を形成する。このとき、上記の
コンタクトホール内にコンタクト部４ａ・４ｂが形成さ
れる。ここでは、画素電極４の材料としてＩＴＯ以外の
導電性材料を用いてもよい。
【００５５】このようにして、図３および図４に示す構
造の配線基板が作製される。
【００５６】本実施の形態に係るマトリクス表示素子
は、以上述べたように構成されているので、次のような
優れた特徴を備えることができる。
【００５７】（１）データ線２に断線が生じた場合、予
備線５により断線の発生箇所以降の画素電極４への電圧
の印加が可能になる。それゆえ、断線のためにライン状
欠陥が生じることを防止できる。
【００５８】（２）ゲート線１とデータ線２との交差部
またはゲート線１と予備線５との交差部でリークが生じ
た場合には、データ線２または予備線５を交差部の両側
でレーザー光等により切断する。これにより、交差部に
おけるデータ線２または予備線５に電圧が印加されなく
なってリークが発生しなくなる。
【００５９】（３）予備線５をデータ線２より狭い幅に
形成することにより、画素の開口率の低下を抑えること
ができる。しかも、予備線５をＩＴＯのような透明導電
体で形成することにより、画素を透過する光が予備線５
により遮られないので、画素の開口率は低下せずにす
む。
【００６０】（４）絶縁膜１２を樹脂で形成することに
より、データ線２および予備線５と画素電極４との間の
容量が小さくなる。その容量は、樹脂の誘電率が低くか
つ樹脂層が厚いほど小さくなる。それゆえ、該容量によ
るクロストークを低減することができる。
【００６１】〔実施の形態２〕本発明の第２の実施の形
態について図７および図８に基づいて説明すれば、以下
の通りである。なお、本実施の形態および以降の他の実
施の形態において、前記の第１の実施の形態における構
成要素と同等の機能を有する構成要素については、同様
の符号を付記してその説明を省略する。
【００６２】本実施の形態に係る液晶表示装置は、図７
および図８に示すような配線構造をなす配線基板を備え
ている。両配線基板においては、ゲート線１、データ線
２、Ｃｓ線３および画素電極４が、前記の第１の実施の
形態における配線基板と同様に配置されている。
【００６３】図７に示す配線基板では、Ｃｓ線３上に図
示しないゲート絶縁膜を介してＣｓ電極２１が配されて
おり、Cs on Common構造の補助容量が形成されている。
このＣｓ電極２１は、コンタクト部４ｃで画素電極４と
接触している。また、本配線基板では、前述の予備線５
（図１参照）の代わりに、予備線２２を備えている。
【００６４】予備線２２は、画素電極４の下側における
ゲート線１とＣｓ線３と間にゲート線１と平行に配され
ている。予備線２２は、図示しないが、画素電極４の１
個毎に対となるゲート線１に接続されている。また、予
備線２２は、ゲート線１の幅より狭い一定の幅でゲート
線１と同種の金属材料により形成されている。なお、予
備線２２…は、インジウム錫酸化物（ＩＴＯ）のような
透明の導電膜により形成されていてもよい。
【００６５】図８に示す配線基板では、ゲート線１上に
上記のゲート絶縁膜を介してＣｓ電極２１が配されてお
り、Cs on Gate構造の補助容量が形成されている。この
Ｃｓ電極２１は、コンタクト部４ｄで画素電極４と接触
している。
【００６６】上記の両配線基板の製造は、第１の実施の
形態における配線基板の製造と同様の手順で行われる。
ただし、予備線５を形成する工程が省かれる代わりに、
ゲート線１およびＣｓ線３とともに予備線２２を形成す
る工程が設けられる。
【００６７】その工程では、基板の表面に例えばＴａ系
の金属材料からなる導電薄膜を形成し、その導電薄膜を
パターニングすることによりゲート線１、Ｃｓ線３およ
び予備線２２を形成する。または、基板上に透明導電薄
膜（ＩＴＯ等）および導電薄膜を重ねて形成し、導電薄
膜をパターニングすることにより、ゲート線１およびＣ
ｓ線３を形成した後、透明導電薄膜をパターニングする
ことにより、予備線２２を形成する。
【００６８】本実施の形態に係るマトリクス表示素子
は、以上述べたように構成されているので、次のような
優れた特徴を備えることができる。
【００６９】（１）ゲート線１に断線が生じた場合、予
備線２２により断線の発生箇所以降の画素電極４への電
圧の印加が可能になる。それゆえ、断線のためにライン
状欠陥が生じることを防止できる。
【００７０】（２）ゲート線１とデータ線２との交差部
またはデータ線２と予備線２２との交差部でリークが生
じた場合には、ゲート線１または予備線２２を交差部の
両側でレーザー光等により切断する。これにより、交差
部におけるゲート線１または予備線２２に電圧が印加さ
れなくなってリークが発生しなくなる。
【００７１】（３）予備線２２をゲート線１より狭い幅
に形成することにより、画素の開口率の低下を抑えるこ
とができる。しかも、予備線２２をＩＴＯのような透明
導電体で形成することにより、画素を透過する光が予備
線２２により遮られないので、画素の開口率は低下せず
にすむ。
【００７２】（４）絶縁膜１２を樹脂で形成することに
より、ゲート線１および予備線２２と画素電極４との間
の容量が小さくなる。その容量は、樹脂の誘電率が低く
かつ樹脂層が厚いほど小さくなる。それゆえ、該容量に
よる画素電圧の引き込みを低減することができる。
【００７３】画素電圧の引き込みとは、ゲートとドレイ
ン（画素）との間の容量（Ｃgd）が増大すると、ゲート
がオンして画素を充電した後にオフするとき、ドレイン
電位がゲートにＣgdを介して引き込まれ、この結果、画
素電位が低下することをいう。
【００７４】上記の電位の引き込みは、画素電極と共通
電極との間に介在する液晶に与えられるＤＣ成分とな
る。このＤＣ成分は、液晶に悪影響を及ぼすため、共通
電極に印加される電圧を最適化することによりキャンセ
ルされる。ところが、Ｃgdが大きい場合、各画素の加工
のばらつきによるＣgdのばらつきが大きくなりがちであ
るため、液晶パネル内でＤＣ成分を十分にキャンセルす
ることができなくなり、その結果、液晶の信頼性が低下
する。
【００７５】本配線基板では、Ｃgdを小さくすることが
できるので、液晶の信頼性の向上を図ることができる。
【００７６】〔実施の形態３〕本発明の第３の実施の形
態について図９および１０に基づいて説明すれば、以下
の通りである。
【００７７】本実施の形態に係る液晶表示装置の配線基
板には、図９に示すように、隣り合うデータ線２・２の
間に２本の予備線３１・３２が設けられている。予備線
３１・３２は、金属材料またはＩＴＯのような透明導電
体により同じ幅に形成されており、画素電極４の下側に
データ線２と平行に配されている。予備線３１は、ある
列の画素電極４…に電圧を印加するためのデータ線２に
画素電極４の１個毎に接続されている。予備線３２は、
隣の列の画素電極４…に電圧を印加するためのデータ線
２に画素電極４の１個毎に接続されている。
【００７８】上記のような予備線３１・３２の構造によ
り、Ｃｓ線３上には、３個のＣｓ電極３３・３３・３３
が予備線３１・３２を避けるように設けられている。
【００７９】上記の配線基板を製造する際には、第１の
実施の形態の配線基板の製造工程における予備線および
Ｃｓ電極形成のためのパターニングおよびコンタクトホ
ール形成のための絶縁層のパターニングが異なる。
【００８０】上記の配線基板では、画素電極４と予備線
３１との間の容量および画素電極４と予備線３２との間
の容量が等しくなっている。このような配線基板を備え
た液晶表示装置において表示を行う際、データ線２に印
加される電圧の極性をライン毎に反転させる。例えば、
ソースライン反転を行う場合は、図１０（ａ）に示すよ
うな波形（ソース１・２）が隣り合う２本のデータ線２
・２に印加される。また、ライン反転と１Ｈ反転とを組
み合わせたドット反転を行う場合は、図１０（ｂ）に示
すような波形（ソース１・２）が隣り合う２本のデータ
線２・２に印加される。
【００８１】ここで、ある画素電極４について、画素の
容量をＣlc（液晶容量）＋Ｃcs（補助容量Ｃcs）、デー
タ線２（予備線５）との容量をＣsd1 とし、隣のデータ
線２（予備線５）との容量をＣsd2 とし、あるタイミン
グにおけるデータ線２と隣のデータ線２との電位変化を
それぞれＶs1・Ｖs2とする。そのタイミングにおける画
素電位Ｖd と容量Ｃsdとによる影響は、簡易的には次式
のように表される。
【００８２】 ΔＶd ＝Ｖs1×Ｃsd1 /(Ｃsd1 ＋Ｃlc＋Ｃcs) ＋ Ｖs2×Ｃsd2 /(Ｃsd2 ＋Ｃlc＋Ｃcs) ライン反転またはドット反転の場合は、Ｖs1とＶs2とが
反対の極性（図１０（ａ）（ｂ）におけるソース１・
２）であるため、ΔＶd を小さくすることができる。つ
まり、Ｃsd1 とＣsd2 とが等しいことにより、上式は次
のように表され、最も効率良くΔＶd を小さくすること
ができるのである。
【００８３】 ΔＶd ＝（Ｖs1＋Ｖs2）×Ｃsd/(Ｃsd＋Ｃlc＋Ｃcs) これにより、上記の容量の影響を軽減させるとができ、
クロストークの少ない表示品位の高い液晶表示装置を提
供することができる。なお、ここでのクロストークと
は、データ線２の方向に現れるクロストークのことであ
る。
【００８４】〔実施の形態４〕本発明の第４の実施の形
態について図１１ないし図１３に基づいて説明すれば、
以下の通りである。
【００８５】本実施の形態に係る液晶表示装置の配線基
板には、図１１に示すように、画素電極４…の下側に複
数の予備線４１…が設けられている。予備線４１は、デ
ータ線２に沿って隣り合う画素電極４・４にわたって配
されており、両端がそれぞれ画素電極４・４側で同じデ
ータ線２に接続されている。また、予備線４１…は、１
本のデータ線２の両側で接続される側が１本毎に入れ替
わるように接続されている。また、ゲート線１に沿って
隣り合う画素電極４・４の間において、１本のデータ線
２には、２本の予備線４１・４１の一端が最も近くなる
位置で接続されている。
【００８６】上記のような予備線４１の構造により、Ｃ
ｓ線３上には、２個のＣｓ電極１０・１０が予備線４１
を避けるように設けられている。
【００８７】上記の配線基板を製造する際には、第３の
実施の形態と同様、第１の実施の形態の配線基板の製造
工程における予備線およびＣｓ電極形成のためのパター
ニングおよびコンタクトホール形成のための絶縁層のパ
ターニングが異なる。
【００８８】上記の配線基板では、画素電極４とこの画
素電極４の下側に配される２本の予備線４１・４１との
間のそれぞれの容量が等しくなっている。このような配
線基板を備えた液晶表示装置において表示を行う際、デ
ータ線２に印加される電圧の極性を前述のように１ライ
ン毎に反転させる。これにより、上記の容量の影響を軽
減させるとができ、クロストークの少ない表示品位の高
い液晶表示装置を提供することができる。
【００８９】また、本配線基板では、予備線４１がデー
タ線２に沿って分散して配される構造であるため、配線
基板の作製過程において行われるウェットエッチングや
洗浄といった液体処理の際に発生する洗浄不良が生じに
くくなる。それゆえ、予備線３１・３２がデータ線に沿
って連続して配される配線基板（図９参照）に比べて、
配線基板の品質を高めることができる。
【００９０】さらに、第３の実施の形態と異なり、予備
線４１がゲート線１およびＣｓ線３と交差する箇所を少
なくすることができる。それゆえ、それらの交差部にお
けるリーク不良の発生を抑えることができる。
【００９１】ここで、上記の配線基板において断線不良
が生じた際は、図１２に示すように、データ線２に電圧
が印加される。
【００９２】例えば、データ線２（２Ａ）が断線部Ｐで
断線した場合、そのデータ線２Ａに与えられる電圧は、
予備線４１（４１Ａ）により断線部Ｐを迂回してデータ
線２Ａに印加される。
【００９３】また、ある画素電極４において、データ線
２（２Ｂ）と、その隣のデータ線２Ａに接続される予備
線４１（４１Ｂ）とが断線部Ｑで断線した場合、データ
線２Ｂに与えられる電圧は、予備線４１（４１Ｃ）によ
り断線部Ｑを迂回してデータ線２Ｂに印加される。
【００９４】上記の配線基板においてリークが生じた際
には、図１３に示すように、レーザー光により人工的に
断線して修正する。このとき、レーザー光の照射は、Ｙ
ＡＧ(Yttrium-Aluminum-Garnet) レーザーを１０-9〜１
０-6Ｊ／μｍ2 のレーザーパワーで用い、配線基板が点
灯表示可能な状態で行われる。
【００９５】ここで、点灯表示可能な状態とは、本配線
基板と対向基板とが貼り合わされて、その間に液晶が封
入されて構成される液晶パネルの状態のことをいう。こ
のような液晶パネルのゲート線１…およびデータ線２…
に簡単な波形の信号を与え、目視にてゲート線１とデー
タ線２との間のリークを捜す。
【００９６】例えば、ゲート線１とデータ線２との交差
部Ｒでリークが発生した場合、そのデータ線２をゲート
線１の両側（切断部Ｒ1 ・Ｒ2 ）でレーザー光を照射す
ることにより切断する。
【００９７】また、データ線２とＣｓ線３との交差部Ｓ
でリーク不良が発生した場合、そのデータ線２をＣｓ線
３の両側（切断部Ｓ1 ・Ｓ2 ）でレーザー光を照射する
ことにより切断する。
【００９８】さらに、ゲート線１と予備線４１との交差
部Ｔでリークが発生した場合、その予備線４１をゲート
線１の両側（切断部Ｔ1 ・Ｔ2 ）でレーザー光を照射す
ることにより切断する。
【００９９】なお、本実施の形態では、液晶パネルにお
いて断線をレーザー光で行う例について述べたが、対向
基板と貼り合わされる前の配線基板に上記のようなリー
クが発見された場合には、レーザー光以外の物理的また
は化学的手段を用いた断線も可能である。また、配線基
板の作製過程において修正を行う場合も同様である。
【０１００】このように、予備線４１…を設けることに
より、断線不良が生じてもデータ線２への電圧印加を維
持することができるとともに、リーク不良が発生したと
きには人工的な断線を施してリーク不良を除去すること
ができる。このように人工的な断線を施しても、配線が
２重化されているため、断線不良が生じた場合と同様、
データ線２への電圧の印加を維持することができる。
【０１０１】また、前記の他の実施の形態において述べ
た各配線基板についても、本実施の形態と同様に断線不
良およびリーク不良を克服することができる。
【０１０２】さらに、本実施の形態および他の実施の形
態に係る配線基板では、ＴＦＴ６が逆スタガー型である
が、スイッチング素子としてスタガー型のＴＦＴまたは
ＭＩＭ素子を用いる場合においても本発明の適用が可能
である。
【０１０３】スタガー型のＴＦＴを用いる場合、ゲート
および半導体層の配置が逆スタガー型のＴＦＴと異なる
構造となる。
【０１０４】また、ＭＩＭ素子を用いる場合、前述の配
線基板からゲート線１が省かれた構造となり、ゲート線
１の代わりに対向基板（カラーフィルタ基板）に画素電
極と同じ幅の走査線が設けられる。したがって、この場
合は、配線基板上にＭＩＭ素子とともに形成されるデー
タ線について本発明の適用が可能である。
【０１０５】ただし、この場合でも、前記の各実施の形
態で述べたように、画素電極とデータ線とが絶縁膜を介
して別層に形成されなければならない。
【０１０６】
【発明の効果】以上のように、本発明の請求項１に記載
のアクティブマトリクス型液晶表示装置は、走査線と直
交するように形成された複数の信号線に沿って隣り合う
２つの画素電極にそれぞれ信号電圧を印加する該信号線
の２つの領域を短絡し、該信号線と同層に形成される予
備線を備えている構成である。
【０１０７】これにより、信号線に断線不良が生じたと
きには、予備線を介して断線箇所を迂回するようにして
信号線に信号電圧が印加される。それゆえ、ある画素電
極と次段の画素電極との間で信号線が断線しても、その
次段の画素電極への信号電圧の印加を維持することがで
きる。
【０１０８】この結果、ライン状欠陥の発生が防止さ
れ、製品としての良品率を大幅に高めることができる。
また、断線しかかった信号線が、本アクティブマトリク
ス型液晶表示装置の出荷後に、ユーザー側で断線する事
例もあるが、このような場合でも、上記のように表示品
位を保つことができる。したがって、本アクティブマト
リクス型液晶表示装置は、製品コストの低減を図るとと
もに、信頼性を向上させることができるという効果を奏
する。
【０１０９】本発明の請求項２に記載のアクティブマト
リクス型液晶表示装置は、信号線と直交するように形成
された複数の走査線に沿って隣り合う２個の画素電極に
それぞれ走査電圧を印加する該走査線の２つの領域を短
絡し、該走査線と同層に形成される予備線を備えている
構成である。
【０１１０】これにより、走査線に断線不良が生じたと
きには、予備線を介して断線箇所を迂回するようにして
走査線に走査電圧が印加される。それゆえ、ある画素電
極と次段の画素電極との間で走査線が断線しても、その
次段の画素電極への走査電圧の印加を維持することがで
きる。
【０１１１】したがって、本アクティブマトリクス型液
晶表示装置は、上記の請求項２に記載のアクティブマト
リクス型液晶表示装置と同様、製品コストの低減を図る
とともに、信頼性を向上させることができるという効果
を奏する。
【０１１２】本発明の請求項３に記載のアクティブマト
リクス型液晶表示装置は、上記の請求項１または２に記
載のアクティブマトリクス型液晶表示装置において、該
予備線が、１画素領域当たり該信号線と該走査線との交
差部から所定の間隔をおいた１つの位置でのみ１本の該
信号線または１本の該走査線と接続されている構成であ
る。
【０１１３】これにより、信号線または走査線が予備線
により短絡されない箇所をなくすことができる。また、
予備線は、断線不良の発生時に信号線または走査線に代
わって信号電圧または走査電圧を印加するために必要最
小限の長さで設けられる。それゆえ、予備線にＩＴＯの
ような比抵抗の大きい材料を用いても、配線全体の抵抗
の増加を小さく抑えることができ、表示特性の劣化を防
ぐことができる。したがって、本アクティブマトリクス
型液晶表示装置は、製品としての良品率をより高めるこ
とができ、低価格かつ高信頼性を維持することができる
という効果を奏する。
【０１１４】本発明の請求項４に記載のアクティブマト
リクス型液晶表示装置は、上記の請求項１または２に記
載のアクティブマトリクス型液晶表示装置において、該
予備線が、接続される該信号線または該走査線より狭い
幅に形成されているので、予備線が画素において光を遮
る領域を少なくすることができる。したがって、本アク
ティブマトリクス型液晶表示装置は、画素の開口率の低
下を抑えることができ、さらに予備線と画素電極との間
の寄生容量を抑えることができるという効果を奏する。
【０１１５】本発明の請求項５に記載のアクティブマト
リクス型液晶表示装置は、上記の請求項１または２に記
載のアクティブマトリクス型液晶表示装置において、該
予備線が、透明導電体により形成されているので、画素
を透過する光が予備線により遮断されることがなく、画
素の開口率は低下しない。したがって、本アクティブマ
トリクス型液晶表示装置は、表示品位を向上させること
ができるという効果を奏する。
【０１１６】本発明の請求項６に記載のアクティブマト
リクス型液晶表示装置は、上記の請求項１または２に記
載のアクティブマトリクス型液晶表示装置において、該
画素電極が、該信号電極を覆うように形成された有機絶
縁膜上に形成されているので、画素電極と信号線との間
の容量を小さくすることができるとともに、信号線の下
方に形成される走査線と画素電極との間の容量も小さく
なる。それゆえ、画素電極と信号線との間の容量による
クロストークを低減することができるとともに、走査線
と画素電極との間の容量による画素電圧の引き込みを抑
制することができる。したがって、本アクティブマトリ
クス型液晶表示装置は、上記の各容量による影響を抑え
て表示品位を向上させることができるという効果を奏す
る。
【０１１７】本発明の請求項７に記載のアクティブマト
リクス型液晶表示装置は、上記の請求項１または２に記
載のアクティブマトリクス型液晶表示装置において、該
画素電極と該信号線または該走査線との間に介在する絶
縁膜を備える一方、該予備線が、１つの画素電極とその
画素電極の周囲で隣り合う該信号線または該走査線に接
続される２つの該予備線との間のそれぞれの容量が等し
くなるように形成され、該信号線にライン毎に極性の反
転する信号電圧が印加されている構成である。具体的に
は、本発明の請求項８に記載のアクティブマトリクス型
液晶表示装置のように、該予備線による該信号線または
該走査線の短絡箇所が該信号線または該走査線の両側で
交互に入れ替わるように該予備線が配されている。
【０１１８】これにより、画素電極と予備線との間の容
量の影響が打ち消し合い、上記の容量による影響が軽減
される。したがって、本アクティブマトリクス型液晶表
示装置は、上記の容量によるクロストークを低減して表
示品位を向上させることができるという効果を奏する。
【０１１９】本発明の請求項９に記載の画素欠陥修正方
法は、前記の請求項１に記載のアクティブマトリクス型
液晶表示装置において、走査線と信号線との交差部でリ
ーク不良が生じたとき、該走査線の両側で該信号線を切
断する方法である。
【０１２０】これにより、交差部における信号線には電
圧が印加されなくなり、リークが生じなくなる。また、
信号線を断線しても予備線により信号線への電圧印加を
維持することができるため、画素欠陥が生じることはな
い。したがって、本画素欠陥修正方法は、リーク不良を
なくし、表示品位を向上させることができるという効果
を奏する。
【０１２１】本発明の請求項１０に記載の画素欠陥修正
方法は、前記の請求項２に記載のアクティブマトリクス
型液晶表示装置において、走査線と信号線との交差部で
リーク不良が生じたとき、該信号線の両側で該走査線を
切断する方法である。
【０１２２】これにより、請求項９に記載の画素欠陥修
正方法と同様、走査線の切断により、交差部における走
査線には電圧が印加されなくなり、リークが生じなくな
るとともに、走査線の切断による画素欠陥が生じること
はない。したがって、本画素欠陥修正方法は、リーク不
良をなくし、表示品位を向上させることができるという
効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。
【図２】図１の配線基板における１画素領域の構成を拡
大して示す平面図である。
【図３】図２の配線基板におけるＡ−Ａ’線矢視断面図
である。
【図４】図２の配線基板におけるＴＦＴの部分の構成を
示す断面図である。
【図５】本発明の第１の実施の形態に係る配線基板であ
って予備線がデータ線に接続される他の構成を示す平面
図である。
【図６】本発明の第１の実施の形態に係る配線基板であ
って予備線がデータ線に接続されるさらに他の構成を示
す平面図である。
【図７】本発明の第２の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の１画素領域分の構
成を示す平面図である。
【図８】本発明の第２の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の１画素領域分の他
の構成を示す平面図である。
【図９】本発明の第３の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。
【図１０】図９の配線基板においてソースライン反転お
よびドット反転が行われる際にデータ線およびゲート線
に印加される電圧波形を示す波形図である。
【図１１】本発明の第４の実施の形態に係るアクティブ
マトリクス型液晶表示装置用配線基板の構成を示す平面
図である。
【図１２】図１１の配線基板に断線不良が生じたときの
状態を示す平面図である。
【図１３】図１１の配線基板にリーク不良が生じたとき
の修正を説明する平面図である。
【図１４】ゲート線が２重化された従来のアクティブマ
トリクス型液晶表示装置用配線基板の１画素領域分の構
成を示す平面図である。
【図１５】Cs on Common構造の補助容量を有する従来の
アクティブマトリクス型液晶表示装置用配線基板の１画
素領域分の構成を示す平面図である。
【図１６】図１５の配線基板におけるＢ−Ｂ’線矢視断
面図である。
【図１７】Cs on Common構造の補助容量を有する従来の
アクティブマトリクス型液晶表示装置用配線基板の１画
素領域分の他の構成を示す平面図である。
【図１８】Cs on Gate構造の補助容量を有する従来のア
クティブマトリクス型液晶表示装置用配線基板の１画素
領域分の構成を示す平面図である。
【図１９】Cs on Gate構造の補助容量を有する従来のア
クティブマトリクス型液晶表示装置用配線基板の１画素
領域分の他の構成を示す平面図である。
【符号の説明】
１ ゲート線（走査線） ２ データ線（信号線） ４ 画素電極 ５ 予備線 ６ ＴＦＴ（スイッチング素子） ８ 基板 ９ ゲート絶縁膜（絶縁膜） １２ 絶縁膜（絶縁膜、有機絶縁膜） ２２ 予備線 ３１・３２ 予備線 ４１ 予備線 Ｓ・Ｔ・Ｒ 交差部 Ｒ1 ・Ｒ2 切断部 Ｓ1 ・Ｓ2 切断部 Ｔ1 ・Ｔ2 切断部

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板上に設けられた複数の走査線と、該走
    査線と直交するように形成された複数の信号線と、隣り
    合う該走査線と隣り合う該信号線とで囲まれた領域に配
    置される画素電極と、該走査線に印加される走査電圧に
    よりオン・オフして該画素電極への該信号線を介しての
    信号電圧の印加をスイッチングするスイッチング素子と
    を備えたアクティブマトリクス型液晶表示装置におい
    て、 該信号線に沿って隣り合う２つの該画素電極にそれぞれ
    信号電圧を印加する該信号線の２つの領域を短絡し、該
    信号線と同層に形成される予備線を備えていることを特
    徴とするアクティブマトリクス型液晶表示装置。
  2. 【請求項２】基板上に設けられた複数の走査線と、該走
    査線と直交するように形成された複数の信号線と、隣り
    合う該走査線と隣り合う該信号線とで囲まれた領域に配
    置される画素電極と、該走査線に印加される走査電圧に
    よりオン・オフして該画素電極への該信号線を介しての
    信号電圧の印加をスイッチングするスイッチング素子と
    を備えたアクティブマトリクス型液晶表示装置におい
    て、 該走査線に沿って隣り合う２個の該画素電極にそれぞれ
    走査電圧を印加する該走査線の２つの領域を短絡し、該
    走査線と同層に形成される予備線を備えていることを特
    徴とするアクティブマトリクス型液晶表示装置。
  3. 【請求項３】該予備線が、１画素領域当たり該信号線と
    該走査線との交差部から所定の間隔をおいた１つの位置
    でのみ１本の該信号線または１本の該走査線と接続され
    ていることを特徴とする請求項１または２に記載のアク
    ティブマトリクス型液晶表示装置。
  4. 【請求項４】該予備線が、接続される該信号線または該
    走査線より狭い幅に形成されていることを特徴とする請
    求項１または２に記載のアクティブマトリクス型液晶表
    示装置。
  5. 【請求項５】該予備線が、透明導電体により形成されて
    いることを特徴とする請求項１または２に記載のアクテ
    ィブマトリクス型液晶表示装置。
  6. 【請求項６】該画素電極が、該信号電極を覆うように形
    成された有機絶縁膜上に形成されていることを特徴とす
    る請求項１または２に記載のアクティブマトリクス型液
    晶表示装置。
  7. 【請求項７】該画素電極と該信号線または該走査線との
    間に介在する絶縁膜を備える一方、該予備線が、１つの
    画素電極とその画素電極の周囲で隣り合う該信号線また
    は該走査線に接続される２つの該予備線との間のそれぞ
    れの容量が等しくなるように形成され、 該信号線にライン毎に極性の反転する信号電圧が印加さ
    れることを特徴とする請求項１または２に記載のアクテ
    ィブマトリクス型液晶表示装置。
  8. 【請求項８】該予備線による該信号線または該走査線の
    短絡箇所が該信号線または該走査線の両側で交互に入れ
    替わるように該予備線が配されていることを特徴とする
    請求項７に記載のアクティブマトリクス型液晶表示装
    置。
  9. 【請求項９】請求項１に記載のアクティブマトリクス型
    液晶表示装置において、走査線と信号線との交差部でリ
    ーク不良が生じたとき、該走査線の両側で該信号線を切
    断することを特徴とする画素欠陥修正方法。
  10. 【請求項１０】請求項２に記載のアクティブマトリクス
    型液晶表示装置において、走査線と信号線との交差部で
    リーク不良が生じたとき、該信号線の両側で該走査線を
    切断することを特徴とする画素欠陥修正方法。
JP25133995A 1995-09-28 1995-09-28 アクティブマトリクス型液晶表示装置 Expired - Fee Related JP3418653B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP25133995A JP3418653B2 (ja) 1995-09-28 1995-09-28 アクティブマトリクス型液晶表示装置
TW089114001A TW514755B (en) 1995-09-28 1996-08-13 Active-matrix type liquid crystal display device and method of compensating for defective pixel
US08/700,172 US6175393B1 (en) 1995-09-28 1996-08-20 Active-matrix type liquid crystal display device and method of compensating for defective pixel
KR1019960036706A KR100241487B1 (ko) 1995-09-28 1996-08-30 액티브 매트릭스형 액정 표시 장치 및 화소 결함 수정 방법
EP96306331A EP0766118B1 (en) 1995-09-28 1996-08-30 Active-matrix type liquid crystal display device
JP2000052874A JP3418684B2 (ja) 1995-09-28 2000-02-29 アクティブマトリクス型液晶表示装置
JP2000052873A JP3418683B2 (ja) 1995-09-28 2000-02-29 アクティブマトリクス型液晶表示装置
US09/718,412 US6462792B1 (en) 1995-09-28 2000-11-24 Active-matrix liquid crystal display device and method for compensating for defective display lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25133995A JP3418653B2 (ja) 1995-09-28 1995-09-28 アクティブマトリクス型液晶表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000052874A Division JP3418684B2 (ja) 1995-09-28 2000-02-29 アクティブマトリクス型液晶表示装置
JP2000052873A Division JP3418683B2 (ja) 1995-09-28 2000-02-29 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0990318A true JPH0990318A (ja) 1997-04-04
JP3418653B2 JP3418653B2 (ja) 2003-06-23

Family

ID=17221360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25133995A Expired - Fee Related JP3418653B2 (ja) 1995-09-28 1995-09-28 アクティブマトリクス型液晶表示装置

Country Status (5)

Country Link
US (2) US6175393B1 (ja)
EP (1) EP0766118B1 (ja)
JP (1) JP3418653B2 (ja)
KR (1) KR100241487B1 (ja)
TW (1) TW514755B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194369A (ja) * 1997-10-18 1999-07-21 Samsung Electron Co Ltd 液晶表示装置及びその製造方法
US6191832B1 (en) 1996-07-19 2001-02-20 Sharp Kabushiki Kaisha Active matrix display device and methods for correcting defect thereof
US6633360B2 (en) 2000-03-30 2003-10-14 Yoshihiro Okada Active matrix type liquid crystal display apparatus
JP2005084104A (ja) * 2003-09-04 2005-03-31 Seiko Epson Corp 半導体装置及び電気光学装置
KR100517135B1 (ko) * 1997-10-27 2005-11-29 삼성전자주식회사 박막트랜지스터 기판
WO2006064832A1 (ja) * 2004-12-16 2006-06-22 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
WO2006100861A1 (ja) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha アクティブマトリクス基板及びその画素欠陥修正方法
JP2008152156A (ja) * 2006-12-20 2008-07-03 Sony Corp 表示装置およびその製造方法
WO2008111268A1 (ja) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha 表示パネルおよび表示装置
US7830467B2 (en) 2004-01-28 2010-11-09 Sharp Kabushiki Kaisha Electrodes located at storage capacitor wiring in active matrix substrate

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
KR100242438B1 (ko) * 1996-08-30 2000-02-01 윤종용 능동 행렬형 액정 표시 장치
US6014191A (en) * 1996-07-16 2000-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods
DE69835888T2 (de) 1997-04-11 2007-05-03 Hitachi, Ltd. Flüssigkristallanzeigevorrichtung
JP3966614B2 (ja) * 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
KR100486493B1 (ko) * 1997-06-30 2005-08-05 삼성전자주식회사 데이터 라인 리페어 구조
KR19990052415A (ko) * 1997-12-22 1999-07-05 김영환 액정표시소자 및 그의 리페어방법
KR100476040B1 (ko) * 1997-12-29 2005-07-07 비오이 하이디스 테크놀로지 주식회사 액정표시소자및그의제조방법
KR100341120B1 (ko) * 1998-07-20 2002-12-26 주식회사 현대 디스플레이 테크놀로지 액정표시소자
GB9825868D0 (en) * 1998-11-27 1999-01-20 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
US6335779B1 (en) * 1999-01-27 2002-01-01 Mistubishi Denki Kaubshiki Kaisha Liquid crystal display apparatus and method for producing TFT using therefor
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
DE10025561A1 (de) 2000-05-24 2001-12-06 Siemens Ag Energieautarker Hochfrequenzsender
KR20020039086A (ko) * 2000-11-20 2002-05-25 주식회사 현대 디스플레이 테크놀로지 액정표시패널의 데이터배선 결함보정구조와 그 결합보정방법
GB0029315D0 (en) * 2000-12-01 2001-01-17 Koninkl Philips Electronics Nv Method of increasing the conductivity of a transparent conductive layer
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
GB0112563D0 (en) * 2001-05-23 2001-07-18 Koninl Philips Electronics Nv Active plate
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
DE10150128C2 (de) 2001-10-11 2003-10-02 Enocean Gmbh Drahtloses Sensorsystem
JP2004294787A (ja) * 2003-03-27 2004-10-21 Sharp Corp 表示装置およびその配線修復方法
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
JP4108078B2 (ja) * 2004-01-28 2008-06-25 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4627065B2 (ja) * 2004-05-27 2011-02-09 シャープ株式会社 アクティブマトリクス基板、その画素欠陥修正方法及び製造方法
TWI284758B (en) * 2004-11-11 2007-08-01 Au Optronics Corp Pixel structure having storage capacitor and thin film transistor array and repairing method thereof
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
TWI254444B (en) 2005-04-19 2006-05-01 Au Optronics Corp Pixel structure and repairing method thereof
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
JP2007120991A (ja) * 2005-10-25 2007-05-17 Sharp Corp テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置
US7460133B2 (en) * 2006-04-04 2008-12-02 Sharp Laboratories Of America, Inc. Optimal hiding for defective subpixels
CN101578641B (zh) * 2007-03-15 2011-11-30 夏普株式会社 显示面板和显示装置以及显示面板的制造方法
JP4674612B2 (ja) * 2008-03-28 2011-04-20 パナソニック電工株式会社 マッサージ椅子
CN102132202A (zh) * 2008-08-27 2011-07-20 夏普株式会社 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
CN102132203B (zh) * 2008-08-27 2014-05-07 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法
WO2011111650A1 (ja) * 2010-03-09 2011-09-15 太陽誘電株式会社 導体構造、透明デバイス及び電子機器
US11500237B2 (en) * 2020-11-09 2022-11-15 Sharp Kabushiki Kaisha Array substrate and display device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368523A (en) 1979-12-20 1983-01-11 Tokyo Shibaura Denki Kabushiki Kaisha Liquid crystal display device having redundant pairs of address buses
JPS58189615A (ja) 1982-04-28 1983-11-05 Toshiba Corp 液晶表示装置
JPS61145584A (ja) 1984-12-19 1986-07-03 松下電器産業株式会社 アクテイブマトリツクスアレ−
JPS61156025A (ja) 1984-12-27 1986-07-15 Fujitsu Ltd 表示装置
US4688896A (en) 1985-03-04 1987-08-25 General Electric Company Information conversion device with auxiliary address lines for enhancing manufacturing yield
JPS62245222A (ja) 1986-04-18 1987-10-26 Seiko Epson Corp 液晶表示装置
GB2206721A (en) 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
JPS6435351A (en) 1987-07-31 1989-02-06 Nikkiso Co Ltd Method for diagnosing water quality analyzer for water quality control of thermal power plant
US5166085A (en) 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5032883A (en) 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH01284831A (ja) 1988-05-12 1989-11-16 Sharp Corp アクティブマトリックス基板
JPH01291217A (ja) 1988-05-18 1989-11-22 Sharp Corp アクティブマトリクス基板
JPH02165125A (ja) 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP2624812B2 (ja) 1988-12-29 1997-06-25 シャープ株式会社 液晶表示装置および液晶表示パネルの製造方法
JPH0421823A (ja) 1990-05-16 1992-01-24 Hosiden Corp 液晶表示素子の点欠陥の黒欠陥化法及び液晶表示素子
JPH0474714A (ja) 1990-07-09 1992-03-10 Seiko Epson Corp Ｔｉ系超伝導材料
JPH0496023A (ja) 1990-08-10 1992-03-27 Stanley Electric Co Ltd アクティブマトリックス回路とその製造方法
JP2998255B2 (ja) 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JPH06230422A (ja) 1993-02-03 1994-08-19 Fujitsu Ltd 液晶パネル
FR2702286B1 (fr) * 1993-03-04 1998-01-30 Samsung Electronics Co Ltd Affichage à cristaux liquides et procédé pour le fabriquer.
JPH0764109A (ja) 1993-08-25 1995-03-10 Toshiba Corp 液晶表示装置
JPH0764516A (ja) 1993-08-30 1995-03-10 Fujitsu Ltd アクティブマトリックス型液晶表示装置
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
US5682211A (en) 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JPH0980416A (ja) * 1995-09-13 1997-03-28 Sharp Corp 液晶表示装置
JPH09236826A (ja) 1995-09-28 1997-09-09 Sharp Corp 液晶表示素子およびその製造方法
JP3272212B2 (ja) * 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JP3312101B2 (ja) * 1996-07-02 2002-08-05 シャープ株式会社 液晶表示装置
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3269787B2 (ja) * 1997-05-27 2002-04-02 シャープ株式会社 液晶表示装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191832B1 (en) 1996-07-19 2001-02-20 Sharp Kabushiki Kaisha Active matrix display device and methods for correcting defect thereof
JPH11194369A (ja) * 1997-10-18 1999-07-21 Samsung Electron Co Ltd 液晶表示装置及びその製造方法
JP4643774B2 (ja) * 1997-10-18 2011-03-02 三星電子株式会社 液晶表示装置及びその製造方法
KR100517135B1 (ko) * 1997-10-27 2005-11-29 삼성전자주식회사 박막트랜지스터 기판
US6633360B2 (en) 2000-03-30 2003-10-14 Yoshihiro Okada Active matrix type liquid crystal display apparatus
US6956633B2 (en) 2000-03-30 2005-10-18 Sharp Kabushiki Kaisha Active matrix type liquid crystal display apparatus
JP2005084104A (ja) * 2003-09-04 2005-03-31 Seiko Epson Corp 半導体装置及び電気光学装置
US7830467B2 (en) 2004-01-28 2010-11-09 Sharp Kabushiki Kaisha Electrodes located at storage capacitor wiring in active matrix substrate
JP2008203889A (ja) * 2004-12-16 2008-09-04 Sharp Corp アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
US7714948B2 (en) 2004-12-16 2010-05-11 Sharp Kabushiki Kaisha Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device
JPWO2006064832A1 (ja) * 2004-12-16 2008-06-12 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
US8089571B2 (en) 2004-12-16 2012-01-03 Sharp Kabushiki Kaisha Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device
JP2008287290A (ja) * 2004-12-16 2008-11-27 Sharp Corp アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP2009104179A (ja) * 2004-12-16 2009-05-14 Sharp Corp アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4713646B2 (ja) * 2004-12-16 2011-06-29 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
WO2006064832A1 (ja) * 2004-12-16 2006-06-22 Sharp Kabushiki Kaisha アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置
US7768584B2 (en) 2004-12-16 2010-08-03 Sharp Kabushiki Kaisha Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device
WO2006100861A1 (ja) * 2005-03-18 2006-09-28 Sharp Kabushiki Kaisha アクティブマトリクス基板及びその画素欠陥修正方法
US7671932B2 (en) 2005-03-18 2010-03-02 Sharp Kabushiki Kaisha Active matrix substrate and pixel defect correcting method therefor
JP2008152156A (ja) * 2006-12-20 2008-07-03 Sony Corp 表示装置およびその製造方法
US8289236B2 (en) 2006-12-20 2012-10-16 Sony Corporation Method for replacing a main signal line with a sub signal line when a pixel circuit is defective
WO2008111268A1 (ja) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha 表示パネルおよび表示装置

Also Published As

Publication number Publication date
TW514755B (en) 2002-12-21
US6462792B1 (en) 2002-10-08
EP0766118A3 (en) 1998-07-08
EP0766118A2 (en) 1997-04-02
EP0766118B1 (en) 2003-12-03
KR970017100A (ko) 1997-04-28
JP3418653B2 (ja) 2003-06-23
KR100241487B1 (ko) 2000-02-01
US6175393B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
JP3418653B2 (ja) アクティブマトリクス型液晶表示装置
JP3263250B2 (ja) 液晶表示装置
US7626646B2 (en) Substrate for display device and display device equipped therewith
US5434686A (en) Active matrix display device
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
US6985194B2 (en) Matrix array substrate
JP3272625B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3270361B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JPH10123563A (ja) 液晶表示装置およびその欠陥修正方法
EP0605176B1 (en) An active matrix type liquid crystal display panel and a method for producing the same
JP3310615B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2703328B2 (ja) 液晶表示装置
JP2001330850A (ja) 液晶表示装置およびその欠陥修正方法
JP4238469B2 (ja) 電気光学装置及び電子機器
JP3518851B2 (ja) アクティブマトリクス基板の駆動方法
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
JPH11150275A (ja) 薄膜トランジスタアレイ基板
JPH0750278B2 (ja) 液晶表示装置
JPH11119250A (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JP2845487B2 (ja) アクティブマトリックス型液晶表示素子
JPH0359534A (ja) 液晶表示装置
JPH03249624A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees