JP3263250B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3263250B2 JP3263250B2 JP19937894A JP19937894A JP3263250B2 JP 3263250 B2 JP3263250 B2 JP 3263250B2 JP 19937894 A JP19937894 A JP 19937894A JP 19937894 A JP19937894 A JP 19937894A JP 3263250 B2 JP3263250 B2 JP 3263250B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- electrode
- pixel
- pixel electrode
- auxiliary capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特に補助容量線の修復が行なえる構造を有する液晶
表示装置に関する。
り、特に補助容量線の修復が行なえる構造を有する液晶
表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は薄型・軽量であり、低電
圧駆動が可能で、更にカラ―化も容易である等の特徴を
有し、近年、パ―ソナルコンピュ―タ、ワ―プロなどの
表示装置として利用されている。中でも、薄膜トランジ
スタ（ＴＦＴ）をスイッチング素子として用いたアクテ
ィブマトリックス型液晶表示装置（以下、単に液晶表示
装置という）は、多画素にしてもコントラスト、レスポ
ンス等の劣化がなく、更に、中間調表示も可能であるこ
とから、フルカラ―テレビや、ＯＡ用の表示装置として
期待されている。
圧駆動が可能で、更にカラ―化も容易である等の特徴を
有し、近年、パ―ソナルコンピュ―タ、ワ―プロなどの
表示装置として利用されている。中でも、薄膜トランジ
スタ（ＴＦＴ）をスイッチング素子として用いたアクテ
ィブマトリックス型液晶表示装置（以下、単に液晶表示
装置という）は、多画素にしてもコントラスト、レスポ
ンス等の劣化がなく、更に、中間調表示も可能であるこ
とから、フルカラ―テレビや、ＯＡ用の表示装置として
期待されている。
【０００３】図９は、従来の液晶表示装置のＴＦＴアレ
イ基板の１画素分の構成を示す模式図である。図中、８
６は画素電極を示しており、この画素電極８６にはスイ
ッチング素子としてのＴＦＴが設けられている。すなわ
ち、ＴＦＴのソース電極８５は画素電極８６に接続して
いる。
イ基板の１画素分の構成を示す模式図である。図中、８
６は画素電極を示しており、この画素電極８６にはスイ
ッチング素子としてのＴＦＴが設けられている。すなわ
ち、ＴＦＴのソース電極８５は画素電極８６に接続して
いる。
【０００４】ＴＦＴのドレイン電極８７は信号線８１に
接続している。また、ＴＦＴのゲート電極は走査線８２
と共通となっているが、ドレイン電極８７の場合と同様
に、ゲート電極は走査線８２から引き出した形状である
場合もある。
接続している。また、ＴＦＴのゲート電極は走査線８２
と共通となっているが、ドレイン電極８７の場合と同様
に、ゲート電極は走査線８２から引き出した形状である
場合もある。
【０００５】また、図中、８３は補助容量線を示してお
り、この補助容量線８３は、第１の分岐補助容量８３ａ
および第２の分岐補助容量８３ｂと接続している。第１
の分岐補助容量８３ａおよび第２の分岐補助容量８３ｂ
はともに絶縁膜（不図示）を介して画素電極８６に対向
している。
り、この補助容量線８３は、第１の分岐補助容量８３ａ
および第２の分岐補助容量８３ｂと接続している。第１
の分岐補助容量８３ａおよび第２の分岐補助容量８３ｂ
はともに絶縁膜（不図示）を介して画素電極８６に対向
している。
【０００６】このような液晶表示装置は、大型化、高精
細化が進んでいるので、画素数や画素密度が増加してい
る。この結果、画素欠陥（ＴＦＴ不良、補助容量線不
良）の発生率が高まり、これにより、製造歩留まりが著
しく低下することが大きな問題となっている。以下、こ
のような製造歩留まりの原因となる画素欠陥の修復、特
に補助容量線（補助容量）の修復方法について具体的に
説明する。
細化が進んでいるので、画素数や画素密度が増加してい
る。この結果、画素欠陥（ＴＦＴ不良、補助容量線不
良）の発生率が高まり、これにより、製造歩留まりが著
しく低下することが大きな問題となっている。以下、こ
のような製造歩留まりの原因となる画素欠陥の修復、特
に補助容量線（補助容量）の修復方法について具体的に
説明する。
【０００７】上述した第１の分岐補助容量８３ａは補助
容量線８３と一体的に形成されており、また、第２の分
岐補助容量８３ｂは選択的に補助容量線８３と接続可能
となるように形成されている。すなわち、最初、第１の
分岐補助容量８３ａと補助容量線８３とは電気的に接続
しており、換言すれば、第１の分岐補助容量８３ａと上
記絶縁膜と画素電極８６により補助容量が形成され、ま
た、補助容量線８３と第２の分岐補助容量８３ｂとは電
気的に分離している。
容量線８３と一体的に形成されており、また、第２の分
岐補助容量８３ｂは選択的に補助容量線８３と接続可能
となるように形成されている。すなわち、最初、第１の
分岐補助容量８３ａと補助容量線８３とは電気的に接続
しており、換言すれば、第１の分岐補助容量８３ａと上
記絶縁膜と画素電極８６により補助容量が形成され、ま
た、補助容量線８３と第２の分岐補助容量８３ｂとは電
気的に分離している。
【０００８】そして、検査の結果、第１の分岐補助容量
８３ａが不良であることが分かったら、第１の分岐補助
容量８３ａと補助容量線８３とを電気的に分離し、そし
て、補助容量線８３と第２の分岐補助容量８３ｂとを電
気的に接続することにより補助容量の修復を行なう。こ
のような修復により補助容量線の不良による表示特性の
劣化（ずれ）を防止できる。
８３ａが不良であることが分かったら、第１の分岐補助
容量８３ａと補助容量線８３とを電気的に分離し、そし
て、補助容量線８３と第２の分岐補助容量８３ｂとを電
気的に接続することにより補助容量の修復を行なう。こ
のような修復により補助容量線の不良による表示特性の
劣化（ずれ）を防止できる。
【０００９】ここで、第１の分岐補助容量８３ａと補助
容量線８３との電気的分離は、例えば、領域８４ａにレ
ーザを照射することにより、補助容量線８３から第１の
分岐補助容量８３ａを切り離すことにより行なわれる。
容量線８３との電気的分離は、例えば、領域８４ａにレ
ーザを照射することにより、補助容量線８３から第１の
分岐補助容量８３ａを切り離すことにより行なわれる。
【００１０】また、第２の分岐補助容量８３ｂと補助容
量線８３との電気的接続は、以下のようにして行なわれ
る。図１０は、図９のＢ−Ｂ´断面図である。補助容量
線８３および第２の分岐補助容量８３ｂ上には絶縁膜８
９を介して接続用電極８８が設けられている。この接続
用電極８８は補助容量線８３および第２の分岐補助容量
８３ｂと重なる部分を有している。
量線８３との電気的接続は、以下のようにして行なわれ
る。図１０は、図９のＢ−Ｂ´断面図である。補助容量
線８３および第２の分岐補助容量８３ｂ上には絶縁膜８
９を介して接続用電極８８が設けられている。この接続
用電極８８は補助容量線８３および第２の分岐補助容量
８３ｂと重なる部分を有している。
【００１１】そして、図１０の実線で示すように、上記
重なり部分にレーザ９０を照射すると、接続用電極８８
がレーザー９０のエネルギーを吸収して急激に加熱さ
れ、液化または気化して接続用電極８８の体積が膨脹す
る。
重なり部分にレーザ９０を照射すると、接続用電極８８
がレーザー９０のエネルギーを吸収して急激に加熱さ
れ、液化または気化して接続用電極８８の体積が膨脹す
る。
【００１２】この結果、接続用電極８８は絶縁膜８９を
突き破って補助容量線８３および第２の分岐補助容量８
３ｂに接続し、補助容量線８３と第２の分岐補助容量８
３ｂとが電気的に接続する。
突き破って補助容量線８３および第２の分岐補助容量８
３ｂに接続し、補助容量線８３と第２の分岐補助容量８
３ｂとが電気的に接続する。
【００１３】しかしながら、上述した予備の補助容量線
（第２の分岐補助容量８３ｂ）による補助容量の修復方
法、換言すれば、冗長構造の導入による修復方法には、
開口率を著しく低下させるという問題がある。すなわ
ち、第２の分岐補助容量８３ｂの上部の画素電極８６は
表示に寄与しなくなるので、第２の分岐補助容量８３ｂ
の分だけ開口率が低下するという問題がある。
（第２の分岐補助容量８３ｂ）による補助容量の修復方
法、換言すれば、冗長構造の導入による修復方法には、
開口率を著しく低下させるという問題がある。すなわ
ち、第２の分岐補助容量８３ｂの上部の画素電極８６は
表示に寄与しなくなるので、第２の分岐補助容量８３ｂ
の分だけ開口率が低下するという問題がある。
【００１４】このような問題を解決する方法としては疑
似修復の概念を用いた修復方法（疑似修復方法）があ
る。図１１は、疑似修復方法が行なえるＴＦＴアレイ基
板の１画素分の構成を示す模式図である。なお、図１０
のＴＦＴアレイ基板と対応する部分には図１０と同一符
号を付してあり、詳細な説明は省略する。
似修復の概念を用いた修復方法（疑似修復方法）があ
る。図１１は、疑似修復方法が行なえるＴＦＴアレイ基
板の１画素分の構成を示す模式図である。なお、図１０
のＴＦＴアレイ基板と対応する部分には図１０と同一符
号を付してあり、詳細な説明は省略する。
【００１５】補助容量の修復方法は以下の通りである。
すなわち、もし補助容量線８３が不良であれば、領域８
４にレーザを照射して、補助容量線８３と分岐補助容量
８３ａとを電気的に分離する。
すなわち、もし補助容量線８３が不良であれば、領域８
４にレーザを照射して、補助容量線８３と分岐補助容量
８３ａとを電気的に分離する。
【００１６】ここで、不良画素は補助容量８３ａが無く
なった分、正常画素の表示特性と異なるようになること
が考えられるが、修復により生じる表示特性の変化が人
間の視認限界より小さくできれば、画素欠陥は視認され
ず、実質的に修復したことと同等となる。また、分岐補
助容量線は１つだけなので、開口率が低下するという問
題はない。
なった分、正常画素の表示特性と異なるようになること
が考えられるが、修復により生じる表示特性の変化が人
間の視認限界より小さくできれば、画素欠陥は視認され
ず、実質的に修復したことと同等となる。また、分岐補
助容量線は１つだけなので、開口率が低下するという問
題はない。
【００１７】しかしながら、実際には、補助容量線８３
から分岐補助容量８３ａを切除すると、表示特性が大き
くずれてしまい、表示画像の種類によっては不良画素が
視認されてしまうという問題がある。
から分岐補助容量８３ａを切除すると、表示特性が大き
くずれてしまい、表示画像の種類によっては不良画素が
視認されてしまうという問題がある。
【００１８】
【発明が解決しようとする課題】上述の如く、補助容量
に起因する不良画素を修復する方法として、冗長構造に
よる方法が提案されているが、この方法には開口率を著
しく低下させるという問題がある。また、開口率の低下
を防止できる修復方法としては、疑似修復方法が提案さ
れているが、この方法には修復後の表示特性と正常画素
とのそれとの差が大きくなるという問題がある本発明
は、上記事情を考慮してなされたもので、その目的とす
るところは、開効率の低下を招かず、且つ実用上問題が
ない程度に修復により生じる表示特性の変化を小さくで
きる液晶表示装置を提供することにある。
に起因する不良画素を修復する方法として、冗長構造に
よる方法が提案されているが、この方法には開口率を著
しく低下させるという問題がある。また、開口率の低下
を防止できる修復方法としては、疑似修復方法が提案さ
れているが、この方法には修復後の表示特性と正常画素
とのそれとの差が大きくなるという問題がある本発明
は、上記事情を考慮してなされたもので、その目的とす
るところは、開効率の低下を招かず、且つ実用上問題が
ない程度に修復により生じる表示特性の変化を小さくで
きる液晶表示装置を提供することにある。
【００１９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の液晶表示装置は、基板上にマトリクス配
列された画素電極と、前記画素電極毎に設けられ、マト
リックス配列されたスイッチング素子としての薄膜トラ
ンジスタと、前記マトリクス配列された薄膜トランジス
タのうちの同一行の薄膜トランジスタのゲート電極に接
続した走査線と、前記マトリクス配列された薄膜トラン
ジスタのうちの同一列の薄膜トランジスタのドレイン電
極に接続した信号線と、前記画素電極に絶縁膜を介して
設けられ、且つ前記画素電極と重なる部分が他の部分と
電気的に分離できる補助容量線と、前記画素電極と電気
的に接続して設けられ、且つ前記画素電極から電気的に
分離できる補正用補助容量体とを備えたことを特徴とす
る。
めに、本発明の液晶表示装置は、基板上にマトリクス配
列された画素電極と、前記画素電極毎に設けられ、マト
リックス配列されたスイッチング素子としての薄膜トラ
ンジスタと、前記マトリクス配列された薄膜トランジス
タのうちの同一行の薄膜トランジスタのゲート電極に接
続した走査線と、前記マトリクス配列された薄膜トラン
ジスタのうちの同一列の薄膜トランジスタのドレイン電
極に接続した信号線と、前記画素電極に絶縁膜を介して
設けられ、且つ前記画素電極と重なる部分が他の部分と
電気的に分離できる補助容量線と、前記画素電極と電気
的に接続して設けられ、且つ前記画素電極から電気的に
分離できる補正用補助容量体とを備えたことを特徴とす
る。
【００２０】
【作用】本発明によれば、画素電極と重なる部分が他の
部分と電気的に分離できる補助容量線を用いているの
で、補助容量線に起因する不良画素がある場合には、上
記不良画素の画素電極と重なる部分の補助容量線を分離
することにより、開口率の低下を招くこと無く不良画素
を修復できる。
部分と電気的に分離できる補助容量線を用いているの
で、補助容量線に起因する不良画素がある場合には、上
記不良画素の画素電極と重なる部分の補助容量線を分離
することにより、開口率の低下を招くこと無く不良画素
を修復できる。
【００２１】ここで、画素電極と重なる部分の補助容量
線を分離すると容量が変化するので、これに伴って表示
特性の変化が生じる。しかし、本発明では、画素電極か
ら電気的に分離できる補正用補助容量体を備えているの
で、補助容量線を分離したら、同時に補正用補助容量体
も分離することにより、補助容量線の分離に伴う液晶へ
の印加電圧の変化を抑制することができ、これにより、
表示特性の変化を十分に小さくできる。
線を分離すると容量が変化するので、これに伴って表示
特性の変化が生じる。しかし、本発明では、画素電極か
ら電気的に分離できる補正用補助容量体を備えているの
で、補助容量線を分離したら、同時に補正用補助容量体
も分離することにより、補助容量線の分離に伴う液晶へ
の印加電圧の変化を抑制することができ、これにより、
表示特性の変化を十分に小さくできる。
【００２２】
（実施例１）図１は、本発明の第１の実施例に係る液晶
表示装置のＴＦＴアレイ基板の１画素分の構成を示す模
式図である。
表示装置のＴＦＴアレイ基板の１画素分の構成を示す模
式図である。
【００２３】図中、８は画素電極を示しており、この画
素電極８にはスイッチング素子としてのＴＦＴが設けら
れ、つまり、ＴＦＴのソース電極１０は画素電極８に接
続している。ＴＦＴのドレイン電極９は信号線１１に接
続し、ＴＦＴのゲート電極は走査線２と共通となってい
る。
素電極８にはスイッチング素子としてのＴＦＴが設けら
れ、つまり、ＴＦＴのソース電極１０は画素電極８に接
続している。ＴＦＴのドレイン電極９は信号線１１に接
続し、ＴＦＴのゲート電極は走査線２と共通となってい
る。
【００２４】より詳細には、透光性絶縁基板上に画素電
極８がマトリクス配列され、これら各画素電極８毎にＴ
ＦＴが設けられ、マトリクス配列されたＴＦＴのうちの
同一行のＴＦＴのゲート電極には走査線２が接続され、
マトリクス配列されたＴＦＴのうちの同一列のＴＦＴの
ドレイン電極９には信号線１１が接続されている。
極８がマトリクス配列され、これら各画素電極８毎にＴ
ＦＴが設けられ、マトリクス配列されたＴＦＴのうちの
同一行のＴＦＴのゲート電極には走査線２が接続され、
マトリクス配列されたＴＦＴのうちの同一列のＴＦＴの
ドレイン電極９には信号線１１が接続されている。
【００２５】また、図中、３は補助容量線を示してお
り、この補助容量線３は、その両端から給電されるよう
になっている。なお、以下、補助容量線３のうち、画素
電極８の上または下で重なる部分の補助容量線を補助容
量３ａという。
り、この補助容量線３は、その両端から給電されるよう
になっている。なお、以下、補助容量線３のうち、画素
電極８の上または下で重なる部分の補助容量線を補助容
量３ａという。
【００２６】領域１３ａ，１３ｂにレーザを照射して画
素電極８の上または下で重なる部分の補助容量３ａを切
断しても、その両側の画素の画素電極と重なる部分の補
助容量線には給電されるので表示上の問題は生じない。
素電極８の上または下で重なる部分の補助容量３ａを切
断しても、その両側の画素の画素電極と重なる部分の補
助容量線には給電されるので表示上の問題は生じない。
【００２７】また、画素電極８の一部１２（以下、補助
容量電極という）は走査線２上にまで延在し、この補助
容量電極１２と走査線２とは図示なし絶縁膜を介して対
向している。すなわち、補助容量電極１２、走査線２お
よび上記絶縁膜により補正用補助容量体が形成されてい
る。
容量電極という）は走査線２上にまで延在し、この補助
容量電極１２と走査線２とは図示なし絶縁膜を介して対
向している。すなわち、補助容量電極１２、走査線２お
よび上記絶縁膜により補正用補助容量体が形成されてい
る。
【００２８】このようなＴＦＴアレイ基板の作成方法の
一例を図１のＴＦＴアレイ基板のＡ−Ａ´断面図である
図２を用いて説明する。まず、洗浄されたガラス基板１
上に厚さ２５０ｎｍのＭｏ−Ｔａ合金膜を形成した後、
このＭｏ−Ｔａ合金膜をパターニングして、ゲート電極
（走査線）２、補助容量線３を形成する。
一例を図１のＴＦＴアレイ基板のＡ−Ａ´断面図である
図２を用いて説明する。まず、洗浄されたガラス基板１
上に厚さ２５０ｎｍのＭｏ−Ｔａ合金膜を形成した後、
このＭｏ−Ｔａ合金膜をパターニングして、ゲート電極
（走査線）２、補助容量線３を形成する。
【００２９】次に全面にＳｉＯ2 からなる厚さ３５０ｎ
ｍのゲート絶縁膜１５、厚さ５０ｎｍのシリコン窒化膜
４、厚さ５０ｎｍのアモルファスシリコン膜５、エッチ
ングストッパーとしての厚さ２００ｎｍのシリコン窒化
膜７を連続成膜した後、シリコン窒化膜７を所定の形状
にパターニングする。
ｍのゲート絶縁膜１５、厚さ５０ｎｍのシリコン窒化膜
４、厚さ５０ｎｍのアモルファスシリコン膜５、エッチ
ングストッパーとしての厚さ２００ｎｍのシリコン窒化
膜７を連続成膜した後、シリコン窒化膜７を所定の形状
にパターニングする。
【００３０】次に全面にリンなどの不純物を含んだオー
ミックコンタクト層としての厚さ５０ｎｍのｎ+ 型アモ
ルファスシリコン層６を堆積した後、シリコン窒化膜
４、アモルファスシリコン膜５、ｎ+ 型アモルファスシ
リコン層６の積層膜を島状にパターニングする。
ミックコンタクト層としての厚さ５０ｎｍのｎ+ 型アモ
ルファスシリコン層６を堆積した後、シリコン窒化膜
４、アモルファスシリコン膜５、ｎ+ 型アモルファスシ
リコン層６の積層膜を島状にパターニングする。
【００３１】次に画素電極８となる厚さ１００ｎｍのＩ
ＴＯ膜を形成した後、このＩＴＯ膜をパターニングして
画素電極８を形成する。次にゲート電極２の端子部分
（不図示）のゲート絶縁膜１５をエッチング除去した
後、厚さ１００ｎｍのＭｏ膜、厚さ４００ｎｍのＡｌ膜
を順次堆積した後、この積層金属膜をパターニングし
て、信号線１１、ドレイン電極９、ソース電極１０を形
成する。
ＴＯ膜を形成した後、このＩＴＯ膜をパターニングして
画素電極８を形成する。次にゲート電極２の端子部分
（不図示）のゲート絶縁膜１５をエッチング除去した
後、厚さ１００ｎｍのＭｏ膜、厚さ４００ｎｍのＡｌ膜
を順次堆積した後、この積層金属膜をパターニングし
て、信号線１１、ドレイン電極９、ソース電極１０を形
成する。
【００３２】最後に、ドレイン電極９、ソース電極１０
をマスクとして、ｎ+ 型アモルファスシリコン層６をエ
ッチング除去して、ドレイン電極９とソース電極１０と
を電気的に分離した後、パッシべーション膜として厚さ
１５０ｎｍのシリコン窒化膜（不図示）を形成する。
をマスクとして、ｎ+ 型アモルファスシリコン層６をエ
ッチング除去して、ドレイン電極９とソース電極１０と
を電気的に分離した後、パッシべーション膜として厚さ
１５０ｎｍのシリコン窒化膜（不図示）を形成する。
【００３３】本実施例における修復方法は以下の通りで
ある。例えば、補助容量線３と画素電極８との間に絶縁
不良があると、その画素は表示不良となるので、この不
良画素と重なる部分の補助容量３ａが給電されないよう
にする。
ある。例えば、補助容量線３と画素電極８との間に絶縁
不良があると、その画素は表示不良となるので、この不
良画素と重なる部分の補助容量３ａが給電されないよう
にする。
【００３４】具体的には、図１に示す領域１３ａ，１３
ｂにレーザを照射して、補助容量３ａを補助容量線３か
ら切断する。このとき、上述したように、補助容量線３
はその両端から給電されているので、補助容量３ａを切
断しても、その両側の画素電極と重なる部分の補助容量
線には給電されるので、表示上の問題ない。
ｂにレーザを照射して、補助容量３ａを補助容量線３か
ら切断する。このとき、上述したように、補助容量線３
はその両端から給電されているので、補助容量３ａを切
断しても、その両側の画素電極と重なる部分の補助容量
線には給電されるので、表示上の問題ない。
【００３５】この修復方法によれば、予備の補助容量を
用いた従来の修復方法の場合のように開口率が低下する
という問題は生じない。しかし、このままでは、補助容
量線３から補助容量３ａを切除すると、表示特性が大き
くずれてしまい、表示画像の種類によっては不良画素が
視認されてしまうという問題がある。
用いた従来の修復方法の場合のように開口率が低下する
という問題は生じない。しかし、このままでは、補助容
量線３から補助容量３ａを切除すると、表示特性が大き
くずれてしまい、表示画像の種類によっては不良画素が
視認されてしまうという問題がある。
【００３６】そこで、本実施例では、領域１３ｃにレー
ザを照射して、補助容量電極１２と走査線２とからなる
補正用補助容量体を画素電極８から分離することにより
容量の大きさを補正し、補助容量３ａが無くなることの
悪影響を防止している。
ザを照射して、補助容量電極１２と走査線２とからなる
補正用補助容量体を画素電極８から分離することにより
容量の大きさを補正し、補助容量３ａが無くなることの
悪影響を防止している。
【００３７】以下、このことについて詳細に説明する。
ＴＦＴアレイ基板を用いた液晶パネル（以下、単に液晶
パネルという）では、ＴＦＴのオフ時にスイッチングノ
イズにより画素電位がシフトする。
ＴＦＴアレイ基板を用いた液晶パネル（以下、単に液晶
パネルという）では、ＴＦＴのオフ時にスイッチングノ
イズにより画素電位がシフトする。
【００３８】図４に、液晶パネルの１画素の等価回路を
示す。図中、ノードＮでの電圧シフト量ｄＶｐ（画素電
位シフト）は、ＴＦＴのオフ時のゲート電圧のシフト量
ｄＶｇ、ＴＦＴのゲート・ソース間の寄生容量Ｃｇｓ、
ＴＦＴアレイ基板と対向電極との間の液晶の容量Ｃｌ
ｃ、補助容量Ｃｓを用いると、 ｄＶｐ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃｌｃ＋Ｃｓ）｝ｄＶｇ となる。
示す。図中、ノードＮでの電圧シフト量ｄＶｐ（画素電
位シフト）は、ＴＦＴのオフ時のゲート電圧のシフト量
ｄＶｇ、ＴＦＴのゲート・ソース間の寄生容量Ｃｇｓ、
ＴＦＴアレイ基板と対向電極との間の液晶の容量Ｃｌ
ｃ、補助容量Ｃｓを用いると、 ｄＶｐ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃｌｃ＋Ｃｓ）｝ｄＶｇ となる。
【００３９】ｄＶｐは表示特性に大きな影響を及ぼし、
液晶パネル内でｄＶｐを均一にする必要がある。したが
って、補助容量３ａの切除前後でのｄＶｐの変化を十分
小さく抑える必要がある。
液晶パネル内でｄＶｐを均一にする必要がある。したが
って、補助容量３ａの切除前後でのｄＶｐの変化を十分
小さく抑える必要がある。
【００４０】このような観点から本発明者はｄＶｐと画
素欠陥の視認性との関係を検討したところ以下のことが
明らかになった。なお、評価に使用した液晶パネルは、
画素ピッチが約３００μｍ、視距離が１０〜３０ｃｍで
ある。
素欠陥の視認性との関係を検討したところ以下のことが
明らかになった。なお、評価に使用した液晶パネルは、
画素ピッチが約３００μｍ、視距離が１０〜３０ｃｍで
ある。
【００４１】図５は、評価結果である信号電圧とｄＶｐ
の変化との関係を示す特性図である。信号電圧が１．５
〜３．５Ｖの場合が最も表示特性の変化が視認され易
く、視認される最小のｄＶｐの変化は約０．５Ｖである
ことが分かった。これ以外の信号電圧の範囲では、視認
される最小のｄＶｐの変化は１Ｖ以上であり、許容度は
大きい。このため、中間調表示でも画素欠陥が視認され
ないようにするには、Ｃｓの切除に合わせてＣｇｓの大
きさを小さくし、図５に示す視認限界内にｄＶｐの変化
を抑えてやれば良い。
の変化との関係を示す特性図である。信号電圧が１．５
〜３．５Ｖの場合が最も表示特性の変化が視認され易
く、視認される最小のｄＶｐの変化は約０．５Ｖである
ことが分かった。これ以外の信号電圧の範囲では、視認
される最小のｄＶｐの変化は１Ｖ以上であり、許容度は
大きい。このため、中間調表示でも画素欠陥が視認され
ないようにするには、Ｃｓの切除に合わせてＣｇｓの大
きさを小さくし、図５に示す視認限界内にｄＶｐの変化
を抑えてやれば良い。
【００４２】以下、具体的に各状態（正常画素、不良画
素）のｄＶｐを計算する。ただし、ＴＦＴのＣｇｓ＝
０．０２ｐＦ、液晶容量Ｃｌｃ＝０．２ｐＦ、補助容量
Ｃｓ＝０．２ｐＦ、走査線と画素電極の間の容量を０．
１ｐＦ、ゲート電圧のシフト量をｄＶｇ＝２６Ｖとす
る。
素）のｄＶｐを計算する。ただし、ＴＦＴのＣｇｓ＝
０．０２ｐＦ、液晶容量Ｃｌｃ＝０．２ｐＦ、補助容量
Ｃｓ＝０．２ｐＦ、走査線と画素電極の間の容量を０．
１ｐＦ、ゲート電圧のシフト量をｄＶｇ＝２６Ｖとす
る。
【００４３】本実施例の場合、正常画素ではｄＶｐ＝
１．８Ｖである。そして、絶縁不良の補助容量を画素か
ら切断すると、ｄＶｐ＝３．４Ｖとなり、正常画素と不
良画素との間のｄＶｐの差は約１．６Ｖとなる。
１．８Ｖである。そして、絶縁不良の補助容量を画素か
ら切断すると、ｄＶｐ＝３．４Ｖとなり、正常画素と不
良画素との間のｄＶｐの差は約１．６Ｖとなる。
【００４４】この不良画素は中間調表示ではｄＶｐの変
化による表示特性の変化が視認されたが、この事実は図
５の結果と一致する。一方、２値表示においては、全く
表示特性の変化は視認されなかった。すなわち、２値表
示の場合、中間調表示の場合に比べて、ｄＶｐが大きく
変化しても、表示特性の変化はそれほどでなく、つま
り、ｄＶｐのマージンが大きく、余裕を持った設計、修
復が可能となる。
化による表示特性の変化が視認されたが、この事実は図
５の結果と一致する。一方、２値表示においては、全く
表示特性の変化は視認されなかった。すなわち、２値表
示の場合、中間調表示の場合に比べて、ｄＶｐが大きく
変化しても、表示特性の変化はそれほどでなく、つま
り、ｄＶｐのマージンが大きく、余裕を持った設計、修
復が可能となる。
【００４５】更に、補正用補助容量体をレーザーにより
不良画素の画素電極から電気的に切断したところ、この
不良画素は中間調表示においても表示特性の変化は視認
されなかった。このときの不良画素のｄＶｐは２．４Ｖ
であり、正常画素とのｄＶｐの差はわずか０．６Ｖとな
り、中間調表示でもほとんど表示特性の変化は視認され
なくなることが分かった。
不良画素の画素電極から電気的に切断したところ、この
不良画素は中間調表示においても表示特性の変化は視認
されなかった。このときの不良画素のｄＶｐは２．４Ｖ
であり、正常画素とのｄＶｐの差はわずか０．６Ｖとな
り、中間調表示でもほとんど表示特性の変化は視認され
なくなることが分かった。
【００４６】このように本実施例によれば、走査線と画
素電極との間に補正用補助容量体を付加し、補助容量線
の切断によって生じるｄＶｐの変化を上記補正用補助容
量体の切断により抑制することで、表示特性の変化を招
かない修復が行なえるようになる。
素電極との間に補正用補助容量体を付加し、補助容量線
の切断によって生じるｄＶｐの変化を上記補正用補助容
量体の切断により抑制することで、表示特性の変化を招
かない修復が行なえるようになる。
【００４７】なお、本実施例では、補助容量電極が画素
電極から走査線に延伸した構造の補正用補助容量体の場
合について説明したが、補助容量電極が走査線から画素
電極に延伸した構造の補正用補助容量体を用いても良い
し、あるいは画素電極および走査線の両方から補助容量
電極が延伸した構造の補正用補助容量体を用いても良
い。要はＴＦＴの寄生容量から分離され、画素電極から
切断可能な構造の補正用補助容量体を用いれば良い。な
お、補正用補助容量体は必ずしも画素電極に設けられて
いる必要はなく、画素電極と走査線（あるいは信号線）
との間に設けられていても良い。
電極から走査線に延伸した構造の補正用補助容量体の場
合について説明したが、補助容量電極が走査線から画素
電極に延伸した構造の補正用補助容量体を用いても良い
し、あるいは画素電極および走査線の両方から補助容量
電極が延伸した構造の補正用補助容量体を用いても良
い。要はＴＦＴの寄生容量から分離され、画素電極から
切断可能な構造の補正用補助容量体を用いれば良い。な
お、補正用補助容量体は必ずしも画素電極に設けられて
いる必要はなく、画素電極と走査線（あるいは信号線）
との間に設けられていても良い。
【００４８】また、補助容量線の形状は本実施例のもの
に限定されるものではなく、例えば、図１１に示すよう
に、補助容量線からその一部が分岐した形状のものであ
っても良い。
に限定されるものではなく、例えば、図１１に示すよう
に、補助容量線からその一部が分岐した形状のものであ
っても良い。
【００４９】なお、本実施例では、補助容量線と画素電
極との間の絶縁不良に起因する不良画素を表示特性の変
化が視認されないレベルにまで修復できることを述べた
が、画素電極と重なる部分の補助容線の全てを除去する
ことは、画素容量の保持特性が低下したり、信号線と画
素電極との間の容量結合が変化するなどの問題を招く恐
れがある。そこで、このような不都合を解消したＴＦＴ
アレイ基板の実施例を以下に説明する。 （実施例２）図３は、本発明の第２の実施例に係る液晶
表示装置のＴＦＴアレイ基板の１画素分の構成を示す模
式図である。なお、図１のＴＦＴアレイ基板と対応する
部分には図１と同一符号を付してあり、詳細な説明は省
略する。
極との間の絶縁不良に起因する不良画素を表示特性の変
化が視認されないレベルにまで修復できることを述べた
が、画素電極と重なる部分の補助容線の全てを除去する
ことは、画素容量の保持特性が低下したり、信号線と画
素電極との間の容量結合が変化するなどの問題を招く恐
れがある。そこで、このような不都合を解消したＴＦＴ
アレイ基板の実施例を以下に説明する。 （実施例２）図３は、本発明の第２の実施例に係る液晶
表示装置のＴＦＴアレイ基板の１画素分の構成を示す模
式図である。なお、図１のＴＦＴアレイ基板と対応する
部分には図１と同一符号を付してあり、詳細な説明は省
略する。
【００５０】本実施例のＴＦＴアレイ基板が先の実施例
のそれと異なる点は、補助容量体の一部分を選択的に除
去できることにある。すなわち、本実施例のＴＦＴアレ
イ基板は、画素電極８と、その上または下に絶縁膜（不
図示）を介して形成された補助容量３ａとからなる第１
の補助容量体と、画素電極８と、その上または下に絶縁
膜（不図示）を介して形成された補助容量３ｂとからな
る第２の補助容量体とを備えており、この第２の補助容
量体は領域１３ａにレーザを照射することにより画素電
極８から切断できるようになっている。
のそれと異なる点は、補助容量体の一部分を選択的に除
去できることにある。すなわち、本実施例のＴＦＴアレ
イ基板は、画素電極８と、その上または下に絶縁膜（不
図示）を介して形成された補助容量３ａとからなる第１
の補助容量体と、画素電極８と、その上または下に絶縁
膜（不図示）を介して形成された補助容量３ｂとからな
る第２の補助容量体とを備えており、この第２の補助容
量体は領域１３ａにレーザを照射することにより画素電
極８から切断できるようになっている。
【００５１】本実施例において、補助容量線３が不良で
あることが分かった場合には、領域１３にレーザを照射
して第２の補助容量体を画素電極８から電気的に切断す
る。ここで、補助容量体の不良が第２の補助容量体にあ
れば修復は成功したことになるが、不良が第１の補助容
量体にある場合は修復は失敗したことになる。
あることが分かった場合には、領域１３にレーザを照射
して第２の補助容量体を画素電極８から電気的に切断す
る。ここで、補助容量体の不良が第２の補助容量体にあ
れば修復は成功したことになるが、不良が第１の補助容
量体にある場合は修復は失敗したことになる。
【００５２】しかし、この場合は、第１の補助容量体を
画素電極８から電気的に切断し、更に、補正用補助容量
体も画素電極８から切断することにより、先の実施例と
同様な修復がなされ、中間調表示でも表示特性の変化が
視認できないレベルの修復が可能となる。
画素電極８から電気的に切断し、更に、補正用補助容量
体も画素電極８から切断することにより、先の実施例と
同様な修復がなされ、中間調表示でも表示特性の変化が
視認できないレベルの修復が可能となる。
【００５３】また、本実施例では、一つの補助容量体を
二つの補助容量体に分けたことにより、以下のような効
果も得られる。すなわち、第２の補助容量体を除去し、
第１の補助容量体を切除しないとしても、補助容量体に
発生する欠如のうち、１／２は修復できるのであるか
ら、実質的な欠陥密度が１／２になったことと同等であ
る。換言すれば、補助容量不良を完全に修復することは
できないが、不良数を従来の半分に減らすことができ
る。補助容量体に発生する欠陥は他の欠陥に比べて低い
ため、実質的な欠陥密度を１／２にすることは歩留まり
の向上に対して非常に効果がある。
二つの補助容量体に分けたことにより、以下のような効
果も得られる。すなわち、第２の補助容量体を除去し、
第１の補助容量体を切除しないとしても、補助容量体に
発生する欠如のうち、１／２は修復できるのであるか
ら、実質的な欠陥密度が１／２になったことと同等であ
る。換言すれば、補助容量不良を完全に修復することは
できないが、不良数を従来の半分に減らすことができ
る。補助容量体に発生する欠陥は他の欠陥に比べて低い
ため、実質的な欠陥密度を１／２にすることは歩留まり
の向上に対して非常に効果がある。
【００５４】なお、この方法を用いる場合、補助容量体
の全てに切断可能な構造を持たせると、切断部にレーザ
ーを照射するためのスペースを設ける必要が有り、開口
率が若干低下する。そこで、切断する補助容量体のみに
切断可能な構造を持たせ、この補助容量体だけを切断す
るように決めておけば、開口率の低下はほとんどない。
更に、補助容量体の切除部が先の実施例に比べて小さい
ため、正常画素とのｄＶｐの差も小さくなり、且つ保持
特性や信号線との容量結合の問題に対しても効果を発揮
する。
の全てに切断可能な構造を持たせると、切断部にレーザ
ーを照射するためのスペースを設ける必要が有り、開口
率が若干低下する。そこで、切断する補助容量体のみに
切断可能な構造を持たせ、この補助容量体だけを切断す
るように決めておけば、開口率の低下はほとんどない。
更に、補助容量体の切除部が先の実施例に比べて小さい
ため、正常画素とのｄＶｐの差も小さくなり、且つ保持
特性や信号線との容量結合の問題に対しても効果を発揮
する。
【００５５】本発明者が不良画素の修復後の表示特性を
評価した結果、第２の補助容量体を切除した場合、ｄＶ
ｐ＝２．４Ｖで正常画素とのｄＶｐの差は０．８Ｖとな
り、ほとんど表示特性の変化は視認されないことが分か
った。
評価した結果、第２の補助容量体を切除した場合、ｄＶ
ｐ＝２．４Ｖで正常画素とのｄＶｐの差は０．８Ｖとな
り、ほとんど表示特性の変化は視認されないことが分か
った。
【００５６】更に、第２の補助容量体を画素電極８から
切断すると、ｄＶｐ＝１．６Ｖとなり、正常画素とほと
んど差がなくなることが分かった。この場合、正常画素
とのｄＶｐの差がほとんどなく、ｄＶｐ´のマージンが
極めて大きいため、先の実施例に比べて、長期の信頼性
に対しても極めて安定に表示することも分かった。
切断すると、ｄＶｐ＝１．６Ｖとなり、正常画素とほと
んど差がなくなることが分かった。この場合、正常画素
とのｄＶｐの差がほとんどなく、ｄＶｐ´のマージンが
極めて大きいため、先の実施例に比べて、長期の信頼性
に対しても極めて安定に表示することも分かった。
【００５７】なお、補助容量体の分割数は３以上でも良
いが、本実施例のように分割数は２であることが適当で
ある。また、走査線と画素電極との間の電気的に切断可
能な補正用補助容量体は複数配置しても良いが１個が適
当である。また、補助容量体と補正用補助容量体は等分
割されている必要はない。 （実施例３）ところで、信号線の極性が反転する際に、
信号線と画素電極との容量結合により画素電位がシフト
することが知られている。
いが、本実施例のように分割数は２であることが適当で
ある。また、走査線と画素電極との間の電気的に切断可
能な補正用補助容量体は複数配置しても良いが１個が適
当である。また、補助容量体と補正用補助容量体は等分
割されている必要はない。 （実施例３）ところで、信号線の極性が反転する際に、
信号線と画素電極との容量結合により画素電位がシフト
することが知られている。
【００５８】図８はこのことを示す液晶パネルの１画素
の等価回路である。図中、ノードＮでの電圧シフト量ｄ
Ｖｐ´（画素電位のシフト）は、信号線電圧のシフト量
をｄＶｓ、信号線と画素電極との間の寄生容量Ｃｄｓ、
液晶容量Ｃｌｃおよび補助容量Ｃｓを用いると、 ｄＶｐ´＝｛Ｃｄｓ／（Ｃｄｓ＋Ｃｌｃ＋Ｃｓ）｝ｄＶ
ｓ となる。
の等価回路である。図中、ノードＮでの電圧シフト量ｄ
Ｖｐ´（画素電位のシフト）は、信号線電圧のシフト量
をｄＶｓ、信号線と画素電極との間の寄生容量Ｃｄｓ、
液晶容量Ｃｌｃおよび補助容量Ｃｓを用いると、 ｄＶｐ´＝｛Ｃｄｓ／（Ｃｄｓ＋Ｃｌｃ＋Ｃｓ）｝ｄＶ
ｓ となる。
【００５９】ｄＶｐ´は表示特性に大きな影響を及ぼす
ので、修復後（補助容量体の切除後）の液晶パネル内の
ｄＶｐ´の変化は小さくあることが好ましい。図６は、
このような事情を考慮した本発明の第３の実施例に係る
液晶表示装置のＴＦＴアレイ基板の１画素分の構成を示
す模式図である。
ので、修復後（補助容量体の切除後）の液晶パネル内の
ｄＶｐ´の変化は小さくあることが好ましい。図６は、
このような事情を考慮した本発明の第３の実施例に係る
液晶表示装置のＴＦＴアレイ基板の１画素分の構成を示
す模式図である。
【００６０】図中、１４ａ、１４ｂは接続用電極を示し
ており、図１０の接続用電極８８と上下が逆の構造のも
のであり、領域１３ｃに図１０の点線に示すようにレー
ザ９０´を照射することにより、接続用電極１４ａを画
素電極８と信号線１１とから電気的に分離できるように
なっている。すなわち、画素電極８と信号線１１との間
の容量を低減できる。
ており、図１０の接続用電極８８と上下が逆の構造のも
のであり、領域１３ｃに図１０の点線に示すようにレー
ザ９０´を照射することにより、接続用電極１４ａを画
素電極８と信号線１１とから電気的に分離できるように
なっている。すなわち、画素電極８と信号線１１との間
の容量を低減できる。
【００６１】同様に領域１３ｄにレーザを照射すること
により、接続用電極１４ｂを画素電極８と信号線１１ａ
とから電気的に分離でき、画素電極８と信号線１１ａと
の間の容量を低減できるようになっている。ここで、１
１ａは画素電極８の隣の画素電極の信号線を示してい
る。また、接続用電極１４ａ，１４ｂと画素電極８との
間には絶縁膜（不図示）が設けられており、これらによ
り二つの補正用補助容量体が形成されている。
により、接続用電極１４ｂを画素電極８と信号線１１ａ
とから電気的に分離でき、画素電極８と信号線１１ａと
の間の容量を低減できるようになっている。ここで、１
１ａは画素電極８の隣の画素電極の信号線を示してい
る。また、接続用電極１４ａ，１４ｂと画素電極８との
間には絶縁膜（不図示）が設けられており、これらによ
り二つの補正用補助容量体が形成されている。
【００６２】本実施例における修復方法は以下の通りで
ある。例えば、補助容量線３と画素電極８との間に絶縁
不良があると、その画素は表示不良となるので、この不
良画素と重なる部分の補助容量３ａが給電されないよう
にする。
ある。例えば、補助容量線３と画素電極８との間に絶縁
不良があると、その画素は表示不良となるので、この不
良画素と重なる部分の補助容量３ａが給電されないよう
にする。
【００６３】具体的には、図６に示す領域１３ａ，１３
ｂにレーザを照射して、補助容量線３を補助容量３ａか
ら切断する。このとき、補助容量線３はその両端から給
電されているので、補助容量３ａを切断しても、その両
側の画素電極と重なる部分の補助容量線には給電される
ので、表示上の問題ない。
ｂにレーザを照射して、補助容量線３を補助容量３ａか
ら切断する。このとき、補助容量線３はその両端から給
電されているので、補助容量３ａを切断しても、その両
側の画素電極と重なる部分の補助容量線には給電される
ので、表示上の問題ない。
【００６４】この修復方法によれば、予備の補助容量を
用いた従来の修復方法の場合のように開口率が低下する
という問題は生じない。しかし、このままでは、補助容
量線３から補助容量３ａを切除すると、ｄＶｐ´の大き
な変化が生じ、表示画像の種類によっては不良画素が視
認されてしまうという問題がある。
用いた従来の修復方法の場合のように開口率が低下する
という問題は生じない。しかし、このままでは、補助容
量線３から補助容量３ａを切除すると、ｄＶｐ´の大き
な変化が生じ、表示画像の種類によっては不良画素が視
認されてしまうという問題がある。
【００６５】そこで、本実施例では、領域１３ｃに図１
０の点線で示すようなレーザを照射して、接続用電極１
４ａ等からなる補正用補助容量体を画素電極８から分離
することにより容量Ｃｄｓの大きさを調整し、ｄＶｐ´
の変化を小さくし、表示特性の変化を抑制する。以下、
このことについて詳細に説明する。
０の点線で示すようなレーザを照射して、接続用電極１
４ａ等からなる補正用補助容量体を画素電極８から分離
することにより容量Ｃｄｓの大きさを調整し、ｄＶｐ´
の変化を小さくし、表示特性の変化を抑制する。以下、
このことについて詳細に説明する。
【００６６】本発明者は、ｄＶｐ´の変化と画素欠陥の
視認性との関係を検討した。評価に使用した液晶パネル
は画素ピッチ約３００μｍであり、視距離は１０〜３０
ｃｍである。液晶パネル下部は、画素のＴＦＴがオフに
なってから信号線の極性が反転するまでの時間が短いた
め、ｄＶｐ´の差に対して敏感である。
視認性との関係を検討した。評価に使用した液晶パネル
は画素ピッチ約３００μｍであり、視距離は１０〜３０
ｃｍである。液晶パネル下部は、画素のＴＦＴがオフに
なってから信号線の極性が反転するまでの時間が短いた
め、ｄＶｐ´の差に対して敏感である。
【００６７】そこで、画面下部の画素に対する評価結果
である特性図を図７に示す。この図７は、ｄＶｐ´の変
化と画素欠陥の視認性との関係を示す特性図である。信
号電圧１．５〜３．５Ｖで最も表示特性の変化が視認さ
れ易く、視認される最小のｄＶｐ´の変化は約０．１５
Ｖであることが分かった。それ以外の信号電圧の範囲で
は、視認される最小のｄＶｐ´の差は大きくなり、許容
度は大きい。したがって、中間調表示でも画素欠陥が視
認されないためには、補助容量Ｃｓの切除に合わせて寄
生容量Ｃｄｓの大きさを小さくし、図７に示す視認限界
内にｄＶｐ´の変化を抑えてやれば良い。
である特性図を図７に示す。この図７は、ｄＶｐ´の変
化と画素欠陥の視認性との関係を示す特性図である。信
号電圧１．５〜３．５Ｖで最も表示特性の変化が視認さ
れ易く、視認される最小のｄＶｐ´の変化は約０．１５
Ｖであることが分かった。それ以外の信号電圧の範囲で
は、視認される最小のｄＶｐ´の差は大きくなり、許容
度は大きい。したがって、中間調表示でも画素欠陥が視
認されないためには、補助容量Ｃｓの切除に合わせて寄
生容量Ｃｄｓの大きさを小さくし、図７に示す視認限界
内にｄＶｐ´の変化を抑えてやれば良い。
【００６８】以下、具体的に、各状態でのｄＶｐを計算
する。ただし、液晶容量Ｃｌｃ＝０．３ｐＦ、補助容量
Ｃｓ＝０．３ｐＦ、信号線と画素電極との間の容量Ｃｄ
ｓ＝０．０１５ｐＦ、接続用電極１４ｂによる信号線と
画素電極との間の寄生容量を０．０１ｐＦ、信号線電圧
のシフト量ｄＶｓを１０Ｖとする。
する。ただし、液晶容量Ｃｌｃ＝０．３ｐＦ、補助容量
Ｃｓ＝０．３ｐＦ、信号線と画素電極との間の容量Ｃｄ
ｓ＝０．０１５ｐＦ、接続用電極１４ｂによる信号線と
画素電極との間の寄生容量を０．０１ｐＦ、信号線電圧
のシフト量ｄＶｓを１０Ｖとする。
【００６９】本実施例で隣接する信号線の電圧の極性を
反対にした場合、正常画素では信号線と画素電極との間
の寄生容量の差がないため、ｄＶｐ´＝０Ｖである。補
助容量線に起因する不良画素の修復は、上述したように
レーザにより補助容量３ａを電気的に切断することによ
り行なう。
反対にした場合、正常画素では信号線と画素電極との間
の寄生容量の差がないため、ｄＶｐ´＝０Ｖである。補
助容量線に起因する不良画素の修復は、上述したように
レーザにより補助容量３ａを電気的に切断することによ
り行なう。
【００７０】このとき、ｄＶｐ´＝０．３Ｖとなり、こ
のずれにより表示特性の変化が視認されてしまう。そこ
で、接続用電極１４ａを切断してｄＶｐの変化をほぼゼ
ロにする。しかし、接続用電極１４ａを切断しただけで
は左右の信号線と画素電極との間の寄生容量のバランス
が取れないため、接続用電極１４ｂも切断する。この結
果、補助容量３ａを切断しても、表示特性の変化が視認
されることなく不良画素を修復することができる。
のずれにより表示特性の変化が視認されてしまう。そこ
で、接続用電極１４ａを切断してｄＶｐの変化をほぼゼ
ロにする。しかし、接続用電極１４ａを切断しただけで
は左右の信号線と画素電極との間の寄生容量のバランス
が取れないため、接続用電極１４ｂも切断する。この結
果、補助容量３ａを切断しても、表示特性の変化が視認
されることなく不良画素を修復することができる。
【００７１】なお、本実施例では、補助容量線に起因す
る不良画素の修復について説明したが、本実施例では接
続用電極１４ａを利用することにより、主にＴＦＴに起
因する不良画素の修復も行なうことができる。すなわ
ち、画素電極に信号電圧が与えられず、画素が常時明る
いという欠陥であれば、接続用電極１４ａにレーザを照
射して信号線と画素電極とを接続することにより、常時
暗い欠陥にして目立たなくすることができる。また、不
良画素の検出、補助容量の切断、補正用補助容量体の切
断のうち、少なくとも一つを液晶表示装置の点灯状態で
行なうことが好ましい。
る不良画素の修復について説明したが、本実施例では接
続用電極１４ａを利用することにより、主にＴＦＴに起
因する不良画素の修復も行なうことができる。すなわ
ち、画素電極に信号電圧が与えられず、画素が常時明る
いという欠陥であれば、接続用電極１４ａにレーザを照
射して信号線と画素電極とを接続することにより、常時
暗い欠陥にして目立たなくすることができる。また、不
良画素の検出、補助容量の切断、補正用補助容量体の切
断のうち、少なくとも一つを液晶表示装置の点灯状態で
行なうことが好ましい。
【００７２】
【発明の効果】以上詳述したように本発明によれば、補
助容量線に起因する不良画素がある場合には、不良画素
の画素電極と重なる部分の補助容量線を分離することに
より、開口率の低下を招くこと無く不良画素を修復でき
る。更に、補助容量線を分離したら、同時に補正用補助
容量体も分離することにより、補助容量線の分離に伴う
表示特性の変化を十分に小さくでき、これにより、修復
された不良画素と正常画素との表示特性の差異を視認限
界以下に抑えることができる。
助容量線に起因する不良画素がある場合には、不良画素
の画素電極と重なる部分の補助容量線を分離することに
より、開口率の低下を招くこと無く不良画素を修復でき
る。更に、補助容量線を分離したら、同時に補正用補助
容量体も分離することにより、補助容量線の分離に伴う
表示特性の変化を十分に小さくでき、これにより、修復
された不良画素と正常画素との表示特性の差異を視認限
界以下に抑えることができる。
【図１】本発明の第１の実施例に係る液晶表示装置のＴ
ＦＴアレイ基板の１画素分の構成を示す模式図
ＦＴアレイ基板の１画素分の構成を示す模式図
【図２】図１のＴＦＴアレイ基板のＡ−Ａ´断面図
【図３】本発明の第２の実施例に係る液晶表示装置のＴ
ＦＴアレイ基板の１画素分の構成を示す模式図
ＦＴアレイ基板の１画素分の構成を示す模式図
【図４】液晶表示パネルの１画素の等価回路図
【図５】信号電圧とｄＶｐの変化との関係を示す特性図
【図６】本発明の第３の実施例に係る液晶表示装置のＴ
ＦＴアレイ基板の１画素分の構成を示す模式図
ＦＴアレイ基板の１画素分の構成を示す模式図
【図７】信号電圧とｄＶｐの変化との関係を示す特性図
【図８】液晶表示パネルの１画素の等価回路図
【図９】従来の液晶表示装置のＴＦＴアレイ基板の１画
素分の構成を示す模式図
素分の構成を示す模式図
【図１０】図９のＢ−Ｂ´断面図
【図１１】従来の他の液晶表示装置のＴＦＴアレイ基板
の１画素分の構成を示す模式図
の１画素分の構成を示す模式図
１…画素電極、２…走査線、３…補助容量線、９…ドレ
イン電極、１０…ソース電極、１１…信号線、１２…補
助容量電極
イン電極、１０…ソース電極、１１…信号線、１２…補
助容量電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−171034（ＪＰ，Ａ) 特開 平４−68319（ＪＰ，Ａ) 特開 平１−251016（ＪＰ，Ａ) 特開 平５−80354（ＪＰ，Ａ) 特開 平３−242625（ＪＰ，Ａ) 特開 平３−194516（ＪＰ，Ａ) 特開 平２−51129（ＪＰ，Ａ) 特開 平３−237433（ＪＰ，Ａ) 特開 平５−27262（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368
Claims (9)
- 【請求項１】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられた複数の補正用補
助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備し、前記補正用補助容量体は、前記走査線とこれ
に隣接する前記画素電極との間に夫々形成された容量体
であることを特徴とする液晶表示装置。 - 【請求項２】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられた複数の補正用補
助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備し、前記補正用補助容量体は、前記走査線と、こ
の走査線上に設けられた第２の絶縁膜と、この第２の絶
縁膜の上に延在した前記第２のカット領域の第２の導電
体とからなることを特徴とする液晶表示装置。 - 【請求項３】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられた複数の補正用補
助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備し、前記補正用補助容量体は、前記信号線とこれ
に隣接する前記画素電極との間に夫々形成された容量体
であることを特徴とする液晶表示装置。 - 【請求項４】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられた複数の補正用補
助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備し、前記補正用補助容量体は、前記画素電極と、
この前記画素電極に隣接する前記信号線と、前記画素電
極上の第１の端部と前記信号線上の第２の端部に形成さ
れた絶縁膜と、前記第１及び第２の端部を橋絡する接続
用電極とからなることを特徴とする液晶表示装置。 - 【請求項５】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられた複数の補正用補
助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備し、前記補助容量電極は前記画素電極を行方向に
横切り、その前記画素電極の両端に第１のカット領域を
有し、前記補助容量線は、直接隣接する前記第１のカッ
ト領域の間に介在して、同一行の前記補助容量電極を連
結することを特徴とする液晶表示装置。 - 【請求項６】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられた複数の補正用補
助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備し、同一行の前記補助容量電極は、前記第１のカ
ット領域が一端に接続され、前記第１のカット領域の他
端はその行の前記補助容量線に接続されることを特徴と
する液晶表示装置。 - 【請求項７】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極にそれぞれ付属して前記基板上に配列され
たスイッチング素子としての複数の薄膜トランジスタ
と、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助電極との間に介在された第１の絶縁膜
とを各々が有し、前記画素電極との間に容量を形成する
複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられ、前記走査線とこ
の前記走査線上に第２の絶縁膜を介して形成された補正
用補助容量電極からなる複数の補正用補助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備することを特徴とする液晶表示装置。 - 【請求項８】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に配列されたス
イッチング素子としての複数の薄膜トランジスタと、 行方向に配列され、同一行の前記薄膜トランジスタのゲ
ート電極を夫々連結する複数の走査線と、 列方向に配列され、同一列の前記薄膜トランジスタのド
レイン電極を夫々連結する複数の信号線と、 行方向に配列された複数の補助容量線と、 前記画素電極の１部に対向する補助容量電極と、前記画
素電極とこの補助容量電極との間に介在された第１の絶
縁膜とを各々が有し、前記画素電極との間に容量を形成
する複数の補助容量と、 前記補助容量線とこれに対応する行の前記補助容量電極
との間を電気的に接続し、切り離し可能に形成された第
１の導電体を含む複数の第１のカット領域と、 前記画素電極に夫々付属して設けられ、前記画素電極と
この前記画素電極に隣接する信号線との間に形成された
容量体である複数の補正用補助容量体と、 前記画素電極とこれに対応する前記補正用補助容量体と
の間を電気的に接続し、切り離し可能に形成された第２
の導電体を含む複数の第２のカット領域と、 を具備することを特徴とする液晶表示装置。 - 【請求項９】 透明基板と、 前記透明基板上に行列状に配列された複数の画素電極
と、 前記画素電極に夫々付属して前記基板上に行列状に配列
されたスイッチング素子としての複数の薄膜トランジス
タと、 行方向に配列され、前記薄膜トランジスタのゲート電極
を連結する複数の走査線と、 列方向に配列され、前記薄膜トランジスタのドレイン電
極を連結する複数の信号線と、 行方向に配列された複数の補助容量線とを有し、 前記画素電極は、前記走査線に平行な１辺が２分割され
て形成された第１および第２のサブ電極からなり、 この第１および第２のサブ電極上に絶縁的に配設された
前記補助容量線により、複数の第１および第２の補助容
量が形成され、 前記第２の補助容量と前記画素電極の間に、前記第２の
補助容量を切り離すために、切り離し可能に形成された
複数の第１の導電体をそれぞれ含む複数の第１のカット
領域と、 前記画素電極に付属して設けられた複数の補正用補助容
量体と、 前記画素電極と対応する前記補正用補助容量体との間を
電気的に接続し、切り離し可能に形成された複数の第２
の導電体を含む複数の第２のカット領域と、 をさらに具備することを特徴とするの液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19937894A JP3263250B2 (ja) | 1994-08-24 | 1994-08-24 | 液晶表示装置 |
| US08/516,362 US5691786A (en) | 1994-08-24 | 1995-08-17 | Liquid crystal display device having compensating capacitive element for defective pixels |
| KR1019950026290A KR0184089B1 (ko) | 1994-08-24 | 1995-08-24 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19937894A JP3263250B2 (ja) | 1994-08-24 | 1994-08-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0862634A JPH0862634A (ja) | 1996-03-08 |
| JP3263250B2 true JP3263250B2 (ja) | 2002-03-04 |
Family
ID=16406771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19937894A Expired - Fee Related JP3263250B2 (ja) | 1994-08-24 | 1994-08-24 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5691786A (ja) |
| JP (1) | JP3263250B2 (ja) |
| KR (1) | KR0184089B1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JP3680527B2 (ja) * | 1997-01-31 | 2005-08-10 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタマトリクス基板及びその製造方法 |
| JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
| JPH10319428A (ja) * | 1997-05-19 | 1998-12-04 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| KR100430773B1 (ko) * | 1998-07-14 | 2004-05-10 | 가부시끼가이샤 도시바 | 액티브 매트릭스형 액정표시장치 |
| JP3450195B2 (ja) * | 1998-09-07 | 2003-09-22 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示装置及びその修復方法 |
| JP2000267140A (ja) * | 1999-03-16 | 2000-09-29 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| US6441401B1 (en) * | 1999-03-19 | 2002-08-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for repairing the same |
| KR100635940B1 (ko) * | 1999-10-29 | 2006-10-18 | 삼성전자주식회사 | 수직 배향형 액정 표시 장치 |
| JP2001305586A (ja) * | 2000-02-15 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置、その画素修正方法及びその駆動方法 |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2002091342A (ja) * | 2000-07-10 | 2002-03-27 | Toshiba Corp | マトリクスアレイ基板 |
| KR100710280B1 (ko) * | 2000-08-08 | 2007-04-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| JP4282219B2 (ja) * | 2000-11-28 | 2009-06-17 | 三洋電機株式会社 | 画素暗点化方法 |
| TW466673B (en) * | 2000-12-11 | 2001-12-01 | Unipac Optoelectronics Corp | Cst on common structure |
| US7280090B2 (en) | 2000-12-22 | 2007-10-09 | Electronics For Imaging, Inc. | Methods and apparatus for repairing inoperative pixels in a display |
| TW507189B (en) * | 2001-02-23 | 2002-10-21 | Chi Mei Optoelectronics Corp | Liquid crystal display capable of repairing the defects of data line |
| KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| US7171536B2 (en) * | 2002-10-28 | 2007-01-30 | Sandisk Corporation | Unusable block management within a non-volatile memory system |
| TWI254828B (en) | 2004-04-29 | 2006-05-11 | Chi Mei Optoelectronics Corp | Displaying device with special pattern for repairing the defects and the repairing method thereof |
| KR101034744B1 (ko) * | 2004-06-25 | 2011-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 구조 |
| JP4622674B2 (ja) * | 2005-05-23 | 2011-02-02 | パナソニック株式会社 | 液晶表示装置 |
| TWI332589B (en) * | 2006-01-27 | 2010-11-01 | Au Optronics Corp | Pixel structure and mehtod for fabricating the same and detecting and repair defect of the same |
| US20070194331A1 (en) * | 2006-02-17 | 2007-08-23 | Yeh Chang C | Liquid crystal display device and defect repairing method for the same |
| KR20070112567A (ko) * | 2006-05-22 | 2007-11-27 | 엘지전자 주식회사 | 휴대용 단말기 |
| US7855757B2 (en) * | 2006-07-28 | 2010-12-21 | Samsung Electronics Co., Ltd. | Liquid crystal display, method of manufacturing the same, and method of repairing the same |
| TWI331247B (en) * | 2007-12-13 | 2010-10-01 | Au Optronics Corp | Pixel sturctur and repairing method thereof |
| CN103081079B (zh) * | 2010-08-30 | 2014-08-13 | 夏普株式会社 | 半导体装置及其制造方法 |
| WO2012114688A1 (ja) * | 2011-02-22 | 2012-08-30 | シャープ株式会社 | アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の短絡欠陥修正方法 |
| JP5720025B2 (ja) * | 2011-06-27 | 2015-05-20 | 株式会社Ｊｏｌｅｄ | 表示装置及びその製造方法 |
| JP5667992B2 (ja) * | 2011-06-27 | 2015-02-12 | パナソニック株式会社 | 表示装置及びその製造方法 |
| KR101480355B1 (ko) | 2013-03-12 | 2015-01-09 | 주식회사 에스제이엠 | 자동차 배기관용 플렉시블 튜브 |
| KR101570921B1 (ko) | 2014-01-22 | 2015-11-20 | 주식회사 에스제이엠 | 자동차 배기관용 플렉시블 튜브 |
| CN107665863B (zh) * | 2016-07-29 | 2020-02-07 | 京东方科技集团股份有限公司 | 像素结构及制作方法、阵列基板及制作方法和显示装置 |
| CN107644879B (zh) * | 2017-09-19 | 2019-11-05 | 京东方科技集团股份有限公司 | 制备阵列基板的方法、阵列基板、显示装置 |
| CN108594550B (zh) * | 2018-04-25 | 2020-07-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01267520A (ja) * | 1988-04-19 | 1989-10-25 | Seiko Epson Corp | 表示装置 |
| DE69020173T2 (de) * | 1989-01-31 | 1995-11-30 | Sharp Kk | Aktives Matrix-Substrat und Anzeigevorrichtung mit dieser aktiven Matrix. |
| KR940005124B1 (ko) * | 1989-10-04 | 1994-06-11 | 호시덴 가부시기가이샤 | 액정표시소자 |
| US5392143A (en) * | 1989-11-30 | 1995-02-21 | Kabushiki Kaisha Toshiba | Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential |
| EP0438138B1 (en) * | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
| JPH07119919B2 (ja) * | 1991-05-15 | 1995-12-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| US5260818A (en) * | 1992-05-11 | 1993-11-09 | Industrial Technology Research Institute | Display panel provided with repair capability of defective elements |
-
1994
- 1994-08-24 JP JP19937894A patent/JP3263250B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-17 US US08/516,362 patent/US5691786A/en not_active Expired - Fee Related
- 1995-08-24 KR KR1019950026290A patent/KR0184089B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008393A (ko) | 1996-03-22 |
| US5691786A (en) | 1997-11-25 |
| JPH0862634A (ja) | 1996-03-08 |
| KR0184089B1 (ko) | 1999-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263250B2 (ja) | 液晶表示装置 | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7830467B2 (en) | Electrodes located at storage capacitor wiring in active matrix substrate | |
| US5517341A (en) | Liquid crystal display with TFT and capacitor electrodes with redundant connection | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH075851A (ja) | アクティブ・マトリクス液晶ディスプレイ | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH07104311A (ja) | 液晶表示装置 | |
| JPH05107559A (ja) | 薄膜トランジスタアレイ | |
| JPH07199221A (ja) | 液晶表示装置 | |
| JP2619011B2 (ja) | 液晶表示素子 | |
| JP3031664B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| JPH0358019A (ja) | 液晶表示装置 | |
| JPH09325363A (ja) | 液晶表示装置の修復方法 | |
| TWI258112B (en) | Display panel and method for repairing the same | |
| JPH02277027A (ja) | 液晶表示装置 | |
| JPH0827465B2 (ja) | 平面デイスプレイ | |
| JP4627081B2 (ja) | アクティブマトリクス基板及び表示装置 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| JP2001092377A (ja) | 半導体装置及び表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH01303415A (ja) | 液晶表示装置 | |
| JPH05257161A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |