JP4282219B2 - 画素暗点化方法 - Google Patents
画素暗点化方法 Download PDFInfo
- Publication number
- JP4282219B2 JP4282219B2 JP2000361001A JP2000361001A JP4282219B2 JP 4282219 B2 JP4282219 B2 JP 4282219B2 JP 2000361001 A JP2000361001 A JP 2000361001A JP 2000361001 A JP2000361001 A JP 2000361001A JP 4282219 B2 JP4282219 B2 JP 4282219B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- electrode
- contact
- pixel electrode
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素を暗点化する画素暗点化方法に関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイとして、液晶ディスプレイ（ＬＣＤ）があり、低消費電力、薄型などの利点があるため、各種電気機器の表示装置として広く利用されている。
【０００３】
このＬＣＤとして、マトリクス状に配置した各画素に対応して薄膜トランジスタ（ＴＦＴ）を設け、この薄膜トランジスタのオンオフで対応画素の表示を制御するアクティブマトリクスタイプのものが多くなってきている。
【０００４】
しかし、このようなアクティブマトリクスタイプのＬＣＤにおいては、製造工程において、薄膜トランジスタに不具合、例えばリーク電流の発生があるとその画素の表示が不能になる。また、補助容量電極と補助容量ラインとの短絡によっても、その画素の表示が不能となる。そこで、１画素単位での不良（点欠陥）が発生する。
【０００５】
このような１画素単位の不良の場合、その点が暗点（黒）であれば、目立たないが、その点が輝点（白）であると、周囲画素が黒表示であった場合などに非常に目立ってしまうという問題がある。このため、不良画素については、暗点化したいという要求がある。
【０００６】
【発明が解決しようとする課題】
ツイストネマテック（ＴＮ）ＬＣＤにおいて主流をなす通常のノーマリホワイトモードのＬＣＤでは、動作不良の画素については、液晶に常時オン電圧を印加して、表示を黒にする必要がある。このため、ＴＦＴと画素電極との間の接続を切断するとともに、印加電圧を保持する補助容量の両電極を短絡させ、画素電極に常時電圧を印加する。
【０００７】
一方、ディスプレイの大型化に伴い、表示の広視野角化が要求され、表示の視野角依存性が小さい垂直配向型ＬＣＤの開発が進んでいる。この垂直配向型ＬＣＤはノーマリブラックモードの表示になる。そこで、このようなノーマリブラックモードのＬＣＤにおいても、点欠陥を適切に修復する必要がある。
【０００８】
本発明は、ノーマリブラックのＬＣＤにおいて、動作不良の画素について効果的に暗点化する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素の暗点化する画素暗点化方法であって、前記薄膜トランジスタの電極と画素電極とを接続するコンタクトの近傍において、画素電極の一部をレーザにより切断することで、コンタクトと画素電極を切り離し、対応画素を暗点化することを特徴とする。
【００１０】
このように、本発明においては、コンタクトと画素電極を接続する部分をレーザによって切断する。従って、画素電極を確実にオープン状態にすることができ、画素電極に電圧が印加されるのを防止して当該画素を暗点化することができる。
【００１１】
さらに、前記コンタクトの近傍の前記薄膜トランジスタの電極をレーザによって切断することで、コンタクトと薄膜トランジスタも切り離すことが好適である。このように、コンタクトの薄膜トランジスタ側も切断し、コンタクトを完全に電気的に隔離することによって、コンタクトを介する画素電極への電圧印加をより確実に防止できる。また、補助容量ラインとの短絡が生じた場合においても補助容量ラインの電圧が薄膜トランジスタを介し、データラインに印加されるのを確実に防止することができる。
【００１２】
また、前記表示装置は、ノーマリブラックタイプの液晶表示装置であることが好適である。
【００１３】
また、本発明は、上述の方法によって暗点化された画素を含む液晶表示装置であることを特徴とする。これによって画素電極をオープン状態とした場合に暗点化が可能である。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１５】
図１は、本発明に係る暗点化を行った画素の構造を説明する平面図である。垂直方向のデータライン１０と、水平方向のゲートライン１２とが、それぞれ所定間隔をおいて複数配置され、それらに囲まれた領域が１つの画素となっている。データライン１０には、画素の上部のデータライン１０とゲートライン１２の交点近傍において、ゲートライン１２に平行して伸びる多結晶シリコン層２０の一端が接続されている。多結晶シリコン層２０の下には、ゲートライン１２から突出形成されたゲート電極２２が配置されている。この例では、ゲート電極２２は２つ形成されており、多結晶シリコン層２０のこれらゲート電極２２に対応した位置には不純物がドープされていないチャンネル領域が設けられており、ダブルゲートタイプの薄膜トランジスタ（ＴＦＴ）２４が形成されている。すなわち、この例では、ＴＦＴ２４は、Ｎチャンネルであり、多結晶シリコン層２０のデータライン１０側がＴＦＴ２４のドレイン、反対側がソースとなっている。なお、ＴＦＴ２４はＰチャンネルタイプを採用してもよい。なお、図において、ＴＦＴ２４に該当する領域を一点鎖線の四角で示してある。
【００１６】
ＴＦＴ２４のソースは、コンタクト２６を介し、ＩＴＯ（Indium Tin Oxide）からなる画素電極２８に接続されている。画素電極２８は、図１の例では、ＴＦＴ２４が形成されている領域を除く、データライン１０とゲートライン１２で囲まれた画素領域のほぼ全面に渡って形成されている。そして、この画素電極２８に電圧を印加することで、画素電極２８と対向する共通電極（図においては紙面の手前側）との間に存在する液晶に電圧が印加され、画素毎の表示が制御される。
【００１７】
また、多結晶シリコン層２０のソースの先は画素領域の一部（図では画素上部領域）に延び、多結晶シリコン層２０と一体で形成された補助容量電極３２になっている。補助容量電極３２に対向する位置（画素電極２８とは反対側である下層）には補助容量ライン（ＳＣライン）３４が配置され、この２つが重なった部分に補助容量３６が構成されている。従って、ＴＦＴ２４のソースが補助容量３６に接続されることになる。
【００１８】
図２に図１の構成についての等価回路を示す。このように、データライン１０には、ＴＦＴ２４を介し、補助容量３６および液晶画素３０が接続されることになる。また、ＴＦＴ２４のゲートにはゲートライン１２が接続されている。なお、補助容量３６の他端は所定の電圧が印加された電源ラインに接続されている。
【００１９】
ゲートライン１２にＨｉｇｈ（ハイ）レベルの走査信号が印加されると、ＴＦＴ２４がオンし、その際にデータライン１０に送出されているデータ信号が補助容量３６に充電され、対応した電圧が画素電極２８を介して液晶３０に印加される。ここで、本実施形態のＬＣＤは垂直配向型ＬＣＤであり、液晶は電圧が印加されない状態で、光を透過させず、電圧が印加される状態で光を透過させるノーマリブラック（ＮＢ）の液晶である。そこで、液晶画素３０に電圧が印加されることで、その点が輝点（白表示）になる。
【００２０】
図３には、図１におけるＡ−Ａ’断面が示されている。このように、ガラス基板４０上の所定の領域には、ゲート電極２２および補助容量ライン（ＳＣライン）３４が形成されている。そして、これらがゲート絶縁膜４２で覆われ、その上に多結晶シリコン層２０が設けられている。この多結晶シリコン層２０の上には層間絶縁層４４が形成され、さらにその上に上面を平坦化するための平坦化絶縁層４６が形成されている。この平坦化絶縁層４６と、層間絶縁層４４を貫通するようにコンタクトホールを形成し、このコンタクトホールを含む平担化絶縁層４６の全面にＩＴＯ膜を形成して、パターニングすることにより図１に示すような平面形状で、図３のようにコンタクト２６を介して対応するＴＦＴ２４に接続された画素電極２８を得る。また、図示しないが画素電極２８を含む基板全面には、さらに垂直配向膜が形成される。そして、共通電極と垂直配向膜が形成された対向基板をこのＴＦＴが形成された基板と一定ギャップで貼り合わせ、間隙に液晶を封入してＬＣＤセル完成体を得る。
【００２１】
そして、本実施形態では、欠陥の発生した画素においてコンタクト２６の周囲の多結晶シリコン層２０と、画素電極２８がレーザによって、切断され、図１に示すような切断エリア５０が形成されている。すなわち、コンタクト２６は、画素電極２８の上端に近い多結晶シリコン層２０との接続部分（ゲートライン１２に近い部分）に設けられており、コンタクト２６の図中の上側を除いた左右および下の三方をコ字状に切断することで、コンタクト２６の部分が電気的に他の部分から隔離されている。そして、これによってＴＦＴ２４と画素電極２８および補助容量電極３２とが電気的に切断されている。この切断の処理には、ＹＡＧレーザが用いられ、ＬＣＤの完成体の不良画素について、この処理が行われる。
【００２２】
すなわち、ＬＣＤの完成体について、各画素についての表示試験を行う。この試験において、不良画素が発見された場合には、その画素についてレーザリペアによる暗点化の処理を行う。
【００２３】
この例では、多結晶シリコン層２０は、ＴＦＴ２４の部分がゲートライン１２からのゲート電極２２の突出長に対応する比較的狭い帯状で、補助容量電極３２となる部分で面積が大きく広がる。従って、補助容量電極３２は、ＴＦＴ２４が存在する左上の長方形の部分が切り取られた全体としてＬ字形状をしている。そして、切り取られた部分の上層部に帯状のＴＦＴ２４の部分が位置しており、多結晶シリコン層２０は全体としてコ字状となっている。画素電極２８は、補助容量電極３２とＴＦＴ２４の境界部分まで延在しており、ちょうどこのＴＦＴ２４の右側の境界部分にコンタクト２６が配置されている。従って、コンタクト２６の図における右および下の二方の画素電極２８および補助容量電極３２をレーザで切断することによって、コンタクト２６と画素電極２８、およびコンタクト２６と補助容量電極３２とが切り離される。また、コンタクト２６の図における左側（ＴＦＴ２４側）の多結晶シリコン層２０をレーザで切断することによって、コンタクト２６とＴＦＴ２４が切り離される。
【００２４】
このように、コンタクト２６を電気的に完全に切り離すことによって、画素電極２８を確実にオープン状態にすることができ、液晶３０に電圧を印加する画素電極２８に高電圧が印加され欠陥画素が常時白表示になることを確実に防止できる。
【００２５】
ここで、コンタクト２６のＴＦＴ２４側または画素電極２８側のいずれか一方を切断することでも、画素電極２８への電圧印加を防止できる。しかし、ＴＦＴ２４側のみの切断の場合、ＳＣライン３４と多結晶シリコン層２０とのショートなどによる輝点化の場合に効果がない。従って、画素電極２８側の切断の方が重要である。また、両方を切断することによって、一方の切断不良においても対応画素を通常暗点化することができ、切断不良による輝点化の確率を十分小さくすることができる。
【００２６】
さらに、本実施形態のＬＣＤのＴＦＴは、裏面露光を利用したセルフアラインにより形成される。すなわち、多結晶シリコン層２０上にレジストを堆積した状態で、ガラス基板４０側からの裏面露光によって、ゲート電極２２の存在しない分のレジストを露光し除去し、レジストが除去された部分に不純物をドープする。
【００２７】
このため、裏面露光によってＳＣライン３４の陰になる部分もゲート電極２２の陰の部分（チャネル部）と同様にレジストが残留する。このため、ＳＣライン３４に対向する部分の補助容量電極３２には、不純物のドープが行われない。従って、補助容量電極３２の電気抵抗は比較的大きくなる。
【００２８】
このため、補助容量３６における保持電荷量を十分なものにするため、ＳＣライン３４は通常電源電圧に設定される。そこで、ＳＣライン３４と多結晶シリコン層２０が短絡した場合において、ＴＦＴ２４がオンであれば、電源電圧がデータライン１０に印加され、これによってデータライン１０に接続される他の画素の表示に悪影響を及ぼす可能性がある。コンタクト２６のＴＦＴ２４側を切断することで、このような事態の発生を確実に防止することができる。
【００２９】
なお、上記例では、ＴＦＴ２４は、直線状に延びた多結晶シリコン層２０の下方に、２つのゲート電極２２が突出するダブルゲート、ボトムゲート型としたが、ＴＦＴ２４はこの構成に限定されることはなく、シングルゲートタイプでもよいし、多結晶シリコン層２０の方をゲートライン１２がまたぐトップゲート構成としてもよい。
【００３０】
さらに、図４に示すように、画素電極２８はＴＦＴ２４の上方も含め画素領域の全面に設けてもよい。このような構成においては、コンタクト２６の下側および左右両側において画素電極２８がコンタクト２６に接続されている。従って、必ずコンタクト２６の下側および左右両側において画素電極２８をレーザで切断し切断エリア５０を形成する必要がある。また、この切断エリア５０においては、多結晶シリコン層２０も切断する。
【００３１】
また、ＴＦＴタイプのＬＣＤには、反射型など各種のタイプがあるが、いずれにしろ、画素電極２８とＴＦＴ２４がコンタクト２６を介し接続される。このため、いずれのタイプのＬＣＤにおいても、ノーマリブラック型であれば、本実施形態におけるコンタクト２６を隔離する方法により効果的な暗点化が行える。
【００３２】
さらに、ＬＣＤでなく、有機ＥＬ（エレクトロルミネッセンス）などのＥＬディスプレイにおいても、本実施形態の構成を採用できる。この場合、ＥＬ素子の陽極（または陰極）がコンタクトを介し、表示制御用のＴＦＴに接続されている。従って、この陽極（または陰極）とＴＦＴを接続するにコンタクトを電気的に隔離することによって、ダイオード構成のＥＬの陽極陰極間への電圧印加を禁止して、その画素の暗点化を図ることができる。
【００３３】
【発明の効果】
以上説明したように、本発明においては、コンタクトと画素電極を接続する部分をレーザによって切断する。従って、画素電極を確実にオープン状態にすることができ、画素電極に電圧が印加するのを防止して当該画素を暗点化することができる。
【図面の簡単な説明】
【図１】 実施形態の構成を示す平面図である。
【図２】 等価回路を示す図である。
【図３】 図１におけるＡ−Ａ’断面図である。
【図４】 他の実施形態の構成を示す平面図である。
【符号の説明】
１０ データライン、１２ ゲートライン、２０ 多結晶シリコン層、２２ ゲート電極、２４ 薄膜トランジスタ（ＴＦＴ）、２６ コンタクト、２８ 画素電極、３０ 液晶、３２ 補助容量電極、３４ 補助容量ライン（ＳＣライン）３６ 補助容量、４０ ガラス基板、４２ ゲート絶縁膜、４４ 層間絶縁層、４６ 平担化絶縁層、５０ 切断エリア。
【発明の属する技術分野】
本発明は、画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素を暗点化する画素暗点化方法に関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイとして、液晶ディスプレイ（ＬＣＤ）があり、低消費電力、薄型などの利点があるため、各種電気機器の表示装置として広く利用されている。
【０００３】
このＬＣＤとして、マトリクス状に配置した各画素に対応して薄膜トランジスタ（ＴＦＴ）を設け、この薄膜トランジスタのオンオフで対応画素の表示を制御するアクティブマトリクスタイプのものが多くなってきている。
【０００４】
しかし、このようなアクティブマトリクスタイプのＬＣＤにおいては、製造工程において、薄膜トランジスタに不具合、例えばリーク電流の発生があるとその画素の表示が不能になる。また、補助容量電極と補助容量ラインとの短絡によっても、その画素の表示が不能となる。そこで、１画素単位での不良（点欠陥）が発生する。
【０００５】
このような１画素単位の不良の場合、その点が暗点（黒）であれば、目立たないが、その点が輝点（白）であると、周囲画素が黒表示であった場合などに非常に目立ってしまうという問題がある。このため、不良画素については、暗点化したいという要求がある。
【０００６】
【発明が解決しようとする課題】
ツイストネマテック（ＴＮ）ＬＣＤにおいて主流をなす通常のノーマリホワイトモードのＬＣＤでは、動作不良の画素については、液晶に常時オン電圧を印加して、表示を黒にする必要がある。このため、ＴＦＴと画素電極との間の接続を切断するとともに、印加電圧を保持する補助容量の両電極を短絡させ、画素電極に常時電圧を印加する。
【０００７】
一方、ディスプレイの大型化に伴い、表示の広視野角化が要求され、表示の視野角依存性が小さい垂直配向型ＬＣＤの開発が進んでいる。この垂直配向型ＬＣＤはノーマリブラックモードの表示になる。そこで、このようなノーマリブラックモードのＬＣＤにおいても、点欠陥を適切に修復する必要がある。
【０００８】
本発明は、ノーマリブラックのＬＣＤにおいて、動作不良の画素について効果的に暗点化する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御する表示装置における不良画素の暗点化する画素暗点化方法であって、前記薄膜トランジスタの電極と画素電極とを接続するコンタクトの近傍において、画素電極の一部をレーザにより切断することで、コンタクトと画素電極を切り離し、対応画素を暗点化することを特徴とする。
【００１０】
このように、本発明においては、コンタクトと画素電極を接続する部分をレーザによって切断する。従って、画素電極を確実にオープン状態にすることができ、画素電極に電圧が印加されるのを防止して当該画素を暗点化することができる。
【００１１】
さらに、前記コンタクトの近傍の前記薄膜トランジスタの電極をレーザによって切断することで、コンタクトと薄膜トランジスタも切り離すことが好適である。このように、コンタクトの薄膜トランジスタ側も切断し、コンタクトを完全に電気的に隔離することによって、コンタクトを介する画素電極への電圧印加をより確実に防止できる。また、補助容量ラインとの短絡が生じた場合においても補助容量ラインの電圧が薄膜トランジスタを介し、データラインに印加されるのを確実に防止することができる。
【００１２】
また、前記表示装置は、ノーマリブラックタイプの液晶表示装置であることが好適である。
【００１３】
また、本発明は、上述の方法によって暗点化された画素を含む液晶表示装置であることを特徴とする。これによって画素電極をオープン状態とした場合に暗点化が可能である。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１５】
図１は、本発明に係る暗点化を行った画素の構造を説明する平面図である。垂直方向のデータライン１０と、水平方向のゲートライン１２とが、それぞれ所定間隔をおいて複数配置され、それらに囲まれた領域が１つの画素となっている。データライン１０には、画素の上部のデータライン１０とゲートライン１２の交点近傍において、ゲートライン１２に平行して伸びる多結晶シリコン層２０の一端が接続されている。多結晶シリコン層２０の下には、ゲートライン１２から突出形成されたゲート電極２２が配置されている。この例では、ゲート電極２２は２つ形成されており、多結晶シリコン層２０のこれらゲート電極２２に対応した位置には不純物がドープされていないチャンネル領域が設けられており、ダブルゲートタイプの薄膜トランジスタ（ＴＦＴ）２４が形成されている。すなわち、この例では、ＴＦＴ２４は、Ｎチャンネルであり、多結晶シリコン層２０のデータライン１０側がＴＦＴ２４のドレイン、反対側がソースとなっている。なお、ＴＦＴ２４はＰチャンネルタイプを採用してもよい。なお、図において、ＴＦＴ２４に該当する領域を一点鎖線の四角で示してある。
【００１６】
ＴＦＴ２４のソースは、コンタクト２６を介し、ＩＴＯ（Indium Tin Oxide）からなる画素電極２８に接続されている。画素電極２８は、図１の例では、ＴＦＴ２４が形成されている領域を除く、データライン１０とゲートライン１２で囲まれた画素領域のほぼ全面に渡って形成されている。そして、この画素電極２８に電圧を印加することで、画素電極２８と対向する共通電極（図においては紙面の手前側）との間に存在する液晶に電圧が印加され、画素毎の表示が制御される。
【００１７】
また、多結晶シリコン層２０のソースの先は画素領域の一部（図では画素上部領域）に延び、多結晶シリコン層２０と一体で形成された補助容量電極３２になっている。補助容量電極３２に対向する位置（画素電極２８とは反対側である下層）には補助容量ライン（ＳＣライン）３４が配置され、この２つが重なった部分に補助容量３６が構成されている。従って、ＴＦＴ２４のソースが補助容量３６に接続されることになる。
【００１８】
図２に図１の構成についての等価回路を示す。このように、データライン１０には、ＴＦＴ２４を介し、補助容量３６および液晶画素３０が接続されることになる。また、ＴＦＴ２４のゲートにはゲートライン１２が接続されている。なお、補助容量３６の他端は所定の電圧が印加された電源ラインに接続されている。
【００１９】
ゲートライン１２にＨｉｇｈ（ハイ）レベルの走査信号が印加されると、ＴＦＴ２４がオンし、その際にデータライン１０に送出されているデータ信号が補助容量３６に充電され、対応した電圧が画素電極２８を介して液晶３０に印加される。ここで、本実施形態のＬＣＤは垂直配向型ＬＣＤであり、液晶は電圧が印加されない状態で、光を透過させず、電圧が印加される状態で光を透過させるノーマリブラック（ＮＢ）の液晶である。そこで、液晶画素３０に電圧が印加されることで、その点が輝点（白表示）になる。
【００２０】
図３には、図１におけるＡ−Ａ’断面が示されている。このように、ガラス基板４０上の所定の領域には、ゲート電極２２および補助容量ライン（ＳＣライン）３４が形成されている。そして、これらがゲート絶縁膜４２で覆われ、その上に多結晶シリコン層２０が設けられている。この多結晶シリコン層２０の上には層間絶縁層４４が形成され、さらにその上に上面を平坦化するための平坦化絶縁層４６が形成されている。この平坦化絶縁層４６と、層間絶縁層４４を貫通するようにコンタクトホールを形成し、このコンタクトホールを含む平担化絶縁層４６の全面にＩＴＯ膜を形成して、パターニングすることにより図１に示すような平面形状で、図３のようにコンタクト２６を介して対応するＴＦＴ２４に接続された画素電極２８を得る。また、図示しないが画素電極２８を含む基板全面には、さらに垂直配向膜が形成される。そして、共通電極と垂直配向膜が形成された対向基板をこのＴＦＴが形成された基板と一定ギャップで貼り合わせ、間隙に液晶を封入してＬＣＤセル完成体を得る。
【００２１】
そして、本実施形態では、欠陥の発生した画素においてコンタクト２６の周囲の多結晶シリコン層２０と、画素電極２８がレーザによって、切断され、図１に示すような切断エリア５０が形成されている。すなわち、コンタクト２６は、画素電極２８の上端に近い多結晶シリコン層２０との接続部分（ゲートライン１２に近い部分）に設けられており、コンタクト２６の図中の上側を除いた左右および下の三方をコ字状に切断することで、コンタクト２６の部分が電気的に他の部分から隔離されている。そして、これによってＴＦＴ２４と画素電極２８および補助容量電極３２とが電気的に切断されている。この切断の処理には、ＹＡＧレーザが用いられ、ＬＣＤの完成体の不良画素について、この処理が行われる。
【００２２】
すなわち、ＬＣＤの完成体について、各画素についての表示試験を行う。この試験において、不良画素が発見された場合には、その画素についてレーザリペアによる暗点化の処理を行う。
【００２３】
この例では、多結晶シリコン層２０は、ＴＦＴ２４の部分がゲートライン１２からのゲート電極２２の突出長に対応する比較的狭い帯状で、補助容量電極３２となる部分で面積が大きく広がる。従って、補助容量電極３２は、ＴＦＴ２４が存在する左上の長方形の部分が切り取られた全体としてＬ字形状をしている。そして、切り取られた部分の上層部に帯状のＴＦＴ２４の部分が位置しており、多結晶シリコン層２０は全体としてコ字状となっている。画素電極２８は、補助容量電極３２とＴＦＴ２４の境界部分まで延在しており、ちょうどこのＴＦＴ２４の右側の境界部分にコンタクト２６が配置されている。従って、コンタクト２６の図における右および下の二方の画素電極２８および補助容量電極３２をレーザで切断することによって、コンタクト２６と画素電極２８、およびコンタクト２６と補助容量電極３２とが切り離される。また、コンタクト２６の図における左側（ＴＦＴ２４側）の多結晶シリコン層２０をレーザで切断することによって、コンタクト２６とＴＦＴ２４が切り離される。
【００２４】
このように、コンタクト２６を電気的に完全に切り離すことによって、画素電極２８を確実にオープン状態にすることができ、液晶３０に電圧を印加する画素電極２８に高電圧が印加され欠陥画素が常時白表示になることを確実に防止できる。
【００２５】
ここで、コンタクト２６のＴＦＴ２４側または画素電極２８側のいずれか一方を切断することでも、画素電極２８への電圧印加を防止できる。しかし、ＴＦＴ２４側のみの切断の場合、ＳＣライン３４と多結晶シリコン層２０とのショートなどによる輝点化の場合に効果がない。従って、画素電極２８側の切断の方が重要である。また、両方を切断することによって、一方の切断不良においても対応画素を通常暗点化することができ、切断不良による輝点化の確率を十分小さくすることができる。
【００２６】
さらに、本実施形態のＬＣＤのＴＦＴは、裏面露光を利用したセルフアラインにより形成される。すなわち、多結晶シリコン層２０上にレジストを堆積した状態で、ガラス基板４０側からの裏面露光によって、ゲート電極２２の存在しない分のレジストを露光し除去し、レジストが除去された部分に不純物をドープする。
【００２７】
このため、裏面露光によってＳＣライン３４の陰になる部分もゲート電極２２の陰の部分（チャネル部）と同様にレジストが残留する。このため、ＳＣライン３４に対向する部分の補助容量電極３２には、不純物のドープが行われない。従って、補助容量電極３２の電気抵抗は比較的大きくなる。
【００２８】
このため、補助容量３６における保持電荷量を十分なものにするため、ＳＣライン３４は通常電源電圧に設定される。そこで、ＳＣライン３４と多結晶シリコン層２０が短絡した場合において、ＴＦＴ２４がオンであれば、電源電圧がデータライン１０に印加され、これによってデータライン１０に接続される他の画素の表示に悪影響を及ぼす可能性がある。コンタクト２６のＴＦＴ２４側を切断することで、このような事態の発生を確実に防止することができる。
【００２９】
なお、上記例では、ＴＦＴ２４は、直線状に延びた多結晶シリコン層２０の下方に、２つのゲート電極２２が突出するダブルゲート、ボトムゲート型としたが、ＴＦＴ２４はこの構成に限定されることはなく、シングルゲートタイプでもよいし、多結晶シリコン層２０の方をゲートライン１２がまたぐトップゲート構成としてもよい。
【００３０】
さらに、図４に示すように、画素電極２８はＴＦＴ２４の上方も含め画素領域の全面に設けてもよい。このような構成においては、コンタクト２６の下側および左右両側において画素電極２８がコンタクト２６に接続されている。従って、必ずコンタクト２６の下側および左右両側において画素電極２８をレーザで切断し切断エリア５０を形成する必要がある。また、この切断エリア５０においては、多結晶シリコン層２０も切断する。
【００３１】
また、ＴＦＴタイプのＬＣＤには、反射型など各種のタイプがあるが、いずれにしろ、画素電極２８とＴＦＴ２４がコンタクト２６を介し接続される。このため、いずれのタイプのＬＣＤにおいても、ノーマリブラック型であれば、本実施形態におけるコンタクト２６を隔離する方法により効果的な暗点化が行える。
【００３２】
さらに、ＬＣＤでなく、有機ＥＬ（エレクトロルミネッセンス）などのＥＬディスプレイにおいても、本実施形態の構成を採用できる。この場合、ＥＬ素子の陽極（または陰極）がコンタクトを介し、表示制御用のＴＦＴに接続されている。従って、この陽極（または陰極）とＴＦＴを接続するにコンタクトを電気的に隔離することによって、ダイオード構成のＥＬの陽極陰極間への電圧印加を禁止して、その画素の暗点化を図ることができる。
【００３３】
【発明の効果】
以上説明したように、本発明においては、コンタクトと画素電極を接続する部分をレーザによって切断する。従って、画素電極を確実にオープン状態にすることができ、画素電極に電圧が印加するのを防止して当該画素を暗点化することができる。
【図面の簡単な説明】
【図１】 実施形態の構成を示す平面図である。
【図２】 等価回路を示す図である。
【図３】 図１におけるＡ−Ａ’断面図である。
【図４】 他の実施形態の構成を示す平面図である。
【符号の説明】
１０ データライン、１２ ゲートライン、２０ 多結晶シリコン層、２２ ゲート電極、２４ 薄膜トランジスタ（ＴＦＴ）、２６ コンタクト、２８ 画素電極、３０ 液晶、３２ 補助容量電極、３４ 補助容量ライン（ＳＣライン）３６ 補助容量、４０ ガラス基板、４２ ゲート絶縁膜、４４ 層間絶縁層、４６ 平担化絶縁層、５０ 切断エリア。
Claims (3)
- 画素毎に設けられた薄膜トランジスタにより、対応する画素電極への電圧の印加を制御するノーマリブラックタイプの液晶表示装置における不良画素を暗点化する画素暗点化方法であって、
前記薄膜トランジスタの電極と前記画素電極とを接続するコンタクトの近傍において、前記画素電極及び前記薄膜トランジスタの半導体層と一体で形成された補助容量電極の一部をレーザにより切断し、前記コンタクトと画素電極及び前記補助容量電極を切り離すことで、対応する画素電極への電圧の印加を防止し、対応画素を暗点化することを特徴とする画素暗点化方法。 - 請求項１に記載の画素暗点化方法において、
さらに、前記コンタクトの近傍の前記薄膜トランジスタの電極をレーザによって切断することで、前記コンタクトと前記薄膜トランジスタも切り離すことを特徴とする画素暗点化方法。 - 請求項１〜２のいずれか１つに記載の画素暗点化方法によって暗点化された画素を含む液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361001A JP4282219B2 (ja) | 2000-11-28 | 2000-11-28 | 画素暗点化方法 |
| KR1020010073246A KR100611697B1 (ko) | 2000-11-28 | 2001-11-23 | 화소 암점화 방법 |
| US09/995,135 US6778233B2 (en) | 2000-11-28 | 2001-11-27 | Method for darkening pixel |
| TW090129269A TW594330B (en) | 2000-11-28 | 2001-11-27 | Pixel darkening method |
| CNB011424273A CN1236345C (zh) | 2000-11-28 | 2001-11-28 | 像素暗点化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361001A JP4282219B2 (ja) | 2000-11-28 | 2000-11-28 | 画素暗点化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002162914A JP2002162914A (ja) | 2002-06-07 |
| JP4282219B2 true JP4282219B2 (ja) | 2009-06-17 |
Family
ID=18832504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361001A Expired - Fee Related JP4282219B2 (ja) | 2000-11-28 | 2000-11-28 | 画素暗点化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6778233B2 (ja) |
| JP (1) | JP4282219B2 (ja) |
| KR (1) | KR100611697B1 (ja) |
| CN (1) | CN1236345C (ja) |
| TW (1) | TW594330B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100796749B1 (ko) | 2001-05-16 | 2008-01-22 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| TWI223569B (en) * | 2002-03-20 | 2004-11-01 | Sanyo Electric Co | Method for reducing light quantity of organic EL panel and organic EL panel |
| JP4270891B2 (ja) * | 2003-01-21 | 2009-06-03 | 三洋電機株式会社 | Ｅｌ表示装置のレーザーリペア方法 |
| JP4355476B2 (ja) * | 2002-08-21 | 2009-11-04 | 奇美電子股▲ふん▼有限公司 | Ｉｐｓ液晶ディスプレイおよび輝点画素の滅点画素化方法 |
| KR20050107517A (ko) * | 2003-03-12 | 2005-11-11 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 노화를 없애기 위해 타이밍에 효과적인 광학 피드백을 갖는광 방출 능동 매트릭스 디스플레이 |
| KR100931681B1 (ko) * | 2003-04-08 | 2009-12-14 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 액정표시장치 |
| JP4011002B2 (ja) | 2003-09-11 | 2007-11-21 | シャープ株式会社 | アクティブ基板、表示装置およびその製造方法 |
| CN1697187B (zh) | 2003-12-19 | 2011-05-04 | 株式会社半导体能源研究所 | 半导体集成电路、半导体器件和半导体集成电路的制造方法 |
| US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| JP2005252228A (ja) * | 2004-02-05 | 2005-09-15 | Sharp Corp | 表示装置及びその製造方法 |
| US7554260B2 (en) | 2004-07-09 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with a conductive film connection between a wiring component and a metal electrode film |
| JP4387278B2 (ja) * | 2004-09-29 | 2009-12-16 | シャープ株式会社 | 液晶パネル及び液晶表示装置 |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| CN1822385B (zh) * | 2005-01-31 | 2013-02-06 | 株式会社半导体能源研究所 | 显示装置及含有其的电子设备 |
| JP5072227B2 (ja) * | 2005-01-31 | 2012-11-14 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| US8253179B2 (en) * | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| WO2006126405A1 (ja) * | 2005-05-25 | 2006-11-30 | Sharp Kabushiki Kaisha | 液晶表示装置用基板、液晶表示装置用基板の製造方法、液晶表示装置および液晶表示装置の製造方法 |
| JP2006330469A (ja) * | 2005-05-27 | 2006-12-07 | Fujifilm Holdings Corp | 有機エレクトロルミネッセンス表示装置 |
| JP4829534B2 (ja) * | 2005-05-31 | 2011-12-07 | シャープ株式会社 | 薄膜トランジスタマトリクス基板及びその欠陥修復方法 |
| KR101182570B1 (ko) * | 2005-06-30 | 2012-09-12 | 엘지디스플레이 주식회사 | 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법 |
| KR20070005965A (ko) * | 2005-07-05 | 2007-01-11 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 |
| KR101222995B1 (ko) * | 2005-08-26 | 2013-01-18 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| CN101395528B (zh) * | 2006-03-27 | 2010-06-09 | 夏普株式会社 | 液晶显示装置及其制造方法 |
| JP2009168832A (ja) * | 2006-04-28 | 2009-07-30 | Sharp Corp | 液晶表示装置及びその製造方法 |
| JP4946286B2 (ja) * | 2006-09-11 | 2012-06-06 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法 |
| CN101784949B (zh) * | 2007-08-30 | 2013-10-02 | 夏普株式会社 | 显示装置及其制造方法 |
| TWI542931B (zh) | 2010-08-11 | 2016-07-21 | 友達光電股份有限公司 | 畫素結構之修補方法、修補後之畫素結構以及畫素陣列 |
| CN101969044A (zh) * | 2010-08-25 | 2011-02-09 | 友达光电股份有限公司 | 画素结构的修补方法、修补后的画素结构以及画素数组 |
| US8508835B2 (en) * | 2010-11-02 | 2013-08-13 | Creator Technology B.V. | Display comprising an increased inter-pixel gap |
| KR102222901B1 (ko) * | 2014-07-07 | 2021-03-04 | 엘지디스플레이 주식회사 | 유기발광 표시장치 구동 방법 |
| CN107464525A (zh) * | 2017-09-19 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板修补方法及显示面板 |
| CN110764289B (zh) * | 2019-10-29 | 2022-03-29 | Tcl华星光电技术有限公司 | 液晶面板修补方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| JPH0786617B2 (ja) * | 1989-03-28 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JP3150365B2 (ja) * | 1991-07-22 | 2001-03-26 | 株式会社東芝 | 液晶表示装置 |
| JPH07199221A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 液晶表示装置 |
| JP3263250B2 (ja) * | 1994-08-24 | 2002-03-04 | 株式会社東芝 | 液晶表示装置 |
| KR0145901B1 (ko) * | 1995-02-11 | 1998-09-15 | 김광호 | 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법 |
| JPH095786A (ja) * | 1995-06-21 | 1997-01-10 | Advanced Display:Kk | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 |
| US6219113B1 (en) * | 1996-12-17 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for driving an active matrix display panel |
| KR100440711B1 (ko) * | 1997-02-27 | 2004-10-06 | 삼성전자주식회사 | 액정표시장치의하이픽셀을수리하는방법 |
| KR19990024910A (ko) * | 1997-09-09 | 1999-04-06 | 윤종용 | 화소 결함 제거 방법 |
| KR100430773B1 (ko) * | 1998-07-14 | 2004-05-10 | 가부시끼가이샤 도시바 | 액티브 매트릭스형 액정표시장치 |
| JP4010698B2 (ja) * | 1999-03-30 | 2007-11-21 | 三洋電機株式会社 | 液晶表示装置及びその欠陥修正方法 |
-
2000
- 2000-11-28 JP JP2000361001A patent/JP4282219B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-23 KR KR1020010073246A patent/KR100611697B1/ko not_active IP Right Cessation
- 2001-11-27 US US09/995,135 patent/US6778233B2/en not_active Expired - Lifetime
- 2001-11-27 TW TW090129269A patent/TW594330B/zh not_active IP Right Cessation
- 2001-11-28 CN CNB011424273A patent/CN1236345C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW594330B (en) | 2004-06-21 |
| KR20020041749A (ko) | 2002-06-03 |
| US6778233B2 (en) | 2004-08-17 |
| KR100611697B1 (ko) | 2006-08-11 |
| JP2002162914A (ja) | 2002-06-07 |
| US20020063844A1 (en) | 2002-05-30 |
| CN1236345C (zh) | 2006-01-11 |
| CN1356680A (zh) | 2002-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282219B2 (ja) | 画素暗点化方法 | |
| EP2149813B1 (en) | Array substrate, methods of manufacturing the array substrate, and liquid crystal display device having the array substrate | |
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US7880857B2 (en) | Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate | |
| US7847914B2 (en) | Thin film transistor array panel and method for repairing liquid crystal display including the same | |
| KR100930916B1 (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
| GB2329061A (en) | Liquid crystal display and method of manufacturing the same. | |
| US20010013910A1 (en) | Array substrate for use in LCD device | |
| KR20050001252A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| CN104813386A (zh) | Tft基板 | |
| US7098981B2 (en) | Liquid crystal display device having particular electrode structure for repair of disconnected signal line | |
| WO2016106856A1 (zh) | 薄膜晶体管阵列基板及液晶显示面板 | |
| US7009676B1 (en) | Structure of a pad in a liquid crystal display device and a method for manufacturing thereof | |
| US8174637B2 (en) | Thin-film transistor substrate comprising a repair pattern | |
| JP2007041432A (ja) | 電気光学装置の製造方法 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| CN114967261A (zh) | 阵列基板的修复方法、阵列基板及显示面板 | |
| KR20080026277A (ko) | 박막 트랜지스터 기판 및 그 리페어 방법 | |
| US7342353B2 (en) | Display device with insulation film and conductive layers arranged in periphery of the substrate | |
| JP4755748B2 (ja) | 平面表示装置 | |
| KR20070071948A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100200359B1 (ko) | 액정 표시 장치의 화소 결함 수리 방법 | |
| KR0182051B1 (ko) | 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치 | |
| KR19980041088A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JP2004021087A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |