JP2007041432A - 電気光学装置の製造方法 - Google Patents
電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2007041432A JP2007041432A JP2005227571A JP2005227571A JP2007041432A JP 2007041432 A JP2007041432 A JP 2007041432A JP 2005227571 A JP2005227571 A JP 2005227571A JP 2005227571 A JP2005227571 A JP 2005227571A JP 2007041432 A JP2007041432 A JP 2007041432A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- electro
- stop layer
- common wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 57
- 238000005520 cutting process Methods 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 description 125
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/1336—Illuminating devices
- G02F1/133602—Direct backlight
- G02F1/133605—Direct backlight including specially adapted reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
【課題】高品位な表示を安定して得ることのできる電気光学装置の製造プロセスを実現することが可能な電気光学装置の製造方法を提供することを目的とする。
【解決手段】ＴＦＴアレイ基板１０上において、下地絶縁膜５２０上にエッチング停止層５５０を形成し、エッチング停止層５５０の上方に複数の走査線１１ａと該複数の走査線１１ａを相互に短絡する共通配線１３とを形成し、下地絶縁膜５２０上に複数のＴＦＴ３０を形成し、第１層間絶縁膜５２１を形成し、第１層間絶縁膜５２１上に複数のデータ線６ａを形成した後に、第１層間絶縁膜５２１にエッチングにより切断用孔５０７を形成することによって共通配線１３を切断する。
【選択図】図５
【解決手段】ＴＦＴアレイ基板１０上において、下地絶縁膜５２０上にエッチング停止層５５０を形成し、エッチング停止層５５０の上方に複数の走査線１１ａと該複数の走査線１１ａを相互に短絡する共通配線１３とを形成し、下地絶縁膜５２０上に複数のＴＦＴ３０を形成し、第１層間絶縁膜５２１を形成し、第１層間絶縁膜５２１上に複数のデータ線６ａを形成した後に、第１層間絶縁膜５２１にエッチングにより切断用孔５０７を形成することによって共通配線１３を切断する。
【選択図】図５
Description
本発明は、電気光学装置の製造方法に関し、特に基板上に、複数のデータ線と複数の走査線と複数の駆動素子とを備えた電気光学装置の製造方法に関する。
一般に、絶縁性の基板上に、複数のデータ線及び複数の走査線と、複数のデータ線及び複数の走査線の各交差に対応して画素毎に形成された複数の駆動素子と、駆動素子毎に対応して設けられた画素電極とを備える電気光学装置として、アクティブマトリクス駆動方式の液晶装置が知られている。
アクティブマトリクス駆動方式の液晶装置を製造する際、絶縁性の基板上に、半導体層や各種導電膜を、ドライエッチング法やプラズマＣＶＤ法により形成することで、画素電極やデータ線、走査線、走査線及びデータ線と電気的に接続された画素スイッチング用の薄膜トランジスタ（Thin Film Transistor； 以下、ＴＦＴと称する。）等が形成される。この際、プラズマＣＶＤ法による成膜等により基板表面に蓄積された電荷や、静電気に起因して、走査線等に突発的な過剰電流が発生することがある。このような過剰電流により、走査線の破損や、特に走査線に接続された又は走査線の一部からなるＴＦＴのゲートとソース・ドレインとの間において絶縁破壊が生じる虞がある。
そのため、特許第３３９５５９８号公報には、過剰な電流の発生を防止するために、複数の走査線のそれぞれに電気的に接続する短絡用配線を形成しておき、短絡用配線を介して、電荷や静電気を基板外周側に拡散させる技術が開示されている。特許第３３９５５９８号公報においては、ＴＦＴ等を形成した後に、短絡用配線を切断し、各走査線を電気的に分離させている。
短絡用配線の切断方法は、以下の通りである。ＴＦＴと画素電極とを層間絶縁する層間絶縁膜に、画素電極とＴＦＴとを電気的に接続するためのコンタクトホールを形成する際に、層間絶縁膜の表面から短絡用配線に至る、短絡部分切断用孔を同時に形成する。そして、画素電極を形成する導電膜を形成した後に、フォトリソグラフィ法及びエッチング法を用いて、この導電膜をパターニングする際に、同時に切断用孔を介して走査線の短絡部分を切断する。
特許第３３９５５９８号公報
しかしながら、従来においては、短絡用配線を切断するための切断用孔を形成した後に導電膜を形成しているため、切断用孔の底部及び側壁部にも導電膜が形成される。また、さらに導電膜をパターニングすることで画素電極を形成するためのレジストが切断用孔内に積層される。このレジストをフォトリソグラフィ法によりパターニングする際、切断用孔のアスペクト比が大きいことから、露光精度を高めても切断用孔内にレジストが残存してしまい、短絡用配線を切断できない虞がある。したがって、短絡用配線を確実に電気的に切断するためには、切断用孔内のレジスト及び導電膜を完全に除去せねばならない。よって、短絡用配線を切断する際には、切断用孔内の導電膜及びレジストを同時に除去するために、過剰なエッチングを施さねばならない。
短絡用配線の下層には、層間絶縁膜である下地絶縁膜が形成されており、さらに下層には下側遮光膜が形成されている。切断用孔内に過剰なエッチングを施した場合、切断用孔の下部において、下地絶縁膜が薄くなる、もしくはエッチングが下側遮光膜にまで到達してしまう可能性がある。これにより、切断用孔の近傍の下側遮光膜にクラックが発生し、当該箇所からの光漏れによる表示不具合が発生し、液晶装置の製造の歩留りを低下させてしまう虞があった。
本発明は、上記問題点に鑑みてなされたものであり、高品位な表示を安定して得ることのできる電気光学装置の製造プロセスを実現することが可能な電気光学装置の製造方法を提供することを目的とする。
本発明に係る電気光学装置の製造方法は、基板上に、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線の交差に対応してそれぞれが画素毎に形成された複数の駆動素子と、該駆動素子毎に対応してそれぞれ設けられた複数の画素電極とを備える電気光学装置の製造方法であって、エッチング停止層を形成する工程と、前記エッチング停止層の上方に前記複数の走査線と、前記複数の走査線を相互に短絡する共通配線とを形成する工程と、前記複数のデータ線と前記複数の画素電極を、前記複数の走査線と前記複数の駆動素子に対して層間絶縁する第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に、前記複数のデータ線と前記複数の画素電極とを、それぞれ前記複数の駆動素子に電気的に接続するためのコンタクトホールを形成する工程と、前記複数のデータ線を形成する工程と、前記第１層間絶縁膜にエッチングにより切断用孔を形成することによって前記共通配線を切断する工程とを含むことを特徴とする。
本発明のこのような構成によれば、複数の駆動素子や複数のデータ線が、静電気等に起因して突発的に発生する過剰電流により破損することを防止するために設けられた複数の走査線を相互に短絡する共通配線を、切断用孔を通してエッチングにより切断する際に、エッチング処理は共通配線の下方に形成されたエッチング停止層によって停止する。このため、例えばエッチング停止層の下方に形成された遮光膜にエッチングの影響が及ぶことがなく、遮光膜にクラックが発生することによる表示不具合が発生しない電気光学装置を製造することができるという効果を有する。
また本発明は、前記エッチング停止層を形成する工程は、前記複数の駆動素子を構成する半導体膜を形成する工程と同時に行われることが好ましい。
また本発明は、前記エッチング停止層を形成する工程は、前記複数の駆動素子を構成する半導体膜を形成する工程もしくは前記複数の駆動素子を構成するゲート電極を形成する工程と同時に行われることが好ましい。
このような構成によれば、エッチング停止層を、工程を増やすことなく形成することが可能となるという効果を有する。
また本発明は、前記エッチング停止層を形成する工程は、平面視において前記エッチング停止層を前記切断用孔を包含するように前記切断用孔より広く形成することが好ましい。
このような構成によれば、共通配線を切断するためのエッチングは、エッチング停止層が形成された範囲上において行われるため、確実にエッチングをエッチング停止層において停止させることが可能となるという効果を有する。
また本発明は、前記共通配線を形成する工程及び前記複数の走査線を形成する工程は、前記複数の駆動素子を構成するゲート電極を形成する工程と同時に行われることが好ましい。
このような構成によれば、複数の走査線及び共通配線を、駆動素子を形成する工程の一部と同時に形成することが可能となるため、静電気等に起因して突発的に発生する過剰電流に対する対策を施しながら、製造の工程は複雑化することがないという効果を有する。
また本発明は、前記共通配線を形成する工程及び前記複数の走査線を形成する工程は、前記複数の駆動素子を構成するゲート電極を形成する工程の後に行われ、かつ前記共通配線を形成する工程及び前記複数の走査線を形成する工程は同時に行われることが好ましい。
以下、図面を参照して本発明の実施の形態について説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
本発明の電気光学装置に係る実施形態について、図１から図９を参照して説明する。まず、本実施形態の電気光学装置の全体構成について、図１及び図２を参照して説明する。ここで、図１はＴＦＴアレイ基板を、その上に構成された各構成要素と共に対向基板の側から見た電気光学装置の平面図である。図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
本発明の電気光学装置に係る実施形態について、図１から図９を参照して説明する。まず、本実施形態の電気光学装置の全体構成について、図１及び図２を参照して説明する。ここで、図１はＴＦＴアレイ基板を、その上に構成された各構成要素と共に対向基板の側から見た電気光学装置の平面図である。図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されており、ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されている。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔を所定値とするためのグラスファイバあるいはガラスビーズ等のギャップ材が散らばって配設されている。
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。なお、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。また、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、データ線駆動回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、かつ額縁遮光膜５３に覆われるように設けられている。また、ＴＦＴアレイ基板１０の残る一辺、すなわちデータ線駆動回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に対向する辺に沿って設けられ、額縁遮光膜５３に覆われるように設けられた複数の配線１０５によって、二つの走査線駆動回路１０４は互いに接続されている。
また、対向基板２０の４つのコーナー部には、ＴＦＴアレイ基板１０との電気的接続を行う上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらの上下導通材１０６に対応する領域において上下導通端子が設けられている。上下導通材１０６と上下導通端子を介して、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な接続が行われる。
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜１６が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜２２が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜１６及び２２の間で、所定の配向状態をとる。
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、図３を参照して、上述した電気光学装置の電気的な構成について説明する。図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
図３に示すように、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで選択された走査線１１ａの画素に書き込まれる。
画素に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極が、定電位に固定された容量配線４００に接続されている。
本実施形態においては、例えばプラズマＣＶＤ法等による、ＴＦＴアレイ基板１０の形成過程におけるＴＦＴアレイ基板１０への電荷の蓄積を防止するために、各走査線１１ａは、ＴＦＴアレイ基板１０上に短絡されて形成され、ＴＦＴ３０等が形成された後に短絡部分が切断される。
図４は、走査線１１ａの短絡部分に係る構成の一例を概略的に示す概略構成図である。ＴＦＴアレイ基板１０上に、複数の走査線１１ａは、後述する複数のデータ線６ａより下層側に配置されて形成される。そして、ＴＦＴアレイ基板１０上の周辺領域において、走査線１１ａと同一層には、走査線１１ａを短絡させるための共通配線１３が、走査線１１ａを形成する導電膜と同一膜によって形成されている。各走査線１１ａは、共通配線１３に電気的に接続されることにより、互いに短絡されて形成されている。そして、本実施形態においては、各走査線１１ａを形成した後、短絡部分Ｃが切断される。なお、各走査線１１ａの形成や、走査線１１ａの短絡部分Ｃの切断についてのより詳細な説明は後述するものとする。
次に、本実施形態に係る電気光学装置のＴＦＴアレイ基板１０の構造について図５を参照して説明する。図５（ａ）は、ＴＦＴアレイ基板１０の画素部のＡ−Ａ’線に沿った断面図であり、図５（ｂ）は、切断された状態の走査線１１ａの短絡部分ＣにおけるＢ−Ｂ’線に沿った断面図である。図５に示すように、ＴＦＴアレイ基板１０上には、前記の画素電極９ａの他、各種の構成要素が積層構造をなして配置されている。なお、図５においては、各層及び各構成要素を図面上で認識可能な程度の大きさとするため、該各層及び各構成要素ごとに縮尺を異ならしめてある。
図５（ａ）及び図５（ｂ）に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０には、下地絶縁膜５２０が形成されている。この下地絶縁膜５２０上には、例えば導電性ポリシリコン膜からなる図示しない複数の走査線１１ａが形成されると共に、走査線１１ａと同一膜により形成されるゲート電極３ａを含むＴＦＴ３０が設けられている。また、図５（ｂ）に示すように、走査線１１ａの短絡部分Ｃの下地絶縁膜５２０の下層には、タングステン等の金属膜等からなる下側遮光膜５５１が形成されている。
複数の走査線１１ａは、図４を参照して説明したように、同一層の共通配線１３に電気的に接続されることにより互いに短絡されて形成され、その後、共通配線１３は各短絡部分Ｃにおいて切断されるものである。ここで、走査線１１ａと共通配線１３は、駆動素子であるＴＦＴ３０を構成するゲート電極３ａと同一層である導電層により構成されている。
ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造を有しており、上述したゲート電極３ａと、半導体膜１ａと、ゲート電極３ａと半導体膜１ａとを絶縁するゲート絶縁膜２とを有して構成される。半導体膜１ａは、例えばポリシリコンからなり、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１ａ’と、低濃度ソース領域１ｂと、高濃度ソース領域１ｄと、低濃度ドレイン領域１ｃ及び高濃度ドレイン領域１ｅにより構成されている。
そして、走査線１１ａ及びＴＦＴ３０の上には、例えばＢＰＳＧ膜からなる第１層間絶縁膜５２１が形成されている。第１層間絶縁膜５２１には、第１層間絶縁膜５２１の表面から、第１層間絶縁膜５２１及びゲート絶縁膜２を貫通して、半導体膜１ａにおける高濃度ドレイン領域１ｅ及び高濃度ソース領域１ｄの表面にそれぞれ至るコンタクトホール５０１及び５０２が形成されている。そして、コンタクトホール５０１及び５０２の底部から側壁及び第１層間絶縁膜５２１の表面に連続的に、例えばアルミニウムを含む導電性材料からなる導電膜が形成されている。この導電膜の一部を用いて、第１層間絶縁膜５２１上には、ドレイン電極５１０とデータ線６ａが形成されている。ドレイン電極５１０は、コンタクトホール５０１を介してＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。また、データ線６ａは、コンタクトホール５０２を介してＴＦＴ３０の高濃度ソース領域１ｄに接続されている。第１層間絶縁膜５２１は、ＴＦＴ３０が形成されている層とデータ線６ａが形成されている層とを絶縁している。
また、図５（ｂ）に示すように、走査線１１ａの短絡部分Ｃにおいて、共通配線１３は、第１層間絶縁膜５２１を貫通して形成された切断用孔５０７によって切断されている。この切断用孔５０７は、第１層間絶縁膜５２１を貫通し、さらに共通配線１３を切断するように走査線１１ａを構成する導電層を貫通するように形成されている。そして、この切断用孔５０７の下方には、エッチング停止層５５０が形成されている。エッチング停止層５５０は、平面視、すなわちＴＦＴアレイ基板１０表面に直交する方向から見て切断用孔５０７と同位置において、切断用孔５０７の外形よりも大きい外形を有して共通配線１３の下層に形成されている。エッチング停止層５５０は、ＴＦＴ３０の半導体膜１ａと同層のポリシリコン膜で形成されており、絶縁性を有する。
また、第１層間絶縁膜５２１上には、例えばＢＰＳＧ膜からなる第２層間絶縁膜５２２が形成されている。そして、第２層間絶縁膜５２２には、第２層間絶縁膜５２２の表面から、第２層間絶縁膜５２２を貫通してドレイン電極５１０の表面に至るコンタクトホール５０５が形成されている。コンタクトホール５０５の底部から側壁及び第２層間絶縁膜５２２の表面に連続的に形成された、例えば透明な導電膜であるＩＴＯ膜によって構成される画素電極９ａが形成されている。
上述の構造を有する、本実施形態に係る電気光学装置の製造方法について、図６から図８を参照して、以下に説明する。図６から図８は、製造プロセスの各工程におけるＴＦＴアレイ基板１０の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程断面図である。図６から図８においては、左方にＴＦＴアレイ基板１０の画素部における構成を示す断面図を示し、右方に走査線１１ａの短絡部分Ｃにおける構成を示す断面図を示す。なお、図６から図８においては、各層及び各構成要素を図面上で認識可能な程度の大きさとするため、該各層及び各構成要素ごとに縮尺を異ならしめてある。
以下では、図５（ａ）及び図５（ｂ）に示すＴＦＴアレイ基板１０の画素部及び走査線１１ａの短絡部分Ｃにおける共通配線１３についての製造工程について特に詳しく説明し、図１から図３に示す他の構成要素に係る製造工程の説明に関しては省略するものとする。
まず、図６（ａ）に示す工程では、画素部において、ＴＦＴアレイ基板１０の下地絶縁膜５２０上に、駆動素子であるＴＦＴ３０を形成する。より具体的には、ポリシリコン層を所定の形状にパターニングすることによりＴＦＴ３０の半導体膜１ａを形成した後、ゲート絶縁膜２を形成する。その後、ゲート絶縁膜２上に導電層であるゲート電極３ａを形成する。さらにその後、ＴＦＴ３０の半導体膜１ａに対し、低濃度及び高濃度の二段階で不純物イオンをドープすることにより、半導体膜１ａにおいて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。
またこの図６（ａ）に示す工程では、走査線１１ａの短絡部分Ｃにおいて、下地絶縁膜５２０上に、上述の半導体膜１ａを形成するのと同一のプロセスによって、ポリシリコン層からなるエッチング停止層５５０が形成される。エッチング停止層５５０は、ＴＦＴアレイ基板１０表面に直交する方向から見て後に形成する切断用孔５０７に対応する位置において形成され、かつ切断用孔５０７の底面の外形よりも大きな範囲において形成される。例えば、エッチング停止層５５０は、ＴＦＴアレイ基板１０表面に直交する方向から見て切断用孔５０７の底面の外形から約２５０ｎｍの距離を有する線で囲った領域内において形成される。また、エッチング停止層５５０を構成するポリシリコン層には不純物イオンのドープは行わず、このため、エッチング停止層５５０は絶縁性を有する。
さらに、エッチング停止層５５０の形成後、駆動素子であるＴＦＴ３０のゲート電極３ａとなる導電層を形成するのと同一のプロセスによって、下地絶縁膜５２０及びエッチング停止層５５０上に、ゲート電極３ａと同一層の導電層により構成される複数の走査線１１ａ及び共通配線１３を形成する。この際、複数の走査線１１ａを、共通配線１３により電気的に接続することにより互いに短絡して形成する。共通配線１３は、走査線１１ａの短絡部分Ｃにおいて、ＴＦＴアレイ基板１０表面に直交する方向から見て、後に形成する切断用孔５０７の略中心を通過する位置において形成され、かつ切断用孔５０７の底面の外形よりも細い線幅において形成される。
次に、図６（ｂ）に示す工程において、例えば常圧ＣＶＤ法により、ＢＰＳＧ膜からなる第１層間絶縁膜５２１を形成する。
次に、図６（ｃ）に示す工程において、第１層間絶縁膜５２１に、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び高濃度ソース領域１ｄの表面までそれぞれ第１層間絶縁膜５２１を貫通するコンタクトホール５０１及び５０２を形成する。
次に、図６（ｄ）に示す工程において、第１層間絶縁膜５２１上全面に、スパッタリング法等により、例えばアルミニウムを含む導電性材料からなる導電膜６０を形成する。このとき、導電膜６０は、コンタクトホール５０１及び５０２の底部から側壁及び第１層間絶縁膜５２１の表面に連続的に形成されている。
次に、図７（ｅ）に示す工程において、導電膜６０上にレジスト６５を形成する。この際、走査線１１ａの短絡部分Ｃ上には第１層間絶縁膜５２１が形成され、さらに第１層間絶縁膜５２１上に導電膜６０及びレジスト６５が形成された状態となっている。
次に、図７（ｆ）に示す工程において、フォトリソグラフィ法によりレジスト６５をパターニングする。この際、画素部においては、データ線６ａ及びドレイン電極５１０に対応するパターンで、レジスト６５をパターニングする。これにより、走査線１１ａの短絡部分Ｃにおいては、導電膜６０上のレジスト６５が除去された状態となる。
次に、図７（ｇ）に示す工程において、レジスト６５を介して、導電膜６０に対して、例えばＣｌ２ガスを用いたドライエッチングを施すことで、レジスト６５に対応するパターンとして、データ線６ａ及びドレイン電極５１０を形成する。この際、走査線１１ａの短絡部分Ｃにおいては、第１層間絶縁膜５２１上の導電膜６０が除去された状態となる。エッチングによりデータ線６ａ及びドレイン電極５１０を形成した後、レジスト６５を剥離する。
次に、図６（ｃ）に示す工程において、第１層間絶縁膜５２１に、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び高濃度ソース領域１ｄの表面までそれぞれ第１層間絶縁膜５２１を貫通するコンタクトホール５０１及び５０２を形成する。
次に、図６（ｄ）に示す工程において、第１層間絶縁膜５２１上全面に、スパッタリング法等により、例えばアルミニウムを含む導電性材料からなる導電膜６０を形成する。このとき、導電膜６０は、コンタクトホール５０１及び５０２の底部から側壁及び第１層間絶縁膜５２１の表面に連続的に形成されている。
次に、図７（ｅ）に示す工程において、導電膜６０上にレジスト６５を形成する。この際、走査線１１ａの短絡部分Ｃ上には第１層間絶縁膜５２１が形成され、さらに第１層間絶縁膜５２１上に導電膜６０及びレジスト６５が形成された状態となっている。
次に、図７（ｆ）に示す工程において、フォトリソグラフィ法によりレジスト６５をパターニングする。この際、画素部においては、データ線６ａ及びドレイン電極５１０に対応するパターンで、レジスト６５をパターニングする。これにより、走査線１１ａの短絡部分Ｃにおいては、導電膜６０上のレジスト６５が除去された状態となる。
次に、図７（ｇ）に示す工程において、レジスト６５を介して、導電膜６０に対して、例えばＣｌ２ガスを用いたドライエッチングを施すことで、レジスト６５に対応するパターンとして、データ線６ａ及びドレイン電極５１０を形成する。この際、走査線１１ａの短絡部分Ｃにおいては、第１層間絶縁膜５２１上の導電膜６０が除去された状態となる。エッチングによりデータ線６ａ及びドレイン電極５１０を形成した後、レジスト６５を剥離する。
次に、図７（ｈ）に示す工程において、第１層間絶縁膜５２１上であって、データ線６ａ及びドレイン電極５１０より上層側に、新たにレジスト６６を、切断用孔５０７を規定するパターンとして形成する。
次に、図８（ｉ）に示す工程において、このレジスト６６を介して、例えばドライエッチング法により、第１層間絶縁膜５２１に、第１層間絶縁膜５２１を貫通し、走査線１１ａの短絡部分Ｃにおける共通配線１３を切断するように、切断用孔５０７を形成する。より具体的には、共通配線１３の表面に達するまでの、第１層間絶縁膜５２１を除去するためのドライエッチングは、ＣＨＦ３及びＣＦ４の混合ガスをエッチャントとして用いて実施される。その後、共通配線１３を除去するためのドライエッチングは、ＨＢｒ等をエッチャントとして用いて実施される。
この際、走査線１１ａの短絡部分Ｃにおける共通配線１３の下層には、エッチング停止層５５０が形成されているため、図８（ｉ）に示す工程による、共通配線１３へのドライエッチングが、エッチング停止層５５０よりも下層の下地絶縁膜５２０へ到達することが無い。エッチングにより切断用孔５０７を形成した後に、レジスト６６を剥離する。
次に、図８（ｊ）に示す工程において、データ線６ａ及びドレイン電極５１０より上層側に第２層間絶縁膜５２２を、例えば常圧又は減圧ＣＶＤ法によりＢＰＳＧ膜として形成する。
次に、図８（ｋ）に示す工程において、第２層間絶縁膜５２２に、ドレイン電極５１０の表面まで貫通するコンタクトホール５０５を形成する。その後、コンタクトホール５０５の底部から側壁及び第２層間絶縁膜５２２の表面に連続的に、ＩＴＯ膜を形成し、このＩＴＯ膜をフォトリソグラフィ法及びエッチング法によりパターニングすることによって画素電極９ａを形成する。
以上の工程により、図５に示す構造を有する本実施形態に係る電気光学装置が製造される。
次に、図８（ｋ）に示す工程において、第２層間絶縁膜５２２に、ドレイン電極５１０の表面まで貫通するコンタクトホール５０５を形成する。その後、コンタクトホール５０５の底部から側壁及び第２層間絶縁膜５２２の表面に連続的に、ＩＴＯ膜を形成し、このＩＴＯ膜をフォトリソグラフィ法及びエッチング法によりパターニングすることによって画素電極９ａを形成する。
以上の工程により、図５に示す構造を有する本実施形態に係る電気光学装置が製造される。
本実施形態においては、複数の走査線１１ａを互いに短絡させて形成した後に、ＴＦＴ３０の半導体膜１ａに対する不純物イオンのドーピングや、データ線６ａを構成する導電膜６０を形成を実施する。よって、プラズマＣＶＤ法等による導電膜６０の成膜時や、不純物イオンのドーピング時に、ＴＦＴアレイ基板１０表面に蓄積される電荷を、複数の走査線１１ａを電気的に接続して互いに短絡させている共通配線１３を介してＴＦＴアレイ基板１０の表面外に拡散させることができる。したがって、画素電極９ａを駆動するための主要な構成要素であるデータ線６ａやＴＦＴ３０が、ＴＦＴアレイ基板１０表面における静電気等に起因して突発的に発生する過剰電流により破損することを防止することが可能となる。
また、本実施形態によれば、第１層間絶縁膜５２１におけるコンタクトホール５０１及び５０２の形成と、第１層間絶縁膜５２１における切断用孔５０７の形成とを別工程において実施している。よって、切断用孔５０７の内部に導電膜６０やレジスト６５が形成されることが無い。したがって、走査線１１ａの短絡部分Ｃにおける共通配線１３の切断時に、切断用孔５０７内に対して過剰なエッチングを施す必要が無い。さらには、本実施形態によれば、走査線１１ａの短絡部分Ｃにおける共通配線１３の下層において、エッチング停止層５５０が、切断用孔５０７の底面の外形よりも大きな範囲において形成されている。このため、共通配線１３を切断するために行われるエッチングによって共通配線１３は確実に切断され、かつこのエッチングはエッチング停止層５５０の層において確実に停止するのである。したがって、本実施形態によれば、走査線１１ａの短絡部分Ｃにおいて、共通配線１３を切断するためのエッチングによって下地絶縁膜５２０が薄くなる、もしくはエッチングが下側遮光膜５５１にまで到達してしまうことがない。このため、走査線１１ａの短絡部分Ｃの近傍の下側遮光膜５５１にクラックが発生し、当該箇所からの光漏れが発生することが無い。
よって、本実施形態に係る電気光学装置の製造方法によれば、製造過程におけるＴＦＴアレイ基板１０への電荷の蓄積によるＴＦＴ３０の破損や、走査線１１ａの短絡部分Ｃの切断工程により近傍の下側遮光膜５５１にクラックが発生し当該箇所からの光漏れによる表示不具合が発生することのない、高い表示品位を有する電気光学装置を安定して製造することができる。
また、エッチング停止層５５０は、ＴＦＴ３０の半導体膜１ａの形成プロセスと同時に形成される。このため、従来の電気光学装置の製造工程に対して工程を複雑化することなくエッチング停止層５５０を形成することができる。
なお、上述した本実施形態に係る電気光学装置の製造方法においては、走査線１１ａ及び共通配線１３をＴＦＴ３０のゲート電極３ａと同時に形成しているが、走査線１１ａ及び共通配線１３は、ＴＦＴ３０のゲート電極３ａを形成する工程とは別工程において形成されてもよい。例えば、図９に示すように、エッチング停止層５５０ａを、ＴＦＴ３０の半導体膜１ａ又はゲート電極３ａと同時に形成する。ゲート電極３ａの形成後、別工程において走査線１１ａ及び共通配線１３ａを形成する。走査線１１ａ及び共通配線１３ａの形成後の工程は上述した実施形態と同様である。
また、本発明は、本実施形態に係るアクティブマトリクス駆動方式の液晶装置の他に、電子ペーパなどの電気泳動装置、ＥＬ（Electro-Luminescence）表示装置、電子放出回路素子を備えた装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の電気光学装置の技術分野に属するものである。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法もまた本発明の技術的範囲に含まれるものである。
１ａ 半導体膜、 ３ａ ゲート電極、 ６ａ データ線、 ９ａ 画素電極、 １３ 共通配線、 ３０ ＴＦＴ、 ５０１ コンタクトホール、 ５０２ コンタクトホール、 ５０５ コンタクトホール、 ５０７ 切断用孔、 ５１０ ドレイン電極、 ５２０ 下地絶縁膜、 ５２１ 第１層間絶縁膜、 ５２２ 第２層間絶縁膜、 ５５０ エッチング停止層、 ５５１ 下側遮光膜
Claims (7)
- 基板上に、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線の交差に対応してそれぞれが画素毎に形成された複数の駆動素子と、該駆動素子毎に対応してそれぞれ設けられた複数の画素電極とを備える電気光学装置の製造方法であって、
エッチング停止層を形成する工程と、
前記エッチング停止層の上方に前記複数の走査線と、前記複数の走査線を相互に短絡する共通配線とを形成する工程と、
前記複数のデータ線と前記複数の画素電極を、前記複数の走査線と前記複数の駆動素子に対して層間絶縁する第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜に、前記複数のデータ線と前記複数の画素電極とを、それぞれ前記複数の駆動素子に電気的に接続するためのコンタクトホールを形成する工程と、
前記複数のデータ線を形成する工程と、
前記第１層間絶縁膜にエッチングにより切断用孔を形成することによって前記共通配線を切断する工程とを含むことを特徴とする電気光学装置の製造方法。 - 前記エッチング停止層を形成する工程は、前記複数の駆動素子を構成する半導体膜を形成する工程と同時に行われることを特徴とする請求項１に記載の電気光学装置の製造方法。
- 前記エッチング停止層を形成する工程は、平面視において前記エッチング停止層を前記切断用孔を包含するように前記切断用孔より広く形成することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
- 前記共通配線を形成する工程及び前記複数の走査線を形成する工程は、前記複数の駆動素子を構成するゲート電極を形成する工程と同時に行われることを特徴とする請求項１、２又は３に記載の電気光学装置の製造方法。
- 前記エッチング停止層を形成する工程は、前記複数の駆動素子を構成する半導体膜を形成する工程もしくは前記複数の駆動素子を構成するゲート電極を形成する工程と同時に行われることを特徴とする請求項１に記載の電気光学装置の製造方法。
- 前記エッチング停止層を形成する工程は、平面視において前記エッチング停止層を前記切断用孔を包含するように前記切断用孔より広く形成することを特徴とする請求項５に記載の電気光学装置の製造方法。
- 前記共通配線を形成する工程及び前記複数の走査線を形成する工程は、前記複数の駆動素子を構成するゲート電極を形成する工程の後に行われ、かつ前記共通配線を形成する工程及び前記複数の走査線を形成する工程とは同時に行われることを特徴とする請求項５又は６に記載の電気光学装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005227571A JP4497049B2 (ja) | 2005-08-05 | 2005-08-05 | 電気光学装置の製造方法 |
| US11/425,569 US7477334B2 (en) | 2005-08-05 | 2006-06-21 | Method of manufacturing electro-optical device |
| TW095127320A TWI315583B (en) | 2005-08-05 | 2006-07-26 | Method of manufacturing electro-optical device |
| CN200610110628.2A CN100477170C (zh) | 2005-08-05 | 2006-08-04 | 电光装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005227571A JP4497049B2 (ja) | 2005-08-05 | 2005-08-05 | 電気光学装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007041432A true JP2007041432A (ja) | 2007-02-15 |
| JP4497049B2 JP4497049B2 (ja) | 2010-07-07 |
Family
ID=37700259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005227571A Expired - Fee Related JP4497049B2 (ja) | 2005-08-05 | 2005-08-05 | 電気光学装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7477334B2 (ja) |
| JP (1) | JP4497049B2 (ja) |
| CN (1) | CN100477170C (ja) |
| TW (1) | TWI315583B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235212A (ja) * | 2012-05-11 | 2013-11-21 | Seiko Epson Corp | 電気光学装置の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125356B2 (ja) * | 2007-09-27 | 2013-01-23 | ソニー株式会社 | 電子デバイスおよび電子デバイスの製造方法ならびに電子機器 |
| US8555150B1 (en) * | 2008-05-29 | 2013-10-08 | Adobe Systems Incorporated | Constraint driven authoring environment |
| CN104900633B (zh) * | 2015-03-30 | 2018-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板制造方法、阵列基板和显示装置 |
| JP6508255B2 (ja) | 2017-05-17 | 2019-05-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05333377A (ja) * | 1992-06-04 | 1993-12-17 | Nec Corp | 液晶表示装置の製造方法 |
| JPH06337436A (ja) * | 1993-05-27 | 1994-12-06 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH1195257A (ja) * | 1997-09-25 | 1999-04-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法および液晶表示パネル |
| JP2001255558A (ja) * | 2000-03-13 | 2001-09-21 | Seiko Epson Corp | 半導体装置、電気光学装置用基板、液晶装置用基板とその製造方法、及び液晶装置、並びにこれを用いた投射型液晶表示装置および電子機器 |
| JP2001339065A (ja) * | 2000-05-26 | 2001-12-07 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100239779B1 (ko) * | 1996-12-04 | 2000-01-15 | 구본준 | 액정표시장치 |
| JP2002299632A (ja) * | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置及びアクティブマトリクス型表示装置 |
-
2005
- 2005-08-05 JP JP2005227571A patent/JP4497049B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-21 US US11/425,569 patent/US7477334B2/en active Active
- 2006-07-26 TW TW095127320A patent/TWI315583B/zh not_active IP Right Cessation
- 2006-08-04 CN CN200610110628.2A patent/CN100477170C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05333377A (ja) * | 1992-06-04 | 1993-12-17 | Nec Corp | 液晶表示装置の製造方法 |
| JPH06337436A (ja) * | 1993-05-27 | 1994-12-06 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH1195257A (ja) * | 1997-09-25 | 1999-04-09 | Seiko Epson Corp | アクティブマトリクス基板の製造方法および液晶表示パネル |
| JP2001255558A (ja) * | 2000-03-13 | 2001-09-21 | Seiko Epson Corp | 半導体装置、電気光学装置用基板、液晶装置用基板とその製造方法、及び液晶装置、並びにこれを用いた投射型液晶表示装置および電子機器 |
| JP2001339065A (ja) * | 2000-05-26 | 2001-12-07 | Seiko Epson Corp | 電気光学装置の製造方法及び電気光学装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013235212A (ja) * | 2012-05-11 | 2013-11-21 | Seiko Epson Corp | 電気光学装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200715564A (en) | 2007-04-16 |
| US20070028390A1 (en) | 2007-02-08 |
| TWI315583B (en) | 2009-10-01 |
| CN100477170C (zh) | 2009-04-08 |
| US7477334B2 (en) | 2009-01-13 |
| CN1909214A (zh) | 2007-02-07 |
| JP4497049B2 (ja) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100884118B1 (ko) | 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법 | |
| JP4277874B2 (ja) | 電気光学装置の製造方法 | |
| US7619256B2 (en) | Electro-optical device and electronic apparatus | |
| KR100298995B1 (ko) | 액정 표시 장치 및 그 검사 방법 | |
| US7688392B2 (en) | Pixel structure including a gate having an opening and an extension line between the data line and the source | |
| US8237881B2 (en) | Display panel, array substrate and manufacturing method thereof | |
| KR100697998B1 (ko) | 반도체 장치 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 그리고 전자기기 | |
| KR20010091977A (ko) | 반도체 장치, 전기 광학 장치용 기판, 액정 장치용 기판및 그 제조 방법, 액정 장치와 이것을 이용한 투사형 액정표시 장치 및 전자기기 | |
| JP2007148345A (ja) | 液晶表示装置及びその製造方法 | |
| JP2007293072A (ja) | 電気光学装置の製造方法、電気光学装置および電子機器 | |
| KR100698000B1 (ko) | 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| JP4497049B2 (ja) | 電気光学装置の製造方法 | |
| US8363186B2 (en) | Thin film transistor array panel and liquid crystal display including the same | |
| JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
| JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
| JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| KR100820620B1 (ko) | 전기 광학 장치의 제조 방법 | |
| US7342638B2 (en) | Electro-optical device, method of manufacturing the same, and method of manufacturing substrate device | |
| JP4910706B2 (ja) | 電気光学装置の製造方法 | |
| JP4265144B2 (ja) | 電気光学装置用基板およびその製造方法、電気光学装置、電子機器 | |
| JP2004302382A (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
| KR100812137B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100487434B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20070120231A (ko) | 액정 표시 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4497049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |