CN104900633B - 一种阵列基板制造方法、阵列基板和显示装置 - Google Patents

一种阵列基板制造方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104900633B
CN104900633B CN201510145728.8A CN201510145728A CN104900633B CN 104900633 B CN104900633 B CN 104900633B CN 201510145728 A CN201510145728 A CN 201510145728A CN 104900633 B CN104900633 B CN 104900633B
Authority
CN
China
Prior art keywords
line
electrostatic defending
grid
wire
electrostatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510145728.8A
Other languages
English (en)
Other versions
CN104900633A (zh
Inventor
王孝林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510145728.8A priority Critical patent/CN104900633B/zh
Publication of CN104900633A publication Critical patent/CN104900633A/zh
Priority to EP15851647.6A priority patent/EP3278360B1/en
Priority to PCT/CN2015/089876 priority patent/WO2016155258A1/en
Priority to US15/031,249 priority patent/US9806103B2/en
Application granted granted Critical
Publication of CN104900633B publication Critical patent/CN104900633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

本发明公开了一种阵列基板制造方法、阵列基板和显示装置，属于显示装置领域。所述方法包括：在基板上形成第一图形，所述第一图形包括多根信号线和多根连接在任意两根所述信号线之间的静电防护线；在形成所述第一图形的上方的第二图形的过程中，刻断每根静电防护线。通过静电防护线将两根信号线连接，当在阵列基板的制造过程中，产生ESD电流时，ESD电流不再只在一根信号线内扩散，ESD电流还在通过静电防护线连接的信号线扩散形成等电位，从而避免了高压ESD对阵列基板的损伤，实现了静电防护，提高了产品的良品率；在后续步骤中，刻断该静电防护线，保证阵列基板制成后正常工作。

Description

一种阵列基板制造方法、阵列基板和显示装置
技术领域
本发明涉及显示装置领域，特别涉及一种阵列基板制造方法、阵列基板和显示装置。
背景技术
近几年来，随着TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)技术的不断发展和完善，TFT-LCD显示面板的应用也越来越广泛，如电视、笔记本电脑、监视器、手机等。
在TFT-LCD显示面板的制作工艺中，静电防护是整个工艺的关键部分。为了避免静电对显示面板质量的影响，现有技术中通常利用二极管组成的ESD(Electro-Staticdischarge，静电释放)组件对静电进行防护。
由于二极管往往形成于Array(阵列)工艺的后期(例如ITO(Indium Tin Oxide，氧化铟锡)层蚀刻完成后)，因此在Array工艺前期，无法对静电进行防护。
发明内容
本发明实施例提供了一种阵列基板制造方法、阵列基板和显示装置，可以实现Array工艺前期的静电防护。所述技术方案如下：
第一方面，本发明实施例提供了一种阵列基板制造方法，所述方法包括：
在基板上形成第一图形，所述第一图形包括多根信号线和多根连接在两根所述信号线之间的静电防护线；
在形成所述第一图形的上方的第二图形的过程中，刻断每根所述静电防护线的中部；
所述信号线包括栅线或数据线，每根所述静电防护线的两端与所述多根信号线中的任意两根信号线电连接；
任意相邻的两根所述栅线或者数据线之间连接有一根所述静电防护线，且连接在同一根栅线或数据线上的两根所述静电防护线分别连接在所述同一根栅线或数据线的两端。
可选地，所述静电防护线的两端与处于同一层的信号线电连接；或者，所述静电防护线的两端与处于不同层的信号线电连接，所述静电防护线的位于不同层的各个部分通过过孔连接。
在本发明实施例的另一种实现方式中，所述静电防护线与栅线同层，所述静电防护线的两端与栅线、栅极引线、公共电极线、公共电极引线中的任意一种或两种线电连接。
优选地，所述静电防护线电连接在任意相邻的两根所述信号线之间。
优选地，所述第一图形为栅金属层的图形，所述第二图形为源漏金属层的图形。
进一步地，所述刻断每根所述静电防护线的中部，包括：
在形成有所述第一图形的所述基板上形成栅极绝缘层；
在所述栅极绝缘层上形成能露出每根所述静电防护线的至少部分的过孔；
形成源漏金属层的图形，并在形成所述源漏金属层的图形的同时将所述过孔内的所述静电防护线刻断。
在本发明实施例的另一种实现方式中，所述栅线位于显示区域，所述公共电极线位于外围区域，且所述公共电极线的延伸方向垂直于所述栅线的延伸方向，当所述静电防护线连接在所述栅线和所述公共电极线之间时，连接在相邻两根所述栅线上的两根所述静电防护线设置在所述外围区域的同一侧。
在本发明实施例的另一种实现方式中，所述方法还包括：
在所述栅线和所述公共电极线之间形成两个薄膜晶体管，每个所述薄膜晶体管的源极和栅极连接，且所述两个薄膜晶体管中一个所述薄膜晶体管的源极与另一个所述薄膜晶体管的漏极连接，所述两个薄膜晶体管的栅极分别为连接在相邻两根所述栅线上的两根所述静电防护线，其中一个所述薄膜晶体管的栅极为一根所述静电防护线连接在所述栅线上的部分，另外一个所述薄膜晶体管的栅极为另一根所述静电防护线连接在所述公共电极线上的部分。
在本发明实施例的另一种实现方式中，所述静电防护线包括两个连接部和设于所述两个连接部之间的放电部，所述放电部的宽度小于所述连接部的宽度，所述放电部的宽度小于1.5微米。
优选地，所述放电部的宽度为1微米。
在本发明实施例的另一种实现方式中，所述静电防护线的断开处的两个断开端之间的距离为1-8微米。
优选地，所述距离为3-5微米。
在本发明实施例的另一种实现方式中，所述静电防护线在断开处形成相对的两个端子，其中任一端子都具有至少一个朝向另一端子的尖端。
第二方面，本发明实施例还提供了一种阵列基板，所述阵列基板包括基板及设于所述基板上的第一图形，所述第一图形包括多根信号线和多根连接在任意两根所述信号线之间的静电防护线，每根所述静电防护线在形成所述第一图形的上方的第二图形的过程中断开；
所述信号线包括栅线或数据线，每根所述静电防护线的两端与所述多根信号线中的任意两根信号线电连接；
任意相邻的两根所述栅线或者数据线之间连接有一根所述静电防护线，且连接在同一根栅线或数据线上的两根所述静电防护线分别连接在所述同一根栅线或数据线的两端。
可选地，所述静电防护线的两端与处于同一层的信号线电连接；或者，所述静电防护线的两端与处于不同层的信号线电连接，所述静电防护线的位于不同层的各个部分通过过孔连接。
优选地，所述静电防护线电连接在任意相邻的两根所述信号线之间。
优选地，所述第一图形为栅金属层的图形，所述第二图形为源漏金属层的图形。
在本发明实施例的另一种实现方式中，所述信号线还包括公共电极线，所述栅线位于显示区域，所述公共电极线位于外围区域，且所述公共电极线的延伸方向垂直于所述栅线的延伸方向，当所述静电防护线连接在所述栅线和所述公共电极线之间时，连接在相邻两根所述栅线上的两根所述静电防护线设置在所述外围区域的同一侧。
在本发明实施例的另一种实现方式中，所述阵列基板还包括：
连接在所述栅线和所述公共电极线之间的两个薄膜晶体管，每个所述薄膜晶体管的源极和栅极连接且与另一个所述薄膜晶体管的漏极连接，所述两个薄膜晶体管的栅极分别为连接在相邻两根所述栅线上的两根所述静电防护线，其中一个所述薄膜晶体管的栅极为一根所述静电防护线连接在所述栅线上的部分，另外一个所述薄膜晶体管的栅极为另一根所述静电防护线连接在所述公共电极线上的部分。
第三方面，本发明实施例还提供了一种显示装置，所述显示装置包括前述阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
通过静电防护线将任意两根信号线连接，当在阵列基板的制造过程中，产生ESD电流时，ESD电流不再只在一根信号线内扩散，ESD电流还在通过静电防护线连接的信号线扩散形成等电位，从而避免了高压ESD对阵列基板的损伤，实现了静电防护，提高了产品的良品率；在后续步骤中，刻断该静电防护线，保证阵列基板制成后正常工作。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板制造方法流程图；
图2a是本发明实施例提供的一种阵列基板的结构示意图；
图2b是本发明实施例提供的另一种阵列基板的结构示意图；
图3是本发明实施例提供的另一种阵列基板制造方法流程图；
图4是本发明实施例提供的阵列基板制造方法中步骤201中阵列基板的结构示意图；
图5是本发明实施例提供的阵列基板制造方法中步骤202中阵列基板的结构示意图；
图6是本发明实施例提供的阵列基板制造方法中步骤203中阵列基板的结构示意图；
图7是本发明实施例提供的阵列基板制造方法中步骤204中阵列基板的结构示意图；
图8a是本发明实施例提供的另一种阵列基板的结构示意图；
图8b是本发明实施例提供的另一种阵列基板的结构示意图；
图9是本发明实施例提供的一种阵列基板的结构示意图；
图10是本发明实施例提供的另一种阵列基板的结构示意图；
图11是本发明实施例提供的一种静电防护线的结构示意图；
图12是本发明实施例提供的另一种静电防护线的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1提供了一种阵列基板制造方法流程图，参见图1，该阵列基板制造方法包括：
步骤101：在基板上形成第一图形，第一图形包括多根信号线和多根连接在任意两根信号线之间的静电防护线。
步骤102：在形成第一图形的上方的第二图形的过程中，刻断每根静电防护线。
在本发明实施例中，通过静电防护线将任意两根信号线连接，当在阵列基板的制造过程中，产生ESD电流时，ESD电流不再只在一根信号线内扩散，ESD电流还在通过静电防护线连接的信号线扩散形成等电位，从而避免了高压ESD对阵列基板的损伤，实现了静电防护，提高了产品的良品率；在形成第一图形的上方的第二图形的后续步骤中，刻断该静电防护线，保证阵列基板制成后正常工作。
需要说明的是，本发明实施例中的上方并不限制于与第一图形相接触的层，也可以是间隔一层或多层的上方。
具体的，该信号线可以包括栅线、栅极引线、公共电极线、公共电极引线、数据线、数据线引线中的一种或多种，每根静电防护线的两端与多根信号线中的任意两根信号线电连接。
在本发明实施例的一种实施方式中，第一图形中的信号线位于同一层，例如第一图形中的信号线均位于栅金属层或者第一图形中的信号线均位于源漏金属层，此时，静电防护线的两端与处于同一层的信号线电连接；而在本发明实施例的另一种实施方式中，第一图形中的信号线位于不同层，例如，第一图形中的信号线包括位于栅金属层的栅线和位于源漏金属层的数据线，又例如，第一图形中的信号线包括位于栅金属层的公共电极线和位于源漏金属层的数据线，则此时静电防护线可以包括至少两个位于不同层的部分，静电防护线的两端与处于不同层的信号线电连接，而静电防护线的位于不同层的各个部分通过过孔连接。
由于静电防护线的两端与处于同一层的信号线电连接时，可以将静电防护线以及同一层的信号线通过一次构图工艺形成，不会增加产品的制备工艺步骤，故下面均以静电防护线的两端与处于同一层的信号线电连接为例对本发明实施进行详细说明。
在具体实施时，静电防护线可以与栅线同层(此时第一图形为栅金属层的图形)，也可以与数据线同层(此时第一图形为源漏金属层的图形)。
容易知道，栅金属层的图形通常包括栅极图形、栅线的图形。当公共电极线与栅线同层时，栅金属层的图形包括栅极图形、栅线的图形、公共电极线的图形，当栅极引线(用于将栅线与栅驱动连接)、公共电极引线(用于将公共电极线引出以接入电信号)也与栅线同层时，则栅金属层还包括栅极引线、公共电极引线的图形。而源漏金属层的图形可以包括数据线的图形、源极和漏极的图形，当公共电极线与数据线同层时，源漏金属层的图形还可以包括公共电极线的图形。
当所述静电防护线与栅线同层时，静电防护线的两端可以与栅线、栅极引线、公共电极线、公共电极引线中的任意一种或两种线电连接。
图1提供的阵列基板制造方法形成的阵列基板的结构可以包括下述两种情况：
第一种情况：静电防护线与栅线同层，如图2a和图2b所示。图2a和图2b分别提供了一种阵列基板的结构示意图，在该阵列基板中，信号线10包括多根栅线11和多根公共电极线12。此时，每根静电防护线20的两端分别连接在两根栅线11上，如图2a所示；或者每根静电防护线20的两端分别连接在一根栅线11和一根公共电极线12之间，如图2b所示。
需要说明的是，在图2a所示结构中，公共电极线与栅线同层设置，当然公共电极线也可以不与栅线同层设置。并且，如前所述，若栅极引线、公共电极引线也与栅线同层，静电防护线的两端还可以连接在栅线和公共电极引线之间，或者静电防护线的两端还可以连接在栅极引线和公共电极线之间等等。此外，在本发明实施例中，静电防护线20的形状包括不限于图2a和2b中所示的直线，还可以是曲线或折线等其他形状，本发明实施例对此不做限制。
在本发明实施例中，多根静电防护线20可以如图2a和2b中连接在任意相邻的两根栅线11上，但本发明实施例对此并不做限制，多根静电防护线20也可以是连接在间隔设置的两根栅线上。
基于上述第一种情况，图3提供了另一种阵列基板制造方法流程图，参见图3，在该阵列基板制造方法中，第一图形可以为栅金属层的图形，第二图形可以为源漏金属层的图形，静电防护线在SD(Source Drain，源漏)工艺时刻断，该方法具体包括：
步骤201：在基板21上形成包括多根栅线、多根公共电极线及多根静电防护线22的第一图形，如图4所示。每根静电防护线可以与栅线、栅极引线、公共电极线、公共电极引线中的任意一种或两种线电连接。
步骤202：在形成有第一图形的基板21上形成栅极绝缘层23，如图5所示。
步骤203：在栅极绝缘层23上形成能露出每根静电防护线的至少部分的过孔25，如图6所示。
在具体实施时，可以在栅极绝缘层23上形成刻蚀阻挡层24，通过曝光显影步骤在刻蚀阻挡层24中形成过孔图案，然后通过光刻在栅极绝缘层23中形成过孔25。
步骤204：形成源漏金属层的图形，并在形成源漏金属层的图形的同时将过孔25内的静电防护线刻断，如图7所示。
在图3所示的阵列基板制造方法中，在形成源漏金属层的图形时将静电防护线刻断，节省了阵列基板制造的工艺步骤。
在本发明实施例中，静电防护线还可以在Array工艺的其他时间刻断，本发明实施例对此不做限制。
基于上述第一种情况中的图2b所示的结构，栅线11位于显示区域A，公共电极线12位于外围区域B，且公共电极线12的延伸方向垂直于栅线11的延伸方向，当静电防护线20连接在栅线11和公共电极线12之间时，连接在相邻两根栅线11上的两根静电防护线20设置在所述外围区域B的同一侧。本发明实施例还提供了另一种阵列基板制造方法，该方法与图1或图3提供的阵列基板制造方法的区别仅在于，除了形成并刻断静电防护线外，还将ESD二极管制备工艺与前述静电防护线的制备相结合。具体地，在栅线11和公共电极线12之间形成两个薄膜晶体管(可参见图10)，每个薄膜晶体管的源极和栅极连接，且两个薄膜晶体管中一个薄膜晶体管的源极与另一个薄膜晶体管的漏极连接，两个薄膜晶体管的栅极分别为连接在相邻两根栅线11上的两根静电防护线20，其中一个薄膜晶体管的栅极为一根静电防护线20连接在栅线11上的部分，另外一个薄膜晶体管的栅极为另一根静电防护线20连接在公共电极线12上的部分。
在上述实施例中，薄膜晶体管的两栅极为连接在相邻两根栅线11上的两根静电防护线20，当然这里也仅为举例，容易知道薄膜晶体管的两栅极也可以为连接在不相邻两根栅线11上的两根静电防护线20。
本发明实施例通过在阵列基板上形成两个薄膜晶体管，当栅线上的正电荷积累或负电荷积累时，可以通过薄膜晶体管向公共电极线进行泄放；且由于两个薄膜晶体管均采用静电防护线作为栅极，从而减少了ESD二极管的制备工序。
图1提供的阵列基板制造方法形成的阵列基板的结构的第二种情况如图8a和图8b所示，在第二种情况中，静电防护线与数据线同层，即第一图形为源漏金属层的图形，此时，第二图形可以为像素电极层的图形。图8a和图8b分别提供了一种阵列基板的结构示意图，在该阵列基板中，信号线包括多根数据线13和多根公共电极线12。此时，每根静电防护线20的两端分别连接在两根数据线13上，如图8a所示；或者每根静电防护线20的两端分别连接在一根数据线13和一根公共电极线12之间，如图8b所示。
需要说明的是，在图8a所示结构中，公共电极线与数据线同层设置，当然公共电极线也可以不与数据线同层设置。并且，如前所述，静电防护线的两端还可以连接在数据线和公共电极引线之间等等。此外，在本发明实施例中，静电防护线20的形状包括不限于图8a和8b中所示的直线，还可以是曲线或折线等其他形状，本发明实施例对此不做限制。
在本发明实施例中，多根静电防护线20可以如图8a和8b中连接在任意相邻的两根数据线12上，但本发明实施例对此并不做限制，多根静电防护线20也可以是连接在间隔设置的两根数据线上。
而对于第二种情况而言，由于静电防护线与数据线同层，故优选在后续工艺中刻断静电防护线。例如在多维电场模式下，在SD工艺之后还需要形成钝化层和像素电极，故可以在钝化层形成过孔，在像素电极形成时刻断该静电防护线。这里对于刻断静电防护线的时间的说明，仅作为举例，不作为本发明实施例的限制。
本发明实施例还提供了另一种阵列基板制造方法，该方法与前述任一种阵列基板制造方法的区别仅在于，所形成的静电防护线具体结构如下：静电防护线包括两个连接部和设于两个连接部之间的放电部，放电部的宽度小于连接部的宽度，放电部的宽度小于1.5微米。容易知道，上述静电防护线的结构仅作为举例，并不能作为对本发明实施例的限制，静电防护线还可以采用宽度不变且整个静电防护线的宽度小于1.5微米的直线结构。
将静电防护线整个或部分的宽度设置为小于1.5微米，使得在静电防护线刻断前，当静电累积到一定量时，即可熔断静电防护线，从而实现放电。而设置较宽的连接部和较窄的放电部，可以限定静电防护线在放电部处熔断。对于未熔断的静电防护线，在静电防护线刻断后，在断开处可形成尖端放电，具体地：静电防护线断开后，放电部中间断开处的两端相对于其他部位为尖端部位，在显示面板的制造过程中产生静电时，由于静电所产生的电荷聚集在静电防护线的断开处，形成尖端放电。
优选地，放电部的宽度为1微米。
进一步地，为了保证尖端放电的实现，在本发明实施例中静电防护线的断开处的两个断开端之间的距离可以为1-8微米。优选地，静电防护线的断开处的两个断开端之间的距离为3-5微米，从而可以保证静电放电的发生。
本发明实施例还提供了另一种阵列基板制造方法，该方法与前述任一种阵列基板制造方法的区别仅在于，在刻断静电防护线时，静电防护线在断开处形成相对的两个端子，其中任一端子都均具有至少一个朝向另一端子的尖端。
在具体实施时，两个端子的形状可以为三角形。两三角形的形状既可以相同，也可以不同，只要保证尖端相对即可。
在中部刻断后，静电防护线的中部断开形成相对的两个端子，其中任一端子都均具有至少一个朝向另一端子的尖端，从而可以保证在显示面板的制造过程中产生静电时，由于静电所产生的电荷聚集在静电防护线的断开处，形成尖端放电。
容易知道，静电防护线的两个端子的形状还可以为其他能够实现尖端放电的形状，本发明实施例对此并不做限制。
在前述任一种阵列基板制造方法中，连接在同一根栅线(或数据线)上的两根静电防护线分别连接在栅线的两端，如图2a、2b、8a或8b所示。由于连接在同一根栅线上的两根静电防护线分别连接在栅线的两端，使得两根静电防护线之间的电流会经过整根栅线，电流损耗最大，静电累积慢。上述静电防护线的设置方式仅作为举例，而不作为本发明实施例的限制，例如，可以仅在每根栅线(或数据线)上连接一根静电防护线，且将所有静电防护线设置在栅线(或数据线)的同一端。又例如，在每根栅线(或数据线)上连接两根静电防护线，部分栅线上的两根静电防护线设置在栅线的同一端，部分栅线上的两根静电防护线设置在栅线的两端。
图9提供了一种阵列基板的结构示意图，参见图9，该阵列基板包括：
阵列基板90包括基板91及设于基板91上的第一图形92，第一图形92包括多根信号线10和多根连接在任意两根信号线10之间的静电防护线20，每根静电防护线20在形成第一图形92的上方的第二图形的过程中断开。
在本发明实施例中，阵列基本制作工艺中产生的静电通过静电防护线20进行释放。具体地，静电防护线20将任意两根信号线10连接，当在阵列基板的制造过程中，产生ESD电流时，ESD电流不再只在一根信号线10内扩散，ESD电流还在通过静电防护线20连接的信号线10扩散形成等电位，从而避免了高压ESD对阵列基板的损伤，实现了静电防护，提高了产品的良品率；在形成第一图形92的上方的第二图形的后续步骤中，刻断该静电防护线20，保证阵列基板制成后正常工作。
需要说明的是，本发明实施例中的上方并不限制于与第一图形92相接触的层，也可以是间隔一层或多层的上方。
具体的，该信号线10可以包括栅线、栅极引线、公共电极线、公共电极引线、数据线、数据线引线中的一种或多种，每根静电防护线20的两端与多根信号线10中的任意两根信号线10电连接。
在本发明实施例的一种实施方式中，第一图形92中的信号线10位于同一层，例如第一图形92中的信号线10均位于栅金属层或者第一图形92中的信号线10均位于源漏金属层，此时，静电防护线20的两端与处于同一层的信号线10电连接；而在本发明实施例的另一种实施方式中，第一图形92中的信号线10位于不同层，例如，第一图形92中的信号线10包括位于栅金属层的栅线和位于源漏金属层的数据线，又例如，第一图形92中的信号线10包括位于栅金属层的公共电极线和位于源漏金属层的数据线，则此时静电防护线20可以包括至少两个位于不同层的部分，静电防护线20的两端与处于不同层的信号线10电连接，而静电防护线20的位于不同层的各个部分通过过孔连接。
由于静电防护线20的两端与处于同一层的信号线10电连接时，可以将静电防护线20以及同一层的信号线10通过一次构图工艺形成，不会增加产品的制备工艺步骤，故下面均以静电防护线20的两端与处于同一层的信号线10电连接为例对本发明实施进行详细说明。
在具体实施时，静电防护线20可以与栅线同层(此时第一图形92为栅金属层的图形)，也可以与数据线同层(此时第一图形92为源漏金属层的图形)。
容易知道，栅金属层的图形通常包括栅极图形、栅线的图形。当公共电极线与栅线同层时，栅金属层的图形包括栅极图形、栅线的图形、公共电极线的图形，当栅极引线(用于将栅线与栅驱动连接)、公共电极引线(用于将公共电极线引出以接入电信号)也与栅线同层时，则栅金属层还包括栅极引线、公共电极引线的图形。而源漏金属层的图形可以包括数据线的图形、源极和漏极的图形，当公共电极线与数据线同层时，源漏金属层的图形还可以包括公共电极线的图形。
当所述静电防护线20与栅线同层时，静电防护线20的两端可以与栅线、栅极引线、公共电极线、公共电极引线中的任意一种或两种线电连接。
图9提供的阵列基板的结构可以包括下述两种情况：
第一种情况如图2a或图2b所对应的实施例，第二种情况如图8a或图8b所对应的实施例，这里不再赘述。
基于上述第一种情况中的图2b，栅线11位于显示区域A，公共电极线12位于外围区域B，且公共电极线12的延伸方向垂直于栅线11的延伸方向，当静电防护线20连接在栅线11和公共电极线12之间时，连接在相邻两根栅线11上的两根静电防护线20设置在所述外围区域B的同一侧。图10提供了另一种阵列基板的等效电路图，参见图10，该阵列基板的结构与2b对应的阵列基板的区别仅在于，除了设有静电防护线外，还将ESD二极管与前述静电防护线相结合。如图10所示，该阵列基板还包括：
连接在栅线11和公共电极线12之间的两个薄膜晶体管93，每个薄膜晶体管93的源极和栅极连接且与另一个薄膜晶体管93的漏极连接，两个薄膜晶体管93的栅极分别为连接在相邻两根栅线11上两静电防护线20，其中一个薄膜晶体管93的栅极为一根静电防护线20连接在栅线11上的部分，另外一个薄膜晶体管93的栅极为另一根静电防护线20连接在公共电极线12上的部分。
在上述实施例中，薄膜晶体管的两栅极为连接在相邻两根栅线11上的两根静电防护线20，当然这里也仅为举例，容易知道薄膜晶体管的两栅极也可以为连接在不相邻两根栅线11上的两根静电防护线20。
本发明实施例中，阵列基板包括两个薄膜晶体管，当栅线上的正电荷积累或负电荷积累时，可以通过薄膜晶体管向公共电极线进行泄放；且由于两个薄膜晶体管均采用静电防护线作为栅极，从而减少了ESD二极管的制备工序。
本发明实施例还提供了另一种阵列基板，该阵列基板的结构与前述任一种阵列基板的区别仅在于，限定了静电防护线的结构。图11提供了一种静电防护线的结构示意图，如图11所示，静电防护线20具体结构如下：静电防护线包括两个连接部11a和设于两个连接部之间的放电部11b，放电部11b的宽度小于连接部11a的宽度，放电部11b的宽度小于1.5微米。容易知道，上述静电防护线的结构仅作为举例，并不能对本发明实施例造成限制。
静电防护线的中部(即放电部)断开，而放电部的宽度小于连接部的宽度，因此放电部中间断开处的两端相对于其他部位为尖端部位，从而可以保证在显示面板的制造过程中产生静电时，由于静电所产生的电荷聚集在静电防护线的断开处，形成尖端放电。
优选地，放电部的宽度为1微米。
进一步地，为了保证尖端放电的实现，在本发明实施例中静电防护线中部断开处的距离可以为1-8微米。优选地，静电防护线中部断开处的距离为3-5微米。
本发明实施例还提供了另一种阵列基板，该阵列基板的结构与前述任一种阵列基板的区别仅在于，限定了静电防护线断开出的形状。图12提供了另一种静电防护线的结构示意图，如图12所示，静电防护线20在断开处形成相对的两个端子11B，其中任一端子都均具有至少一个朝向另一端子的尖端。
在本发明实施例中，两个端子11B的形状均为三角形。在具体实施时，且两三角形的形状既可以相同，也可以不同。
静电防护线的中部断开形成相对的两个端子，其中任一端子都均具有至少一个朝向另一端子的尖端，从而可以保证在显示面板的制造过程中产生静电时，由于静电所产生的电荷聚集在静电防护线的断开处，形成尖端放电。
容易知道，静电防护线的两个端子的形状还可以为其他能够或者不能实现尖端放电的形状，本发明实施例对此并不做限制。
在前述任一种阵列基板制造中，连接在同一根栅线上的两根静电防护线分别连接在栅线的两端。由于连接在同一根栅线上的两根静电防护线分别连接在栅线的两端，使得两根静电防护线之间的电流会经过整根栅线，电流损耗最大，静电累积慢。
本发明实施例还提供了一种显示装置，其包括上述任意一种阵列基板，该阵列基板中的静电防护线将任意两根信号线连接，当在阵列基板的制造过程中，产生ESD电流时，ESD电流不再只在一根栅线内扩散，ESD电流还在通过静电防护线连接的栅线或公共电极线内扩散形成等电位，从而避免了高压ESD对阵列基板的损伤，实现了静电防护，提高了产品的良品率；在后续步骤中，刻断该静电防护线，保证阵列基板制成后正常工作。
当然该显示装置也包括常规显示装置的外框等结构。
该显示装置可以为：液晶面板、电子纸、有机电致发光器件(英文Organic Light-Emitting Diode，简称OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种阵列基板制造方法，其特征在于，所述方法包括：
在基板上形成第一图形，所述第一图形包括多根信号线和多根连接在任意两根所述信号线之间的静电防护线；
在形成所述第一图形的上方的第二图形的过程中，刻断每根所述静电防护线；
所述信号线包括栅线或数据线，每根所述静电防护线的两端与所述多根信号线中的任意两根信号线电连接；
任意相邻的两根所述栅线或者数据线之间连接有一根所述静电防护线，且连接在同一根栅线或数据线上的两根所述静电防护线分别连接在所述同一根栅线或数据线的两端。
2.根据权利要求1所述的方法，其特征在于，所述静电防护线的两端与处于同一层的信号线电连接；或者，所述静电防护线的两端与处于不同层的信号线电连接，所述静电防护线的位于不同层的各个部分通过过孔连接。
3.根据权利要求1所述的方法，其特征在于，所述静电防护线与栅线同层，所述静电防护线的两端与栅线、栅极引线、公共电极线、公共电极引线中的任意一种或两种线电连接。
4.根据权利要求3所述的方法，其特征在于，所述静电防护线电连接在任意相邻的两根所述信号线之间。
5.根据权利要求3所述的方法，其特征在于，所述第一图形为栅金属层的图形，所述第二图形为源漏金属层的图形。
6.根据权利要求5所述的方法，其特征在于，所述刻断每根所述静电防护线，包括：
在形成有所述第一图形的所述基板上形成栅极绝缘层；
在所述栅极绝缘层上形成能露出每根所述静电防护线的至少部分的过孔；
形成源漏金属层的图形，并在形成所述源漏金属层的图形的同时将所述过孔内的所述静电防护线刻断。
7.根据权利要求3所述的方法，其特征在于，所述栅线位于显示区域，所述公共电极线位于外围区域，且所述公共电极线的延伸方向垂直于所述栅线的延伸方向，当所述静电防护线连接在所述栅线和所述公共电极线之间时，连接在相邻两根所述栅线上的两根所述静电防护线设置在所述外围区域的同一侧。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在所述栅线和所述公共电极线之间形成两个薄膜晶体管，每个所述薄膜晶体管的源极和栅极连接，且所述两个薄膜晶体管中一个所述薄膜晶体管的源极与另一个所述薄膜晶体管的漏极连接，所述两个薄膜晶体管的栅极分别为连接在相邻两根所述栅线上的两根所述静电防护线，其中一个所述薄膜晶体管的栅极为一根所述静电防护线连接在所述栅线上的部分，另外一个所述薄膜晶体管的栅极为另一根所述静电防护线连接在所述公共电极线上的部分。
9.根据权利要求1-8任一项所述的方法，其特征在于，所述静电防护线包括两个连接部和设于所述两个连接部之间的放电部，所述放电部的宽度小于所述连接部的宽度，所述放电部的宽度小于1.5微米。
10.根据权利要求9所述的方法，其特征在于，所述放电部的宽度为1微米。
11.根据权利要求1-8任一项所述的方法，其特征在于，所述静电防护线的断开处的两个断开端之间的距离为1-8微米。
12.根据权利要求11所述的方法，其特征在于，所述距离为3-5微米。
13.根据权利要求1-8任一项所述的方法，其特征在于，所述静电防护线在断开处形成相对的两个端子，其中任一端子都具有至少一个朝向另一端子的尖端。
14.一种阵列基板，其特征在于，所述阵列基板包括基板及设于所述基板上的第一图形，所述第一图形包括多根信号线和多根连接在任意两根所述信号线之间的静电防护线，每根所述静电防护线在形成所述第一图形的上方的第二图形的过程中断开；
所述信号线包括栅线或数据线，每根所述静电防护线的两端与所述多根信号线中的任意两根信号线电连接；
任意相邻的两根所述栅线或者数据线之间连接有一根所述静电防护线，且连接在同一根栅线或数据线上的两根所述静电防护线分别连接在所述同一根栅线或数据线的两端。
15.根据权利要求14所述的阵列基板，其特征在于，所述静电防护线的两端与处于同一层的信号线电连接；或者，所述静电防护线的两端与处于不同层的信号线电连接，所述静电防护线的位于不同层的各个部分通过过孔连接。
16.根据权利要求14所述的阵列基板，其特征在于，所述静电防护线电连接在任意相邻的两根所述信号线之间。
17.根据权利要求14所述的阵列基板，其特征在于，所述第一图形为栅金属层的图形，所述第二图形为源漏金属层的图形。
18.根据权利要求14所述的阵列基板，其特征在于，所述信号线还包括公共电极线，所述栅线位于显示区域，所述公共电极线位于外围区域，且所述公共电极线的延伸方向垂直于所述栅线的延伸方向，当所述静电防护线连接在所述栅线和所述公共电极线之间时，连接在相邻两根所述栅线上的两根所述静电防护线设置在所述外围区域的同一侧。
19.根据权利要求18所述的阵列基板，其特征在于，所述阵列基板还包括：
连接在所述栅线和所述公共电极线之间的两个薄膜晶体管，每个所述薄膜晶体管的源极和栅极连接且与另一个所述薄膜晶体管的漏极连接，所述两个薄膜晶体管的栅极分别为连接在相邻两根所述栅线上的两根所述静电防护线，其中一个所述薄膜晶体管的栅极为一根所述静电防护线连接在所述栅线上的部分，另外一个所述薄膜晶体管的栅极为另一根所述静电防护线连接在所述公共电极线上的部分。
20.一种显示装置，其特征在于，所述显示装置包括如权利要求14-19任一项所述的阵列基板。
CN201510145728.8A 2015-03-30 2015-03-30 一种阵列基板制造方法、阵列基板和显示装置 Active CN104900633B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510145728.8A CN104900633B (zh) 2015-03-30 2015-03-30 一种阵列基板制造方法、阵列基板和显示装置
EP15851647.6A EP3278360B1 (en) 2015-03-30 2015-09-17 Array substrates, methods for fabricating the same, and display device containing the same
PCT/CN2015/089876 WO2016155258A1 (en) 2015-03-30 2015-09-17 Array substrates, methods for fabricating the same, and display device containing the same
US15/031,249 US9806103B2 (en) 2015-03-30 2015-09-17 Array substrates, methods for fabricating the same, and display device containing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510145728.8A CN104900633B (zh) 2015-03-30 2015-03-30 一种阵列基板制造方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN104900633A CN104900633A (zh) 2015-09-09
CN104900633B true CN104900633B (zh) 2018-04-03

Family

ID=54033202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510145728.8A Active CN104900633B (zh) 2015-03-30 2015-03-30 一种阵列基板制造方法、阵列基板和显示装置

Country Status (4)

Country Link
US (1) US9806103B2 (zh)
EP (1) EP3278360B1 (zh)
CN (1) CN104900633B (zh)
WO (1) WO2016155258A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900633B (zh) 2015-03-30 2018-04-03 京东方科技集团股份有限公司 一种阵列基板制造方法、阵列基板和显示装置
CN106338870A (zh) * 2016-11-10 2017-01-18 深圳市华星光电技术有限公司 一种静电防护电路及液晶显示器
CN106449664B (zh) * 2016-11-30 2019-07-26 厦门天马微电子有限公司 一种显示面板以及电子设备
CN106842747B (zh) * 2017-03-02 2020-04-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN107589606A (zh) * 2017-09-05 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107644879B (zh) 2017-09-19 2019-11-05 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板、显示装置
US10928951B2 (en) * 2018-05-31 2021-02-23 Japan Aviation Electronics Industry, Limited Touch panel having high resistance to static electricity
CN110827689B (zh) * 2019-11-22 2023-11-03 昆山国显光电有限公司 一种显示面板及显示装置
CN110928135B (zh) * 2019-12-20 2023-09-08 武汉新芯集成电路制造有限公司 一种预防静电损伤的光罩及预防光罩静电损伤的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633316B1 (ko) 2000-01-26 2006-10-11 엘지.필립스 엘시디 주식회사 정전기방지를 위한 박막트랜지스터 어레이기판 제조방법
KR100665940B1 (ko) 2000-12-29 2007-01-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
KR100635061B1 (ko) * 2004-03-09 2006-10-17 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조 방법
KR20060018730A (ko) 2004-08-25 2006-03-02 삼성전자주식회사 어레이 기판의 제조 방법 및 그의 어레이 기판
JP4497049B2 (ja) * 2005-08-05 2010-07-07 セイコーエプソン株式会社 電気光学装置の製造方法
CN100592151C (zh) * 2007-02-02 2010-02-24 群康科技(深圳)有限公司 液晶显示装置
CN102244082B (zh) 2010-05-13 2014-12-17 上海天马微电子有限公司 阵列基板制造方法
US8716605B2 (en) * 2010-10-22 2014-05-06 Lg Display Co., Ltd. Structure for shorting line connecting signal lines of flat panel display device
CN202421683U (zh) * 2012-01-06 2012-09-05 京东方科技集团股份有限公司 一种tft阵列基板的中间产品、阵列基板及显示器件
TW201508568A (zh) * 2013-08-16 2015-03-01 Wintek Corp 觸控顯示裝置
CN104900633B (zh) 2015-03-30 2018-04-03 京东方科技集团股份有限公司 一种阵列基板制造方法、阵列基板和显示装置

Also Published As

Publication number Publication date
CN104900633A (zh) 2015-09-09
EP3278360A1 (en) 2018-02-07
US20170104016A1 (en) 2017-04-13
WO2016155258A1 (en) 2016-10-06
US9806103B2 (en) 2017-10-31
EP3278360A4 (en) 2018-09-19
EP3278360B1 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
CN104900633B (zh) 一种阵列基板制造方法、阵列基板和显示装置
CN104571758B (zh) 一种阵列基板和显示面板
US10573595B2 (en) Array substrate, fabricating method thereof, and display device
WO2018010445A1 (zh) 液晶显示面板及其制作方法以及显示装置
CN105679771B (zh) 阵列基板及其制作方法、包含其的显示面板
CN105428355A (zh) 阵列基板及其制作方法、显示装置
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN205657057U (zh) 一种柔性显示面板和显示设备
US10825842B2 (en) Display panel and manufacturing method thereof, display device
JP2021516767A (ja) アレイ基板、その製造方法及び表示装置
CN107065339A (zh) 一种阵列基板、显示面板及显示装置
CN106057818B (zh) 阵列基板及其制作方法、显示装置
CN205384420U (zh) 显示基板和显示装置
CN206301110U (zh) 显示基板及显示装置
KR102326572B1 (ko) 어레이 기판 및 그 제조 방법
CN104716147B (zh) 一种tft阵列基板及其制备方法、显示装置
CN103022052A (zh) 一种阵列基板及显示装置
CN104865764B (zh) 走线结构及阵列基板
CN207367974U (zh) 一种阵列基板、显示面板以及显示装置
JP6732965B2 (ja) Ｔｆｔ液晶表示部品及びその製造方法
KR20020046022A (ko) 액정 표시장치의 게이트/공통전극 단락 방지방법
CN104766868A (zh) 阵列基板及显示面板
CN103500744B (zh) 一种阵列基板、其制备方法及显示装置
CN108572486A (zh) 阵列基板及显示面板
CN105185740B (zh) 一种阵列基板及其制备方法、显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant